DE19800655B4 - Dünnschichttransistoranordnung und Betriebsverfahren für eine Dünnschichttransistoranordnung - Google Patents
Dünnschichttransistoranordnung und Betriebsverfahren für eine Dünnschichttransistoranordnung Download PDFInfo
- Publication number
- DE19800655B4 DE19800655B4 DE19800655A DE19800655A DE19800655B4 DE 19800655 B4 DE19800655 B4 DE 19800655B4 DE 19800655 A DE19800655 A DE 19800655A DE 19800655 A DE19800655 A DE 19800655A DE 19800655 B4 DE19800655 B4 DE 19800655B4
- Authority
- DE
- Germany
- Prior art keywords
- line
- short
- data
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000011017 operating method Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000004973 liquid crystal related substance Substances 0.000 claims description 43
- 238000012360 testing method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
- Elimination Of Static Electricity (AREA)
Abstract
Dünnschichttransistoranordnung mit
einem Substrat;
einer Mehrzahl von in eine erste Richtung verlaufenden Scan-Leitungen (140) auf dem Substrat;
einer Mehrzahl von in eine zweite Richtung verlaufenden Datenleitungen (150) auf dem Substrat, die jeweils jede Scan-Leitung (140) überkreuzen;
jeweils einer Pixel-Elektrode in jedem Kreuzungsbereich einer Scan-Leitung (140) mit einer Datenleitung (150);
jeweils einem Dünnschichttransistor in jedem Kreuzungsbereich, wobei jeder Dünnschichttransistor eine mit einer der Datenleitungen (150) verbundene Input-Elektrode, eine mit einer der Pixel-Elektroden verbundene Output-Elektrode und eine mit einer der Scan-Leitungen (140) verbundene Steuer-Elektrode aufweist;
einem Antriebsschaltkreis zum Ansteuern der Dünnschichttransistoren;
einer mit den Gate-Leitungen (140) verbundenen Gate-Kurzschlußleitung (160), wobei eine erste Spannung an den Anschluss der Gate-Kurzschlussleitung (160) angelegt wird, welche erste Spannung eine L-Pegelspannung einer Scan-Spannung ist;
einer mit den Datenleitungen (150) verbundenen Datenkurzschlußleitung (170), wobei eine zweite Spannung an den Anschluss der Datenkurzschlussleitung (170) angelegt wird, welche zweite Spannung eine an...
einem Substrat;
einer Mehrzahl von in eine erste Richtung verlaufenden Scan-Leitungen (140) auf dem Substrat;
einer Mehrzahl von in eine zweite Richtung verlaufenden Datenleitungen (150) auf dem Substrat, die jeweils jede Scan-Leitung (140) überkreuzen;
jeweils einer Pixel-Elektrode in jedem Kreuzungsbereich einer Scan-Leitung (140) mit einer Datenleitung (150);
jeweils einem Dünnschichttransistor in jedem Kreuzungsbereich, wobei jeder Dünnschichttransistor eine mit einer der Datenleitungen (150) verbundene Input-Elektrode, eine mit einer der Pixel-Elektroden verbundene Output-Elektrode und eine mit einer der Scan-Leitungen (140) verbundene Steuer-Elektrode aufweist;
einem Antriebsschaltkreis zum Ansteuern der Dünnschichttransistoren;
einer mit den Gate-Leitungen (140) verbundenen Gate-Kurzschlußleitung (160), wobei eine erste Spannung an den Anschluss der Gate-Kurzschlussleitung (160) angelegt wird, welche erste Spannung eine L-Pegelspannung einer Scan-Spannung ist;
einer mit den Datenleitungen (150) verbundenen Datenkurzschlußleitung (170), wobei eine zweite Spannung an den Anschluss der Datenkurzschlussleitung (170) angelegt wird, welche zweite Spannung eine an...
Description
- Die Erfindung betrifft eine Dünnschichttransistoranordnung eines Flüssigkristallpaneels und ein Betriebsverfahren für eine Dünnschichttransistoranordnung, wobei die Anordnung Schaltkreise zur Vermeidung elektrostatischer Aufladungen aufweist.
- Kathodenstrahlröhren werden vielfach als Anzeigevorrichtungen verwendet, um eine gute Farbdarstellung zu erreichen. Kathodenstrahlröhren sind als Anzeigevorrichtungen für einen Fernseher oder einen Computermonitor aufgrund ihrer schnellen Ansprechzeit gut geeignet. Da bei einer Kathodenstrahlröhre jedoch zwischen deren Elektronenkanone und deren Bildschirm ein gewisser Abstand bestehen muß, sind Kathodenstrahlröhren relativ lang und schwer. Ferner weisen sie einen hohen Stromverbrauch auf. Dies führt dazu, daß Kathodenstrahlröhren für tragbare Anzeigevorrichtungen nicht geeignet sind.
- Um die Beschränkungen von Kathodenstrahlröhren zu überwinden, sind verschiedene vereinfachte Anzeigevorrichtungen vorgeschlagen worden. Unter diesen Vorschlägen ist die Flüssigkristallanzeige (LCD) die praktischste und weist den größten Anwendungsbereich auf.
- Verglichen mit der Kathodenstrahlröhre weist eine herkömmliche Flüssigkristallanzeige ein lichtschwächeres Bild und eine langsamere Ansprechgeschwindigkeit auf. Eine LCD jedoch erfordert keine Elektronenkanone, und die Bildpunkte (Pixel) werden selektiv von einem Antriebsschaltkreis angesteuert. Da LCDs sehr dünn sind, sind sie auch für an Wänden aufhängbare Anzeigevorrichtungen geeignet. Ferner ermöglicht das geringe Gewicht einer LCD, daß sie in einem batteriebetriebenen Notebook-Computer oder in einem anderen tragbaren Anzeigesystem verwendbar ist.
- Aus
1 ist die Struktur einer herkömmlichen Flüssigkristallanzeige ersichtlich. Wie aus1 ersichtlich, weist die Flüssigkristallanzeige einen Anzeigebereich12 und integrierte Daten- bzw. Gate- Antriebsschaltkreise (ICs)10 bzw.11 zum Erzeugen von Bildsignalen auf. - Aus
2 ist die Struktur eines herkömmlichen Flüssigkristallpaneels noch genauer ersichtlich. Wie aus2 ersichtlich, sind eine Mehrzahl von Scan-Leitungen (Gate-Leitungen)14 und eine Mehrzahl von die Gate-Leitungen14 kreuzende Datenleitungen16 in einer Matrixanordnung auf einem ersten Substrat21 ausgebildet. In jedem Kreuzungsbereich sind jeweils eine Pixel-Elektrode26 und ein Dünnschichttransistor (TFT)13 ausgebildet. Auf einem zweiten, dem ersten Substrat21 gegenüberliegenden Substrat22 sind eine gemeinsame Elektrode24 und ein Farbfilter23 ausgebildet. Zwischen dem ersten Substrat21 und dem zweiten Substrat22 ist Flüssigkristallmaterial25 eingebracht. Die gemeinsame Elektrode24 und die von derselben mittels des Flüssigkristallmaterials25 getrennten Pixel-Elektroden26 wirken zusammen als Pixel der Flüssigkristallanzeige. Auf der jeweils nach außen zeigenden Oberfläche des ersten Substrats21 bzw. des zweiten Substrats22 sind Polarisatoren20 ausgebildet, so daß die Lichttransmission durch die LCD hindurch von der Orientierung der Flüssigkristallmoleküle25 abhängt. - Aus
3 ist die Struktur eines herkömmlichen, in einer Flüssigkristallanzeige verwendbaren Dünnschichttransistors ersichtlich. Wie aus3 ersichtlich, weist der Dünnschichttransistor eine auf einem Substrat29 ausgebildete Gate-Elektrode30 , eine Isolierungsschicht31 auf dem Substrat29 und der Gate-Elektrode30 , eine Halbleiterschicht34 auf der Isolierungsschicht31 , eine erste dotierte Halbleiterschicht36a und eine zweite dotierte Halbleiterschicht36b auf einer ersten Seite bzw. auf einer zweiten Seite der Halbleiterschicht34 , eine Source-Elektrode32 und eine Drain-Elektrode33 auf der ersten dotierten Halbleiterschicht36a bzw. auf der zweiten dotierten Halbleiterschicht36b , eine zweite Isolierungsschicht35 auf dem derart beschichteten Substrat29 und eine Pixel-Elektrode26 auf, die auf einem Teil der zweiten Isolierungsschicht29 ausgebildet ist und mit der Drain-Elektrode33 durch ein in der zweiten Isolierungsschicht35 ausgebildetes Verbindungsloch hindurch verbunden ist. Die Gate-Elektrode30 sowie die Source-Elektrode32 und die Drain-Elektrode33 sind unter Verwendung eines Metalls, wie Aluminium, Chrom oder Molybdän, ausgebildet. Die Gate-Elektrode30 ist mit der Gate-Leitung14 verbunden, die Source-Elektrode32 ist mit der Datenleitung16 verbunden, und die Drain-Elektrode33 ist mit der Pixel-Elektrode26 verbunden. Wenn eint. Scan-Spannung über die Gate-Leitung14 an die Gate-Elektrode30 des TFTs angelegt wird, wird in der Datenleitung16 ein Datensignal von der Source-Elektrode32 zur Drain-Elektrode33 durch die Halbleiterschicht34 hindurch übertragen. Das von der Source-Elektrode32 empfangene Datensignal wird an die Pixel-Elektrode26 angelegt, so daß eine Spannungsdifferenz zwischen der Pixel-Elektrode26 und der gemeinsamen Elektrode24 entsteht. - Aufgrund der hervorgerufenen Spannungsdifferenz ändert sich die Orientierung der Flüssigkristallmoleküle zwischen der Pixel-Elektrode
26 und der gemeinsamen Elektrode24 . Aufgrund der veränderten Orientierung der Flüssigkristallmoleküle25 ist auch die Lichttransmission der Pixel verändert, so daß ein sichtbarer Unterschied zwischen den Pixeln, an die eine Spannung angelegt ist, und denen entsteht, an die keine Spannung angelegt ist. Diese optisch voneinander verschiedenen Pixel wirken zusammen als Anzeigefläche der Flüssigkristallanzeigevorrichtung. - Bei der aus
2 ersichtlichen Flüssigkristallanzeige sind das die Pixel-Elektrode26 aufweisende Substrat21 und das die gemeinsame Elektrode24 aufweisende Substrat22 gesondert ausgebildet. Das heißt, daß auf dem ersten Substrat21 die TFTs13 und die Pixel-Elektroden26 ausgebildet sind, während auf dem zweiten Substrat20 die gemeinsame Elektrode24 ausgebildet ist. Während des Herstellungsverfahrens des ersten Substrates21 werden hohe elektrostatische Aufladungen erzeugt, die die TFTs13 beschädigen können. Um einer Beschädigung der TFTs13 aufgrund elektrostatischer Aufladungen vorzubeugen, wird bei einer herkömmlichen Vorrichtung für jede Gate-Leitung14 und für jede Datenleitung16 ein Schaltkreis zur Vermeidung elektrostatischer Aufladungen bereitgestellt, und auf dem ersten Substrat21 ist eine gemeinsame, die Schaltkreise zur Vermeidung elektrostatischer Aufladungen miteinander verbindende Kurzschlußleitung angeordnet. - Außerdem werden, wie aus
4 ersichtlich, beim Herstellungsverfahren des ersten Substrats ein Datenkurzschlußstreifen42 und ein Gate-Kurzschlußstreifen41 vorgesehen, um den Betrieb der TFTs prüfen zu können. Der Datenkurzschlußstreifen42 und der Gate-Kurzschlußstreifen41 sind miteinander mittels eines externen Kurzschlußstreifens40 kurzgeschlossen. Der Datenkurzschlußstreifen42 und der Gate-Kurzschlußstreifen41 werden verwendet, um an jeden der auf dem ersten Substrat21 ausgebildeten TFTs13 ein Prüfsignal zu übertragen und somit den Betrieb der TFTs13 prüfen zu können. Um den Betrieb der TFTs13 zu überprüfen, wird eine Spannung an jeden Gate-Kurzschlußstreifen41 und an jeden Datenkurzschlußstreifen42 angelegt, um von den TFTs13 einen Ausgangsspannungswert zu erhalten, um damit zu bestimmen, ob die TFTs13 normal funktionieren. - Aus
5 ist eine Verbindungsstruktur für einen Gate-Kurzschlußstreifen, einen Datenkurzschlußstreifen, Gate-Leitungen und Datenleitungen ersichtlich. Wie aus5 ersichtlich, ist ein Gate-Kurzschlußstreifen50 mit einer Mehrzahl von Gate-Leitungen55 verbunden, und ein Datenkurzschlußstreifen51 ist mit einer Mehrzahl von Datenleitungen56 verbunden. Die Gate-Leitungen55 und die Datenleitungen56 sind jeweils mit einem Ende einer jeweiligen Vorrichtung52 zur Vermeidung elektrostatischer Aufladungen verbunden. Die Schaltkreise52 zur Vermeidung elektrostatischer Aufladungen sind mit einer gemeinsamen Kurzschlußleitung53 verbunden. Die gemeinsame Kurzschlußleitung53 umrandet den Bereich des Substrates, in dem eine Mehrzahl von TFTs54 ausgebildet ist, und ist mit dem jeweils anderen Ende der jeweiligen Schaltkreise52 verbunden, um elektrostatische Aufladungen zu vermeiden. - Aus
6 ist der Schaltungsaufbau eines Schaltkreises52 zur Vermeidung elektrostatischer Aufladungen detailliert ersichtlich. Der Schaltkreis52 zur Vermeidung elektrostatischer Aufladungen weist eine Mehrzahl von Transistoren auf und kann in die Anordnung der Dünnschichttransistoren integriert sein. Insbesondere sind Gate und Source eines ersten Transistors62 und Source eines dritten Transistors64 mit einem ersten Anschluß60 des Schaltkreises52 zur Vermeidung elektrostatischer Aufladungen verbunden. Der Drain des ersten Transistors60 ist mit dem Gate des dritten Transistors64 und der Source des zweiten Transistors63 verbunden. Gate und Drain des zweiten Transistors63 und Drain des dritten Transistors64 sind mit einem zweiten Anschluß61 verbunden. - Der Schaltkreis
52 zur Vermeidung elektrostatischer Aufladungen vermeidet Beschädigungen, die aufgrund elektrostatischer Aufladungen entstehen können, die während des Prüfens oder des Herstellens des Flüssigkristallanzeigepaneels entstehen. Wenn z.B. elektrostatische Aufladungen in einem Teil der Gate-Leitung55 erzeugt werden, verhindert der mit der Gate-Leitung55 verbundene Schaltkreis52 zur Vermeidung elektrostatischer Aufladungen, daß der mit der Gate-Leitung55 verbundene TFT54 Fehlfunktionen aufweist, die von einer Spannungsdifferenz zwischen der mit dem TFT54 verbundenen Gate-Leitung55 und benachbarten Gate-Leitungen55 herrühren. Der mit der Datenleitung56 verbundene Schaltkreis52 zur Vermeidung elektrostatischer Aufladungen vermeidet Beschädigungen des TFTs54 , die aufgrund einer Spannungsdifferenz zwischen dieser Datenleitung56 und benachbarten Datenleitung56 auftreten können, wenn elektrostatische Aufladungen in einem Teil der Datenleitung56 erzeugt werden. Ferner können, da die Gate- Leitungen55 und die Datenleitungen56 alle mit der gemeinsamen Kurzschlußleitung53 verbunden sind, in jedem beliebigen Teil der TFT-Anordnung erzeugte elektrostatische Aufladungen beseitigt werden. - Wie aus
6 ersichtlich, wird, wenn aufgrund von elektrostatischen Aufladungen an einem ersten Anschluß60 des Schaltkreises52 zur Vermeidung elektrostatischer Aufladungen eine Hochspannung auftritt, der erste Transistor62 eingeschaltet, was bewirkt, daß auch der dritte Transistor64 eingeschaltet wird. Die führt zu einem gemeinsamen elektrischen Potential zwischen dem ersten Anschluß60 und dem zweiten Anschluß61 . Ferner wird, wenn aufgrund elektrostatischer Aufladungen an dem zweiten Anschluß61 eine Hochspannung auftritt, der zweite Transistor63 eingeschaltet, was bewirkt, daß auch der dritte Transistor64 eingeschaltet wird. Deshalb weisen der erste Anschluß60 und der zweite Anschluß61 ein gleiches elektrisches Potential auf. Da bei korrektem Betrieb der Flüssigkristallanzeige elektrostatische Aufladungen weder an dem ersten Anschluß60 , noch an dem zweiten Anschluß61 auftreten, werden der erste Transistor62 und der zweite Transistor63 nicht aktiviert. Durch Eliminieren des gesamten Stroms zwischen dem ersten Anschluß und dem zweiten Anschluß bis auf einen geringen Reststrom werden die beiden Anschlüsse voneinander isoliert. - Der erste Transistor, der zweite Transistor und der dritte Transistor
62–64 des Schaltkreises52 zur Vermeidung elektrostatischer Aufladungen sind derart ausgebildet, daß nur dann Strom zwischen dem ersten Anschluß60 und dem zweiten Anschluß61 fließt, wenn eine Hochspannung, die viel größer als die an die Gate-Leitungen55 und die Datenleitungen56 angelegte Spannung ist, an den ersten Anschluß60 oder den zweiten Anschluß61 angelegt wird. Deshalb werden, wenn eine Antriebsspannung an die Gate-Leitungen55 oder die Datenleitung56 angelegt wird, die Schaltkreise52 zur Vermeidung elektrostatischer Aufladungen nicht leitfähig, und die TFTs54 können normal geprüft oder betrieben werden. Wenn eine hohe elektrostatische Spannung in einer Gate-Leitung55 oder in einer Datenleitung56 auftritt, wird jedoch der entsprechende Schaltkreis zur Vermeidung elektrostatischer Aufladungen leitfähig, und die elektrostatische Potentialdifferenz zwischen den leitfähigen Leitungen (z.B. Gate-Leitungen55 und Datenleitungen56 ) wird eliminiert. Dies verhindert, daß die TFTs54 beschädigt werden. - Das heißt, daß, wenn eine Spannung an die Gate-Leitungen
55 und die Datenleitungen 56 zum Prüfen des Betriebs der TFTs54 angelegt wird, die Schaltkreise52 zur Vermeidung elektrostatischer Aufladungen als Isolator wirken, so daß die Gate-Leitungen55 nicht von den Datenleitungen56 beeinflußt werden. Ruf der anderen Seite werden, wenn elektrostatische Aufladungen an den Gate-Leitungen55 oder an den Datenleitungen56 auftreten, die auf dem ersten Substrat ausgebildeten TFTs54 geschützt, da die Schaltkreise52 zur Vermeidung elektrostatischer Aufladungen ein gleiches Potential für die Gate-Leitungen55 und die Datenleitungen56 aufrechterhalten. - Um ferner die Spannungsdifferenz zwischen der gemeinsamen. Kurzschlußleitung
53 und den Gate-Leitungen55 oder den Datenleitungen56 verläßlich aufrechtzuerhalten, wird eine vorbestimmte Spannung an die gemeinsame Kurzschlußleitung53 angelegt. - Während jeder Schaltkreis
52 zur Vermeidung elektrostatischer Aufladungen bei dem herkömmlichen Flüssigkristallanzeigepaneel als Isolierelement während des Prüfens der TFTs54 wirkt, erhöhen die Schaltkreise52 zur Vermeidung elektrostatischer Aufladungen den Widerstand der Prüfschaltkreise50 und51 . Dies verringert die Effektivität der Vorrichtung als Prüfschaltkreis. Aufgrund der Spannungsdifferenzen in den Endbereichen der Schaltkreise52 zur Vermeidung elektrostatischer Aufladungen wird ferner ein Leckstrom erzeugt, der die Bildqualität der Flüssigkristallanzeige verschlechtert. Das heißt, daß, obwohl der Schaltkreis52 zur Vermeidung elektrostatischer Aufladungen aufgrund seines hohen Widerstandes als Isolator wirkt, immer noch ein sehr kleiner Strom durch den Stromkreis52 zur Vermeidung elektrostatischer Aufladungen hindurchfließt. Deshalb leckt ein Teil des Stromes hindurch, wenn eine Spannung an die Gate-Leitungen55 oder Datenleitungen 56 zum Prüfen der TFTs54 angelegt wird, und ein fehlerfreies Prüfen kann nicht durchgeführt werden. - Wenn z.B. eine Scan-Spannung an die Gate-Leitung
55 zum Betreiben des TFTs54 angelegt wird, wird ein Teil des aufgrund der Scan-Spannung erzeugten Stroms durch den Schaltkreis52 zur Vermeidung elektrostatischer Aufladungen hindurch an die gemeinsame Kurzschlußleitung53 übertragen. Dieser zur gemeinsamen Kurzschlußleitung52 übertragene Strom beeinflußt die mit dieser mittels der anderen Schaltkreise52 zur Vermeidung elektrostatischer Aufladungen verbundenen Datenleitungen56 nachteilig, und das an die Datenleitungen56 angelegte Datensignal beeinflußt die Gate-Leitungen55 mittels der Schaltkreise52 zur Vermeidung elektrostatischer Aufladungen und der gemeinsamen Kurzschlußleitung53 nachteilig. Deshalb ist kein fehlerfreies Prüfen der TFTs54 möglich. - Um die Prüfmöglichkeiten der TFTs zu verbessern, ist vorgeschlagen worden, einen ersten, mit einer ersten Kurzschlußleitung verbundenen Schaltkreis zur Vermeidung elektrostatischer Aufladungen und einen zweiten, mit einer zweiten Kurzschlußleitung verbundenen Schaltkreis zur Vermeidung elektrostatischer Aufladungen auszubilden, wobei die erste Kurzschlußleitung mit den Gate-Leitungen verbunden ist und die zweite Kurzschlußleitung mit den Datenleitungen verbunden ist. (Die gemeinsame Kurzschlußleitung ist dabei in die erste Kurzschlußleitung und die zweite Kurzschlußleitung aufgeteilt). Da jedoch zwischen der an die Gate-Leitung angelegten Spannung und der an die Datenleitung angelegten Spannung eine elektrische Potentialdifferenz besteht, besteht auch zwischen der ersten Kurzschlußleitung und der zweiten Kurzschlußleitung eine elektrische Potentialdifferenz. Deshalb ist der Betrieb des Schaltkreises zur Vermeidung elektrostatischer Aufladungen nicht verläßlich. Ferner ist, da die herkömmliche Flüssigkristallanzeige erfordert, daß an die gemeinsame Kurzschlußleitung bzw. an die erste Kurzschlußleitung und die zweite Kurzschlußleitung eine vorbestimmte Spannung angelegt wird, ein zusätzlicher Antriebsschaltkreis erforderlich.
- Das soeben beschriebene Prinzip ist Gegenstand des US-Patents
US-PS 5 504 348 . Durch diese Patentschrift wird eine Flüssigkristallanzeige geschützt, die wie oben beschrieben einen ersten, mit einer ersten Kurzschlußleitung verbundenen Schaltkreis zur Vermeidung elektrostatischer Aufladungen und einen zweiten, mit einer zweiten Kurzschlußleitung verbundenen Schaltkreis zur Vermeidung elektrostatischer Aufladungen ausgebildet, wobei die erste Kurzschlußleitung mit den Gate-Leitungen verbunden ist und die zweite Kurzschlußleitung mit den Datenleitungen verbunden ist. Die erste Kurzschlußleitung und die zweite Kurzschlußleitung sind voneinander abgetrennt und werden von ein und derselben Spannungsquelle versorgt. Um diese Spannungsquelle zu realisieren, ist ein zusätzlicher Antriebsschaltkreis erforderlich. Dieses zusätzliche elektronische Bauteil erhöht den Aufwand und die Kosten der Herstellung der Flüssigkristallanzeige. - Es ist eine Aufgabe der Erfindung, eine Dünnschichttransistoranordnung und ein Betriebsverfahren dafür bereitzustellen, wobei die Prüfmöglichkeiten der TFTs in der Flüssigkristallanzeige gut und verläßlich sind, und bei der kein zusätzlicher Antriebsschaltkreis erforderlich ist.
- Dies wird durch Bereitstellen einer Dünnschichttransistoranordnung und eines Betriebsverfahren für eine Dünnschichttransistoranordnung mit den Merkmalen gemäß den unabhängigen Patentansprüchen erreicht.
- Eine Dünnschichttransistoranordnung kann aufweisen: ein Substrat, eine Mehrzahl von in eine erste Richtung verlaufende Scanleitungen auf dem Substrat, eine Mehrzahl von in eine zweite Richtung verlaufende Datenleitungen auf dem Substrat, die jeweils alle Scan-Leitungen überkreuzen, Pixel-Elektroden, die jeweils im Bereich der Kreuzungen der Scan-Leitungen mit den Datenleitungen ausgebildet sind, Dünnschichttransistoren, die ebenfalls jeweils im Bereich einer jeden Kreuzung ausgebildet sind, wobei jeder Dünnschichttransistor eine mit einer der Datenleitungen verbundene Input-Elektrode, eine mit der im Kreuzungsbereich ausgebildeten Pixel-Elektrode verbundene Output-Elektrode und eine mit einer der Scan-Leitungen verbundene Steuerelektrode aufweist, Antriebsschaltkries zum Austenden der Dünnschichttransistoren eine an die Scan-Leitung angelegte Scan-Spannung empfangende Gate-Kurzschlußleitung, eine eine erste Spannung empfangende Datenkurzschlußleitung, erste Schaltkreise zur Vermeidung elektrostatischer Aufladungen, die jeweils einer Scan-Leitung zugeordnet sind, wobei jeder dieser ersten Schaltkreise zur Vermeidung elektrostatischer Aufladungen jeweils mit der zugeordneten Scanleitung und der zugeordneten Gate-Kurzschlußleitung verbunden ist, und zweite Schaltkreise zur Vermeidung elektrostatischer Aufladungen, die jeweils einer Datenleitung zugeordnet sind, wobei jeder zweite Schaltkreis zur Vermeidung elektrostatischer Aufladungen mit der zugeordneten Datenleitung und der Datenkurzschlußleitung verbunden ist.
- Eine andere Dünnschichttransistoranordung kann aufweisen: ein Substrat, eine Mehrzahl von in eine erste Richtung verlaufende Scanleitungen auf dem Substrat, eine Mehrzahl von in eine zweite Richtung verlaufende Datenleitungen auf dem Substrat, die jeweils alle Scanleitungen überkreuzen, Pixel-Elektroden, die jeweils im Bereich einer Kreuzung einer Scan-Leitung mit einer Datenleitung ausgebildet sind, Dünnschichttransistoren, die ebenfalls im Bereich einer jeden Kreuzung ausgebildet sind, wobei jeder Dünnschichttransistor eine mit einer der Datenleitungen verbundene Input-Elektrode, eine mit der im Kreuzungsbereich ausgebildeten Pixel-Elektrode verbundene Output-Elektrode und eine mit einer der Scan-Leitungen verbundene Steuerelektrode aufweist, eine Antriebschaltkries zum Ansteuern der Dünnschichttransistoren eine Gate- Kurzschlußleitung, an die eine erste Spannung angelegt wird, eine Datenkurzschlußleitung, an die eine gemeinsame Spannung angelegt wird, wobei die gemeinsame Spannung an eine gemeinsame Elektrode der zu der Anordnung gehörenden Flüssigkristallanzeige angelegt wird, erste Schaltkreise zur Vermeidung elektrostatischer Aufladungen, die jeweils einer Scan-Leitung zugeordnet sind, wobei jeder dieser ersten Schaltkreise zur Vermeidung elektrostatischer Aufladungen jeweils mit der zugeordneten Scanleitung und der zugeordneten Gate-Kurzschlußleitung verbunden ist, und zweite Schaltkreise zur Vermeidung elektrostatischer Aufladungen, die jeweils einer Datenleitung zugeordnet sind, wobei jeder zweite Schaltkreis zur Vermeidung elektrostatischer Aufladungen mit der zugeordneten Datenleitung und der Datenkurzschlußleitung verbunden ist.
- Eine alternative Dünnschichttransistoranordnung kann aufweisen: ein Substrat, eine Mehrzahl von in eine erste Richtung verlaufende Scanleitungen auf dem Substrat, eine Mehrzahl von in eine zweite Richtung verlaufende Datenleitungen auf dem Substrat, die jeweils alle Scanleitungen überkreuzen, Pixel-Elektroden, die jeweils im Bereich einer Kreuzung einer Scan-Leitung mit einer Datenleitung ausgebildet sind, Dünnschichttransistoren, die ebenfalls im Bereich einer jeden Kreuzung ausgebildet sind, wobei jeder Dünnschichttransistor eine mit einer der Datenleitungen verbundene Input-Elektrode, eine mit der im Kreuzungsbereich ausgebildeten Pixel-Elektrode verbundene Output-Elektrode und eine mit einer der Scan-Leitungen verbundene Steuerelektrode aufweist, einen Antriebsschaltkreis zum Ansteuern der Dünnschichttransistoren eine Gate-Kurzschlußleitung, an die eine erste Spannung angelegt wird, eine Datenkurzschlußleitung, an die eine zweite Spannung angelegt wird, erste Schaltkreise zur Vermeidung elektrostatischer Aufladungen, die jeweils einer Scan-Leitung zugeordnet sind, wobei jeder dieser ersten Schaltkreise zur Vermeidung elektrostatischer Aufladungen jeweils mit der zugeordneten Scanleitung und der zugeordneten Gate-Kurzschlußleitung verbunden ist, und zweite Schaltkreise zur Vermeidung elektrostatischer Aufladungen, die jeweils einer Datenleitung zugeordnet sind, wobei jeder zweite Schaltkreis zur Vermeidung elektrostatischer Aufladungen mit der zugeordneten Datenleitung und der Datenkurzschlußleitung verbunden ist, und einen dritten Schaltkreis zur Vermeidung elektrostatischer Aufladungen, der mit der Gate-Kurzschlußleitung und der Datenkurzschlußleitung verbunden ist.
- Gemäß einem Betriebsverfahren eines Flüssigkristallanzeigepaneels wird eine Dünnschichttransistoranordnung betrieben, die aufweist: ein Substrat, eine Mehrzahl von in eine erste Richtung verlaufende Scanleitungen auf dem Substrat, eine Mehrzahl von in eine zweite Richtung verlaufende Datenleitungen auf dem Substrat, die jeweils alle Scanleitungen überkreuzen, Pixel-Elektroden, die jeweils im Bereich einer Kreuzung einer Scan-Leitung mit einer Datenleitung ausgebildet sind, Dünnschichttransistoren, die ebenfalls im Bereich einer jeden Kreuzung ausgebildet sind, wobei jeder Dünnschichttransistor eine mit einer der Datenleitungen verbundene Input-Elektrode, eine mit der im Kreuzungsbereich ausgebildeten Pixel-Elektrode verbundene Output-Elektrode und eine mit einer der Scan-Leitungen verbundene Steuerelektrode, einen Antriebsschaltkreis zum Ansteuern der Dünnschichttransistoren eine Gate-Kurzschlußleitung und eine Datenkurzschlußleitung, erste Schaltkreise zur Vermeidung elektrostatischer Aufladungen, die jeweils einer Scan-Leitung zugeordnet sind, wobei jeder dieser ersten Schaltkreise zur Vermeidung elektrostatischer Aufladungen jeweils mit der zugeordneten Scanleitung und der zugeordneten Gate-Kurzschlußleitung verbunden ist, und zweite Schaltkreise zur Vermeidung elektrostatischer Aufladungen, die jeweils einer Datenleitung zugeordnet sind, wobei jeder zweite Schaltkreis zur Vermeidung elektrostatischer Aufladungen mit der zugeordneten Datenleitung und der Datenkurzschlußleitung verbunden ist, und einen dritten Schaltkreis zur Vermeidung elektrostatischer Aufladung, der mit der Gate-Kurzschlußleitung und der Datenkurzschlußleitung verbunden ist, wobei das Verfahren aufweist: (a) Anlegen der L-Pegelspannung der Scan-Spannung an die Scan-Leitungen und an die Gate-Kurzschlußleitung; und (b) Anlegen der an die gemeinsame Elektrode der Flüssigkristallanzeige der Anordung angelegten gemensamen spannung Datenkurzschlußleitung.
- Im folgenden wird die Erfindung detailliert unter Bezugnahme auf die Zeichnung erläutert. In der Zeichnung zeigen:
-
1 den Aufbau einer herkömmlichen Flüssigkristallanzeige; -
2 das erste Substrat und das zweite Substrat einer herkömmlichen Flüssigkristallanzeige; -
3 den Aufbau eines herkömmlichen Dünnschichttransistors; -
4 einen Datenkurzschlußstreifen und einen Gate Kurzschlußstreifen, die jeweils auf dem ersten Substrat eines herkömmlichen Flüssigkristallanzeigepaneels ausgebildet sind; -
5 ein herkömmliches Flüssigkristallpaneel, das einen Gate-Kurzschlußstreifen, einen Datenkurzschlußstreifen, einen Schaltkreis zur Vermeidung elektrostatischer Aufladungen und einen gemeinsamen Kurzschlußstreifen aufweist; -
6 einen herkömmlichen Schaltkreis zur Vermeidung elektrostatischer Aufladungen; -
7 ein Flüssigkristallpaneel gemäß einer bevorzugten Ausführungsform der Erfindung, das eine gesonderte Gate-Kurzschlußleitung oder eine gesonderte Datenkurzschlußleitung in einer Dünnschichttransistoranordnung aufweist; und -
8 einen Schaltkreis zur Vermeidung elektrostatischer Aufladung gemäß einer anderen bevorzugten Ausführungsform der Erfindung, der mit einer Gate-Kurzschlußleitung und einer Datenkurzschlußleitung verbunden ist. - Im folgenden werden bevorzugte Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnung detailliert erläutert. Aus
7 ist eine TFT-Anordnung ersichtlich, die Gate-Leitungen140 und Datenleitungen150 aufweist, die in einer Matrixform mit TFTs (nicht gezeigt) und Pixel-Elektroden (nicht gezeigt) ausgebildet sind, die jeweils im Bereich einer Kreuzung einer Gate-Leitung140 mit einer Datenleitung150 angeordnet sind. Benachbart zu einem Ende der Gate-Leitungen140 ist ein Gate-Kurzschlußstreifen100 ausgebildet, und benachbart zu einem Ende der Datenleitungen150 ist ein Datenkurzschlußstreifen110 ausgebildet. - Eine Scan-Kurzschlußleitung (Gate-Kurzschlußleitung)
160 ist mittels einer Mehrzahl von Schaltkreisen120 zur Vermeidung elektrostatischer Aufladungen mit den Gate-Leitungen140 verbunden. Eine Datenkurzschlußleitung170 ist mit den Datenleitungen150 mittels einer Mehrzahl von zweiten Schaltkreisen130 zur Vermeidung elektrostatischer Aufladungen verbunden. Die ersten Schaltkreise120 zur Vermeidung elektrostatischer Aufladungen und die zweiten Schaltkreise130 zur Vermeidung elektrostatischer Aufladungen haben die gleiche Struktur, so daß die ersten Schaltkreise120 zur Vermeidung elektrostatischer Aufladungen und die zweiten Schaltkreise130 zur Vermeidung elektrostatischer Aufladungen mittels des gleichen Herstellungsverfahrens ausgebildet werden können. Ferner können die ersten Schaltkreise120 zur Vermeidung elektrostatischer Aufladungen und die zweiten Schaltkreise130 zur Vermeidung elektrostatischer Aufladungen die gleiche Verschaltung wie die herkömmlichen, aus6 ersichtlichen Schaltkreise zur Vermeidung elektrostatischer Aufladungen aufweisen. - Eine L-Pegelspannung Vgl wird an die Gate-Kurzschlußleitung
160 angelegt, um den Betrieb des ersten Schaltkreises120 zur Vermeidung elektrostatischer Aufladungen zu stabilisieren. Die L-Pegelspannung Vgl entspricht der an die Gate-Leitungen140 angelegten Scan-Spannung zum Ausschalten der Dünnschichttransistoren. Eine Spannung Vom, die der Spannung entspricht, die auch an die gemeinsame Elektrode der Flüssigkristallanzeige angelegt wird, wird an die Datenkurzschlußleitung170 angelegt, um den Betrieb des zweiten Schaltkreises130 zur Vermeidung elektrostatischer Aufladungen zu stabilisieren. Das oben beschriebene Anlegen von Spannungen an die Gate-Kurzschlußleitung160 bzw. die Datenkurzschlußleitung170 vereinfacht den Antriebsschaltkreis des Flüssigkristallpaneels dadurch, daß somit kein separater, mit einer gemeinsamen Kurzschlußleitung verbundener Eingangsspannungsanschluß erforderlich ist, wie er bei der herkömmlichen Vorrichtung zur Vermeidung elektrostatischer Aufladungen verwendet werden muß. - Im folgenden wird beschrieben, weshalb die L-Pegelspannung Vgl an die Gate-Kurzschlußleitung
160 angelegt wird. Bei der Darstellung eines Einzelbildes einer Bildfolge unter Verwendung eines Flüssigkristallanzeigepaneels wird eine H-Pegelspannung Vgh für eine bestimmte Zeitdauer an jede Gate-Leitung140 angelegt, und dann wird eine L-Pegelspannung Vgl an die Gate-Leitungen140 für den Rest der Dauer des Einzelbildes angelegt. Wenn die Gate-Kurzschlußleitung160 geerdet ist, tritt eine Spannungsdifferenz zwischen den Anschlüssen des Schaltkreises120 zur Vermeidung elektrostatischer Aufladungen von wenigstens Vgl auf, sobald eine Spannung an eine der Scan-Leitungen140 angelegt wird. Somit wird die Isolierwirkung des Schaltkreises120 zur Vermeidung elektrostatischer Aufladungen instabil. Falls irgendwelche ungleichmäßigen Signalveränderungen (wie Rauschen) bei Vgl auftreten, oder falls zwischen den Anschlüssen des Schaltkreises120 zur Vermeidung elektrostatischer Aufladungen eine elektrische Spannungsdifferenz erzeugt wird, die größer als Vgl ist, wird die Isolierwirkung des Schaltkreises120 zur Vermeidung elektrostatischer Aufladungen zerstört, so daß die mit den betroffenen Gate-Leitungen140 verbundenen Dünnschichttransistoren negativ beeinflußt werden. - Durch Anlegen einer der Scan-Spannung Vgl entsprechenden Spannung an die Gate-Kurzschlußleitung
160 jedoch, wird zwischen den Anschlüssen des Schaltkreises120 zur Vermeidung elektrostatischer Aufladung während des größten Teils der Einzelbildperiode keine Spannungsdifferenz erzeugt. Somit wird deshalb die Isolierwirkung des Schaltkreises120 zur Vermeidung elektrostatischer Aufladungen stabil aufrechterhalten. - Im folgenden wird detailliert erläutert, weshalb eine Spannung Vom an die Datenkurzschlußleitung
170 angelegt wird. Die zwischen der gemeinsamen Elektrode und der Pixel-Elektrode der Flüssigkristallanzeige erzeugte elektrische Potentialdifferenz führt zu einer veränderten Lichttransmission des Flüssigkristalls. Die an die gemeinsame Elektrode angelegte gemeinsame Spannung Vcom weist immer eine vorbestimmte Dauer und eine vorbestimmte Größe auf; die an die Pixel-Elektrode angelegte Pixel-Spannung hängt jedoch von dem Bildsignal ab. Der unterschied zwischen der Pixel-Spannung und der gemeinsamen Spannung ermöglicht es, daß die Lichttransmission des Flüssigkristalls variierbar ist. Da die Datenkurzschlußleitungen170 es erfordert, daß an diese eine vorbestimmte Spannung angelegt wird, damit sie einwandfrei funktioniert, kann die Pixel-Spannung nicht an die Datenkurzschlußleitung170 angelegt werden. - Die gemeinsame Spannung Vom weist jedoch keinen vorbestimmten Wert auf. Bei der Verwendung der gemeinsamen Spannung Vom als an die Datenkurzschlußleitungen
170 angelegte Spannung wird erfindungsgemäß das Erfordernis eines separaten Eingangsspannungsschaltkreises eliminiert. Somit wird die an die gemeinsame Elektrode angelegte gemeinsame Spannung Vcom an die Datenkurzschlußleitung170 angelegt, um die Isolierwirkung des zweiten Schaltkreises130 zu Vermeidung elektrostatischer Aufladungen zu stabilisieren. - Bei der ersten bevorzugten Ausführungsform der Erfindung sind die Gate-Kurzschlußleitung
160 und die Datenkurzschlußleitung170 voneinander isoliert. Dies führt dazu, daß die Gate-Leitungen140 und die Datenleitungen150 ebenfalls voneinander elektrisch isoliert sind. Durch Abtrennen der Gate-Leitungen140 von den Datenleitungen150 kann es sein, daß die elektrische Spannungsdifferenz zwischen einer Gate-Leitung140 und einer Datenleitung150 aufgrund elektrostatischer Aufladungen relativ groß ist. Bei der aus8 ersichtlichen, zweiten bevorzugten Ausführungsform der Erfindung kann diese Situation nicht auftreten. Die zweite bevorzugte Ausführungsform der Erfindung weist den gleichen Aufbau wie die aus7 ersichtliche, erste bevorzugte Ausführungsform der Erfindung auf, abgesehen davon, daß bei der zweiten bevorzugten Ausführungsform der Erfindung ein dritter Schaltkreis200 zur Vermeidung elektrostatischer Aufladungen zwischen der Gate-Kurzschlußleitung60 und der Datenkurzschlußleitung170 angeordnet und mit diesen verbunden ist. Wenn die elektrische Spannungsdifferenz zwischen der Gate-Kurzschlußleitung160 und der Datenkurzschlußleitung170 groß wird, leitet der dritte Schaltkreis200 zur Vermeidung elektrostatischer Aufladungen den Strom ab, und die Spannungsdifferenz wird beseitigt. Somit kann es zu keiner großen Spannungsdifferenz zwischen den Gate-Leitungen140 und den Datenleitungen150 kommen. - Erfindungsgemäß werden beim Herstellungsverfahren des Flüssigkristallanzeigepaneels eine separate Gate-Kurzschlußleitung, die mittels einer Mehrzahl von Schaltkreisen zur Vermeidung elektrostatischer Aufladungen mit den Gate-Leitungen verbunden ist, und eine Datenkurzschlußleitung ausgebildet, die mittels einer Mehrzahl von Schaltkreisen zur Vermeidung elektrostatischer Aufladungen mit den Datenleitungen verbunden ist. An die Gate-Kurzschlußleitung und an die Datenkurzschlußleitung wird jeweils eine unterschiedliche Spannung angelegt, um die Schaltkreise zur Vermeidung elektrostatischer Aufladungen zum Schutz der TFTs der Flüssigkristallanzeige zu stabilisieren. Insbesondere wird eine L-Pegelspannung einer Scan-Spannung an die Gate-Kurzschlußleitung angelegt, um die zwischen der Gate-Kurzschlußleitung und den Gate-Leitungen angeordneten Schaltkreise zur Vermeidung elektrostatischer Aufladungen zu stabilisieren. Die an die gemeinsame Elektrode des Flüssigkristallanzeigepaneels angelegte gemeinsame Spannung wird an die Datenkurzschlußleitung angelegt, um die zwischen der Datenkurzschlußleitung und den Datenleitungen angeordneten Schaltkreise zur Vermeidung elektrostatischer Aufladungen zu stabilisieren.
- Ferner wird, da die Gate-Kurzschlußleitung von der Datenkurzschlußleitung isoliert ist, jeglicher Leckstrom aufgrund einer an die Gate-Leitungen zum Prüfen der TFTs angelegte Spannung verhindert. Somit erhält man im Vergleich zu den herkömmlichen Prüfvorrichtungen eine verbesserte und genauere Prüfvorrichtung.
- Durch Verbinden eines Anschlusses für die Scan-Spannung mit der Gate-Kurzschlußleitung und eines Anschlusses für eine gemeinsame Spannung mit der Datenkurzschlußleitung ist ein separater Antriebsspannungsschaltkreis im Gegensatz zum Stand der Technik nicht erforderlich. Durch Beseitigen der Spannungsdifferenzen zwischen der Gate-Leitung und der Gate-Kurzschlußleitung bzw. zwischen der Datenleitung und der Datenkurzschlußleitung wird das Flüssigkristallpaneel effektiv vor elektrostatischen Aufladungen geschützt.
- Erfindungsgemäß können die Gate-Kurzschlußleitung und die Datenkurzschlußleitung bei der Herstellung des Dünnschichttransistors auf dem ersten Substrat ausgebildet werden, so daß die Anzahl der Herstellungsschritte im Vergleich mit dem Stand der Technik nicht vergrößert ist. Ferner wird durch Ausbilden eines separaten Schaltkreises zur Vermeidung elektrostatischer Aufladung zwischen der Gate-Kurzschlußleitung und der Datenkurzschlußleitung jegliche zwischen denselben entstehende elektrostatische Aufladung beseitigt.
Claims (10)
- Dünnschichttransistoranordnung mit einem Substrat; einer Mehrzahl von in eine erste Richtung verlaufenden Scan-Leitungen (
140 ) auf dem Substrat; einer Mehrzahl von in eine zweite Richtung verlaufenden Datenleitungen (150 ) auf dem Substrat, die jeweils jede Scan-Leitung (140 ) überkreuzen; jeweils einer Pixel-Elektrode in jedem Kreuzungsbereich einer Scan-Leitung (140 ) mit einer Datenleitung (150 ); jeweils einem Dünnschichttransistor in jedem Kreuzungsbereich, wobei jeder Dünnschichttransistor eine mit einer der Datenleitungen (150 ) verbundene Input-Elektrode, eine mit einer der Pixel-Elektroden verbundene Output-Elektrode und eine mit einer der Scan-Leitungen (140 ) verbundene Steuer-Elektrode aufweist; einem Antriebsschaltkreis zum Ansteuern der Dünnschichttransistoren; einer mit den Gate-Leitungen (140 ) verbundenen Gate-Kurzschlußleitung (160 ), wobei eine erste Spannung an den Anschluss der Gate-Kurzschlussleitung (160 ) angelegt wird, welche erste Spannung eine L-Pegelspannung einer Scan-Spannung ist; einer mit den Datenleitungen (150 ) verbundenen Datenkurzschlußleitung (170 ), wobei eine zweite Spannung an den Anschluss der Datenkurzschlussleitung (170 ) angelegt wird, welche zweite Spannung eine an eine gemeinsame Elektrode der Flüssigkristallanzeige der Anordnung angelegte gemeinsame Spannung ist; einem mit der Gate-Kurzschlußleitung (160 ) verbundenen ersten Anschluß, der mit einem Anschluss für die Scan-Spannung verbunden ist; einem mit der Datenkurzschlußleitung (170 ) verbundenen zweiten Anschluß, der mit einem Anschluss für die gemeinsame Spannung verbunden ist; ersten Schaltkreisen (120 ) zur Vermeidung elektrostatischer Aufladungen, die jeweils einer Scan-Leitung (140 ) zugeordnet sind, wobei die ersten Schaltkreise (120 ) zur Vermeidung elektrostatischer Aufladungen jeweils zwischen der zugeordneten Scan-Leitung (140 ) und der Gate-Kurzschlußleitung (160 ) angeordnet und mit diesen verbunden sind; und zweite Schaltkreise (130 ) zur Vermeidung elektrostatischer Aufladungen, die jeweils einer Datenleitung (150 ) zugeordnet sind, wobei die zweiten Schaltkreise (130 ) zur Vermeidung elektrostatischer Aufladungen jeweils zwischen der zugeordneten Datenleitung (150 ) und der Datenkurzschlußleitung (170 ) angeordnet und mit diesen verbunden sind. - Anordnung nach Anspruch 1, wobei die Gate-Kurzschlußleitung (
160 ) außerhalb des Bereichs des Substrates angeordnet ist, in dem die Dünnschichttransistoren ausgebildet sind. - Anordnung nach Anspruch 1, wobei die Datenkurzschlußleitung (
170 ) außerhalb des Bereichs des Substrates angeordnet ist, in dem die Dünnschichttransistoren ausgebildet sind. - Anordnung nach einem der Ansprüche 1 bis 3, wobei die Gate-Kurzschlußleitung (
160 ) von der Datenkurzschlußleitung (170 ) abgetrennt ist. - Anordnung nach einem der Ansprüche 1 bis 4, die aufweist; eine nichtlineare Vorrichtung, die die Gate-Kurzschlußleitung (
160 ) mit der Datenkurzschlußleitung (170 ) verbindet. - Anordnung nach einem der Ansprüche 1 bis 4, die aufweist: einen dritten Schaltkreis (
200 ) zur Vermeidung elektrostatischer Aufladungen, der zwischen der Gate-Kurzschlußleitung (160 ) und der Datenkurzschlußleitung (170 ) angeordnet und mit diesen verbunden ist. - Anordnung nach einem der Ansprüche 1 bis 6, wobei die ersten Schaltkreise (
120 ) zur Vermeidung elektrostatischer Aufladungen und die zweiten Schaltkreise (130 ) zur Vermeidung elektrostatischer Aufladungen die gleiche Struktur aufweisen. - Anordnung nach Anspruch 7, wobei die ersten Schaltkreise (
120 ) zur Vermeidung elektrostatischer Aufladungen und/oder die zweiten Schaltkreise (130 ) zur Vermeidung elektrostatischer Aufladungen eine nichtlineare Vorrichtung aufweisen. - Anordnung nach Anspruch 8, wobei die nichtlineare Vorrichtung aufweist: einen ersten Transistor mit einem ersten Gate, einer ersten Source und einem ersten Drain, wobei die erste Source mit der Datenkurzschlußleitung (
170 ) verbunden ist; einen zweiten Transistor mit einem zweiten Gate, einer zweiten Source und einem zweiten Drain, wobei die zweite Source mit dem ersten Drain verbunden ist, und das zweite Gate und der zweite Drain mit einer der Datenleitungen (150 ) verbunden ist; und einem dritten Transistor mit einem dritten Gate, einer dritten Source und einem dritten Drain, wobei das dritte Gate mit dem ersten Drain und der zweiten Source verbunden ist, die dritte Source mit der Datenkurzschlußleitung (170 ) und die dritte Drain mit einer der Datenleitungen (150 ) verbunden ist. - Betriebsverfahren für eine in einem der Ansprüche 1 bis 9 beanspruchte Dünnschichttransistoranordnung, wobei das Betriebsverfahren folgende Schritte aufweist: (a) Anlegen der L-Pegelspannung der Scan-Spannung an die Scan-Leitungen (
140 ) und an die Gate-Kurzschlußleitung (160 ); und (b) Anlegen der an die gemeinsame Elektrode der Flüssigkristallanzeige der Anordnung angelegten gemeinsamen Spannung an die Datenkurzschlußleitung (170 ).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR97-00459 | 1997-01-10 | ||
KR1019970000459A KR100252308B1 (ko) | 1997-01-10 | 1997-01-10 | 박막트랜지스터 어레이 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19800655A1 DE19800655A1 (de) | 1998-07-16 |
DE19800655B4 true DE19800655B4 (de) | 2004-07-29 |
Family
ID=19494377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19800655A Expired - Lifetime DE19800655B4 (de) | 1997-01-10 | 1998-01-09 | Dünnschichttransistoranordnung und Betriebsverfahren für eine Dünnschichttransistoranordnung |
Country Status (6)
Country | Link |
---|---|
US (1) | US5909035A (de) |
JP (1) | JP4236133B2 (de) |
KR (1) | KR100252308B1 (de) |
DE (1) | DE19800655B4 (de) |
FR (1) | FR2758402B1 (de) |
GB (1) | GB2321126B (de) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11509938A (ja) * | 1995-07-31 | 1999-08-31 | リットン システムズ カナダ リミテッド | 静電放電防止回路付き半導体スイッチアレイおよび製造方法 |
JPH10268794A (ja) * | 1997-03-26 | 1998-10-09 | Sharp Corp | 表示パネル |
US6262830B1 (en) | 1997-09-16 | 2001-07-17 | Michael Scalora | Transparent metallo-dielectric photonic band gap structure |
US5907427A (en) | 1997-10-24 | 1999-05-25 | Time Domain Corporation | Photonic band gap device and method using a periodicity defect region to increase photonic signal delay |
US6304366B1 (en) | 1998-04-02 | 2001-10-16 | Michael Scalora | Photonic signal frequency conversion using a photonic band gap structure |
US6744552B2 (en) * | 1998-04-02 | 2004-06-01 | Michael Scalora | Photonic signal frequency up and down-conversion using a photonic band gap structure |
US6246074B1 (en) | 1998-09-30 | 2001-06-12 | Lg.Philips Lcd Co., Ltd. | Thin film transistor substrate with testing circuit |
KR100336896B1 (ko) | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 |
KR100304261B1 (ko) * | 1999-04-16 | 2001-09-26 | 윤종용 | 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법 |
US6396617B1 (en) | 1999-05-17 | 2002-05-28 | Michael Scalora | Photonic band gap device and method using a periodicity defect region doped with a gain medium to increase photonic signal delay |
TW457690B (en) | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
AU7734900A (en) | 1999-09-30 | 2001-04-30 | Mark J. Bloemer | Efficient non-linear phase shifting using a photonic band gap structure |
US6414780B1 (en) | 1999-12-23 | 2002-07-02 | D'aguanno Giuseppe | Photonic signal reflectivity and transmissivity control using a photonic band gap structure |
US6339493B1 (en) | 1999-12-23 | 2002-01-15 | Michael Scalora | Apparatus and method for controlling optics propagation based on a transparent metal stack |
KR100596031B1 (ko) * | 2000-07-24 | 2006-07-03 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 |
KR100658526B1 (ko) * | 2000-08-08 | 2006-12-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치의 정전 손상 보호장치 |
KR100604270B1 (ko) * | 2000-09-19 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 액정 표시소자 |
KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
JP2003015175A (ja) | 2001-04-27 | 2003-01-15 | Mitsubishi Electric Corp | 固体光源装置 |
US20040065249A1 (en) * | 2001-06-21 | 2004-04-08 | Williams George L. | Vehicle direction signal device |
KR100386849B1 (ko) * | 2001-07-10 | 2003-06-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시장치의 정전방전 방지회로 |
KR100513656B1 (ko) * | 2001-12-04 | 2005-09-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치 |
KR100800330B1 (ko) * | 2001-12-20 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 라인 온 글래스형 신호라인 검사를 위한 액정표시패널 |
KR100455437B1 (ko) * | 2001-12-29 | 2004-11-06 | 엘지.필립스 엘시디 주식회사 | 유리기판의 효율이 향상된 액정표시소자 |
KR100847817B1 (ko) * | 2002-04-08 | 2008-07-23 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치 |
KR100456150B1 (ko) * | 2002-04-17 | 2004-11-09 | 엘지전자 주식회사 | 일렉트로루미네센스 소자 및 그의 제조방법 |
KR100815912B1 (ko) * | 2002-06-27 | 2008-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
KR100870013B1 (ko) * | 2002-08-27 | 2008-11-21 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100841631B1 (ko) * | 2002-12-31 | 2008-06-27 | 엘지디스플레이 주식회사 | 잔류전하를 제거하는 액정표시장치 |
JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
JP4574158B2 (ja) * | 2003-10-28 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体表示装置及びその作製方法 |
KR100965583B1 (ko) * | 2003-12-30 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정 표시 장치의 정전기 방지 회로 및 그 제조 방법 |
KR101060346B1 (ko) * | 2004-04-06 | 2011-08-29 | 엘지디스플레이 주식회사 | 액정표시장치 |
US8355015B2 (en) | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
US7019796B2 (en) * | 2004-06-29 | 2006-03-28 | Wintek Corporation | Thin film transistor electrostatic discharge protective circuit |
JP4207858B2 (ja) * | 2004-07-05 | 2009-01-14 | セイコーエプソン株式会社 | 半導体装置、表示装置及び電子機器 |
JP2006065284A (ja) * | 2004-07-26 | 2006-03-09 | Seiko Epson Corp | 発光装置及び電子機器 |
KR101051012B1 (ko) * | 2004-08-06 | 2011-07-21 | 삼성전자주식회사 | 표시 패널용 모기판 및 그의 제조 방법 |
KR101080705B1 (ko) * | 2004-12-28 | 2011-11-07 | 엘지디스플레이 주식회사 | 칩 온 글라스 구조 액정표시장치용 어레이 기판 |
US7429970B2 (en) * | 2005-01-11 | 2008-09-30 | Tpo Displays Corp. | Method for testing drive circuit, testing device and display device |
US7429984B2 (en) * | 2005-02-04 | 2008-09-30 | Philip Morris Usa Inc. | Display management system |
KR101129438B1 (ko) * | 2005-06-10 | 2012-03-27 | 삼성전자주식회사 | 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법 |
TWI281569B (en) * | 2005-06-13 | 2007-05-21 | Au Optronics Corp | Display panels |
JP4039446B2 (ja) * | 2005-08-02 | 2008-01-30 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
TWI308248B (en) * | 2005-11-09 | 2009-04-01 | Au Optronics Corp | Display device and configuration of common electrode thereof |
KR20070054806A (ko) * | 2005-11-24 | 2007-05-30 | 삼성전자주식회사 | 유기 발광 표시 장치 |
US8477121B2 (en) * | 2006-04-19 | 2013-07-02 | Ignis Innovation, Inc. | Stable driving scheme for active matrix displays |
KR101238005B1 (ko) * | 2006-05-17 | 2013-03-04 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
KR100977978B1 (ko) * | 2006-05-25 | 2010-08-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
JP4305486B2 (ja) * | 2006-09-28 | 2009-07-29 | エプソンイメージングデバイス株式会社 | 液晶表示パネル |
KR100922803B1 (ko) * | 2006-11-29 | 2009-10-21 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR100788589B1 (ko) * | 2007-01-19 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
TWI363896B (en) | 2008-03-28 | 2012-05-11 | Au Optronics Corp | Liquid crystal display panel and method of making the same |
KR100916914B1 (ko) * | 2008-04-25 | 2009-09-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
WO2010029865A1 (en) * | 2008-09-12 | 2010-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
WO2010029866A1 (en) * | 2008-09-12 | 2010-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
CN102160102B (zh) * | 2008-09-19 | 2013-11-06 | 株式会社半导体能源研究所 | 显示装置 |
CN102160103B (zh) | 2008-09-19 | 2013-09-11 | 株式会社半导体能源研究所 | 显示装置 |
WO2010038819A1 (en) | 2008-10-03 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
EP2172804B1 (de) * | 2008-10-03 | 2016-05-11 | Semiconductor Energy Laboratory Co, Ltd. | Anzeigevorrichtung |
CN101719493B (zh) | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置 |
US20120200482A1 (en) * | 2009-10-08 | 2012-08-09 | Sharp Kabushiki Kaisha | Liquid crystal display panel |
CN102945846B (zh) * | 2012-09-28 | 2016-03-30 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
KR102000056B1 (ko) * | 2013-07-22 | 2019-09-30 | 엘지디스플레이 주식회사 | 정전기 방지 회로 및 이의 제조 방법 |
CN103728515B (zh) * | 2013-12-31 | 2017-01-18 | 深圳市华星光电技术有限公司 | 一种针对密集布线的阵列基板的线路检测设备和检测方法 |
WO2015166937A1 (ja) | 2014-04-30 | 2015-11-05 | シャープ株式会社 | アクティブマトリクス基板及び当該アクティブマトリクス基板を備える表示装置 |
CN105489596B (zh) | 2016-01-04 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种阵列基板及制作方法 |
CN106094374A (zh) | 2016-06-17 | 2016-11-09 | 京东方科技集团股份有限公司 | 电路基板、显示面板和显示装置 |
CN107844010A (zh) * | 2017-11-21 | 2018-03-27 | 武汉华星光电半导体显示技术有限公司 | 阵列基板以及显示装置 |
CN109445211A (zh) * | 2018-11-06 | 2019-03-08 | 惠科股份有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504348A (en) * | 1992-08-13 | 1996-04-02 | Casio Computer Co., Ltd. | Thin-film transistor array and liquid crystal display device using the thin-film transistor array |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
US5497146A (en) * | 1992-06-03 | 1996-03-05 | Frontec, Incorporated | Matrix wiring substrates |
US5852480A (en) * | 1994-03-30 | 1998-12-22 | Nec Corporation | LCD panel having a plurality of shunt buses |
JP2713211B2 (ja) * | 1994-03-30 | 1998-02-16 | 日本電気株式会社 | 液晶表示パネル |
GB9416899D0 (en) * | 1994-08-20 | 1994-10-12 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film circuitry |
JP2715936B2 (ja) * | 1994-09-30 | 1998-02-18 | 日本電気株式会社 | 薄膜トランジスタ型液晶表示装置とその製造方法 |
JP3315829B2 (ja) * | 1994-11-17 | 2002-08-19 | 株式会社東芝 | 半導体装置 |
US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
-
1997
- 1997-01-10 KR KR1019970000459A patent/KR100252308B1/ko not_active IP Right Cessation
- 1997-08-08 US US08/908,955 patent/US5909035A/en not_active Expired - Lifetime
- 1997-12-18 GB GB9726756A patent/GB2321126B/en not_active Expired - Lifetime
-
1998
- 1998-01-07 FR FR9800080A patent/FR2758402B1/fr not_active Expired - Lifetime
- 1998-01-07 JP JP00172498A patent/JP4236133B2/ja not_active Expired - Lifetime
- 1998-01-09 DE DE19800655A patent/DE19800655B4/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504348A (en) * | 1992-08-13 | 1996-04-02 | Casio Computer Co., Ltd. | Thin-film transistor array and liquid crystal display device using the thin-film transistor array |
Also Published As
Publication number | Publication date |
---|---|
JP4236133B2 (ja) | 2009-03-11 |
DE19800655A1 (de) | 1998-07-16 |
GB9726756D0 (en) | 1998-02-18 |
FR2758402B1 (fr) | 2001-11-09 |
FR2758402A1 (fr) | 1998-07-17 |
GB2321126A (en) | 1998-07-15 |
US5909035A (en) | 1999-06-01 |
GB2321126B (en) | 1998-12-09 |
KR19980065450A (ko) | 1998-10-15 |
JPH10303431A (ja) | 1998-11-13 |
KR100252308B1 (ko) | 2000-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19800655B4 (de) | Dünnschichttransistoranordnung und Betriebsverfahren für eine Dünnschichttransistoranordnung | |
DE19841760B4 (de) | Flüssigkristallanzeigevorrichtung mit einem verbesserten leitenden Bereich | |
DE60215528T2 (de) | Schutz gegen elektrostatische entladungen für eine elektronische vorrichtung mit pixeln | |
DE102014207420B4 (de) | Flüssigkristallanzeige und Verfahren zum Testen einer Flüssigkristallanzeige | |
DE69635647T2 (de) | Flüssigkristallanzeigevorrichtung | |
DE4318028B4 (de) | Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung | |
DE60002124T2 (de) | Flüssigkristallanzeigevorrichtung | |
DE69835888T2 (de) | Flüssigkristallanzeigevorrichtung | |
DE112012006930B4 (de) | Array-Substrat und Flüssigkristallanzeigevorrichtung | |
DE10101251B4 (de) | Mehrbereichs-Flüssigkristallanzeige | |
DE60118594T2 (de) | Anzeige und verfahren zu ihrer ansteuerung | |
DE10139095B4 (de) | Flüssigkristallanzeige | |
DE10228517A1 (de) | Schutzschaltung und -verfahren gegen elektrostatische Entladung in einem TFT-LCD | |
DE10117874B4 (de) | Flüssigkristallanzeige | |
DE102016125789A1 (de) | Berührungsanzeigefeld und Berührungsanzeigevorrichtung | |
DE10228519B4 (de) | Flüssigkristalldisplay-Vorrichtung | |
DE69628473T2 (de) | Differentialvorrichtung mit Schmierölnuten | |
DE102006020217A1 (de) | Dünnschichttransistor, Pixelstruktur und Reparaturverfahren davon | |
DE10159444A1 (de) | Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselben | |
DE10258450B4 (de) | Signalleitung einer Anzeigevorrichtung mit einem berührungssensitiven Paneel und Verfahren zum Herstellen derselben | |
DE10127945A1 (de) | Matrix-Substrat für Flüssigkristallanzeige und Verfahren zum Herstellen eines Matrix-Substrats für eine Flüssigkristallanzeige | |
DE102016015917B3 (de) | Dünnschichttransistorsubstrat | |
DE19542981A1 (de) | Flüssigkristallanzeigevorrichtung, die das Bild auf dem Bildschirm vor Einflüssen der Disklinationslinie schützt | |
DE102014112137B4 (de) | Treiberschaltung, Anzeigepanel, Anzeigevorrichtung und Steuerverfahren | |
DE4344808C2 (de) | Aktive Matrix für Flüssigkristallanzeigen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
R071 | Expiry of right |