FR2758402A1 - Matrice de transistors en couche mince presentant un circuit contre l'electricite statique - Google Patents
Matrice de transistors en couche mince presentant un circuit contre l'electricite statique Download PDFInfo
- Publication number
- FR2758402A1 FR2758402A1 FR9800080A FR9800080A FR2758402A1 FR 2758402 A1 FR2758402 A1 FR 2758402A1 FR 9800080 A FR9800080 A FR 9800080A FR 9800080 A FR9800080 A FR 9800080A FR 2758402 A1 FR2758402 A1 FR 2758402A1
- Authority
- FR
- France
- Prior art keywords
- line
- data
- circuit
- short
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005611 electricity Effects 0.000 title claims abstract description 96
- 230000003068 static effect Effects 0.000 title claims abstract description 94
- 239000011159 matrix material Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 42
- 239000004973 liquid crystal related substance Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000012360 testing method Methods 0.000 description 16
- 238000009413 insulation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 210000000720 eyelash Anatomy 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000008267 milk Substances 0.000 description 2
- 210000004080 milk Anatomy 0.000 description 2
- 235000013336 milk Nutrition 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000706 filtrate Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
L'invention concerne une matrice de transistors en couche mince et un procédé de fabrication d'une telle matrice; la matrice comprenant un substrat, une pluralité de lignes de balayage et de lignes de données se croisant, une électrode de pixel et un transistor en couche mince formés à chaque intersection d'une ligne de données et d'une ligne de balayage. Chaque transistor en couche mince présente une électrode d'entrée reliée à une ligne de données et une électrode de sortie reliée à une électrode de pixel et une électrode de commande reliée à une ligne de balayage. La matrice comprend en outre une ligne de court-circuit de grille ou de balayage (160) qui reçoit une tension de balayage appliquée aux lignes de balayage (140), et une ligne de court-circuit de données (170) qui reçoit une première tension. Un premier circuit contre l'électricité statique (120) est associé à chaque ligne de balayage, et relie cette ligne de balayage à la ligne de court-circuit de balayage (160). Un second circuit contre l'électricité statique est associé à chaque ligne de données (150) et relie cette ligne de données et la ligne de court-circuit de données (170).par.
Description
MATRICE DE TRANSISTORS EN COUCHE MINCE PRESENTANT
!UN CIRCIUIT CONTRE L'ELECTRICITE STATIQJUE
l a présente invention concerne une matrice de transistors en couche mince dlans un panneau à cristal liquide, présentant un circuit contre l'électricité statique.
Parmi lcs dispositifs d'affichage. le tube à rayon cathodique (CRT) est large-
menit utilisé pour des affichages couleur. Le tube à rayon cathodique est approprié cormme dispositif d'affichage pour uin téléviseur ou un moniteur d'ordinateur, du fait de son temps de réponse élevé. Néanmoins, du fait qu'un tel tube à rayon cathodique I0 nécessite une distance prédéterminée entre les canons à électrons à l'écran, il est relativement épais et lourd. Les tubes à rayon cathodique présentent aussi une
consommation élevée. Ces flacteurs rendent les tubes à rayon cathodique peu appro-
priés pour les dispositifs d'affichage portables.
Afin de surmonter les limitations des tubes à rayon cathodique, ont été suggé-
1 5 rés de nombreux dispositifs d'affichage simplifiés. Parmi ces suggestions, l'afficheur à cristal liquide (LCD) est le plus pratique et présente le domaine d'application le
plus important.
Par comparaison avec le tube à rayon cathodique, un afficheur à cristal liquide
classique présente une image plus foncée, et un temps de réponse plus long. Ull affi-
chCur à cristal liquide toutefois n'applique aucun mécanisme du type canon à élec-
trons, et les pixels sont sélectivement actionnés par un circuit de pilotage. Du fait
qu'un atficheur à cristal liquide est fin, il est aussi approprié pour un affichage mural.
En outre, le faible poids de l'afficheur à cristal liquide lui permet d'être utilisé dans un ordinateur portable fonctionnant sur batterie, ou dans un autre système d'affichage
portable.
La figure I montre la structure d'un afficheur à cristal liquide général. Comme représenté sur la lfigure 1, l'afficheur à cristal liquide comprend une région d'affichage 12 et des circuits intégrés 10 et 11 de pilotage des données et des grilles
des transistors. pour générer des signaux d'image.
3() ILa figure 2 montl-e une structure plus détaillée d'un panneau d'affichage à cristal liquide général. Comme représenté sur la figure 2. une pluralité de lignes 14 de balayage (lignes de grille) et une pluralité de lignes de données 16, qui croisent les lignes de grille 14. sont formées avec une configuration de matrice sur Lun premier substrat 21. A chaque portion d'intersection, une électrode de pixel 26 et un transistor en couche mince 13 (TFT) sont formés. Sur un second substrat 22, qui est disposé en face du premier substrat 21, une électrode commune 24 et un filtre de couleur 23 sont formés. Entre lcs premier et second substrats 21 et 22, on injecte du cristal liquide 25. L'électrode commune et l'électrode de pixel 26 qui sont séparés par le cristal liquide 25 servent commeic pixel de l'altichleur à cristal liquide. Sur les surfaces externes des premier et second substrats 21 et 22. onl forme dies polarisetUIs pour transmettre sélectivement la lumière, en fonction de la disposition du cristal
liquide 25.
La figure 3 montre la structure d'un transistor en couche mince utilisable dans un afficheur à cristal liquide. Comme représenté sur la figure 3, le transistor cn couche miince comprend une électrode de grille 30 formée sur un substrat 29. une couche d'isolation 31 obrmée sur le substrat 29, une couche semi-conductrice 34 formée sur la couche d'isolation 31 au-dessus de l'électrode de grille 30. les première et seconde couches semi-conductrices dopées aux impuretés 36a et 36b formées
respectivement sur des premier et second côtés de la couche semiconductrice 34.
une électrode de source 32 et une électrode de drain 33 formées respectivement sur
les première et seconde couches semi-conductrices dopées aux impuretés 36a et 36b.
une seconde couche isolante 35 formée sur le substrat 29, et une électrode de pixel 26 formée sur une portion de la seconde couche isolante 29 et en contact aVec l'électrode de drain 33 par l'intermédiaire d'un trou de contact à travers la seconde couche isolante 35. L'électrode de grille 30 est formée en utilisant un métal tel que l'aluminium, le chrome ou le molybdène. Les électrodes de source et de drain 32 et 33 sont formées en utilisant un métal tel que l'aluminium, le chrome ou le molybdène. L'électrode de grille 30 est reliée à la ligne de grille 14 comme représenté sur la figure 2. L'électrode de source 32 est reliée à la ligne de données 1 6 représentée sur la figure 2 et l'électrode de drain 33 est reliée à l'électrode de pixel 26. Lorsqu'une impulsion de balayage (une tension de balayage) est appliquée ià la
l'électrode de grille 30 du transistor en couche mince à travers la ligne de grille 14.
un signal de donnée présent sur la ligne de données 16 est transmis depuis l'électrode
de source 32 jusqu'à l'électrode de drain 33 à travers la couche semiconductricc 34.
Le signal de données reçu par l'électrode de source 32 est appliquée à l'électrode de pixel 26 de sorte à établir une tension (différence de potentiel) entre l'électrode de pixel 26 et l'électrode commune 24. Du fait de la différence de tension qui est induite, l'orientation des molécules de cristal liquide entre l'électrode de pixel 26 et l'électrode commune 24 varie. En fionction des variations d'orientation d(t cristal liquide 25, la transmissivité du pixel varie de sorte à établir une dififérence visuelle entre le pixel en l'absence de la tension de données et le pixel en la présence de la tension de données. Ces pixels présentant des différences visuelles fonctionnent
ensemble comme mécanisme d'affichage pour l'afficheur à cristal liquide.
Dans l'afficheur à cristal liquide représenté sur la figure 2, le substrat 21, qui porte les électrodes de pixel 26, est séparé du substrat 22 qui porte l'électrode commune 23. C'est-à-dire que l'on forme sur le premier substrat 21 les transistors eli 14777)O( - 9,an, [,, - ' IS couche milnce 1 3 et les electrodes dc pixel 26, tandis que l'oni tforme sur le second
substrat 20 l'élIctrode conimun1e 24. Pendant la lformation du premier substrat 2 1.
dces niilveaux le\'s d'électricitCé statique, qui peuvent endoiimmager les transistors en couche mince 13 sont géeérés. Alin d'empêcher l'endommagement des transistors en couche minlice 13 du tait de l'électricité statique, on prévoit classiquement un circuit
contre l'électricité statique pour clhacunle des lignes de grille et de données 14 et 16.
et une ligne de court-circuit commune reliant les circuits contre l'électricité statique.
sur le premier substrat 2 1.
Ein outre, commne représenté sur la figure 4. lors de la fabrication du premier
1 () substrat, on prévoit une barre de court-circuit de grille 41 et uneic barre de court-
circuit de données 42 pour tester le fonctionnement du transistor Cen couche minice.
La barre de court-circuit de données 42 et la barre de court-circuit de grille 41 sont court-circuités par l'intermédiaire d'uile barre de courtcircuit externe 40. Ia barre de court-circuit de données 42 et la barre de court-circuit de grille 41 sont utilisées pour I * transmettre un signal de test à chacun des transistors en couche mince 13 tormés sur le premier substrat 21, afin de tester le fonctionnement des transistors en couche minice 13. Pour tester le fonctionnement des transistors en couche mince 13, on applique une tension à chacune des barres de courts- circuits de grille et de données 41 et 42, de sorte à obtenir unile valeur de tension de sortie sur les transistors en () couche minice 13 afin de déterminer si les transistors en couche mince 13
fonctionnent normalement.
La figure 5 montre une structure de connexion pour une barre de courtcircuit de grille une barre de court-circuit de données, uneic ligne de grille et une ligne de données. Cornmme représenté sur la figure 5, une barre de court-circuit de grille 50 est reliée à unec pluralité de lignes de grille 55, et une barre de court-circuit de données 51 est reliée à une pluralité de lignes de données 56. ILes lignes de grille 55 et les lignes de données 56 sont chacune reliées à uneic extrémité d'une pluralité de dispositifs contre l'électricité statique 52. Les dispositifs des circuits 52 contre l'électricité statique sont aussi reliés à une ligne de court-circuit commune 53. La ligne de cour-t- circuit commllune 53 entoure la surface du substrat dans laquelle sont lormés la pluralité de transistors enr couche mince 56, et est reliée à l'autre extrémité
des circuits contre l'électricité statique 52.
La figure 6 montre, en détail, un circuit contre l'électricité statique 52. Le circuit contre l'électricité statique 52 est formé d'une pluralité de transistors et peut être incorporé à la matrice de transistors en couche mince. Plus précisément, la grille et la source d'un premier transistor 62, et la source d'un troisième transistor 64 sont reliés ài unile première borne 60 du circuit contre l'électricité statique 52. Le drain du premier transistor 60 est relié à la grille du troisième transistor 64, et à la source du 1177 11(1,, I, M -l' second transistor 63. La grille et le drain du second transistor 63. ainsi que le drain du troisième transistor 64, sont reliés à la seconde bornie 61. I Le circuit contre l'électricité statique 52 cmpêche les dommagcs provoqués par l'électricité statique générés par les tests ou la fabrication du panneau d'afficheur il cristal liquide. Par exemple, lorsque l'électricité statique est générée en unile portion de la ligne de grille 55, le circuit 52 contre l'électricité statique relié à cette ligne de grille 55 empêche le transistor en couche minlice 54 de rmal IFonctionncr. du lait d'une
différence de tension entre cette ligne de grille 55 et les lignes de grille voisines 55.
Ie circuit contre l'électricité statique 52 relié à la ligne de données 56 cimplièchlc l'endommagement du transistor en couche mince 54 provoqué par les différences de tension entre cette ligne de données 56 et les lignes de données adjacentes 56 lorsquec de l'électricité statique est générée en une portion de la ligne de données 56. lin outre, du fait que les lignes de grille 55 et les lignes de données 56 sont toutes connectées à la ligne de court-circuit commune 53, l'électricité statique (lui est générée dans une portion quelconque de la matrice de transistors en couche mince
peut être éliminée.
Comme représenté sur la figure 6, lorsqu'une tension élevée provoquée par l'électricité statique est appliquée à une première borne 60 du circuit contre l'électricité statique 52, un premier transistor 62 est rendu passant de sorte à rendre passant un troisième transistor 64. Ceci établit un potentiel électrique commun entre la première borne et la seconde borne 61. En outre, lorsqu'une tension élevée due à l'électricité statique est appliquée à la seconde borne 6 1, le second transistor 63 est rendu passant de sorte à rendre passant le tlroisilèmeC transistor 64. De la sorte. Lui
potentiel électrique égal est établi sur les première et seconde bornes 60 et 61.
Lorsqu'aucune électricité statique n'est appliquéec au premier terminal 6(0 ou at second terminal 61, en régime de fonctionnement normal de l'afficheur i cristal liquide, les premier et second transistors 62 et 63 sont bloqués. En éliminant tout courant, à l'exception d'un courant minimal entre ces transistors, les première et
seconde bornes sont isolées l'une de l'autre.
Les premier, second et troisième transistors 62 à 64 du circuit conitre l'électricité statique 52 sont formés de telle sorte qu'unI courant s'écoule entre les première et seconde bornes 60 et 61 uniquemient lorsqu'une tension élevée, bcaucoLu plus importante que les tensions de pilotage appliquées aux lignes de grille et de données 55 et 56, est appliquée à l'une des première ou seconde bornes 60 et 61. Lin conséquence, lorsqu'une tension de pilotage est appliquée aux lignes de grille ou de données 55 ou 56, les circuits contre l'électricité statique 52 ne sont pas rendus passants, et on peut procéder à des tests ou à un fonctionnement approprié des transistors en couche mince 54. Lorsqu'une tension élevée provoquée par l'électricité 14777)OrO(-(. claVlcI) 1 -/I,
statique est appliquée à une ligne de grille ou une ligne de donnecs 55 ou 56. toute-
fois. le circuit contre l'électricité statique corr--espolindanit devient passant. et la diffé-
rence de potentiel électrique entre les lignes conductrices (par exemplec les lignes de grille et de données 55 et 56) est éliminée. Ceci empêche clue les transistors en couche mince 54 ne soient endommagés. C'est dire que lorsqu'une tension est appliquée aux lignes de grille et de donnaées 55 et 56 pour tester le fonctionnelment du transistor en couche mince 54, les circuits contre l'électricité statique 52 fonctionnent cominme isolants, de sorte que les
lignes de grille 55 ne sont pas affectées par les lignes de données 56. Au contraire.
lorsque de l'électricité statique est appliquée aux lignes de grille 55 ou aux lignes de données 56. du l'ait que les circuits contre l'électricité statique 52 maintiennent uinl potentiel électrique égal sur les lignes de grille ou de données 55 ou 56, les
transistors en couche mince 54 formés sur le premier substrat sont protégés.
En outre, afin de maintenir de façon sire la difflérence de tension entre les
lignes de court-circuit communes 53 et les lignes de grille ou de données 55 ou 56.
unec tension prédéterminée est appliquée à la ligne de court-circuit commune 53.
Alors que chacun des circuits contre l'électricité statique 52 d'un panneau d'affichage à cristal liquide classique tonctionnle commire élément d'isolation pendant les tests du transistor en couche minice 54, les circuits contre l'électricité statique 52 ajoutent de la résistance aux circuits de test 50 et 51. Ceci réduit l'efilcacité du dispositif" considéré cornmme circuit de test. En outre, du fait des différences de tension aux portions d'extrémité des circuits contre l'électricité statique 52, il est généré un courant de fuite qui détériore la qualité de l'image de l'afficheur à cristal liquide. C'est- à-dire que bien que le circuit contre l'électricité statique 52 lfonctionne commine isolant du lfait de sa très grande résistance, uine très faible quantité d'électricité est néanmoins transmise à travers ce circuit contre l'électricité statique 52. En conséquencc. lorsqu'une tension est appliquée aux lignes de grille ou de données 55 ou 56 pour tester le transistor enl Couche mince 54. une portion du
courant fuit. et ceci empêche des tests précis.
P'ar exemple. lorsqu'une tension de balayage est appliquée à la ligne de grille pour faire fonctionner le transistor en couche mince 54. une portion du courant généré par la tension de balayage est transmise à la ligne de court-circuit commune 53 à travers les circuits 52 contre l'électricité statique. Ce courant transmis à la ligne de court-circuit commune 53 a un effet négatif sur des lignes de données 56 qui sont connectées à la ligne de court-circuit 53 par les autres circuits contre l'électricité statique 52. Le signal de données appliquée aux lignes de données 56 a aussi un effet négatif sur les lignes de grille 55 à travers les circuits contre l'électricité statique 52 et la ligne de courIt-Circulit commun0te 53. in coInslUence.l on ln'obtienlt pas dc lîl
précis cl transistoor ci couche millCe 54.
Afin d'améliorer les capacités des transistors en couche mince à être testes. il; été suggéré de prévoir un premier circuit contre l'électricité statique relié à unC première ligne de court-circuit, et un second circuit contre l'électricité statique relié i une seconde ligne de court-circuit, la première ligne de court-circuit étant reliée aux
lignes de grille et la seconde ligne de court-circuit étant reliée aux lignes de données.
En fait, la ligne de court-circuit commune est séparée en des première et seconde lignes de court-circuit. Toutefois, du fait qu'il existe unile différence de potentiel eCitrc
la tension appliquée à la ligne de grille et la tension appliquée à la ligne de données.
il existe alors une différence de potentiel entre la première ligne de court-cirl-cuit et la seconde ligne de court-circuit. En conséquence, le fonctionnement de cc circuit contre l'électricité statique n'est pas fiable. lin outre, du fait que l'afficheur à cristal liquide classique nécessite l'application d'une tension prédéterminée à la ligte (le court-circuit commune ou aux première et seconde lignes de court-circuit. il est
nécessaire de prévoir un circuit de pilotage supplémentaire.
En conséquence, la présente invention concerne un panneau à cristal liquid(lc amélioré et un procédé de fabrication d'un tel panneau, qui surmonte les problèmes
cités ci-dessus ainsi que d'autres problèmes et inconvénients des appareils classiques.
Un autre objet de la présente invention est de fournir un panneau d'afficheur à cristal liquide et un procédé de formation d'un tel panneau qui améliore les capacités à être testé du transistor en couche minlice de l'afficheur à cristal liquide, et qui soit fiable. lincore un objet de la présente invention est de fournir un panneau d'afficlihac
à cristal liquide et un procédé de fabrication d'un tel panneau qui améliore les capa-
cités du transistor en couche minlice à être testé, dans l'afficheur à cristal liquide. sans
utiliser de circuit de pilotage supplémentaire.
Ces objets ainsi que d'autres objets sont obtenus en fournissant unile matrice de transistors en couche mince comprenant: un substrat: une pluralité de lignes dc balayage tformées dans une première direction sur le substrat: une pluralité de ligles de données formées dans unile seconde direction sur le substrat. de telle sorte qule chaque ligne de données croise les lignes de balayage; une électrode de pixel Obrilcée à chaque zone de croisement entre une ligne de données et unile ligne de balayage tui transistor en couche minlice formé à chaque zone de croisement, chaque transistor cil couche mince présentant une électrode d'entrée reliée à une ligne de données, unllC
électrode de sortie reliée à une électrode de pixel formée dans la zone de croisement.
et une électrode de commande reliée à une ligne de balayage: unile ligne de court-
circuit de balayage; unile ligne de court-circuit de données: unile première borne 14777 1)()( - I ( h I l I{ - *. I reliée à la ligne de court-circuit de balayage, à laquelle une première tension est appliquée; une seconde borne reliée à la ligne de court-circuit de données, à laquelle une seconde tension est appliquée; un premier circuit contre l'électricité statique associé à chaque ligne de balayage, et relié entre la ligne de balayage correspondante et la ligne de court- circuit de balayage; et un second circuit contre l'électricité statique associé à chaque ligne de données, et reliant ladite ligne de données à la
ligne de court-circuit de données.
Selon un mode de réalisation, la première tension est une tension de niveau
minimum d'une tension de balayage appliquée aux lignes de balayage.
Selon un autre mode de réalisation, la seconde tension est une tension commune qui est appliquée à l'électrode commune d'un afficheur à cristal liquide
dont fait partie la matrice.
Selon un mode de réalisation, la ligne de court-circuit de balayage est formée à l'extérieur d'une région du substrat sur laquelle les transistors en couche mince sont
1 5 formés.
Selon un autre mode de réalisation, la ligne de court-circuit de balayage est
isolée de la ligne de données.
Selon encore un autre mode de réalisation, la matrice comprend en outre un dispositif non linéaire reliant la ligne de court-circuit de balayage et la ligne de
court-circuit de données.
La matrice peut comprendre en outre un troisième circuit contre l'électricité statique reliant la ligne de court-circuit de balayage et la ligne de court-circuit de données. Selon un mode de réalisation, la ligne de court-circuit de données est formée à l'extérieur d'une région du substrat sur laquelle les transistors en couche mince sont formés. Selon un mode de réalisation, le premier et le deuxième circuits contre
l'électricité statique présentent la même structure.
Le premier circuit contre l'électricité statique peut comprendre un dispositif
non linéaire.
Ce dispositif non linéaire peut comprendre: - un premier transistor présentant une première grille, une première source et un premier drain, la première grille et la première source étant reliées à la ligne de court-circuit de balayage; - un second transistor présentant une seconde grille, une seconde source et un second drain, la seconde source étant reliée au premier drain, la seconde grille et le second drain étant reliés à l'une des lignes de balayage; et 14777.DOC - 24 avnil 1998 - 7/18 x - un troisième transistor presentant uneC troisimCe grille. ulle troisiCime source cl un troisième drain, la troisième gri le étant reliée au premier irain et à la secondc source, ct la troisièmce source étant rcliéc à la ligne de court-circuit de balalaéc. c
troisimec drain étant rclié à l'une des lignes de balayagc.
Selon un mode de réalisation, lec second circuit contre l'électricité statiquc
comprend iun dispositif' non linéairc.
Ce dispositif non linéaire peut comprendri: - un premier transistor présentant une première grille, une première source Ct un premier drain, la première source et la première grille étant reliées ài la linc dIc I O court-circuit de données: - un second transistor présentant une seconde grille. une seconde source elt LIu second drain, la seconde source étant reliée au premier drain, la seconde grille et Ic second drain étant reliés à l'une des lignes de données: ct - un troisième transistor présentant une troisième grille, une troisième source et un troisième drain, la troisième grille étant reliée au premier drain et à la secondc source, et la troisième source étant reliée à la ligne de court-circuit de donnmes ct le
troisième drain étant relié à l'une des lignes de données.
L'invention propose égalemenlt une matrice de transistors en couchie iiincc.
comprenant: un substrat: une pluralité de lignes de balayage formées dans Uilc première direction sur le substrat; une pluralité de lignes de données formées dans une seconde direction sur le substrat, de telle sorte que chaque ligne de données croise les lignes de balayage; une électrode de pixel formée à chaque zone de croisielimnt entre les lignes de données et les lignes de balayagec: un tralnsistor cil couche mince tformé à chaque zone de croisement, et présentant une électrodc d'entrée reliée à l'une des lignes de donlîées, unie électrode de sortie relice fi l'électrode de pixel folrmée dans la zone de croiseîienît, ct uine électrodc dc
commnande reliée à l'une des lignes de balayage: unc ligne de courtcirculit d.
balayage recevant uneC première tension; une ligne de court-circuit de donniées recevant une seconde tension: un premier circuit contre l'électricité statique associe ai
chaque ligne de balayage, et reliant laditc ligne de balayage et la ligne de court-
circuit de balayage; et un second circuit contrc l'électricité statique associé à chaquec ligne de données, et reliant ladite ligne de doinnées et la ligne dc court-circuit dc
données; et uin troisièime circuit contre l'électricité statique reliant la ligne de court-
circuit de balayage et la ligne de court-circuit de données.
Selon un mode de réalisation, la ligne de court-circuit de balayage reçoit une tension de niveau minimale de la tension de balayage appliquée aux lignes de balayage en tant que première tension; et la ligne dc court-circuit de données reçoit Unlc tensionl comImunC qLui CSt appliquCe, tiulne electrode commune d'un afficheur à
cristal liquide dont plit partie la matrice. cil talnt qucle seconde ltension.
l'inventioll propose e.gallmenet un procede de fonctionnement d'un panneau d'lattichicur- à cristal liquide présentant une matrice de transistors en couche mince comprenant un substrat. une pluralité de lignes de balayage formées dans une prelmirce direction sur le substrat: une pluralité de lignes de données formées dans une seconde direction sur le substrat, de telle sorte que chaque ligne de données Clroise les lignes de balayage, une électrode de pixel formée à chaque zone de croiselment entre les lignes de donnCées et les lignes de balayage un transistor en 1() couche milnce lorme ài chaque zone de croisement et présentant une électrode d'entrée reliée à l'une des lignes de données, une électrode de sortie reliée à l'électrode de pixel formée à cette zone de croisement, et une électrode de commande reliée à l'une des lignes de balayage, la matrice comprenant en outre uneic ligne de court- cilrcuit de balayage, une ligne de court-circuit de doinnllées, un premier circuit contre l'électricité statique associé à chaque ligne de balayage, et reliant ladite ligne cie balayage et la ligne de court- circuit de balayage; et un second circuit contre l'électricité statique associé à chaque ligne de données, et reliant ladite ligne de données et la ligne de court-circuit de données, le procédé comprenant: (a) l'application d'une première tension à la ligne de court-circuit de balayage: et
(b) l'application d'une seconde tension à la ligne de court-circuit de données.
Selon un mode de réalisation du procédé, la première tension est appliquée aux
lignes de balayage.
Selon un autre mode de réalisation, la seconde tension est une tension communeI C qui est appliquée à une électrode commune de l'afficheur à cristal liquide
dont lait partie la matrice.
Selon encore un autre mode de réalisation, la première tension est une tension
de bas niveau de la tension de balayage appliquée aux lignes de balayage.
D'autrcs possibilités d'application de la présente invention apparaîtront dans la
() description détaillée qui suit. Il devrait toutefois être clair que la description détaillée
et les exemples spéciliques, bien qu'ils indiquent des modes de réalisation préférés de l'invention, ne sont donnés qu'à titre d'illustration, du fait que divers changements
et modifications apparaîtront à l'homme de l'art à la lecture de la description
détaillée. Ia présente invention sera mieux comprise à la lecture de la description
détaillée donnée ci-dessous et des dessins joints qui sont fournis à titre d'illustration, et dans lesquels: - la figure 1 montre la structure d'un afficheur à cristal liquide classique; IX - JX, X,, It 1I, S "! I I() - la fluire 2 montre les premier et second substrats d'un afficheur à cristal liquide classique: - la fliure 3 montre la structure d'un tl'ransistor' en couche mince classique:
- la fliure 4 montre une barre de court-circuit de données et une barre de court-
circuit de grille foIrmée sur le premier filtrat d'un panneau à cristal liquide classique: - la figure 5 montre un panneau à cristal liquideclassique comprenant une barre de court-circuit de grille, une barre de court-circuit de données, ull circuit contre l'électricité statique et une ligne de court-circuit communee - la figure 6 montre un circuit contre l'électricité statique classique;
- la figure 7 montre un panneau à cristal liquide présentant une ligne de court-
circuit de grille et une ligne de court-circuit de domnnées séparées, dans une matrice de transistors en couche mince selon un mode de réalisation de la présente invention: et - la figure 8 montre un circuit contre l'électricité statique relié entre une lignC de court-circuit de grille et une ligne de court-circuit de données selon un autre mode
de réalisation de la présente invention.
Il est maintenant fait référence en détail au dessin dont le but est d'illustrer les
modes de réalisation préférés de la présente invention.
La figure 7 montre une matrice de transistors en couche mince, comprenanlt des lignes de grille 140 et des lignes de données 150 formées en matrice, avec un transistor en couche mince (non représenté) et une électrode de pixel (non représentée) formée à chaque portion d'intersection des lignes de grille et de données et 150. Sur un côté des lignes de grille 140, est formée une barre de court-circuit
de grille 100. Sur un côté des lignes de données 150 est formée une barre de court-
circuit de données 110.
Une ligne de court-circuit de balayage ou de grille 160 est reliée aux lignes dic
grille 140 à travers une pluralité dc premiers circuits contre l'électricité statique 1 20().
tJne lignc de court-circuit de données 170 est reliée aux lignes de données 15()0 travers une pluralité de seconds circuits contre l'électricité statique 130. Les premier et second circuits contre l'électricité statique 120 et 130 présentent la même structure
et peuvent donc être formés en utilisant le même procédé de fabrication. En outre.
les premier et second circuits contre l'électrique statique 120 et 130 ont la mnicc structure de circuit que les circuits contre l'électricité statique classique représentés
sur la figure 6.
JUne tension de bas niveau Vgl est appliquée à la ligne de court-circuit de grille pour stabiliser le fonctionnement des premiers circuits contre l'électriqCue statique 120. La tension de faible niveau Vgl est la même que la tension de bas niveau de la tension de balayage appliquée aux lignes de grille 140 pour rendre 14777 I)O( -, l slSC l'us 1- S ll bloqués les transistors en coucIhe minlce. Jine tenlsion Vcom, qui est la meême tension qtle celle qui est applicluée à l'élCctiodc comilmune de l'afflicheur à cristal liquide est appliquéc ài la ligne dc court- circuit de données 170 pour- stabiliser le fonctionnement dtes secondes circuits contre l'électricite statiquc 130. L'application de ces tensions aux lignes de cour-t-circuit de grille et de données 160 et 170, de cette façon, simplific le circuit de pilotage du panneau à cristal liquide en éliminant tout besoin
d'une borne d'entrée pour une tension séparée qui serait reliée à la ligne de court-
circuit commune, commle dans l'appareil classique contre l'électricité statique.
La raison pour l'application de la tension de bas niveau Vgl à la ligne de court-
circuit de grille 160 est maintenant décrite. Lorsque l'on affiche la trame d'une image en utilisant le panneau d'afficheur à cristal liquide, une tension de haut niveau Vgh est appliquée à chacune des lignes de grille 140 pendant uneic durée prédéterminée, puis une tension de bas niveau Vgî est appliquée aux lignes de grille 140 pendant le reste de la période de trame. Si la ligne de court-circuit de grille 160 était à la masse, I 5 lorsqu'une tension est appliquée à l'une des lignes de balayage 140, une différence de tension d'au moins Vgl apparaîtrait entre les bornes des circuits contre l'électricité statique 120. En conséquence. l'effet isolant des circuits contre l'électricité statique deviendrait instable. Si une variation de signal irrégulière (telle qu'un bruit) advient dans Vgl, ou si une différence de potentiel électrique supérieure à VgI est générée entre aux bornes des circuits contre l'électricité statique 120, les propriétés d'isolation des circuits contre l'électricité statique 120 seraient détruites, de telle sorte que les transistors en couche minice reliés aux ligncs de grille concernées 140 en
seraient négativement affectés.
Touteiois, lorsqu'on applique une tension équivalentc à la tension de balayage VgI à la ligne de court-circuit de grille 1 60, il n'y a pas de diffeérence de tension entre les bornes des circuits contre l'électricité statique 120 pendant la majorité de la période de trame. Ccci. en conséquence, maintient de façon stable les proprietés
d'isolation des circuits contre l'électricité statique 120.
La raison pour appliquer unile tension Vcom à la ligne dc court-circuit de données 1 70 est maintenant décrite en détail. La différentiel de potentiel électrique entre l'électrode conmmune et l'électrode de pixel de l'afficheur à cristal liquide provoque unile variation dans la transmission de la lumière par le cristal liquide. La tension commune Vcolin appliquée à l'électrode commune présente toujours une durée et uneic tension prédéterminées. Toutefois, la tension de pixel appliquée à l'électrode de pixel varie en fonction du signal d'image. La différence entre la tension de pixel et la tension commune permet de faire varier la transmission de la lumière par le cristal liquide. Du fait que la ligne de court-circuit de données 170 nécessite I'application d'une tension prédéterminée pour fonctionner correctelment, la tension
de pixel nc peut pas être appliquée à la ligtne de court-circuit de données 170.
La tension cllommun e Vco ne présente pas toutcifois une valeur prdéternil-
nlée. lorsqu'on utilise la tension communeIllil V comme tension appliquée à la ligne de court-circuit de données 170, la présentc invention élimine tout besoin d'un circuit d'application d'une tension distinct. En conséquence, la tension communeIIIC Vcom appliquée à l'électrodc commune est appliquée à la ligne de court-circuit de données 170 pour stabiliser les conditions d'isolation du second circuit contre
l'électricité statique 130.
Dans le premier mode de réalisation de la présente invention, la ligne de court-
circuit de grille 160 et la ligne de court-circuLlit de données 170 sont isolées l'unilc tice
l'autre. Ceci isole électriquement les lignes de grille 140 et les lignes de données I 5)0.
En séparant les lignes de grille 140 et les lignes de données 150, il y a uniic probabilité que la différence de potentiel électrique entre une ligne de grille 140 et
une ligne de données 150 devienne assez importante du fait de l'électricité statique.
Le second mode de réalisation de la présente invention représenté sur la figure 8
empêche que cette situation ne se produise.
Le second mode de réalisation de la présente invention montré sur la figure S présente la même structure que le premier mode de réalisation représenté suir lai figure 7, à cela près qu'il comprend en outre un troisième circuit contre l'électricité statique 200, qui est relié entre la ligne de court-circuit de grille 160 et la ligne de
court-circuit de données 170. Lorsque le potentiel électrique entre la ligne de courl-t-
circuit de grille 160 et la ligne de court-circuit de données 170 devient important. le
troisième circuit contre l'électricité statique 200 devient passant et élimine la diffi-
rence de potentiel. En conséquence, il n'y a pas de différence de potentiel importante
entre les lignes de grille 140 et les lignes de données 150.
Selon la présente invention, lors de la fabrication du panneau d'affichagce cristal liquide, on forme une ligne de court-circuit de grille séparée, reliée aux lignes de grille par une pluralité de circuits contre l'électricité statique, et une ligne de court-circuit de données, rcliée aux lignes de données par une seconde pluralité de circuits contre l'électricité statique. Une tension différente est appliquée à chacune des lignes de court-circuit de grille et de données de sorte à stabiliser les circuits contre l'électricité statique, pour protéger les transistors en couche mince de l'afficheur à cristal liquide. En particulier, une tension de bas niveau correspondant à
une tension de balayage est appliquée à la ligne de court-circuit de grille pour stabili-
ser les circuits contre l'électricité statique reliant la ligne de courtcircuit de grille et les lignes de grille. Une tension commune, appliquée à l'électrode commune du panneau de l'afficheur à cristal liquide, est appliquée à la ligne de court-circuit de
14777 IC)()( -6,, ' I:- 12/18
données poLir stabiliser les circuits contre l'électricité statique reliant la ligne de
court-circuit de données et les lignes de données.
Un outre. du tlit que la ligne de court-circuit de grille est isolée de la ligne de court-circuit de donnOcscs. on évite tout courant de fuite dû à la tension appliquée à la ligne d(le grille lorsque l'on teste les transistors en couche mince. En conséquence, on obtient unI dispositif de test anielioré et plus précis. par rapport aux dispositifs de test classiques. Par ailleurs. en reliant une borne d'entrée de tension de balayage à la ligne de
court-circuit de grille, et une borne d'entrée de tension commune à la ligne de court-
I () circuit de données, il n'est pas nécessaire de disposer du circuit de pilotage de tension separée nécessaire dans l'art antérieur. En éliminant la différence de tension entre la ligne de grille et la ligne de court-circuit de grille, et entre la ligne de données et la ligne de couL-t-circuit de données, l'afilicheur à cristal liquide est mieux protégé
contre l'électricité statique.
1 5 Dans la présente invention, les lignes de court-circuit de grille et de données peuvent être formées pendant la fabrication des transistors en couche mince sur le premier substrat, de sorte à ne pas augmenter le nombre d'étapes de traitement. Par ailleurs, en formant un circuit contre l'électricité statique distinct entre la ligne de court- circuit de grille et la ligne de court-circuit de données, on élimine toute électricité statique présente entre la ligne de court-circuit de grille et la ligne de
court-circuit de données.
L'invention ayant ainsi été décrite, il est évident qu'elle peut laire l'objet de
nombreuses variations apparentes à l'homme de l'art.
Claims (15)
1.- Une matrice de transistors en couche mince comprenant: - un substrat; - une pluralité de lignes de balayage (140) formées dans une première direction sur le substrat; - une pluralité de lignes de données (150) formées dans une seconde direction sur le substrat, de telle sorte que chaque ligne de données croise les lignes de balayage; - une électrode de pixel formée à chaque zone de croisement entre une ligne de données et une ligne de balayage; - un transistor en couche mince formé à chaque zone de croisement, chaque transistor en couche mince présentant une électrode d'entrée reliée à une ligne de données, une électrode de sortie reliée à une électrode de pixel formée dans la zone de croisement, et une électrode de commande reliée à une ligne de balayage; - une ligne de court-circuit de balayage (160); - une ligne de court-circuit de données (170); - une première borne reliée à la ligne de court-circuit de balayage, à laquelle une première tension est appliquée; - une seconde borne reliée à la ligne de court- circuit de données, à laquelle une seconde tension est appliquée; - un premier circuit contre l'électricité statique (120) associé à chaque ligne de
balayage, et relié entre la ligne de balayage correspondante et la ligne de court-
circuit de balayage; et - un second circuit contre l'électricité statique (121) associé à chaque ligne de
données, et reliant ladite ligne de données à la ligne de court-circuit de données.
2.- Matrice selon la revendication 1, caractérisée en ce que la première tension est une tension de niveau minimum d'une tension de balayage appliquée aux
lignes de balayage.
3.- Matrice selon la revendication 1 ou 2, caractérisée en ce que la seconde
tension est une tension commune qui est appliquée à l'électrode commune d'un affi-
cheur à cristal liquide dont fait partie la matrice.
4.- Matrice selon la revendication 1, 2 ou 3, caractérisée en ce que la ligne de court-circuit de balayage (160) est formée à l'extérieur d'une région du substrat
sur laquelle les transistors en couche mince sont formés.
14777DOC - 24 avnri 1998 - 14/18S
5.- Matrice selon l'une des revendications 1 à 4. caractérisée enll ce que la
ligne dc court-circuit de balayage (160) est isolée de la ligne de données.
6.- Matrice selon l'une des revendications I à 5. caractérisée en ce qu'elle
comprend en outre un dispositif non linéaire reliant la ligne de courtcircuit de
balayage (160) ct la ligne de court-circuit de données (170).
7.- Matrice selon l'une des revendications I à 5. caractérisée Cen ce qu'elle
1 0 comprend en outre un troisième circuit contre l'électricité statique reliant la ligne de
court-circuit de balayage ( 160) et la ligne de court-circuit de données (170).
8.- Matrice selon l'une des revendications I à 7, caractérisée en ce que la
ligne de court-circuit de données est formée à l'extérieur d'une région du substrat sur
laquelle les transistors cn couche mince sont formés.
9.- Matrice selon l'une des revendications I à 8, caractérisée en ce que le
premier et le deuxième circuits contre l'électricité statique présentent la même structure.
I10- Matrice selon l'une des revendications I à 9. caractérisée en ce que le
premier circuit contre l'électricité statique comprend un dispositif non linéaire.
1 1.- Matrice selon la revendication 10, caractérisée en ce que le premier 2 5 dispositif non linéaire comprend: - un premier transistor présentant une première grille, une première source et un premier drain, la première grille et la première source étant reliées à la ligne de court-circuit de balayage; - un second transistor présentant une seconde grille, une seconde source et un 3() second drain, la seconde source étant reliée au premier drain, la seconde grille et le second drain étant reliés à l'une des lignes de balayage; et - un troisième transistor présentant une troisième grille, une troisième source et un troisième drain, la troisième grille étant reliée au premier drain et à la seconde source, et la troisième source étant reliée à la ligne de court-circuit de balayage, le
troisième drain étant relié à l'une des lignes de balayage.
12.- Matrice selon l'une des revendications I à 11, caractérisée en ce que le
second circuit contre l'électricité statique comprend un dispositif non linéaire.
14777 1))(. I h t' I';': - 15/18 16( 13.- Matrice selon la revendication 12. caracttérisée en ce que le dispositi'f 11non linéaire comprend: - un premier transistor présentant tule première grille. une première source et un premier drain, la première source et la prcmière grille étant reliées à la ligine de court-circuit de données: - un second transistor présentant une seconde grille, une seconde source ct un second drain. la seconde source étant reliée au premier drain, la seconde glrillc ct le second drain étant reliés à l'une des lignes de données; et - un troisième transistor présentant une troisième grille. une troisième source ct un troisième drain, la troisième grille étant reliée au premier drain et à la seconde source, et la troisième source étant reliée à la ligne de couL-t-circuit de donées et le
troisième drain étant relié à l'une des lignes de données.
14.- Une matrice de transistors en couche mince, comprenant: - un substrat; - unile pluralité de lignes de balayage (140) formées dans une première direction sur le substrat: - une pluralité de lignes de données (150) formées dans une seconde direction sur le substrat, de telle sorte que chaque ligne de données croise les lignes dc balayage; - une électrode de pixel formée à chaque zone de croisement entre les lignes de données et les lignes de balayage; - un transistor en couche mince formé à chaque zone de croisement. etl présentant une électrode d'entrée reliée à l'une des lignes de données, unile électrode de sortie reliée à l'électrode de pixel formée dans la zone de croisement, et une électrode dc commande reliée à l'une des lignes de balayage; - une ligne de court-circuit de balayage (I 60) recevant une première tension: - une ligne de court-circuit de données (1 70) recevant unile seconde tension: - un premier circuit contre l'électricité statique associé t chaque ligne de balayage, et reliant ladite ligne de balayage et la ligne de cour-t-circuit de balayauc: et - un second circuit contre l'électricité statique associé à chaque ligne de données, et reliant ladite ligne de données et la ligne de court-circuit de données: et - un troisième circuit contre l'électricité statique reliant la ligne de court-circuit
de balayage et la ligne de court-circuit de données.
14777 DO(' -(,anvlel 6 1 9) - lb/I1 15.- Matrice selon la revendication 14. caractérisée en ce que la ligne de court-circuit de balayage reçoit une tension de niveau minimale de la tension de balayage appliquée aux lignes de balayage cll tarnt que première tension; et ren ce que la ligne de court-circuit de données reçoit uneC tension commune qui est appliquée à une électrode commune d'un affichleur à cristal liquide dont fait partie la matrice, en
tant que seconde tension.
16.- Un procédé de fonctionnement d'un panneau d'afficheur à cristal liquide présentant Lune matrice de transistors en couche mince comprenant un substrat, une pluralité de lignes de balayage (140) formées dans une première direction sur le substrat; une pluralité de lignes de données (150) formeées dans une seconde direction sur le substrat, de telle sorte que chaque ligne de données croise les lignes de balayage, une électrode de pixel formée à chaque zone de croisement entre les lignes de données et les lignes de balayage; un transistor en couche milnce formeé à chaque zone de croisement et présentant une électrode d'entrée reliée à l'une des lignes de données, une électrode de sortie reliée à l'électrode de pixel formée à cette zone de croisement, et une électrode de commande reliée à l'une des lignes de balayage, la matrice comprenant en outre une ligne de court-circuit de balayage (160), une ligne de court-circuit de données (170), un premier circuit contre l'électricité statique associeé à chaque ligne de balayage, et reliant ladite ligne de balayage et la ligne de court- circuit de balayage; et un second circuit contre l'électricité statique associé à chaque ligne de données, et reliant ladite ligne de données et la ligne de court-circuit de données, le procédé comprenant: (a) l'application d'une première tension à la ligne de court-circuit de balayage (160);et (b) l'application d'une seconde tension à la ligne de court-circuit de données
(170).
17.- Procédé selon la revendication I 6, caractérisé en ce que la première
tension est appliquée aux lignes de balayage.
18.- Procédé selon la revendication 16 ou 17, caractériseé en ce que ladite seconde tension est une tension commune qui est appliquée à une électrode
commune de l'afficheur à cristal liquide dont fait partie la matrice.
19.- Procédé selon la revendication 16, 17 ou 18, caractérisé en ce que la première tension est une tension de bas niveau de la tension de balayage appliquée
aux lignes de balayage.
1 7771)()(, i,,1, I'I, - 17/18
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970000459A KR100252308B1 (ko) | 1997-01-10 | 1997-01-10 | 박막트랜지스터 어레이 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2758402A1 true FR2758402A1 (fr) | 1998-07-17 |
| FR2758402B1 FR2758402B1 (fr) | 2001-11-09 |
Family
ID=19494377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9800080A Expired - Lifetime FR2758402B1 (fr) | 1997-01-10 | 1998-01-07 | Matrice de transistors en couche mince presentant un circuit contre l'electricite statique |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5909035A (fr) |
| JP (1) | JP4236133B2 (fr) |
| KR (1) | KR100252308B1 (fr) |
| DE (1) | DE19800655B4 (fr) |
| FR (1) | FR2758402B1 (fr) |
| GB (1) | GB2321126B (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10921660B2 (en) | 2016-06-17 | 2021-02-16 | Boe Technology Group Co., Ltd. | Circuit board, display panel and display device |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997005654A1 (fr) * | 1995-07-31 | 1997-02-13 | Litton Systems Canada Limited | Serie de commutateurs a semi-conducteurs avec protection contre les decharges electrostatiques et technique de fabrication |
| JPH10268794A (ja) * | 1997-03-26 | 1998-10-09 | Sharp Corp | 表示パネル |
| US6262830B1 (en) | 1997-09-16 | 2001-07-17 | Michael Scalora | Transparent metallo-dielectric photonic band gap structure |
| US5907427A (en) | 1997-10-24 | 1999-05-25 | Time Domain Corporation | Photonic band gap device and method using a periodicity defect region to increase photonic signal delay |
| US6304366B1 (en) | 1998-04-02 | 2001-10-16 | Michael Scalora | Photonic signal frequency conversion using a photonic band gap structure |
| US6744552B2 (en) * | 1998-04-02 | 2004-06-01 | Michael Scalora | Photonic signal frequency up and down-conversion using a photonic band gap structure |
| US6246074B1 (en) | 1998-09-30 | 2001-06-12 | Lg.Philips Lcd Co., Ltd. | Thin film transistor substrate with testing circuit |
| KR100336896B1 (ko) | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 |
| KR100304261B1 (ko) * | 1999-04-16 | 2001-09-26 | 윤종용 | 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법 |
| US6396617B1 (en) | 1999-05-17 | 2002-05-28 | Michael Scalora | Photonic band gap device and method using a periodicity defect region doped with a gain medium to increase photonic signal delay |
| TW457690B (en) | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
| US6538794B1 (en) | 1999-09-30 | 2003-03-25 | D'aguanno Giuseppe | Efficient non-linear phase shifting using a photonic band gap structure |
| US6414780B1 (en) | 1999-12-23 | 2002-07-02 | D'aguanno Giuseppe | Photonic signal reflectivity and transmissivity control using a photonic band gap structure |
| US6339493B1 (en) | 1999-12-23 | 2002-01-15 | Michael Scalora | Apparatus and method for controlling optics propagation based on a transparent metal stack |
| KR100596031B1 (ko) * | 2000-07-24 | 2006-07-03 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 |
| KR100658526B1 (ko) * | 2000-08-08 | 2006-12-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치의 정전 손상 보호장치 |
| KR100604270B1 (ko) * | 2000-09-19 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 액정 표시소자 |
| KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
| JP2003015175A (ja) | 2001-04-27 | 2003-01-15 | Mitsubishi Electric Corp | 固体光源装置 |
| US20040065249A1 (en) * | 2001-06-21 | 2004-04-08 | Williams George L. | Vehicle direction signal device |
| KR100386849B1 (ko) * | 2001-07-10 | 2003-06-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시장치의 정전방전 방지회로 |
| KR100513656B1 (ko) * | 2001-12-04 | 2005-09-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치 |
| KR100800330B1 (ko) * | 2001-12-20 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 라인 온 글래스형 신호라인 검사를 위한 액정표시패널 |
| KR100455437B1 (ko) * | 2001-12-29 | 2004-11-06 | 엘지.필립스 엘시디 주식회사 | 유리기판의 효율이 향상된 액정표시소자 |
| KR100847817B1 (ko) * | 2002-04-08 | 2008-07-23 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치 |
| KR100456150B1 (ko) * | 2002-04-17 | 2004-11-09 | 엘지전자 주식회사 | 일렉트로루미네센스 소자 및 그의 제조방법 |
| KR100815912B1 (ko) * | 2002-06-27 | 2008-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100870013B1 (ko) * | 2002-08-27 | 2008-11-21 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100841631B1 (ko) * | 2002-12-31 | 2008-06-27 | 엘지디스플레이 주식회사 | 잔류전하를 제거하는 액정표시장치 |
| JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
| JP4574158B2 (ja) * | 2003-10-28 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体表示装置及びその作製方法 |
| KR100965583B1 (ko) * | 2003-12-30 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정 표시 장치의 정전기 방지 회로 및 그 제조 방법 |
| KR101060346B1 (ko) * | 2004-04-06 | 2011-08-29 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US8355015B2 (en) | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
| US7019796B2 (en) * | 2004-06-29 | 2006-03-28 | Wintek Corporation | Thin film transistor electrostatic discharge protective circuit |
| JP4207858B2 (ja) * | 2004-07-05 | 2009-01-14 | セイコーエプソン株式会社 | 半導体装置、表示装置及び電子機器 |
| JP2006065284A (ja) * | 2004-07-26 | 2006-03-09 | Seiko Epson Corp | 発光装置及び電子機器 |
| KR101051012B1 (ko) * | 2004-08-06 | 2011-07-21 | 삼성전자주식회사 | 표시 패널용 모기판 및 그의 제조 방법 |
| KR101080705B1 (ko) * | 2004-12-28 | 2011-11-07 | 엘지디스플레이 주식회사 | 칩 온 글라스 구조 액정표시장치용 어레이 기판 |
| US7429970B2 (en) * | 2005-01-11 | 2008-09-30 | Tpo Displays Corp. | Method for testing drive circuit, testing device and display device |
| US7429984B2 (en) * | 2005-02-04 | 2008-09-30 | Philip Morris Usa Inc. | Display management system |
| KR101129438B1 (ko) * | 2005-06-10 | 2012-03-27 | 삼성전자주식회사 | 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법 |
| TWI281569B (en) * | 2005-06-13 | 2007-05-21 | Au Optronics Corp | Display panels |
| JP4039446B2 (ja) * | 2005-08-02 | 2008-01-30 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
| TWI308248B (en) * | 2005-11-09 | 2009-04-01 | Au Optronics Corp | Display device and configuration of common electrode thereof |
| KR20070054806A (ko) * | 2005-11-24 | 2007-05-30 | 삼성전자주식회사 | 유기 발광 표시 장치 |
| EP2008264B1 (fr) * | 2006-04-19 | 2016-11-16 | Ignis Innovation Inc. | Plan de commande stable pour des affichages à matrice active |
| KR101238005B1 (ko) * | 2006-05-17 | 2013-03-04 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| KR100977978B1 (ko) * | 2006-05-25 | 2010-08-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
| JP4305486B2 (ja) * | 2006-09-28 | 2009-07-29 | エプソンイメージングデバイス株式会社 | 液晶表示パネル |
| KR100922803B1 (ko) * | 2006-11-29 | 2009-10-21 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR100788589B1 (ko) * | 2007-01-19 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
| TWI363896B (en) | 2008-03-28 | 2012-05-11 | Au Optronics Corp | Liquid crystal display panel and method of making the same |
| KR100916914B1 (ko) * | 2008-04-25 | 2009-09-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
| WO2010029865A1 (fr) * | 2008-09-12 | 2010-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Dispositif d'affichage |
| KR101783193B1 (ko) | 2008-09-12 | 2017-09-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| CN102160103B (zh) | 2008-09-19 | 2013-09-11 | 株式会社半导体能源研究所 | 显示装置 |
| WO2010032638A1 (fr) | 2008-09-19 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Dispositif d'affichage |
| EP2172804B1 (fr) * | 2008-10-03 | 2016-05-11 | Semiconductor Energy Laboratory Co, Ltd. | Dispositif d'affichage |
| KR101652693B1 (ko) | 2008-10-03 | 2016-09-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| CN101719493B (zh) * | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置 |
| US20120200482A1 (en) * | 2009-10-08 | 2012-08-09 | Sharp Kabushiki Kaisha | Liquid crystal display panel |
| CN102945846B (zh) * | 2012-09-28 | 2016-03-30 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| KR102000056B1 (ko) * | 2013-07-22 | 2019-09-30 | 엘지디스플레이 주식회사 | 정전기 방지 회로 및 이의 제조 방법 |
| CN103728515B (zh) * | 2013-12-31 | 2017-01-18 | 深圳市华星光电技术有限公司 | 一种针对密集布线的阵列基板的线路检测设备和检测方法 |
| JP6022118B2 (ja) | 2014-04-30 | 2016-11-09 | シャープ株式会社 | アクティブマトリクス基板及び当該アクティブマトリクス基板を備える表示装置 |
| CN105489596B (zh) | 2016-01-04 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种阵列基板及制作方法 |
| CN107844010A (zh) * | 2017-11-21 | 2018-03-27 | 武汉华星光电半导体显示技术有限公司 | 阵列基板以及显示装置 |
| CN109445211A (zh) * | 2018-11-06 | 2019-03-08 | 惠科股份有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07318980A (ja) * | 1994-03-30 | 1995-12-08 | Nec Corp | 液晶表示パネル |
| US5504348A (en) * | 1992-08-13 | 1996-04-02 | Casio Computer Co., Ltd. | Thin-film transistor array and liquid crystal display device using the thin-film transistor array |
| JPH08101397A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 薄膜トランジスタ型液晶表示装置とその製造方法 |
| JPH08146460A (ja) * | 1994-11-17 | 1996-06-07 | Toshiba Corp | 半導体装置 |
| US5852480A (en) * | 1994-03-30 | 1998-12-22 | Nec Corporation | LCD panel having a plurality of shunt buses |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
| US5497146A (en) * | 1992-06-03 | 1996-03-05 | Frontec, Incorporated | Matrix wiring substrates |
| GB9416899D0 (en) * | 1994-08-20 | 1994-10-12 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film circuitry |
| US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
-
1997
- 1997-01-10 KR KR1019970000459A patent/KR100252308B1/ko not_active IP Right Cessation
- 1997-08-08 US US08/908,955 patent/US5909035A/en not_active Expired - Lifetime
- 1997-12-18 GB GB9726756A patent/GB2321126B/en not_active Expired - Lifetime
-
1998
- 1998-01-07 FR FR9800080A patent/FR2758402B1/fr not_active Expired - Lifetime
- 1998-01-07 JP JP00172498A patent/JP4236133B2/ja not_active Expired - Lifetime
- 1998-01-09 DE DE19800655A patent/DE19800655B4/de not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504348A (en) * | 1992-08-13 | 1996-04-02 | Casio Computer Co., Ltd. | Thin-film transistor array and liquid crystal display device using the thin-film transistor array |
| JPH07318980A (ja) * | 1994-03-30 | 1995-12-08 | Nec Corp | 液晶表示パネル |
| US5852480A (en) * | 1994-03-30 | 1998-12-22 | Nec Corporation | LCD panel having a plurality of shunt buses |
| JPH08101397A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 薄膜トランジスタ型液晶表示装置とその製造方法 |
| US5652632A (en) * | 1994-09-30 | 1997-07-29 | Nec Corporation | LCD apparatus having electrostatic breakdown preventing configuration capable of testing each pixel |
| JPH08146460A (ja) * | 1994-11-17 | 1996-06-07 | Toshiba Corp | 半導体装置 |
| US5744837A (en) * | 1994-11-17 | 1998-04-28 | Kabushiki Kaisha Toshiba | Semiconductor device comprising a matrix array, and thin-film transistor liquid-crystal display device |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 096, no. 008 30 August 1996 (1996-08-30) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10921660B2 (en) | 2016-06-17 | 2021-02-16 | Boe Technology Group Co., Ltd. | Circuit board, display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2321126A (en) | 1998-07-15 |
| FR2758402B1 (fr) | 2001-11-09 |
| JPH10303431A (ja) | 1998-11-13 |
| JP4236133B2 (ja) | 2009-03-11 |
| KR19980065450A (ko) | 1998-10-15 |
| GB2321126B (en) | 1998-12-09 |
| DE19800655B4 (de) | 2004-07-29 |
| DE19800655A1 (de) | 1998-07-16 |
| GB9726756D0 (en) | 1998-02-18 |
| US5909035A (en) | 1999-06-01 |
| KR100252308B1 (ko) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2758402A1 (fr) | Matrice de transistors en couche mince presentant un circuit contre l'electricite statique | |
| EP0586398B1 (fr) | Registre a decalage utilise comme balayeur de lignes de selection pour un afficheur a cristaux liquides | |
| EP1257995B1 (fr) | Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels | |
| EP0145520B1 (fr) | Ecran d'affichage à matrice active sans croisement des lignes et des colonnes d'adressage | |
| EP0815552A1 (fr) | Procede d'adressage d'un ecran plat utilisant une precharge des pixels, circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions | |
| FR2783342A1 (fr) | Appareil et procede d'elimination d'image residuelle pour un dispositif d'affichage a cristal liquide | |
| EP0143039A1 (fr) | Procédé de fabrication d'une matrice de composants électroniques | |
| EP0506875A1 (fr) | Ecran a cristaux liquides avec redondance du lecteur de selection. | |
| FR2549265A1 (fr) | Panneau de visualisation de type matrice | |
| FR2700050A1 (fr) | Matrice active pour affichages à cristaux liquides. | |
| EP0055966A2 (fr) | Dispositif d'affichage matriciel comprenant deux familles d'électrodes lignes et son procédé de commande | |
| EP0972282A1 (fr) | Dispositif de commande d'une cellule d'un ecran matriciel | |
| EP0058593A1 (fr) | Dispositif d'affichage matriciel à plusieurs jeux d'électrodes et son procédé de commande | |
| FR2669759A1 (fr) | Ecran plat a matrice active. | |
| FR2674661A1 (fr) | Structure de commande matricielle pour ecran de visualisation. | |
| FR2667188A1 (fr) | Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide. | |
| TW536654B (en) | Liquid crystal display panel | |
| EP0883102A1 (fr) | Procédé de compensation d'un circuit capacitif perturbé et application aux écrans de visualisation matriciels. | |
| JPH0358019A (ja) | 液晶表示装置 | |
| US5467105A (en) | Display device | |
| JPH0416930A (ja) | アクティブマトリクス型表示装置 | |
| TWI242668B (en) | Image display device | |
| EP0573550A1 (fr) | Procede de test pour les registres a decalage redondants | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 | |
| KR20040058899A (ko) | 액정표시장치의 어레이 기판 및 그 검사방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |