DE19602814A1

DE19602814A1 - Reihenredundanz für nicht-flüchtige Halbleiterspeicher

Info

Publication number: DE19602814A1
Application number: DE19602814A
Authority: DE
Inventors: Sung-Soo Lee; Jin-Ki Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1995-01-28
Filing date: 1996-01-26
Publication date: 1996-08-01
Anticipated expiration: 2016-01-27
Also published as: DE19602814B4; KR960030255A; JP2732824B2; KR0158484B1; JPH08255498A; US5699306A

Description

Hintergrund der Erfindung (1) Feld der Erfindung

Die vorliegende Erfindung bezieht sich auf nicht-flüchtige Halbleiterspeicher, und bezieht sich besonders auf Reihenredun danz für elektrisch löschbare, programmierbare Nurlesespeicher (EEPROM).

(2) Beschreibung des Stands der Technik

EEPROM haben gegenwärtig eine Tendenz zu hoher Integration und Miniaturisierung. Solch eine hohe Integration und Miniatu risierung verursacht eine Verringerung der Herstellungsausbeute wegen verschiedener Prozeßschwierigkeiten, wie etwa feiner Ätz prozesse. Insbesondere geschehen häufig Defekte auf einem Spei cherzellenfeldbereich, der einen großen Abschnitt der Halblei terchipfläche belegt, und dadurch wird die Herstellungsausbeute verringert. Um dieses Problem zu lösen, wird eine Redundanztech nik benutzt, bei der fehlerhafte Speicherzellen durch redundante oder Ersatzspeicherzellen ersetzt werden.

Das konventionelle EEPROM, das die verbreitet benutzte Redun danztechnik verwendet, schließt ein: einen redundanten Adressen halteschaltkreis zur Speicherung von Adressensignalen, der aus gefallene oder defekte Speicherzellen spezifiziert und dann redundante Adressensignale als Reaktion auf die spezifizierten Adressensignale erzeugt, und einen Abschaltschaltkreis für einen normalen Dekoder zum Abschalten eines normalen Dekoders als Reaktion auf die redundanten Adressensignale. Das normale Spei cherzellenfeld ist mit dem normalen Dekoder verbunden, und das redundante oder Ersatzspeicherfeld ist mit dem redundanten oder Ersatzdekoder verbunden. Wenn redundante Adressensignale empfan gen werden, die ausgefallene oder defekte Normalspeicherzellen spezifizieren, produziert daher dann der redundante Adressen halteschaltkreis redundante Adressensignale, und dadurch werden redundante Speicherzellen über den redundanten Dekoder ausge wählt und gleichzeitig der normale Dekoder abgeschaltet.

Der redundante Adressenhalteschaltkreis, der defekte Spei cherzellen spezifizierende Adressen speichert, wird ein Program mierschaltkreis genannt. Es gibt zwei Techniken zur Program mierung der redundanten Adressen in den Programmierschaltkreis. Eine ist eine Laserprogrammiertechnik, die selektiv Sicherungen, wie etwa Polysiliziumsicherungen, zur Speicherung redundanter Adressen mittels Laserstrahl abtrennt. Die andere ist eine elektrische Programmiertechnik, die die Sicherungen durch das Fließen eines großen Stroms durch sie hindurch selektiv abtrennt.

Die Redundanztechnik mit Benutzung einer Laserprogrammie rungsweise dient zur Programmierung des Programmierschaltkreises mit Adressen, die mit defekten Speicherzellen korrespondieren, und die nach dem Test normaler Speicherzellen in einem die Wafer-Prozesse abschließenden Wafer-Zustand identifiziert wer den. Diese Technik kann nur in einem Wafer-Zustand angewendet werden. So besitzt sie einen Nachteil, daß die Reparatur defek ter, normaler Speicherzellen in einem Verpackungszustand unmög lich ist. Die Redundanztechnik mit Benutzung der elektrischen Programmierungsweise hat einen Vorteil, daß die Reparatur defekter, normaler Speicherzellen nach Abschluß der Verpackung möglich ist. So besteht ein Bedarf für EEPROM, die in der Lage sind, defekte, redundante Speicherzellen sowohl nach Abschluß der Wafer-Prozesse als auch des Verpackungsprozesses reparieren zu können.

Die EEPROM nach dem Stand der Technik sind nie in der Lage gewesen, das Vorhandensein von Defekten in den redundanten Spei cherzellen vor dem Ersetzen normaler Speicherzellen durch redun dante Speicherzellen zu bestimmen, und dadurch existiert die Möglichkeit von Defekten in ihnen nach dem Ersetzen. Deshalb besteht ein Bedarf für EEPROM, die in der Lage sind, nur redun dante Speicherzellen auszuwählen und dann das Vorliegen oder die Abwesenheit von Defekten in ihnen zu bestimmen.

Nach dem Ersetzen defekter, normaler Speicherzellen durch redundante Speicherzellen durch die Laserprogrammiertechnik kann jede der eingesetzten, ersten, redundanten Speicherzellen wie derum einen Defekt aufweisen. In diesem Fall werden sie ersetzt durch zweite, redundante Zellen mittels der elektrischen Pro grammiertechnik mit derselben Adresse wie die Adresse, die die defekten, normalen Speicherzellen spezifiziert. Jedoch bewirkt der Empfang der spezifizierten Adresse, daß die ersten und die zweiten, redundanten Speicherzellen gleichzeitig ausgewählt wer den, und dadurch wird ein Fehlverhalten verursacht.

Zusammenfassung der Erfindung

Es ist deshalb ein Ziel der vorliegenden Erfindung, einen Redundanzschaltkreis für EEPROM vorzusehen, der defekte, normale Speicherzellen durch redundante Speicherzellen sowohl im Wafer- Zustand als auch im verpackten Zustand ersetzen kann.

Es ist ein anderes Ziel der vorliegenden Erfindung, einen Redundanzschaltkreis für EEPROM vorzusehen, der auch nur redun dante Speicherzellen auswählen kann, und dann die An- oder Abwe senheit von Defekten in ihnen bestimmen kann.

Es ist ein noch anderes Ziel der vorliegenden Erfindung, einen Redundanzschaltkreis für EEPROM vorzusehen, der nach dem Ersetzen defekter, normaler Speicherzellen durch erste, redun dante Speicherzellen durch zweite, redundante Zellen ohne Fehl funktion ersetzen lassen kann, wenn irgendeine der ersten, redundanten Speicherzellen wiederum fehlerhaft ist.

Nach einem Aspekt der vorliegenden Erfindung sieht die vor liegende Erfindung einen nicht-flüchtigen Halbleiterspeicher vor, der einschließt: Felder von Reihen und Spalten von Spei cherzellen vom Typ des schwebenden Gate, wobei die Speicherzel len des Felds in den Reihen aufgeteilt sind in eine Vielzahl von normalen Reihenblöcken, die ein normales Speicherzellenfeld dar stellen, und eine Vielzahl von redundanten Reihenblöcken, die ein redundantes Speicherzellenfeld darstellen, einen normalen Reihendekoder zur Auswahl einer der normalen Reihenblöcke, einen normalen Reihendekoderabschaltschaltkreis zum Abschalten des normalen Reihendekoders als Reaktion auf eine Auswahlanweisung für ein redundantes Feld und einen redundanten Reihenblockaus wahlschaltkreis zur Auswahl einer der redundanten Reihenblöcke als Reaktion auf die Auswahlanweisung und eine externe Adresse.

Nach einem anderen Aspekt der vorliegenden Erfindung sieht die vorliegende Erfindung ein Verfahren zur Auswahl eines redun danten Reihenblocks in einem nicht-flüchtigen Halbleiterspeicher vor, wobei der Speicher enthält: ein Feld von Reihen und Spalten von Speicherzellen vom Typ des schwebenden Gate, wobei die Spei cherzellen des Felds in den Reihen aufgeteilt sind in eine Viel zahl von normalen Reihenblöcken, die ein normales Speicherzel lenfeld darstellen, und eine Vielzahl von redundanten Reihen blöcken, die ein redundantes Speicherzellenfeld darstellen, und wobei das Verfahren den Empfang einer Auswahlanweisung für ein redundantes Feld und einer Adresse, die Auswahl einer der redun danten Reihenblöcke des redundanten Speicherzellenfeldes und die Abschaltung des normalen Speicherzellenfeldes als Reaktion auf die Anweisung und die Adresse berücksichtigt.

Nach einem noch anderen Aspekt der vorliegenden Erfindung sieht die vorliegende Erfindung einen nicht-flüchtigen Halblei terspeicher vor, der einschließt: Felder von Reihen und Spalten von Speicherzellen vom Typ des schwebenden Gate, wobei die Spei cherzellen des Felds in den Reihen aufgeteilt sind in eine Viel zahl von normalen Reihenblöcken, die ein normales Speicherzel lenfeld darstellen, und eine Vielzahl von ersten und zweiten, redundanten Reihenblöcken, die ein erstes bzw. zweites redun dantes Speicherzellenfeld darstellen, einen normalen Reihen dekoder zur Auswahl einer der normalen Reihenblöcke, einen ersten, redundanten Adressenhalteschaltkreis für den Fall, daß irgendeine der normalen Reihenblöcke defekt ist, Programmierung, um die den defekten, normalen Reihenblock spezifizierende Adresse derart zu speichern, daß der erste, redundante Reihen dekoder einen der ersten, redundanten Reihenblöcke als Reaktion auf die spezifizierte Adresse auswählt, einen zweiten, redundan ten Adressenhalteschaltkreis für den Fall, daß der ausgewählte erste, redundante Reihenblock defekt ist, Programmierung, um die spezifizierte Adresse derart zu speichern, daß der zweite redun dante Reihendekoder einen der zweiten, redundanten Reihenblöcke als Reaktion auf die spezifizierte Adresse auswählt, einen normalen Reihendekoderabschaltschaltkreis zum Abschalten des normalen Reihendekoders bei Auswahl eines ersten und zweiten Reihenblocks, und einen Verhinderungsschaltkreis für überlap pende Auswahl zur Verhinderung der Anwahl des ausgewählten ersten, redundanten Reihenblocks derart, daß der zweite redun dante Reihendekoder den ausgewählten zweiten Reihenblock als Reaktion auf die spezifizierte Adresse auswählt.

Kurze Beschreibung der Zeichnungen

Die vorliegende Erfindung wird beispielhaft veranschaulicht und ist nicht begrenzt durch die Darstellungen in den beglei tenden Zeichnungen, in denen gleiche Bezüge ähnliche Elemente oder Teile bezeichnen, und in denen:

Fig. 1 ein Blockdiagramm einer Reihenredundanz nach der bevorzugten Ausführungsform der vorliegenden Erfindung ist;

Fig. 2 ein schematisches Schaltkreisdiagramm ist, das einen Abschnitt des Speicherzellenfeldes von Fig. 1 veranschaulicht;

Fig. 3 ein schematisches Schaltkreisdiagramm ist, das den redundanten Vordekoder von Fig. 1 veranschaulicht;

Fig. 4 ein schematisches Schaltkreisdiagramm ist, das den ersten, redundanten Adressenhalteschaltkreis von Fig. 1 veran schaulicht;

Fig. 5 ein schematisches Schaltkreisdiagramm ist, das den zweiten, redundanten Adressenhalteschaltkreis von Fig. 1 veran schaulicht;

Fig. 6 ein schematisches Schaltkreisdiagramm ist, das den redundanten Adressenüberlappungsauswahlverhinderungsschaltkreis von Fig. 1 veranschaulicht;

Fig. 7 ein schematisches Schaltkreisdiagramm ist, das den Reihendekoderabschaltschaltkreis von Fig. 1 veranschaulicht;

Fig. 8 ein Zeitablaufdiagramm ist, das eine redundante Feld auswahloperation nach der bevorzugten Ausführungsform der vor liegenden Erfindung veranschaulicht; und

Fig. 9 ein Zeitablaufdiagramm verschiedener Signale ist, das eine redundante Reihenblocküberlappungsauswahlverhinderungs operation nach der bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht.

Genaue Beschreibung der bevorzugten Ausführungsform(en)

Ein Verfahren und ein Schaltkreis zum Vorsehen von Reihen redundanz in nicht-flüchtigen Halbleiterspeichern wird offen gelegt. In der folgenden Beschreibung werden zahlreiche, spezi fische Einzelheiten festgestellt, wie etwa die Kapazität der Speicherzellen, der Wert von Spannungen, Schaltkreiselementen oder Teilen, usw., um ein vollständiges Verständnis für die vorliegende Erfindung vorzusehen. Es ist jedoch den in der Tech nik Bewanderten offenkundig, daß diese speziellen Einzelheiten nicht angewandt werden müssen, um die vorliegende Erfindung aus zuführen.

In der vorliegenden Erfindung bedeutet der Begriff "Speicher transistor" oder "Speicherzelle" einen MOSFET mit schwebendem Gate, mit einem Source-, einem Drain- und einem schwebenden Gate-Anschluß zum Speichern von Daten und einem Steuer-Gate.

EEPROM der vorliegenden Erfindung werden hergestellt in einer CMOS-Prozeßtechnik auf einem Siliziumsubstrat und dabei werden N-Kanal-MOS-Transistoren im Verarmungsbetrieb (im folgenden als D-Typ-Transistoren bezeichnet) mit Schwellwertspannungen von etwa -1,8 V, N-Kanal-MOS-Transistoren im Anreicherungsbetrieb (im folgenden als N-Kanal-Transistoren bezeichnet) mit Schwell wertspannungen von etwa 0,7 V und P-Kanal-MOS-Transistoren im Verarmungsbetrieb (im folgenden als P-Kanal-Transistoren bezeichnet) mit Schwellwertspannungen von etwa -0,9 V benutzt.

Obgleich die bevorzugte Ausführungsform der vorliegenden Erfindung für ein EEPROM mit NAND-strukturierten Speicherzellen von 4 Mega×8 Bits beschrieben wird, ist festzustellen, daß die vorliegende Erfindung nicht darauf beschränkt ist.

Fig. 1 ist ein schematisches Blockdiagramm, das eine Reihen redundanz nach der bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Unter Bezug auf Fig. 1 enthält ein Speicherzellenfeld 10 ein normales Speicherzellenfeld 12 und ein redundantes Speicherzellenfeld 14. Das normale Speicherzellen feld 12 enthält 512 normale Reihenblöcke NBK0∼NBK511, die in einer Reihenrichtung angeordnet sind, und 4096 Bitleitungen, die sich in Spaltenrichtung erstrecken. Das redundante Zellenfeld 14 enthält 8 redundante Reihenblöcke RBK0∼RBK7, die in der Reihen richtung angeordnet sind, und 4096 Bitleitungen, die sich in Spaltenrichtung erstrecken.

Fig. 2 ist ein gleichwertiges Schaltkreisdiagramm, das einen Abschnitt des Speicherzellenfelds 10 veranschaulicht. Für die Bequemlichkeit der Darstellung wird das mit einem normalen Rei henblock NBK511 des normalen Speicherzellenfelds 12 und ein redundanter Reihenblock RBK0 des redundanten Speicherzellenfelds 14 veranschaulicht. Unter Bezug auf Fig. 2 erstrecken sich die 4096 Bitleitungen BL0∼BL4095 parallel zu den Spalten. Mit jeder der Bitleitungen BL0∼BL4095 sind normale NAND-Zelleneinheiten NNU und redundante Zelleneinheiten RNU verbunden.

Jede normale Zelleneinheit NNU besteht aus einem ersten, normalen Auswahltransistor NS1, normalen Speichertransistoren NM0∼NM15 und einem zweiten Auswahltransistor NS2, deren Drain- Source-Pfade in Serie miteinander verbunden sind. Die Drain- Anschlüsse der ersten, normalen Auswahltransistoren NS1 in der selben Reihe sind jeweils mit den Bitleitungen BL0∼BL4095 ver bunden, und die Source-Anschlüsse der zweiten, normalen Auswahl transistoren NS2 in derselben Reihe sind gemeinsam mit der gemeinsamen Source-Leitung CSL verbunden. Die Gate-Anschlüsse der ersten, normalen Auswahltransistoren NS1, die Steuer-Gates der normalen Speichertransistoren NM0∼NM15 und die Gate- Anschlüsse der zweiten, normalen Auswahltransistoren NS2, die jeweils in Reihen innerhalb jedes normalen Reihenblocks ange ordnet sind, sind mit einer ersten, normalen Auswahlleitung NSL1 bzw. normalen Wortleitungen NWL0∼NWL15 bzw. einer zweiten, normalen Auswahlleitung NSL2 verbunden. Ähnlich besteht jede der redundanten NAND-Zelleneinheiten RNU aus einem ersten, redun danten Auswahltransistor RS1, redundanten Speichertransistoren RM0∼RM15 und einem zweiten, redundanten Auswahltransistor RS2, deren Drain-Source-Pfade in Serie miteinander verbunden sind. Die Drain-Anschlüsse der ersten, redundanten Auswahltransistoren RS1 in derselben Reihe sind jeweils mit den Bitleitungen BL0∼BL4095 verbunden, und die Source-Anschlüsse der zweiten, redundanten Auswahltransistoren RS2 in derselben Reihe sind gemeinsam mit der gemeinsamen Source-Leitung CSL verbunden. Die Gate-Anschlüsse der ersten, redundanten Auswahltransistoren RS1, die Steuer-Gates der redundanten Speichertransistoren RM0∼RM15 und die Gate-Anschlüsse der zweiten, redundanten Auswahltransis toren RS2, die jeweils in Reihen innerhalb jedes redundanten Reihenblocks angeordnet sind, sind mit einer ersten, redundanten Auswahlleitung RSL1 bzw. redundanten Wortleitungen RWL0∼RWL15 bzw. einer zweiten, redundanten Auswahlleitung RSL2 verbunden. Derart hat das normale Speicherzellenfeld 12 32 Megabit normaler Speicherzellen, die in einer Matrixform von 8192 Reihen×4096 Spalten angeordnet sind, und das redundante Speicherzellenfeld 14 hat 524288 Bits redundanter Speicherzellen, die in einer Matrixform von 128 Reihen×4096 Spalten angeordnet sind. Es wird bemerkt, daß die vorliegende Erfindung nicht auf eine derartige Kapazität von normalen und redundanten Speicherzellen begrenzt ist.

Unter erneutem Bezug auf Fig. 1 enthält das redundante Spei cherzellenfeld 14 ein erstes, redundantes Speicherzellenfeld 16 unter Steuerung eines Laserprogramms und ein zweites, redundan tes Speicherzellenfeld 18 unter Steuerung eines elektrischen Programms. Das erste, redundante Speicherzellenfeld 16 enthält vier redundante Reihenblöcke RBK0∼RBK3, und das zweite, redun dante Speicherzellenfeld 18 enthält vier redundante Reihenblöcke RBK4∼RBK7.

Ein normaler Reihendekoder 20 dient zur Reaktion auf Block auswahladressensignale A13∼A21 von einem Adressenpuffer 24 zur Auswahl eines der normalen Reihenblöcke NBK0∼NBK511 und auf Wortleitungsadressenauswahlsignale A9∼A12 und auf eine von ver schiedenen Betriebsmodes, wie etwa Lesen, Schreiben und Verifi zieren, um eine vorbestimmte Spannung, die mit dem ausgewählten Betriebsmode korrespondiert, einer ausgewählten der 16 normalen Wortleitungen NWL0∼NWL15 innerhalb des ausgewählten, normalen Reihenblocks zuzuführen. Ein redundanter Reihendekoder 22 ent hält einen ersten und einen zweiten, redundanten Reihendekoder, die zur Reaktion dienen auf redundante Blockauswahladressen signale RR0∼RR7 von ersten und zweiten, redundanten Halteschalt kreisen 26 und 28 zur Auswahl von mindestens einem der redun danten Reihenblöcke RBK0∼RBK7, und zur Reaktion auf Wortlei tungsauswahladressensignale A9∼A12 von dem Adressenpuffer 24 und auf einen ausgewählten von verschiedenen Betriebsmodes, wie etwa Lesen, Schreiben und Verifizieren, um eine vorbestimmte Span nung, die mit dem ausgewählten Betriebsmode korrespondiert, einer ausgewählten der 16 normalen Wortleitungen NWL0∼NWL15 innerhalb des ausgewählten, redundanten Reihenblocks zuzuführen. Solch ein Reihendekoder wurde veröffentlicht in U.S. Patent anmeldung Seriennummer 08/441177. Ein Seitenpuffer und Abtast verstärker, die mit den 4096 Bitleitungen verbunden sind, ein Spaltenauswahlschaltkreis und Datenein-/-ausgabepuffer wurden in der koreanischen Patentanmeldung Nr. 94-35016 offengelegt, die am 19. Dezember 1994 eingereicht und dem Anmelder dieser Schrift zugeteilt wurde.

Ein Steuerungspuffer 30 dient zur Reaktion auf ein externes Chip-Freigabesignal _x, einem externen Lesefreigabesignal _x, einem externen Schreibfreigabesignal _x, einem externen Adres senhaltefreigebesignal ALE_x und einem externen Kommandohaltefrei gabesignal CLE_x zur Umwandlung in interne Chip-Steuerungssignale, wie etwa einem Chip-Freigabesignal , einem Lesefreigabesignal , einem Schreibfreigabesignal , einem Adressenhaltefreigabe signal ALE und einem Kommandohaltefreigabesignal CLE. Der Adressenpuffer 24 dient zum Halten der externen Adressensignale PA0∼PA21 von den Ein-/Ausgabeanschlüssen I/O0∼I/O7 bei jedem Wechsel, d. h. bei ansteigender Flanke und abfallender Flanke, des Signals , wenn das Signal in einem Freigabezustand mit "L"-Pegel, d. h. auf Massepotential verbleibt, das Signal in einem Sperrzustand mit "H"-Pegel, d. h. auf Versorgungsspannungs potential, das Signal CLE in einem Sperrzustand mit "L"-Pegel und das Signal ALE in einem Freigabezustand mit "H"-Pegel verbleibt. Solch ein Adressenpuffer wurde in der oben erwähnten, koreanischen Patentanmeldung Nr. 94-35016 offengelegt. Ein Kommandoregister 32 ist ein konventioneller Schaltkreis, der dazu dient, Kommandosignale von I/O-Anschlüssen I/O0∼I/O7 als Reaktion auf einen Wechsel des Signals zu halten, wenn die Signale und ALE auf "L"-Pegel und die Signale und CLE auf "H"-Pegel liegen. Das Kommandoregister 32 empfängt von den I/O- Anschlüssen I/O0∼I/O7 ein Auswahlkommando für redundante Felder, wie etwa ein "B5" im sedezimalen Code, und setzt einen Merker Sred für redundante Feldauswahl während eines Betriebsmodes der Kommandoempfangsoperation für redundante Feldauswahl nach den Merkmalen der vorliegenden Erfindung.

Ein redundanter Vordekoder 34 wird durch den Merker Sred für redundante Feldauswahl von dem Kommandoregister 32 während des Auswahlmodes für redundante Feldauswahl freigegeben, um zu prü fen, ob redundante Speicherzellen defekt sind. Deshalb dient der redundante Vordekoder 34 dazu, die Auswahlsignale für redundante Reihenblöcke _bk0∼_bk7 als Reaktion auf die Blockauswahl adressensignale A13∼A15 und ihre Komplemente 13∼15 von dem Adressenpuffer 24 zu erzeugen, die einen spezifizierten redun danten Reihenblock auswählen, und ebenso die Überlappungsaus wahlverhinderungssignale _d und _d4∼_d6 für redundante Reihen blöcke von einem redundanten Adressenüberlappungsauswahlverhin derungsschaltkreis 36, wie im folgenden erwähnt werden wird. Der redundante Vordekoder 34 dient auch dazu, einen spezifizierten der redundanten Reihenblöcke als Reaktion auf die Signale _d und _d4∼_d6 während Lese- und Schreiboperationen auszuwählen.

Fig. 3 ist ein schematisches Blockdiagramm, das den redun danten Vordekoder veranschaulicht. Unter Bezug auf Fig. 3 ent hält der redundante Vordekoder 34 die NAND-Gatter 51∼74 und einen Inverter 75. Jedes der NAND-Gatter 51∼58 empfängt die Kombination der Reihenblockauswahlsignale A13∼A15 und ihrer Komplemente ∼. Jedes der NAND-Gatter 60∼67 nimmt die Ausgabe der korrespondierenden der NAND-Gatter 51∼58 und den Merker Sred für redundante Feldauswahl auf. So werden die NAND- Gatter 60∼67 während der Auswahloperation für redundante Felder durch das auf "H"-Pegel liegende Merkersignal Sred freigegeben, und dadurch gibt eines der NAND-Gatter 60∼67 einen "H"-Pegel als Reaktion auf die Reihenblockauswahlsignale ab. Das Signal Sred bleibt auf "L"-Pegel während der übrigen Betriebsmodes außer des Auswahlmodes für redundante Felder, und dadurch werden die NAND- Gatter 60∼67 gesperrt und geben "H"-Pegel ab. Die ersten Ein gangsanschlüsse der NAND-Gatter 68∼74 sind jeweils mit den Aus gängen der NAND-Gatter 60∼66 verbunden, und der Inverter 75 nimmt die Ausgabe des NAND-Gatters 67 auf. Jeder der zweiten Eingangsanschlüsse der NAND-Gatter 68∼71 nimmt das Überlappungs auswahlverhinderungssignal _d für redundante Reihenblöcke auf, um die redundanten Reihenblockauswahlsignale RR0∼RR3 von dem ersten, redundanten Adressenhalteschaltkreis 26 zu sperren, um auf "L"-Pegel zu gehen, wie weiter unten diskutiert werden wird. Die zweiten Eingangsanschlüsse der NAND-Gatter 72∼74 nehmen jeweils die Signale _d4∼_d6 auf. So erlauben die NAND-Gatter 68∼78 und der Inverter 75 einem der redundanten Blockauswahl signale _bk0∼_bk7, auf "L"-Pegel zu gehen, so daß eine Fehl funktion verhindert wird für zwei- oder mehrfach in erste oder zweite, redundante Adressenhalteschaltkreise 26 und 28 während Lese- oder Schreiboperationen programmierte Adressen, wie weiter unten offengelegt werden wird.

Unter erneutem Bezug auf Fig. 1 dient der erste, redundante Adressenhalteschaltkreis 26 dazu, unter Benutzung der Laserpro grammiertechnik während eines redundanten Adressenprogrammier modes die redundante Adresse zu speichern, die mit jeder der defekten, normalen Reihenblöcke einschließlich defekter, norma ler Speicherzellen korrespondiert. Der erste, redundante Adres senhalteschaltkreis 26 kann auch während der Lese- und Schreib operationen die Auswahl eines der ersten, redundanten Reihen blöcke RBK0∼RBK3 bewirken, die das erste Speicherzellenfeld im Vergleich zu der gespeicherten, redundanten Adresse und der Eingabeadresse bilden, d. h. die redundanten Blockauswahlsignale _bk0∼_bk3 von dem redundanten Vordekoder 34. Der erste, redundante Adressenhalteschaltkreis 26 kann auch während des redundanten Feldauswahlbetriebsmodes die Auswahl eines der ersten, redundanten Reihenblocks RBK0∼RBK3 als Reaktion auf die redundanten Blockauswahlsignale _bk0∼_bk3 vom redundanten Vordekoder 34 bewirken.

Unter Bezug auf Fig. 4 wird ein schematisches Schaltkreisdia gramm des ersten, redundanten Adressenhalteschaltkreises 26 ver anschaulicht. Der erste, redundante Adressenhalteschaltkreis 26 enthält Laserprogrammierschaltkreise 40a∼40d zur Speicherung redundanter Adressen mittels einer Laserprogrammierung und der NOR-Gatter 80∼88. Obgleich zur Vereinfachung der Darstellung ein schematisches Schaltkreisdiagramm für einen einzigen Laserpro grammierschaltkreis 40a veranschaulicht wird, wird bemerkt, daß jeder der restlichen Programmierschaltkreise 40b∼40d dasselbe Schaltkreisdiagramm wie das des Laserprogrammierschaltkreises 40a hat. Jeder der Laserprogrammierschaltkreise 40a∼40d enthält einen P-Kanal-Transistor 91, N-Kanal-Transistoren 92 und 98∼102 und aus Polysilizium gebildete Schmelzsicherungen 93∼97. Der Drain-Source-Pfad des P-Kanal-Transistors 91 ist zwischen der Stromversorgungsspannung Vcc von z. B. 3,3 V und der Leitung 90 geschaltet und der Gate-Anschluß des Transistors 91 ist mit dem Chip-Freigabesignal verbunden. Der Drain-Anschluß des N- Kanal-Transistors 92 und ein Ende von jeder der Schmelzsiche rungen 93∼97 sind mit der Leitung 90 verbunden, und der Source- Anschluß des Transistors 92 ist auf das Bezugspotential Vss gelegt. Die anderen Enden von jeder der Schmelzsicherungen 93∼97 sind mit dem Drain-Anschluß von jeweils einem der korrespondie renden N-Kanal-Transistoren 98∼102 verbunden. Die Source- Anschlüsse der N-Kanal-Transistoren 98∼102 sind mit dem Bezugs potential Vss verbunden. Der Gate-Anschluß des N-Kanal-Transis tors 92 ist mit dem Chip-Freigabesignal verbunden, und die Gate-Anschlüsse der N-Kanal-Transistoren 98∼102 sind jeweils mit den Blockauswahladressensignalen A13∼A21 und ihren Komplement signalen 13∼21 verbunden. Die Leitungen 90 von den Laserpro grammierschaltkreisen 40a∼40d sind jeweils mit den ersten Ein gangsanschlüssen der NOR-Gatter 80∼83 verbunden, und deren zweite Eingangsanschlüsse sind mit dem redundanten Feldauswahl merker Sred vom Kommandoregister 32 verbunden. Die ersten Ein gangsanschlüsse der NOR-Gatter 85∼88 sind jeweils mit den Aus gangsanschlüssen der NOR-Gatter 80∼83 verbunden, und die zweiten Eingangsanschlüsse der NOR-Gatter 85∼88 sind jeweils mit den redundanten Blockauswahlsignalen _bk0∼_bk3 vom redundanten Vordekoder 34 verbunden.

Die Speicherung redundanter Adressen in die Laserprogrammier schaltkreise 40a∼40d wird wie folgt durchgeführt. Ein Test wird gemacht, ob im Wafer-Zustand normale Speicherzellen defekt sind oder nicht. Falls eine mit einer defekten, normalen Speicher zelle korrespondierende Blockauswahladresse spezifiziert wird, wird mit ihr die Laserprogrammierung durchgeführt. Falls die spezifizierte Blockauswahladresse auf "L"-Pegel liegt, werden die Schmelzsicherungen durch den Laserstrahl durchgetrennt, die in Serie mit den N-Kanal-Transistoren liegen, welche ihre Kom plementadresse aufnehmen. Falls die spezifizierte Blockauswahl adresse auf "H"-Pegel liegt, werden die Schmelzsicherungen durch den Laserstrahl durchgetrennt, die in Serie mit den N-Kanal- Transistoren liegen, die sie aufnehmen. Wird z. B. angenommen, daß die einem ersten, normalen Reihenblock NBK0 zugeordneten Speicherzellen defekt sind, sind die Blockauswahladressensignale A13∼A21, die den normalen Reihenblock NBK0 spezifizieren, alle auf "L"-Pegel. Es wird ferner angenommen, daß als Ergebnis eines Tests redundanter Speicherzellen in einem redundanten Feldaus wahlbetriebsmode die Speicherzellen des ersten, redundanten Reihenblocks als defekt erkannt wurden und die restlichen, redundanten Reihenblöcke ohne Defekte sind. Dann gibt es kein Durchtrennen der Schmelzsicherungen für den Laserprogrammier schaltkreis 40a, der dem redundanten Reihenblockauswahlsignal RR0 zugeordnet ist, das den ersten, redundanten Reihenblock RBK0 auswählt. Falls der Ersatz des defekten, normalen Reihenblocks NBK0 durch den zweiten, redundanten Reihenblock RBK1 gewünscht wird, werden die Schmelzsicherungen 94 und 97, die den komple mentären Adressensignalen 13∼21 zugeordnet sind, innerhalb des Laserprogrammierschaltkreises 40b durchgetrennt.

Die zweiten Eingabeanschlüsse der NOR-Gatter 80∼83 nehmen den redundanten Feldauswahlmerker Sred auf, und werden dadurch auf "L"-Pegel in dem redundanten Feldauswahlmode gesperrt. Daher reagieren die NOR-Gatter 85∼88 auf die redundanten Blockauswahl signale _bk0∼_bk3 vom redundanten Vordekoder 34 und geben dann die ersten, redundanten Reihenblockauswahlsignale RR0∼RR3 aus. In Lese- und Schreiboperationen reagieren die NOR-Gatter 80∼83 auf die innerhalb der Laserprogrammierschaltkreise 40a∼40d gespeicherten Adresse dadurch, daß der Merker Sred auf "L"-Pegel liegt, und die NOR-Gatter 85∼88 reagieren auf die Ausgaben der NOR-Gatter 80∼83 und auf die Signale _bk0∼_bk3, und geben dann ein ausgewähltes der redundanten Reihenblockauswahlsignale RR0∼RR3 auf "H"-Pegel ab, und dadurch wird ein redundanter, dem ausgewählten, redundanten Reihenblockauswahlsignal zugeordneter Reihenblock freigegeben. Die NOR-Gatter 85∼88 werden auch als Reaktion auf die Signale _bk0∼_bk3 gesperrt, die durch das Signal _d auf "H"-Pegel gesperrt sind, und dadurch gehen die Signale RR0∼RR3 auf "L"-Pegel. Dann werden die redundanten Reihenblöcke RBK0∼RBK3 nicht ausgewählt.

Unter erneutem Bezug auf Fig. 1 wird der zweite, redundante Adressenhalteschaltkreis 28 mittels elektrischer Programmierung in einem verpackten Zustand während eines redundanten Program mierungsbetriebsmodes programmiert, und dient dazu, die Auswahl eines der zweiten, redundanten Reihenblöcke RBK4∼RBK7, die das zweite, redundante Speicherzellenfeld 18 bilden, während der Lese- und Schreiboperationen zu bewirken. Der zweite, redundante Adressenhalteschaltkreis 28 kann auch bewirken, daß einer der zweiten, redundanten Reihenblöcke RBK4∼RBK7 als Reaktion auf die redundanten Blockauswahlsignale _bk4∼_bk7 vom Vordekoder 34 während des redundanten Feldauswahlbetriebsmodes ausgewählt wird.

Unter Bezug auf Fig. 5 wird ein schematisches Schaltkreis diagramm des zweiten, redundanten Adressenhalteschaltkreises 28 veranschaulicht. Der zweite, redundante Adressenhalteschaltkreis 28 enthält die elektrischen Programmierungsschaltkreise 42a∼42d zur Speicherung normaler Reihenblockauswahladressen, die mit defekten, normalen Speicherzellen korrespondieren, während der redundanten Adressenprogrammierungsoperation, Erkennungsschalt kreise 44a∼44d, die mit jeweils einem der elektrischen Program mierungsschaltkreise 42a∼42d verbunden sind, zum Erkennen der gespeicherten, normalen Reihenblockauswahladresse, zweite, redundante Reihenblockauswahlschaltkreise 46a∼46d, die mit jeweils einem der Erkennungsschaltkreise 44a∼44d verbunden sind, zum Auswählen einer der zweiten, redundanten Reihenblöcke in verschiedenen Betriebsmodes, wie etwa dem redundanten Feldaus wahl-, Lese-, Schreib- und redundantem Adressenüberlappungsaus wahlverhinderungsbetriebsmode, und einen Steuerungsschaltkreis 48 zur Steuerung der Erkennungsschaltkreise 44a∼44d und zur Pro grammierung der elektrischen Programmierungsschaltkreise 42a∼42d.

Der Steuerungsschaltkreis 48 enthält die P-Kanal-Transistoren 110a∼110d und 119, die N-Kanal-Transistoren 120 und 121, die NOR-Gatter 115∼118 und die Inverter 111∼114. Die Source- Anschlüsse der P-Kanal-Transistoren 110a∼110d sind mit der Stromversorgungsspannung Vcc oder einer Spannung höher als Vcc verbunden, die Drain-Anschlüsse der Transistoren 110a∼110d sind jeweils mit den Leitungen 147 verbunden. Die Gate-Anschlüsse der Transistoren 110a∼110d sind jeweils mit den ersten Schmelzsiche rungsauswahlsignalen _b0∼_b3 verbunden. Die Inverterpaare 111, 112; . . . ; 113, 114 sind jeweils mit Paaren von Blockauswahl adressensignalen und ihren Komplementen A₁₃, ₁₃; . . . ; A₂₁, ₂₁ verbunden. Die ersten Eingabeanschlüsse der NOR-Gatterpaare 115, 116; . . . ; 117, 118 sind jeweils mit den zweiten Schmelzsiche rungsauswahlsignalen _w0∼_w8 verbunden. Die zweiten Eingabe anschlüsse der NOR-Gatter 115∼118 sind jeweils mit den Ausgängen der Inverter 111∼114 verbunden. Die Ausgangsanschlüsse der NOR- Gatter 115∼118 sind jeweils mit den Leitungen RL0, ∼RL8, verbunden. Der Source-Drain-Pfad des P-Kanal-Transistors 119 und der Drain-Source-Pfad des N-Kanal-Transistors 120 sind in Serie zwischen der Stromversorgungsspannung Vcc und dem Bezugspoten tial Vss geschaltet, und die Gate-Anschlüsse der Transistoren 119 und 120 sind mit dem Chip-Freigabesignal verbunden. Der Verbindungsknoten 148 der Transistoren 119 und 120 ist mit dem Drain- und dem Gate-Anschluß des N-Kanal-Transistors 121 verbun den, dessen Source-Anschluß mit dem Bezugspotential Vss verbun den ist.

Jeder der elektrischen Programmierungsschaltkreise 42a∼42d enthält die N-Kanal-Transistoren 123∼134 und die aus Polysili zium gebildeten Schmelzsicherungen 136∼139. Ein Ende jeder der Schmelzsicherungen 136∼139 innerhalb jedes elektrischen Program mierschaltkreises ist mit der Leitung 147 verbunden. Die Drain- Source-Pfade jedes der Transistorpaare 123, 124; 126, 127; . . .; 129, 130; 132, 133 sind in Serie zwischen dem anderen Ende von jeder der Schmelzsicherungen 136∼139 und dem Bezugspotential Vss geschaltet. Die Drain-Anschlüsse der N-Kanal-Transistoren 125, 128, 131 und 134 sind jeweils mit den anderen Enden der Schmelz sicherungen 136∼139 verbunden, und ihre Source-Anschlüsse sind mit dem Bezugspotential Vss verbunden. Die Gate-Anschlüsse der N-Kanal-Transistoren 124, 127, 130 und 133 innerhalb jedes elek trischen Programmierschaltkreises sind gemeinsam mit einem korrespondierendem der ersten Schmelzsicherungsauswahlsignale _b0∼_b3 verbunden, und die Gate-Anschlüsse der N-Kanal-Transis toren 123, 125, 126, 128, 129, 131, 132 und 134 sind jeweils mit den Leitungen RL0, ∼RL8, verbunden.

Jede der Erkennungsschaltkreise 44a∼44d enthält einen P-Kanal-Transistor 141 und die N-Kanal-Transistoren 142 und 143. Der Source-Drain-Pfad des P-Kanal-Transistors 141 und der Drain- Source-Pfad des N-Kanal-Transistors 142 innerhalb jedes der Erkennungsschaltkreise sind in Serien zwischen der Stromversor gungsspannung Vcc und der Leitung 147 geschaltet. Der Drain- Source-Pfad des N-Kanal-Transistors 143 ist zwischen dem Verbin dungsknoten 149 des P-Kanal-Transistors 141 und des N-Kanal- Transistors 142 und dem Bezugspotential Vss geschaltet. Die Gate-Anschlüsse der Transistoren 141 und 143 sind mit dem Chip- Freigabesignal verbunden. Der Gate-Anschluß des Transistors 142 ist mit dem Verbindungsknoten 148 verbunden.

Jeder der zweiten, redundanten Reihenblockauswahlschaltkreise 46a∼46d enthält die NOR-Gatter 145 und 146. Zwei Eingabean schlüsse des NOR-Gatters 145 von jedem zweiten, redundanten Reihenblockauswahlschaltkreis sind mit dem Verbindungspunkt 149 bzw. dem redundanten Feldauswahlmerker Sred verbunden. Zwei Ein gabeanschlüsse des NOR-Gatters 146 sind mit dem Ausgang des NOR- Gatters 145 bzw. einem korrespondierenden der redundanten Block auswahlsignale _bk4∼_bk7 verbunden.

Die Technologie zur Speicherung normaler Reihenblockadressen, die defekte, normale Speicherzellen spezifizieren, in die elek trischen Programmierschaltkreise 42a∼42d wird in der koreani schen Patentanmeldung Nr. 94-7549 offengelegt, die am 11. April 1994 eingereicht und demselben Anmelder zugeteilt wurde. Wie kurz erläutert wurde, wird die redundante Adressenprogrammie rungsoperation nach Abschluß der Verpackung begonnen. Es wird jetzt angenommen, daß wegen des Defekts normaler Speicherzellen innerhalb des ersten, normalen Reihenblocks NBK0 die normale Reihenblockadresse, die den ersten, normalen Reihenblock NBK0 spezifiziert, in den elektrischen Programmierschaltkreis 42a innerhalb des zweiten, redundanten Adressenhalteschaltkreises 28 gespeichert wird. Der Adressenpuffer 24 hält externe Adressen signale (z. B. PA0 = "L" und PA1 = "L"), die spezifizieren, daß das erste Schmelzsicherungsauswahlsignal _b0 auf "L"-Pegel liegt, externe Adressensignale (z. B. PA3 = PA4 = PA5 = PA6 = "L"), die spezifizieren, daß das zweite Schmelzsicherungsaus wahlsignal _w0 auf "L"-Pegel liegt, und externe Adressensignale (z. B. PA13∼PA21 = "L"), die den ersten, normalen Reihenblock spezifizieren. Als Reaktion auf die Eingabe des zweiten, redun danten Adressenprogrammierungskommandos geht _b0 auf "L"-Pegel und die Signale _b1∼_b3 bleiben auf "H"-Pegel. Dazu geht _w0 auf "L"-Pegel und die Signale _w1∼_w8 bleiben auf "H"-Pegel. So wird der P-Kanal-Transistor 110a eingeschaltet und dadurch wird die Stromversorgungsspannung Vcc der Leitung 147 innerhalb des elektrischen Programmierungsschaltkreises 42a zugeführt. Die NOR-Gatter 115 und 116 werden auch freigegeben und die rest lichen NOR-Gatter werden auf "L"-Pegel gesperrt. Da das Adres sensignal A13 auf "L"-Pegel und das komplementäre Signal 13 auf "H"-Pegel liegt, geht die Leitung RL0 auf "L"-Pegel und die Leitung 0 geht auf "H"-Pegel. So wird der Transistor 128 innerhalb des elektrischen Programmierungsschaltkreises 42a eingeschaltet und dadurch wird die Schmelzsicherung 137 durch gebrannt. Danach werden die den Signalen 14∼21 innerhalb des Schaltkreises 42a zugeordneten Schmelzsicherungen der Reihe nach durchgebrannt, wenn nur die externen Adressensignale, die die zweiten Schmelzsicherungsauswahlsignale _w1∼_w8 spezifizieren, der Reihe nach geändert werden.

Danach gehen die ersten Schmelzsicherungsauswahlsignale _b0∼_b3 in Lese- und Schreiboperationen auf "H"-Pegel und die zweiten Schmelzsicherungsauswahlsignale _w0∼_w8 gehen auf "L"- Pegel. Als Reaktion auf die Eingabe von Adressensignalen, die den ersten, normalen Reihenblock spezifizieren, ist die Leitung 147 innerhalb des Schaltkreises 42a in einem Schwebezustand, da die den Signalen 13∼21 zugeordneten Schmelzsicherungen 137 und 139 des elektrischen Programmierungsschaltkreises 42a durchge brannt und die mit den Leitungen RL0∼RL8 verbundenen Transis toren abgeschaltet sind. So geht der Verbindungsknoten 149 innerhalb des Erkennungsschaltkreises 44a als Reaktion auf das auf "L"-Pegel liegende Signal auf "H"-Pegel, und dann gibt das NOR-Gatter 145 des zweiten, redundanten Reihenblockauswahl schaltkreises 46a einen "L"-Pegel aus. So geht der Ausgang des NOR-Gatters 146, d. h. das zweite, redundante Reihenblockauswahl signal RR4, auf einen "H"-Pegel. Andererseits gehen die Leitun gen 147 der elektrischen Programmierungsschaltkreise 42b∼42d ohne durchgebrannte Schmelzsicherungen auf "L"-Pegel, und dann gehen die Verbindungsknoten 49a der Erkennungsschaltkreise 44b∼44d auf "L"-Pegel. Folglich bleiben die zweiten, redundanten Reihenblockauswahlsignale RR5∼RR7 auf "L"-Pegel. So wird der zweite, redundante Reihenblock RBK4 ausgewählt. Andererseits bleibt das Signal Sred im redundanten Feldauswahlmode auf "H"- Pegel, und dadurch werden die NOR-Gatter 145 auf "L"-Pegel gesperrt. So können die zweiten, redundanten Reihenblockauswahl signale RR4∼RR7 durch die redundanten Blockauswahlsignale _bk4∼_bk7 spezifiziert werden.

Unter nunmehriger Rückkehr zu Fig. 1 reagiert der redundante Adressenüberlappungsauswahlverhinderungsschaltkreis 36 auf zweite, redundante Reihenblockauswahlsignale RR4∼RR7, um die redundanten Reihenblocküberlappungsauswahlverhinderungssignale _d und _d4∼_d6 zu produzieren. Wenn nach dem Ersatz von mindestens eines defekten, normalen Reihenblocks durch einen redundanten Reihenblock mit einer Adresse, die den defekten, normalen Reihenblock spezifiziert, wegen eines Defekts im Ersatzreihenblock der Ersatz des redundanten Reihenblocks durch einen anderen redundanten Reihenblock erneut mit der spezifi zierenden Adresse gemacht wird, dient der Schaltkreis 36 dazu, den zuletzt verwendeten Reihenblock ohne gleichzeitige Auswahl des ersten und des letzten Reihenblocks mit derselben spezifi zierenden Adresse auszuwählen. D.h., wenn der Ersatz mit dersel ben spezifizierenden Adresse zweimal geschieht, dient der Schaltkreis 36 dazu, den zuletzt verwendeten, redundanten Ersatzreihenblock ohne Fehlfunktion auszuwählen.

Unter Bezug auf Fig. 6 wird ein schematisches Schaltkreisdia gramm des redundanten Adressenüberlappungsauswahlverhinderungs schaltkreises 36 veranschaulicht. In der Zeichnung empfängt ein NOR-Gatter 151 die zweiten, redundanten Reihenblockauswahlsig nale RR4∼RR7 und gibt dann das redundante Reihenblocküberlap pungsverhinderungssignal _d aus. In ähnlicher Weise empfangen die NOR-Gatter 152 und 153 die Signale RR5∼RR7 bzw. die Signale RR6∼RR7, und geben dann redundante Reihenblockauswahlüberlap pungsverhinderungssignale _d4 bzw. _d5 aus. Ein Inverter 154 nimmt das Signal RR7 auf und gibt dann das Signal _d6 aus. Wenn eines der Signale RR4∼RR7 ausgewählt ist, dann geht das Signal _d auf "L"-Pegel. Dadurch gehen die redundanten Blockauswahl signale _bk0∼_bk3 von Fig. 3 auf "H"-Pegel, und dadurch werden die ersten, redundanten Reihenblöcke RBK0∼RBK3 nicht ausgewählt. Falls das Signal RR6 ausgewählt ist, d. h., der redundante Reihenblock RBK6 ist ausgewählt, gehen die Signale _d, _d4 und _d5 auf "L"-Pegel, und dadurch werden die redun danten Reihenblöcke RBK0∼RBK5 nicht ausgewählt.

Unter erneuter Rückkehr zu Fig. 1 dient der normale Reihen dekodersperrschaltkreis 38 dazu, den normalen Reihendekoder 20 bei Auswahl des redundanten Feldes und eines redundanten Reihen blocks während Lese- und Schreiboperationen zu sperren.

Unter Bezug auf Fig. 7 wird ein schematisches Schaltkreisdia gramm des normalen Reihendekodersperrschaltkreises 38 veran schaulicht. In der Zeichnung empfangen die NOR-Gatter 156 und 157 die ersten und zweiten, redundanten Reihenblockauswahlsig nale RR0∼RR3 bzw. RR4∼RR7. Das NAND-Gatter 159 empfängt die Ausgaben der NOR-Gatter 156 und 157. Das NOR-Gatter 158 empfängt die Ausgabe des NAND-Gatters 159 und das Signal Sred. Da das Signal Sred während der redundanten Feldauswahloperation auf "H"-Pegel liegt, geht so ein normales Reihendekodersperrsignal _D auf "L"-Pegel, und dadurch wird der normale Reihendekoder 20 gesperrt. Falls irgendeines der redundanten Reihenblockauswahl signale RR0∼RR7 während Lese- oder Schreiboperationen ausgewählt wird, geht das Signal _D auf "L"-Pegel, und dann wird der normale Reihendekoder 20 gesperrt.

Verschiedene Operationen der bevorzugten Ausführungsform der vorliegenden Erfindung werden im Detail mit Bezug auf die begleitenden Zeichnungen erläutert.

Redundante Feldauswahloperation

Fig. 8 ist eine Zeichnung, die Zeitablaufbeziehungen ver schiedener Signale in Verbindung mit der redundanten Feldaus wahloperation veranschaulicht. Um redundante Feldauswahlopera tion durchzuführen, werden Kommandos eingegeben, wie in der Zeitspanne zwischen Zeitpunkt t₀ und t₂ von Fig. 8 erkannt werden kann. Das redundante Feldauswahlkommando wird in der Zeitspanne zwischen t₀ und t₁ eingegeben, und das Schreib- oder Lesekommando wird zwischen t₁ und t₂ eingegeben.

Die Eingabe der Kommandos wird durch den Übergang des exter nen Kommandohaltefreigabesignals CLE_x von "L"-Pegel auf "H"-Pegel durchgeführt, nachdem der Chip durch den Übergang des externen Chip-Freigabesignals _x auf "L"-Pegel freigegeben worden ist. Unter dieser Bedingung wird der Empfang eines redundanten Feldauswahlkommandos erreicht durch Empfang des redundanten Feldauswahlkommandos, wie etwa z. B. "B5" (sedezimaler Code), über die Daten-I/O-Anschlüsse I/O0∼I/O7 nach Übergang des exter nen Schreibfreigabesignals _x von "H"-Pegel auf "L"-Pegel. Das redundante Feldauswahlkommando wird im Kommandoregister 32 durch den Übergang des Signals _x auf "H"-Pegel gehalten, und dann erzeugt das Kommandoregister 32 den "H"-Pegel des redundanten Feldauswahlmerkers Sred. Dann erzeugt der Reihendekodersperr schaltkreis 38 das normale Reihendekodersperrsignal _D, das bewirkt, daß der normale Reihendekoder 20 als Reaktion auf den Merker Sred gesperrt wird. Danach wird das Lese- oder Schreib kommando eingegeben.

Der Empfang eines Lese- oder Schreibkommandos wird erreicht durch Empfang des Lesekommandos, wie etwa z. B. "00" oder "01" (sedezimaler Code), oder des Schreibkommandos, wie etwa z. B. "80" (sedezimaler Code), über die Daten-I/O-Anschlüsse I/O0∼I/O7 nach Übergang des externen Schreibfreigabesignals _x von "H"- Pegel auf "L"-Pegel, während das Signal CLE_x auf "H"-Pegel liegt, wie oben erläutert. Das Kommandoregister 32 hält das Lese- oder Schreibkommando als Reaktion auf den Übergang des Signals _x auf "H"-Pegel und gibt dann das Lese- oder Schreibkommandosignal.

Nach der Eingabe des Lese- oder Schreibkommandos wird die Eingabe der Adresse zwischen dem Zeitpunkt t2 und t3 durchge führt. Die Eingabeoperation von Adressen wird in den koreani schen Patentanmeldungen Nr. 94-25243 und 94-35016 offengelegt, die alle dem gegenwärtigen Anmelder zugeteilt wurden, und die hier durch Bezug einbezogen werden. Unter der Bedingung, bei der das externe Adressenhaltesignal ALE_x auf "H"-Pegel bleibt, werden die externen Adressensignale PA0∼PA7 über die Daten-I/O- Anschlüsse I/O0∼I/O7 nach dem ersten Übergang des Signals _x auf "L"-Pegel eingegeben, die externen Adressensignale PA8∼PA15 über die Daten-I/O-Anschlüsse I/O0∼I/O7 nach dem zweiten Übergang des Signals _x auf "L"-Pegel eingegeben und die externen Adressen signale PA16∼PA21 über die Daten-I/O-Anschlüsse I/O0∼I/O7 nach dem dritten Übergang des Signals _x auf "L"-Pegel eingegeben. Die externen Adressensignale werden in dem Adressenpuffer 24 als Reaktion auf die ersten bis dritten Adressenhaltefreigabesignale ₁-₃ gehalten, die jedesmal erzeugt werden, wenn das Signal _x auf "L"-Pegel geht. Der Adressenpuffer 24 gibt die Adressen signale A0∼A21, die mit den gehaltenen Adressensignalen PA0∼PA21 korrespondieren, und ihre komplementären Signale 0∼21 als Reaktion auf den Übergang des Signals ALE_x auf "L"-Pegel ab. Die Adressensignale A13∼A15 und ihre komplementären Signale 13∼15 werden zur Auswahl der redundanten Reihenblöcke RBK0∼RBK7 benutzt.

Es wird nun angenommen, daß die externe Adresse einzugeben ist, die einen redundanten Reihenblock RBK0 spezifiziert. Dann werden die externen Adressensignale PA13∼PA15 (= "L"), die den redundanten Reihenblock RBK0 spezifizieren, über die Anschlüsse I/O0∼I/O7 eingegeben, und dann gibt der Adressenpuffer 24 zum Zeitpunkt t3 von Fig. 8 die Signale A13∼A15 (= "L") (13∼15 = "H") als Reaktion auf den Übergang des Signals ALE_x auf den "L"- Pegel aus. Der redundante Vordekoder 34 reagiert auf die auf den "H"-Pegel gehenden Signale 13∼15 mit dem Initialzustand der Signale Sred, _d und _d4∼_d6, die alle auf "H"-Pegel sind. So geben das NAND-Gatter 51 von Fig. 3 "L"-Pegel und die NAND- Gatter 52∼58 "H"-Pegel ab. Folglich geht das redundante Block auswahlsignal _bk0, d. h. der Ausgang des NAND-Gatters 68, auf "L"-Pegel und die redundanten Blockauswahlsignale _bk1∼_bk7, d. h. die Ausgänge der NAND-Gatter 69∼74 und des Inverters 75 bleiben auf "H"-Pegel. Da die NOR-Gatter 80∼83 und 145, die die ersten und zweiten, redundanten Adressenhalteschaltkreise bilden, was in Fig. 4 und 5 veranschaulicht ist, auf "L"-Pegel gehen und das Signal Sred auf "H"-Pegel bleibt, reagiert das NOR-Gatter 85 auf das auf "L"-Pegel gehende Signal _bk0 und erlaubt dadurch dem redundanten Reihenblockauswahlsignal PR0, auf "H"-Pegel zu gehen. Die restlichen NOR-Gatter 86∼88 und 146 geben bei auf "H"-Pegel bleibenden Signalen _bk1∼_bk7 "L"- Pegel aus. So ist der redundante Reihenblock RBK0 nicht aus gewählt, und die redundanten Reihenblöcke RBK1∼RBK7 sind aus gewählt. Jedoch gibt der normale Reihendekodersperrschaltkreis 38 von Fig. 7 das auf "L"-Pegel gehende Signal _D als Reaktion auf das auf "H"-Pegel gehende Signal RR0 aus, und dadurch wird das normale Speicherzellenfeld 12 nicht ausgewählt. So sehen die Schaltkreisabschnitte, die den redundanten Vordekoder 34 und die NOR-Gatter 80∼88, 145 und 146 enthalten, einen redundanten Reihenblockauswahlschaltkreis oder Einrichtungen zur Auswahl eines der redundanten Reihenblöcke als Reaktion auf das Signal Sred und externe Adressen vor. Die Operation nach dem Zeitpunkt t₃ von Fig. 8 führt die Schreib- oder Leseoperation in Abhängig keit von dem gegebenen Kommando aus, d. h., entweder einem Schreib- oder einem Lesekommando, zwischen den Zeitpunkten t₁ und t₂. Die Lese- oder Schreiboperationen wurden in der koreanischen Patentoffenlegungsschrift Nr. 94-18870 und der koreanischen Patentanmeldung Nr. 94-35016 offengelegt. Da die Lese- und Schreiboperationen nicht ein Merkmal der vorliegenden Erfindung sind, wird ihre Erläuterung weggelassen.

Die redundante Feldauswahloperation nach der vorliegenden Erfindung kann ausschließlich redundante Zellenfelder lesen und schreiben, und dadurch das Vorhandensein oder die Abwesenheit von Defekten des redundanten Zellenfeldes durch den Test bestimmen. So gibt es den Vorteil der Reduktion von Test- und Reparaturzeiten für redundante Speicherzellen.

Redundante Reihenblocküberlappungsauswahlverhinderungsoperation

Es wird nun angenommen, daß eine Adresse, die den normalen Reihenblock NBK0 spezifiziert, in den Laserprogrammierschalt kreis 40a des ersten, redundanten Adressenhalteschaltkreises 26 zu speichern ist, so daß der normale Reihenblock NBK0 durch den redundanten Reihenblock RBK0 innerhalb des ersten, redundanten Speicherzellenfelds 16 wegen eines Defekts der dem normalen Reihenblock NBK0 innerhalb des normalen Speicherzellenfelds 12 zugeordneten Speicherzellen ersetzt wird. Danach wird ferner angenommen, daß wegen eines Defekts der redundanten Speicherzel len des redundanten Reihenblocks RBK0 der redundante Reihenblock RBK0 durch einen redundanten Reihenblock RBK4 innerhalb des zweiten, redundanten Speicherzellenfelds 18 zu ersetzen ist, und die Adresse, die den normalen Reihenblock NBK0 spezifiziert, ist in den elektrischen Programmierschaltkreis 42a innerhalb des zweiten, redundanten Adressenhalteschaltkreises 28 zu speichern. Fig. 9 ist ein Zeitablaufdiagramm verschiedener Signale in die sem Fall. Eine Erläuterung wurde bereits gegeben zur Program mierweise oder der Speicherung einer Adresse, die den defekten, normalen Reihenblock spezifiziert, in den Laserprogrammier schaltkreis und den elektrischen Programmierschaltkreis.

Unter Bezug auf Fig. 9 wird das Schreib- oder Lesekommando zwischen den Zeitpunkten t₀ und t₁ in derselben Weise, wie oben diskutiert, eingegeben, nachdem der Chip-Freigabezustand durch das Signal _x auf "L"-Pegel eingestellt wurde. Danach werden externe Adressensignale zwischen den Zeitpunkten t₁ und t₂ in derselben Weise, wie oben diskutiert, eingegeben. Es wird ange nommen, daß die eingegebene Adresse den normalen Reihenblock NBK0 spezifiziert. Dann gibt der Adressenpuffer 24 die auf "H"- Pegel gehenden Blockauswahladressensignale 13∼21 als Reaktion auf das zum Zeitpunkt t₂ auf "L"-Pegel gehende Signal ALE_x aus (die Signale A13∼A21 sind auf "L"-Pegel). Der Laserprogrammier schaltkreis 40a innerhalb des ersten, redundanten Adressenhalte schaltkreises 26 von Fig. 4 gibt den "H"-Pegel als Reaktion auf die Adressensignale, wie oben diskutiert, aus. Da die Signale Sred und _bk1∼_bk7 im Initialzustand auf "L"-Pegel liegen, geht das erste, redundante Reihenblockauswahlsignal RR0 auf "H"- Pegel. Jedoch geben die restlichen Laserprogrammierschaltkreise 40b∼40d "L"-Pegel aus, und dadurch bleiben die restlichen, ersten, redundanten Reihenblockauswahlsignale RR1∼RR3 auf "L"- Pegel. Der normale Reihendekodersperrschaltkreis 38 von Fig. 7 gibt das Signal _D als Reaktion auf das auf "H"-Pegel gehende Signal RR0 auf "L"-Pegel aus, und dadurch wird das normale Speicherzellenfeld 12 nicht ausgewählt. Dazu gibt der elektri sche Programmierschaltkreis 42a des zweiten, redundanten Adres senhalteschaltkreises 28 von Fig. 5 als Reaktion auf die Adres sensignale A13∼A21 (= "L"-Pegel) und 13∼21 (= "H"-Pegel) aus, und dadurch geht das zweite, redundante Reihenblockauswahlsignal RR4 auf "H"-Pegel. Andererseits halten die elektrischen Program mierschaltkreise 42b∼42d die zweiten, redundanten Reihenblock auswahlsignale RR5∼RR7 als Reaktion auf die Adressensignale auf "L"-Pegel. Dann gibt das NOR-Gatter 151 des redundanten Adres senüberlappungsauswahlverhinderungsschaltkreises 36 von Fig. 6 das Signal _d als Reaktion auf das auf "H"-Pegel gehende Signal RR4 auf "L"-Pegel aus, und die restlichen NOR-Gatter 152 und 153 und der Inverter 154 erzeugen die Signale _d4∼_d6 auf "H"-Pegel als Reaktion auf die auf "L"-Pegel bleibenden Signale RR5∼RR7. So erzeugen die NAND-Gatter 68 und 71 des redundanten Vordeko ders 34 von Fig. 3 "H"-Pegel und bewirken dadurch, daß die Signale RR0∼RR3, d. h. die Ausgangssignale der NOR-Gatter 85∼88 von Fig. 4, auf "L"-Pegel gesperrt werden, so daß das erste, redundante Speicherzellenfeld 16 nicht ausgewählt wird. So geht das Signal RRD, das den ersten, redundanten Reihenblock RBK0 auswählt, auf "L"-Pegel, und dadurch wird der Block PBK0 nicht ausgewählt. Zudem geben die NAND-Gatter 64∼67 und 72∼74 und der Inverter 75 von Fig. 3 die Signale _bk4∼_bk7 auf "L"-Pegel aus, als Reaktion auf die auf "H"-Pegel liegenden Signale _d4∼_d6 und das auf "L"-Pegel liegende Signal _d, und dadurch behalten das Signal RR4 bzw. RR5∼RR7 den "H"- bzw. "L"-Pegel. So wird der dem reprogrammierten elektrischen Schaltkreis 42a zugeordnete, redundante Reihenblock RBK4 ausgewählt.

In der Operation nach dem Zeitpunkt t₂ von Fig. 9 wird die Schreib- oder Leseoperation entsprechend dem zwischen den Zeit punkten t₀ und t₁ gegebenen Kommando durchgeführt, wie oben diskutiert.

Es wird nun angenommen, daß eine redundante Speicherzelle des redundanten Reihenblocks RBK4 erneut defekt geworden ist, und daß dadurch die Adresse, die den normalen Reihenblock NBK0 spe zifiziert, in den elektrischen Programmierschaltkreis 42b, der dem redundanten Reihenblock RBK5 zugeordnet ist, einprogrammiert wurde. Dann produziert der erste, redundante Adressenhalte schaltkreis 26 von Fig. 4 als Reaktion auf die Adressensignale A13∼A21 (= "L"-Pegel) und 13∼21 (= "H"-Pegel) das Signal RR0 auf "H"-Pegel und der zweite, redundante Adressenhalteschalt kreis 28 von Fig. 5 produziert die Signale RR4 und RR5 auf "H"- Pegel. Dann gibt der redundante Adressenüberlappungsauswahl verhinderungsschaltkreis 36 von Fig. 6 die Signale _d und _d4 auf "L"-Pegel aus, und dadurch veranlaßt der redundante Vorde koder 34 die Signale _bk0∼_bk4, auf "H"-Pegel zu gehen. So gehen die Signale RR0 und RR4 von "H"-Pegel auf "L"-Pegel, und dadurch werden der normale Reihenblock NBK0 und der redundante Reihenblock RBK4 nicht ausgewählt. Da jedoch das Signal RR5 den "H"-Pegel behält, wird der redundante Reihenblock RBK5 ausge wählt. So kann jedesmal, wenn eine dem benutzten, redundanten Reihenblock zugeordnete Speicherzelle defekt geworden ist, eine der restlichen, redundanten Reihenblöcke nach einander ohne Fehlfunktion durch Reprogrammieren des zugeordneten, elektri schen Programmierschaltkreises mit der spezifizierten Adresse als Ersatz genommen werden. So sieht der redundante Adressen überlappungsauswahlverhinderungsschaltkreis 36 von Fig. 6 und die NAND-Gatter 68∼74 von Fig. 3 eine Einrichtung vor, um die überlappende Auswahl von redundanten Reihenblöcken zu verhin dern, d. h. einen Überlappungsauswahlverhinderungsschaltkreis.

Obgleich die vorliegende Erfindung in Verbindung mit dem ersten und zweiten, redundanten Adressenhalteschaltkreisen erläutert wurde, welche die im Wafer-Zustand angewendete Laser programmiertechnik bzw. die im verpackten Zustand verwendete elektrische Programmiertechnik benutzen, wird bemerkt, daß die vorliegende Erfindung nicht darauf begrenzt ist. Alle der ersten und der zweiten, redundanten Adressenhalteschaltkreise können in der elektrischen Programmiertechnik ausgeführt sein. In diesem Fall wird der Schaltkreis von Fig. 4 durch den Schaltkreis von Fig. 5 ersetzt. D.h., der erste und der zweite, redundante Adressenhalteschaltkreis 26 und 28 sind zu einem einzigen, redundanten Adressenhalteschaltkreis vereinigt, der die elektri sche Programmiertechnik benutzt, und die redundanten Reihen blockauswahlsignale RR0∼RR7 sind verändert, so daß sie von dem vereinigten, redundanten Adressenhalteschaltkreis ausgegeben werden. Dann können die den Signalen RR0∼RR3 zugeordneten, redundanten Reihenblöcke im Wafer-Zustand als Ersatz genommen werden. Die den Signalen RR0∼RR7 zugeordneten, redundanten Reihenblöcke können auch im verpackten Zustand als Ersatz genommen werden.

Wie oben diskutiert kann die vorliegende Erfindung die Kürzung von Testzeit und die Verbesserung der Chip-Leistung erreichen, da sowohl eine defekte, normale Speicherzelle oder Speicherzellen als auch eine defekte, redundante Speicherzelle oder Speicherzellen ohne Fehlfunktion durch den Hersteller und den Benutzer ersetzt werden können.

Claims

1. Nicht-flüchtiger Halbleiterspeicher, enthaltend:
ein Feld von Reihen und Spalten von Speicherzellen vom Typ des schwebenden Gate, wobei die Speicherzellen des Felds in den Reihen aufgeteilt sind in eine Vielzahl von normalen Reihen blöcken, die ein normales Speicherzellenfeld darstellen, und eine Vielzahl von redundanten Reihenblöcken, die ein redundantes Speicherzellenfeld darstellen;
einen normalen Reihendekoder zur Auswahl einer der normalen Reihenblöcke;
einen normalen Reihendekoderabschaltschaltkreis zum Abschal ten des normalen Reihendekoders als Reaktion auf eine Auswahlan weisung für ein redundantes Feld; und
einen redundanten Reihenblockauswahlschaltkreis zur Auswahl eines der redundanten Reihenblöcke als Reaktion auf die Auswahl anweisung und eine externe Adresse.

2. Nicht-flüchtiger Halbleiterspeicher nach Anspruch 1, wobei jeder der normalen und der redundanten Reihenblöcke eine Viel zahl von Zelleneinheiten enthält, deren jede eine vorbestimmte Anzahl von in-Serie-verbundenen Speicherzellen hat, die in jeder Spalte benachbart sind.

3. Verfahren zur Auswahl eines redundanten Reihenblocks in einem nicht-flüchtigen Halbleiterspeicher, wobei der Speicher ein Feld von Reihen und Spalten von Speicherzellen vom Typ des schweben den Gate enthält, wobei die Speicherzellen des Felds in den Reihen aufgeteilt sind in eine Vielzahl von normalen Reihen blöcken, die ein normales Speicherzellenfeld darstellen, und eine Vielzahl von redundanten Reihenblöcken, die ein redundantes Speicherzellenfeld darstellen, und das Verfahren enthält die Schritte:
Empfang eines Kommandos zur Auswahl des redundanten Feldes und Empfang einer Adresse; und
Auswahl eines der redundanten Reihenblöcke von dem redundan ten Speicherzellenfeld und Sperrung der Auswahl des normalen Speicherzellenfelds als Reaktion auf das Kommando und die Adresse.

4. Nicht-flüchtiger Halbleiterspeicher, enthaltend:
ein Feld von Reihen und Spalten von Speicherzellen vom Typ des schwebenden Gate, wobei die Speicherzellen des Felds in den Reihen aufgeteilt sind in eine Vielzahl von normalen Reihen blöcken, die ein normales Speicherzellenfeld darstellen, und eine Vielzahl von redundanten Reihenblöcken, die ein redundantes Speicherzellenfeld darstellen;
einen normalen Reihendekoder zur Auswahl einer der normalen Reihenblöcke;
einen redundanten Reihendekoder, der mit den redundanten Reihenblöcken verbunden ist;
einen redundanten Adressenhalteschaltkreis, der mit dem redundanten Reihendekoder verbunden ist, und der für den Fall, daß der ausgewählte, normale Reihenblock defekt ist, zum Programmieren dient, um die Adresse, die den ausgewählten, normalen Reihenblock spezifiziert, zu speichern, um damit den defekten, normalen Reihenblock durch eine der redundanten Reihenblöcke zu ersetzen, und jedesmal, wenn der ersetzende, redundante Reihenblock defekt ist, zum Reprogrammieren dient, um die spezifizierte Adresse zu speichern, um damit den defekten, redundanten Reihenblock durch einen anderen, redundanten Reihenblock zu ersetzen;
einen normalen Reihendekoderabschaltschaltkreis zum Abschal ten des normalen Reihendekoders bei Auftreten des Ersetzens; und
einen Überlappungsauswahlverhinderungsschaltkreis zum Verhin dern der Überlappungsauswahl von dem programmierten, redundanten Reihenblock derart, daß der redundante Reihendekoder den zuletzt reprogrammierten, redundanten Reihenblock auswählt.

5. Nicht-flüchtiger Halbleiterspeicher, enthaltend:
ein Feld von Reihen und Spalten von Speicherzellen vom Typ des schwebenden Gate, wobei die Speicherzellen des Felds in den Reihen aufgeteilt sind in eine Vielzahl von normalen Reihen blöcken, die ein normales Speicherzellenfeld darstellen, und eine Vielzahl von ersten und zweiten, redundanten Reihenblöcken, die ein erstes bzw. zweites, redundantes Speicherzellenfeld darstellen;
einen normalen Reihendekoder zur Auswahl einer der normalen Reihenblöcke;
erste und zweite, redundanten Reihendekoder, die einen der ersten, redundanten Reihenblöcke bzw. einen der zweiten, redun danten Reihenblöcke auswählen;
einen ersten, redundanten Adressenhalteschaltkreis, der für den Fall, daß irgendeiner der normalen Reihenblöcke defekt ist, zum Programmieren dient, um die Adresse, die den defekten, normalen Reihenblock spezifiziert, derart zu speichern, daß der erste, redundante Reihendekoder einen der ersten, redundanten Reihenblöcke als Reaktion auf die spezifizierte Adresse aus wählt;
einen zweiten, redundanten Adressenhalteschaltkreis, der für den Fall, daß der ausgewählte, erste, redundante Reihenblock defekt ist, zum Programmieren dient, um die spezifizierte Adresse derart zu speichern, daß der zweite, redundante Reihen dekoder einen der zweiten, redundanten Reihenblöcke als Reaktion auf die spezifizierte Adresse auswählt;
einen normalen Reihendekoderabschaltschaltkreis zum Abschal ten des normalen Reihendekoders bei Auswahl eines der ersten und der zweiten Reihenblöcke; und
einen Überlappungsauswahlverhinderungsschaltkreis zum Verhin dern der Auswahl von dem ausgewählten, ersten, redundanten Reihenblock derart, daß der zweite, redundante Reihendekoder den ausgewählten, zweiten, redundanten Reihenblock als Reaktion auf die spezifizierte Adresse auswählt.

6. Nicht-flüchtiger Halbleiterspeicher nach Anspruch 5, wobei die Adresse, die in den ersten, redundanten Adressenhalte schaltkreis programmiert wird, im Wafer-Zustand programmiert wird, und die Adresse, die in den zweiten, redundanten Adressenhalteschaltkreis programmiert wird, im verpackten Zustand programmiert wird.

7. Nicht-flüchtiger Halbleiterspeicher nach Anspruch 5, wobei die Adresse, die in den ersten und in den zweiten, redundanten Adressenhalteschaltkreis programmiert wird, im verpackten Zustand programmiert wird.

8. Verfahren des Ersetzen eines redundanten Reihenblocks, der einen defekten, normalen Reihenblock ersetzt, nachdem er selbst im Gebrauch defekt geworden ist, durch einen anderen, redundan ten Reihenblock in einem nicht-flüchtigen Halbleiterspeicher, wobei der Speicher einen redundanten, Adressenhalteschaltkreis zum Programmieren enthält, um die den defekten, normalen Reihen block spezifizierende Adresse derart zu speichern, daß der defekte, redundante Reihenblock den defekten, normalen Reihen block ersetzt, und das Verfahren enthält die Schritte:
Programmierung zur Speicherung der spezifizierten Adresse in den redundanten Adressenhalteschaltkreis derart, daß der andere, redundante Reihenblock ausgewählt wird; und
Sperren der Auswahl des defekten, redundanten Reihenblocks und Auswahl des anderen, redundanten Reihenblocks.