DE19547811C2 - Verfahren zur Herstellung von Speicherelektroden für Kondensatoren von Halbleitervorrichtungen - Google Patents
Verfahren zur Herstellung von Speicherelektroden für Kondensatoren von HalbleitervorrichtungenInfo
- Publication number
- DE19547811C2 DE19547811C2 DE19547811A DE19547811A DE19547811C2 DE 19547811 C2 DE19547811 C2 DE 19547811C2 DE 19547811 A DE19547811 A DE 19547811A DE 19547811 A DE19547811 A DE 19547811A DE 19547811 C2 DE19547811 C2 DE 19547811C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- forming
- conductor layer
- etching
- lower insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 239000010408 film Substances 0.000 description 45
- 239000010410 layer Substances 0.000 description 25
- 230000010354 integration Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Speicherelektroden für
Kondensatoren einer Halbleitervorrichtung, und besonders auf
ein Verfahren zur Herstellung von Kondensatoren mit einer vergrößerten
Speicherelektrodenoberfläche, um die Herstellung hochintegrierter
Halbleitervorrichtungen zu ermöglichen.
Der kürzlich festzustellende Trend zur Hochintegration von
Halbleiterspeichervorrichtungen bringt eine Verringerung der Zellendimensionen mit
sich. Jedoch ergibt sich aus solch einer Verringerung in den Zellendimensionen eine
Schwierigkeit, Kondensatoren mit einer ausreichenden Kapazität zu bilden. Das
kommt daher, dass die Kapazität proportional zur Oberfläche des Kondensators ist. Im
Fall einer dynamischen Speichervorrichtung mit wahlfreiem Zugriff (DRAM), die aus
einem Metall-Oxid-Halbleiter-(MOS-)Transistor und einem Kondensator besteht, ist es
für die Hochintegration der DRAM-Vorrichtung besonders wichtig, die von dem
Kondensator eingenommene Fläche zu verringern und trotzdem eine hohe Kapazität
des Kondensators zu erhalten.
Zur Vergrößerung der Kapazität Wurden verschiedene Forschungen unternommen.
Z. B. wurde die Benutzung eines dielektrischen Materials mit hoher
Dielektrizitätskonstante, das Bilden eines dünnen dielektrischen Films und das Bilden
von Kondensatoren mit vergrößerter Oberfläche bekannt, wobei die Tatsache in
Betracht gezogen wurde, dass die Kapazität des Kondensators proportional zur
Oberfläche des Kondensators und umgekehrt proportional zur Dicke des den
Kondensator bildenden dielektrischen Films ist.
Jedoch haben alle diese Verfahren ihre eigenen Probleme. Obgleich verschiedene
Materialien, wie etwa Ta2O5, TiO2 oder SrTiO3 als eine hohe dielektrische Konstante
aufweisende Materialien vorgeschlagen wurden, sind ihre Zuverlässigkeit und ihre
Dünnfilmkennwerte nicht bestätigt worden. Aus diesem Grund ist es schwierig, solche
dielektrischen Materialien in praktischen Situationen für Halbleitervorrichtungen zu
benutzen. Die Verringerung der Dicke des dielektrischen Films ergibt eine
Beschädigung des dielektrischen Films, die die Zuverlässigkeit des Kondensators
ernstlich beeinträchtigt.
Um die Oberfläche des Kondensators zu vergrößern, wurden auch verschiedene
Kondensatorstrukturen vorgeschlagen. Sie schließen ein: eine Struktur, die sich ganz
durch eine Vielschichtpolysiliziumstruktur hindurch erstreckt, um die Schichten
miteinander zu verbinden, eine Labyrinthstruktur mit einer zylindrischen oder
rechtwinkeligen Gestalt, und eine Struktur mit halbkugelförmigen Siliziumkörnern auf
der Oberfläche der Speicherelektrode. In diesen Kondensatorstrukturen ist die
Kapazität jedoch immer noch unbefriedigend, weil die Oberfläche des Kondensators
wegen ihrer durch die Hochintegration des DRAM bewirkten Verkleinerung immer
noch klein ist.
Nun wird ein Kondensator in Verbindung mit Fig. 1A bis 1C beschrieben, die die
sequentiellen Schritte eines konventionellen Verfahrens zur Herstellung einer
Halbleitervorrichtung veranschaulichen.
Nach diesem Verfahren wird ein Halbleitersubstrat 31 vorbereitet, und dann werden
Metall-Oxid-Halbleiter-(MOS-)Transistorstrukturen auf dem Halbleitersubstrat 31
gebildet, wie in Fig. 1A gezeigt. Jede MOS-Transistorstruktur schließt ein: einen
elementisolierenden Oxidfilm 32, einen Gate-Oxidfilm 33, eine Gate-Elektrode 34 und
einen mit Verunreinigungen diffundierten Bereich 35. Danach wird ein isolierender
Zwischenschichtfilm 36 und eine Bit-Leitung 37 gebildet. Über der sich ergebenden
Struktur wird dann eine untere isolierende Schicht 38 gebildet. Die Bit-Leitung 37 kann
nach Bilden des Kondensators gebildet werden. Ein gewünschter Abschnitt der
unteren isolierenden Schicht 38 wird dann unter Benutzung einer (nicht gezeigten)
Kontaktmaske geätzt, wodurch ein Kontaktloch 39 gebildet wird. Über der sich
ergebenden Struktur wird ein erster Polysiliziumfilm 40 und ein Oxidfilm 41 nach
einander gebildet.
Der Oxidfilm 41 wird auch Opferschicht genannt, weil er nach dem Bilden einer (nicht
gezeigten) Speicherelektrode entfernt wird. Der erste Polysiliziumfilm 40 ist eine
Leiterschicht, die aus Polycide oder Ähnlichem hergestellt wird.
Unter Benutzung einer (nicht gezeigten) Kontaktmaske wird dann der Abschnitt des
Oxidfilms 41, der sich im Kontaktloch befindet, anisotrop geätzt, so dass der erste
Polysiliziumfilm 40 an seinen gewünschten Stellen freigelegt wird, wie in Fig. 1B
gezeigt. Über der sich ergebenden Struktur wird dann ein zweiter Polysiliziumfilm 42
bis zu einer gewünschten Dicke gebildet.
Der zweite Polysiliziumfilm 42 ist eine Leiterschicht, die aus Polycide oder Ähnlichem
hergestellt wird.
Anschließend werden der zweite Polysiliziumfilm 42, der Oxidfilm 41 und der erste
Polysiliziumfilm 40 teilweise unter Benutzung einer (nicht gezeigten)
Speicherelektrodenmaske in einer sequentiellen Weise geätzt, wie in Fig. 1C gezeigt.
In diesem Ätzschritt unter Benutzung einer Speicherelektrodenmaske wird die untere
isolierende Schicht 38 als eine Ätzbarriereschicht genutzt. Der Oxidfilm 41 wird dann
vollständig nach einem nassen Ätzverfahren unter Benutzung des Unterschieds im
Ätzselektivitätsverhältnis der ersten und zweiten Polysiliziumfilme 40 und 42 entfernt,
wodurch eine Speicherelektrode gebildet wird.
Obgleich diese nach dem oben beschriebenen Verfahren hergestellte
Speicherelektrode eine Verbesserung in der Topologie im Vergleich zu
Kondensatoren anderer Typen aufweist, zeigt dieses Verfahren eine Schwierigkeit bei
der Absicherung einer befriedigenden Kapazität für hochintegrierte
Halbleitervorrichtungen.
Weiterhin beschreibt das US-Patent US 5108943 eine pilzartige doppelt gestapelte
Kondensatoranordnung, die aus einer Polysiliziumstruktur hergestellt wird, die einen
sich pilzförmig erstreckenden Querschnitt hat. Die Speicherknotenplatte
des Kondensators wird von Polysilizium überlagert, wobei ein Dielektrikum dazwischen
eingelagert ist und mittels eines eingegrabenen Kontaktes mit einer aktiven Schicht
einer Zugriffsvorrichtung verbunden ist. Die Platte erstreckt sich zu einem
benachbarte Speicherknoten, ist allerdings von dem benachbarten Knoten weniger
als die kritische Auflösungsdimension eines gegebenen Lithografieverfahrens isoliert.
Zudem beschreibt DE 42 13 945 A1 ein Herstellungsverfahren für einen
dreidimensionalen Stapelkondensator mit "I"-förmigem Querschnitt, der auch als SIC-
Zelle bezeichnet wird. Der SiC definiert eine Komensatorspeicherzelle, die bei einem
DRAM-Prozess zur Verwendung kommt. Der SIC ist aus
Polysiliziumspeicherknotenstruktur mit "I"-förmigem oberen Querschnittsbereich
gebildet, wobei sich ein unterer Bereich nach unten erstreckt und über einen
vergrabenen Kontakt einen Kontakt zu einem aktiven Bereich herstellt. Die
Polysiliziumspeicherknotenstruktur ist unter Zwischenschaltung eines Dielektrikums
von Silizium überlagert, um dadurch einen fertigen SIC-Kondensator zu bilden.
Es ist die Aufgabe der Erfindung, ein Verfahren zur Herstellung von
Speicherelektroden für Kondensatoren einer Halbleitervorrichtung vorzusehen, das in
der Lage ist, eine Kondensatorstruktur mit einer höheren Kapazität als konventionelle
Strukturen zu bilden, wobei weiterhin die konventionell für das Bilden von Mustern
benutzten Masken verwendet werden.
Nach der vorliegenden Erfindung wird dieses Ziel durch ein Verfahren nach Anspruch
1 gelöst. Bevorzugte Ausführungsformen sind Gegenstand von Unteransprüchen.
Andere Ziele und Aspekte der Erfindung werden in der folgenden Beschreibung der
Ausführungsformen mit Bezug auf die beigefügten Zeichnungen verdeutlicht, in
denen:
Fig. 1A bis 1C Schnittdarstellungen sind, die jeweils ein konventionelles Verfahren zur
Herstellung von Speicherelektroden für Kondensatoren einer Halbleitervorrichtung
veranschaulichen; und
Fig. 2A bis 2E Schnittdarstellungen sind, die jeweils ein Verfahren zur Herstellung von
Speicherelektroden für Kondensatoren einer Halbleitervorrichtung nach der
vorliegenden Erfindung veranschaulichen.
Fig. 2A bis 2E veranschaulichen ein Verfahren zur Herstellung von
Speicherelektroden für Kondensatoren einer Halbleiterspeichervorrichtung nach einer
Ausführungsform der vorliegenden Erfindung.
Nach dem Verfahren der vorliegenden Erfindung wird eine Halbleitersubstrat 11
vorbereitet, und dann werden die MOS-Transistorstrukturen auf dem Halbleitersubstrat
11 gebildet, wie in Fig. 2A gezeigt. Jede MOS-Transistorstruktur schließt ein: einen
elementisolierenden Oxidfilm 12, einen Gate-Oxidfilm 13, eine Gate-Elektrode 14 und
einen mit Verunreinigungen diffundierten Bereich 15. Danach wird ein isolierender
Zwischenschichtfilm 16 und eine Bit-Leitung 17 gebildet. Über der sich ergebenden
Struktur wird dann eine untere isolierende Schicht 18 gebildet. Die Bit-Leitung 17 kann
nach Bilden des Kondensators gebildet werden. Ein gewünschter Abschnitt der
unteren isolierenden Schicht 18 wird dann unter Benutzung einer (nicht gezeigten)
Kontaktmaske geätzt, wodurch ein Kontaktloch 19 gebildet wird. Über der sich
ergebenden Struktur wird dann ein erster Polysiliziumfilm 20 gebildet, der mit allen
Oberflächen des Kontaktlochs in Kontakt steht. Der erste Polysiliziumfilm 20 ist eine
Leiterschicht, die aus Polycide oder Ähnlichem gemacht ist.
Wie in Fig. 2B gezeigt, werden der erste Polysiliziumfilm 20 und die untere isolierende
Schicht 18 in einem gewünschten Bereich bis zu einer gewünschten Tiefe unter
Benutzung einer (nicht gezeigten) Speicherelektrodenmaske geätzt. Als Ergebnis wird
eine Rille 23 in der unteren isolierenden Schicht 18 gebildet. Das Bilden der Rille 23
wird derart ausgeführt, dass die unteren Schichten, die vor dem Bilden der unteren
isolierenden Schicht 18 gebildet wurden, nicht durch die Rille 23 freigelegt werden.
Über der sich ergebenden Struktur wird dann ein zweiter Polysiliziumfilm 21 gebildet,
wie in Fig. 2C gezeigt. Der zweite Polysiliziumfilm 21 ist eine Leiterschicht, die aus
Polycide oder Ähnlichem gemacht ist. Ein Oxidfilm 22 wird dann über der sich
ergebenden Struktur gebildet. Der Oxidfilm 22 wird auch eine Opferschicht genannt,
weil er nach dem Bilden einer (nicht gezeigten) Speicherelektrode entfernt wird.
Unter Benutzung einer (nicht gezeigten) Kontaktmaske wird dann der Abschnitt des
Oxidfilms 22, der im oberen Abschnitt des Kontaktlochs 19 liegt, anisotrop geätzt, so
dass der zweite Polysiliziumfilm 21 an dem Abschnitt teilweise freigelegt wird, der auf
dem oberen Abschnitt des Kontaktlochs 19 liegt, wie in Fig. 2D gezeigt. Über der sich
ergebenden Struktur wird dann ein dritter Polysiliziumfilm 24 derart gebildet, dass er in
Kontakt mit dem freigelegten Abschnitt des zweiten Polysiliziumfilms 21 ist.
Anschließend werden der dritte Polysiliziumfilm 24, der Oxidfilm 22 und der zweite
Polysiliziumfilm 21 in einer sequentiellen Weise unter Benutzung einer (nicht
gezeigten) Speicherelektrodenmaske anisotrop geätzt, wie in Fig. 2E gezeigt. Im
Ergebnis werden in den Seitenwänden der Rille 23 Abstandsstücke gebildet. Die
Abstandsstücke werden durch die an den Seitenwänden der Rille 23 verbleibenden
Abschnitte des zweiten Polysiliziumfilms 21 vorgesehen. Der zwischen dem dritten
Polysiliziumfilm 24 und dem zweiten Polysiliziumfilm 21 gelegene Oxidfilm 22 wird
dann mit einem nassen Ätzverfahren, das den Unterschied im
Ätzselektivitätsverhältnis zwischen den ersten bis dritten Polysiliziumfilmen 20, 21 und
24 benutzt, vollständig entfernt. So wird eine Speicherelektrode erhalten, die eine im
Vergleich zu der konventionellen Struktur vergrößerte Oberfläche hat, ohne die
Topologie zu vergrößern.
Schließlich wird über der sich ergebenden Struktur ein (nicht gezeigter) dielektrischer
Film und eine (nicht gezeigte) Plattenelektrode in sequentieller Weise gebildet. So wird
ein Kondensator erhalten, der eine genügend große Kapazität hat, um die
Hochintegration von Halbleitervorrichtungen zu ermöglichen. Der dielektrische Film hat
eine Verbundschichtstruktur einer Nitridschicht und einer Oxidschicht oder einer
Oxidschicht, einer Nitridschicht und einer anderen Oxidschicht. Andererseits ist die
Plattenelektrode aus Polysilizium, Polycide oder aus einem dazu ähnlichen, leitfähigen
Material gemacht.
Wie aus der obigen Beschreibung ersichtlich ist, sieht die vorliegende Erfindung ein
Verfahren zur Herstellung von Speicherelektroden für Kondensatoren einer
Halbleitervorrichtung vor, durch Bilden einer Rille zwischen benachbarten
Speicherelektrodenbereichen entsprechend einem eine Speicherelektrodenmaske
benutzenden Ätzprozeß, durch Bilden von Abstandsstücken an den Seitenwänden der
Rille durch eine Leiterschicht, die eine überlegene Stufenabdeckung aufweist, und
durch Entfernen eines isolierenden Films, der nach Durchführung des Ätzprozesses
freigelegt ist, und dadurch Bilden von Speicherelektroden mit einer vergrößerten
Oberfläche. Nach diesem Verfahren ist es möglich, Kondensatoren mit einer
genügend großen Kapazität zu bilden, um die Hochintegration von
Halbleiterspeichervorrichtungen zu ermöglichen. Dementsprechend kann das
Verfahren der vorliegenden Erfindung Halbleitervorrichtungen mit einem hohen
Integrationsgrad und verbesserter Zuverlässigkeit herstellen.
Claims (6)
1. Verfahren zur Herstellung von Speicherelektroden für Kondensatoren einer
Halbleitervorrichtung, die folgenden Schritte enthaltend:
Bilden einer unteren isolierenden Schicht (18) über einem Halbleitersubstrat (11);
Bilden eines Kontaktlochs (19) in der unteren isolierenden Schicht (18) unter Benutzung einer Kontaktmaske;
Bilden einer ersten Leiterschicht (20) über der sich ergebenden Struktur, die nach Bilden des Kontaktlochs (19) erhalten wurde;
Ätzen der ersten Leiterschicht (20) und der unteren isolierenden Schicht (18) in einem bestimmten Bereich bis zu einer bestimmten Tiefe der unteren isolierenden Schicht (18) unter Benutzung einer Speicherelektrodenmaske, wodurch eine Rille (23) gebildet wird;
sequentielles Bilden einer zweiten Leiterschicht (21) und einer Opferschicht (22) über der sich ergebenden Struktur, die nach dem Ätzen erhalten wurde;
anisotropes Ätzen der Opferschicht (22) unter Benutzung der Kontaktmaske;
Bilden einer dritten Leiterschicht (24) über der sich ergebenden Struktur, die nach dem anisotropen Ätzen erhalten wurde;
anisotropes Ätzen der dritten Leiterschicht (24), der Opferschicht (22) und der zweiten Leiterschicht (21) unter Nutzung der Speicherelektrodenmaske in einem Bereich, wo sie die Rille (23) füllen;
Bilden von Abstandsstücken aus einer Leiterschicht auf den jeweiligen Seitenwänden der Rille (23); und Entfernen der Opferschicht (22), und dadurch Bilden von Speicherelektroden mit einer vergrößerten Oberfläche.
Bilden einer unteren isolierenden Schicht (18) über einem Halbleitersubstrat (11);
Bilden eines Kontaktlochs (19) in der unteren isolierenden Schicht (18) unter Benutzung einer Kontaktmaske;
Bilden einer ersten Leiterschicht (20) über der sich ergebenden Struktur, die nach Bilden des Kontaktlochs (19) erhalten wurde;
Ätzen der ersten Leiterschicht (20) und der unteren isolierenden Schicht (18) in einem bestimmten Bereich bis zu einer bestimmten Tiefe der unteren isolierenden Schicht (18) unter Benutzung einer Speicherelektrodenmaske, wodurch eine Rille (23) gebildet wird;
sequentielles Bilden einer zweiten Leiterschicht (21) und einer Opferschicht (22) über der sich ergebenden Struktur, die nach dem Ätzen erhalten wurde;
anisotropes Ätzen der Opferschicht (22) unter Benutzung der Kontaktmaske;
Bilden einer dritten Leiterschicht (24) über der sich ergebenden Struktur, die nach dem anisotropen Ätzen erhalten wurde;
anisotropes Ätzen der dritten Leiterschicht (24), der Opferschicht (22) und der zweiten Leiterschicht (21) unter Nutzung der Speicherelektrodenmaske in einem Bereich, wo sie die Rille (23) füllen;
Bilden von Abstandsstücken aus einer Leiterschicht auf den jeweiligen Seitenwänden der Rille (23); und Entfernen der Opferschicht (22), und dadurch Bilden von Speicherelektroden mit einer vergrößerten Oberfläche.
2. Verfahren nach Anspruch 1, wobei die erste bis dritte Leiterschicht (20,24) jeweils
Polysilizium enthält.
3. Verfahren nach Anspruch 1, wobei eine untere Schichtstruktur (13-17) zwischen dem
Halbleitersubstrat (11) und der unteren isolierenden Schicht (18) gebildet wird und die
Rille (23) so gebildet wird, dass ihr Boden einen Abstand senkrecht von der unteren
Schichtstruktur (13-17) hat, die unter der unteren isolierenden Schicht (18) gebildet ist.
4. Verfahren nach Anspruch 1, wobei die Opferschicht (22) einen Oxidfilm enthält.
5. Verfahren nach Anspruch 1, wobei der Schritt des Ätzens der Opferschicht das Ätzen
eines Abschnitts der Opferschicht (22) enthält, die in dem Kontaktloch liegt.
5. Verfahren nach Anspruch 1, wobei die Leiterschicht, die jedes der Abstandsstücke
darstellt, einen Abschnitt der zweiten Leiterschicht (21) enthält, der an jeder
Seitenwand der Rille (23) nach Ausführen des Ätzens der dritten Leiterschicht (24),
der Opferschicht (22) und der zweiten Leiterschicht (21) zurückgeblieben ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040526A KR960026870A (ko) | 1994-12-31 | 1994-12-31 | 반도체소자의 캐패시터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19547811A1 DE19547811A1 (de) | 1996-07-04 |
DE19547811C2 true DE19547811C2 (de) | 2001-02-08 |
Family
ID=19406200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19547811A Expired - Fee Related DE19547811C2 (de) | 1994-12-31 | 1995-12-20 | Verfahren zur Herstellung von Speicherelektroden für Kondensatoren von Halbleitervorrichtungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US5658817A (de) |
KR (1) | KR960026870A (de) |
DE (1) | DE19547811C2 (de) |
GB (1) | GB2296821B (de) |
TW (1) | TW280029B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187653A (ja) * | 1997-09-09 | 1999-03-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
DE112017003811B4 (de) * | 2016-07-29 | 2021-09-09 | Sony Corporation | Displayeinrichtung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5108943A (en) * | 1991-01-02 | 1992-04-28 | Micron Technology, Inc. | Mushroom double stacked capacitor |
DE4213945A1 (de) * | 1991-04-29 | 1992-11-05 | Micron Technology Inc | Speicherkondensator und verfahren zu dessen herstellung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950000500B1 (ko) * | 1989-08-31 | 1995-01-24 | 금성일렉트론 주식회사 | 디램셀 커패시터 제조방법 및 구조 |
US5248628A (en) * | 1989-09-08 | 1993-09-28 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor memory device |
US5236859A (en) * | 1990-06-05 | 1993-08-17 | Samsung Electronics Co., Ltd. | Method of making stacked-capacitor for a dram cell same |
KR940001426B1 (ko) * | 1991-03-27 | 1994-02-23 | 삼성전자 주식회사 | 고집적 반도체 메모리장치 및 그 제조방법 |
US5137842A (en) * | 1991-05-10 | 1992-08-11 | Micron Technology, Inc. | Stacked H-cell capacitor and process to fabricate same |
-
1994
- 1994-12-31 KR KR1019940040526A patent/KR960026870A/ko not_active Application Discontinuation
-
1995
- 1995-12-09 TW TW084113136A patent/TW280029B/zh not_active IP Right Cessation
- 1995-12-20 DE DE19547811A patent/DE19547811C2/de not_active Expired - Fee Related
- 1995-12-26 US US08/587,791 patent/US5658817A/en not_active Expired - Lifetime
- 1995-12-29 GB GB9526722A patent/GB2296821B/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5108943A (en) * | 1991-01-02 | 1992-04-28 | Micron Technology, Inc. | Mushroom double stacked capacitor |
DE4213945A1 (de) * | 1991-04-29 | 1992-11-05 | Micron Technology Inc | Speicherkondensator und verfahren zu dessen herstellung |
Also Published As
Publication number | Publication date |
---|---|
GB2296821B (en) | 1999-01-20 |
DE19547811A1 (de) | 1996-07-04 |
KR960026870A (ko) | 1996-07-22 |
US5658817A (en) | 1997-08-19 |
GB9526722D0 (en) | 1996-02-28 |
TW280029B (de) | 1996-07-01 |
GB2296821A (en) | 1996-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19933480B4 (de) | Verfahren zur Herstellung eines zylindrischen Kondensators | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE10235986B4 (de) | Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben | |
DE69835780T2 (de) | Halbleiter-Speicherbauelement und Verfahren zu seiner Herstellung | |
DE4430780C2 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
DE4136420C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE69527104T2 (de) | Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts | |
DE4430771C2 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
DE102004002223B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE4142961A1 (de) | Dram-speicheranordnung | |
DE4341698B4 (de) | Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung | |
DE69733055T2 (de) | Herstellungsverfahren für DRAM-Stapelkondensator | |
DE19607351C2 (de) | Verfahren zur Herstellung von Kondensatoren einer Halbleitervorrichtung | |
DE4208696A1 (de) | Verfahren zum herstellen einer dram-speicheranordnung | |
DE19930295C2 (de) | Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben | |
DE69133534T2 (de) | Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben | |
DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
DE19729602C2 (de) | Halbleitereinrichtung mit Kurzschlußverhinderung in der Verdrahtungsschicht und zugehöriges Herstellungsverfahren | |
DE4238081A1 (en) | Stacked capacitor for semiconductor DRAM storage cell - has step in upper surface of lower electrode, with field insulation film formed on silicon substrate, e.g. by LOCOS process | |
DE19860884A1 (de) | Verfahren zur Herstellung eines Dram-Zellenkondensators | |
DE4442432A1 (de) | Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen | |
DE3879766T2 (de) | Halbleiter Speicherzelle. | |
DE10252818B4 (de) | Halbleitervorrichtung mit Kondensator | |
DE4400034C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE4406850C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140701 |