DE19547811A1 - Verfahren zur Herstellung von Kondensatoren von Halbleitervorrichtungen - Google Patents

Verfahren zur Herstellung von Kondensatoren von Halbleitervorrichtungen

Info

Publication number
DE19547811A1
DE19547811A1 DE19547811A DE19547811A DE19547811A1 DE 19547811 A1 DE19547811 A1 DE 19547811A1 DE 19547811 A DE19547811 A DE 19547811A DE 19547811 A DE19547811 A DE 19547811A DE 19547811 A1 DE19547811 A1 DE 19547811A1
Authority
DE
Germany
Prior art keywords
forming
conductor layer
etching
lower insulating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19547811A
Other languages
English (en)
Other versions
DE19547811C2 (de
Inventor
Ha Poong Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19547811A1 publication Critical patent/DE19547811A1/de
Application granted granted Critical
Publication of DE19547811C2 publication Critical patent/DE19547811C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/041Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/696Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

Feld der Erfindung
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Kondensatoren einer Halbleitervorrichtung, und besonders auf ein Verfahren zur Herstellung von Kondensatoren mit einer vergrößerten Speicherelektrodenoberfläche, um die Her­ stellung hochintegrierter Halbleitervorrichtungen zu ermög­ lichen.
Beschreibung des Stands der Technik
Der kürzlich festzustellende Trend zur Hochintegration von Halbleiterspeichervorrichtungen bringt eine Verringerung der Zellendimensionen mit sich. Jedoch ergibt sich aus solch einer Verringerung in den Zellendimensionen eine Schwierigkeit, Kon­ densatoren mit einer ausreichenden Kapazität zu bilden. Das kommt daher, daß die Kapazität proportional zur Oberfläche des Kondensators ist. Im Fall einer dynamischen Speichervorrichtung mit wahlfreiem Zugriff (DRAM), die aus einem Metall-Oxid-Halb­ leiter-(MOS-)Transistor und einem Kondensator besteht, ist es für die Hochintegration der DRAM-Vorrichtung besonders wichtig, die von dem Kondensator eingenommene Fläche zu verringern und trotzdem eine hohe Kapazität des Kondensators zu erhalten.
Zur Vergrößerung der Kapazität wurden verschiedene Forschun­ gen unternommen. Z.B. wurde die Benutzung eines dielektrischen Material s mit hoher Dielektrizitätskonstante, das Bilden eines dünnen dielektrischen Films und das Bilden von Kondensatoren mit vergrößerter Oberfläche bekannt, wobei die Tatsache in Betracht gezogen wurde, daß die Kapazität des Kondensators proportional zur Oberfläche des Kondensators und umgekehrt proportional zur Dicke des den Kondensator bildenden dielektrischen Films ist.
Jedoch haben alle diese Verfahren ihre eigenen Probleme. Obgleich verschiedene Materialien, wie etwa TaeO₅, TiO₂ oder SrTiO₃ als eine hohe dielektrische Konstante aufweisende Mate­ rialien vorgeschlagen wurden, sind ihre Zuverlässigkeit und ihre Dünnfilmkennwerte nicht bestätigt worden. Aus diesem Grund ist es schwierig, solche dielektrischen Materialien in praktischen Situationen für Halbleitervorrichtungen zu benutzen. Die Verrin­ gerung der Dicke des dielektrischen Films ergibt eine Beschä­ digung des dielektrischen Films, die die Zuverlässigkeit des Kondensators ernstlich beeinträchtigt.
Um die Oberfläche des Kondensators zu vergrößern, wurden auch verschiedene Kondensatorstrukturen vorgeschlagen. Sie schließen ein: eine Stiftstruktur, die sich ganz durch eine Vielschicht­ polysiliziumstruktur hindurch erstreckt, um die Schichten mit­ einander zu verbinden, eine Labyrinthstruktur mit einer zylin­ drischen oder rechtwinkeligen Gestalt, und eine Struktur mit halbkugelförmigen Siliziumkörnern auf der Oberfläche der Spei­ cherelektrode. In diesen Kondensatorstrukturen ist die Kapazität jedoch immer noch unbefriedigend, weil die Oberfläche des Kon­ densators wegen ihrer durch die Hochintegration des DRAM bewirkten Verkleinerung immer noch klein ist.
Nun wird eine Kondensator mit Stiftstruktur in Verbindung mit Fig. 1A bis 1C beschrieben, die die sequentiellen Schritte eines konventionellen Verfahrens zur Herstellung einer Halbleitervor­ richtung veranschaulichen.
Nach diesem Verfahren wird ein Halbleitersubstrat 31 vorbe­ reitet, und dann werden Metall-Oxid-Halbleiter-(MOS-)Transistor­ strukturen auf dem Halbleitersubstrat 31 gebildet, wie in Fig. 1A gezeigt. Jede MOS-Transistorstruktur schließt ein: einen elementisolierenden Oxidfilm 32, einen Gate-Oxidfilm 33, eine Gate-Elektrode 34 und einen mit Verunreinigungen diffundierten Bereich 35. Danach wird ein isolierender Zwischenschichtfilm 36 und eine Bit-Leitung 37 gebildet. Über der sich ergebenden Struktur wird dann eine untere isolierende Schicht 38 gebildet. Die Bit-Leitung 37 kann nach Bilden des Kondensators gebildet werden. Ein gewünschter Abschnitt der unteren isolierenden Schicht 38 wird dann unter Benutzung einer (nicht gezeigten) Kontaktmaske geätzt, wodurch ein Kontaktloch 39 gebildet wird. Über der sich ergebenden Struktur wird ein erster Polysilizium­ film 40 und ein Oxidfilm 41 nach einander gebildet.
Der Oxidfilm 41 wird auch verlorener Film genannt, weil er nach dem Bilden einer nicht gezeigten) Speicherelektrode ent­ fernt wird. Der erste Polysiliziumfilm 40 ist eine Leiter­ schicht, die aus Polycide oder Ähnlichem hergestellt wird.
Unter Benutzung einer (nicht gezeigten) Kontaktmaske wird dann der Abschnitt des Oxidfilms 41, der sich im Kontaktloch befindet, anisotropisch geätzt, so daß der erste Polysilizium­ film 40 an seinen gewünschten Stellen freigelegt wird, wie in Fig. 1B gezeigt. Über der sich ergebenden Struktur wird dann ein zweiter Polysiliziumfilm 42 bis zu einer gewünschten Dicke gebildet.
Der zweite Polysiliziumfilm 42 ist eine Leiterschicht, die aus Polycide oder Ähnlichem hergestellt wird.
Anschließend werden der zweite Polysiliziumfilm 42, der Oxid­ film 41 und der erste Polysiliziumfilm 40 teilweise unter Benut­ zung einer (nicht gezeigten) Speicherelektrodenmaske in einer sequentiellen Weise geätzt, wie in Fig. 1C gezeigt. In diesem Ätzschritt unter Benutzung einer Speicherelektrodenmaske wird die untere isolierende Schicht 38 als eine Ätzbarriereschicht genutzt. Der Oxidfilm 41 wird dann vollständig nach einem nassen Ätzverfahren unter Benutzung des Unterschieds im Ätzselektivi­ tätsverhältnis der ersten und zweiten Polysiliziumfilme 40 und 42 entfernt, wodurch eine stiftförmige Speicherelektrode gebil­ det wird.
Obgleich diese stiftförmige, nach dem oben beschriebenen Verfahren hergestellte Speicherelektrode eine Verbesserung in der Topologie im Vergleich zu Kondensatoren anderer Typen aufweist, zeigt dieses Verfahren eine Schwierigkeit bei der Absicherung einer befriedigenden Kapazität für hochintegrierte Halbleitervorrichtungen.
Zusammenfassung der Erfindung
Es ist deshalb ein Ziel der Erfindung, ein Verfahren zur Herstellung von Kondensatoren einer Halbleitervorrichtung vorzu­ sehen, das in der Lage ist, eine Kondensatorstruktur mit einer höheren Kapazität als konventionelle, stiftförmige Strukturen zu bilden, wobei weiterhin die konventionell für das Bilden von Mustern benutzten Masken verwendet werden.
Nach der vorliegenden Erfindung wird dieses Ziel durch Vor­ sehen eines Verfahrens zur Herstellung von Kondensatoren für eine Halbleitervorrichtung erreicht, das die Schritte enthält: Bilden einer unteren isolierenden Schicht über einem Halbleiter­ substrat; Bilden eines Kontaktlochs in der unteren isolierenden Schicht unter Benutzung einer Kontaktmaske; Bilden einer ersten Leiterschicht über der sich ergebenden Struktur, die nach Bilden des Kontaktlochs erhalten wurde; Ätzen der ersten Leiterschicht und der unteren isolierenden Schicht in einem gewünschten Bereich bis zu einer gewünschten Tiefe der unteren isolierenden Schicht unter Benutzung einer Speicherelektrodenmaske, wodurch eine Rille gebildet wird; sequentielles Bilden einer zweiten Leiterschicht und eines verlorenen Films über der sich ergeben­ den Struktur, die nach dem Atzen erhalten wurde; anisotropisches Atzen des verlorenen Films unter Benutzung der Kontaktmaske; Bilden einer dritten Leiterschicht über der sich ergebenden Struktur, die nach dem anisotropischen Atzen erhalten wurde; anisotropisches Atzen der dritten Leiterschicht, des verlorenen Films und der zweiten Leiterschicht unter Nutzung der Speicher­ elektrodenmaske in einem Bereich, wo sie die Rille füllen; Bilden von Abstandsstücken aus einer Leiterschicht auf den jeweiligen Seitenwänden der Rille; und Entfernen des verlorenen Films, wodurch Speicherelektroden mit einer vergrößerten Ober­ fläche gebildet werden.
Kurze Beschreibung der Zeichnungen
Andere Ziele und Aspekte der Erfindung werden in der folgen­ den Beschreibung der Ausführungsformen mit Bezug auf die beige­ fügten Zeichnungen verdeutlicht, in denen:
Fig. 1A bis 1C Schnittdarstellungen sind, die jeweils ein konventionelles Verfahren zur Herstellung von Kondensatoren einer Halbleitervorrichtung veranschaulichen; und
Fig. 2A bis 2E Schnittdarstellungen sind, die jeweils ein Verfahren zur Herstellung von Kondensatoren einer Halbleiter­ vorrichtung nach der vorliegenden Erfindung veranschaulichen.
Genaue Beschreibung der bevorzugten Ausführungsformen
Fig. 2A bis 2E veranschaulichen ein Verfahren zur Herstellung von Kondensatoren einer Halbleiterspeichervorrichtung nach einer Ausführungsform der vorliegenden Erfindung.
Nach dem Verfahren der vorliegenden Erfindung wird eine Halb­ leitersubstrat 11 vorbereitet, und dann werden die MOS-Transis­ torstrukturen auf dem Halbleitersubstrat 11 gebildet, wie in Fig. 2A gezeigt. Jede MOS-Transistorstruktur schließt ein: einen elementisolierenden Oxidfilm 12, einen Gate-Oxidfilm 13, eine Gate-Elektrode 14 und einen mit Verunreinigungen diffundierten Bereich 15. Danach wird ein isolierender Zwischenschichtfilm 16 und eine Bit-Leitung 17 gebildet über der sich ergebenden Struktur wird dann eine untere isolierende Schicht 18 gebildet. Die Bit-Leitung 17 kann nach Bilden des Kondensators gebildet werden. Ein gewünschter Abschnitt der unteren isolierenden Schicht 18 wird dann unter Benutzung einer (nicht gezeigten) Kontaktmaske geätzt, wodurch ein Kontaktloch 19 gebildet wird. Über der sich ergebenden Struktur wird dann ein erster Polysili­ ziumfilm 20 gebildet, der mit allen Oberflächen des Kontaktlochs in Kontakt steht. Der erste Polysiliziumfilm 20 ist eine Leiter­ schicht, die aus Polycide oder Ähnlichem gemacht ist Wie in Fig. 2B gezeigt, werden der erste Polysiliziumfilm 20 und die untere isolierende Schicht 18 in einem gewünschten Bereich bis zu einer gewünschten Tiefe unter Benutzung einer (nicht gezeigten) Speicherelektrodenmaske geätzt. Als Ergebnis wird eine Rille 23 in der unteren isolierenden Schicht 18 gebil­ det. Das Bilden der Rille 23 wird derart ausgeführt, daß die unteren Schichten, die vor dem Bilden der unteren isolierenden Schicht 18 gebildet wurden, nicht durch die Rille 23 freigelegt werden.
Über der sich ergebenden Struktur wird dann ein zweiter Poly­ siliziumfilm 21 gebildet, wie in Fig. 2C gezeigt. Der zweite Polysiliziumfilm 21 ist eine Leiterschicht, die aus Polycide oder Ähnlichem gemacht ist. Ein Oxidfilm 22 wird dann über der sich ergebenden Struktur gebildet. Der Oxidfilm 22 wird auch ein verlorener Film genannt, weil er nach dem Bilden einer (nicht gezeigten) Speicherelektrode entfernt wird.
Unter Benutzung einer (nicht gezeigten) Kontaktmaske wird dann der Abschnitt des Oxidfilms 22, der im oberen Abschnitt des Kontaktlochs 19 liegt, anisotropisch geätzt, so daß der zweite Polysiliziumfilm 21 an dem Abschnitt teilweise freigelegt wird, der auf dem oberen Abschnitt des Kontaktlochs 19 liegt, wie in Fig. 2D gezeigt. Über der sich ergebenden Struktur wird dann ein dritter Polysiliziumfilm 24 derart gebildet, daß er in Kontakt mit dem freigelegten Abschnitt des zweiten Polysiliziumfilms 21 ist.
Anschließend werden der dritte Polysiliziumfilm 24, der Oxid­ film 22 und der zweite Polysiliziumfilm 21 in einer sequentiel­ len Weise unter Benutzung einer (nicht gezeigten) Speicherelek­ trodenmaske anisotropisch geätzt, wie in Fig. 2E gezeigt. Im Ergebnis werden in den Seitenwänden der Rille 23 Abstandsstücke gebildet. Die Abstandsstücke werden durch die an den Seitenwän­ den der Rille 23 verbleibenden Abschnitte des zweiten Polysili­ ziumfilms 21 vorgesehen. Der zwischen dem dritten Polysilizium­ film 24 und dem zweiten Polysiliziumfilm 21 gelegene Oxidfilm 22 wird dann mit einem nassen Ätzverfahren, das den Unterschied im Ätzselektivitätsverhältnis zwischen den ersten bis dritten Poly­ siliziumfilmen 20, 21 und 24 benutzt, vollständig entfernt. So wird eine stiftförmige Speicherelektrode erhalten, die eine im Vergleich zu der konventionellen Struktur vergrößerte Oberfläche hat, ohne die Topologie zu vergrößern.
Schließlich wird über der sich ergebenden Struktur ein (nicht gezeigter) dielektrischer Film und eine (nicht gezeigte) Plattenelektrode in sequentieller Weise gebildet. So wird ein Kondensator erhalten, der eine genügend große Kapazität hat, um die Hochintegration von Halbleitervorrichtungen zu ermöglichen. Der dielektrische Film hat eine Verbundschichtstruktur einer Nitridschicht und einer Oxidschicht oder einer Oxidschicht, einer Nitridschicht und einer anderen Oxidschicht. Andererseits ist die Plattenelektrode aus Polysilizium, Polycide oder aus einem dazu ähnlichen, leitfähigen Material gemacht.
Wie aus der obigen Beschreibung ersichtlich ist, sieht die vorliegende Erfindung ein Verfahren zur Herstellung von Konden­ satoren einer Halbleitervorrichtung vor, durch Bilden einer Rille zwischen benachbarten Speicherelektrodenbereichen ent­ sprechend einem eine Speicherelektrodenmaske benutzenden Ätzpro­ zeß, durch Bilden von Abstandsstücken an den Seitenwänden der Rille durch eine Leiterschicht, die eine überlegene Stufenab­ deckung aufweist, und durch Entfernen eines isolierenden Films, der nach Durchführung des Ätzprozesses freigelegt ist, und dadurch Bilden von Speicherelektroden mit einer vergrößerten Oberfläche. Nach diesem Verfahren ist es möglich, Kondensatoren mit einer genügend großen Kapazität zu bilden, um die Hochinte­ gration von Halbleiterspeichervorrichtungen zu ermöglichen. Dementsprechend kann das Verfahren der vorliegenden Erfindung Halbleitervorrichtungen mit einem hohen Integrationsgrad und verbesserter Zuverlässigkeit herstellen.
Obgleich die bevorzugte Ausführungsform der Erfindung zu Veranschaulichungszwecken offengelegt wurde, werden die in der Technik Geübten erkennen, daß verschiedene Modifikationen, Zusätze und Ersetzungen möglich sind, ohne vom Umfang und Geist der Erfindung abzuweichen, wie sie in den beigefügten Ansprüchen offengelegt werden.

Claims (6)

1. Verfahren zur Herstellung von Kondensatoren einer Halbleiter­ vorrichtung, die Schritte enthaltend:
Bilden einer unteren isolierenden Schicht über einem Halb­ leitersubstrat;
Bilden eines Kontaktlochs in der unteren isolierenden Schicht unter Benutzung einer Kontaktmaske;
Bilden einer ersten Leiterschicht über der sich ergebenden Struktur, die nach Bilden des Kontaktlochs erhalten wurde;
Ätzen der ersten Leiterschicht und der unteren isolierenden Schicht in einem gewünschten Bereich bis zu einer gewünschten Tiefe der unteren isolierenden Schicht unter Benutzung einer Speicherelektrodenmaske, wodurch eine Rille gebildet wird;
sequentielles Bilden einer zweiten Leiterschicht und eines verlorenen Films über der sich ergebenden Struktur, die nach dem Atzen erhalten wurde;
anisotropisches Ätzen des verlorenen Films unter Benutzung der Kontaktmaske;
Bilden einer dritten Leiterschicht über der sich ergebenden Struktur, die nach dem anisotropischen Ätzen erhalten wurde;
anisotropisches Ätzen der dritten Leiterschicht, des ver­ lorenen Films und der zweiten Leiterschicht unter Nutzung der Speicherelektrodenmaske in einem Bereich, wo sie die Rille füllen;
Bilden von Abstandsstücken aus einer Leiterschicht auf den jeweiligen Seitenwänden der Rille; und
Entfernen des verlorenen Films, und dadurch Bilden von Speicherelektroden mit einer vergrößerten Oberfläche.
2. Verfahren nach Anspruch 1, wobei die erste bis dritte Leiter­ schicht jeweils Polysilizium enthält.
3. Verfahren nach Anspruch 1, wobei die Rille so gebildet ist, daß ihr Boden einen Abstand senkrecht von einer unteren Schicht­ struktur hat, die unter der unteren isolierenden Schicht gebil­ det ist.
4. Verfahren nach Anspruch 1, wobei der verlorene Film einen Oxidfilm enthält.
5. Verfahren nach Anspruch 1, wobei der Schritt des Ätzens des verlorenen Films das Atzen eines Abschnitts des verlorenen Films enthält, der unter dem Kontaktloch liegt.
6. Verfahren nach Anspruch 1, wobei die Leiterschicht, die jedes der Abstandsstücke darstellt, einen Abschnitt der zweiten Leiterschicht enthält, der an jeder Seitenwand der Pille nach Ausführen des Atzens der dritten Leiterschicht, des verlorenen Films und der zweiten Leiterschicht zurückgeblieben ist.
DE19547811A 1994-12-31 1995-12-20 Verfahren zur Herstellung von Speicherelektroden für Kondensatoren von Halbleitervorrichtungen Expired - Fee Related DE19547811C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040526A KR960026870A (ko) 1994-12-31 1994-12-31 반도체소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
DE19547811A1 true DE19547811A1 (de) 1996-07-04
DE19547811C2 DE19547811C2 (de) 2001-02-08

Family

ID=19406200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19547811A Expired - Fee Related DE19547811C2 (de) 1994-12-31 1995-12-20 Verfahren zur Herstellung von Speicherelektroden für Kondensatoren von Halbleitervorrichtungen

Country Status (5)

Country Link
US (1) US5658817A (de)
KR (1) KR960026870A (de)
DE (1) DE19547811C2 (de)
GB (1) GB2296821B (de)
TW (1) TW280029B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187653A (ja) * 1997-09-09 1999-03-30 Fujitsu Ltd 半導体装置およびその製造方法
JP6835090B2 (ja) * 2016-07-29 2021-02-24 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000500B1 (ko) * 1989-08-31 1995-01-24 금성일렉트론 주식회사 디램셀 커패시터 제조방법 및 구조
US5248628A (en) * 1989-09-08 1993-09-28 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor memory device
US5236859A (en) * 1990-06-05 1993-08-17 Samsung Electronics Co., Ltd. Method of making stacked-capacitor for a dram cell same
US5108943A (en) * 1991-01-02 1992-04-28 Micron Technology, Inc. Mushroom double stacked capacitor
KR940001426B1 (ko) * 1991-03-27 1994-02-23 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법
JPH0629483A (ja) * 1991-04-29 1994-02-04 Micron Technol Inc スタック型iセルキャパシタおよびその製造方法
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same

Also Published As

Publication number Publication date
TW280029B (de) 1996-07-01
GB2296821B (en) 1999-01-20
GB2296821A (en) 1996-07-10
US5658817A (en) 1997-08-19
GB9526722D0 (en) 1996-02-28
DE19547811C2 (de) 2001-02-08
KR960026870A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
DE4430780C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE4136420C2 (de) Verfahren zur Bildung eines Kondensators
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE69015135T2 (de) Verfahren zum Herstellen eines Kondensators für DRAM-Zelle.
DE69113579T2 (de) Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator.
DE69527104T2 (de) Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE69018339T2 (de) Dynamische Speicheranordnung mit Rampenstruktur ausserhalb der Speicherzellenmatrix.
DE69133534T2 (de) Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben
DE4029256C2 (de) Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE19523743A1 (de) Verfahren und Herstellung eines Kondensators auf einem Halbleiterbauelement
DE69628708T2 (de) Herstellungsverfahren für einen Stapelkondensator mit wellenförmiger Elektrode
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE69133395T2 (de) Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung
DE4442432A1 (de) Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen
DE19729602C2 (de) Halbleitereinrichtung mit Kurzschlußverhinderung in der Verdrahtungsschicht und zugehöriges Herstellungsverfahren
DE4238081A1 (en) Stacked capacitor for semiconductor DRAM storage cell - has step in upper surface of lower electrode, with field insulation film formed on silicon substrate, e.g. by LOCOS process
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19610272A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE19531602A1 (de) Verbindungsstruktur einer Halbleitereinrichtung und ein Herstellungsverfahren derselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701