DE1764570A1 - Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtungen - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtungen

Info

Publication number
DE1764570A1
DE1764570A1 DE19681764570 DE1764570A DE1764570A1 DE 1764570 A1 DE1764570 A1 DE 1764570A1 DE 19681764570 DE19681764570 DE 19681764570 DE 1764570 A DE1764570 A DE 1764570A DE 1764570 A1 DE1764570 A1 DE 1764570A1
Authority
DE
Germany
Prior art keywords
layer
transistor
collector
zone
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681764570
Other languages
English (en)
Other versions
DE1764570C3 (de
DE1764570B2 (de
Inventor
Brebisson Michel De
Jean-Claude Frouin
Jacques Thire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1764570A1 publication Critical patent/DE1764570A1/de
Publication of DE1764570B2 publication Critical patent/DE1764570B2/de
Application granted granted Critical
Publication of DE1764570C3 publication Critical patent/DE1764570C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/098—Layer conversion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Dipi-lng. ERICH E. WALTHER T''/
Patentanwalt dJo /
Anmelder: N. V. PHfLIPS*GiQiUUBTΑΒίίΙΕΚβΛ ■'
Akte; PHlT- 2715
Anmeldung vom ι 27· Juni 1968
Verfahren zur Herstellung einer Halbleitervorrichtung und naoh diesem Verfahren hergestellte Halbleitervorrichtungen.
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Substrat des entgegengesetzten. T.eitfähigkeitstyps enthält, auf dem eine aus awei aneinander angrenzenden Schichten zusammengesetzte epitakti3che Oberflächenschicht des eilten Leitfähigkeitstyps angebracht ist, die eine Anzahl gegeneinander isolier ter Inseln aufgeteilt ist, in mindestens einer demselben ein Transistor mit einer Ba3is des einen Leitfähigkeitstyps und einer als Kollektor dienenden Zone des entgegengesetzten Leitfähigkeitstyps angebracht ist, welche Zone aus einem vordiffundierten an der-Orenze zwischen den beiden Schichten der zusammengesetzten Oberflächenschicht angebrachten Gebiet eindiffundiert ist«-
Bei linearen und logischen integrierten Schaltungen ist
109834/1289 AL
PIC. 2715. - 2 -
es sehr wichtig, npn- und pnp-Transistoren durch miteinander vereinigbare Verfahren herstellen au können. Eine der grcsaten Schwierigkeiten bei inte,~rierten Schaltungen besteht in der Sichers teilung einer elektrischen und thermischen Stabilität. Die thermischen Wirkungen bei npn- und pnp-Tran3istören der gleichen Struktur sind zwar miteinander vergleichbar, aber sind mit entgegengesetzten Stromrichtungen verknüpft. Indem ein npn- und. ein pnp-Transistor in entgegengesetztem Sinne -jes jhal tet werden, lässt sich ein Ausgleich der thermischen Abweichungen erzielen, so dass die Schaltung leichter stabilisiert werden kann.
Ferner muss bei der Herstellung dieser Transistoren die Isolierung entsprechend den Anforderungen der betreffenden Schaltung berücksichtigt werden.
Sin bekanntes Verfahren zur Herstellung von Halbleitervorrichtungen mit npn- sowie pnp-Transistoren, sogenannten Kbmplementartran3istoren, besteht in der Herstellung einer flachen, ringförmigen Struktur. Der Kollektor und der Knitter z.B. eines pnp-fransistors werden von der gleichen Seite eines Halbleiterkörpers in konzentrischen, ringförmigen Zonen eindiffundiert, wobei die Kbllektorzone die Emitterzone umgibt und diese Zonen durch die Basiszone voneinander getrennt sind. Die Basiszone kann durch einen Teil des Haxbleiterkörpers selber, durch eine epitaktische Schicht oder durch eine diffundierte Zone gebildet werden. Solche Transistoren haben eine seitliche, nicht in der Tiefenrichtung des Heibleiterkörpers verlaufende Wirkung. Diese Lösung Iä's3t sich leicht durchführen, aber sie ergibt nur eine sehr geringe Stromverstärkung-· Diese ringförmigen Transistoren weisen nur eine Verstärkung von etwas "mehr als 1 oder einigen Einheiten auf.
Eine ander·, bekannt« Technik beschrieben in einen Artite]
109834/11.,
BAD ORIGINAL
■ran« 2715«
in 'Vroceedings of the I.E.E.E. " vom Oktober :19'"c, Seite 1436 ermöglicht auch, ilomplementartransistoren vereinigbar herzustellen, lie in einem gleichen Halbleiterkörper integriert werden kernen und je für sich in einor isolierten Insel untergebracht werden.
Diese Transistoren worden in epitaktischen Schichten angebracht, die nacheinander auf einem Substrat angewachsen werden. Die liases der pnp- und npn- Transistoren wer-en in der epi taktischen Oberflächenschicht jzw. in einer von der trense zwischen, zwei epitaktischen Schichten her diffundierten Insel durch Diffusion angebracht, 3ei einem s.lichen Verfahren ist es schwierig, den spezifischen.- iiiderstani der 3ases, vor allem in zweiten Falle, zu regeln, da die 3asis in einer Zone ci.n-iiffundiert wird, iiie an sich durch Diffusion erzielt ist. Die Durchschlagspannung; ist infolgedessen verhaltnistrA'ssig niedrig. Axisserdem ist es notwendig, eine sehr dicke erste epitaktische Schicht anzuwenden, um die diffundierte, den kollektor des zweiten Transistor bildende Insel· isolieren zn können, da dieser Kollektor von einem begrabenen Giebiet her durch langedatiernde Diffusion gebildet vrerden xnuss, damit er die Oberfläche der Vorrichtung mit der erforderlichen Verunreinigumrskonsentration erreichen kann. Dieses Verfahren erfordert ausserdem eine grosse Anzahl verschiedener, aufeinanderfolgender Diffusionen, von denen einige über eine grosse Tiefe verlaufen sollen, so dass lange JSehandlungsζeiten netwendig sind, während die Diffusionskonstanten bestimmter Verunreinigungen derart sind, dass die thermischen Diffusionsbehanilungen erhebliche Störung der Eigenschaften der epitaktischen Schichten mit sich bringen können»
Es ist also von Bedeutung, die Anzahl von Diffusionsbehanilun^en und die Dauer oder die Temperatur der erforderlichen ther-
109834/1289
BAD. OWGlNAL
HD.·. 27 1>
mischen Jehandlun;jen unter Aufrechterhai tune der Vorteile einer schichtenartigen struktur mit einer oder mehr epitaktischen-Schichten auf einem Substrat zu verrin.-rern.
Die lirfindung bezweckt unter anderer, durch ein Verfahren T.it einer beschränkten Anzahl von Behandlungen, insbesondere Diffusionsbehandlungen einen Transistor, insbesondere einen pnp-Transistor herzustellen, der in einer Halbleitervorrichtung mit epitakti3cher Struktur k integriert werden kann und eine hohe Stromverstärkung und eine hohe Durchschlagspannung aufweist und gegen das Substrat und die anderen Elemente der Schal tune isoliert ist, wobei wie meistens die iöasis des Tran~ sistors um: die den Transistor enthaltende Oberflächenschicht des dem des Substrats entgegengesetzten Leitfähigkeitstyp3 sind« Liese Struktur ist besonders vorteilhaft zum gegenseitigen Isolieren der Vorrichtungen. I;ie Vorrichtungen sind in Inseln untergebracht, die durch Diffusion von Isolierzonen, die sich bis in das Substrat erstrecken, erhalten werden. Die durch diese Insem geoildeten übergänge werden dabei in der Sperrrichtung polarisiert. Es ist" auch möglich, die Isolierzonen durch bis zur. Substrat eingeschliffene Hüten 2u ersetzen.
liach der vorliegenden Erfindung wird ein Verfahren eingangs erwähnter Art dadurch gekennzeichnet, dass die als Kollektor dienende Zone in Form einer gegen das Substrat isolierten begrabenen Schicht angebracht wird, während von der Cberflache der zusammengesetzten Oberflä'chen3cnicht her eine dem Kollektor zugeh"rende Oberflächenzone bis in - die begrabene Kollektorschicht diffundiert wird.
Das Verfahren nach der Erfindung hat den Vorteil, dass ier spezifische Widerstand der Basis des "ransistors sich besser regeln lässt, so dass die Verstärkung besser beeinflusst werden kann als bei
109834/1289
BAD ORIGINAL
■pm;.. 271?.
dem bekannten Verfahren«. Es ist morlich, epitaktische Schichten besonders hoher .-riatalifpüte und genau bestimmter Dicke und Verunreini/ningskonzentration zu erhalten-.
Die Verstärkung ist höher als die eines Transistors mit .flacher rin^frrr.i/jor Struktur, Diene Verbes.5en.mij ergibt sich bei einer I.inloGtsahl susä taucher xiehandlungen d.h. einen epitaktischen Anwachs in :.; '-'ii Stufen statt tir.'*a· und einer zusätzlichen Iüc3ier:lif fusicn, v.r<--uif ;"ten·? wenn "coil πχ-αη^; ,lurch diffundierte Isolieraintn verlangt wird Auc-iTivloir- lässt sich .liesf.r Transistor gleichzeitig-mit anderen aktiven euer pajr.iven Elementen in dem gleichen Halbleiterkörper herstellen.
Die ai.'ei epitaktischen Jchiohten kennen -leiche oder ungleiche spezifische ','iderstandswerte aufweisen. Die an dc-r "berfläche :an;--re:n2ende Schicht kann einen spezifischen Widerstand in Abhängigkeit von den verlangten Eigenschaften der darin anzubringenden Basis haben. Dar spenifisühe Widerstand der an dem Substrat andrenaenien Schicht kann in Abhän^igVieit von den erwünschten Eigenschaften der Zone, die den Kollektor gegen das Substrat !isoliert-und r.it Rücksicht auf den durch diese Zone gemeinsam r.it der: Kollektor und der. Substrat gebildeten, parasitären Transistor bestimmt werden. In vielen Füllen sind die optimalen spezifischen Widerstände derart, dass einfachheitshalber zwei Schichten riiit gleicher Verunreini£un£skonzentration-.angebracht werden können.
Vorzugsweise wird'-die dem l'oHektar zuc';ehörendό Ober-
flä'chenzone in eir.er Form vorgesehen bei der die Üasis des Transistors ranz von den, durch die Oberflächenzone und die be rrabene Schicht gebildeten roliuktor unreben värd.
Auf diese Weise kann die Oberflächen des nn-t
1 0 9 8 3 4/1289 bad oxmNAL
FHK. 271.5.
"vi.:eher, .!er Basis und eier.: Kollektor rr.öVlichnt klein r;eh:.l trr. '..·'.rf.on, •„*o:;"irc:i die .Tel lekt'jr-.'-atsis Kapazi tat des Tranoist;rs besfihiv'in!: t wir·?.
Lie Basis des Transistors kann 'lurch einen ,-.n /Ior;. ...Ό Heizte-r angrenzender Teil J.er zuyar.rren'-ect t:. ten eritaktischen '"berfläüienac'iicht ^cuildet werden. In einer weiteren bevorzugten A*.:-.:führun T>f· rir. ies Verfahrens nach der Hrfin.'ur.^r wird die Basis ,jede ah w or. i.-st'..ns teilweise -lurch Diffusion eines 'JeMetes des einen T.eitföhiirkeit3typs von ier 'berfläche der zusamcengesetsten Cberflächenschicht her erhalten, wobei das erwähnte Gebiet über der ue.f^rabenen ffollektcrschicht liegt.
Auf dieae Weise wird, insbesondere Kenn da3 diffundierte Basisgebiet sich praktisch bis zx\ der begrabenen i'oliek to rs chicht erstreckt, ein Transictjr erhalten, der den Vorteil aufweist, dass die Basiszone eine Verunreiniitun^skonzentration mit einem Gradienten besitzt bei dem das infolge dieses Gradienten auftretende elektrische Feld die Ladungsträger in Riehtun - auf den Kollektor beschleunigt. Dies ist besonders wichtig, wenn der Itansistor bei hohen Frequenzen verwendet werden soll.
Weiterhin lässt sich auf diese Weise ein Transistor mit einer pnip-Struktur herstellen der eine gute Frequenz!:ennlinie, eine hohe Durchschlagspannung und eine hinreichend hohe Durchbruehspannung (punch-through voltage) aufweist indem zwischen der Tiffusionssteile der Basis und der des Kollektors eine dünne Schicht der ursprünglichen epitaktischen Cberflächenschicht mit sehr hohem Widerstand beibehalten wird. Jedenfalls ist es stets vorteilhaft, die isolierende Schicht zwischen dem Kollektor und der untenliegenden Schicht hinreichend dick zu machen, um den Einfluss des durch den Kollektor, die isolierende Schicht und das Substrat gebildeten parasitären Transistors praktisch
109834/1289
zu becei ti. ;en. lit Rücksicht darauf wird Ae Sicke des ersten, an dem Cubs trat angrenzenden Teils'der Oberflächenschicht vorzugsweise zwischen 1C und 1r) μπ .,gewählt.
Din Anv'endunc des Verfahrens nach der Erfindung ertcglichi ,^leichr.eiti- i:.it den vcrervrähnten Transi stören in der. gleichen Halblei tei körper dtirch .^r.'.'sctenteils miteinander zusanx.er.fall en :~e -Jehcnalutv-en andere aktive oder -. assive Vorrichtungen insbes-m:ere flcmplerr.entartransis'toren, FeLi-Kf i'tkt Transistoren und/oder Diolen :-.rft5ubrin;:en.
Die Erfin.Iun- betrifft-weiter' eine Hai blei tervorrich tun -r r.it einem Transistor, .Tie nach dem. er'finiunrs -enässen Verfahren hergestellt ist.
Die irfindun^ wird nachstehend an Hand beiliegender Zeichnun.·ν näher erläutert.
Die Fi;--, 1a bis 1d seiren schetnatisch iuersciinitte durch einen Halbleiterkörper in verschiedenen Herstellun~sstufen für pnp-Transistoren nach der Srfiniunf:, die ir.it einer. npn-Transistor verbunden sind.
Fi.r. 2 zeigt das Schaltbild eines Impeianztransforir.atcrs n:it einem pnp-.'ransistor nach der Erfindung, einem Feli-Effekt Transistor und einer Spannunrsbegrensungsdiodeg
Fig* 3 zeigt schematisch einen Schnitt durch einen Halbleiterkörper, in derr, eine Gruppe aktiver Elemente ζ.Ξ. der Schaltung nach Fig. 2 untergebracht ist.
' Die Kaskierungsschichten, z.J. Siliciumoxydschichten, die
nach aen verschiedenen thermischen .Behandlungen auf der Oberfläche gebildet werden, sind nicht dargestellt. Diese Schichten werden auch weiter unten nicht erwähnt, da deren Anbringung und die Herstellung der erforderlichen Fenster in den Diffusionsmaskierungsschichten durch in
109834/1289
Pin:. 271%
der Halbleitertechnologie übliche Verfahren erfolgen können.
3ei den Verfahren zur gleichzeitigen Herstellung eines pnp- un;l eines npn-'Pransistors nach den Pi-*. 1a bis 1d wird z.B. von einem p-Typ Siliciumsubstrat 20 ausgegangen, auf dem eine epitaktische η-Typ Schicht in zwei suksessiven, übereinander liegenden Schichten 22a und 2i.'b angebracht wird.
Vor deir. Anbringen der ersten η-Typ Schicht 22a werden V.jrdiffusionsgebiete für die Isoliergebiete 21a des p-Typs mit einer hohen Oberflachenkonsentration (weiter unten ρ -Gebiete genannt) auf dem ursprünglichen Substrat (Fig. 1a) angebracht.
Ferner kanr; auf dem Substrat ein Gebiet 23a zur Bildung einer begrabenen Schicht 23 für den Plollektor des ηρη-Transistors vorgesehen werden, wobei die Konzentration derart ist, dass die Zone 23 einen niedrigen spezifischen Widerstand und ein dem des Substrats entgegen -esetztes Leitfähigkeitstyp aufweist. Vorzugsweise aber wird das Gebiet 23a, wie die3 in Fig. 1b angedeutet ist, erst angebracht, nachdem die erste Schicht 22a angewachsen ist.
Ferner werden Gebiete 21b für die Isoliergebiete entsprechend den Gebieten 21a gleichzeitig mit den: Kollektor 24a des pnp-Transistors auf der epitaktischen Schicht 22a angebracht,
!fach dem Anbringen der zweiten epi taktischen Schicht 22b, die auch, wie die erste Schicht 22a, des n-Leitfähigkeitstyps ist, werden die Isoliergebiete 21c vorgesehen, die den Gebieten 21b und 21a entsprechen und die gleichzeitig mit der Kontaktzone 24b für den Kollektor des pnp-Transistors des ρ -Typs angebracht werden.
Darauf werden gleichzeitig die Diffusionen der Basis 25 des npn-Transistors und des Emitters 26 des pnp-Transistors (p-Typ
109834/1289
IAD OWGlNAL
PHlI. 2715.
Diffusionen) durchgeführt, worauf die Diffusionen des Emitters 2^ des npn-Transistors, der Kontaktzone 26 für den Kollektor des npn-Transistors und der Kontaktzone 29 für die Basis des pnp-Transistors erfolgen. Letztere Diffusionen sind des η -Typs mit hoher Oberflächenkonzentration.
Die Basis des pnp-Transistors ist eine epitaktische Basis« Bei einer anderen Ausführungform kann ein pnp-Transistor mit diffundier= ter Basis erhalten werden. Das Verfahren ist ähnlich mit Ausnahme einer η-Typ Diffusion von der Oberfläche der Schicht 22b hex in einem Gebiet, das über der begrabenen ICollektorzone 24a des npn-Transistors liegt.
Das beschriebene Verfahren zur gleichzeitigen Herstellung von Komplementartransistoren lässt sich mit der Herstellung anderer aktiver oder passiver Elemente, insbesondere von-Feld-Effekt Transistoren, Dioden, .Widerständen oder Kondensatoren vereinigen.
Die im Schaltbild der Fig. 2 dargestellte Schaltungsanordnung enthalt z.3. die verschiedenen, vorerwähnten Elemente. Diese ist die Schaltung eines Impedanztransformators mit Triftausgleich. Die Klemmen E sind die Eingangsklerairen und S bezeichnen die Ausgangsklemmen. Der Feld-Effekt Transistor T. mit einem η-Typ Kanal liefert eine hohe Eingangsimpedans. Ein Potentiometer P ermöglicht, die Vorspannung von T1 einzustellen, um einen Ausgleich des Trifts von T, mittels des Trifts eines pnp-Transistors T„ zu erzielen, während ein Widerstand R. zur Regelung des Verstärkungspegeld dient. Die Diode D polarisiert den Emitter des Transistors T_t dessen Kollektor mit einer der Klemmen S verbunden ist und einen sehr niedrigen, dynamischen Impedanzwert aufweist.
Fig. 3 zeigt schematisoh einen partiellen Schnitt duroh einen Halbleiterkörper, in dem die aktiven Elemente der Schaltung nach Fig. 2 d.h. ein pnp-Transistor, ein Feld-Effekt Transistor mit n-Typ
BAD -ORIGINAL
10-98.3 A/-1.289
"* I \J —
Kanal und ^ine Diode r.it schroffem Cber^ang angebracht sind. Die passiven Elemente kjnr.en in dern gleichen Halbleiterkörper ir. bokanntnr Weis?! angebracht verien. ,
Auf dem p-'i'yp 3iliciunk5"rper 3C 3 im' nacheinander zv.-ei epitaktische Schichten 31a und 31b angebracht, in deren Diclit-nri-jhtun^ in VTrrit«--her.(j beschriebener I.'eine drei I.rriier^ebiete zue ~:r.;ielen der Zonen 32 angebracht werden, die mit den- Substrat 30 isolierte Inseln W für jedes der Elemente urr.geben. Aus vordiffundierten Gebieten zwischen ion zwei epitaktischen Schichten wird die bet;rabene Elektrode 33 des Feld-Effekt Transistors ähnlich wie der begrabene Kollektor 34 des pnp-Tran3istors und die begrabene Schicht 35» welche die Ancf.e ler Diode bildet, eiudiffi.m iiert. Von der Cbjrfläche der Schioht 3Vo her werden die Kontaktzoen 37 'iea Kollektors des pnp-Transistors, die Kontaktzone 38 der Elektrode 33 lea Feld-Effekt Transistors un.1 die Kontaktzone y. der Anode ler Senerdiode gleichzeitig mit den an der Oberfläche angrenzenden Isoliergebieten eindiffundiert. Sine zusätzliche Diffusion wird zum Erzielen des Emitters 40 de3 pnp-Transi3tora und des Gebiete3 39 des Feld-Effekt Tranoistors durchgeführt. Eine weitere Diffusion ei-gibt darauf das Oberflächengebiet 42 der Diode, das als Kathode dient, und schliesslioh können auch die Kontaktaone 41 der Basis des pnp-Transistors, und die Kontaktaonen der Abfuhrelektrode 43 und der Zufuhrelektrode 44 des Peld-Effekt Transistors gleichzeitig eindiffundiert werden. Der vorstehend beschriebene Halbleiterkörper ist nur als Beispiel erwähnt. Selbstverständlich können ausser den erwähnten Elementen oder anstatt derselben in vereinigbarer Weise z.B. ein npn-Tranaistor, eine Diode mit einer Oberflächenschicht als Anode anstatt Kathode, ein Feld-Effekt Transistor mit eindiffundiertem p-Typ Kanal oder ein
1 098 34/126| BAD
ΓΙΠΪ. 2Μ5. - 11 -
pnp-7r'-vi.:i^· t: r - it <!1"Γί\ι>: iierior . .ir la a;v;e::r--cht wr>r-:en. Es können auch lic T:: η" lc :.·:'. .nion lv:r'.";)i I.'ut^r. j lc:* "in; :hnit te βτν-etzt vrerlen. Wenn die ν -.rervfVl.r. U π ^'itfr-'hi.y.i.-it.rtyre ".i!r,;.~':<:'h"t '..'^rlen, -: Fn πα η auch in den- -.Ti1-IlVn 'liilM'.'itcr': ".';tr Yert.:ir.i._-,"i";ro ~1··Γ..βη1ο erhalten -".reri^n. ■
7:«.l;riol3-.:^ice ^ricn lrioh-itoi.enl lir-, -wichtigsten Herstellung.; tuf en v/n 2wei k': -r.pler.eiitart-r.in.jiöt j ve η nach .!sr IZrfinlun.-* Taen: :rirli<.r., v.r. 'eiR-n -Ier rnr-"?ransistor ein^n iuroh -.las erv/ühnto Veri".hrc-:i ι 1 ■. "if:un :icj."tc-n I.olle-:t:r auf-reis t. ~iese Tranaist;ren ent-.··. .-οohon .leη in lon --1I:~. la bi.v 11 l~.r-erteilten Trr^nsict τβη.
Auf einer i.inkristall-Jiliciuir.iäoh.ei'be ir.it einer Dicke von ••■tv.'a LfiO „cc ies p-'IVps r.it eine:, -spe.nifischer/yridentand vjn etwa 5 "bis 1C h;-.cn (2Γ in Pi. ·. 1a' v:ir! auf i?r "her fläche' in den Tec ie ten, 21a. eine cr^te ■ Uorv.'rAif'f"i3irn des j* -'^zrpa iurcu-je-füiirt-, v:obei die Oberflächenk-Micentration .·'.·?r Yerunreinigvm/ 10 ' bis 1C- A-t/oc beträft. I.*ach ien Entfernen dor bei der diffusion· entstandenen
■'xytlschicht wird in beVrannter n'eise eine erste η-Τ^φ epitalctische
- 15 Ί'' ■
Schicht mit einer Vprunreinigrun^skcnaentration von etv:a 1C bis 10 '
At/cc ir.it einer Dicke von 1C bis 15 μπ (22a in Pi::· 1b) angebracht, Auf iieser ersten epitaktischen Schicht wird bei 23a
Oft "* A
Arsen mit einer '"'berflächenkonsentration von 10 bis 10~ At/cc diffundiert um eine η -Typ begrabene Schicht su bilien, die den Reihenwider-3tand des Kollektors des npn-'Ti-ansistors verringert.
Auf der gleichen ersten epitaktischen Schicht wird wiedei 3or in den -"'ebieten 21b entsprechend den Gebieten 21a mit der gleichen Oberflächenkonaentration wie die der Gebiete 21a diffundiert.
Gleichzeitig mit dieser zweiten Diffusion wird das ρ -Tyj
19 20 Gebiet ?4a mit einer Oberfläclienkonzentration von etwa 10 bis 10
1098 34/1289 ßAD
ΡΙΠΤ. 2715. - 12 -
At/co zur Bildung des "olloktora des pnp-Transistors eindiffundiert.
Darauf wird die bei der Diffusion auf äer ersten epitak— tischen Schicht entstandene Oxydschicht entfernt, worauf eine zweite epitaktische Schicht ies gleichen Leitfähigkeitstype und mit der gleichen Konsentration mit einer Dicke von 5 bis 10 |im angebracht wird (22b in Fi£. 1c).
Auf dieser zweiten epitaktiechen Schicht wird eine dritte
W jjordiffusion an den Stellen 21c entsprechend den Gebieten 21a und 21b durchgeführt. Während der verschiedenen Herstellungsstufen oder während einer letzten thermischen Behandlung treffen die drei ρ -Typ Gebiete 21a, b und c zusammen, wodurch die Isolierzonen 21 gebildet werden, welche die Ränder der Inseln darstellen, in denen die pnp- und npn-Tran3istoren untergebracht werden.
Gleichzeitig mit der dritten Bordiffusion wird Bor zum Erzielen der Kxmtaktzone 24b des Kollektors des pnp-Transistors auch mit einer Oberflächenkonznetration von etwa 10 " bis 10 At/cc eindiffundiert. Die Diffusionsζone 24b wird während dieser und der darauf erfol-
·
genden thermischen Behandlungen derart fortgesetzt, bis diese Zone 24b sich bis in die Zone 24a erstreckt und ein ununterbrochenes Gebiet 24 des ρ -Typs bildet.
Darauf wird Bor in den Gebieten 25 und 26 (Fig. 1o) mit einer Oberflächenkonzentration gleich etwa 1ü bis 1U " At/oo eindiffundiertj das p-ityp Gebiet 25 dient zur Bildung der Basis des npn-Transistors und das p-Typ Gebiet 26 zur Bildung des Qnitters des pnp-Tran- , sistors.
Darauf wird Phosphor in den Gebieten 27, 2ö, 29 (Fig. 1a)
+ 20 21
des η -Typs mit einer Oberflächenkonzentration von etwa 1ü bis 10
109834/1289 SAD original
' PHN. 2715.
■■■■■■.- 13 -
At/cc eindiffundiert. Das Gebiet 27 bildet den Emitter des npn-Tran3istors, und das Gebiet 28 die Ilontaktzone des Kollektors des n?n-Transistors und das Geoiet 29 bildet die Kontaktzone der Basis des pnp-Transistors. -
Die Vorrichtung wird durch Anbringung der Aus.^angskontakte durch Metallisierung s*B. durch Aufdampfung im Vakuum an den Stellen abgearbeitet, die den Kontakten des Kollektors, der Basis und des Emitters der zwei 'Transistoren entsprechen. Die Vorrichtung kann weiter in bekannter Weise mit einer üblichen bmhülluny versehen werden.
Selbstverständlich lassen sich die vorstehend beschriebenen Ausführungsformen im Kannten der Erfindung verschiedentlich abändern. Die beiden epitaktischen Schichten können a.B. verschiedene Do-.tierungskonzentrationen aufweisen und es können andere übliche Verunreinigungen verwendet werden.
109834/1289

Claims (1)

  1. !7iU570
    pin;. 2715. - 14 -
    PATEl-I T A J i ? R
    1. Verfahren zur Herstellung einer Halbleitervorrichtung
    mit einem Substrat des entgegengesetzten Leitfähigkeitstyps, auf dem aine aus zwei aneinander angrenzenden Schichten zusammengesetzte epitaktische Oberflächenschicht de3 einen Lei tfähi,-fceits typs angebracht ist, die in eine Anzahl gegeneinander isolierter In3eln aufgeteilt ist, in mindestens einer derselben ein Transistor nit einer Basis des einen
    ' Leitfähigkeitstyps und ir.it einer als kollektor dienenden Zone des entgegengesetzten Leitfähigkeitstyps untergebracht ist, welche Zone aus einem vordiffundierten an der Grenze zwischen den beiden erwähnten Schichten der zusammengesetzten Oberflächenschicht angebrachten Gebiet diffundiert ist, dadurch gekennzeichnet, dass die als Kollektor dienende Zone in Form einer gegen das Substrat isolierten begrabenen Schicht angebracht wird, während von der Oberfläche der zusammengesetzten Oberflächenschicht her eine dem Kollektor zugehörende Oberflächenzone bis in die begrabene Kollektorschicht diffundiert wird.
    ( 2, Verfahren nach Anspruch 1 dadurch gekennzeichnet, dass
    die dem KoIIeI:tor zugehörende Oberflächenzone in einer Form angebracht wird, bei der die iiasis des Transistors ganz von dem durch die erwähnte Oberflächenzone und die begrabene Schicht gebildeten Kollektor umgeben wird.
    3. Verfahren nach Anspruch 1 oder 2 dadurch gekennzeichnet,
    dass die liasis des Transistors durch Diffusion eines Gebiets des einen Leitfähigkeitstyps von der Oberfläche der zusammengesetzten Oberflächenschicht her erhalten wird, welches Gebiet über der begrabenen Kollektor· schicht liegt.
    . BAD ORIGINAL
    '109834/1119
    pier. 2715,
    - 15 -
    4. Verfahren nach einem der vorhergehenden Ansprüche da-
    duroh jekennseichnet, dass die beiden Schichten der zusammengesetzten Oberflächenschicht üurch. Schichten asit der gleichen Verunreini.^ungskonzentration uni iem gleichen spezifischen Widerstand jobildet werden, f. Verfahren nach einec it-r vorhercehenien Ansprüche dadurch ^eI:em:zeichnet, dass eine -susaninien^esetste Cberfla'chenschicht des
    15 1C n-Tj'ps mit einer Yerunreinigungskonsentraticn zwischen 10 und 10 " At/cc verwendet wir<I.
    6. Verfahren nach einem der vorhergehen!en Ansprüche dadurch fjekenr.seichnet, dass die an dem Substrat angrenzende Schicht der ."usanniengenetsten Oberflächenschicht eine Jiclce sv;ischen 10 und I5 iini hat.
    7. Ilalbleitervorrichtung mit einem Transistor, die durch ein Verfahren nach einein der vorhergehenden Ansprüche hergestellt ist.
    109834/1289
DE1764570A 1967-06-30 1968-06-28 Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren Expired DE1764570C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR112632 1967-06-30

Publications (3)

Publication Number Publication Date
DE1764570A1 true DE1764570A1 (de) 1971-08-19
DE1764570B2 DE1764570B2 (de) 1980-01-24
DE1764570C3 DE1764570C3 (de) 1980-09-18

Family

ID=8634219

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764570A Expired DE1764570C3 (de) 1967-06-30 1968-06-28 Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren

Country Status (10)

Country Link
US (1) US3595713A (de)
AT (1) AT299311B (de)
BE (1) BE717387A (de)
DE (1) DE1764570C3 (de)
DK (1) DK117846B (de)
ES (1) ES355602A1 (de)
FR (1) FR1559608A (de)
GB (1) GB1229293A (de)
NL (1) NL6808965A (de)
SE (1) SE331514B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758682A (fr) * 1969-11-10 1971-05-10 Ibm Procede de fabrication d'un transistor a socle
US3723200A (en) * 1970-01-26 1973-03-27 Ibm Epitaxial middle diffusion isolation technique for maximizing microcircuit component density
US3869321A (en) * 1972-01-20 1975-03-04 Signetics Corp Method for fabricating precision layer silicon-over-oxide semiconductor structure
JPS5942463B2 (ja) * 1972-09-22 1984-10-15 ソニー株式会社 半導体集積回路装置
DE2351985A1 (de) * 1973-10-17 1975-04-30 Itt Ind Gmbh Deutsche Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
DE2557911C2 (de) * 1975-12-22 1982-11-04 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen einer monolithisch integrierten Schaltung
JPS56103460A (en) * 1980-01-21 1981-08-18 Mitsubishi Electric Corp Semiconductor device
US4318759A (en) * 1980-07-21 1982-03-09 Data General Corporation Retro-etch process for integrated circuits
JPS6170758A (ja) * 1984-09-06 1986-04-11 シーメンス、アクチエンゲゼルシヤフト トランジスタ構造
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
DE19709724A1 (de) * 1997-03-10 1998-09-24 Siemens Ag Verfahren zur Erzeugung einer Transistorstruktur
TW512526B (en) * 2000-09-07 2002-12-01 Sanyo Electric Co Semiconductor integrated circuit device and manufacturing method thereof
US8920403B2 (en) * 2008-03-18 2014-12-30 Anthony Doerr Catheter with biologic adhesive injection ports and method of injecting biologic adhesive therewith
CN107887486B (zh) * 2017-09-26 2024-04-05 华润微集成电路(无锡)有限公司 一种光电晶体管及其制作方法

Also Published As

Publication number Publication date
DE1764570C3 (de) 1980-09-18
US3595713A (en) 1971-07-27
NL6808965A (de) 1968-12-31
BE717387A (de) 1968-12-30
GB1229293A (de) 1971-04-21
DK117846B (da) 1970-06-08
FR1559608A (de) 1969-03-14
AT299311B (de) 1972-06-12
SE331514B (de) 1971-01-04
ES355602A1 (es) 1970-03-01
DE1764570B2 (de) 1980-01-24

Similar Documents

Publication Publication Date Title
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE3720156A1 (de) Integrierte schaltung mit einem vertikal-mos
DE1764570A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtungen
DE1284517B (de) Integrierte Halbleiterschaltung
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE2757762C2 (de) Monolithische Kombination zweier komplementärer Bipolartransistoren
DE69117897T2 (de) Programmierbare Schutzschaltung und deren monolitische Ausführung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3785483T2 (de) Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren.
DE3044444A1 (de) &#34;monolithisch integrierte gleichrichter-brueckenschaltung&#34;
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2802799A1 (de) Aus einem silicium-einkristall hergestellter leistungstransistor mit minoritaetstraegern
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2604735A1 (de) Integrierter halbleiterbaustein
DE3010986A1 (de) Integrierte halbleiterschaltung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2101279C2 (de) Integrierter, lateraler Transistor
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2627922A1 (de) Halbleiterbauteil
DE2737503A1 (de) Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3026927C2 (de)
DE2728083A1 (de) Halbleiterdiode mit kollektorring fuer monolithische integrierte schaltung
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee