DE1564412A1 - Verfahren zur Herstellung von Feldeffekttransistoren mit isolierter Torelektrode - Google Patents

Verfahren zur Herstellung von Feldeffekttransistoren mit isolierter Torelektrode

Info

Publication number
DE1564412A1
DE1564412A1 DE19661564412 DE1564412A DE1564412A1 DE 1564412 A1 DE1564412 A1 DE 1564412A1 DE 19661564412 DE19661564412 DE 19661564412 DE 1564412 A DE1564412 A DE 1564412A DE 1564412 A1 DE1564412 A1 DE 1564412A1
Authority
DE
Germany
Prior art keywords
conductivity type
zones
cavity
gate electrodes
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661564412
Other languages
English (en)
Other versions
DE1564412B2 (de
DE1564412C3 (de
Inventor
Thomas Klein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1564412A1 publication Critical patent/DE1564412A1/de
Publication of DE1564412B2 publication Critical patent/DE1564412B2/de
Application granted granted Critical
Publication of DE1564412C3 publication Critical patent/DE1564412C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21C—MANUFACTURE OF METAL SHEETS, WIRE, RODS, TUBES OR PROFILES, OTHERWISE THAN BY ROLLING; AUXILIARY OPERATIONS USED IN CONNECTION WITH METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL
    • B21C23/00—Extruding metal; Impact extrusion
    • B21C23/21—Presses specially adapted for extruding metal
    • B21C23/211—Press driving devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21C—MANUFACTURE OF METAL SHEETS, WIRE, RODS, TUBES OR PROFILES, OTHERWISE THAN BY ROLLING; AUXILIARY OPERATIONS USED IN CONNECTION WITH METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL
    • B21C23/00—Extruding metal; Impact extrusion
    • B21C23/32—Lubrication of metal being extruded or of dies, or the like, e.g. physical state of lubricant, location where lubricant is applied
    • C—CHEMISTRY; METALLURGY
    • C10—PETROLEUM, GAS OR COKE INDUSTRIES; TECHNICAL GASES CONTAINING CARBON MONOXIDE; FUELS; LUBRICANTS; PEAT
    • C10M—LUBRICATING COMPOSITIONS; USE OF CHEMICAL SUBSTANCES EITHER ALONE OR AS LUBRICATING INGREDIENTS IN A LUBRICATING COMPOSITION
    • C10M7/00—Solid or semi-solid compositions essentially based on lubricating components other than mineral lubricating oils or fatty oils and their use as lubricants; Use as lubricants of single solid or semi-solid substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/062—Gold diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S2/00—Apparel
    • Y10S2/908—Guard or protector having a hook-loop type fastener
    • Y10S2/909—Head protector, e.g. helmet, goggles

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Nonlinear Science (AREA)
  • Organic Chemistry (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

EHB-31·464
AnsseSduns vents 1β
"Verfahren zur Herstellung von Feldeffekttransistoren mit isolierter Torelektrode".
Die Erfindung betrifft Feldeffekttransistoren mit isolierter Torelektrode und ein Verfahren zur Herstellung derselben.
Ea sind Schaltungsanordnungen mit p-n-p- und n-p-n-Feldeffekttransistoren mit isolierten Torelektroden bekannt und die vorliegende Erfindung bezweckt,ein Verfahren zur Herstellung einer Vorrichtung mit p-n-p- und n-p-n-Traneietoren anzugeben, wobei die p-Typ und η-Typ Zonen in eine» Einkrietallkörper untergebracht sind.
Gemäss einem ersten Merkmal der Erfindung wird bei einem Verfahren zur Herstellung einer Vorrichtung mit Feldeffektransietören mit isolierter Torelektrode eine Höhlung vorgesehen, die sich in einem Halbleiterkörper des einen Leitfähigkeit*-
909830/0811
PHB.31.464
type aber nicht durch diesen hin erstreckt, wobei Halbleitermaterial des anderen Leitfähigkeitetyps zum Ausfüllen dieser Höhlung epitaxial angewachsen und der Überschuss abgelagerten Materials entfernt wird, so dass ein Einkristallkörper erhalten wird, der einen Teil des einen Leitfähigkeitstype und as Ort der Höhlung einen Teil des anderen Leitfähigkeitstype besitzt, wobei zwei Zonen des anderen Leitfähigkeitetype in des Teil des einen Leitfähigkeitetyps zur Bildung von Zufluss- und Abflussionen und »wei Zonen des einen Leitfähigkeitstype in den Teil des anderen Leitfähigkeitetyps zur-Bildung von Za- und Abflusszonen untergebracht werden und ein Leitung*schiohtmuBter auf einer Isolierschicht auf dem Einkristallkörper zur Bildung von Gatterelektroden und zur Herstellung von Verbindungen mit den diffundierten Zonen und den Oatterelektroden angebracht werden*
Qeaäss eine« zweiten Merkmal der Erfindung werden bei einem Verfahren zur Herstellung einer Vorrichtung mit Feldeffekttransistoren mit isolierter Torelektrode zwei Höhlungen vorgesehen, die sich in einen Halbleiterausgangskörper des einen Leifähigkeitstype aber nicht ganz durch diesen erstrecken, wobei eine der Höhlungen ganz und die andere Höhlung nur teilweise mit Halbleitermaterial des anderen Leitfähigkeitstyps epitaxial ausgefüllt werden und Halbleitermaterial des einen Leitfähigkeitetype zum Ausfüllen der anderen Höhlung epitaxial abgelagert und der Überschuss abgelagerten Materials entfernt wird, so dass ein Einkristallkörper mit einem Teil, des einen
Leitfähigkeitstypj^und am Ort einer Höhlung einem Teil des
0/081 1
■; BAD
anderen LsitfSaigkeitetyps und am Ort dor andere» BSfaluiig fell des: ssde»a. L-eitf&higkaitstyps ringe um einaß isil einen Leitfaliigteitetyps ©Aalten wird, votes»! swei 2onea ©inen Leitfahigkeitstypiä in dem epitaxial abgelagerten Material am Ort einer Höhlung sur Bildung von Si- und Äbfluesso&ea · und zwei -Ζοκβϋ des anderen Leitfähigkeitetjps in dem epitaxial abgelagerten Material dee einen Leitffia'igkeitetypa am Ort der anderen HSfelujsg ser Bildung von M» lind Abfluss Bonen amgebraoht - werden, und ein: l^itungggishiehtiaustäZ' auf e.|nft Isolierechicbit auf des^SinkriatailkHrpiBr gur Büfc-'ig von Toralektroden tmd zur Eeratellusg vor» ¥«?1>ifiliäsigen mit 4m d;".ffuadierten Sonan und den Tor®lÄfr©dea äsgofefmht t?4M® ·" -
ir@s p*
Höhlung kann «m®
Das ¥®rfah2-ea
.Her«teilung von F#stk6riiti?E©ka|iiffi©istii si'i5"ÄS3P«a inoa «and n-p-n-FaläLeffekttr«ii@äotdren alt
und eignet aieli s.B« sub Erzielen kleiner mit Bolcfean Paaren»
Si© Vorrichtung kasrm mit ®iner und/oder einer Äasahl voa n-»p-n-Feldeffektteaneitt@sea nit isolierte» T®rel©ktr©d«B vereelien verden·
Sla® Äncftbl Ύο,η Höhlung©» kann für ®to Typ -ξ/ο» effekttransißtoren mit ieolisrten Torelektreden (n-p-a ode? ■p-n-p) angebraoSit WeSdQa0 wotüol jet© Höhlwag eia®n «sisslgea Transistor beeitst·
Sas Stntfernen νοία ΪΙ&'υο^ίαΆ vosa doü
dung einer Höhlung erfolgt oatspreefeend doa
909830/081 1
FBB.31.464 -4 -ten des Körpers«
Her Körper kann aus 8ilioiua bestehen und die Isolierschicht kann duroh Oxydation der Silioiunoberflaohe erhalten werden.
Die Höhlung(en) können sioh in dem Ausgangskörper von einer flachen Oberfläche diese Körpers her erstreoken· Dies erleiohtert das Entfernen des überschüssigen abgelagerten Materials s.B· duroh eechanieohes Polieren«
Das Halbleiterausgangskörper kann homogen sein·
Bei epitaxialea Anwache in einer Höhlung in einem p-Typ Körper oder in einer p^Pjrp Zone kann eine n+ Sohioht auf der Wand der Höhlung vorgesellen werden und bei epitaxialem AnwaohB in einem η-typ Körper oder in einer η-Typ tone kann eine pt-ZTyp Sohioht duroh Diffusion oder duroh vorhergehenden epitaxialen^ Anwaohs vorgesehen werden· '
Andere tinselteile Jconnen in dem Körper oder auf der Isoliersohioht angebraoht werden, um mittels eines Leitung*- mustere eine komplisiertere Vorrichtung «u ersielen.
Das Muster der leitenden Sohioht kann aus Metall, s.B. Aluminium bestehen*
Die Irfineiieg betrifft weiter Vorrichtungen mit Feldeffekttransistoren mit isolierten Torelektroden, die duroh ein Verfahren naoh der Irfindiltai hergestellt sind·
Die Erfindung wird nachstehend beispielsweise an Hand beiliegender Belohnung näher erläutert, in der
Fig.l einen Querschnitt lEngs der Linie I-I in Fig.2
Fig.2 eine Draufsicht und 909830/081 1 yiS*·* *ln Schaltbild einer ersten Aus führung« form und
Fi * einen Querschnitt, entepreofaend dem naoh Fig.l,
? BAD
i K fk A A
I ^ iy H/ <■"■; Ii
einer weelten AuBfShr«as®£@so is oiaes1 Gaiißsfeoiaa'feS'Q öoo
t q&
Widerstand ir©a 5 QhsteQQ ia SOssa siae?? 1BMVm ett-eiße© ^aos· eobnit'i von B0B. 2 o» wird sssa ®ia©s· Biekö -^&n £3oBe 30© ψ go läppt und ««Be dureb ?ttiBU»§ ρ©ϋβ^ΐΡ· β© dass eis© 5?®ia© struktur und ©in« plan© SpiegeloeearfISeSi© asaf· ©laes1 d©ff fliehen erhalten werden« Aue, ®in®n söicfet^ Kopp·? ie-sse©. säsfc laicht IOD Paare .von Feld®ffekt1*?an@iet@rdsi mit ie
Verstell«»« BiKfftOÄneiteharöisr fe«seäxSsak't sieb dio
B#sofer«iteiiü|| emf eile Ηβ3?»^«Ιϊι»δ i?oss ibis· Paar von franaietorea«
Bin© CtagrdBchioht wird auf den» Körper s»B» Erhitzung dee KSrpere in naseea Sauerstoff mit Waeaerdaapf^ bei 93° gealttigt während einer Stunde hei 1000° C Angebracht« Eine photo-empfindliche Maakierungasohioht wird auf der Oz^d« schioht angebracht und derart belichtetf daea ein Gebiet von etwa 100 u χ 130 u vor dw einfallenden Strahlung abgeaohirnt wird, Sie nicht belichteten Teile der Maskierung werden in einem Entwickler entfernt. Geeignete Maskierungaaaterialien sind bekannt und käuflich erhältlioh. In beetiuten Pillen kann die verbleibende, beliohtete Maekierungaachicht durch Backen erhärtet werden· Sie Oxydaohicht wird über ein QebieK
Q entfernt, daa den abgeaohimten Gebiet entaprioht, β·Β· duroh
oo itsung. Ein geeignetee Itseittel wird daduroh erhalten, das«
ο ein Oewichtateil Aamoniuafluorid an 4 Oewiohtateile Wasser
° zugesetzt wird, denen 3 Voluaennrozent 40^ Fluorwasserstoff-
säure zugesetzt wird« Danach wird Mittels eines- langsa» wirkenden Siliciumatzmittels, die Atsgeeobwindigksit betri|t
PHB.31.464 « 6 -
vorzugsweise 6 u/Min, eine Höhlung sit einer Tiefe von 12 u in dem Körper angebracht. Bin geeignete· Xtsmittels besteht aus 10 Volumenteilen 40 % Fluorwasserstoffsäure und 90 Volumenteilen 70 i» Salpetersäure.
Sine n+ Zone wird darauf in der Höhlung durch die Diffusion von Phosphor in die Wände untergebracht. Der verbleibende Teil des Körpers wird von der Einwirkung des Phosphors mittels einer Oxydschioht abgeschirmt. Die Phosphordiffusion erfolgt dadurch) dass Stickstoff mit einer Geschwindigkeit von 20 oc/Min duroh Fhosphoroxychlorid bei 15° C durchgeleitet und Stickstoff mit einer Geschwindigkeit von 200 oo/Min dem erhaltenen Gasgemisch cugesetst wird, wonach das ganse über den Halbleiterkörper geleitet wird. Bei der Diffusion wird der Körper auf 1050° C wahrend 30 Minuten erhitst.
ν Der verbleibende Teil der Oxydsohioht wird darauf duroh Xtsung entfernt.
Die Tiefe der Höhlung wird durch Messung geprüft. Die Oberfläche des Körpers wird zum epitaxialen Anwache vorbereitet.
Dies kann durch Bntftttung in Trichlorethylen, Kochen in 70 £ Salpetersäure, entfernen der erhaltenen Oxydsohioht mittels Fluorwasserstoffdampf und Waschen in destilliertem und entionisiertem Wasser erfolgen.
Der so vorbereitete Körper wird in einen Ofen geführt und mit einer η-Typ epitaxialen Schicht versehen, welohe die Höhlung nahesu vollkommen ausfüllen kann· Die Aussenflache der epitaxialen Sohioht entspricht den Konturen der KSrperoberflX-che« Der epitaxiale Anwache kann duroh Srhitsung des Körpers auf eine Temperatur von 1250° C mittels Hoohfrequenserhitsung in einem Ofen in einer Atmosphäre sehr reinen Wasserstoffes
1 BAD ORIGINAL
»4*4
erhalten werdest» Siliciuntetraelilosid «ad α ine kleine Piiospkortriciilorid w®rdta ia die AttsespMr» ia Of©a ©isaga« führt» so dass durch die Reaktion mit- des Wasserstoff oisa© piaosphor-do tierte, epitaxial© Silieiumsohioht #3,iaalt®sa wird deren spezifischer fideretaad 2 Qha
Fach dem epitaxial·». Mmmhtt wird
dem Cfen * entfernt und p©3,4«rt» bie di© Obarfilöfee glatt ist der Uisfang dee p-n Otoergaag®« mm Ort d#» ®Shiiiag SEi1S ein©» geeignetes Htiaitt»! aiohtbai1 wijida Die attmig* Äa bringung der a* 3cki©li·! iaxskt de© 9-a Ütsergaag leioÄte»
lach dea Sntffettta iiad I@eheis iss 70 S wird wieder Gaste Oa^deojic&^ aiaf 4ss K
von Bor ia das
Sie kiaiaca
von 20 |i Itö 7 'J
>-i. rs?-?, />Lteca$o
tibes? eine ll®agfi B^s&a mir di
13rp©r fli
äinreicfeoade aifÄaiesas^äef« -won
Bio S&nnter «esde» ■geseliloßaen,- isö, swei rs2Mat> ia QineD ÄbßOead v©a 1'3 m angebraekt sms ΐ4ί?£ΐΒΒ£θΞ. per. Bas Phßopkor tJisti o.si -:l£,o v^j Eins aiispoicdosii1.-
i^o^ er·? 3^©
oaw®@feseB ^©a
4© |a.s 2©
wojKÜt© is βΌΣ?
iToiLo©
go2,
1; Miaut SB o?h:,u
FHB. 31.464
Der verbleibend· feil der Oxidschicht wird durch Xteung entfernt und ee wird eine neue Oxidschicht durch Irhitsung des Körpers in einer Atmosphäre trooknen Sauerstoffes bei 1200° C vorgesehen.Sie Osydschioht kann eine Dicke von 1000 bis 2000 % haben, indem während 15 Minuten bsw. einer Stunde erhitst wird.
In der Oxydschioht werden Fenster sum Anbringen von Kontakten auf den diffundierten η-Typ und p-Typ Zonen auf den p-Typ Körper und auf dem epitaxial abgelagerten n-fyp Material vorgesehen. Der obenerwähnte Anwachs und die Diffusion erfolgen auf einer Seite der Platte.
Die Oxidschicht wird auch von der anderen Seite der Platte entfernt und auf dieser anderen Seite wird QoId bis «u einer Tiefe von einigen Hundert Ϊ aufgedampft. Dei Körper wird auf 950° C während einer Stunde erhitstt um das QoId in die. Platte eindiffundieren zu lassen, worauf das überschüssige Gold in Königswasser weggeätzt wird. Diese andere Seite wird darauf wieder gelappt und ein Gemisch aus P2O5 und B2O3 in Glycerin suspendiert wird darauf angebracht. Der Körper wird dann auf 85O0 C während einer Stunde erhitst, um das Auediffundieren unerwünschten» schnell diffundierten Metalles e.B. Kupfers au erleichtern. Die Erhitzung des angebrachten P2O5 greift die zurückbleibende Oxydschioht gewiseermassen an. Venn eine h8he re Stabilität der Vorrichtung verlangt wird, können weitere
ο Massnahmen getroffen werden, um die Oberfläche der Oxydschicht
in ein phosphorhaltiges Glas umzuwandeln. to
^* Fach der Reinigung der Oberfläche z.B. durch fauchen
O0 des Körpers in ein Xt«mittel aus Amaoniumfluorid während 20
-* Sekunden wird eine Aluminiumschicht mit einer Dicke von 3000 8
, BAD
PHB.31.464 - 9 -
auf die Oxydschicht und das Halbleitermaterial in den Fenstern im Vakuum aufgedampft» Eine gute Haftung ergibt sich durch Erhitzung des Körpers auf etwa I5O0 C während der Anbringung des Aluminiums. Ein photo-empfindliches Material wird auf dem Aluminium angebracht, belichtet und entwickelt, so dass ein Muster von Verbindungen und zwei Torelektroden erhalten wird. Das überschüssige Aluminium wird durch ein Bad aus Phosphorsäure bei einer Temperatur über 30° C entfernt*
Die Fig.l und 2 zeigen eine fertige Vorrichtung mit einem μ-Typ Körper !,epitaxial abgelagertem, η-Typ Material 2, dessen Umfang in Fig.2 durch die gestrichelte Linie 3 angedeutet ist, einer n+ diffundierten Schicht 4, p-Typ diffundierten Zonen 5j η-Typ Zonen 6 und einer Oxydschicht 7» Aluminium-Tore leictroden 8 und 9 und Aluminiumleitungen sind vorgesehen. Die Leitung 10 stellt die Verbindung mit der Zuflusszone 5, die Leitung 11 die Verbindung zwischen den Torelektroden 8 und 9, die Leitung 12 die Verbindung zwischen den Abflusszonen 5 und 6, die Leitung 13 die Verbindung mit der Abflusszone 6 und die Leitungen 14 und 15 die Verbindungen mit den Zonen 2 bzw. 1 her.
Fig.3 zeigt ein Schaltbild der Vorrichtung nach den Fig.l und 2. Ein solches Schaltbild ist allgemein bekannt und kann ein Schaltkreis für Schaltzwecke mit einem zusätzliches
ίο Paar von Feldeffekttransistoren mit isolierten Torelektroden
to genannt werden. Die Diffusion von Gold in den Körper, wie vor-ω stehend erwähnt, liefert solche Oberfläoheneigenschaften des o K'drpers 1 und des abgelagerten Materials 2 unter der Oxydschicht,
-* dass, wenn eine der Gatterelektroden in bezug auf eine der Zn-
CO O CO 00 CO O
Pp. 31.464 - 10 -
flusszonen Nullpotential fuhrt, praktisch kein Strom von den Zufluss zu dem Abfluss in dent betreffenden Transistor flieset. Die Teile 1 und 2 (Unterlagen) können auch vorgespannt werden. In einer verwickeiteren Schaltung mit einer Anzahl von Transistoren (z.B. 10, 11, 12), die Je einer gesonderten Höhlung rugehoren, können die epitaxial angewachsenen Unterlagen im Betrieb auf verschiedene Weise vorgespannt werden.
In der vorstehend geschilderten Vorrichtung können die spezifischen Widerstände des Körpers 1 und des angewachsenen Materials 2 ohne Schwierigkeiten innerhalb weiter Grenzen gewählt werden.
Es wird einleuchten, dass die zwei Transistoren in anderen als der vorerwähnten Schaltungen angewandt werden können, dass andere Einzelteile wie Transistoren, Dioden, WideretSnde und Kondensatoren in dem Körper und/oder auf der Oxidschicht 7 angebracht werden können und dass insbesondere andere p-n-p- und/oder n-p-n-Feldeffekttransistoren mit isolierten Torelektroden anwendbar sind. Wenn mehrere p-n-p- Feldeffekttransistoren mit isolierten Torelektroden angebracht sind, kann jeder derselben in einer gesonderten Zone aus η-Typ Material in einer gesonderten Höhlung untergebracht werden, um Streuwirkung zu verringern.
Obgleich vorstehend der epitaxiale Anwachs von n-Typ Material auf einem p-Typ Körper beschrieben ist, kann auch P-Typ Material auf einea η-Typ Körper angebracht werden. Die η-Typ Zonen 6 können auch auf epitaxialem Wege in zwei kleinen, zusätzlichen Höhlungen untergebracht werden, die zu diesem Zweck vorher während des epitaxialen Anwachses der η-Typ Zone
ΡΗΒ.31.464
' — 11 vorgesehen sind.
Sie vorerwähnten Abmessungen dienen als Beispiel. Wenn e.B.Hochleistungstransistoren erforderlich sind, lassen sich diese Abmessungen anders wählen*
Fig.4 teigt eine Zwischenstufe in einer Abart des Verfahrens, wobei gwei Feldeffekttransistoren mit isolierten Torelektroden in je einer Öffnung untergebracht sind· Faoh dem Anbringen dieser Offnungen, von denen ©isae tief©2? als di© andere ist, in einen Halbleiterkörper sit p-Typ Leitfähigkeit, wird epitaxial eine hinreichende Menge von n-Typ Material iß der untieferen öffnung und teilweise in der tieferen Offsung angebracht. Bax-saf uisu, $=%p Material epitaxial mm to»fßll®M der tieferen öffnung lsi iiiooos· ojagGsä^aaMo Iss epitaxialq Amrachs des p-iPyp Mat er IbIs kann in d©x> 3Sa» das a-fjp Maies?ie3.
vorstehend beschriebenen Weise s^fölgea, u?©eel J©d©@k ein Dampfdruck von Beoaboran(B],oHl4) am Ort d©» HShluiag erhalten wird, statt eiß@E Dampfdruekes von
Fig.4 zeigt den XSrper 20, das η-Typ, epitaxial £m<» gewachsene Material 21 und 22 und das p-Typ epitaxial angewachsene Material 23«, Xffi allgemeinen ist oe vorteilhafter; den epitaxialen Anwach@ ia vorstehend beschriebener Weis© durchzuführen, wobei ein überschuss angewachsenen Materials z.B. bis zu dem durch, die gestrichelte Linie 24 angedeuteten Pegel entfernt wird. Bas Entfernen kann in zwei Stufen ausgeführt werden, gewünschtenfalls jeweils nach jedea Anwachs. Darauf können p-Typ und η-Typ Zonen auf den epitaxial ange« brachten Material 21 bzw. 23, eine Isolierschicht und Tor«
909830/0811
FSB. 31.464 ι- 12 -
elektroden und Leitungen entsprechend den Fig.l und 2 angebracht werden. In dieser Vorrichtung wird die Streuvirkung noch veiter herabgemindert als in der Vorrichtung nach den Fig.l und
Die allgemeinen, an Hand der Fig.l, 2 und 3 geaachten Bemerkungen besiehen sich auch auf Fig.4·
909830/0811

Claims (1)

  1. PHB.31.464
    PATEKTANSPRUECHEl
    1» Verfahren zur Herstellung einer Vorrichtung mit Feldeffekttransistoren mit isolierten Torelektrode*!, d.g., das8 eine Höhlung in einem HalbleiterausgangskSrper des einen Leitfähigkeitetyps aber nicht durch diesen hin vorgesehen wird, wobei Halbleitermaterial des anderen Leitfähigkeitetyps epitaxial abgelagert wird, das die Höhlung ausfüllt, während das überschüssige, abgelagerte Material entfernt wird, so dass ein Einkristallkorper erhalten wird, der sinen Teil des einen Leitfähigkeitstype und am Ort der Höhlung einen Teil des anderen Leitfähigkeitstyps besitzt, wobei zwei Zonen des anderen Leitfähigkeitetype in dem Teil des einen Leitfähigkeitstyps zur Bildung von 2u- und Abflusszonen und zwei Zonen des einen Leitfähigkeitstyps in dem Teil des anderen Leitfähigkeitstyps zur Bildung von Za- und Abflusszonen untergebracht werden und ein Muster einer leitenden Schicht auf einer Isolier— 'schicht auf dem'Einkristalkörper sur Bildung von Torelektroden und Verbindungen mit diesen diffundierten Zonen und den Torelektroden angebracht werden·
    2. Verfahren zur Herstellung einer Vorrichtung mit Feldeffekttransistoren mit isolierten Torelektroden, d.g., dass zwei
    Höhlungen in einem Halbleiterausgangskörper des einen LeitfShigco
    keitstyps aber nicht durch diesen hin vorgesehen werden, wobei co
    £° Halbleitermaterial des anderen Leitfähigkeitstyps epitaxial der-
    \ art angebracht wird, dass eine der Höhlungen ausgefüllt und die
    andere Höhlung nur teilweise gefüllt wird, während Halbleiter- -* material des einen Leitfähigkeitetyps epitaxial zum Ausfüllen der anderen Höhlung angebracht wird und das überschüssige, ab-
    PHB.31.464 - 14 -
    gelagerte Material entfernt wird, so dass ein Einkri staukörper erhalten wird, der einen Teil des einen Leitflhigkeitetyps und am Ort der eine Höhlung einen Teil des anderen LeitfShigkeitstyps und an Ort der anderen Höhlung einen Teil des anderen Leitfähigkeitetyp» rings um einen Teil des einen Leitfähigkeitetype besitzt, wobei zwei Zonen des einen Leitfähigkeitstype in dem epitaxial angewachsenen Material am Ort der eine Höhlung zur Bildung von Zu- und Abflueszonen und zwei Zonen des anderen Leitfähigkeitstype in dem epitaxial angewachsenen iiaterial des einen LeitfShigkeitstyps am Ort der anderen Höhlung zur Bildung von Zu- und Abfluββzoneη angebracht werden, und ein Muster einer Leitungsschicht auf einer Isolierschicht auf dem EinkristallkSrper zur Bildung von Torelektroden und Verbindungen mit diesen diffundierten Zonen und den Torelektroden angebracht werden.
    3. Verfahren nach Anspruch 1 oder 2, d.g., dass mindestens der letzte Arbeitsvorgang zum Anbringen der HBhlung durch ein Itaverfahren gebildet wird.
    4· Verfahren nach einem der vorangehenden Ansprüche, d.g., dass eine Anzahl von p-n-p- und/oder eine Anzahl von n-p-n-Feldeffekttransietoren mit isolierter Torelektrode angebracht werden.
    ο 5. Verfahren nach einem der vorhergehenden Ansprüche,
    d.g., dass eine Anzahl von Höhlungen für einen Typ Feldeffekt- ^ transistors (n-p-n oder p-n-p) mit isolierten Torelektroden
    oo vorgesehen werden und in jeder Höhlung einen gesonderten -4 Transistor angebracht wird.
    6. Verfahren naoh einem der vorhergehenden Ansprüche,
    ORIGINAL !NSPECTED
    PKB.31.464 - 15 -
    d.g., dass das KSrper aus Silicium besteht und die Isolierschicht durch Oxydation der SiIiciumoberflache erhalten wird. 7« Verfahren nach einem dar vorhergehenden Ansprüche, d.g., dass die H8hlung(en) sich in dem AusgangekSrper von einer planen Oberfläche desselben her erstrecken, 8. Verfahren nach einem der vorhergehenden Ansprüche, d.g., dass das Entfernen des überschüssiges, abgelagerten Materials durch mechanisches Poliere» e?£©igto 9· Verfahren nach einem der vorhergehenden Än&psrüefeo 8 d.g., d~aiS8 der Halbleiterausg&ngskBrpter hoaogen ist·
    10. Verfahren nacfc einem der vorhergehenden Ansprüches d.g., dass des? ©pitaxialo towaslaa in elaer IShlung in ®ia*a p-Typ Körper oder 2©ao £■:' üiki£$kst w&& oisao si-><=iei,ä@kt ossi? Winden der HBfelung angefeyaskt Wi^i0
    11. " Verfahren nacfe eines der
    d.g., dass der epitaxial® Anwaohs in ®in@@ Zone erfolgt und dass ein© p+-Sohiciat auf den ¥Snd®a HShlung angebracht wird.
    12. Verfahren nach Anspruch IO oder IX1 d.g»9 dass n+- und/oder P+-Schicht®a dureh Biffusion erhalten werd«no 13· Verfahren nach ©inaa de? vorhergehenden Αηερ^9βίι©9 d.g·, dass ander® ΙϊώεθΙ^θΙΙθ in des KBrpe? und/oder aiaf der Isolierschicht angebracht ^©s-den.
    14. Vorrichtung mit Feldeffekttransistoren alt isolierten Gatterelektroden? die diir-eäa eis Verfahren nach einem de? vorhergehenden Ansprüche hergestellt ist. .
    909830/0811
DE1564412A 1965-06-22 1966-06-18 Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren Expired DE1564412C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2634065 1965-06-22
NL6606083A NL6606083A (de) 1965-06-22 1966-05-05

Publications (3)

Publication Number Publication Date
DE1564412A1 true DE1564412A1 (de) 1969-07-24
DE1564412B2 DE1564412B2 (de) 1974-04-04
DE1564412C3 DE1564412C3 (de) 1974-10-24

Family

ID=26258202

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19661564410 Pending DE1564410A1 (de) 1965-06-22 1966-06-18 Zusammengesetzte Halbleitervorrichtung
DE1564412A Expired DE1564412C3 (de) 1965-06-22 1966-06-18 Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19661564410 Pending DE1564410A1 (de) 1965-06-22 1966-06-18 Zusammengesetzte Halbleitervorrichtung

Country Status (10)

Country Link
US (1) US3456169A (de)
AT (1) AT276486B (de)
BE (2) BE682881A (de)
BR (2) BR6680592D0 (de)
CH (2) CH495633A (de)
DE (2) DE1564410A1 (de)
DK (2) DK118356B (de)
ES (1) ES328172A1 (de)
NL (2) NL6606083A (de)
SE (2) SE335388B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577043A (en) * 1967-12-07 1971-05-04 United Aircraft Corp Mosfet with improved voltage breakdown characteristics
US3894893A (en) * 1968-03-30 1975-07-15 Kyodo Denshi Gijyutsu Kk Method for the production of monocrystal-polycrystal semiconductor devices
US3518750A (en) * 1968-10-02 1970-07-07 Nat Semiconductor Corp Method of manufacturing a misfet
US3753803A (en) * 1968-12-06 1973-08-21 Hitachi Ltd Method of dividing semiconductor layer into a plurality of isolated regions
US3660735A (en) * 1969-09-10 1972-05-02 Sprague Electric Co Complementary metal insulator silicon transistor pairs
US4015281A (en) * 1970-03-30 1977-03-29 Hitachi, Ltd. MIS-FETs isolated on common substrate
FR2112024B1 (de) * 1970-07-02 1973-11-16 Commissariat Energie Atomique
US3694704A (en) * 1970-09-28 1972-09-26 Sony Corp Semiconductor device
US3770498A (en) * 1971-03-01 1973-11-06 Teledyne Semiconductor Passivating solution and method
US3838440A (en) * 1972-10-06 1974-09-24 Fairchild Camera Instr Co A monolithic mos/bipolar integrated circuit structure
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
US4251300A (en) * 1979-05-14 1981-02-17 Fairchild Camera And Instrument Corporation Method for forming shaped buried layers in semiconductor devices utilizing etching, epitaxial deposition and oxide formation
JPS55160443A (en) * 1979-05-22 1980-12-13 Semiconductor Res Found Manufacture of semiconductor integrated circuit device
JPS5978555A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 半導体装置
US4609413A (en) * 1983-11-18 1986-09-02 Motorola, Inc. Method for manufacturing and epitaxially isolated semiconductor utilizing etch and refill technique
US4636269A (en) * 1983-11-18 1987-01-13 Motorola Inc. Epitaxially isolated semiconductor device process utilizing etch and refill technique
JP3528750B2 (ja) * 2000-03-16 2004-05-24 株式会社デンソー 半導体装置
DE102020213385A1 (de) * 2020-10-23 2022-04-28 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3243323A (en) * 1962-06-11 1966-03-29 Motorola Inc Gas etching
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3341755A (en) * 1964-03-20 1967-09-12 Westinghouse Electric Corp Switching transistor structure and method of making the same
US3340598A (en) * 1965-04-19 1967-09-12 Teledyne Inc Method of making field effect transistor device

Also Published As

Publication number Publication date
DE1564410A1 (de) 1969-10-16
CH486777A (de) 1970-02-28
AT276486B (de) 1969-11-25
CH495633A (de) 1970-08-31
DK118356B (da) 1970-08-10
BR6680608D0 (pt) 1973-12-26
BE682942A (de) 1966-12-22
SE335388B (de) 1971-05-24
NL6608425A (de) 1966-12-23
DK117722B (da) 1970-05-25
BR6680592D0 (pt) 1973-12-26
ES328172A1 (es) 1967-08-16
DE1564412B2 (de) 1974-04-04
NL6606083A (de) 1967-11-06
DE1564412C3 (de) 1974-10-24
BE682881A (de) 1966-12-21
SE333412B (de) 1971-03-15
US3456169A (en) 1969-07-15

Similar Documents

Publication Publication Date Title
DE1564412A1 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit isolierter Torelektrode
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1696092A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen unter Anwendung eines selektiven elektrolytischen AEtzverfahrens
DE112014006427T5 (de) Herstellungsverfahren für Rückkontakt-Solarzellen
DE6606541U (de) Halbleiteranordnung
DE1812129A1 (de) Verfahren zum Zerteilen einer Halbleiterscheibe
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1236083B (de) Legierungsverfahren zum Herstellen von Anschluessen an Halbleiterbauelementen
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE2048482A1 (de) Feldeffekttransistor mit kurzem Kanal
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE1901186B2 (de) Verfahren zur herstellung einer feldeffekttransistoren und bipolar- transistoren enthaltenden integrierten halbleiterschaltung
DE2306842C3 (de) Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
DE3625742A1 (de) Integrierte cmos-schaltung und verfahren zum herstellen der schaltung
DE1814747A1 (de) Verfahren zum Herstellen von Feldeffekttransistoren
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
DE2650865A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
AT267611B (de) Verfahren zur Herstellung einer Vorrichtung mit Feldeffekttransistoren mit isolierten Steuerelektroden
DE1614773C3 (de) Verfahren zum Herstellen einer SotarzeWe
DE1816084C3 (de) Verfahren zum Herstellen eines aus Silicium bestehenden Halbleiterbauelements
DE1589975C3 (de) Verfahren zum Herstellen von Kontaktmetallisierungen bei Halbleiterbauelementen
DE2437197A1 (de) Halbleiteranordnung und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)