DE1236083B - Legierungsverfahren zum Herstellen von Anschluessen an Halbleiterbauelementen - Google Patents

Legierungsverfahren zum Herstellen von Anschluessen an Halbleiterbauelementen

Info

Publication number
DE1236083B
DE1236083B DEW34577A DEW0034577A DE1236083B DE 1236083 B DE1236083 B DE 1236083B DE W34577 A DEW34577 A DE W34577A DE W0034577 A DEW0034577 A DE W0034577A DE 1236083 B DE1236083 B DE 1236083B
Authority
DE
Germany
Prior art keywords
layer
semiconductor
oxide layer
aluminum
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEW34577A
Other languages
English (en)
Inventor
Rudolf Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1236083B publication Critical patent/DE1236083B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49224Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

DEUTSCHES JmTWl· PATENTAMT
AUSLEGESCHRIFT
DeutscheKl.: 21g-11/02
Nummer: 1 236 083
Aktenzeichen: W 34577 VIII c/21 g
J 236 083 Anmeldetag: 25.Mai 1963
Auslegetag: 9. März 1967
Die Erfindung bezieht sich auf ein Legierungsverfahren zum Herstellen einer leitenden Verbindung mit einem ausgewählten Teil einer Oberfläche eines Halblekerkörpers, der auf seiner übrigen Oberfläche mit einer isolierenden Oxydschicht versehen ist.
Diese Oxydschicht, häufig eine Siliziumdioxydschicht, dient insbesondere bei den sogenannten planaren Halbleiterbauelementen dazu, die geometrische Form der pn-Übergänge und der Elektrodenanschlüsse auf der Oberfläche des Halbleiterkörpers zu definieren.
Nach einem bekannten Verfahren zur Herstellung derartiger Halbleiterbauelemente wird im Prinzip die Oxydschicht auf einer Oberfläche des Halbleiterkörpers erzeugt, mit einer Öffnung der gewünschten Abmessung versehen, das innerhalb der Öffnung frei liegende Halbleitermaterial zumeist im Diffusionsverfahren umdotiert und schließlich ein Kontaktmetall auf die Oxydschicht mit dem Ziel aufgedampft, es nachfolgend in das frei liegende Gebiet einzulegieren und einen niederohmigen Anschluß herzustellen.
Ein bevorzugtes Kontaktmetall für die Ausbildung eines niederohmigen Kontakts ist bekanntlich Aluminium, insbesondere wenn der Halbleiterkörper aus Silizium besteht; denn Aluminium bildet auf p-Gebieten im wesentlichen einen ohmschen Kontakt und ist außerdem — auch bei größeren Mengen — im Halbleitermaterial zu schwach löslich, um die Oberfläche eines entartet dotierten η-Gebiets im Leitungstyp umzukehren.
Das hierbei jedoch auftretende Problem ist, daß das Aluminium beim nachfolgenden Legierungsvorgang auch durch die Oxydschicht hindurch diffundiert und in das darunterliegende Halbleitermaterial einlegiert wird, so daß das Kontaktgebiet nicht auf den Bereich der Öffnung in der Oxydschicht begrenzt bleibt. Die Oxydschicht wirkt also gegenüber Aluminium nicht als Maske. Hierdurch wird es schwierig, Lage und Größe des Kontakts genau und reproduzierbar festzulegen, wodurch die Zuverlässigkeit und die Reproduzierbarkeit des Halbleiterbauelements beeinträchtigt wird.
Aus diesem Grunde war es bisher notwendig, vor dem Einlegieren des Aluminiums in den bloßliegenden Teil der Halbleiteroberfläche dafür Sorge zu tragen, daß sich auf der Oxydschicht kein Aluminium mehr befindet. Sowohl die Steuerung des Aufdampfvorgangs derart, daß Aluminium nur innerhalb der öffnung niedergeschlagen wird, als auch die nachträgliche Wiederentfernung des auf der Oxydschicht gut haftenden Aluminiums, wenn im ganzen aufge-Legierungsverfahren zum Herstellen von
Anschlüssen an Halbleiterbauelementen
Anmelder:
Western Electric Company, Incorporated,
New York, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. Fecht, Patentanwalt,
Wiesbaden, Hohenlohestr. 21
Als Erfinder benannt:
Rudolf Schmidt,
Warren Township, Ν. J. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 29. Juni 1962 (206 242)
dampft wird, stellen Maßnahmen dar, die ersichtlich zeitraubend, umständlich und teuer sind.
Aufgabe der Erfindung ist es, dem Abhilfe zu schaffen. Hierzu ist erfindungsgemäß vorgesehen, daß zunächst eine Palladiumschicht auf die Oxydschicht und die frei liegende Oberfläche des Halbleiterkörpers und anschließend eine Aluminiumschicht auf die Palladiumschicht aufgebracht wird und daß dann das Ganze auf zumindest die eutektische Temperatur von Aluminium und Halbleitermaterial während einer Zeitspanne erhitzt wird, die für die Legierungsbildung zwischen Metall und Halbleiter ausreicht, und schließlich das auf der Oxydschicht nicht haftende Metall von dieser entfernt wird.
Es wird also im Prinzip eine alummiumhaltige Metallbelegung verwendet, die zwar am Halbleitermaterial haftenbleibt, nicht aber, wie gefunden wurde, auf der Oxydschicht und die die weitere Forderung erfüllt, daß aus ihr das Aluminium bei den in Rede stehenden Legierungstemperaturen nicht in die Oxydschicht und damit auch nicht in das darunterliegende Halbleitermaterial eindiffundiert. Letzteres deshalb, weil sich zwischen dem Aluminium und dem Palladium eine stabile Metallverbindung ausbildet. Nach Durchführung des Legierens kann das überschüssige Metall, also das auf der Oxydschicht liegende Metall, auf einfachste Weise entfernt werden, beispielsweise durch leichtes Abbürsten u.dgl. Die Kontaktierung ist also auf das innerhalb der Öff-
709 518/387
nung in der Oxydschicht frei liegende Gebiet des Halbleitermaterials beschränkt. Außerdem ist ein. weiterer wesentlicher Vorteil der, daß bei der Herstellung mehrerer Kontakte auf der gleichen Halbleiteroberfläche, wie dies bei planaren Halbleiterbauelementen regelmäßig der Fall ist, die Kontaktierung aller Anschlüsse gleichzeitig durchgeführt werden kann.
Im folgenden ist die Erfindung an Hand der Zeichnung beschrieben. Es zeigt
F i g. 1 das Laufschema für ein beispielsweises Verfahren gemäß der Erfindung und
Fig. 2 und 3 je schematische Schnittansichten eines Halbleiterbauelements bei verschiedenen Fertigungsstufen nach dem erfindungsgemäßen Verfahren.
Selbstverständlich sind die Figuren nicht unbedingt maßstabsgerecht, da gewisse Abmessungen zur Erläuterung vergrößert dargestellt sind.
Der Block I der Fig. 1 deutet das Aufbringen einer elektrisch isolierenden Schicht auf eine Halbleiterscheibe an, wobei die Schicht schließlich bewirkt, eine Vielzahl von Kontakten gegeneinander zu isolieren. Für eine Siliziumscheibe stellt Siliziumdioxyd eine zweckmäßige isolierende Schicht dar. Der Block II deutet die Ausbildung einer Figur an, die wenigstens eine öffnung in der isolierenden Schicht enthält. Dies geschieht typischerweise durch photographische Verfahren. Wie im Block IIA angedeutet ist, werden durch diese Öffnungen Verunreinigungen eindiffundiert, um ein dotiertes Gebiet zu bilden, an dem ein elektrischer Anschluß hergestellt wird.
Eine Schicht, vorzugsweise aus Palladium, wird auf die Oberfläche aufgebracht, die sowohl die isolierende Schicht als auch den freigelegten Halbleiterkörper enthält, wie im Block III angedeutet ist. Dann wird eine Schicht aus Aluminium auf das Palladium aufgebracht, wie im Block IV angedeutet ist. Diese geschichtete Anordnung wird danach erhitzt, um eine stabile Legierung oder Verbindung zu bilden. Das Erhitzen ist im Block V angedeutet. Das auf dem Oxyd aufliegende restliche Metall wird leicht durch Abbürsten entfernt, wie es im Block VI angedeutet ist.
In der F i g. 2 ist ein Teil 10 einer Silizium-Halbleiterscheibe mit einem nach dem Verfahren der F i g. 1 aufgebrachten Kontakt dargestellt. Wenn auch der Kontakt so dargestellt ist, als habe er einzelne Schichten, so tritt doch nach der Erwärmung eine gewisse Vermischung der Materialien der Schichten ein, so daß der Kontakt der F i g. 3 die endgültige Anordnung besser wiedergibt. Der Hauptteil 10 hat η-Leitfähigkeit, doch ist ein Oberflächengebiet 11 mit p-Leitf ähigkeit vorhanden, in dem ein kleineres Oberflächengebiet 12 η-Leitfähigkeit besitzt. Die Oberfläche 13 ist anfangs vollständig mit einer Schicht aus Siliziumdioxyd 14 bedeckt, doch wird diese Schicht teilweise entfernt, um die Öffnung 15 auf einem Teil des Gebiets 11 und die Öffnung 16 auf einem Teil des Gebiets 12 zu bilden. Dann wird die Palladiumschicht 17 typischerweise durch Aufdampfen auf das Oxyd mit einer Dicke von etwa 2000 AE aufgebracht, wobei sie die Gebietell und 12 berührt, wo diese frei liegen. Die Aluminiumschicht 18 wird vorteilhaft auf die Palladiumschicht 17 mit einer Dicke von etwa 4000 ÄE aufgedampft.
Die obige Anordnung wird auf eine Temperatur oberhalb der eutektischen Temperatur von Aluminium und Silizium von 577° C erhitzt, wobei bei dieser Temperatur eine gewisse Menge des Palladiums
und des Siliziums ineinander diffundieren und die Gebiete 20 aus Siliziden an den öffnungen im Oxyd bilden. Gleichzeitig vermischen sich das Aluminium und das Palladium und bilden die auf den Gebieten 20 liegenden Gebiete 21, wo ein guter elektrischer Kontakt mit dem darunterliegenden Silizium mit Hilfe der Gebiete 20 hergestellt wird. Dann können durch herkömmliche Mittel leitende Drähte an diesen Gebieten befestigt werden. Die auf dem Oxyd ίο befindlichen Metallschichten vermischen sich ebenfalls während der Wärmebehandlung. Jedoch ist dieser Teil der Metallverbindung in der Zeichnung nicht dargestellt, da sie durch Abschälen oder auf andere Weise leicht entfernt werden können.
Bei einer speziellen Ausführung bestand die Scheibe 10 aus einer η-leitenden Siliziumscheibe mit einem Durchmesser von 2,5 cm und einer Dicke von 0,03 cm. Die Scheibe enthielt eine gleichmäßige Konzentration von IO17 Atomen Phosphor je ecm und ao hatte einen spezifischen Widerstand von etwa 0,1 Ohm · cm. Es wurde eine Siliziumdioxydabdekkung mit einer Dicke von 5000 AE durch bekannte Dampfoxydationsverfahren aufgebracht und geätzt, um ein Oberflächengebiet durch bekannte photographische Verfahren freizulegen. Das Gebiet 11 wurde mit einer Tiefe von 15000 AE durch Aufbringen und Eindiffundieren von Bor bei einer erhöhten Temperatur aus einem Dampf aus Boroxyd (B2O3) mit Hilfe bekannter Verfahren hergestellt. Eine weitere Oxydschicht wurde wieder aufgebracht und wieder geätzt, um ein kleineres Oberflächengebiet freizulegen. Anschließend wurde durch Diffusion in einem Dampf aus Phosphorpentoxyd (PoO5) bei einer erhöhten Temperatur das Gebiet 12 mit einer Tiefe von 5000 AE gebildet. In die Siliziumdioxydschicht wurde eine Öffnung geätzt, um einen Teil der Oberfläche des Gebietsll freizulegen. Auf die Siliziumdioxydschicht wurde eine Palladiumschicht von 4000 ÄE aufgedampft, die einen Kontakt an den freigelegten Stellen mit den Gebieten 11 und 12 herstellt. Auf das Palladium wurde eine Aluminiuinschicht von 2000 ÄE aufgebracht und die sich ergebende Anordnung etwa 5 Minuten lang auf etwa 750° C erhitzt. Durch herkömmliche Vergoldungsverfahren wurde ein elektrischer Kontakt mit der Oberfläche 22, der in der Figur nicht dargestellt ist, hergestellt.
Vorteilhaft werden die einzelnen Scheiben durch Teilung einer größeren Siliziumscheibe hergestellt, auf der zweckmäßig eine größere Anzahl von Systemen erzeugt werden.
Die relative Dicke der Palladium- und Aluminiumschichten ist nicht von großer Bedeutung, solange eine ausreichende Aluminiummenge vorhanden ist, die durch das Palladium in das Silizium diffundiert, bevor das Aluminium gänzlich in der Metallverbindung gebunden ist. Dadurch ist gewährleistet, daß das Gebiet des Kontakts mit dem darunterliegenden Silizium Aluminium enthält. Jedoch macht es diese Forderung nicht notwendig, daß die gesamte Palladiumschicht in der Metallverbindung gebunden ist. Dies kann der Fall sein, braucht es aber nicht. Wenn die gesamte Palladiumschicht an das Aluminium gebunden ist, haftet die Verbindung am Silizium, nicht aber an dem Siliziumdioxyd. Wenn etwas Palladium oder Palladiumsilizid übrigbleibt oder gebildet wird, bevor das ganze Palladium mit dem Aluminium verbunden ist, haftet das Palladium

Claims (1)

an Stelle der Metallverbindung an dem Silizium und nicht an dem Siliziumdioxyd. Patentansprüche:
1. Legierungsverfahren zum Herstellen einer leitenden Verbindung mit einem ausgewählten Teil einer Oberfläche eines Halbleiterkörpers, der auf seiner übrigen Oberfläche mit einer isolierenden Oxydschicht versehen ist, dadurch gekennzeichnet, daß zunächst eine Palladiumschicht auf die Oxydschicht und die frei liegende Oberfläche des Halbleiterkörpersund anschließend eine Aluminiumschicht auf die Palladiumschicht aufgebracht wird und daß dann das Ganze auf zumindest die eutektische Temperatur von Aluminium und Halbleitermaterial während einer Zeitspanne erhitzt wird, die für die Legierungsbildung zwischen Metall und Halbleiter ausreicht, und schließlich das auf der Oxydschicht nicht haftende Metall von dieser entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Mehrzahl unabhängiger Verbindungen mit dem darunterliegenden Halbleiter in einem einzigen Arbeitsgang hergestellt wird, indem von einer entsprechenden Mehrzahl Öffnungen in der Oxydschicht ausgegangen wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem Silizium als Halbleiterkörper und Siliumoxyd als die isolierende Oxydschicht verwendet werden, dadurch gekennzeichnet, daß das Erhitzen etwa fünf Minuten lang durchgeführt wird.
In Betracht gezogene Druckschriften:
Französische Patentschrift Nr. 1 254 861;
Proc IRE, November 1952, S. 1341/1342;
L. P. Hu nt er, »Handbook of Semiconductor Electronics«, 1. Auflage, 1956, Kap. 8, S. 13/14;
Gmelins Handbuch der Anorg. Chemie, Germanium, Ergänzungsband, 1958, S. 370/371.
Hierzu 1 Blatt Zeichnungen
709 518/387 2.67 © Bundesdruckerei Berlin
DEW34577A 1962-06-29 1963-05-25 Legierungsverfahren zum Herstellen von Anschluessen an Halbleiterbauelementen Pending DE1236083B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US206242A US3231421A (en) 1962-06-29 1962-06-29 Semiconductor contact

Publications (1)

Publication Number Publication Date
DE1236083B true DE1236083B (de) 1967-03-09

Family

ID=22765544

Family Applications (1)

Application Number Title Priority Date Filing Date
DEW34577A Pending DE1236083B (de) 1962-06-29 1963-05-25 Legierungsverfahren zum Herstellen von Anschluessen an Halbleiterbauelementen

Country Status (5)

Country Link
US (1) US3231421A (de)
BE (1) BE634311A (de)
DE (1) DE1236083B (de)
GB (1) GB1030927A (de)
NL (1) NL294675A (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1065192A (en) * 1963-09-03 1967-04-12 Rosemount Eng Co Ltd Pressure gauge
US3290127A (en) * 1964-03-30 1966-12-06 Bell Telephone Labor Inc Barrier diode with metal contact and method of making
US3325702A (en) * 1964-04-21 1967-06-13 Texas Instruments Inc High temperature electrical contacts for silicon devices
US3408237A (en) * 1964-06-30 1968-10-29 Ibm Ductile case-hardened steels
US3297921A (en) * 1965-04-15 1967-01-10 Int Rectifier Corp Controlled rectifier having shunted emitter formed by a nickel layer underneath an aluminum layer
US3442701A (en) * 1965-05-19 1969-05-06 Bell Telephone Labor Inc Method of fabricating semiconductor contacts
US3400308A (en) * 1965-06-22 1968-09-03 Rca Corp Metallic contacts for semiconductor devices
US3368124A (en) * 1965-12-09 1968-02-06 Rca Corp Semiconductor devices
US3492174A (en) * 1966-03-19 1970-01-27 Sony Corp Method of making a semiconductor device
US3445727A (en) * 1967-05-15 1969-05-20 Raytheon Co Semiconductor contact and interconnection structure
US3495324A (en) * 1967-11-13 1970-02-17 Sperry Rand Corp Ohmic contact for planar devices
US3629022A (en) * 1968-03-20 1971-12-21 Motorola Inc Use of platinum thin films as mask in semiconductor processing
US3642528A (en) * 1968-06-05 1972-02-15 Matsushita Electronics Corp Semiconductor device and method of making same
US3769688A (en) * 1972-04-21 1973-11-06 Rca Corp Method of making an electrically-insulating seal between a metal body and a semiconductor device
US3983284A (en) * 1972-06-02 1976-09-28 Thomson-Csf Flat connection for a semiconductor multilayer structure
US3894872A (en) * 1974-07-17 1975-07-15 Rca Corp Technique for fabricating high Q MIM capacitors
US3965279A (en) * 1974-09-03 1976-06-22 Bell Telephone Laboratories, Incorporated Ohmic contacts for group III-V n-type semiconductors
US4286277A (en) * 1977-11-22 1981-08-25 The United States Of America As Represented By The Secretary Of The Army Planar indium antimonide diode array and method of manufacture
JP2631369B2 (ja) * 1987-01-19 1997-07-16 三菱電機株式会社 半導体装置
US5563449A (en) * 1995-01-19 1996-10-08 Cornell Research Foundation, Inc. Interconnect structures using group VIII metals
DE19828846C2 (de) 1998-06-27 2001-01-18 Micronas Gmbh Verfahren zum Beschichten eines Substrats

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1254861A (fr) * 1955-11-04 1961-02-24 Fairchild Semiconductor Transistor et son procédé de fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2829422A (en) * 1952-05-21 1958-04-08 Bell Telephone Labor Inc Methods of fabricating semiconductor signal translating devices
NL191674A (de) * 1953-10-26
US2861230A (en) * 1953-11-24 1958-11-18 Gen Electric Calorized point contact electrode for semiconductor devices
NL121810C (de) * 1955-11-04
NL109817C (de) * 1955-12-02
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1254861A (fr) * 1955-11-04 1961-02-24 Fairchild Semiconductor Transistor et son procédé de fabrication

Also Published As

Publication number Publication date
NL294675A (de)
US3231421A (en) 1966-01-25
GB1030927A (en) 1966-05-25
BE634311A (de)

Similar Documents

Publication Publication Date Title
DE1236083B (de) Legierungsverfahren zum Herstellen von Anschluessen an Halbleiterbauelementen
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1200439B (de) Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
DE3135993A1 (de) "verfahren zur herstellung von kontakten mit geringem widerstand in halbleitervorrichtungen"
DE2729171A1 (de) Verfahren zur herstellung von integrierten schaltungen
DE1789106A1 (de) Halbleiteranordnung
DE2215357A1 (de) Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2142146B2 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
DE1806835C3 (de) Solarzelle und Verfahren zur Herstellung ihrer Kontakte
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3316417A1 (de) Solarzelle
DE1489250C3 (de) Transistor mit mehreren emitterzonen
DE1934859A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiteranordnungen
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1414538A1 (de) Unterschiedliche Leitfaehigkeitszonen aufweisende Halbleiteranordnung und Verfahren zu dessen Herstellung
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE1539853A1 (de) Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung
DE2112114C3 (de) Verfahren zur Herstellung eines Hochfrequenz-Planar-Siliziumtran sistors
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
DE3626598A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors in einer integrierten schaltung
DE1514673A1 (de) Verfahren zum Herstellen eines Transistors
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit