DE2437197A1 - Halbleiteranordnung und verfahren zur herstellung derselben - Google Patents

Halbleiteranordnung und verfahren zur herstellung derselben

Info

Publication number
DE2437197A1
DE2437197A1 DE19742437197 DE2437197A DE2437197A1 DE 2437197 A1 DE2437197 A1 DE 2437197A1 DE 19742437197 DE19742437197 DE 19742437197 DE 2437197 A DE2437197 A DE 2437197A DE 2437197 A1 DE2437197 A1 DE 2437197A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor wafer
circuit elements
wafer
bodies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19742437197
Other languages
English (en)
Inventor
Heinz Alfred Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2437197A1 publication Critical patent/DE2437197A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Halbleiteranordnung· und Verfahren zur Herstellung derselben.
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper, der auf zwei einander gegenüber liegenden Seiten Hauptflächen und quer zu den Hauptflächen Seitenflächen aufweist, wobei in dem Halbleiterkörper mindestens ein Schaltungselement gebildet wird, das mit elektrischen Anschlusspunkten versehen ist, die an der Oberfläche des Halbleiterkörpers voneinander durch eine elektrisch isolierende Schicht getrennt sind; weiterhin bezieht sich die Erfindung auf ein Verfahren zur Herstellung dieser Halbleiteranordnung.
Bei der Herstellung von Halbleiteranor.dnungen der eingangs genannten Art wird häufig von Halb—
509809/0760
29-6-1974.
leiterscheiben ausgegangen, in denen eine Vielzahl von Schaltungselementen gebildet wird. Danach, z.B. nach dem Anbringen metallischer Anschlusspunkte für die Schaltungselemente, werden die Halbleiterscheiben in einzelne, praktisch identische, die Schaltungselemente enthaltende Halbleiterkörper unterteilt.
Die Halbleiterkörper werden dann mit Anschlussleitern und gegebenenfalls mit einer Umhüllung versehen.
Die eingangs genannte Halbleiteranordnung
kann z.Bo eine whiskerlose Diode und das Schaltungselement kann eine planare Diode sein.
In der Praxis bilden sich, insbesondere
beim Unterteilen einer Halbleiterscheibe in Halbleiterkörper, keine Splitter, die Kurzschluss herbeiführen, z.B. dadurch, dass die Splitter einen unerwünschten leitenden Kontakt zwischen einem Anschlussleiter eines Diodengebietes und einem anderen Diodengebiet herstellen.
Die Erfindung bezweckt u.a. die Bildung
des obengenannten Kurzschlusses wenigstens in erheblichem Masse zu vermeiden. Ihr liegt die Erkenntnis zugrunde, dass dies möglich ist, wenn dafür gesorgt wird, dass gebildete Splitter an der Stelle ihrer Bildung an der Oberfläche eines Halbleiterkörpers fixiert werden.
Die eingangs genannte Halbleiteranordnung
ist nach der Erfindung dadurch gekennzeichnet, dass frei liegende Teile der Hauptflächen und der Seitenflächen
5Q9809/0760
29-6-1971»·.
- 3 —
mit einer Metallschicht versehen sind.
Vorzugsweise besteht die Metallschicht aus einer stromlos abgelagerten Niekelschicht.
Nickelschichten können stromlos auf übliche Weise auf Halbleiterkörpern und auf etwa vorhandenen metallischen Anschlusspunkten angebracht werden, wobei vermieden wird, dass das Nickel an elektrisch isolierenden Schichten haftet, und wobei ein unerwünschter elektrischer Kontakt zwischen den Anschlusspunkten verhindert wird.
Die Erfindung bezieht sich weiterhin auf
ein Verfahren zur Hei-stellung einer Halbleiteranordnung nach der Erfindung, bei dem von einer Halbleiterscheibe ausgegangen wird, in der eine Vielzahl von Halbleiterschaltungselementen gebildet wird, wonach die Halbleiterscheibe in die Schaltungselemente enthaltende Halbleiterkörper unterteilt wird, dadurch gekennzeichnet, dass die Halbleiterkörper einem stromlosen Metallisierungsvorgang unterworfen werden. ■
Dabei kann derart verfahren werden, dass
nach einer auf übliche Weise durchgeführten Unterteilung der Halbleiterscheibe in die Halbleiterkörper diese Körper z.B. in ein stromloses Vernickelungsbad eingetaucht werden.
Vorzugsweise wird die Halbleiterscheibe
z.B. mit Hilfe von Ultraschallschwingungen in einem stromlosen Metallisierungsbad in die Halbleiterkörper unterteilt,
509809/0-760
29-6-1972+.
Dadurch wird erreicht, dass nahezu sofort
nach der Bildung von Splittern beim Unterteilen der Halbleiterscheibe diese Splitter fixiert verden und Wanderung der Splitter praktisch unmöglich ist. Bei Anwendung eines stromlosen Vernickelungsbades wurde gefunden, dass das Nickel gut auf den bei der Unterteilung frisch gebildeten Oberflächen haftet und eine duktile Schicht bildet, wobei die Isolierschicht frei von Nickel bleibt.
Weiterhin bezieht sich die Erfindung auf
ein Verfahren, bei dem von einer Halbleiterscheibe ausgegangen wird, in der eine Vielzahl von Halbleiterschaltungselementen gebildet wird, wobei die Halbleiterscheibe mit Nuten versehen und dann gemäss diesen Nuten in die Schaltungselemente enthaltende Halbleiterkörper unterteilt wird, dadurch gekennzeichnet, dass die Oberflache der Halbleiterscheibe und der Nuten mit einer Metallschicht versehen wird.
Es hat sich herausgestellt, dass es zur
Verhinderung von Splitterbildung genügt, wenn nur die Oberflache der Nuten und nicht die ganze bei der Unterteilung der Halbleiterscheibe gebildeten Seitenflächen mit Metall überzogen wird.
Bei dem zuletzt genannten Verfahren kann die Halbleiterscheibe auf stromlosem Vege oder unter Stromdurchgäng, z.B. durch A-blagerung von Rhodium, metallisiert verden,
Die Erfindung wird nachstehend an einem
509 8.0 9/0760
29-6-197^·
Ausführungsbeispiel an Hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 schematisch einen Schnitt durch
einen Teil einer Halbleiteranordnung der* eingangs genannten Art,
Fig. 2 schematisch einen Schnitt durch
einen Teil einer Halbleiteranordnung nach der Erfindung, und
Fig. 3 schematisch eine Draufsicht auf
eine Anzahl Halbleiteranordnungen in einer Stufe der Herstellung nach dem erfindungsgemässen Verfahren.
Fig. 1 zeigt eine whiskerlose Diode mit
einem Siliciumkörper 1, der auf zwei einander gegenüber liegenden Seiten Hauptflächen 2 und quer zu den Hauptflächen 2 Seitenflächen 3 aufweist. Der Siliciumkörpei-1 enthält ein N -Typ Substrat k und eine N-leitende epitaktische Schicht 5, in der durch Diffusion einer den P-Typ herbeiführenden Verunreinigung ein Gebiet 6 erhalten ist, das mit dem übrigen Teil des Siliciumkörpers eine Diode bildet.
Die Diode ist mit elektrischen Anschlusspunkten 7 und 8 aus' einer Titansilber- bzw. Nickelsilbermetallisierung versehen. Die Anschlusspunkte 7 und 8 sind an der Oberfläche des Siliciumkörpers 1 durch eine elektrisch isolierende Siliciumoxidechicht 9 voneinander getrennt.
Die Anschlusspunkte 7 und 8 sind mit
50-9809/0760
29-6-197^
- 6
Anschlussleitern 10 und 11 versehen, die aus je einem Nickel-Eisen-Kern 12 und einem Kupfermantel 13 bestehen. Mit Λΐ± ist eine isolierende Glasumhüllung bezeichnet. Bei der noch zu beschreibenden Herstellung der planaren Diode können sich Splitter bilden, die z.B. eine leitende Verbindung zwischen der Oberfläche der epitaktischen Schicht 5 und dem Anschlussleiter 10 herstellen können, wodurch der PN-Übergang 15 kurzgeschlossen wird.
Um dies zu verhindern, sind nach der Erfindung frei liegende Teile der Hauptflächen 2 und der Seitenflächen 3 mit einer auf stromlosem Wege niedergeschlagenen Nickelschicht 16 versehen (siehe Fig. 2).
Auch die Anschlusspunkte 7 und 8 können
mit einer Nickelschicht 16 überzogen sein. Die Nickelschicht 16 fixiert bei der Herstellung gebildete Splitter.
Bei der Herstellung wird von einer mit einer epitaktischen Schicht versehenen N —leitenden Siliciumscheibe 31 ausgegangen (Fig. 3), auf der auf übliche Weise eine elektrisch isolierende Siliciumoxidschicht 9 gebildet wird, die mit Hilfe einer Photoätztechnik mit Fenstern 32 an den jenigen Stellen versehen wird, an denen die Scheibe 31 nachher in Siliciumkörper unterteilt wird, während diese Isolierschicht weiter mit Fenstern 33 zum Diffundieren der den P-Typ herbeiführenden Verunreinigung versehen wird. Bei der Diffusionsbehandlung werden die Gebiete 6 und I7 gebildet. Die Gebiete 6 werden auf übliche Weise mit elektrischen
5098.09/0760
Anschlusspunkten 7 vorsehen, gleich wie das Substrat der Siliciumscheibe 31· Dann wird die Siliciumscheibe längs der Linien 34 und 35 in Siliciumkörper z.B. durch Kratzen und Brechen unterteilt. Nach der Erfindung werden die Siliciumkörper einem stromlosen Metallisierungs- z.B. Vernickelungsvorgang unterworfen.
Dazu kann ein an sich bekanntes stromloses
Vernickelungsbad verwendet werden. Dabei werden z.B. die Siliciumkörper 5 Minuten lang bei 900C in ein Vernickelungsbad eingetaucht. Anschliessend werden die Siliciumkörper 10 Minuten lang auf 5100C in einer nicht-oxidierenden Atmosphäre erhitzt, um aus dem Nickelbäd niedergeschlagenen Phosphor zu entfernen und die Haftung der Nickelschicht zu verbessern. Schliesslich werden die Siliciumkörper noch 3 Minuten lang bei 9O0C im Vernickelungsbad behandelt, um eine frische Nickeloberfläche und somit einen niedrigen Kontaktwiderstand mit den Anschlussleitern zu erhalten. Die erhaltene Nickelscliicht weist eine Dicke von einigen Zehnteln eines Mikrons auf.
Vorzugsweise'erfolgt die Unterteilung der Halbleiterscheibe in dem stromlosen Metallisierungsbad z.B. mit Hilfe von Ultraschallschwingungen. Stromlos abgelagertes Nickel z.B. haftet oft besonders gut an frisch gebildeten Bruchflächen, also gerade an denjenigen Stellen, an denen sich Splitter bilden können.
Auf übliche Weise werden die Siliciumkörper mit Anschlussleitern und einer Umhüllung versehen.
50-9809/0760
29-0-197^·
τ 8 -
Es hat sich herausgestellt, dass der Anschluss infolge Kurzschluss durch Splitter bei Halbleiteranordnungen nach der Erfindung oft um eine Grössenordnung niGdriger als bei bekannten Halbleiteranordnungen ist.
Es ist einleuchtend, dass sich die Erfindung nicht auf das beschriebene Ausführungsbeispiel beschränkt, sondern dass im Rahmen der Erfindung viele Abwandlungen möglich sind.
So braucht die Unterteilung der Halbleiterschicht nicht durch Kratzen und Brechen zu erfolgen, sondern können z.B. durch Sägen oder unter der Einwirkung eines Laserstrahls in der Halbleiterscheibe Nuten gebildet werden, wonach die Halbleiterscheibe längs dieser Nuten in die Halbleiterkörper unterteilt wird.
Nach der Bildung der Nuten und vor der
Unterteilung wird die Oberfläche der Halbleitprscheibe und der Nuten mit einer Metallschicht versehen. Eine derartige Metallschicht kann z.B. durch elektrolytische Ablagerung von Rhodium angebracht werden.
509 809/076 0

Claims (5)

PATENTANSPRÜCHE .
1. J . Halbleiteranordnung mit einem Halbleiterkörper, der auf zwei einander gegenüber liegenden Seiten Hauptflachen und quer zu den Hauptflachen Seitenflächen aufweist, wobei in dem Halbleiterkörper mindestens ein Schaltungselement gebildet wird, das mit elektrischen Ansclilusspunkten versehen ist, die an der Oberfläche des Halbleiterkörpers durch eine elektrisch isolierende Schicht voneinander getrennt sind, dadurch gekennzeichnet, dass frei liegende Teile der Hauptflächen und der Seitenflächen mit einer Metallschicht versehen sind.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Metallschicht aus einer stromlos abgelagerten Nickelschicht besteht.
3. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1 oder 2, bei dem von einer HaIbleiterscheibe ausgegangen wird, in der eine Vielzahl von Halbleiterschaltungselementen gebildet wird, wobei die Halbleiterscheibe dann in die Schaltungselemente enthaltende Halbleiterkörper unterteilt wird, dadurch gekennzeichnet, dass die Halbleiterkörper einem stromlosen Metallisierungsvorgang unterworfen werden.
h. Verfahren nach Anspruch 3» dadurch gekennzeichnet, dass die Halbleiterscheibe in einem stromlosen Metallisierungsbad in die Halbleiterlcorper unterteilt wird.
5· Verfahren nach Anspruch 3» bei dem von
einer Halbleiterscheibe ausgegangen wird, in der eine
509809/0760
Vielzahl von HalbleiterSchaltungselementen gebildet wird, wobei die Halbleiterscheibe mit Nuten versehen und dann längs dieser Nuten in die Schaltungselemente enthaltende Halbleiterkörper unterteilt wird, dadurch gekennzeichnet, dass die Oberfläche der Halbleiterscheibe und der Nuten mit einer Metallschicht versehen wird.
5 09 809/0760
DE19742437197 1973-08-15 1974-08-02 Halbleiteranordnung und verfahren zur herstellung derselben Pending DE2437197A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7311226A NL7311226A (nl) 1973-08-15 1973-08-15 Halfgeleiderinrichting en werkwijze voor het ver- vaardigen van de halfgeleiderinrichting.

Publications (1)

Publication Number Publication Date
DE2437197A1 true DE2437197A1 (de) 1975-02-27

Family

ID=19819410

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742437197 Pending DE2437197A1 (de) 1973-08-15 1974-08-02 Halbleiteranordnung und verfahren zur herstellung derselben

Country Status (5)

Country Link
JP (1) JPS5051270A (de)
DE (1) DE2437197A1 (de)
FR (1) FR2241143A1 (de)
IT (1) IT1019889B (de)
NL (1) NL7311226A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4541000A (en) * 1980-02-13 1985-09-10 Telefunken Electronic Gmbh Varactor or mixer diode with surrounding substrate metal contact and top surface isolation
US4916716A (en) * 1980-02-13 1990-04-10 Telefunken Electronic Gmbh Varactor diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4541000A (en) * 1980-02-13 1985-09-10 Telefunken Electronic Gmbh Varactor or mixer diode with surrounding substrate metal contact and top surface isolation
US4916716A (en) * 1980-02-13 1990-04-10 Telefunken Electronic Gmbh Varactor diode

Also Published As

Publication number Publication date
FR2241143A1 (en) 1975-03-14
IT1019889B (it) 1977-11-30
JPS5051270A (de) 1975-05-08
NL7311226A (nl) 1975-02-18
FR2241143B3 (de) 1977-06-10

Similar Documents

Publication Publication Date Title
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1236083B (de) Legierungsverfahren zum Herstellen von Anschluessen an Halbleiterbauelementen
DE3316417A1 (de) Solarzelle
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2117365A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE2649935A1 (de) Referenzdiode
DE1521057B2 (de) Verfahren zum Kontaktieren einer Halbleiterzone
DE2437197A1 (de) Halbleiteranordnung und verfahren zur herstellung derselben
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2550512A1 (de) Verfahren zur herstellung einer metallisierung auf einem substrat
DE2039027A1 (de) Halbleitereinrichtung
DE1764372C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2340423A1 (de) Weichgeloetete kontaktanordnung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente
DE2363269A1 (de) Verfahren zum herstellen einer mehrzahl von p-n uebergaengen in einem einzigen diffusionszyklus
DE1564860A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen