DE1564410A1 - Zusammengesetzte Halbleitervorrichtung - Google Patents

Zusammengesetzte Halbleitervorrichtung

Info

Publication number
DE1564410A1
DE1564410A1 DE19661564410 DE1564410A DE1564410A1 DE 1564410 A1 DE1564410 A1 DE 1564410A1 DE 19661564410 DE19661564410 DE 19661564410 DE 1564410 A DE1564410 A DE 1564410A DE 1564410 A1 DE1564410 A1 DE 1564410A1
Authority
DE
Germany
Prior art keywords
conductor
semiconductor device
area
zones
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661564410
Other languages
English (en)
Inventor
Nienhuis Rijker Jan
Thomas Klein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1564410A1 publication Critical patent/DE1564410A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21C—MANUFACTURE OF METAL SHEETS, WIRE, RODS, TUBES OR PROFILES, OTHERWISE THAN BY ROLLING; AUXILIARY OPERATIONS USED IN CONNECTION WITH METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL
    • B21C23/00—Extruding metal; Impact extrusion
    • B21C23/21—Presses specially adapted for extruding metal
    • B21C23/211—Press driving devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21C—MANUFACTURE OF METAL SHEETS, WIRE, RODS, TUBES OR PROFILES, OTHERWISE THAN BY ROLLING; AUXILIARY OPERATIONS USED IN CONNECTION WITH METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL
    • B21C23/00—Extruding metal; Impact extrusion
    • B21C23/32—Lubrication of metal being extruded or of dies, or the like, e.g. physical state of lubricant, location where lubricant is applied
    • C—CHEMISTRY; METALLURGY
    • C10—PETROLEUM, GAS OR COKE INDUSTRIES; TECHNICAL GASES CONTAINING CARBON MONOXIDE; FUELS; LUBRICANTS; PEAT
    • C10M—LUBRICATING COMPOSITIONS; USE OF CHEMICAL SUBSTANCES EITHER ALONE OR AS LUBRICATING INGREDIENTS IN A LUBRICATING COMPOSITION
    • C10M7/00—Solid or semi-solid compositions essentially based on lubricating components other than mineral lubricating oils or fatty oils and their use as lubricants; Use as lubricants of single solid or semi-solid substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/062—Gold diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S2/00—Apparel
    • Y10S2/908—Guard or protector having a hook-loop type fastener
    • Y10S2/909—Head protector, e.g. helmet, goggles

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Organic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

PHH,1604 Kte/HK
Patentanwalt Anmelder: N. If. PHILIPS'etOElUMPE«FA8IBfl(ai
- 1604
vom·
"Zusammengesetzte Halbleitervorrichtung".
Sie Erfindung betrifft eine Halbleitervorrichtung mit einem Leitschiohtmuster auf einer Isolierschicht auf einem Halbleiterkörper·
Sie Erfindung betrifft insbesondere eine zusammengesetzte Halbleitervorrichtung, die einen Halbleiterkörper mit einem Teil rom einen Leitungetyp enthält, in dem zwei nebeneinander liegende und zu verschiedenen Halbleiterschaltelementen gehörende Zonen vom entgegengesetzten Leitungetyp vorhanden sind, während ein Leiter, der auf einer wenigstens eine Seite dee Halbleiterkörper und die beiden Zonen bedeckenden isolierenden Schicht angebracht ist, sich wenigstens bis in die unmittelbare Hin· der beiden Zonen erstreckt.
Solche zusammengesetzte Halbleitervorrichtungen gehören sum allgemeinen Typ der zusammengesetzten Halbleitervorrichtungen
90984 27 084
PHH.1604
(in der Literatur häufig ale FestkSrperschaltkreise, "solid circuits11, bezeichnet), die Mindestens zwei Schaltelemente alt einem gemeinsamen Halbleiterkörper enthalten, wobei mindestens eine Seite des Halbleiterkörper Bit einer isolierenden Schicht, z.B. eine Siliziuaoxydschicht oder eine Siliziumnitridschioht, bedeckt ist, auf der Leiter angebracht sind, die durch Oeffnungen in der Isolierschicht mit Zonen der Schaltelemente verbunden sind und diese Schaltelemente elektrisch aiteinander verbinden.
Ss hat sich herausgestellt, dass die elektrischen Eigenschaften zusammengesetzter Halbleitervorrichtungen der eingangs erwähnten Art nioht immer zufriedenstellend sind. Die Erfindung beruht u.a. auf der Erkenntnis, dass dies in vielen Fällen der Tatsache zuzuschreiben ist, dass im Betrieb der Vorrichtung zwischen dem Leiter und dem Teil vom einen Leitungstyp eine Potentialdifferenz auftritt, wobei in dieses Teil ein an die Isolationsschicht grenzender leitender Kanal voa entgegengesetzten Leitungetyp induziert wird, der die bei- -den Zonen vom entgegengesetzten Leitungstyp verbindet und zwischen diesen Zonen einen elektrischen Ableitweg bildet.
Der ungünstige Einfluss des Ableitwege» lässt sich dadurch verringern, dass die Schaltelemente weiter voneinander entfernt angeordnet werden. Sie Erfindung beruht jedoch auch auf der Erkenntnis, dass der ungünstige Einfluss des Ableitwegea auf einfaohe Weise völlig beseitigt werden kann, wobei di« Schaltelemente dennoch nahe beieinander angeordnet werden können, mit anderen Worten, wobei ein kompakter Aufbau der Vorrichtung mo" glich ist.
Die Erfindung bezweckt, den erwähnten Ableitweg in
909842/0847
PHN.1604
einer Heise zu vermeiden, bei der ein kompakter Aufbau der Vorrichtung Koglich ist. Zu diese» Zweck ist gemüse der Erfindung eine Halbleitervorrichtung Bit einem Leitschichtmuster auf einer Isolierschicht auf eines Halbleiterkörper,d.g., dass hochdotierte ortliche Gebiete in dem Halbleitermaterial unter Teilen dee Leitschichtmusters angebracht sind zur Verringerung unerwünschter Feldeffektwirbungen.
Eine sehr wichtige Ausführungsform einer zusammengesetzten Halbleitervorrichtung gemSss der Erfindung mit einem Halbleiterkörper mit einem Teil vom einen Leitungstyp in dem zwei nebeneinander liegende und zu verschiedenen Halbleiterschalt element en gehörende Zonen vom entgegengesetzten Leitungstyp vorhanden sind, wobei ein Leiter, der auf einer «enigstens eine Seite des Halbleiterkörper und die beide Zonen bedeckenden isolierenden Schicht angebracht ist, sich wenigstens in die unmittelbare Nähe der beiden Zonen erstreckt, ist dadurch gekennzeichnet, dass der Leiter ein im erwähnten Teil liegendes Gebiet nit niedrigerem spezifischem Widerstand als dieser Teil und vom einen Leitungetyp kreuzt, wodurch im Betrieb der Vorrichtung das Auftreten eines die beiden Zonen verbindenden induzierten Kanals vom entgegengesetzten Leitungstyp vermieden werden kann.
Das Gebiet mit niedrigerem spezifischem Widerstand
als und vom gleichen Leitungstyp wie der Teil vom einen Leitungstyp hat eine höhere Konsentration an Mehrheiteladungetragera als dieser Teil, wodurch zum Induzieren eines Ableitwegee in diesem Gebiet eine grossere Potentialdifferenz zwischen dem Leiter und dem Teil vom einen Leitungstyp erforderlich ist als
909842/0847
PHN.1604
zum Induzieren eines Ableitweges in diesem Teil selbst. Das Gebiet kann den Ableitweg somit unterbrechen. Durch Versuche lässt sich leicht ermitteln, welche Konzentration an Mehrheitsladungsträgern das Gebiet zumindest aufweisen muss, um bei den zu erwartenden Potentialdifferenzen das Auftreten eines induzierten Ableitweges in diesem Gebiet zu verhindern. Es hat sich herausgestellt, dass ein Gebiet, das z.B. durch eine Diffusionsbehandlung erzeugt ist, die zur Herstellung einer Emitterzone einer Transistorstruktür üblich ist, in praktisch allen vor-Kommenden Fällen den Ableitweg unterbrechen kann. Da der Ableitweg durch das Gebiet mit niedrigerem spezifischem Widerstand unterbrochen wird, können die beiden Zonen vom entgegengesetzten Leitungstyp und das Gebiet dicht nebeneinander angeordnet werden, was einen kompakten Aufbau ermöglicht.
Bei Vorrichtungen mit mindestens zwei auf der isolierenden Schicht angebrachten Leitern, die einen Ableitweg induzieren können, kann es zweckmSssig sein, dass dieee Leiter das gleiche Gebiet mit niedrigerem spezifischen Widerstand kreuzen.
Vorzugsweise erstreckt das Gebiet mit niedrigerem spezifischem Widerstand sich nur in der Umgebung des bzw. der das Gebiet kreuzenden Leiters bzw. Leiter, d.h., dasβ in der Draufsicht auf die Leiter das Gebiet sich hSchstens auf einen Abstand gleich einigen Malen der Breite eines kreuzenden Leiters beiderseits des kreuzenden Leiters oder des kreuzenden Leitersatzes erstreckt.
Sine grossere Ausdehnung des Gebietes bedeutet ledig-
909842/0847
lieh, dass das Gebiet unnötig viel Raum beansprucht. FUr eine gute Unterbrechung des Ableitweges muss das Gebiet eich selbst-• verständlich mindestens über praktisch die volle Breite eines kreuzenden Leiters erstrecken«
Es dürfte einleuchten, dass die Erfindung besondere wichtig ist bei Verwendung dünner Isolationsschichten, z.B. mit einer Dicke, von weniger als 0,5/u· Dünne Ieolationsschichten werden häufig bei zusammengesetzten Halbleitervorrichtungen angewandt, die einen Feldeffekttransistor vom Typ mit isolierter Torelektrode, der häufig als MOS- oder MKS-Transistoren bezeichnet wird, enthalten. Bei solchen Feldeffekttransistoren ist es gerade die Abeicht, Bit Hilfe der auf einer Isolationsschicht liegenden aus eines Metall bestehenden Torelektrode durch Induktion einen Stromweg im Halbleiterkörper zwischen einer 2uleitungselektrode und einer Ableitungeelektrode zu erzeugen und/oder su aodulieren. Wenn die Torelektrode mit einem weiteren Schaltelement verbunden ist, kann dabei zwischen der Zuleitunge- und/oder Ableitungselektrode und dem weiteren Schaltelement ein unerwünschter Ableitungsweg induziert werden. Dies ist besondere dann der Fall, wenn die Torelektrode mit einer Schutzdiode verbunden ist. Deshalb ist eine besonders wichtige Ausführungefora einer zusammengesetzten Halbleitervorrichtung nach der Erfindung dadurch gekennzeichnet, dass ein das Gebiet mit niedrigerem spezifischen Widerstand kreuzender Leiter die Torelektrode eines Feldeffekttransistors vom Typ mit isolierter Torelektrode bildet, während eine der beiden Zonen vom entgegengesetzten Leitungetyp zu diesem FeId-
909842/0847
effekttransistor gehört und die andere der beiden Zonen durch eine Oeffnung in der Isolierschicht mit den Leiter verbunden ist und zusammen mit dem Teil vom einen Leitungetyp eine Schutzdiode bildet, die die Isolationsschicht unter der Torelektrode in Betrieb vor Durchschlag schützt.
Die eine Zone vom entgegengesetzten Leitungstyp bildet die Zuleitunge- oder Ableitungselektrode des Feldeffekttransistors. Es ist einleuchtend, dass im Betrieb die Potentialdifferenz über der Diode die gleiche ist wie die über der Isolationsschicht und dass die Potentialdifferenz, bei der die Diode in einen gutleitenden Zustand kommt, kleiner als die Potentialdifferenz, bei der die Isolierschicht durchschlägt, sein muss.
Der Flächeninhalt des pn-Ueberganges der Schutzdiode ist vorzugsweise kleiner als der Flächeninhalt des Leiters, der die Torelektrode bildet.
Die Erfindung betrifft weiter eine Schaltungsanordnung axt einer zusammengesetzten Halbleitervorrichtung nach der Erfindung, die dadurch gekennzeichnet ist, dass an den Teil vom einen Leitungetyp und an den bzw. die das Gebiet Bit niedrigeren spezifische« Widerstand kreuzenden Leiter Potentiale gelegt werden, bei denen wenigstens zeitweilig infolge der Potentialdifferenz zwischen dem erwähnten Teil und den Leiter bzw. den Leitern in erwähnten Teil Mehrheitsladungsträger die Heiging haben, aich von Leiter bzw. von den Leitern wegzubewegen, und Ninderheitsladungeträger die Neigung haben, sich zua Leiter bzw. zu den Leitern hinzubewegen.
909842/0847
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig.l in der Draufsicht schematiech ein Ausführungsbeispiel einer zusammengesetzten Halbleitervorrichtung nach der Erfindung,
Fig.2 schematisch einen längs der Linie (II, II) der in Fig.l geführten Schnitt durch diese Halbleitervorrichtung,
Fig.3 schematisch eine Schaltungsanordnung nach der Erfindung, in die die Vorrichtung nach den Fig.l und 2 eingefügt ist,
Fig .4 schematisch eine Schaltungsanordnung mit zwei Transistoren,
Fig.5 schematisch in der Draufsicht ein zweites Ausführungsbeiapiel einer zusammengesetzten Halbleitervorrichtung nach der Erfindung,
Fig.6 schematisch einen längs dar Linie (71, Yl) der Pig«5 geführten Schnitt durch diese Halbleitervorrichtung.
Fig.7 stellt einen Querschnitt längs der Linie (I, I) in Fig.8 dar,
Fig.8 eine Draufsicht und
Fig.9 ein Schaltbild einer dritten Ausführungsform einer zusammengesetzten Halbleitervorrichtung nach der Erfindung.
Die zusammengesetzte Halbleitervorrichtung nach den Fig.l und 2 enthält einen Halbleiterkörper 1 mit einem Teil 2 vom einen Leitungstyp, in dem zwei nebeneinander liegende und zu verschiedenen Halbleiterschaltelementen gehörende Zonen 3
■9.098 42/0847
PHN. 1604
und 4 voo entgegengesetzten Leitungstyp vorhanden sind, während ein Leiter 7> der auf einer wenigstens eine Seite des Halbleiterkorpers 1 und die beiden Zonen 3 und 4 bedeckenden isolierenden Schicht 15 angebracht ist, sich wenigstens bis in die unmittelbare Nähe der beiden Zonen 3 und 4> im vorliegenden Ausführungsbeispiel über die Zonen 3 und 4> erstreckt.
Es sei bemerkt, dass in Fig.l unter der Isolationsschicht 15 liegende Zonen mit unterbrochenen Linien angegeben sind.
Nach der Erfindung kreuzt der Leiter 7 ein im Teil 2 liegendes Gebiet 6 mit niedrigerem spezifischem Widerstand ale der Teil 2 und vom einen Leitungstyp. Hierdurch wird im Betrieb der Vorrichtung und dem Leiter 7 das Auftreten eines die beiden Zonen 3 und 4 verbindenden induzierten Kanals vom entgegengesetzten Leitungstyp vermieden, wie nachstehend naher erläutert wird.
Das Gebiet 6 erstreckt nur in der Umgebung des das Gebiet 6 kreuzenden Leiters 7· Bei einer grösseren Ausdehnung dee Gebietes 6 würde es bloss unnötig viel Platz beanspruchen.
Beim vorliegenden Ausführungsbeispiel bildet der das Gebiet 6 mit niedrigerem spezifischem Widerstand kreuzende Leiter 7 die Torelektrode eines Feldeffekttransistors vom Typ mit isolierter Torelektrode, während von den beiden Zonen 3 und 4 vom entgegengesetzten Leitungetyp die Zone 4 zum Feldeffekttransistor eehört. Die Zone 3 ist durch eine Oeffnung 12 in der Isolationsschicht 15 hindurch mit dem Leiter 7 verbunden
909842/08Λ7
PHN. 1604
-9- Τ564ΛΪ0
und bildet zusammen mit dem Teil 2 vom einen Leitungstyp eine Schutzdiode mit dem pn-Uebergang 16, die die Isolationsschicht 15 unter der Torelektrode 7 ini Betrieb vor Durchschlag schützt.
Die Zone 4 bildet die Zuleitungselektrode des Feldeffekttransistors, während die Zone 5 die Ableitungselektrode bildet. Die Zonen 4 und 5 bilden in Fig»I-ein interdigitales Muster. Der Leiter 8 ist durch die Oeffnung in der Isolationsschicht I5 hindurch mit der Zone 4 und der Leiter 9 durch die Oeffnung 11 in der Isolationsschicht I5 hindurch mit der Zone 5 verbunden.
Die Vorrichtung nach den Fig.l und 2 ist,wie folgt herstellbar.
Ee wird von einem η-leitenden Siliziumkörper 1 ausgegangen, der Abmessungen von etwa 200 1 200 1 120yu und einen spezifischen Widerstand von z.B. etwa 2 bia 5JV cm aufweist.
Auf eine in der Halbleitertechnik übliche Weise wird der Körper 1 mit einer maskierenden Schicht aus z.B. Silizium-01yd oder Siliziumnitrid überzogen, in der ebenfalls auf eine in der Halbleitertechnik übliche «ieise z.B. mit Hilfe eines photohärtenden Lacks (photo-resist) und eines Aetzmittels, Oeffnungen angebracht werden, die den anzubringenden p-leitenden Zonen 3, 4 und 5 entsprechen. Dadurch, dass auf eine übliche Heise ein p-Aktivator, z.B. Bor, durch die Oeffnungen in den Korper 1 eindiffundiert wird, lassen sich die Zonen 3, 4 und 5 bilden. Beim vorliegenden Ausführungsbeispisl haben die
PHH.1604
Zonen 3» 4 und 5 eine Dicke von etwa 4/u und einen Schichtwiderstand von etwa l80 Ohm pro Quadrat. In der Draufsicht nach Fig.l hat die Zone 3 Abmessungen von etwa 30 χ Bo αϊ, während die Finger der interdigitalen Zonen 4 und 5 eine Länge von etwa 13OjU, eine Breite von etwa 14 und einen Abstand voneinander von etwa 8 ai aufweisen.
Die Oeffnungen in der maskierenden Schicht werden auf eine übliche rfeise wieder gedichtet, wonach eine andere Oeffnung in der maskierenden Schicht angebracht und ein n-Aktivator, z.B. Phosphor, durch diese Oeffnung in den Halbleiterkörper 1 eindiffundiert wird, um das Gebiet 6 mit niedrigeren spezifischem Widerstand herzustellen. Das η-leitende Gebiet 6 hat Abmessungen von etwa 16 ζ 100 ζ 3<u und einen Schichtwiderstand von etwa 1,5 Ohm pro Quadrat.
Dann wird die maskierende Schicht völlig entfernt und eine saubere isolierende Sohicht I5, z.B. aus 0,2 ai dickem Siliziumoxyd, angebracht. Mit Hilfe eines photohärtenden Lacks (photo-resist) und eines Aetzmittels werden die Oeffnungen 10, 11 und 12 in der Schicht I5 angebracht, wonach das Ganze durch Aufdampfen im Vakuum mit einer etwa 0,5 «u dicken Aluminiuoschicht überzogen wird. Durch eine übliche selektive Aetzung wird das Aluminium teilweise entfernt, wobei die Leiter 7, 3 und 9 zurückbleiben.
Der Halbleiterkörper wird auf eine übliche 'rfeise auf einem Metallträger 20 befestigt, z.B. durch Loten und/oder Legieren.
Anschlussleiter können mit dem Träger 20 und den Leitern 7» 8 und 9 verbunden werden.
β ο 9 β ;>2 f α η ι.
PHN.1604
-11- 156.4 A10
Pig.3 zeigt ein Schaltbild einer Schaltungeanordnung zur Verstärkung elektrischer Signale nach der Erfindung; die eine zusammengesetzte Halbleitervorrichtung nach den Fig. 1 und 2 enthält, wobei der η-leitende Teil 2 und der das Gebiet 6 mit niedrigerem spezifischem Widerstand kreuzende Leiter 7 wenigstens zeitweilig an Potentiale gelegt werden, bei denen infolge der Potentialdifferenz zwischen dem Teil 2 und dem Leiter 7 im Teil 2 Mehrheitsladungsträger die Neigung haben, sich vom Leiter 7 wegzubewegen, und Minderheitsladungsträger die Neigung haben, sich zum Leiter 7 hinzubewegen.
Der innerhalb der unterbrochenen Linie in Fig.3 dargestellten Teil der Schaltunganordnung mit dem Feldeffekttransistor F und der Schutzdiode D ist der Teil der Schaltung der in der Vorrichtung nach den Fig.l und 2 integriert ist. Entsprechende Leiter sind in Fig. 1, 2 und 3 mit den gleichen Bezügeziffern bezeichnet.
Die Leiter 20 und 8 und, über diese Leiter, der Teil 2 und die Zone 4 (die Zuleitungselektrods άι& JFoldaffekttran sistors) sind geerdert und mit der Plusklemme einer Batterie verbunden, mit der auch der Spannungsteiler R2 von etwa 1 Megohm verbunden ist. Die Minusklemme (etwa -20 V) der Batterie ist unmittelbar mit dem Spannungsteiler R2 sowie über einen Widerstand R-j von etwa 50 k Okra mit dem Leiter 9 und über diesen mit der Ableitungselektrode 5 des Feldeffekttransistors verbunden. Der Leiter 7, der die Torelektrode des Feldeffekttransistors bildet und mit der Diode D (3, 16, 2) verbunden ist, liegt über den Spannungsteiler R2 an einer gewünschten negativen Vorspannung. Die Torelektrode 7 und die Ableitungselektrode 5 Bind somit gegenüber der Zuleitungselektrode 4 und dem
909842/0847
PHN. 1604
Teil 2 negativ vorgespannt, wobei die Diode D in der Sperrichtung vorgespannt ißt.
Infolge der Potentialdifferenz zwischen der Torelektrode 7 und dem η-leitenden Teil 2 werden im Teil 2 die negativ geladenen Mehrheitsladungsträger des Leiters 7 abgestossen und die positiv geladenen Minderheitsladungsträger angezogen. Hierdurch entsteht angrenzend an die Isolationsschicht 15 zwischen den p-leitenden Zonen 4 und 5 ein p-leitender Kanal, durch den zwischen der Zuleitungselektrode 4 mit dem Leiter 8 und der Ableitungselektrode 5 mit dem Leiter 9 ein Strom fliessen kann. Die Grosse dieses Stromes hängt u.a. von der Potentialdifferenz zwischen der Torelektrode 7 und dem Teil 2 mit dem Leiter 20 ab.
Die zu verstärkenden Eingangssignale werden den Klemmen P und Q zugeführt und modulieren die Potentialdifferenz zwischen der Torelektrode 7 und dem Teil 2 mit dem Leiter 20. Hierdurch wird der Strom zwischen den Leitern θ und 9 moduliert. Die Ausgangssignale werden den Klemmen R und S entnommen. Es handelt sich hierbei somit um die normale Verwendung eines Feldeffekttransistors.
Die Schutzdiode D (3» 16, 2) ist parallel zur Kapazität, die durch die Torelektrode 7, die Isolationsschicht I5 und den Teil 2 sebildet wird, geschaltet und so bemessen, dass bei zunehmender Potentialdifferenz zwischen der Torelektrode 7 und dem Teil 2 die Diode D in einen gut leitenden Zustand kommt, bevor Potentialdifferenzen erreicht wterden, bei denen die Isolationsschicht I5 durchgeschlagen wurde.
909842/0847
PHN.1604
-13' 1564 A10.
Beim Fehlen des Gebietes 6 entsteht offensichtlich nicht nur zwischen den Zonen 4 und 5> sondern auch zwischen den Zonen 3 und 4 ein leitender induzierter Kanal, so dass die Zonen 3 und 4 in unerwünschter Weise durch einen Ableitweg miteinander verbunden werden. Das erfindungsgemSss vorgesehene niederohmige Gebiet 6 unterbricht jedoch diesen Ableitweg.
Das Gebiet 6 hat den gleichen Leitungstyp wie der Teil 2, aber einen niedrigeren spezifischen Widerstand und somit ein« höhere Konzentration an Mehrheiteladungaträgern, wodurch zur Induzierung eines p-leitenden Kanals im Gebiet 6 grSssere Potentialdifferenzen erforderlich sind als zur Induzierung eines p-leitenden Kanäle im Teil 2. Bei den im Betrieb möglichen und durch die Diode D begrenzten Potentialdifferenzen zwischen dem Leiter* 7 und dem Teil 2 kann im Gebiet kein p-1eitender Kanal induziert werden, so dass das Gebiet 6 die Entstehung eines Ableitweges zwischen den Zonen 3 und 4 verhindert.
Ein Transistorverstärker vom Darlington-typ enthält üblicherweise zwei Transistoren Tj und T2, die auf die in Fig.4 eohematisch dargestellte Weise miteinander verbunden sind. Der Emitter Ei des Transistors Ti ist unmittelbar mit der Basis B2 des Traneistors T2 verbunden, während der Kollektor Cj unmittelbar mit dem Kollektor C2 verbunden ist. Ueber die Anschlussleiter 32, 33 und 34, die mit des Basis Βχ des Transistors T^, mit den Kollektoren C-| und C2 bzw. mit dem Emitter E2 des Transistors T2 verbunden sind, können die Transistoren Tt und T2 mit weiteren Teilen der Schaltung verbunden werden.
Die Transistoren T-) und T^ können in einem gerneinsa-
909842/0847
PHN.1604
men Halbleiterkörper 30 integriert sein, wie die Figuren 5 und 6 schematisch darstellen. Die Transistoren können auf eine übliche Weise im gemeinsamen Halbleiterkörper 30, der z.B. aus η-leitendem Silizium besteht, angebracht sein. Die p-leitenden Basiszonen 35 und 36 können durch Diffusion eines p-Aktivators, z.B. Bor, und die η-leitenden Emitterzonen 37 und 38 durch Diffusion eines n-Aktivators, z.B. Phosphor, erzeugt sein. Der η-leitende Teil 31 des Halbleiterkörper 30 bildet den gemeinsamen Kollektor der Transistoren T-] und T2»
Auf dem Halbleiterkörper 30 ist eine isolierende Schicht 40 angebracht, in der Oeffnungen 41» 42, 43 und 44 gemacht sind) um Kontakte mit den Zonen 35> 36, 37 und 36 herzustellen. Auf der Isolationsschicht 40 sind ein Leiter 32, der durch die Oeffnung 41 mit der Zone 35 Kontakt macht, ein Leiter 341 der durch die Oeffnung 44 mit der Zone 38 Kontakt macht, sowie ein Leiter 48 angebracht, der durch die Oeffnung 43 mit der Zone 37 und duroh die Oeffnung 42 mit der Zone }6 Kontakt macht.
Der Halbleiterkörper 30 ist auf eine übliche Weise durch Löten und/oder Legieren an einem Metallträger 33 befestigt.
Mit der zusammengesetzten Halbleitervorrichtung nach den Fig.5 und 6 können über die Anschlussleiter 32, 33 und 34 elektrische Verbindungen hergestellt werden. Entsprechende Anschlussleiter sind in den Fig.4» 5 und 6 mit den gleichen Bezugsziffern bezeichnet.
Es sei bemerkt, dass in Fig,5 unter der Isolationsschicht 40 liegende Zonen durch unterbrochene Linien angegeben sind.
909842/0847
Im normalen Betrieb der zusammengesetzten Halbleitervorrichtung nach den Fig.5 und 6 werden die pn-Uebergänge zwischen den Basiszonen 35 und 36 und der Kollektorzone 31 in der Sperrrichtung vorgespannt, während die pn-Uebergänge zwischen den Emitterzonen 37 und 38 und den Basiszonen 35 bzw. 36 in der Vorwärtsrichtung vorgespannt sind. Weil die Transistoren T-) und T2 beim vorliegenden Ausfuhrungsbeispiel npn-TranBistoren sind, bedeutet dies, dass der Leiter 48 ein negatives Potential gegenüber dem η-leitenden Teil 31 hat, wodurch zwischen den p-leitenden Zonen 35 und 36 durch Induktion ein an die Isolationsschicht 40 angrenzender p-leitender Kanal entstehen kann, durch den ein Ableitstrom zwischen den Zonen 35 und 36 fllessen kann.
"Nach der Erfindung ist jedoch das η-leitende Gebiet 50 mit einem niedrigeren spezifischen Widerstand als der nleitende Teil 31 vorgesehen, das durch den Leiter 48 gekreuzt wird. Hierdurch wird, ähnlich wie beim vorangehenden Ausführungsbeispiel erläutert, der induzierte Ableitwag zwischen den beiden p-leitenden Zonen 35 und 36 unterbrochen*
Das η-leitende Gebiet kann gleichzeitig mit den Emitterzonen 37 und 38 und auf die gleiche Weise wie diese durch Diffusion eines n-Aktivators, z.B. Phosphor, erzeugt sein. Das Gebiet 50 ka* dabei eine Konzentration an Mehrheitsladungsträgern, die derjenigen der Emitterzonen der Transistoren entspricht, und solche Konzentrationen sind gross genug, um bei in der Praxis auftretenden Potentialdifferenzen zwischen dem Leiter 48 und dem Teil 31 zu gewährleisten, dass das Gebiet 50 den Ableitweg unterbricht.
909842/0847
PHH.1604
Ein Aueführungsbeispiel betrifft einer Vorrichtung mit einem n-p-n- und einem p-n-p-Feldeffekttraneistor mit isolierter Torelektrode, und ein Verfahren zur Herstellung dieser Vorrichtung wird nachstehend beschrieben an Hand der Figuren 7 und 8. <
Ein Körper aus p-Typ Silizium mit einem spezifischen Widerstand von 5 0ha.cm in Form einer Platte mit einem Querschnitt von z.B. 2 cm wird zu einer Dicke von z.B. 300 u gelappt und z.B. durch Aetzung poliert, so dass eine reine Kristallstruktur und eine plane Spiegeloberfläche auf einer der Hauptflächen erhalten werden. Aus einem solchen Körper lassen sich leicht 100 Paare von Feldeffekttransistoren mit isolierten Torelektroden herstellen. Einfachheitshalber beschränkt sich die nachfolgende Beschreibung auf die Herstellung von nur einem Paar von Transistoren.
Eine Oxydschicht wird auf dem Körper z.B. durch Erhitzung des Korpers in nassem Sauerstoff mit Wasserdampf bei 98° gesättigt während einer Stunde bei 1000° C angebracht. Eine photo-empfindliche Maskierungsschicht wird auf der Oxydschicht } angebracht und derart belichtet, dass ein Gebiet von etwa 100 u x.130 u vor der einfallenden Strahlung abgeschirmt wird. Die nicht belichteten Teile der Maskierung werden in einem Entwickler entfernt. Geeignete Maskierungsmaterialien sind bekannt und käuflich erhältlich. In bestimmten Fällen kann die verbleibende belichtete Maskierungeschicht, durch Backen erhärtet werden.
Die Oxydschicht wird über ein Gebiet entfernt, das dem abgeschirmten Gebiet entspricht, z.B. durch Aetzung. Ein
9098A2/08A7
geeignetes Aetzmittel wird dadurch erhalten, dass ein Gewichtsteil Ammoniumfluorid an 4 Gewichtsteile Wasser zugesetzt wird, denen 3 Volumenprozent 40 % Fluotwasserstoffsäure zugesetzt wird. Danach wird mittels eines langsam wirkenden Siliciumätzmittels, die Atzgeschwindigkeit beträgt vorzugsweise 6 u/Min, eine Höhlung mit einer Tiefe von 12 u in dem Körper angebracht. Ein geeignetes Aetzmittel besteht aus 10 Volumenteilen 40 # Fluorwasserstoffsäure und 90 Volumenteilen 70 ia Salpetersäure.
Eine n+ Zone wird darauf in der Höhlung duroh die Diffusion von Phosphor in die Wände untergebracht. Der verbleibende Teil des Korpere wird vor der Einwirkung des Phosphors mittels einer Oxydschicht abgeschirmt. Die Phosphordiffusion erfolgt dadurch, dass Stickstoff mit einer Geschwindigkeit von 20 cc/Min durch Phosphoroxychlorid bei 15° C durchgeleitet und Stickstoff mit einer Geschwindigkeit von 200 cc/Min dem erhaltenen Gasgemisch zugesetzt wird, wonach das ganze über den Halbleiterkörper geleitet wird. Bei der Diffusion wird der Körper auf IO5O0 C während 30 Minuten erhitzt.
Der verbleibende Teil der Oxydschicht wird darauf durch Ae t zung ent fe rn t.
Die Tiefe der Höhlung wird durch Messung geprüft. Die Oberfläche des Körpers wird zum epitaxialen Anwuchs vorbereitet Dies kann durch Entfättung in Trichloräthylen, Kochen in 70 1° Salpetersäure, Entfernen der erhaltenen Oxydschicht mittels Fluorwasserstoffdampf und Waschen in destilliertem und entionisiertem Wasser erfolgen.
909842/0847
PH». 1604
Der so vorbereitete Korper wird in einen Ofen geführt und mit einer η-Typ epitaxialen Schiebt versehen, welche die Höhlung nahezu vollkommen ausfüllen kann. Sie Aussenfläche der epitaxialen Schicht entspricht den Konturen der Korperoberfläche. Der epitaxiale Anwachs kann durch Erhitzung des Körpers
auf eine Temperatur von 1250° C mittels Hochfrequenzerhitzung in einem Ofen in einer Atmosphäre sehr reinen Wasserstoffes erhalten werden. Siliciumtetrachlorid und eine kleine Menge Phosphortrichlorid werden in die Atmosphäre im Ofen eingeführt, so dass durch die Reaktion mit dem Wasserstoff eine Phosphordotierte, epitaxiale Siliciumschicht erbalten wird, deren spezifischer Widerstand 2 Ohm.on beträgt.
Nach den epitaxialen Anwachs wird der Korper aus den Ofen entfernt und poliert, bis die Oberfläche glatt ist und der Umfang dee p-n Ueberganges am Ort der Höhlung durch Aetzung mit einem geeigneten Aetzaittel sichtbar wird. Sie etwaige Anbringung der n+ Schicht macht den p-n Uebergang leichter sichtbar. Nach den Entfetten und Kochen in 70 1» Salpetersäure wird wieder eine Oxidschicht auf dem Korper vorgesehen. Sie Oxidschicht wird in zwei kleinen Gebieten zum Eindiffundieren von Bor in das epitaxiale η-Typ Material entfernt.
Sie kleinen "Fenster" sind zueinander parallele Rechtecke von 20 u 120 u in eines Abstand von 15 u voneinander. Sie Bordiffusion erfolgt durch Heberleitung einer Stickstoffatrömung über eine Menge Bornitrid erhitzt auf IO5O0 C, wonach man die erhaltene Gasströmung über den auf IO5O0 C erhitzten Korper fHessen lässt. Innerhalb 10 Minuten erhält man eine hinreichende Siffusionstiefe von Iu.
909842/0847
Sie Fenster werden durch anwachsen von Oxyd wieder geschlossen und zwei kleine parallele Fenster von 40 u χ 20 u in einem Abstand von 15 u voneinander werden in der Oxydeohicht angebracht zur Diffusion von Phosphor in den p-Typ Ausgangskörper. Das Phosphor wird auf die vorstehend beschriebene Weise eindiffundiert. Eine hinreichende Tiefe von 1 u wird bei der η-Typ Diffusion erzielt, wenn der Körper auf 1000° C wahrend 15 Minuten erhitzt wird.
Der verbleibende Teil der Oxydschicht wird durch Aetzung entfernt und es wird eine neue Oxydschicht durch Erhitzung des Körpers in einer Atmosphäre trocknen Sauerstoffes bei 1200° C vorgesehen. Die Oxydschicht kann eine Dicke von 1000 bis 2000 % haben, indem während 15 Minuten bzw. einer Stunde erhitzt wird·
In der Oxydschicht werden Fenster zum Anbringen von Kontakten auf den diffundierten η-Typ und p-Typ Zonen auf dem p-Typ Körper und auf dem epitaxial abgelagerten η-Typ Material vorgesehen. Der obenerwähnten Anwachs und die Diffusion erfolgen auf einer Seite der Platte.
Die Oxydschicht wird auch von der anderen Seite der Platte entfernt.
Nach der Reinigung der Oberfläche z.B. durch Tauchen des Körpers in ein Aetzmittel aus Ammoniumfluorid während 20 Sekunden wird eine Aluminiumschicht mit einer Dicke von 3000 % auf die Oxydschicht und das Halbleitermaterial in den Fenstern im Vakuum aufgedampft. Eine gute Haftung ergibt sich durch Erhitzung des Körpers auf etwa 150° C während der Anbringung des
909842/0847
tram*
Aluminiums» Ein photo-erapfindliches Material wird auf dem Aluminium angebracht, belichtet und entwickelt, so dass ein Muster von Verbindungen und zwei Torelektroden erhalten wird· Das überschüssige Aluminium wird durch ein Bad aus Phosphorsäure bei einer Temperatur über 30° C entfernt.
Die Fig. 7 und 8 zeigen eine fertige Vorrichtung mit einem p-Typ Körper 1, epitaxial abgelagertem, η-Typ Material 2, dessen Umfang in Pig.8 durch die gestrichelte Linie 3 angedeutet ist, einer n+ diffundierten Schicht 4, p-Typ diffundierten Zonen 5, η-Typ Zonen 6 und einer Oxidschicht 7· Aluminium-Torelektroden θ und 9 und Aluminiumleitungen sind vorgesehen. Die Leitung 10 stellt die Verbindung mit der Zuflusszone 5t die Leitung 11 die Verbindung zwischen den Torelektroden 6 und 9» die Leitung 12 die Verbindung zwischen den Abflusszonen 5 und 6, die Leitung 13 die Verbindung mit der Abflusszone 6 und die Leitungen 14 und 15 die Verbindungen mit den Zonen 2 bzw. 1 her.
Gemäss der Erfindung ist ein diffundiertes p-t—Gebiet 16, die durch eine gestrichelte Linie in Fig.8 angedeutet ist, vorgesehen, um eine Unterbrechung in einem induzierten Kanal zu erzielen der eine unerwünschte parasitische Feldeffektwirkung hervorrufen konnte. Der gleiche Gebiete 16 lassen sich in jeder geeigneten Stufe der Herstellung anbringen, während derartige diffundierte Transistorzonen angebracht werden.
Fig.9 zeigt ein Schaltbild der Vorrichtung nach den Fig.7 und 3. Ein solches Schaltbild ist allgemein bekannt und kann ein Schaltkreis für Schaltzwecke mit einem zusätzlichen. Paar von Feldeffekttransistoren mit isolierten Torelektroden genannt werden.
909842/0847
PHN.1604
Es wird einleuchten} dasa die zwei Transistoren in anderen als der vorerwähnten Schaltungen angewandt werden können, dass andere Einzelteile wie Transistoren, Dioden, Widerstände und Kondensatoren in dem Körper und/oder auf der Oxydschicht 7 angebracht werden können und dass insbesondere andere p-n-p- und/oder n-p-n-Feldeffekttransistoren mit isolierten Torelek— troden anwendbar sind.
Bemerkt wird noch dass die diffundierte n+ -Zone 4 (siehe Fig.l) auch unerwünschte parasitische Feldeffektwirbungen vorzubeugen vermag.
Es dürfte einleuchten, dass die Erfindung nicht auf die beschriebenen Auaführung«formen beschrankt ist und dasa im Rahmen der Erfindung für den Fachmann viele Abänderungen möglich sind. Ee können z.B. in den zusammengesetzten Halbleitervorrichtungen nach den Fig.l und 2 sowie den Fig. 5 und 6 weitere Schaltelemente, z.B. Widerstände, aufgenommen sein. Ferner können statt der Leiter 20 und 33 auf den Isolationssohichten 15 und 40 Leiter angebracht werden, die durch Oeffnungen in diesen Schichten mit den n-leitenden Teilen 2 bzw. 31 verbunden sind. Die Erfindung kann nicht nur bei den beschriebenen Beispielen, sondern auch bei manchen Schaltungeanordnungen oder Teilen von Schaltungsanordnungen, die in einem Halbleiterkörper integriert sind und bei denen induziert· Ableitwege der erörterten Art auftreten können, sweokmlssig Anwendung finden. Hierbei kann es manchmal besondere nützlich sein, dass mindestens zwei auf der Isolationsschicht angebrachte Leiter das Gebiet mit niedrigerem spezifischem Widerstand kreuzen.
909842/0847

Claims (10)

PHS. 1604 - 22 - Λ WMo PATEHTAN3PRUECHE»
1. Halbleitervorrichtung mit einem Leitschichtmuster auf einer Isolierschicht auf einem Halbleiterkörper, d.g·, dass hochdotierte Srtliche Gebiete in dem Halbleitermaterial unter Teilen des Leiteohichtmustera angebracht sind, um unerwünschte parasitische Feldeffektwiroungen zu verringern.
2. Zusammengesetzte Halbleitervorrichtung, die einen Halbleiterkörper mit einen Teil vom einen Leitungstyp enthält, in dem zwei nebeneinander liegende und zu verschiedenen HaIbleitersohaltelementen gehörende Zonen vom entgegengesetzten Leitungstyp vorhanden sind, während ein Leiter, der auf einer wenigstens eine Seite des Halbleiterkörper und die beiden Zonen bedeckenden isolierenden Schicht angebracht ist, sich wenigstens bis in die unmittelbare Nahe der beiden Zonen erstreckt, daduroh gekennzeichnet, dass der Leiter ein im erwähnten Teil liegend·· Gebiet mit niedrigerem spezifischem Widerstand als dieser Teil und vom einen Leitungstyp kreuzt, woduroh im Betrieb der Vorrichtung unter dem Leiter das Auftreten eines die beiden !ionen verbindenden induzierten Kanals vom entgegengesetzten Leitungetyp vermieden werden kann.
3. Zusammengesetzte Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass mindestens zwei auf der Isolationsschicht angebrachte Leiter das Gebiet mit niedrigerem spezifischem Widerstand kreuzen.
4. Zusammengesetzte Halbleitervorrichtung nach Anspruch
1 oder 2, daduroh gekennzeichnet, dass das Gebiet mit niedrigerem spezifischem Widerstand eich nur in der Umgebung des bzv. der da· Gebiet kreuzenden Leiter·, erstreckt.
BAD OK.GiNAL
9098Λ2/08Λ7
FHH. 1604
5. Zusammengesetzte Halbleitervorrichtung nach einem
der vorangehenden Ansprüchen, d.g», dass die Halbleitervorrichtung einen Feldeffekttransistor mit isolierter Torelektrode enthält.
6. Zusammengesetzte Halbleitervorrichtung nach Anspruch 5, d.g., dass eine Anzahl von p-n-pr und/oder eine Anzahl von n-p-n-Feldeffekttransistoren mit isolierter Torelektrode angebracht Bind.
7· Zusammengesetzte Halbleitervorrichtung nach Anepruch 5 oder 6, d.g·, dass die Torelektrode eines Feldeffekttransistors verbunden ist ait einem weiteren Schaltelement, wobei die Verbindung ein hochdotiertes örtliches Gebiet kreuzt.
8. Zusammengesetzte Halbleitervorrichtung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein das Gebiet mit niedrigerem spezifischem Widerstand kreuzender Leiter die Torelektrode eines Feldeffekttransistors vom Typ mit isolierter Torelektrode bildet, während eine der beiden Zonen vom entgegengesetzten Leitungstyp zu diesem Feldeffekt transistor gehört und die andere der beiden Zonen durch eine Oeffnung in der Isolationsschicht hindurch mit dem Leiter verbunden ist und zusammen mit dem Teil vom einen Leitungstyp eine Schutzdiode bildet, die die Isolationsschicht unter der Torelektrode im Betrieb vor Durchschlag schützt. '
9. Zusammengesetzte Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass der FlScheninhalt des pn-Uebergangee der Schutzdiode kleiner, als der Flächeninhalt des Leiters ist.
10. Schaltungsanordnung, die eine zusammengesetzte Halbleitervorrichtung nach einem oder mehreren der vorstehenden An-
909842/084?
Fmr. 1604
Sprüche enthält, dadurch gekennzeichnet, dass der Teil vom einen Leitungstyp und der biw, die das Gebiet mit niedrigerem spezifischem Widerstand kreuzende bzw. kreuzenden Leiter wenigstens zeitweilig an Potentiale gelegt werden, bei denen infolge der Potentialdifferenz zwischen dem erwähnten Teil und dem Leiter bzw. den Leitern im erwähnten Teil Mehrheitsladungsträger die Neigung haben, sich vom Leiter bzw. von den Leitern wegzubewegen, und Minderheiteladungsträger die Neigung haben, sich zum Leiter bzw. zu den Leitern hineubewegen.
909842/0847
DE19661564410 1965-06-22 1966-06-18 Zusammengesetzte Halbleitervorrichtung Pending DE1564410A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2634065 1965-06-22
NL6606083A NL6606083A (de) 1965-06-22 1966-05-05

Publications (1)

Publication Number Publication Date
DE1564410A1 true DE1564410A1 (de) 1969-10-16

Family

ID=26258202

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1564412A Expired DE1564412C3 (de) 1965-06-22 1966-06-18 Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren
DE19661564410 Pending DE1564410A1 (de) 1965-06-22 1966-06-18 Zusammengesetzte Halbleitervorrichtung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE1564412A Expired DE1564412C3 (de) 1965-06-22 1966-06-18 Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren

Country Status (10)

Country Link
US (1) US3456169A (de)
AT (1) AT276486B (de)
BE (2) BE682881A (de)
BR (2) BR6680608D0 (de)
CH (2) CH486777A (de)
DE (2) DE1564412C3 (de)
DK (2) DK118356B (de)
ES (1) ES328172A1 (de)
NL (2) NL6606083A (de)
SE (2) SE335388B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577043A (en) * 1967-12-07 1971-05-04 United Aircraft Corp Mosfet with improved voltage breakdown characteristics
US3894893A (en) * 1968-03-30 1975-07-15 Kyodo Denshi Gijyutsu Kk Method for the production of monocrystal-polycrystal semiconductor devices
US3518750A (en) * 1968-10-02 1970-07-07 Nat Semiconductor Corp Method of manufacturing a misfet
US3753803A (en) * 1968-12-06 1973-08-21 Hitachi Ltd Method of dividing semiconductor layer into a plurality of isolated regions
US3660735A (en) * 1969-09-10 1972-05-02 Sprague Electric Co Complementary metal insulator silicon transistor pairs
US4015281A (en) * 1970-03-30 1977-03-29 Hitachi, Ltd. MIS-FETs isolated on common substrate
FR2112024B1 (de) * 1970-07-02 1973-11-16 Commissariat Energie Atomique
US3694704A (en) * 1970-09-28 1972-09-26 Sony Corp Semiconductor device
US3770498A (en) * 1971-03-01 1973-11-06 Teledyne Semiconductor Passivating solution and method
US3838440A (en) * 1972-10-06 1974-09-24 Fairchild Camera Instr Co A monolithic mos/bipolar integrated circuit structure
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
US4251300A (en) * 1979-05-14 1981-02-17 Fairchild Camera And Instrument Corporation Method for forming shaped buried layers in semiconductor devices utilizing etching, epitaxial deposition and oxide formation
JPS55160443A (en) * 1979-05-22 1980-12-13 Semiconductor Res Found Manufacture of semiconductor integrated circuit device
JPS5978555A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 半導体装置
US4609413A (en) * 1983-11-18 1986-09-02 Motorola, Inc. Method for manufacturing and epitaxially isolated semiconductor utilizing etch and refill technique
US4636269A (en) * 1983-11-18 1987-01-13 Motorola Inc. Epitaxially isolated semiconductor device process utilizing etch and refill technique
JP3528750B2 (ja) * 2000-03-16 2004-05-24 株式会社デンソー 半導体装置
DE102020213385A1 (de) * 2020-10-23 2022-04-28 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3243323A (en) * 1962-06-11 1966-03-29 Motorola Inc Gas etching
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3341755A (en) * 1964-03-20 1967-09-12 Westinghouse Electric Corp Switching transistor structure and method of making the same
US3340598A (en) * 1965-04-19 1967-09-12 Teledyne Inc Method of making field effect transistor device

Also Published As

Publication number Publication date
DK117722B (da) 1970-05-25
NL6606083A (de) 1967-11-06
BE682881A (de) 1966-12-21
US3456169A (en) 1969-07-15
DE1564412C3 (de) 1974-10-24
BR6680592D0 (pt) 1973-12-26
BE682942A (de) 1966-12-22
CH486777A (de) 1970-02-28
DE1564412B2 (de) 1974-04-04
ES328172A1 (es) 1967-08-16
SE335388B (de) 1971-05-24
CH495633A (de) 1970-08-31
AT276486B (de) 1969-11-25
NL6608425A (de) 1966-12-23
SE333412B (de) 1971-03-15
DK118356B (da) 1970-08-10
DE1564412A1 (de) 1969-07-24
BR6680608D0 (pt) 1973-12-26

Similar Documents

Publication Publication Date Title
DE1564410A1 (de) Zusammengesetzte Halbleitervorrichtung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE1564527B1 (de) Halbleiterschalter fuer beide stromrichtungen
DE1564411B2 (de) Feldeffekt Transistor
DE1614356B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens
DE1614300A1 (de) Feldeffekttransistor mit isolierter Torelektrode
DE2854174A1 (de) Halbleiteranordnung mit einer steuerbaren pin-diode und schaltung mit einer derartigen diode
DE1514017A1 (de) Halbleiteranordnung
DE1514855B2 (de) Halbleitervorrichtung
DE1614264B2 (de) Transistor
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE1539070A1 (de) Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE1639177C3 (de) Monolithisch integrierte Gleichrichterschaltung
DE1439758B2 (de) Verfahren zur herstellung von transistoren
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE2357640A1 (de) Halbleiteranordnung mit elektronenuebertragung
DE1803026A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1439674B2 (de) Steuerbares und schaltbares pn-Halbleiterbauelement für große elektrische Leistungen
DE1464979C3 (de) Halbleiterschaltelement
DE1564545C3 (de) Asymmetrische Halbleiter-Kippdiode
DE1564527C (de) Halbleiterschalter für beide Strom richtungen
DE1269252B (de) Lichtempfindlicher Halbleiterschalter und Verfahren zu seiner Herstellung
DE2051892C3 (de) Halbleiteranordnung