DE112018002948B4 - Bilden von selbstausgerichteten Kontakten - Google Patents

Bilden von selbstausgerichteten Kontakten Download PDF

Info

Publication number
DE112018002948B4
DE112018002948B4 DE112018002948.4T DE112018002948T DE112018002948B4 DE 112018002948 B4 DE112018002948 B4 DE 112018002948B4 DE 112018002948 T DE112018002948 T DE 112018002948T DE 112018002948 B4 DE112018002948 B4 DE 112018002948B4
Authority
DE
Germany
Prior art keywords
gate
forming
spacers
gates
sidewall spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112018002948.4T
Other languages
English (en)
Other versions
DE112018002948T5 (de
Inventor
Su Chen Fan
Balasubramanian Pranatharthiharan
Andrew Greene
Ruilong Xie
Mark Victor Raymond
Sean Lian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
GlobalFoundries Inc
International Business Machines Corp
Original Assignee
Samsung Electronics Co Ltd
GlobalFoundries Inc
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, GlobalFoundries Inc, International Business Machines Corp filed Critical Samsung Electronics Co Ltd
Publication of DE112018002948T5 publication Critical patent/DE112018002948T5/de
Application granted granted Critical
Publication of DE112018002948B4 publication Critical patent/DE112018002948B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zum Bilden von selbstausgerichteten Kontakten, wobei das Verfahren die folgenden Schritte in der aufgeführten Reihenfolge aufweist:Bilden einer Schicht (104) aus einem Abstandshaltermaterial auf einem Substrat (102);Strukturieren der Schicht aus einem Abstandshaltermaterial unter Verwendung eines Seitenwand-Bild-Transfer (SIT), um mehrere Gate-Seitenwand-Abstandshalter (104a) auf dem Substrat (102) zu bilden;Einbetten der Gate-Seitenwand-Abstandshalter in einem Dielektrikum (602);Bilden von Gate-Gräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Gates gebildet werden;Bilden der Gates (1002) in den Gate-Gräben;Bilden von Kontaktgräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen die selbstausgerichteten Kontakte gebildet werden; undBilden der selbstausgerichteten Kontakte (1502) in den Kontaktgräben.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Techniken zum Bilden von selbstausgerichteten Kontakten und spezieller auf eine Bildung von selbstausgerichteten Kontakten durch Bilden von Gate-Seitenwand-Abstandshaltern (z.B. unter Verwendung einer Seitenwand-Bild-Transfer(SIT)-Technologie) und von Gates, bevor die Kontakte gebildet werden.
  • HINTERGRUND DER ERFINDUNG
  • Ein Vorteil eines Ersetzungs-Metall-Gate(oder RMG)-Prozesses besteht darin, dass der Gate-Stapel vor potentiell schädigenden Bedingungen geschützt wird, da er am Ende des Prozesses angeordnet wird. Bei einem RMG dient ein Opfer- oder Dummy-Gate zum Beispiel als ein Platzhalter, z.B. für eine Anordnung der Source- und Drain-Bereiche etc. Bei herkömmlichen RMG-Prozessabläufen wird dann ein Dielektrikum um das Dummy-Gate herum abgeschieden, das ermöglicht, dass das Dummy-Gate durch einen (Ersetzungs-) Metall-Gate-Stapel ersetzt wird. Dann können Source- und Drain-Kontakte zwischen den Metall-Gate-Stapeln gebildet werden.
  • Eine Technologie für skalierte Bauelemente bringt jedoch Merkmalsabmessungen mit sich, die kleiner als jene sind, die unter Verwendung einer direkten Strukturierungs-Technologie in angemessener Weise erreicht werden können. Ein Abstand von Gate zu Gate wird zum Beispiel so gering, dass ein Anordnen von Kontakten zwischen den Metall-Gate-Stapeln eine außerordentliche Herausforderung darstellt. Ein Verkleinern der Abmessung der Kontakte ist nicht immer eine durchführbare Option, da dadurch eine Erhöhung des Kontaktwiderstands resultiert.
  • Daher ist eine skalierbare Prozesstechnologie bzw. Verfahren zur Bildung von selbstausgerichteten Kontakten wünschenswert.
  • Die Druckschrift US 2017 /0 194 203 A1 betrifft ein Halbleiterbauelement und ein Verfahren zur Herstellung desselben. Diese lehrt, nachdem Seitenwandabstandshalter gebildet wurden und in Gate-Gräben Gates gebildet wurden, das Bilden von Kontaktgräben durch selektives Entfernen von dem Teil des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen die selbstausgerichteten Kontakte gebildet werden, und das Bilden der selbstausgerichteten Kontakte in den Kontaktgräben. Bevor die Gate-Gräben gebildet werden, werden die Seitenwandabstandshalter zwischen dem Dielektrikum und den Dummy-Gate-Strukturen eingebettet.
  • Die Druckschrift US 9 530 890 B1 betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements. Sie lehrt unter anderem die Verwendung eines low-k-Materials für Gate-Abstandshalter.
  • Die Druckschrift US 6 306 714 B1 betrifft ein Verfahren zur Herstellung eines erhöhten Source/Drain (S/D) für ein MOS-Bauelement. Dabei werden mehrere Gate-Seitenwand-Abstandshalter auf einem Substrat gebildet. Ein Dielektrikum wird auf beiden Seiten der jeweiligen Gate-Seitenwand-Abstandshalter gebildet. Kontaktgräben werden durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Kontakte gebildet werden, gebildet. Gate-Gräben werden durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Gates gebildet werden, gebildet und die Gates werden in den Gate-Gräben gebildet. Kontakte werden in den Kontaktgräben gebildet.
  • Die Druckschrift CN 106 952 908 B lehrt unter anderem ein Dielektrikum als Material für ein Dummy-Gate.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die Erfindung betrifft Verfahren zum Bilden von selbstausgerichteten Kontakten. Die Merkmale der Verfahren sind in entsprechenden unabhängigen Ansprüchen angegeben. Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
  • Insbesondere werden Verfahren zum Bilden von selbstausgerichteten Kontakten bereitgestellt. Die Verfahren beinhalten die Schrittabfolge: Bilden von mehreren Gate-Seitenwand-Abstandshaltern auf einem Substrat; Einbetten der Gate-Seitenwand-Abstandshalter in einem Dielektrikum; Bilden von Gate-Gräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Gates gebildet werden; Bilden der Gates in den Gate-Gräben; Bilden von Kontaktgräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen die selbstausgerichteten Kontakte gebildet werden; sowie Bilden der selbstausgerichteten Kontakte in den Kontaktgräben. Ausführungsformen der vorliegenden Erfindung stellen somit Techniken zum Bilden von selbstausgerichteten Kontakten bereit, indem Gate-Seitenwand-Abstandshalter und Gates vor einer Bildung der Kontakte gebildet werden.
  • Mit den Verfahren wird eine Struktur eines Bauelements bereitgestellt. Die Struktur eines Bauelement beinhaltet: mehrere Gate-Seitenwand-Abstandshalter auf einem Substrat; sowie Gates und zu den Gates selbstausgerichtete Kontakte in Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, wobei jedes der Gates ein Metall-Gate aufweist und wobei jeder der Kontakte ein Graben-Silicid aufweist.
  • Ein umfassenderes Verständnis der vorliegenden Erfindung ebenso wie weitere Merkmale und Vorteile der vorliegenden Erfindung werden durch Bezugnahme auf die folgende detaillierte Beschreibung und die Zeichnungen erhalten.
  • Figurenliste
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung lediglich beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
    • 1 eine Querschnittsdarstellung ist, die eine Ausgangsbasis für die Bildung von selbstausgerichteten Kontakten gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, die ein Substrat, eine Schicht aus einem Abstandshaltermaterial auf dem Substrat sowie zusammengesetzte Abstandshalter/Mandrel-Seitenwand-Bild-Transfer(STI)-Strukturen auf der Schicht aus einem Abstandshaltermaterial beinhaltet;
    • 2 eine Querschnittsdarstellung ist, welche die Mandrels gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, die selektiv in Bezug auf die zusammengesetzten SIT-Abstandshalter entfernt wurden;
    • 3 eine Querschnittsdarstellung ist, welche die zusammengesetzten SIT-Abstandshalter gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, die als eine Maske für eine Strukturierung der Schicht aus einem Abstandshaltermaterial verwendet wurden;
    • 4 eine Querschnittsdarstellung ist, welche die zweiten Abstandshalter gemäß einer Ausführungsform der Erfindung zeigt, die selektiv in Bezug die ersten Abstandshalter entfernt wurden;
    • 5 eine Querschnittsdarstellung ist, welche die ersten Abstandshalter gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, die dazu verwendet wurden, die Schicht aus einem Abstandshaltermaterial zu einer Mehrzahl von Gate-Seitenwand-Abstandshaltern weiter zu reduzieren;
    • 6 eine Querschnittsdarstellung ist, welche die Gate-Seitenwand-Abstandshalter gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, die in ein Dielektrikum eingebettet wurden;
    • 7 eine Querschnittsdarstellung ist, die eine Maske gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, die über Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen selbstausgerichtete Kontakte gebildet werden, bzw. diese bedeckend gebildet wurde;
    • 8 eine Querschnittsdarstellung ist, welche die Maske gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, die verwendet wurde, um eine selektive Entfernung des Dielektrikums aus den Bereichen zwischen den Gate-Seitenwand-Abstandshaltern zu ermöglichen, in denen ein Ersetzungs-Metall-Gate (RMG) gebildet wird, so dass Gate-Gräben zwischen den Gate-Seitenwand-Abstandshaltern resultieren;
    • 9 eine Querschnittsansicht ist, die Gate-Stapel-Materialien gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, die in den Gate-Gräben abgeschieden wurden und diese auffüllen;
    • 10 eine Querschnittsdarstellung ist, die das Gate-Stapel-Material gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, das poliert wurde, um einzelne Gate-Stapel in den Gate-Gräben zu bilden;
    • 11 eine Querschnittsdarstellung ist, die eine Maske gemäß einer Ausführungsform der Erfindung zeigt, die so gebildet wurde, dass sie selektiv alle außer dem einen oder mehreren der Gate-Stapel bedeckt, die zu entfernen sind;
    • 12 eine Querschnittsdarstellung ist, die einen Ätzprozess durch die Maske gemäß einer Ausführungsform der vorliegenden Erfindung hindurch zeigt, der durchgeführt wurde, um den bzw. die freiliegenden Stapel zu entfernen;
    • 13 eine Querschnittsdarstellung ist, welche den Bereich bzw. die Bereiche zwischen den Gate-Seitenwand-Abstandshaltern gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, aus dem bzw. denen ein Gate-Stapel entfernt wurde, in den ein Isolator eingebracht wurde;
    • 14 eine Querschnittsdarstellung ist, die das Dielektrikum gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, das selektiv in Bezug die Metall-Gate-Stapel entfernt wurde, so dass eine Mehrzahl von Kontaktgräben zwischen den Gate-Stapeln gebildet wurde;
    • 15 eine Querschnittsdarstellung ist, die Kontakte gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, die in den Kontaktgräben gebildet wurden; und
    • 16 eine Querschnittsdarstellung ist, die nebeneinander Beispiele gemäß einer Ausführungsform der vorliegenden Erfindung für einen zusammengesetzten Abstandshalter und einen einzelnen Abstandshalter zeigt.
  • DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Hier werden Techniken zur Bildung selbstausgerichteter Kontakte unter Verwendung eines neuartigen Ersetzungs-Metall-Gate(oder RMG)-Prozessablaufs bereitgestellt, der die Seitenwand-Bild-Transfer(SIT)-Technologie wirksam einsetzt, bei der zuerst Gate-Seitenwand-Abstandshalter gebildet werden, gefolgt von einer RMG-Bildung und zuletzt einer Kontaktmetallisierung. Vorteilhafterweise erlaubt der SIT die Strukturierung von sublithographischen Merkmalen (d.h. Merkmalen, die kleiner als jene sind, die unter Verwendung einer direkten Strukturierungs-Technologie erzielt werden können). SIT geht im Allgemeinen mit einer Bildung eines Mandrel (von Mandrels), einer Bildung von Abstandshaltern auf gegenüberliegenden Seiten des Mandrel und einer anschließenden Entfernung des Mandrel selektiv in Bezug auf die Abstandshalter einher. Die Abstandshalter werden dann dazu verwendet, das darunterliegende Substrat zu strukturieren. Es ist anzumerken, dass für jeden strukturierten Mandrel zumindest zwei Abstandshalter vorhanden sind. Somit wird der SIT häufig als eine Pitch-Verdopplungs-Technik betrachtet.
  • Im Folgenden wird eine exemplarische Ausführungsform der vorliegenden Techniken unter Bezugnahme auf die 1 bis 15 beschrieben. Wie in 1 gezeigt, beginnt der Prozess mit einem Substrat 102, auf dem die Bildung von Metall-Gate-Stapeln und zu den Metall-Gate-Stapeln selbstausgerichteten Kontakten gewünscht ist. Der hauptsächliche Fokus der vorliegenden Techniken liegt nicht auf der speziellen Konfiguration des Substrats 102, es ist jedoch vorstellbar, dass es sich bei dem Substrat um ein Halbleitersubstrat handelt, wie beispielsweise einen Bulk-Silicium(Si)-Wafer oder einen Silicium-auf-Isolator(SOI)-Wafer, das (unter Verwendung üblicher Prozesse) so hergestellt wird, dass es einen aktiven Bereich (aktive Bereiche) beinhaltet, der (die) ein planares oder nicht planares Kanalmaterial (z.B. ein Fin-Kanalmaterial), über dem ein Metall-Gate-Stapel zu bilden ist, sowie einen Source- und Drain-Bereich enthält (enthalten), an dem die (vorliegenden selbstausgerichteten) Kontakte zu bilden sind.
  • Wie vorstehend angegeben, geht die erste Phase des Prozesses mit einem ersten Bilden einer Mehrzahl von Gate-Seitenwand-Abstandshaltern einher. Auf diese Abstandshalter wird hier auch als ein „Meer von Abstandshaltern“ Bezug genommen. Die Gate-Seitenwand-Abstandshalter können in einer Anzahl unterschiedlicher Weisen gebildet werden, einschließlich über einen üblichen direkten Strukturierungsprozess. Gemäß einer exemplarischen Ausführungsform werden die Gate-Seitenwand-Abstandshalter jedoch unter Verwendung des SIT gebildet. Des Weiteren werden die Abstandshalter bei dieser exemplarischen Ausführungsform aus einem geeigneten Abstandshaltermaterial gebildet, wie beispielsweise Siliciumnitrid (SiN), Siliciumkohlenstoffnitrid (SiCN), Siliciumborkohlenstoffnitrid (SiBCN), Siliciumsauerstoffkohlenstoffnitrid (SiOCN) sowie Kombinationen derselben. Außerdem wird bei diesem Beispiel eine Konfiguration mit einem zusammengesetzten SIT-Abstandshalter verwendet. Wie im Folgenden im Detail beschrieben wird, verhindert ein SIT bei zusammengesetzten Abstandshaltern ein Abrunden an den oberen Kanten der Abstandshalter. Ein Abrunden an den oberen Kanten der Abstandshalter verursacht eine starke Breitenvariation in der Struktur des Bauelements. Im Vergleich ermöglicht eine Verwendung von zusammengesetzten Abstandshaltern, dass Abstandshalter mit rechtwinkligen Schultern gebildet werden.
  • So wird eine Schicht 104 aus einem Abstandshaltermaterial auf dem Substrat 102 gebildet, wie in 1 gezeigt. Wie vorstehend angegeben, beinhaltet ein geeignetes Abstandshaltermaterial SiN, SiCN, SiBCN und/oder SiOCN, ist jedoch nicht auf diese beschränkt. Dann wird eine zusammengesetzte Abstandshalter-SIT-Struktur auf der Schicht 104 aus einem Abstandshaltermaterial gebildet. Wie in 1 gezeigt, beinhaltet die zusammengesetzte Abstandshalter-SIT-Struktur eine Mehrzahl von Mandrels 106, erste Abstandshalter 108 auf entgegengesetzten Seiten der Mandrels 106 sowie zweite Abstandshalter 110 auf einer zu den Mandrels 106 entgegengesetzten Seite der ersten Abstandshalter 108.
  • Die Mandrels 106 können auf der Schicht 104 aus einem Abstandshaltermaterial gebildet werden, indem zuerst ein geeignetes Mandrel-Material deckend auf der Schicht aus einem Abstandshaltermaterial abgeschieden wird und dann das Mandrel-Material zu einzelnen Mandrels strukturiert wird. Geeignete Mandrel-Materialien beinhalten amorphes Silicium (Si) und amorphen Kohlenstoff, sind jedoch nicht auf diese beschränkt. Amorphe Si-Schichten können zum Beispiel unter Verwendung eines physikalischen oder chemischen Gasphasenabscheidungsprozesses abgeschieden werden. Amorphe Kohlenstoffschichten können zum Beispiel unter Verwendung von Magnetron-Sputtern abgeschieden werden. Zur Strukturierung der Mandrels 106 können übliche Lithographie- und Ätztechniken eingesetzt werden. Wie auf dem Fachgebiet bekannt ist, kann eine (nicht gezeigte) strukturierte Hartmaske (z.B. aus Siliciumnitrid (SiN)) auf dem Mandrel-Material gebildet werden, welche die Basisfläche und den Ort der Mandrels 106 maskiert. Anschließend kann ein Ätzen durch die strukturierte Hartmaske hindurch durchgeführt werden, um das Material in den einzelnen Mandrels 106 zu strukturieren. Geeignete Ätzprozesse beinhalten einen anisotropen Ätzprozess, wie beispielsweise reaktives lonenätzen (RIE), sind jedoch nicht auf diesen beschränkt. Im Anschluss an den Ätzprozess können jegliche verbliebenen Bereiche der Mandrel-Hartmaske entfernt werden.
  • Wie nachstehend beschrieben, werden die Mandrels 106 selektiv in Bezug auf die ersten und die zweiten Abstandshalter 108 und 110 entfernt, und die zweiten Abstandshalter 110 werden dann selektiv in Bezug auf die ersten Abstandshalter entfernt. Somit werden die Mandrels 106, die ersten Abstandshalter 108 und die zweiten Abstandshalter 110 sämtlich bevorzugt aus unterschiedlichen Materialien gebildet, um eine selektive Entfernung zu ermöglichen. Gemäß einer exemplarischen Ausführungsform werden die ersten Abstandshalter 108 aus Siliciumdioxid (SiO2) gebildet, und die zweiten Abstandshalter 110 werden aus einem Nitrid gebildet (wie beispielsweise SiN) oder umgekehrt. Eine Entfernung des einen Abstandshalters selektiv in Bezug auf den anderen kann dann leicht unter Verwendung eines in Bezug auf ein Oxid oder ein Nitrid selektiven Ätzprozesses erreicht werden.
  • Die ersten Abstandshalter 108 können durch Abscheiden des jeweiligen Abstandshaltermaterials und anschließendes Verwenden von üblichen Lithographie- und Ätztechniken gebildet werden, um die einzelnen Abstandshalter 108 auf entgegengesetzten Seiten der Mandrels 106 zu bilden. Der gleiche Prozess kann dann zur Bildung der zweiten Abstandshalter 110 auf zu den Mandrels 106 entgegengesetzten Seiten der ersten Abstandshalter 108 verwendet werden. Das Resultat ist die zusammengesetzte Abstandshalter-Konfiguration, die in 1 gezeigt ist.
  • Als nächstes werden die Mandrels 106 selektiv in Bezug auf die zusammengesetzten Abstandshalter (die ersten/die zweiten Abstandshalter 108/110) entfernt, wie in 2 gezeigt. Gemäß einer exemplarischen Ausführungsform werden die Mandrels 106 unter Verwendung eines isotropen Ätzprozesses entfernt, wie beispielsweise eines selektiven Nassätzprozesses. Nach der Entfernung des Mandrel verbleibt ein zusammengesetzter SIT-Abstandshalter über der Schicht 104 aus einem Abstandshaltermaterial. Es ist anzumerken, dass die Verwendung eines zusammengesetzten SIT-Abstandshalters lediglich ein Beispiel ist und hier Ausführungsformen antizipiert werden, bei denen eine SIT-Strukturierung mit einer üblicheren Konfiguration aus einzelnem Abstandshalter/Mandrel eingesetzt wird.
  • Die zusammengesetzten SIT-Abstandshalter (d.h. die ersten Abstandshalter 108/die zweiten Abstandshalter 110) werden dann als eine Maske verwendet, um die Schicht 104 aus einem Abstandshaltermaterial zu strukturieren. Siehe 3. Gemäß einer exemplarischen Ausführungsform wird die Schicht aus einem Abstandshaltermaterial unter Verwendung eines anisotropen Ätzprozesses strukturiert, der auf dem Substrat 102 stoppt. Wie vorstehend angegeben, verhindert ein zusammengesetzter Abstandshalter eine Abrundung an den oberen Kanten des Abstandshalters, so dass dadurch eine Bildung von Abstandshaltern mit rechtwinkligen Schultern ermöglicht wird.
  • Die zweiten Abstandshalter 110 werden dann selektiv in Bezug auf die ersten Abstandshalter 108 entfernt. Siehe 4. Wie vorstehend angegeben, werden die ersten und die zweiten Abstandshalter bevorzugt aus unterschiedlichen Materialien gebildet, wie beispielsweise einem Oxid im Vergleich zu einem Nitrid oder umgekehrt. In diesem Fall kann ein in Bezug auf ein Oxid oder ein Nitrid selektiver Ätzprozess verwendet werden, um die zweiten Abstandshalter 110 gegenüber den ersten Abstandshaltern 108 zu entfernen. Ein Entfernen der zweiten Abstandshalter 110 ermöglicht die Durchführung eines zweiten Ätzvorgangs in Bezug auf die Schicht 104 aus einem Abstandshaltermaterial, so dass die Dicke der Abstandshalter weiter verringert wird.
  • Wie in 5 gezeigt, werden die ersten Abstandshalter 108 dann dazu verwendet, die Schicht 104 aus einem Abstandshaltermaterial zu einer Mehrzahl (d.h. einem Meer von) Gate-Seitenwand-Abstandshaltern weiter zu reduzieren. Den aus der Schicht 104 aus einem Abstandshaltermaterial gebildeten Gate-Seitenwand-Abstandshaltern wird nunmehr das Bezugszeichen 104a zugewiesen.
  • Nachdem nun die Gate-Seitenwand-Abstandshalter gebildet wurden, besteht die nächste Phase des Prozesses darin, das RMG zu bilden. Um dies durchzuführen, werden die Gate-Seitenwand-Abstandshalter in ein Dielektrikum 602 eingebettet (siehe 6), und anschließend wird das Dielektrikum 602 selektiv aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern 104a entfernt, in denen das RMG gebildet wird (siehe die nachstehend beschriebenen 7 und 8). Geeignete Dielektrika beinhalten SiO2, sind jedoch nicht auf dieses beschränkt. Wie in 6 gezeigt, kann das Dielektrikum nach der Abscheidung planarisiert werden (z.B. unter Verwendung eines Prozesses, wie beispielsweise eines chemisch-mechanischen Polierprozesses oder CMP, wobei die ersten Abstandshalter 108 als ein Ätzstopp wirken).
  • Um eine selektive Entfernung des Dielektrikums 602 aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern 104a zu ermöglichen, in denen das RMG gebildet wird, wird eine Maske 702 über Bereichen zwischen den Gate-Seitenwand-Abstandshaltern 104a, in denen selbstausgerichtete Kontakte gebildet werden, bzw. diese bedeckend gebildet. Siehe 7. Gemäß einer exemplarischen Ausführungsform handelt es sich bei der Maske 702 um eine Nitrid-Hartmaske (z.B. eine SiN-Hartmaske). Der Anschaulichkeit halber werden im Folgenden in den Figuren die Bezeichnungen SAC (für einen selbstausgerichteten Kontakt) und Gate verwendet, um die Bereiche zwischen den Gate-Seitenwand-Abstandshaltern 104a darzustellen, in denen die selbstausgerichteten Kontakte beziehungsweise Gates gebildet werden.
  • Die Maske 702 wird dann verwendet, um eine selektive Entfernung des Dielektrikums 602 aus den Bereichen zwischen den Gate-Seitenwand-Abstandshaltern 104a zu ermöglichen, in denen das RMG gebildet wird. Siehe 8. Die Maske 702 schützt das Dielektrikum 602, das in den Bereichen zwischen den Gate-Seitenwand-Abstandshaltern 104a vorhanden ist, in denen die selbstausgerichteten Kontakte gebildet werden. Wenn es sich bei dem Dielektrikum 602 lediglich beispielhaft um SiO2 handelt, kann das Dielektrikum 602 unter Verwendung eines in Bezug auf ein Oxid selektiven Ätzprozesses, der auf dem Substrat 102 stoppt, von den RMG-Bereichen entfernt werden. Mittels dieses Prozesses werden zwischen den Gate-Seitenwand-Abstandshaltern 104a Gate-Gräben wirksam gebildet. Siehe 8.
  • Wie in den 9 und 10 gezeigt, werden dann die RMGs in den Gate-Gräben gebildet. Und zwar werden, wie in 9 gezeigt, Gate-Stapel-Materialien 902 in den Gate-Gräben abgeschieden und füllen diese auf. Die Gate-Stapel-Materialien können lediglich beispielhaft ein Gate-Dielektrikum und eine Kombination von Austrittsarbeits- und Füllmaterial-Metallschichten beinhalten. Zum Beispiel kann das Gate-Dielektrikum in dem Gate-Graben abgeschieden werden, gefolgt von dem die Austrittsarbeit einstellenden Metall (auf dem Gate-Dielektrikum) und dann dem Füllmaterial-Metall (auf dem die Austrittsarbeit einstellenden Metall). Geeignete Gate-Dielektrika für ein Metall-Gate beinhalten Materialien mit einem hohen κ, wie beispielsweise Hafniumoxid (HfO2) und Lanthanoxid (La2O3), sind jedoch nicht auf diese beschränkt. Der Begriff „mit einem hohen κ“, wie hierin verwendet, bezieht sich auf ein Material mit einer relativen Dielektrizitätskonstanten κ, die viel höher als jene von Siliciumdioxid ist (z.B. einer Dielektrizitätskonstanten κ = 25 für Hafniumoxid anstatt 4 für Siliciumdioxid). Geeignete, die Austrittsarbeit einstellende Metalle beinhalten die Austrittsarbeit einstellende Metalle vom n-Typ, wie beispielsweise Titannitrid (TiN) und Tantalnitrid (TaN), sowie die Austrittsarbeit einstellende Metalle vom p-Typ, wie beispielsweise Wolfram (W), sind jedoch nicht auf diese beschränkt. Geeignete Füllmaterial-Metalle beinhalten Aluminium (Al), sind jedoch nicht auf dieses beschränkt. Die Gate-Stapel-Materialien sind in den Figuren allgemein durch die Schicht 902 dargestellt.
  • Wie in 10 gezeigt, kann das Gate-Stapel-Material 902 unter Verwendung eines chemischen und/oder mechanischen Polierprozesses (wie beispielweise CMP) poliert werden. Das Resultat sind einzelne Gate-Stapel 1002, die in den Gate-Gräben gebildet wurden.
  • Die selbstausgerichteten Kontakte werden in den Bereichen zwischen den Gate-Seitenwand-Abstandshaltern 104a auf entgegengesetzten Seiten von jedem der Gate-Stapel 1002 gebildet. Jedes Paar der selbstausgerichteten Kontakte ist mit dem speziellen Gate-Stapel 1002 verknüpft, der sich zwischen diesem Paar von Kontakten befindet. Es wird zum Beispiel die Situation betrachtet, in der die selbstausgerichteten Kontakte zu Source- und Drain-Bereichen auf entgegengesetzten Seiten von jedem der Gate-Stapel 1002 gebildet werden. In diesem Fall entspricht die Kombination aus selbstausgerichtetem Kontakt/Gate-Stapel/selbstausgerichtetem Kontakt in benachbarten Bereichen zwischen den Gate-Seitenwand-Abstandshaltern 104a einem üblichen Transistor. Um diese Konfiguration zu erzielen, wird jeder zweite Gate-Stapel 1002 selektiv entfernt. Siehe die 11 und 12.
  • Wie in 11 gezeigt, kann eine Entfernung von ausgewählten Gate-Stapeln 1002 erreicht werden, indem eine selektive Maske 1102 (z.B. eine SiN-Hartmaske) verwendet wird, die alle außer dem Gate-Stapel (den Gate-Stapeln) bedeckt, der (die) zu entfernen sind. Zur Bildung der Maske 1102 können übliche Lithographie- und Ätztechniken verwendet werden. Um den (die) freiliegenden Gate-Stapel zu entfernen, kann ein Ätzprozess durch die Maske 1102 hindurch durchgeführt werden. Siehe 12. Die spezielle verwendete Ätz-Chemie kann in Abhängigkeit von den Gate-Stapel-Materialien variieren, und es ist möglich, dass mehrere Ätzschritte notwendig sind, um das Gate-Metall (die Gate-Metalle), das Gate-Dielektrikum etc. vollständig zu entfernen.
  • In den Bereich (die Bereiche) zwischen den Gate-Seitenwand-Abstandshaltern 104a, aus dem (denen) der Gate-Stapel entfernt wurde, kann dann ein Isolator 1302 eingebracht werden, wie beispielsweise SiN. Siehe 13. Wie in 13 gezeigt, kann dann ein Polierprozess (z.B. unter Verwendung von CMP) durchgeführt werden, um die Maske 1102 und jeglichen überschüssigen Isolator 1302 zu entfernen.
  • Nachdem nun die Gate-Seitenwand-Abstandshalter gebildet wurden (erste Phase des Prozesses) und das RMG gebildet wurde (zweite Phase des Prozesses), wird nunmehr die dritte Phase des Prozesses ausgeführt, um die selbstausgerichteten Metallkontakte zu bilden. Siehe die 14 und 15. Wie vorstehend hervorgehoben, werden die Kontakte in den Bereichen zwischen den Gate-Seitenwand-Abstandshaltern 104a auf entgegengesetzten Seiten von jedem der Gate-Stapel 1002 gebildet. So werden die Kontakte zu den Gate-Stapeln 1002 selbstausgerichtet.
  • Um den Kontaktbildungsprozess zu beginnen, wird zunächst das Dielektrikum 602 selektiv in Bezug auf die Metall-Gate-Stapel 1002 entfernt. Siehe 14. Wenn es sich bei dem Dielektrikum 602 lediglich beispielhaft um ein Oxid handelt, wie beispielsweise SiO2, dann kann ein in Bezug auf ein Oxid selektiver Ätzprozess eingesetzt werden. Indem das Dielektrikum 602 entfernt wird, wird eine Mehrzahl von Kontaktgräben zwischen den Gate-Stapeln 1002 gebildet. Siehe 14. Dann werden Kontakte 1502 in den Kontaktgräben gebildet. Gemäß einer exemplarischen Ausführungsform werden die Kontakte 1502 in den Kontaktgräben aus einem Graben-Silicid gebildet. Lediglich beispielhaft wird ein Silicid-Metall oder werden Silicid-Metalle in den Kontaktgräben abgeschieden. Ein Silicid bildet sich immer dort, wo sich das Silicid-Metall in Kontakt mit Silicium befindet (z.B. in den Source- und Drain-Bereichen des Substrats 102). Geeignete Silicid-Metalle beinhalten Nickel (Ni) (das z.B. ein Nickelsilicid (NiSi) bildet), sind jedoch nicht auf dieses beschränkt. Ein Temperprozess (z.B. bei einer Temperatur von etwa 500 Grad Celsius (°C) bis etwa 800 °C und Bereichen dazwischen) wird dann dazu verwendet, das Silicid-Metall mit dem Substrat 102 zu reagieren, um ein Graben-Silicid (d.h. Kontakte 1502) in den Kontaktgräben zu bilden. Danach kann jegliches nicht reagierte Silicid-Metall entfernt werden.
  • Wie vorstehend angegeben, verhindert die Verwendung eines SIT bei zusammengesetzten Abstandshaltern eine Abrundung an den oberen Kanten der Abstandshalter, so dass dadurch die Bildung von Abstandshaltern mit rechtwinkligen Schultern ermöglicht wird. Dieses Konzept ist in 16 weitergehend dargestellt, die nebeneinander Beispiele zeigt, auf der linken Seite für einen zusammengesetzten Abstandshalter und auf der rechten Seite für einen einzelnen Abstandshalter. Im Fall des zusammengesetzten Abstandshalters erfährt nur der äußere Abstandshalter irgendeine Abrundung. Der innere Abstandshalter weist vorteilhafterweise eine rechtwinklige Schulter auf. Im Vergleich dazu liegt bei dem einzelnen Abstandshalter eine Abrundung an den oberen Kanten vor. Diese Abrundung in dem endgültigen Abstandshalter kann unerwünschterweise Breitenvariationen des Bauteils verursachen.

Claims (19)

  1. Verfahren zum Bilden von selbstausgerichteten Kontakten, wobei das Verfahren die folgenden Schritte in der aufgeführten Reihenfolge aufweist: Bilden einer Schicht (104) aus einem Abstandshaltermaterial auf einem Substrat (102); Strukturieren der Schicht aus einem Abstandshaltermaterial unter Verwendung eines Seitenwand-Bild-Transfer (SIT), um mehrere Gate-Seitenwand-Abstandshalter (104a) auf dem Substrat (102) zu bilden; Einbetten der Gate-Seitenwand-Abstandshalter in einem Dielektrikum (602); Bilden von Gate-Gräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Gates gebildet werden; Bilden der Gates (1002) in den Gate-Gräben; Bilden von Kontaktgräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen die selbstausgerichteten Kontakte gebildet werden; und Bilden der selbstausgerichteten Kontakte (1502) in den Kontaktgräben.
  2. Verfahren zum Bilden von selbstausgerichteten Kontakten, wobei das Verfahren die folgenden Schritte in der aufgeführten Reihenfolge aufweist: Bilden von mehreren Gate-Seitenwand-Abstandshaltern (104a) auf einem Substrat (102); Einbetten der Gate-Seitenwand-Abstandshalter in einem Dielektrikum (602); Bilden einer Maske (702), welche die Bereiche zwischen den Gate-Seitenwand-Abstandshaltern bedeckt, in denen die selbstausgerichteten Kontakte später gebildet werden; Bilden von Gate-Gräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Gates gebildet werden; Bilden der Gates (1002) in den Gate-Gräben; Bilden von Kontaktgräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen die selbstausgerichteten Kontakte gebildet werden; und Bilden der selbstausgerichteten Kontakte (1502) in den Kontaktgräben.
  3. Verfahren zum Bilden von selbstausgerichteten Kontakten, wobei das Verfahren die folgenden Schritte in der aufgeführten Reihenfolge aufweist: Bilden von mehreren Gate-Seitenwand-Abstandshaltern (104a) auf einem Substrat (102); Einbetten der Gate-Seitenwand-Abstandshalter in einem Dielektrikum (602); Bilden von Gate-Gräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Gates gebildet werden; Bilden der Gates (1002) in den Gate-Gräben; selektives Entfernen von zumindest einem der Gates; Bilden von Kontaktgräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen die selbstausgerichteten Kontakte gebildet werden; und Bilden der selbstausgerichteten Kontakte (1502) in den Kontaktgräben.
  4. Verfahren nach Anspruch 2 oder 3, das des Weiteren die Schritte aufweist: Bilden einer Schicht (104) aus einem Abstandshaltermaterial auf dem Substrat; und Strukturieren der Schicht aus einem Abstandshaltermaterial, um die Gate-Seitenwand-Abstandshalter auf dem Substrat zu bilden.
  5. Verfahren nach Anspruch 4, wobei ein Seitenwand-Bild-Transfer (SIT) verwendet wird, um die Schicht aus einem Abstandshaltermaterial zur Bildung der Gate-Seitenwand-Abstandshalter auf dem Substrat zu strukturieren.
  6. Verfahren nach Anspruch 1 oder 5, das des Weiteren die Schritte aufweist: Bilden von Mandrels (106) auf der Schicht aus einem Abstandshaltermaterial; Bilden von zusammengesetzten SIT-Abstandshaltern auf entgegengesetzten Seiten der Mandrels, wobei die zusammengesetzten SIT-Abstandshalter i) erste Abstandshalter (108) auf entgegengesetzten Seiten der Mandrels und ii) zweite Abstandshalter (110) auf einer zu den Mandrels entgegengesetzten Seite der ersten Abstandshalter aufweisen.
  7. Verfahren nach Anspruch 6, das des Weiteren die Schritte aufweist: Entfernen der Mandrels selektiv in Bezug auf die zusammengesetzten Abstandshalter; Verwenden der zusammengesetzten Abstandshalter, um die Schicht aus einem Abstandshaltermaterial zu strukturieren; selektives Entfernen der zweiten Abstandshalter; und Verwenden der ersten Abstandshalter, um die Schicht aus einem Abstandshaltermaterial zu strukturieren.
  8. Verfahren nach Anspruch 1 oder 3, das des Weiteren die Schritte aufweist: Bilden einer Maske (702), welche die Bereiche zwischen den Gate-Seitenwand-Abstandshaltern bedeckt, in denen die selbstausgerichteten Kontakte gebildet werden, bevor das Dielektrikum selektiv aus den Bereichen zwischen den Gate-Seitenwand-Abstandshaltern entfernt wird, in denen Gates gebildet werden.
  9. Verfahren nach einem der vorangehenden Ansprüche, wobei die Gates Ersetzungs-Metall-Gates aufweisen und wobei der Schritt, bei dem die Gates in den Gate-Gräben gebildet werden, die Schritte aufweist: Abscheiden eines Gate-Dielektrikums in den Gate-Gräben; Abscheiden eines die Austrittsarbeit einstellenden Metalls auf dem Gate-Dielektrikum; und Abscheiden eines Füllmaterial-Metalls auf dem die Austrittsarbeit einstellenden Metall.
  10. Verfahren nach Anspruch 9, wobei das Gate-Dielektrikum ein Material mit einem hohen κ aufweist, das aus der Gruppe ausgewählt ist, die besteht aus: Hafniumoxid und Lanthanoxid.
  11. Verfahren nach Anspruch 9 oder 10, wobei das die Austrittsarbeit einstellende Metall aus der Gruppe ausgewählt ist, die besteht aus: Titannitrid, Tantalnitrid und Wolfram.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei das Füllmaterial-Metall Aluminium aufweist.
  13. Verfahren nach einem der vorangehenden Ansprüche, wobei der selbstausgerichtete Kontakt ein Graben-Silicid aufweist.
  14. Verfahren nach Anspruch 13, wobei das Graben-Silicid Nickelsilicid aufweist.
  15. Verfahren nach Anspruch 1 oder 2, das des Weiteren den Schritt aufweist: selektives Entfernen von zumindest einem der Gates.
  16. Verfahren nach Anspruch 3 oder 15, wobei das selektive Entfernen von zumindest einem Gate aufweist: selektives Entfernen von jedem zweiten der Gates.
  17. Verfahren nach Anspruch 15 oder 16, das des Weiteren den Schritt aufweist: Maskieren von allen außer den Gates, die selektiv zu entfernen sind.
  18. Verfahren nach einem der Ansprüche 15 bis 17, das des Weiteren den Schritt aufweist: Auffüllen der Gate-Gräben, aus denen zumindest eines der Gates selektiv entfernt wurde, mit einem Isolator (1302).
  19. Verfahren nach Anspruch 18, wobei der Isolator ein Nitrid-Material aufweist.
DE112018002948.4T 2017-07-20 2018-07-16 Bilden von selbstausgerichteten Kontakten Active DE112018002948B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/655,547 2017-07-20
US15/655,547 US10186599B1 (en) 2017-07-20 2017-07-20 Forming self-aligned contact with spacer first
PCT/IB2018/055243 WO2019016672A1 (en) 2017-07-20 2018-07-16 FORMATION OF SELF-ALIGNED CONTACTS

Publications (2)

Publication Number Publication Date
DE112018002948T5 DE112018002948T5 (de) 2020-04-02
DE112018002948B4 true DE112018002948B4 (de) 2023-01-12

Family

ID=65011580

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018002948.4T Active DE112018002948B4 (de) 2017-07-20 2018-07-16 Bilden von selbstausgerichteten Kontakten

Country Status (6)

Country Link
US (1) US10186599B1 (de)
JP (1) JP7157134B2 (de)
CN (1) CN110892523B (de)
DE (1) DE112018002948B4 (de)
GB (1) GB2579487B (de)
WO (1) WO2019016672A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524795B (zh) * 2019-02-03 2024-02-27 中芯国际集成电路制造(上海)有限公司 自对准双重图形化方法及其形成的半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306714B1 (en) 2000-11-16 2001-10-23 Chartered Semiconductor Manufacturing Inc. Method to form an elevated S/D CMOS device by contacting S/D through the contact of oxide
US9530890B1 (en) 2015-11-02 2016-12-27 International Business Machines Corporation Parasitic capacitance reduction
US20170194203A1 (en) 2016-01-05 2017-07-06 United Microelectronics Corp. Semiconductor device and method of forming the same
CN106952908A (zh) 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350056B1 (ko) 2000-03-09 2002-08-24 삼성전자 주식회사 다마신 게이트 공정에서 자기정렬콘택패드 형성 방법
JP2001267561A (ja) 2000-03-21 2001-09-28 Sony Corp 半導体装置の製造方法及び半導体装置
JP3669919B2 (ja) 2000-12-04 2005-07-13 シャープ株式会社 半導体装置の製造方法
JP2004152790A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
JP4661086B2 (ja) * 2004-05-24 2011-03-30 パナソニック株式会社 不揮発性記憶装置および不揮発性メモリの消去方法と書込み方法
US7598142B2 (en) * 2007-03-15 2009-10-06 Pushkar Ranade CMOS device with dual-epi channels and self-aligned contacts
JP2009130035A (ja) 2007-11-21 2009-06-11 Toshiba Corp 半導体装置の製造方法
US8436404B2 (en) * 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US20120119302A1 (en) 2010-11-11 2012-05-17 International Business Machines Corporation Trench Silicide Contact With Low Interface Resistance
US8440533B2 (en) 2011-03-04 2013-05-14 Globalfoundries Singapore Pte. Ltd. Self-aligned contact for replacement metal gate and silicide last processes
US8637359B2 (en) 2011-06-10 2014-01-28 International Business Machines Corporation Fin-last replacement metal gate FinFET process
US8716124B2 (en) 2011-11-14 2014-05-06 Advanced Micro Devices Trench silicide and gate open with local interconnect with replacement gate process
US20130187236A1 (en) 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices
US9059096B2 (en) 2012-01-23 2015-06-16 International Business Machines Corporation Method to form silicide contact in trenches
US9177820B2 (en) 2012-10-24 2015-11-03 Globalfoundries U.S. 2 Llc Sub-lithographic semiconductor structures with non-constant pitch
US8975712B2 (en) 2013-05-14 2015-03-10 Globalfoundries Inc. Densely packed standard cells for integrated circuit products, and methods of making same
US9515163B2 (en) 2013-09-09 2016-12-06 Globalfoundries Inc. Methods of forming FinFET semiconductor devices with self-aligned contact elements using a replacement gate process and the resulting devices
US9722043B2 (en) 2015-06-15 2017-08-01 International Business Machines Corporation Self-aligned trench silicide process for preventing gate contact to silicide shorts
US9484264B1 (en) * 2015-07-29 2016-11-01 International Business Machines Corporation Field effect transistor contacts
US9520482B1 (en) * 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9728505B2 (en) * 2015-11-16 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structrues of novel contact feature
US9570397B1 (en) * 2015-12-10 2017-02-14 International Business Machines Corporation Local interconnect structure including non-eroded contact via trenches

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306714B1 (en) 2000-11-16 2001-10-23 Chartered Semiconductor Manufacturing Inc. Method to form an elevated S/D CMOS device by contacting S/D through the contact of oxide
US9530890B1 (en) 2015-11-02 2016-12-27 International Business Machines Corporation Parasitic capacitance reduction
US20170194203A1 (en) 2016-01-05 2017-07-06 United Microelectronics Corp. Semiconductor device and method of forming the same
CN106952908A (zh) 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
JP2020528215A (ja) 2020-09-17
US10186599B1 (en) 2019-01-22
GB2579487A (en) 2020-06-24
GB202001682D0 (en) 2020-03-25
DE112018002948T5 (de) 2020-04-02
CN110892523A (zh) 2020-03-17
GB2579487B (en) 2021-12-15
WO2019016672A1 (en) 2019-01-24
JP7157134B2 (ja) 2022-10-19
US20190027580A1 (en) 2019-01-24
CN110892523B (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
DE102018202897B4 (de) Austauschmetallgatestrukturierung für Nanosheet-Vorrichtungen
DE102007020258B4 (de) Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102017117942B4 (de) Herstellungsverfahren für eine Multi-Gate-Vorrichtung
DE102007009914B4 (de) Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102007041210B4 (de) Verfahren zur Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement und entsprechendes Halbleiterbauelement
DE112018005825B4 (de) VFET mit verbesserter Stromansteuerbarkeit und Verfahren zu seiner Herstellung
DE112011102606B4 (de) Verfahren zur Herstellung einer Halbleiter-Transistoreinheit
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102015106411B4 (de) Obere metallische kontaktpads als lokale verbinder von vertikaltransistoren
DE102007041207A1 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102007052051B4 (de) Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen
DE102008046400A1 (de) CMOS-Bauelement mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102017124226B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017118345B4 (de) Kontaktöffnungen und verfahren zu deren herstellung
DE102017116343A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102018100297A1 (de) FinFET-Bauelemente mit eingebetteten Luftspalten und ihre Fertigung
DE102009039522B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit vergrabener Ätzstoppschicht in Grabenisolationsstrukturen für eine bessere Oberflächenebenheit in dicht gepackten Halbleiterbauelementen
DE102015102807B4 (de) Halbleitervorrichtung, die eine halbleiter-platteneinheit umfasst, die eine source und einen drain verbindet
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102008011813B4 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements
DE112012002648B4 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102007057688B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke
DE112018002948B4 (de) Bilden von selbstausgerichteten Kontakten
DE102013105974B4 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Dielektrikum mit Mehrfachzusammensetzung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823800

Ipc: H01L0021823400

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final