DE112014006986T5 - Verfahren zum Steuern eines MIS-Strukturentwurfs in einem TFT und System zur Durchführung des Verfahrens - Google Patents

Verfahren zum Steuern eines MIS-Strukturentwurfs in einem TFT und System zur Durchführung des Verfahrens Download PDF

Info

Publication number
DE112014006986T5
DE112014006986T5 DE112014006986.8T DE112014006986T DE112014006986T5 DE 112014006986 T5 DE112014006986 T5 DE 112014006986T5 DE 112014006986 T DE112014006986 T DE 112014006986T DE 112014006986 T5 DE112014006986 T5 DE 112014006986T5
Authority
DE
Germany
Prior art keywords
mis structure
silicon nitride
dielectric constant
mis
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112014006986.8T
Other languages
English (en)
Inventor
Xiangdeng Que
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of DE112014006986T5 publication Critical patent/DE112014006986T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

Vorliegend sind Verfahren zum Steuern eines MIS-Strukturentwurfs in einem TFT und ein System zur Durchführung des Verfahrens offenbart. Das Verfahren umfasst die Schritte: Ermitteln der Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur, wie durch Berechnung ausgeführt; und Entscheiden, ob die Dielektrizitätskonstante von Siliziumnitrid einen Sollwert in einem TFT-Herstellungsverfahren erreicht, wobei, wenn ein negatives Entscheidungsergebnis ermittelt wird, Parameter der MIS-Struktur eingestellt werden, um zu ermöglichen, dass die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur nach der Einstellung den Sollwert im TFT-Herstellungsverfahren erreichen. Ein MIS-Strukturdesign kann effektiv gesteuert werden, wodurch die Leistung und Stabilität von TFT-LCD-Produkten verbessert werden.

Description

  • HINWEIS AUF EINSCHLÄGIGE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität der chinesischen Patentanmeldung CN 201410579313.7 mit dem Titel "Verfahren zum Steuern eines MIS-Strukturentwurfs in einem TFT System zur Durchführung des Verfahrens", eingereicht am 24. Oktober 2014, deren Gesamtheit hierin durch Bezugnahme aufgenommen ist.
  • GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung bezieht sich auf das technische Gebiet von Flüssigkristallanzeigen und insbesondere auf ein Verfahren zum Steuern des MIS-Strukturdesigns in einem TFT und einem System zur Durchführung des Verfahrens.
  • HINTERGRUND DER ERFINDUNG
  • In den letzten Jahren hat sich Trend zu dünnschichtigen Displays weiter durchgesetzt; die Verwendung von Flüssigkristalldisplays (kurz: LCDs) in verschiedenen elektronischen Geräten wie Handys, Laptops, Farbfernseher, etc. ist weit verbreitet.
  • TFT-LCDs werden unter Verwendung nacheinander eines Array-Verfahrens, einer Zellenprozedur und eines Modulverfahrens hergestellt. Unter allen Verfahren umfasst das Array-Verfahren, ähnlich einer Halbleiterprozedur, das Formen der TFT-Elemente, Pixel und anderer Strukturen auf einem Glassubstrat gemäß den entsprechenden Anforderungen.
  • Bei der Herstellung von TFTs wird abweichend von dem Halbleiterverfahren bei einer Metall-Isolator-Halbleiter-Struktur (kurz: MIS) im Wesentlichen Siliziumnitrid, das durch Plasma verstärkte chemische Dampfabscheidung (kurz: PECVD) entwickelt wird, anstelle von feinem SiO2, das auf einem Siliziumsubstrat durch direkte Oxidation entwickelt wird, als Tor zur Aktivierung einer Isolationsschicht verwendet. Daher sind die Eigenschaften von Siliziumnitrid für die Eigenschaften von TFTs sehr wichtig.
  • Dem Stand der Technik mangelt es jedoch noch an einem wirksamen Verfahren zum Steuern eines MIS-Strukturdesigns in einem TFT und ferner an einem Verfahren zur Bestimmung der MIS-Struktur im TFT. Daher ist dringend ein Verfahren erforderlich, um die oben erläuterten Aufgaben zu lösen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine der Aufgaben, die durch die vorliegende Erfindung gelöst werden sollen, besteht darin, ein Verfahren zum Steuern eines MIS-Strukturdesigns in einem TFT bereitzustellen. Durch dieses Verfahren kann eine gewünschte MIS-Struktur effektiv durch Gestaltung der MIS-Struktur entworfen werden. Die vorliegende Erfindung stellt ferner ein System zum Steuern eines MIS-Strukturentwurfs in einem TFT bereit.
    • 1) Die vorliegende Erfindung stellt ein Verfahren zum Steuern eines MIS-Strukturentwurfs in einem TFT bereit, umfassend: Ermitteln der Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur, wie durch Berechnung entworfen; und Entscheiden, ob die Dielektrizitätskonstante von Siliziumnitrid einen Sollwert in einem TFT-Herstellungsverfahren erreicht, wobei, wenn ein negatives Entscheidungsergebnis ermittelt wird, Parameter der MIS-Struktur eingestellt werden, um so zu ermöglichen, dass die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur nach der Einstellung den Sollwert im TFT-Herstellungsverfahren erreicht.
    • 2) Gemäß einer zweckmäßigen Weiterbildung nach Punkt 1) der vorliegenden Erfindung umfasst der Schritt des Ermittelns der Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur, wie durch Berechnung entworfen, ferner: Ermitteln einer Kapazitätsspannungskennlinie der MIS-Struktur mittels Hochfrequenz-Kapazitäts-Spannungs-Test; Erfassen eines Schichtdickenwerts von Siliziumnitrid in der MIS-Struktur; und Ermitteln der Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur durch Berechnung basierend auf einem maximalen Kapazitätswert in der Kapazitätsspannungskennlinie der MIS-Struktur und dem Schichtdickenwert von Siliziumnitrid in der MIS-Struktur.
    • 3) Gemäß einer zweckmäßigen Weiterbildung nach Punkt 1) oder 2) der vorliegenden Erfindung wird die Dielektrizitätskonstante ∊i von Siliziumnitrid in der MIS-Struktur durch folgende Formel ermittelt:
      Figure DE112014006986T5_0002
      wobei C max, di, A und ∊0 den maximalen Kapazitätswert der MIS-Struktur, der Schichtdickenwert von Siliziumnitrid in der MIS-Struktur, die Elektrodenfläche bzw. die Vakuum-Dielektrizitätskonstante darstellen.
    • 4) Gemäß einer zweckmäßigen Weiterbildung nach einem der Punkte 1) bis 3) umfasst der Schritt des Ermittelns einer Kapazitätsspannungskennlinie der MIS-Struktur mittels Hochfrequenz-Kapazitäts-Spannungs-Test ferner: Anlegen eines hochfrequenten Spannungssignals an die MIS-Struktur, Einstellen des hochfrequenten Spannungssignals von einer ersten Spannung auf eine zweite Spannung in vorbestimmten Spannungsintervallen, um so eine Vielzahl von beabstandeten Kapazitätsspannungswerten zu erfassen und Verbinden aller Punkte, die die beabstandeten Kapazitätsspannungswerte darstellen, um die Kapazitäts-Spannungskennlinie der MIS-Struktur auszubilden.
    • 5) Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein System zum Steuern eines MIS-Strukturdesigns in einem TFT angegeben, wobei das System umfasst: eine Berechnungsvorrichtung, die konfiguriert ist, die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur zu ermitteln, wie durch Berechnung entworfen; und eine Entscheidungsvorrichtung, die konfiguriert ist, zu entscheiden, ob die Dielektrizitätskonstante von Siliziumnitrid einen Sollwert in einem TFT-Herstellungsverfahren erreicht, wobei, wenn ein negatives Entscheidungsergebnis ermittelt wird, Parameter der MIS-Struktur eingestellt werden, um so zu ermöglichen, dass die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur nach der Einstellung den Sollwert im TFT-Herstellungsverfahren erreicht.
    • 6) Gemäß einer zweckmäßigen Weiterbildung nach Punkt 5) der vorliegenden Erfindung umfasst die Berechnungsvorrichtung ferner: eine Hochfrequenz-Kapazitätsspannungskennlinien-Testvorrichtung, die konfiguriert ist, um eine Kapazitätsspannungskennlinie der MIS-Struktur mittels Hochfrequenz-Kapazitäts-Spannungs-Test zu ermitteln; ein Schichtdickenmessgerät, das konfiguriert ist, einen Schichtdickenwert von Siliziumnitrid in der MIS-Struktur zu erfassen; und einen Rechner, der konfiguriert ist, die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur durch Berechnung auf der Grundlage eines maximalen Kapazitätswerts in der Kapazitätsspannungskennlinie der MIS-Struktur und dem Schichtdickenwert von Siliziumnitrid in der MIS-Struktur zu ermitteln.
    • 7) Gemäß einer zweckmäßigen Weiterbildung nach Punkt 5) oder 6) der vorliegenden Erfindung ermittelt der Rechner die Dielektrizitätskonstante ∊i von Siliziumnitrid in der MIS-Struktur mittels folgender Formel:
      Figure DE112014006986T5_0003
      wobei C max, di, A und ∊0 den maximalen Kapazitätswert der MIS-Struktur, der Schichtdickenwert von Siliziumnitrid in der MIS-Struktur, die Elektrodenfläche bzw. die Vakuum-Dielektrizitätskonstante darstellen.
    • 8) Gemäß einer zweckmäßigen Weiterbildung nach einem der Punkte 5) bis 7) der vorliegenden Erfindung umfasst die Hochfrequenz-Kapazitätsspannungskennlinien-Testvorrichtung: einen Hochfrequenz-Kapazitätsspannungskennlinien-Tester, der konfiguriert ist, ein Hochfrequenzspannungssignal an die MIS-Struktur anzulegen, das Hochfrequenzspannungssignals von einer ersten Spannung auf eine zweite Spannung in vorbestimmten Spannungsintervallen einzustellen, um so eine Vielzahl von beabstandeten Kapazitätsspannungswerten zu erfassen; und einen XY-Funktionsrecorder, der mit dem Hochfrequenz-Kapazitätsspannungskennlinien-Tester gekoppelt ist und konfiguriert ist, alle Punkte zu verbinden, welche die Vielzahl von beabstandeten Kapazitätsspannungswerten darstellen, die von dem Hochfrequenz-Kapazitätsspannungskennlinien-Tester ausgegeben werden, um die Kapazitäts-Spannungskennlinie der MIS-Struktur abzubilden.
  • Verglichen mit dem Stand der Technik weist die Erfindung zusammen mit den mehreren Ausführungsformen die folgenden Vorteile auf.
  • Gemäß der vorliegenden Erfindung werden die Eigenschaften einer dielektrischen Schicht in einer vorläufig entworfenen MIS-Struktur getestet, um die Dielektrizitätskonstante des darin enthaltenen Siliziumnitrids zu ermitteln. Danach wird entschieden, ob die Dielektrizitätskonstante von Siliziumnitrid die Anforderungen erfüllt, die in einem TFT-Herstellungsverfahren vorgesehen sind, so dass bestimmt werden kann, ob die gegenwärtig entworfene MIS-Struktur mit der gewünschten Struktur übereinstimmt. Wo das nicht der Fall ist, können Parameter der MIS-Struktur angepasst werden, um die gewünschte MIS-Struktur zu erhalten. Damit kann ein MIS-Strukturdesign gemäß der vorliegenden Erfindung effizient gestaltet werden, wodurch die Leistung und Stabilität von TFT-LCD-Produkten verbessert wird.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden Beschreibung weiter erläutert und erklären sich teilweise von selbst bzw. werden durch Implementierung der vorliegenden Erfindung verständlich. Die Ziele und Vorteile der vorliegenden Erfindung werden durch die Struktur erreicht, die in der Beschreibung, den Ansprüchen und den begleitenden Zeichnungen besonders hervorgehoben ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Zeichnungen dienen dem weiteren Verständnis der vorliegenden Erfindung und stellen einen Teil der Beschreibung dar. Sie dienen dazu, die vorliegende Erfindung in Verbindung mit den Ausführungsformen beispielhaft zu erläutern, anstatt vorliegende Erfindung in irgendeiner Weise einzuschränken. In den Zeichnungen:
  • 1 zeigt schematisch ein Flussdiagramm eines Verfahrens zum Steuern eines MIS-Strukturentwurfs in einem TFT gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 2 zeigt schematisch ein Flussdiagramm eines Verfahrens zum Messen der Dielektrizitätskonstante von Siliziumnitrid in einer MIS-Struktur gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 3 zeigt schematisch eine MIS-Struktur;
  • 4 zeigt ein Ersatzschaltbild einer MIS-Struktur;
  • 5 zeigt ein beispielhaftes Diagramm eines vorläufig entworfenen MIS-Kondensators;
  • 6 zeigt schematisch einen Querschnitt des MIS-Kondensators gemäß 5;
  • 7 zeigt schematisch den Aufbau eines Systems zum Steuern eines MIS-Strukturdesigns in einem TFT gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 8 zeigt schematisch den Aufbau eines Hochfrequenz-Kapazitätsspannungskennlinien-Testers 710; und
  • 9 zeigt einen CV-Kurvengraph, der durch Test unter Verwendung des Hochfrequenz-Kapazitätsspannungskennlinien-Testers 710 aufgezeigt wird.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Um den Zweck, die technische Lösung und die Vorteile der vorliegenden Erfindung explizit darzustellen, wird vorliegende Erfindung in Verbindung mit den beigefügten Zeichnungen im Detail näher erläutert.
  • Während eines TFT-Herstellungsverfahrens kann eine Gate-Dielektrikumschicht die Zuverlässigkeit von TFT-Produkten direkt beeinflussen. Und es wird allgemein in dem Herstellungsverfahren erwartet, dass Siliziumnitrid mit hoher Dielektrizitätskonstante und minimaler Ionenverunreinigungen erhalten werden kann und lediglich kleinere Grenzflächendefekte zwischen Siliziumnitrid und einer Halbleiterschicht bestehen. So können TFT-Produkte mit hoher Qualität und hoher Zuverlässigkeit gesichert werden. In den Ausführungsformen der vorliegenden Erfindung kann das Herstellungsverfahren hauptsächlich durch Testen der Dielektrizitätskonstante einer Siliziumnitrid-Dielektrikumschicht in einer MIS-Struktur, wie entworfen, optimiert werden. Damit kann eine gewünschte MIS-Struktur mit hoher Dielektrizitätskonstante von Siliziumnitrid gewonnen werden.
  • AUSFÜHRUNGSBEISPIEL 1
  • 1 zeigt schematisch ein Flussdiagramm eines Verfahrens zum Steuern eines MIS-Strukturdesigns in einem TFT gemäß einer Ausführungsform der vorliegenden Erfindung. Zur Veranschaulichung der Schritte des Verfahrens wird auf 1 Bezug genommen.
  • In Schritt S110 wird die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur, wie entworfen, durch Berechnung ermittelt.
  • Im Folgenden wird ein Beispiel gegeben, um zu erläutern, wie die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur ermittelt werden kann. 2 zeigt schematisch ein Flussdiagramm von Teilschritten des Schrittes S110 gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • Wie in 2 gezeigt, kann gemäß Teilschritt S1101 zunächst über einen Hochfrequenz-Kapazitäts-Spannungs-Test eine stationäre Kapazitäts-Spannungs-Kennlinie (kurz CV-Kennlinie) einer zu testenden MIS-Struktur gewonnen werden. Insbesondere kann ein hochfrequentes Spannungssignal an die MIS-Struktur angelegt und von einer ersten Spannung auf eine zweite Spannung in vorbestimmten Spannungsintervallen eingestellt werden, um so eine Vielzahl von beabstandeten Kapazitätsspannungswerten zu erhalten. Alle Punkte, die die Vielzahl von beabstandeten Kapazitätsspannungswerten darstellen, können verbunden werden, um die stationäre Kapazitätsspannungskennlinie der MIS-Struktur zu bilden.
  • Als nächstes kann, wie in einem Unterschritt S1102 gezeigt, ein Schichtdickenwert von Siliziumnitrid in der zu testenden MIS-Struktur detektiert werden. Schließlich kann in einem Teilschritt S1103 die Dielektrizitätskonstante von Siliziumnitrid in der zu testenden MIS-Struktur durch Berechnung auf der Grundlage eines maximalen Kapazitätswerts in der stationären Kapazitätsspannungskennlinie der zu testenden MIS-Struktur und des Schichtdickenwerts von Siliziumnitrid in der zu testenden MIS-Struktur ermittelt werden.
  • Im Teilschritt S1103 wird die Dielektrizitätskonstante ∊i von Siliziumnitrid in der MIS-Struktur mittels folgender Formel ermittelt:
    Figure DE112014006986T5_0004
    wobei C max, di, A und ∊0 den maximalen Kapazitätswert der MIS-Struktur, der Schichtdickenwert von Siliziumnitrid in der MIS-Struktur, die Elektrodenfläche bzw. die Vakuum-Dielektrizitätskonstante darstellen.
  • In Schritt S120 wird entschieden, ob die Dielektrizitätskonstante von Siliziumnitrid einen Sollwert in einem TFT-Herstellungsverfahren erreicht. Wenn ein negatives Entscheidungsergebnis ermittelt wird, werden die Parameter der MIS-Struktur eingestellt, um zu ermöglichen, dass die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur nach deren Einstellung den Sollwert im TFT-Herstellungsverfahren erreicht.
  • Der Erfinder der vorliegenden Erfindung hat unten beschriebenes Wissen durch zahlreiche Studien erworben.
  • Eine MIS-Struktur ähnelt einem Plattenkondensator, der aus Metall und einem Dielektrikum gebildet ist, wie in 3 gezeigt. Da jedoch die Ladungsdichte in einem Halbleiter viel kleiner als in einem Metall sein kann, hat ein Raumladungsbereich, der durch elektrische Ladungen gebildet wird, eine gewisse Dicke (im allgemeinen in der Größenordnung von Mikron) auf einer Oberfläche des Halbleiters (ein amorphes Silizium 50, wie in der Figur gezeigt), wohingegen es lediglich eine dünne Schicht (etwa 0,1 nm) auf einer Oberfläche des Metalls bildet. 4 ist ein Ersatzschaltbild einer MIS-Struktur. Die Dicke des Raumladungsbereichs auf der Oberfläche des Halbleiters variiert mit einer Vorspannung VG. Daher ist ein MIS-Kondensator ein Differential, insbesondere wie in Formel (1) gezeigt:
    Figure DE112014006986T5_0005
    wobei QG die Oberflächenladungsdichte auf einer Metallelektrode und A die Elektrodenfläche darstellen.
  • Es ist notwendig, dass eine ideale MIS-Struktur die folgenden Anforderungen erfüllt: (a) eine Arbeitsfunktionsdifferenz zwischen dem Metall und dem Halbleiter sollte null sein (d.h. idealer ohmscher Kontakt wird durch eine N+-Schicht 40 in der Figur erreicht); (b) eine Gate-Siliziumnitrid-Isolationsschicht (nachfolgend als SiNx-Isolationsschicht oder SiNx bezeichnet) 60 besitzt keine Ladung; und (3) ein Schnittstellenzustand existiert nicht an einer Schnittstelle zwischen der SiNx-Isolationsschicht 60 und dem Halbleiter. Die Vorspannung VG wirkt teilweise auf SiNx, bezeichnet als Vi, und teilweise in den Raumladungsbereich auf der Oberfläche des Halbleiters, bezeichnet als Vs. Das heißt, VG erfüllt die Formel (2) wie folgt: VG = Vi + VS, (2), wobei VS auch als Oberflächenpotential bezeichnet werden kann.
  • Da die Ladungen im Raumladungsbereich auf der Oberfläche des Halbleiters und jene auf der Metallelektrode von der gleichen Menge, aber entgegen gesetzter elektrischer Eigenschaften sind, existiert folgende Formel (3): |QSC| = |QG| (3) wobei QSC die elektrische Ladungsoberflächendichte in dem Raumladungsbereich auf der Oberfläche des Halbleiters darstellt.
  • Wenn daher die Formeln (2) und (3) in Formel (1) substituiert sind, erhält man die Formel (4):
    Figure DE112014006986T5_0006
  • Die oben stehende Formel (4) zeigt, dass der MIS-Kondensator durch Kondensatoren Ci und CS in Reihenschaltung zueinander gebildet ist und eine äquivalente Schaltung aufweist, wie in 4 gezeigt. Ci stellt den Kondensator einer Siliziumnitridschicht mit SiNx als Dielektrikum dar, und der Wert davon würde nicht mit VG differieren, wohingegen CS den Kondensator eines Raumbereichs auf der Oberfläche des Halbleiters (des amorphen Siliziums 50) anzeigt und der Wert davon würde mit VG differieren. Deswegen:
    Figure DE112014006986T5_0007
  • In den Formeln (5) und (6) repräsentieren ∊i, di und ∊0 eine relative Dielektrizitätskonstante von SiNx, eine Dicke einer dielektrischen Schicht aus SiNx bzw. eine Vakuumdielektrikumkonstante. Aus den Formeln (4) und (5) kann abgeleitet werden, dass die maximale Kapazität der MIS-Struktur wie folgt lautet:
    Figure DE112014006986T5_0008
  • Daher kann die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur wie folgt berechnet werden:
    Figure DE112014006986T5_0009
  • Um das Verfahren der vorliegenden Erfindung näher zu erläutern, wird im folgenden ein Ausführungsbeispiel wieder gegeben.
  • BEISPIEL
  • Es sei angenommen werden, dass die Konstruktionsstruktur eines MIS-Kondensators in 5 gezeigt ist mit einer Darstellung des Querschnitts in 6.
  • 5 ist eine Draufsicht auf die Struktur, die für ein Produkt gemäß der vorliegenden Erfindung ausgelegt ist, das einen Kreis mit einem Durchmesser von 500µm bildet. Es versteht von selbst sich, dass die Größe des Durchmessers nicht als Einschränkung zu verstehen ist, sondern lediglich beispielhaft gilt. Der Fachmann kann je nach Bedarf eine beliebige Größe auswählen. Im in 6 gezeigten Querschnitt umfasst die Struktur von unten nach oben ein Glassubstrat 70 als Basis, eine erste Schicht aus Metall (Gate-Metallschicht) 10, eine Gate-Siliziumnitrid-Isolationsschicht 60, eine amorphe Halbleiterschicht 50, eine N+-Schicht 40, eine zweite Schicht aus Metall (Source-Metallschicht) 20 und eine Siliziumnitrid-Passivierungsschutzschicht 30.
  • Die erste Schicht aus Metall (Gate-Metallschicht) 10, die amorphe Halbleiterschicht 50, die N+-Schicht 40 und die zweite Schicht aus Metall (Source-Metallschicht) 20 bilden das kreisförmige Muster, wie in 5 gezeigt. Darüber hinaus führen die erste Schicht aus Metall 10 und die zweite Schicht aus Metall 20 jeweils zu einem rechteckigen Pad mit einer Größe von 200 μm × 300 μm, um einen Teststift während eines Testverfahrens zu kontaktieren. Die Dicke jeder der obigen Schichten wird durch das TFT-Herstellungsverfahren bestimmt und wird damit erzeugt. Oben genannte Größen sind nur beispielhaft; andere Designs und Größen sind ausdrücklich nicht ausgeschlossen.
  • An oben genannte Pads, die mit den beiden Metallschichten in Berührung kommen, wird ein hochfrequentes Spannungssignal von 1 MHz angelegt, das von –20 V bis 20 V eingestellt wird. Ein Satz von Kapazitätsspannungswerten wird in Intervallen von 50 mV oder 100 mV bei Raumtemperatur aufgezeichnet, so dass eine entsprechende CV-Kurve gewonnen wird. Ein maximaler Wert der Kapazität C der MIS-Struktur kann dann gemäß der CV-Kurve erhalten werden. Wie aus der Formel (7) abgeleitet werden kann, ist der Maximalwert der Kapazität annähernd gleich der Kapazität von Siliziumnitrid in der MIS-Struktur.
  • Mittlerweile kann ein Schichtdickenwert von Siliziumnitrid während des Herstellungsverfahrens mit einem Schichtdickenmessgerät oder einem Rasterelektronenmikroskop (kurz SEM) gemessen werden. Die Dielektrizitätskonstante von Siliziumnitrid in der zu testenden MIS-Struktur kann gemäß der Beziehung zwischen dem Schichtdickenwert, der Elektrodenfläche, der Vakuumdielektrikumkonstante und der Kapazität berechnet werden. Ein höherer Wert der Dielektrizitätskonstante zeigt bemerkenswerte Isoliereigenschaften des Siliziumnitrids an.
  • Schließlich wird entschieden, ob die so gewonnene Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur im Herstellungsverfahren einen Sollwert erreicht. Wenn nicht, dann erfüllt die derzeit entworfene MIS-Struktur noch nicht die Anforderungen, und deren Parameter müssen daher weiter angepasst werden.
  • Darüber hinaus kann die entworfene MIS-Struktur auch auf deren Leistung geprüft werden. Insbesondere kann zu Beginn eine erste C-V-Kennlinie der MIS-Struktur erhalten werden. Als nächstes wird die MIS-Struktur zuerst bei einer bestimmten Temperatur vorgespannt und dann entlastet. Eine zweite C-V-Kennlinie der gewonnenen MIS-Struktur kann weiter erhalten und mit der ersten C-V-Kennlinie verglichen werden. Eine niedrigere Spannungsverschiebung der zweiten C-V-Kennlinie zur ersten C-V-Kennlinie würde eine bessere Leistung von Siliziumnitrid und eine höhere Zuverlässigkeit des TFT anzeigen.
  • Gemäß der vorliegenden Erfindung werden die Eigenschaften einer dielektrischen Schicht in einer vorläufig entworfenen MIS-Struktur getestet, um die Dielektrizitätskonstante des darin enthaltenen Siliziumnitrids zu erhalten. Danach wird entschieden, ob die Dielektrizitätskonstante von Siliziumnitrid die Anforderungen erfüllt, die in einem TFT-Herstellungsverfahren vorgesehen sind, so dass bestimmt werden kann, ob die gegenwärtig entworfene MIS-Struktur mit einer gewünschten Struktur übereinstimmt. Wenn es nicht der Fall ist, können Parameter der MIS-Struktur angepasst werden, um die gewünschte MIS-Struktur zu schafffen. Daher kann das MIS-Strukturdesign gemäß der vorliegenden Erfindung effektiv gesteuert werden, wodurch die Leistung und Stabilität von TFT-LCD-Produkten verbessert wird.
  • AUSFÜHRUNGSBEISPIEL 2
  • 7 zeigt schematisch den Aufbau eines Systems zum Steuern eines MIS-Strukturdesigns in einem TFT gemäß einer Ausführungsform der vorliegenden Erfindung. Es wird Bezug genommen auf 7, um die Struktur und die Funktion des Systems gemäß der vorliegenden Erfindung im Detail zu veranschaulichen.
  • Wie in 7 gezeigt, umfasst das System eine Berechnungsvorrichtung 700 und eine daran angekoppelte Entscheidungsvorrichtung 800.
  • Die Berechnungsvorrichtung 700 ist so konfiguriert, dass sie die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur ermittelt, wie sie durch die Berechnung entworfen ist.
  • Die Entscheidungsvorrichtung 800 ist konfiguriert, um zu entscheiden, ob die Dielektrizitätskonstante von Siliziumnitrid einen Sollwert in einem TFT-Herstellungsverfahren erreicht; wobei, wenn ein negatives Entscheidungsergebnis erhalten wird, Parameter der MIS-Struktur derart eingestellt werden, dass ermöglicht wird, dass die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur nach deren Einstellung den Sollwert im TFT-Herstellungsverfahren erreicht.
  • Die Berechnungsvorrichtung 700 umfasst ferner eine Hochfrequenz-Kapazitätsspannungs-Kennlinien-Testvorrichtung (kurz: Hochfrequenz-CV-Testvorrichtung) 710, die konfiguriert ist, um eine stationäre Kapazitätsspannungs-Kennlinie der MIS-Struktur durch Hochfrequenzkapazität-Spannungsprüfung zu erhalten.
  • 8 zeigt schematisch den Aufbau der Hochfrequenz-Kapazitätsspannungs-Kennlinien-Prüfvorrichtung 710. Wie in 8 gezeigt ist, umfasst die Hochfrequenz-Kapazitätsspannungs-Kennlinien-Testvorrichtung 710 einen Hochfrequenz-Kapazitätsspannungs-Kennlinien-Tester (Hochfrequenz-CV-Tester, wie in Fig. gezeigt) 711 gezeigt, der konfiguriert ist, ein hochfrequentes Spannungssignal an die MIS-Struktur (in der Figur als "Probe" markiert), die auf einer Probenplattform 713 vorgesehen ist, anzulegen und das hochfrequentes Spannungssignal von einer ersten Spannung auf eine zweite Spannung in vorbestimmten Spannungsintervallen einzustellen, um so eine Vielzahl von beabstandeten Kapazitäts-Spannungswerten zu gewinnen.
  • Ein XY-Funktionsrecorder 712 ist mit dem Hochfrequenz-Kapazitätsspannungs-Kennlinien-Tester 711 gekoppelt und konfiguriert, alle Punkte zu verbinden, welche die Vielzahl von beabstandeten Kapazitätsspannungswerten darstellen, die von dem Hochfrequenz-Kapazitätsspannungs-Kennlinien-Tester 711 ausgegeben werden, um die stationäre Kapazitäts-Spannungs-Kennlinie der MIS-Struktur abzubilden.
  • Zusätzlich umfasst die Hochfrequenz-Kapazitätsspannungs-Kennlinien-Prüfvorrichtung 710 ferner eine Heizeinheit 714, eine Temperatursteuereinheit 715 und eine Wasserkühleinheit 716. Diese Einheiten können für die Prüfung der Leistung der MIS-Struktur, die entworfen wurde, angeordnet werden. Insbesondere kann zu Beginn eine erste C-V-Kennlinie (eine stationäre Kapazitäts-Spannungs-Kennlinie) der MIS-Struktur erhalten werden. Als nächstes wird die MIS-Struktur zuerst bei einer bestimmten Temperatur vorgespannt und dann entlastet. Weiterhin kann eine zweite C-V-Kennlinie (eine stationäre Kapazitäts-Spannungs-Kennlinie) der entlasteten MIS-Struktur erhalten und mit der ersten C-V-Kennlinie verglichen werden. Eine niedrigere Spannungsverschiebung zwischen der zweiten C-V-Kennlinie zur ersten C-V-Kennlinie würde eine bessere Leistung von Siliziumnitrid und eine höhere Zuverlässigkeit des TFT anzeigen.
  • Ein Schichtdickenmessgerät 720 ist zum Erfassen eines Schichtdickenwerts von Siliziumnitrid in der MIS-Struktur konfiguriert.
  • Ein Rechner 730 ist so konfiguriert, dass er die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur durch Berechnung basierend auf einem maximalen Kapazitätswert in der Kapazitätsspannungs-Kennlinie der MIS-Struktur und dem Schichtdickenwert von Siliziumnitrid in der MIS-Struktur ermittelt.
  • Insbesondere erhält der Rechner 730 die Dielektrizitätskonstante ∊i von Siliziumnitrid in der MIS-Struktur durch die folgende Formel:
    Figure DE112014006986T5_0010
    wobei C max, di, A und ∊0 den maximalen Kapazitätswert der MIS-Struktur, der Schichtdickenwert von Siliziumnitrid in der MIS-Struktur, die Elektrodenfläche bzw. die Vakuum-Dielektrizitätskonstante darstellen.
  • Die Hochfrequenz-Kapazitätsspannungs-Kennlinien-Prüfvorrichtung 710 kann für die Prüfung bei den unten stehenden Schritten verwendet werden.
  • Um zu beginnen, können der Hochfrequenz-CV-Kennlinien-Tester 711 und der X-Y-Funktionsrecorder 712 beide eingeschaltet und für 10 min vorgewärmt werden. Ein Nullpunkt und ein Messbereich des X-Y-Funktionsrecorders 712 können dann beide bestimmt werden. Zusätzlich kann ein entsprechender Kapazitätsmessbereich des hochfrequenten CV-Kennlinienprüfers 711 gemäß einem maximalen Kapazitätswert einer zu prüfenden Probe ausgewählt werden, die auf der Basis einer bekannten Elektrodenfläche und Dicke einer Oxidationsschicht geschätzt werden kann. Der gewählte Kapazitätsmessbereich sollte dann korrigiert werden. Der Hochfrequenz-CV-Kennlinien-Tester 711 kann Kapazitätswerte entsprechend einer Minoritätsträgerlebensdauer der Probe ausgeben. Der X-Y-Funktionsrecorder 712 kann eine Vorspannungs-CV-Kennlinie basierend auf den Ausgangswerten bestimmen. Die Vorspannung-CV-Kennlinie in diesem Moment ist jedoch nicht diejenige, die erforderlich ist. Anschließend kann ein hochfrequentes Spannungssignal von 1 MHz für den Test mit einer vorläufig ausgewählten Rate von 100 mV pro Sekunde verwendet werden. Wenn ferner eine tiefe Verarmungskurve zu erfassen ist, sollte die Rate reduziert werden, bis eine stationäre CV-Kennlinie erhalten wird.
  • Der Rechner 730 kann bei Raumtemperatur einen maximalen Wert der Kapazität Cmax gemäß der stationären CV-Kennlinie erreichen.
  • Die Schichtdickenmessung 720 oder das Rasterelektronenmikroskop können verwendet werden, um einen Schichtdickenwert von Siliziumnitrid durch Messung zu ermitteln. Der Rechner 730 kann schließlich die Dielektrizitätskonstante von Siliziumnitrid durch Berechnung basierend auf dem maximalen Kapazitätswert und dem Schichtdickenwert von Siliziumnitrid ermitteln.
  • Der Hochfrequenz-CV-Kennlinien-Tester 711 und der X-Y-Funktionsrecorder 712 wurden verwendet, um ein Produktdesign zu testen; und die daraus resultierende CV-Kennlinie ist in 9 gezeigt, mit Cmax = 3,212E–11F, A = πr2 = 3,14 × (258 × 10–6)2 = 2,09 × 10–7 (m2) und ∊0 = 8,85 × 10–12 F/m.
  • SEM und Nanotechnologie wurden verwendet und der Schichtdickenwert von Siliziumnitrid auf folgendes Ergebnis getestet: di = 3562A = 3,56 × 10–7m.
  • Deswegen ist
    Figure DE112014006986T5_0011
  • In diesem Moment beträgt die Dielektrizitätskonstante von Gate-Siliziumnitrid 6,18, welche in einem eingestellten Bereich von 5,8 bis 6,3 relativ hoch ist. Daher kann dieses Produkt als Endprodukt produziert werden.
  • Gemäß der vorliegenden Offenbarung werden die Eigenschaften einer dielektrischen Schicht in einer vorläufig entworfenen MIS-Struktur getestet, um die Dielektrizitätskonstante des darin enthaltenen Siliziumnitrids zu erhalten. Danach wird entschienden, ob die Dielektrizitätskonstante von Siliziumnitrid die Anforderungen erfüllt, die in einem TFT-Herstellungsverfahren vorgesehen sind, so dass bestimmt werden kann, ob die gegenwärtig entworfene MIS-Struktur mit einer gewünschten Struktur übereinstimmt. Wenn das nicht der Fall ist, können Parameter der MIS-Struktur angepasst werden, um eine gewünschte MIS-Struktur zu erhalten. Daher kann ein MIS-Strukturdesign gemäß der vorliegenden Erfindung effektiv gesteuert werden, wodurch die Leistung und Stabilität von TFT-LCD-Produkten verbessert werden.
  • Die obige Beschreibung sollte nicht als Einschränkung der vorliegenden Erfindung ausgelegt werden, sondern dient mit den bevorzugten Ausführungsformen lediglich zur Erläuterung von Beispielen. Jegliche Variationen, die dem Fachmann leicht vorgestellt werden können, sollen innerhalb des Schutzumfangs der vorliegenden Erfindung liegen. Daher sollte der Umfang der vorliegenden Erfindung dem in den Ansprüchen definierten Schutzumfang unterliegen.

Claims (9)

  1. Verfahren zum Steuern eines MIS-Strukturdesigns in einem TFT, umfassend: Ermitteln der Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur, wie durch Berechnung ausgeführt; und Entscheiden, ob die Dielektrizitätskonstante von Siliziumnitrid einen Sollwert in einem TFT-Herstellungsverfahren erreicht, wobei, wenn das Entscheidungsergebnis negativ ausfällt, Parameter der MIS-Struktur eingestellt werden, um so zu ermöglichen, dass die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur nach der Einstellung den Sollwert im TFT-Herstellungsverfahren erreicht.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Ermittelns der Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur, wie durch Berechnung ausgeführt, ferner umfasst: Ermitteln einer Kapazitätsspannungskennlinie der MIS-Struktur mittels Hochfrequenz-Kapazitäts-Spannungs-Test; Erfassen eines Schichtdickenwerts von Siliziumnitrid in der MIS-Struktur; und Ermitteln der Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur mittels Berechnung basierend auf einem maximalen Kapazitätswert in der Kapazitätsspannungskennlinie der MIS-Struktur und auf dem Schichtdickenwert von Siliziumnitrid in der MIS-Struktur.
  3. Verfahren nach Anspruch 2, wobei die Dielektrizitätskonstante ∊i von Siliziumnitrid in der MIS-Struktur mittels folgender Formel ermittelt wird:
    Figure DE112014006986T5_0012
    wobei C max, di, A und ∊0 den maximalen Kapazitätswert der MIS-Struktur, der Schichtdickenwert von Siliziumnitrid in der MIS-Struktur, die Elektrodenfläche bzw. die Vakuum-Dielektrizitätskonstante darstellen.
  4. Verfahren nach Anspruch 2, wobei der Schritt des Aufzeigens einer Kapazitätsspannungskennlinie der MIS-Struktur mittels Hochfrequenz-Kapazitäts-Spannungs-Test ferner umfasst: Anlegen eines hochfrequenten Spannungssignals an die MIS-Struktur, Einstellen des hochfrequenten Spannungssignals von einer ersten Spannung zu einer zweiten Spannung in vorbestimmten Spannungsintervallen, um so eine Vielzahl von beabstandeten Kapazitätsspannungswerten zu erhalten, und Verbinden aller Kennlinienpunkte, die die beabstandeten Kapazitätsspannungswerte darstellen, um die Kapazitätsspannungskennlinie der MIS-Struktur auszubilden.
  5. Verfahren nach Anspruch 3, wobei der Schritt des Ermittelns einer Kapazitätsspannungskennlinie der MIS-Struktur mittels Hochfrequenz-Kapazitäts-Spannungs-Test ferner umfasst: Anlegen eines hochfrequenten Spannungssignals an die MIS-Struktur, Einstellen des hochfrequenten Spannungssignals von einer ersten Spannung zu einer zweiten Spannung in vorbestimmten Spannungsintervallen, um so eine Vielzahl von beabstandeten Kapazitätsspannungswerten zu erhalten, und Verbinden aller Kennlinienpunkte, die die beabstandeten Kapazitätsspannungswerte darstellen, um die Kapazitätsspannungskennlinie der MIS-Struktur auszubilden.
  6. System zur Steuerung eines MIS-Strukturdesigns in einem TFT, umfassend: eine Berechnungsvorrichtung, die dazu ausgebildet ist, die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur zu ermitteln, wie durch Berechnung ausgeführt; und eine Entscheidungsvorrichtung, die dazu ausgebildet ist, zu entscheiden, ob die Dielektrizitätskonstante von Siliziumnitrid einen Sollwert in einem TFT-Herstellungsverfahren erreicht, wobei, wenn ein negatives Entscheidungsergebnis ermittelt wird, Parameter der MIS-Struktur eingestellt werden, um so zu ermöglichen, dass die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur nach der Einstellung den Sollwert im TFT-Herstellungsverfahren erreicht.
  7. System nach Anspruch 6, wobei die Berechnungsvorrichtung ferner aufweist: eine Hochfrequenz-Kapazitätsspannungskennlinien-Testvorrichtung, die dazu ausgebildet ist, eine Kapazitätsspannungs-Kennlinie der MIS-Struktur mittels Hochfrequenz-Kapazitäts-Spannungs-Test aufzuzeigen; ein Schichtdickenmessgerät, das dazu ausgebildet ist, einen Schichtdickenwert des Siliziumnitrids in der MIS-Struktur zu erfassen; und einen Rechner, der dazu ausgebildet ist, die Dielektrizitätskonstante von Siliziumnitrid in der MIS-Struktur mittels Berechnung auf der Grundlage eines maximalen Kapazitätswerts in der Kapazitätsspannungskennlinie der MIS-Struktur und des Schichtdickenwerts des Siliziumnitrids in der MIS-Struktur zu ermitteln.
  8. System nach Anspruch 7, wobei die Berechnungsvorrichtung dazu ausgebildet ist, die Dielektrizitätskonstante ∊i von Siliziumnitrid in der MIS-Struktur mittels folgender Formel zu ermitteln:
    Figure DE112014006986T5_0013
    wobei C max, di, A und ∊0 den maximalen Kapazitätswert der MIS-Struktur, der Schichtdickenwert von Siliziumnitrid in der MIS-Struktur, die Elektrodenfläche bzw. die Vakuum-Dielektrizitätskonstante darstellen.
  9. System nach Anspruch 7, wobei die Hochfrequenz-Kapazitätsspannungskennlinien-Testvorrichtung umfasst: einen Hochfrequenz-Kapazitätsspannungskennlinien-Tester, der dazu ausgebildet ist, ein hochfrequentes Spannungssignal an die MIS-Struktur anzulegen, das hochfrequente Spannungssignal von einer ersten Spannung auf eine zweite Spannung bei vorbestimmten Spannungsintervallen einzustellen, um so eine Vielzahl von beabstandeten Kapazitätsspannungswerten zu erfassen; und einen XY-Funktionsrecorder, der mit dem Hochfrequenz-Kapazitätsspannungskennlinien-Tester gekoppelt und dazu ausgebildet ist, zum alle Kennlinienpunkte zu verbinden, welche die Vielzahl von beabstandeten Kapazitätsspannungswerten darstellen, die von dem Hochfrequenz-Kapazitätsspannungskennlinien-Tester ausgegeben werden, um die Kapazitäts-Spannungskennlinie der MIS-Struktur auszubilden.
DE112014006986.8T 2014-10-24 2014-12-29 Verfahren zum Steuern eines MIS-Strukturentwurfs in einem TFT und System zur Durchführung des Verfahrens Pending DE112014006986T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410579313.7A CN104282250B (zh) 2014-10-24 2014-10-24 Tft 中mis 结构设计的控制方法及系统
CN201410579313.7 2014-10-24
PCT/CN2014/095343 WO2016061893A1 (zh) 2014-10-24 2014-12-29 Tft中mis结构设计的控制方法及系统

Publications (1)

Publication Number Publication Date
DE112014006986T5 true DE112014006986T5 (de) 2017-06-22

Family

ID=52257086

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006986.8T Pending DE112014006986T5 (de) 2014-10-24 2014-12-29 Verfahren zum Steuern eines MIS-Strukturentwurfs in einem TFT und System zur Durchführung des Verfahrens

Country Status (8)

Country Link
US (1) US9857655B2 (de)
JP (1) JP6502490B2 (de)
KR (1) KR101947931B1 (de)
CN (1) CN104282250B (de)
DE (1) DE112014006986T5 (de)
GB (1) GB2547134A (de)
RU (1) RU2665263C1 (de)
WO (1) WO2016061893A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109696583B (zh) * 2019-02-26 2021-07-13 航天材料及工艺研究所 用于介电性能测试的氮化硅纤维试样、制样方法及测试方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650361A (en) * 1995-11-21 1997-07-22 The Aerospace Corporation Low temperature photolytic deposition of aluminum nitride thin films
KR100205318B1 (ko) * 1996-10-11 1999-07-01 구본준 자유전율의 절연막 제조방법
JP2002515641A (ja) * 1998-01-28 2002-05-28 シン フイルム エレクトロニクス エイエスエイ 三次元の導電性または半導電性構造体を生成する方法およびこの構造体を消去する方法
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
JP3736740B2 (ja) * 2000-12-12 2006-01-18 シャープ株式会社 絶縁膜容量評価装置および絶縁膜容量評価方法
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP3909712B2 (ja) * 2003-10-10 2007-04-25 セイコーエプソン株式会社 静電容量検出装置
US20050204864A1 (en) * 2004-03-16 2005-09-22 Borland William J Thick-film dielectric and conductive compositions
US7688569B2 (en) * 2004-03-16 2010-03-30 E. I. Du Pont De Nemours And Company Thick-film dielectric and conductive compositions
JP4441927B2 (ja) * 2004-10-12 2010-03-31 セイコーエプソン株式会社 静電容量検出装置
US20080248596A1 (en) * 2007-04-04 2008-10-09 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having at least one capacitor therein
JP2006269734A (ja) * 2005-03-24 2006-10-05 Seiko Epson Corp 半導体素子を評価する方法および装置、半導体素子を製造する方法、ならびにプログラム
US7521946B1 (en) * 2005-04-06 2009-04-21 Kla-Tencor Technologies Corporation Electrical measurements on semiconductors using corona and microwave techniques
US7295022B2 (en) * 2005-08-31 2007-11-13 Solid State Measurements, Inc. Method and system for automatically determining electrical properties of a semiconductor wafer or sample
US7712373B2 (en) * 2006-03-03 2010-05-11 Nagle H Troy Sensor device for real-time monitoring or relative movement using capacitive fabric sensors
CN101017153A (zh) * 2006-03-13 2007-08-15 信息产业部电子第五研究所 一种评估和监测介质层质量和可靠性的方法
JP2009170439A (ja) * 2008-01-10 2009-07-30 Panasonic Corp ゲート絶縁膜の形成方法
JP5172567B2 (ja) * 2008-09-25 2013-03-27 株式会社東芝 膜形成用組成物、絶縁膜、半導体装置およびその製造方法
US8106455B2 (en) * 2009-04-30 2012-01-31 International Business Machines Corporation Threshold voltage adjustment through gate dielectric stack modification
CN101655526B (zh) * 2009-09-10 2012-05-30 复旦大学 一种快速电压扫描测量铁电薄膜微分电容的方法
JP5521726B2 (ja) * 2010-04-16 2014-06-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN102346232A (zh) * 2010-07-30 2012-02-08 中国科学院微电子研究所 一种通过肖特基测试图形检测GaN基HEMT可靠性的方法
CN102110601B (zh) * 2010-12-03 2012-12-12 复旦大学 制备可测量mos电容器低频cv曲线的器件结构的方法
CN102176421A (zh) * 2011-03-15 2011-09-07 上海宏力半导体制造有限公司 Mos管栅极氧化层累积厚度的测量方法
CN102520020A (zh) * 2011-12-12 2012-06-27 复旦大学 寄生效应对电导法表征Ge衬底界面态所产生的干扰的修正方法
US8871425B2 (en) * 2012-02-09 2014-10-28 Az Electronic Materials (Luxembourg) S.A.R.L. Low dielectric photoimageable compositions and electronic devices made therefrom
JP2013175593A (ja) * 2012-02-24 2013-09-05 Rohm Co Ltd 半導体装置およびその製造方法
TWI511257B (zh) * 2013-07-30 2015-12-01 Univ Nat Chiao Tung 半導體元件之內連接結構
US9082729B2 (en) * 2013-11-20 2015-07-14 Intermolecular, Inc. Combinatorial method for solid source doping process development
CN105336680B (zh) * 2014-08-13 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US10332684B2 (en) * 2015-07-19 2019-06-25 Vq Research, Inc. Methods and systems for material cladding of multilayer ceramic capacitors

Also Published As

Publication number Publication date
CN104282250A (zh) 2015-01-14
GB201705786D0 (en) 2017-05-24
GB2547134A (en) 2017-08-09
CN104282250B (zh) 2016-08-31
JP2018503240A (ja) 2018-02-01
KR20170073636A (ko) 2017-06-28
US20160252765A1 (en) 2016-09-01
US9857655B2 (en) 2018-01-02
JP6502490B2 (ja) 2019-04-17
WO2016061893A1 (zh) 2016-04-28
RU2665263C1 (ru) 2018-08-28
KR101947931B1 (ko) 2019-02-13

Similar Documents

Publication Publication Date Title
DE102016113653B4 (de) Berührungssubstrat, Berührungsanzeigefeld und Verfahren zur Berechnung des Berührungsdruckes
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102015121641B4 (de) Anordnungssubstrat, Anzeigetafel und Anzeigevorrichtung
DE69912887T2 (de) Sensor
DE3832298C2 (de)
DE19951055B4 (de) Verfahren zur Herstellung eines Substrats für elektronische Vorrichtungen unter Verwendung eines Ätzmittels
DE102015121826A1 (de) Arraysubstrat, Flüssigkristallanzeigefeld und Flüsssigkristallanzeigevorrichtung
DE102014207420B4 (de) Flüssigkristallanzeige und Verfahren zum Testen einer Flüssigkristallanzeige
DE102015209615A1 (de) Flexible-Anzeige-Vorrichtung, Flexible-Anzeige-Hauptplatine und Verfahren zur Herstellung einer Flexible-Anzeige-Hauptplatine
DE69821814T2 (de) Verfahren und Vorrichtung zum Verdünnen ultrareiner chemischer Produkte zur Verwendung in der mikroelektronischen Industrie
DE102015111313A1 (de) Flüssigkristallanzeigevorrichtung, Dünnschichttransistor-Arraysubstrat und Verfahren zu deren Herstellung
EP2662675A1 (de) Verfahren für die Bestimmung eines Stresswertes für isotropen Stress und Verfahren für die Bestimmung eines Magnetfeldes und Stresssensor und Hallsensor
EP2707734B1 (de) Kontaktloser kapazitiver abstandssensor
DE102007039921A1 (de) Verfahren und Vorrichtung zum Messen von Leckstrom
DE102014008239B4 (de) Verfahren zur herstellung eines tft-array-substrats
DE102014212651A1 (de) Widerstandselement
DE102015110757A1 (de) Flüssigkristallanzeigefeld, verfahren zum ansteuern desselben und anzeigevorrichtung
EP1987367B1 (de) Sensorelement, vorrichtung und verfahren zur inspektion einer leiterbahnstruktur, herstellungsverfahren für sensorelement
DE102021108243A1 (de) System und verfahren zum messen elektrischer eigenschaften von materialien
DE60024778T2 (de) Modellieren der elektrischen eigenschaften von dünnfilmtransistoren
DE112014006986T5 (de) Verfahren zum Steuern eines MIS-Strukturentwurfs in einem TFT und System zur Durchführung des Verfahrens
DE112013002675T5 (de) Verfahren zur Behandlung einer Halbleiter-auf-Isolator-Struktur zur Verbesserung der Dickengleichmäßigkeit der Halbleiterschicht
DE202013105955U1 (de) Sensorbaustein
DE19754462B4 (de) Halbleitervorrichtungen
DE112019000505B4 (de) Verfahren zur bewertung einer siliciumschicht und verfahren zur herstellung eines siliciumepitaxiewafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PATENTANWAELTE OLBRICHT, BUCHHOLD, KEULERTZ PA, DE