KR101947931B1 - Tft 중의 mis 구조 디자인의 제어방법 및 시스템 - Google Patents

Tft 중의 mis 구조 디자인의 제어방법 및 시스템 Download PDF

Info

Publication number
KR101947931B1
KR101947931B1 KR1020177013414A KR20177013414A KR101947931B1 KR 101947931 B1 KR101947931 B1 KR 101947931B1 KR 1020177013414 A KR1020177013414 A KR 1020177013414A KR 20177013414 A KR20177013414 A KR 20177013414A KR 101947931 B1 KR101947931 B1 KR 101947931B1
Authority
KR
South Korea
Prior art keywords
mis structure
silicon nitride
capacitor
dielectric constant
voltage
Prior art date
Application number
KR1020177013414A
Other languages
English (en)
Other versions
KR20170073636A (ko
Inventor
샹덩 취에
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20170073636A publication Critical patent/KR20170073636A/ko
Application granted granted Critical
Publication of KR101947931B1 publication Critical patent/KR101947931B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

TFT 중의 MIS 구조 디자인의 제어방법 및 시스템은 디자인된 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻는 단계; 질화규소의 유전상수가 TFT 제조과정 중의 설정값에 달하는지를 판단하되, 여기서, 판단결과가 설정값이 아닐 경우, 상기 MIS 구조의 파라미터를 조절하여, 조절된 MIS 구조 중의 질화규소의 유전상수가 TFT 제조과정 중의 설정값에 달하도록 하는 단계를 포함한다. 상기 방법 및 시스템은 MIS 구조 디자인을 효과적으로 제어하여, TFT-LCD 제품성능과 안정성을 향상시킬 수 있다.

Description

TFT 중의 MIS 구조 디자인의 제어방법 및 시스템{METHOD AND SYSTEM FOR CONTROLLING MIS STRUCTURE DESIGN IN TFT}
본 출원은 2014년 10월 24일에 제출한 발명의 명칭 "TFT 중의 MIS 구조 디자인의 제어방법 및 시스템"인 중국 특허 출원 CN201410579313.7의 우선권을 주장하여, 전반 내용을 인용으로서 본문에 병합한다.
본 발명은 액정표시 기술분야에 관한 것으로, 특히 TFT 중의 MIS 구조 디자인의 제어방법 및 시스템에 관한 것이다.
근년래, 박형화의 디스플레이 추세에 따라, 액정 디스플레이(Liquid Crystal Display, 약칭 LCD)는 이미 각종 전자제품의 응용에 광범위하게 사용되는 바, 이를 테면 핸드폰, 노트북 및 컬러 텔레비젼 등에 사용된다.
TFT-LCD의 제조공정은 가공의 선후 순서에 따라 어레이 공정, 셀 공정과 모듈 공정으로 나눈다. 여기서, 어레이 공정은 반도체 공정과 유사한 것으로, 이는 유리 기판에 TFT 소자, 화소 등 패턴을 가지런하게 형성하는 과정이다.
반도체 공정과 달리, TFT 제조 공정에서는, 금속-절연체-반도체(Metal-Insulator-Semiconductor, 약칭 MIS) 구조가 기본적으로 플라즈마 강화 화학증기증착법(Plasma Enhanced Chemical Vapor Deposition, 약칭 PECVD)을 사용하여 성장된 질화규소를 게이트로 하여 절연층을 오픈하는 것이지, Si 기판에 성장되는 성질이 우수한 SiO2를 직접 산화하는 것이 아니다. 따라서 질화규소의 성질이 TFT 특성에 대한 영향은 매우 관건적이다.
그러나, 본 기술분야에서는 TFT 중의 MIS 구조의 디자인을 효과적으로 제어하여 TFT 중의 MIS 구조를 확정하는 방법이 아직까지 없기에, 상기 문제를 해결하는 것이 시급한 일정이다.
본 발명이 해결하고자 하는 기술적 과제는 TFT 중의 MIS 구조 디자인의 제어방법을 제공하는 것으로, 상기 제어방법은 MIS 구조를 디자인할 때, 수요되는 MIS 구조를 효과적으로 얻을 수 있다. 이밖에, TFT 중의 MIS 구조 디자인의 제어 시스템을 더 제공하였다.
1) 본 발명은 디자인된 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻는 단계; 상기 질화규소의 유전상수가 TFT 제조과정 중의 설정값에 달하는지를 판단하되, 여기서, 판단결과가 설정값이 아닐 경우, 상기 MIS 구조의 파라미터를 조절하여, 조절된 MIS 구조 중의 질화규소의 유전상수가 상기 TFT 제조과정 중의 설정값에 달하도록 하는 단계를 포함하는 TFT 중의 MIS 구조 디자인의 제어방법을 제공하였다.
2) 본 발명의 제 1) 항의 바람직한 실시예에서, 디자인된 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻는 단계는, 고주파수 커패시터 전압에 의해 상기 MIS 구조에 관한 커패시터 전압 특성 곡선을 측정하여 얻는 단계; 상기 MIS 구조 중의 질화규소의 필름 두께 수치를 검출하는 단계; 상기 MIS 구조의 커패시터 전압 특성 곡선 중의 최대 커패시터값과 상기 MIS 구조 중의 질화규소의 필름 두께 수치에 기반하여, 상기 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻는 단계를 더 포함한다.
3) 본 발명의 제 1) 항 또는 제 2) 항 중의 바람직한 실시예에서, 하기 표달식을 이용하여 상기 MIS 구조 중의 질화규소의 유전상수 εi를 얻되,
Figure 112017047229523-pct00001
식에서, Cmax는 MIS 구조의 최대 커패시터값을 나타내고, di는 MIS 구조 중의 질화규소의 필름 두께 수치를 나타내며, A는 전극 면적을 나타내고, ε0는 진공 유전상수를 나타낸다.
4) 본 발명의 제 1) 항 내지 제 3) 항 중의 어느 한 바람직한 실시예에서, 고주파수 커패시터 전압에 의해 상기 MIS 구조에 관한 커패시터 전압 특성 곡선을 측정하여 얻는 단계는, 상기 MIS 구조에 고주파수 전압신호를 인가하고, 고주파수 전압신호를 설정전압 간격에 따라, 제 1 전압으로부터 제 2 전압으로 조절하여, 각 간격의 커패시터-전압값을 얻어, 각 간격의 커패시터-전압값을 상기 MIS 구조의 커패시터 전압 특성 곡선으로 그리는 단계를 더 포함한다.
5) 본 발명의 다른 측면에서, 디자인된 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻도록 구성되는 계산장치; 상기 질화규소의 유전상수가 TFT 제조과정 중의 설정값에 달하는지를 판단하되, 여기서, 판단결과가 설정값이 아닐 경우, 상기 MIS 구조의 파라미터를 조절하여, 조절된 MIS 구조 중의 질화규소의 유전상수가 상기 TFT 제조과정 중의 설정값에 달하도록 구성되는 판단장치; 를 포함하는 TFT 중의 MIS 구조 디자인의 제어 시스템을 더 제공한다.
6) 본 발명의 제 5) 항의 바람직한 실시예에서, 상기 계산장치는, 고주파수 커패시터 전압에 의해 상기 MIS 구조에 관한 커패시터 전압 특성 곡선을 측정하여 얻도록 구성되는 고주파수 커패시터-전압 특성 측정장치; 상기 MIS 구조 중의 질화규소의 필름 두께 수치를 검출하도록 구성되는 필름 두께 측정기; 상기 MIS 구조의 커패시터 전압 특성 곡선 중의 최대 커패시터값과 상기 MIS 구조 중의 질화규소의 필름 두께 수치에 기반하여, 상기 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻도록 구성되는 계산기; 를 더 포함한다.
7) 본 발명의 제 5) 항 또는 제 6) 항 중의 바람직한 실시예에서, 상기 계산기는 하기 표달식을 이용하여 상기 MIS 구조 중의 질화규소의 유전상수 εi를 얻되,
Figure 112017047229523-pct00002
식에서, Cmax는 MIS 구조의 최대 커패시터값을 나타내고, di는 MIS 구조 중의 질화규소의 필름 두께 수치를 나타내며, A는 전극 면적을 나타내고, ε0는 진공 유전상수를 나타낸다.
8) 본 발명의 제 5) 항 내지 제 7) 항 중의 어느 한 바람직한 실시예에서, 고주파수 커패시터-전압 특성 측정장치는, 상기 MIS 구조에 고주파수 전압신호를 인가하고, 고주파수 전압신호를 설정전압 간격에 따라, 제 1 전압으로부터 제 2 전압으로 조절하여, 각 간격의 커패시터-전압값을 얻도록 구성되는 고주파수 커패시터-전압 특성 측정기; 고주파수 커패시터-전압 특성 측정기에 결합되고, 상기 고주파수 커패시터-전압 특성 측정기가 출력한 각 간격의 커패시터-전압값을 상기 MIS 구조의 커패시터 전압 특성 곡선으로 그리도록 구성되는 X-Y 함수 리코터; 를 포함한다.
선행기술에 비해, 본 발명의 하나 또는 다수의 실시예는 하기와 같은 장점을 가질 수 있다.
본 발명은 초보적으로 디자인된 MIS 구조 중의 매질층의 특성을 측정함으로써 질화규소의 유전상수를 얻은 뒤, 질화규소의 유전상수가 TFT 제조과정 중의 규정에 달하는지의 여부를 판단함으로써, 현재 디자인된 MIS 구조가 수요되는 구조에 부합되는지의 여부를 판단한다. 부합되지 않을 때, MIS 구조의 파라미터를 조절하여 수요되는 MIS 구조를 얻도록 한다. 따라서, 본 발명은 MIS 구조 디자인을 효과적으로 제어하여, TFT-LCD 제품성능과 안정성을 향상시킨다.
본 발명의 기타 특징과 장점은 후술되는 명세서에서 상세하게 논술하고, 또한, 부분적으로 명세서에서 자명하거나, 또는 본 발명을 실시하여 이해해도록 한다. 본 발명의 목적과 기타 장점은 명세서, 특허청구범위 및 도면에서 특별하게 제기된 구조에 의해 실현되고 얻게 된다.
도면은 본 발명에 대한 이해를 돕기 위한 것으로, 명세서의 일부분을 이루어, 본 발명의 실시예와 함께 본 발명을 해석하기 위한 것이지, 본 발명을 한정하는 것은 아니다. 도면에서:
도 1은 본 발명의 일 실시예에 따른 TFT 중의 MIS 구조 디자인의 제어방법의 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 MIS 구조 중의 질화규소의 유전상수를 측정하는 방법의 흐름도이다.
도 3은 MIS 구조도이다.
도 4는 MIS의 등가적 회로도이다.
도 5는 초보적으로 디자인된 MIS 커패시터의 설계도이다.
도 6은 도 5에 도시된 MIS 커패시터의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 TFT 중의 MIS 구조 디자인의 제어 시스템의 구조도이다.
도 8은 고주파수 커패시터-전압 특성 측정장치(710)의 구조도이다.
도 9는 고주파수 커패시터-전압 특성 측정장치(710)에 의해 측정된 CV 곡선도이다.
본 발명의 목적, 기술적 해결수단과 장점이 더욱 명확해지도록 하기 위하여, 이하 도면을 결합하여 본 발명에 대해 더욱 상세하게 설명한다.
TFT 제조 공정에서, 게이트 매질층은 TFT 제품의 신뢰성에 직접 영향을 끼치고, 상기 제조 공정에서, 일반적으로 고 유전상수의 질화규소를 얻을 수 있는 동시에, 질화규소가 받는 이온 오염도가 가장 작고, 질화규소와 반도체층의 계면 결합 트랩이 적은 효과를 기대해본다. 왜냐하면 이렇게 해야만 성능이 우수하고, 신뢰성이 우월한 TFT 제품을 얻을 수 있기 때문이다. 본 발명의 실시예는 주로 디자인된 MIS 구조 중의 질화규소 매질층의 유전상수를 측정하여, 제조과정이 이 유전상수에 의해 최적화로 디자인되도록 하여, 수요되는 질화규소 유전상수가 큰 MIS 구조를 얻는다.
(제 1 실시예)
도 1은 본 발명의 일 실시예에 따른 TFT 중의 MIS 구조 디자인의 제어방법의 흐름도이다. 이하 도 1을 참조하여 상기 방법의 각 단계를 상세하게 설명한다.
단계(S110), 디자인된 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻는다.
이하, 일예를 들어 MIS 구조 중의 질화규소의 유전상수를 어떻게 계산할 지에 대해 설명한다. 도 2는 본 발명의 제 1 실시예에 따른 단계(S110) 중의 각 서브단계 흐름도이다.
도 2를 참조하면, 우선, 단계(S1101)에서, 고주파수 커패시터 전압에 의해 측정 대기 MIS 구조의 정상상태 커패시터 전압 특성 곡선(CV 곡선이라 약칭 가능함)을 측정하여 얻는다. 구체적으로, MIS 구조에 고주파수 전압신호를 인가하고, 고주파수 전압신호를 설정전압 간격에 따라, 제 1 전압으로부터 제 2 전압으로 조절하여, 각 간격의 커패시터-전압값을 얻음으로써, 각 간격의 커패시터-전압값을 MIS 구조의 정상상태 커패시터 전압 특성 곡선을 그린다.
이어서, 단계(S1102)에 도시된 바와 같이, 측정 대기 MIS 구조 질화규소의 필름 두께 수치가 검출된다. 최종적으로, 단계(S1103)에서, 측정 대기 MIS 구조의 정상상태 커패시터 전압 특성 곡선의 최대 커패시터값과 측정 대기 MIS 구조 질화규소의 필름 두께 수치에 기반하여, 측정 대기 MIS 구조 질화규소의 유전상수를 계산하여 얻는다.
단계(S1103)에서, 하기 표달식을 이용하여 상기 MIS 구조 중의 질화규소의 유전상수 εi를 얻되,
Figure 112017047229523-pct00003
식에서, Cmax는 MIS 구조의 최대 커패시터값을 나타내고, di는 MIS 구조 중의 질화규소의 필름 두께 수치를 나타내며, A는 전극 면적을 나타내고, ε0는 진공 유전상수를 나타낸다.
단계(S120)에서, 질화규소의 유전상수가 TFT 제조 과정 중의 설정값에 달하는지를 판단하되, 여기서, 판단결과가 아닐 경우, 상기 MIS 구조의 파라미터를 조절하여, 조절된 MIS 구조 중의 질화규소의 유전상수가 TFT 제조 과정 중의 설정값에 달하도록 한다.
본 출원의 출원인은 대량의 연구를 거쳐 하기 내용을 이해하도록 한다.
MIS 구조가 금속과 매질로 형성된 평판 콘덴서와 유사한 바, 도 3에 도시된 바와 같다. 그러나, 반도체 중의 전하밀도가 금속보다 작기에, 충전 전하가 반도체(도시된 바와 같이 비결정 실리콘(50)) 표면에 형성된 공간 전하구역은 일정한 두께(일반적으로 미크론급)가 있고, 금속과 달리, 얇은 층(약 0.1nm)내에만 집중된다. 도 4는 MIS의 등가적 회로도이고, 반도체 표면의 공간 전하 구역의 두께는 바이어스 전압 VG에 의해 변하므로, MIS 커패시터는 미분 커패시터인 바, 구체적으로 하기 식(1)에 나타난 바와 같다.
Figure 112017047229523-pct00004
식에서, QG는 금속 전극 상의 전하면 밀도이고, A는 전극 면적이다.
이상적인 MIS 구조가 하기 조건에 충족되어야 함을 고려해보면: (1) 금속과 반도체 사이의 일함수차가 0(즉 도면에서 n+층(40)은 이상적인 옴 접촉을 구현하였음)이고; (2) 게이트 질화규소 절연층(이하, SiNx 절연층 또는 SiNx이라 칭할 수 있음)(60)내에는 전하가 없고; (3) SiNx 절연층(60)과 반도체 계면 부분에 계면 상태가 존재하지 않는다. 바이어스 전압 VG-의 일부분은 SiNx에 작용되어, Vi으로 기록되고, 또 다른 부분은 반도체 표면 공간 전하 구역에 작용되어, VS으로 기록되는 바, 즉 VG는 하기 식을 만족하되,
Figure 112017047229523-pct00005
여기서, VS는 표면 전위로도 불리운다.
반도체 표면의 공간 전하 구역의 전하와 금속 전극 상의 전하 수량이 같고, 부호가 반대인 것을 고려해보면, 하기 식(3)이 존재하되,
Figure 112017047229523-pct00006
식에서, QSC는 반도체 표면의 공간 전하 구역 전하면 밀도이다.
따라서, 식(2), (3)을 식(1)에 대입하여 얻되,
Figure 112017047229523-pct00007
상기 식(4)으로부터 MIS 커패시터가 Ci과 CS으로 직렬연결되었음을 알 수 있는 바, 그 등가적 회로는 도 4에 도시된 바와 같다. 여기서, Ci는 SiNx을 매질로 하는 질화규소 매질층의 커패시터로서, 이의 수치는 VG에 따라 변하지 않고; CS는 반도체(비결정 실리콘(50)) 표면 공간 구역의 커패시터로서, 이의 수치는 VG에 따라 변하기 때문에,
Figure 112017047229523-pct00008
식에서, εi는 SiNx의 상대적 유전상수를 나타내고, di는 SiNx의 매질층 두께를 나태내며, ε0는 진공 유전상수를 나타낸다. 식(4), (5)에 의해 MIS 구조의 최대 커패시터를 얻을 수 있어, 하기 식으로 표시되는 바,
Figure 112017047229523-pct00009
따라서, MIS 구조 질화규소의 유전상수 계산식이
Figure 112017047229523-pct00010
이다.
본 발명의 방법을 더한층 설명하기 위하여, 이하 일 실예를 들어 더한층 설명하기로 한다.
실예
MIS 커패시터 디자인 구조가 도 5에 도시된 바와 같다고 가정할 경우, 이의 단면은 도 6에 도시된 바와 같다.
도 5는 현재 어느 한 제품을 디자인한 구조 평면도로서, 이는 직경 500um인 원형으로 디자인되어, 쉽게 이해되며, 상기 직경 크기는 예시일 뿐, 본 발명은 이에 한정되지 않으며, 본 기술분야의 통상의 지식을 가진 자는 수요에 의해 디자인이 가능하다. 이 원형 단면 구조는 도 6에 도시된 바와 같이, 유리기판(70)을 기준으로, 아래로부터 위로 순차적으로 제 1 층 금속(게이트 금속층)(10), 게이트 질화규소 절연층(60), 반도체 비결정 실리콘층(50), n+층(40), 제 2 층 금속(소스 금속층)(20) 및 질화규소 패시베이션 보호층(30)이다.
여기서, 제 1 층 금속(게이트 금속층)(10), 반도체 비결정 실리콘층(50), n+층(40), 제 2 층 금속(소스 금속층)(20)은 도 5에 도시된 원형 패턴을 형성하였다. 또한 제 1 층 금속(10)과 제 2 층 금속(20)은 각각 사이즈가 200um*300um인 장방형 패드(Pad)를 인출하여, 측정 과정에서 측정핀과 접촉되기 위한 것이다. 이상 각층 두께는 TFT 제조 공법에 의해 결정되어, TFT 제작에 따라 발생된다. 물론, 이상 사이즈는 실예로서, 기타 사이즈의 디자인을 배제하지 않는다.
이상 두층의 금속과 접촉하는 패드(pad)에 1MHz의 고주파수 전압 신호를 인가하고, 전압 신호 조절 범위를 -20V로부터 20V으로 증가하여, 상온에서 50mV 또는 100mV를 매간격으로 한조의 커패시터 전압 수치를 기록한 뒤, 대응되는 CV 곡선을 얻고, 최종적으로, CV 곡선에 의해 MIS 구조 커패시터 C의 최대치를 얻어, 표달식(6)에 의해, 상기 최대치가 약 MIS 구조 질화규소의 커패시터와 같다는 것을 알 수 있다.
아울러, 제조 과정에서 필름 두께 측정기 또는 주사전자현미경(약칭 SEM)으로 질화규소의 필름 두께 수치를 측정하여, 필름 두께 수치, 전극 면적, 진공 유전상수와 커패시터 관계에 의해, 측정 대기 MIS 구조 질화규소의 유전상수를 계산한다. 유전상수가 높을 수록 질화규소 절연성능이 뛰어남을 나타낸다.
최종적으로, 얻어진 MIS 구조 질화규소의 유전상수가 제조과정에서 규정한 설정값에 달하는지를 판단하되, 달하지 않으면, 현재 디자인된 MIS 구조가 수요되는 디자인에도 부합되지 않음을 설명한다. 이의 파라미터를 조절할 필요가 있다.
이밖에, 디자인된 MIS를 측정하여 성능의 좋고 나쁨을 알 수도 있다. 구체적으로, 다른 환경(이를테면 MIS 전압 바이어스, 환경온도 습도)에서, MIS 구조가 회복된 C-V 곡선은 바이어스되지 않은 C-V 곡선에 비해, 곡선의 전압 시프트(shift)가 작을수록, 질화규소 성능은 좋아지고, TFT 신뢰성은 강해짐을 증명한다.
본 발명은 초보적으로 디자인된 MIS 구조 중의 매질층의 특성을 측정하여, 질화규소의 유전상수를 얻은 뒤, 질화규소의 유전상수가 TFT 제조과정의 규정에 달하는 지를 판단하여, 현재 디자인된 MIS 구조가 수요되는 구조에 부합되는 지를 판단한다. 부합되지 않을 경우, MIS 구조의 파라미터를 조절하여 수요되는 MIS 구조를 얻도록 한다. 따라서, 본 발명은 MIS 구조 디자인을 효과적으로 제어하여, TFT-LCD 제품 성능과 안정성을 향상할 수 있다.
(제 2 실시예)
도 7은 본 발명의 일실시예에 따른 TFT 중의 MIS 구조 디자인의 제어 시스템의 구조도이다. 이하, 도 7을 참조하여 본 발명의 각 구성구조와 기능을 상세하게 설명한다.
도 7에 도시된 바와 같이, 상기 제어 시스템은 계산장치(700)와 이에 결합되는 판단장치(800)를 포함한다.
계산장치(700)는, 디자인된 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻도록 구성된다.
판단장치(800)는, 질화규소의 유전상수가 TFT 제조과정 중의 설정값에 달하는지를 판단하되, 여기서, 판단결과가 설정값이 아닐 경우, 상기 MIS 구조의 파라미터를 조절하여, 조절된 MIS 구조 중의 질화규소의 유전상수가 상기 TFT 제조과정 중의 설정값에 달하도록 구성된다.
계산장치(700)는,
고주파수 커패시터 전압에 의해 상기 MIS 구조에 관한 커패시터 전압 특성 곡선을 측정하여 얻도록 구성되는 고주파수 커패시터-전압 특성 측정장치(고주파수 CV 측정장치로 약칭)(710)를 더 포함한다.
도 8은 고주파수 커패시터-전압 특성 측정장치(710)의 구조도이다. 도 8에 도시된 바와 같이, 상기 고주파수 커패시터-전압 특성 측정장치(710)는 샘플대(713)에 설치된 MIS 구조(도면에는 "샘플"로 도시됨)에 고주파수 전압 신호를 인가하고, 고주파수 전압 신호를 설정전압 간격에 따라 제 1 전압으로부터 제 2 전압으로 조절하여, 각 간격의 커패시터-전압값을 얻도록 구성되는 고주파수 커패시터-전압 특성 측정기(고주파수 C-V 측정기로 도시됨)(711)를 포함한다.
X-Y 함수 리코터(712)는, 고주파수 커패시터-전압 특성 측정기(711)에 결합되고, 고주파수 커패시터-전압 특성 측정기(711)가 출력한 각 간격의 커패시터-전압값을 MIS 구조의 정상상태 커패시터 전압 특성 곡선으로 그리도록 구성된다.
이밖에, 고주파수 커패시터-전압 특성 측정장치(710)는 가열장치(714), 온도 제어장치(715)와 물 냉각장치(716)를 더 포함하고, 이러한 장치를 설치하여 디자인된 MIS 구조의 성능을 검출할 수 있다. 구체적으로, 다른 환경(이를 테면, MIS 전압 바이어스, 환경 온도 습도)에서, MIS 구조가 회복된 C-V 곡선은 바이어스되지 않은 C-V 곡선(정상상태 커패시터 전압 특성 곡선)에 비하여, 이 곡선의 전압 시프트(shift)가 작을수록, 질화규소 성능은 좋아지고, TFT 신뢰성은 강해짐을 증명한다.
필름 두께 측정기(720)는, 상기 MIS 구조 중의 질화규소의 필름 두께 수치를 검출하도록 구성된다.
계산기(730)는, 상기 MIS 구조의 커패시터 전압 특성 곡선 중의 최대 커패시터값과 상기 MIS 구조 중의 질화규소의 필름 두께 수치에 기반하여, 상기 MIS 구조 중의 질화규소의 유전상수를 계산하도록 구성된다.
구체적으로, 계산기(730)는 하기 표달식을 이용하여 MIS 구조 중의 질화규소의 유전상수 εi를 얻되,
Figure 112017047229523-pct00011
식에서, Cmax는 MIS 구조의 최대 커패시터값을 나타내고, di는 MIS 구조 중의 질화규소의 필름 두께 수치를 나타내며, A는 전극 면적을 나타내고, ε0는 진공 유전상수를 나타낸다.
상기 장치를 이용하여 측정되는 측정단계는 하기와 같이 포함한다.
우선, 상기 각 기기의 전원을 켜고, 10 분 동안 예열한다. 그 다음, X-Y 함수 리코터(712)의 영점과 범위를 확정한다. 또한, 피측정 샘플의 최대 커패시터 수치(이미 알고 있는 전극 면적과 산화층 두께로 추산)에 의하여, 고주파수 C-V 특성 측정기(711)와 대응되는 커패시터 범위를 선택하고, 선택된 커패시터 범위를 교정한다. 고주파수 C-V 특성 측정기(711)는 샘플의 소수 운반자 수명에 의해 커패시터-전압값을 출력하고, X-Y 함수 리코터(712)는 출력된 값에 의해 바이어스 C-V 곡선을 확정하나, 이때의 바이어스 C-V 곡선은 우리가 수요하는 것이 아니다. 그후, 1MHz의 고주파수 전압 신호를 사용하여, 초보적으로 매 100mV 초의 속도를 선택하여 측정하되, 여전히 딥 소모된 곡선을 얻게 되면, 속도를 더 늦추되, 정상상태 C-V 곡선을 얻을 때까지 늦춘다.
계산기(730)는 정상상태 C-V 곡선에 의해 실온에서의 최대 커패시터 Cmax의 수치를 얻는다.
필름 두께 측정기(720) 또는 주사 전자현미경으로 질화규소 필름 두께 수치를 얻는다. 최종적으로 계산기(730)는 최대 커패시터값과 질화규소 필름 두께 수치에 기반하여, 질화규소 유전상수를 계산해낸다.
상기 기기를 이용하여 어느 한 제품의 디자인을 측정하되, 측정된 C-V 곡선은 도 9에 도시된 바와 같이, Cmax＝3.212E-11F, A＝πr2＝3.14×(258×10- 6)2＝2.09×10-7(m2), ε0＝8.85×10-12F/m이다.
SEM과 Nano 기술을 거쳐 질화규소 필름 두께를 측정한다. di＝3562A＝3.562×10-7m
따라서:
Figure 112017047229523-pct00012
이때 게이트 질화규소의 유전상수는 6.18이고, 디자인 규칙의 일정범위는 5.8 ∼ 6.3이며, 상기 유전상수는 설정범위에 부합됨과 아울러 높기 때문에, 상기 제품은 최종제품으로서 대량생산이 가능하다.
본 발명은 초보적으로 디자인된 MIS 구조 중의 매질층의 특성을 측정하여, 질화규소의 유전상수를 얻은 뒤, 질화규소의 유전상수가 TFT 제조 과정 중의 규정에 달하는지의 여부를 판단하여, 현재 디자인된 MIS 구조가 수요되는 구조에 부합되는지의 여부를 판단한다. 부합되지 않을 때, MIS 구조의 파라미터를 조절하여 수요되는 MIS 구조를 얻도록 한다. 따라서, 본 발명은 MIS 구조 디자인을 효과적으로 제어하여, TFT-LCD 제품성능과 안정성을 향상시킨다.
상기와 같이, 이는 본 발명의 바람직한 실시예일 뿐, 본 발명의 보호범위는 이에 한정되지 않으며, 이 기술을 숙지하고 있는 어떠한 분들이든지 본 발명에 제기된 기술범위에서 용이하게 생각할 수 있는 변화 또는 대체는 모두 본 발명의 보호범위에 속한다. 따라서, 본 발명의 보호범위는 청구범위의 보호범위를 기준으로 해야 한다.

Claims (9)

  1. 디자인된 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻는 단계;
    상기 질화규소의 유전상수가 TFT 제조과정중의 설정값에 달하는지를 판단하되,
    판단결과가 설정값이 아닐 경우, 상기 MIS 구조의 파라미터를 조절하여, 조절된 MIS 구조 중의 질화규소의 유전상수가 상기 TFT 제조과정중의 설정값에 달하도록 하는 단계; 를 포함하고,
    디자인된 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻는 단계는,
    고주파수 커패시터 전압에 의해 상기 MIS 구조에 관한 커패시터 전압 특성 곡선을 측정하여 얻는 단계;
    상기 MIS 구조 중의 질화규소의 필름 두께 수치를 검출하는 단계;
    상기 MIS 구조의 커패시터 전압 특성 곡선 중의 최대 커패시터값과 상기 MIS 구조 중의 질화규소의 필름 두께 수치에 기반하여, 상기 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻는 단계; 를 더 포함하며,
    고주파수 커패시터 전압에 의해 상기 MIS 구조에 관한 커패시터 전압 특성 곡선을 측정하여 얻는 단계는,
    상기 MIS 구조에 고주파수 전압신호를 인가하고, 고주파수 전압신호를 설정전압 간격에 따라, 제 1 전압으로부터 제 2 전압으로 조절하여, 각 간격의 커패시터-전압값을 얻어, 각 간격의 커패시터-전압값을 상기 MIS 구조의 커패시터 전압 특성 곡선으로 그리는 단계를 더 포함하고,
    상기 MIS 구조 중의 질화규소의 유전상수(εi)를 계산하여 얻는 단계는,
    하기 표달식을 이용하여 상기 MIS 구조 중의 질화규소의 유전상수 εi를 얻되,
    Figure 112018107278772-pct00024

    식에서, Cmax는 MIS 구조의 최대 커패시터값을 나타내고, di는 MIS 구조 중의 질화규소의 필름 두께 수치를 나타내며, A는 전극 면적을 나타내고, ε0는 진공 유전상수를 나타내는 것을 특징으로 하는 TFT 중의 MIS 구조 디자인의 제어방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 디자인된 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻도록 구성되는 계산장치;
    상기 질화규소의 유전상수가 TFT 제조과정 중의 설정값에 달하는지를 판단하되,
    판단결과가 설정값이 아닐 경우, 상기 MIS 구조의 파라미터를 조절하여, 조절된 MIS 구조 중의 질화규소의 유전상수가 상기 TFT 제조과정 중의 설정값에 달하도록 구성되는 판단장치; 를 포함하고,
    상기 계산장치는,
    고주파수 커패시터 전압에 의해 상기 MIS 구조에 관한 커패시터 전압 특성 곡선을 측정하여 얻도록 구성되는 고주파수 커패시터-전압 특성 측정장치;
    상기 MIS 구조 중의 질화규소의 필름 두께 수치를 검출하도록 구성되는 필름 두께 측정기;
    상기 MIS 구조의 커패시터 전압 특성 곡선 중의 최대 커패시터값과 상기 MIS 구조 중의 질화규소의 필름 두께 수치에 기반하여, 상기 MIS 구조 중의 질화규소의 유전상수를 계산하여 얻도록 구성되는 계산기; 를 더 포함하며,
    고주파수 커패시터-전압 특성 측정장치는,
    상기 MIS 구조에 고주파수 전압신호를 인가하고, 고주파수 전압신호를 설정전압 간격에 따라, 제 1 전압으로부터 제 2 전압으로 조절하여, 각 간격의 커패시터-전압값을 얻도록 구성되는 고주파수 커패시터-전압 특성 측정기;
    고주파수 커패시터-전압 특성 측정기에 결합되고, 상기 고주파수 커패시터-전압 특성 측정기가 출력한 각 간격의 커패시터-전압값을 상기 MIS 구조의 커패시터 전압 특성 곡선으로 그리도록 구성되는 X-Y 함수 리코터; 를 포함하고,
    상기 계산기는 하기 표달식을 이용하여 상기 MIS 구조 중의 질화규소의 유전상수 εi를 얻되,
    Figure 112018107278772-pct00014

    식에서, Cmax는 MIS 구조의 최대 커패시터값을 나타내고, di는 MIS 구조 중의 질화규소의 필름 두께 수치를 나타내며, A는 전극 면적을 나타내고, ε0는 진공 유전상수를 나타내는 것을 특징으로 하는 제어 시스템.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020177013414A 2014-10-24 2014-12-29 Tft 중의 mis 구조 디자인의 제어방법 및 시스템 KR101947931B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410579313.7 2014-10-24
CN201410579313.7A CN104282250B (zh) 2014-10-24 2014-10-24 Tft 中mis 结构设计的控制方法及系统
PCT/CN2014/095343 WO2016061893A1 (zh) 2014-10-24 2014-12-29 Tft中mis结构设计的控制方法及系统

Publications (2)

Publication Number Publication Date
KR20170073636A KR20170073636A (ko) 2017-06-28
KR101947931B1 true KR101947931B1 (ko) 2019-02-13

Family

ID=52257086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013414A KR101947931B1 (ko) 2014-10-24 2014-12-29 Tft 중의 mis 구조 디자인의 제어방법 및 시스템

Country Status (8)

Country Link
US (1) US9857655B2 (ko)
JP (1) JP6502490B2 (ko)
KR (1) KR101947931B1 (ko)
CN (1) CN104282250B (ko)
DE (1) DE112014006986T5 (ko)
GB (1) GB2547134A (ko)
RU (1) RU2665263C1 (ko)
WO (1) WO2016061893A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109696583B (zh) * 2019-02-26 2021-07-13 航天材料及工艺研究所 用于介电性能测试的氮化硅纤维试样、制样方法及测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072581A1 (en) * 2008-09-25 2010-03-25 Kabushiki Kaisha Toshiba Composition for film formation, insulating film, semiconductor device, and process for producing the semiconductor device
JP2013175593A (ja) * 2012-02-24 2013-09-05 Rohm Co Ltd 半導体装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650361A (en) * 1995-11-21 1997-07-22 The Aerospace Corporation Low temperature photolytic deposition of aluminum nitride thin films
KR100205318B1 (ko) * 1996-10-11 1999-07-01 구본준 자유전율의 절연막 제조방법
CA2319428C (en) * 1998-01-28 2004-10-12 Thin Film Electronics Asa A method for generation of electrical conducting or semiconducting structures in three dimensions and methods for erasure of the same structures
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
JP3736740B2 (ja) * 2000-12-12 2006-01-18 シャープ株式会社 絶縁膜容量評価装置および絶縁膜容量評価方法
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP3909712B2 (ja) * 2003-10-10 2007-04-25 セイコーエプソン株式会社 静電容量検出装置
US7688569B2 (en) * 2004-03-16 2010-03-30 E. I. Du Pont De Nemours And Company Thick-film dielectric and conductive compositions
US20050204864A1 (en) * 2004-03-16 2005-09-22 Borland William J Thick-film dielectric and conductive compositions
JP4441927B2 (ja) * 2004-10-12 2010-03-31 セイコーエプソン株式会社 静電容量検出装置
US20080248596A1 (en) * 2007-04-04 2008-10-09 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having at least one capacitor therein
JP2006269734A (ja) * 2005-03-24 2006-10-05 Seiko Epson Corp 半導体素子を評価する方法および装置、半導体素子を製造する方法、ならびにプログラム
US7521946B1 (en) * 2005-04-06 2009-04-21 Kla-Tencor Technologies Corporation Electrical measurements on semiconductors using corona and microwave techniques
US7295022B2 (en) * 2005-08-31 2007-11-13 Solid State Measurements, Inc. Method and system for automatically determining electrical properties of a semiconductor wafer or sample
US7712373B2 (en) * 2006-03-03 2010-05-11 Nagle H Troy Sensor device for real-time monitoring or relative movement using capacitive fabric sensors
CN101017153A (zh) * 2006-03-13 2007-08-15 信息产业部电子第五研究所 一种评估和监测介质层质量和可靠性的方法
JP2009170439A (ja) * 2008-01-10 2009-07-30 Panasonic Corp ゲート絶縁膜の形成方法
US8106455B2 (en) 2009-04-30 2012-01-31 International Business Machines Corporation Threshold voltage adjustment through gate dielectric stack modification
CN101655526B (zh) * 2009-09-10 2012-05-30 复旦大学 一种快速电压扫描测量铁电薄膜微分电容的方法
JP5521726B2 (ja) * 2010-04-16 2014-06-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN102346232A (zh) * 2010-07-30 2012-02-08 中国科学院微电子研究所 一种通过肖特基测试图形检测GaN基HEMT可靠性的方法
CN102110601B (zh) * 2010-12-03 2012-12-12 复旦大学 制备可测量mos电容器低频cv曲线的器件结构的方法
CN102176421A (zh) * 2011-03-15 2011-09-07 上海宏力半导体制造有限公司 Mos管栅极氧化层累积厚度的测量方法
CN102520020A (zh) * 2011-12-12 2012-06-27 复旦大学 寄生效应对电导法表征Ge衬底界面态所产生的干扰的修正方法
US8871425B2 (en) * 2012-02-09 2014-10-28 Az Electronic Materials (Luxembourg) S.A.R.L. Low dielectric photoimageable compositions and electronic devices made therefrom
TWI511257B (zh) * 2013-07-30 2015-12-01 Univ Nat Chiao Tung 半導體元件之內連接結構
US9082729B2 (en) * 2013-11-20 2015-07-14 Intermolecular, Inc. Combinatorial method for solid source doping process development
CN105336680B (zh) * 2014-08-13 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US10332684B2 (en) * 2015-07-19 2019-06-25 Vq Research, Inc. Methods and systems for material cladding of multilayer ceramic capacitors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072581A1 (en) * 2008-09-25 2010-03-25 Kabushiki Kaisha Toshiba Composition for film formation, insulating film, semiconductor device, and process for producing the semiconductor device
JP2013175593A (ja) * 2012-02-24 2013-09-05 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20170073636A (ko) 2017-06-28
US9857655B2 (en) 2018-01-02
GB201705786D0 (en) 2017-05-24
JP2018503240A (ja) 2018-02-01
DE112014006986T5 (de) 2017-06-22
US20160252765A1 (en) 2016-09-01
GB2547134A (en) 2017-08-09
JP6502490B2 (ja) 2019-04-17
CN104282250A (zh) 2015-01-14
WO2016061893A1 (zh) 2016-04-28
RU2665263C1 (ru) 2018-08-28
CN104282250B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US9754770B2 (en) Method and apparatus of diagnosing plasma in plasma space
US7741833B1 (en) Non contact method and apparatus for measurement of sheet resistance of p-n junctions
US10684175B2 (en) Substrate and display device
US8288799B2 (en) Thin film field effect transistor with dual semiconductor layers
KR101947931B1 (ko) Tft 중의 mis 구조 디자인의 제어방법 및 시스템
US20230326809A1 (en) Standard wafers, method of making the same and calibration method
Miao et al. Capacitive humidity sensing behavior of ordered Ni/Si microchannel plate nanocomposites
Bahari et al. Study on pH sensing properties of RF magnetron sputtered tantalum pentoxide (Ta 2 O 5) thin film
US20080290889A1 (en) Method of destructive testing the dielectric layer of a semiconductor wafer or sample
JP5343693B2 (ja) ドーパント濃度測定方法
KR102185647B1 (ko) Soi 기판의 평가 방법
Zheng et al. Wafer level high-density trench capacitors by using a two-step trench-filling process
Marzouk et al. Passivation of miniature microwave coplanar waveguides using a thin film fluoropolymer electret
CN118073325A (zh) 绝缘体上硅衬底的电阻检测结构及检测方法
JP2977172B2 (ja) 半導体の特性測定方法
US7315174B2 (en) Method of measuring flat-band status capacitance of a gate oxide in a MOS transistor device
CN106477517B (zh) 一种利用电流值表征硅片表面粗糙度的方法
KR101849851B1 (ko) 음향센서 및 상기 음향센서용 멤브레인의 제조 방법
TW202316075A (zh) 介電質薄片之等效物理厚度取得方法
CN116577383A (zh) 一种半导体器件中介质薄膜的介电常数测量方法
CN114280374A (zh) 一种掺杂碳化硅薄膜方阻测试方法
US9506777B2 (en) Micro-electromechanical apparatus having signal attenuation-proof function, and manufacturing method and signal attenuation-proof method thereof
CN110531243A (zh) 一种半导体器件测试方法及系统
Dib et al. Frequency effect on the metal/polysilicon/oxide/silicon capacitance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant