DE112013007457T5 - Taktkalibrierung unter Verwendung eines asynchronen digitalen Abtastens - Google Patents

Taktkalibrierung unter Verwendung eines asynchronen digitalen Abtastens Download PDF

Info

Publication number
DE112013007457T5
DE112013007457T5 DE112013007457.5T DE112013007457T DE112013007457T5 DE 112013007457 T5 DE112013007457 T5 DE 112013007457T5 DE 112013007457 T DE112013007457 T DE 112013007457T DE 112013007457 T5 DE112013007457 T5 DE 112013007457T5
Authority
DE
Germany
Prior art keywords
clock
signal
output
counter
dcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013007457.5T
Other languages
English (en)
Other versions
DE112013007457B4 (de
Inventor
Ganesh Balamurugan
Mozhgan Mansuri
Sami Hyvonen
Bryan K. Casper
Frank O'Mahony
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013007457T5 publication Critical patent/DE112013007457T5/de
Application granted granted Critical
Publication of DE112013007457B4 publication Critical patent/DE112013007457B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Pulse Circuits (AREA)

Abstract

Es wird eine Vorrichtung beschrieben mit: einem Asynchrontakterzeuger zum Erzeugen eines Asynchrontaktsignals; einem digitalen Abtaster zum Abtasten eines Signals unter Verwendung des Asynchrontaktsignals; einem Tastverhältnis-Korrekturglied (DCC) zum Empfangen eines differenziellen Eingabetakts und zum Erzeugen eines differenziellen Ausgabetakts, wobei der digitale Abtaster mindestens einen von einem Ausgabetakt aus dem differenziellen Ausgabetakt abtastet; und einem Zähler zum Zählen der Ausgabe des digitalen Abtasters und zum Bereitstellen einer Steuerung für das DCC zum Einstellen des Tastverhältnisses des differenziellen Ausgabetakts.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Für eine optimale Leistungsfähigkeit einer Hochgeschwindigkeits-E/A (Eingabe-Ausgabe) wird eine genaue Taktkalibrierung verwendet. Die Taktkalibrierung kann zum Beispiel zum Kalibrieren des Tastverhältnisses eines Taktsignals, zur I/Q-Quadratur-Einstellung und zur Taktphasenkalibrierung verwendet werden. Derzeitige Taktqualitätssensoren basieren in erster Linie auf analogen Komparatoren und/oder passiven Bauelementen (z. B. Kondensatoren, Widerständen usw.). Diese passiven Bauelemente nehmen eine beträchtliche Fläche ein und skalieren nicht gut über die Prozessknoten. Der Überkopfbereich von Analogschaltungen (z. B. den analogen Komparatoren) und/oder passiven Bauelementen schränkt auch die Anzahl und Lage von Sensoren ein, was den Kalibrierungsumfang begrenzt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Ausführungsformen der Offenbarung werden anhand der unten gegebenen ausführlichen Beschreibung und der beigefügten Zeichnungen von verschiedenartigen Ausführungsformen der Offenbarung umfassender verständlich, diese sollten jedoch nicht so aufgefasst werden, dass sie die Offenbarung auf die speziellen Ausführungsformen beschränken, sondern dass sie nur der Erläuterung und dem Verständnis dienen.
  • 1 zeigt eine Schaltung zum Kalibrieren des Tastverhältnisses für ein Taktsignal unter Verwendung eines Asynchrontakts gemäß einer Ausführungsform der Offenbarung.
  • 2 zeigt eine Schaltung zum Kalibrieren eines Quadratur-Taktsignals unter Verwendung eines Asynchrontakts gemäß einer Ausführungsform der Offenbarung.
  • 3 zeigt ein Schaltungsmodell zum Kalibrieren einer Taktmetrik gemäß einer Ausführungsform der Offenbarung.
  • 4 zeigt einen Asynchrontakterzeuger gemäß einer Ausführungsform der Offenbarung.
  • 5 zeigt eine Verzögerungszelle eines Ringoszillators, der von dem Asynchrontaktgenerator verwendet wird, gemäß einer Ausführungsform der Offenbarung.
  • 6 zeigt ein System mit einer Schaltung zum Korrigieren des Tastverhältnisses eines Sendertakts gemäß einer Ausführungsform der Offenbarung.
  • 7 zeigt ein System mit einer Schaltung zum Kalibrieren der Phase eines Taktsignals, das von einem Empfänger verwendet wird, gemäß einer Ausführungsform der Offenbarung.
  • 8 zeigt eine Schaltung zum Kalibrieren eines Phaseninterpolators gemäß einer Ausführungsform der Offenbarung.
  • 9 zeigt eine Schaltung zum Korrigieren des Phaseninterpolators von 8 gemäß einer Ausführungsform der Offenbarung.
  • 10 ist eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-auf-Chip) mit einer Kalibrierungseinrichtung gemäß einer Ausführungsform der Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In den Ausführungsformen werden eine volldigitale Taktkalibrierungseinrichtung und ein Verfahren vorgestellt, die unter Verwendung von Standardzellen synthetisiert werden können. In einer Ausführungsform wird das Prinzip der ”zufälligen Äquivalentzeitabtastung” zum Kalibrieren einer Signalmetrik (z. B. des Signal-Tastverhältnisses) verwendet. In einer Ausführungsform wird ein Taktsignal unter Verwendung eines asynchronen periodischen Signals wiederholt abgetastet. In einer Ausführungsform wird das abgetastete Signal nachbearbeitet, um mittlere Eigenschaften des zu kalibrierenden Taktsignals abzuleiten. In dieser Ausführungsform kommt die Abtastdichtefunktion (d. h. die Verteilung von Abtasttaktflanken, die zu einer Taktperiode gepackt sind) einer Gleichverteilung nahe.
  • Es gibt viele technische Auswirkungen der Ausführungsformen. Einige nicht einschränkende technische Auswirkungen umfassen: eine Verkleinerung der Schaltkreisfläche durch das Beseitigen von passiven und analogen Komparatoren; eine bessere Prozess-Skalierbarkeit der Kalibrierungsschaltung und eine kürzere Entwurfszeit für diese Schaltung (z. B. ist eine Synthetisierung möglich); ein besseres testgerechtes Entwurfsvermögen (DFT-Vermögen), indem die Integration einer größeren Anzahl von Sensoren in einen Taktpfad ermöglicht wird, ohne die Taktqualität zu beeinträchtigen; eine bessere Kalibrierungsgenauigkeit usw. Andere technische Auswirkungen werden aus den verschiedenartigen beschriebenen Ausführungsformen ersichtlich.
  • In der nachfolgenden Beschreibung werden zahlreiche Einzelheiten erörtert, um eine gründlichere Erläuterung der Ausführungsformen der vorliegenden Offenbarung zu liefern. Für einen Fachmann wird es jedoch offensichtlich sein, dass die Ausführungsformen der vorliegenden Offenbarung ohne diese speziellen Einzelheiten praktisch verwirklicht werden können. In anderen Beispielen sind gut bekannte Strukturen und Vorrichtungen in Blockdiagrammform statt im Detail dargestellt, um undurchsichtige Ausführungsformen der vorliegenden Offenbarung zu vermeiden.
  • Es wird angemerkt, dass die Signale in den entsprechenden Zeichnungen der Ausführungsformen durch Linien dargestellt sind. Einige Linien können dicker sein, um die grundlegenderen Signalwege anzuzeigen, und/oder Pfeile an einem Ende oder mehreren Enden aufweisen, um die hauptsächliche Informationsflussrichtung anzuzeigen. Derartige Hinweise sind nicht als Einschränkungen gedacht. Die Linien werden vielmehr in Verbindung mit einem oder mehreren Ausführungsbeispielen verwendet, um ein einfacheres Verständnis einer Schaltung oder einer Logikeinheit zu ermöglichen. Ein beliebiges dargestelltes Signal, wie es durch Gestaltungsanforderungen oder Präferenzen vorgeschrieben ist, kann tatsächlich ein oder mehrere Signale umfassen, die in beide Richtungen laufen und mit irgendeinem geeigneten Typ eines Signalplans realisiert werden können.
  • In der Beschreibung und in den Ansprüchen insgesamt bedeutet der Begriff ”verbunden” eine direkte elektrische Verbindung zwischen den Dingen, die verbunden sind, ohne irgendwelche zwischengeschaltete Vorrichtungen. Der Begriff ”gekoppelt” bedeutet entweder eine direkte elektrische Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive dazwischenliegende Vorrichtungen. Der Begriff ”Schaltung” bedeutet eine oder mehrere passive und/oder aktive Komponenten, die eingerichtet sind, miteinander zusammenzuwirken, um eine gewünschte Funktion bereitzustellen. Der Begriff ”Signal” bedeutet mindestens ein Stromsignal, Spannungssignal oder Daten/Takt-Signal. Die Bedeutung von ”ein”, ”eine” und ”der”, ”die”, ”das” schließt die Mehrzahl ein. Die Bedeutung von ”in” umfasst ”in” und ”auf”.
  • Der Begriff ”Skalieren” bezieht sich allgemein auf das Umwandeln eines Entwurfs (Planung und Layout) von der einen Prozesstechnik auf eine andere Prozesstechnik. Der Begriff ”Skalieren” bezieht sich im Allgemeinen auch auf die Größenreduzierung von Layout und Vorrichtungen innerhalb des gleichen Technologieknotens. Der Begriff ”Skalieren” kann sich auch auf das Einstellen (z. B. Verlangsamen) einer Signalfrequenz mit Bezug auf einen anderen Parameter, zum Beispiel einen Leistungsversorgungspegel, beziehen. Die Begriffe ”im Wesentlichen”, ”beinahe”, ”ungefähr”, ”nahebei” und ”circa” bedeuten im Allgemeinen, in einem Bereich von ±20% von einem Zielwert aus liegend.
  • Wenn es nicht anders angegeben ist, zeigt die Verwendung der Ordnungsbeiworte ”erste”, ”zweite” und ”dritte” usw. zur Beschreibung eines häufig anzutreffenden Objekts lediglich an, dass auf verschiedene Beispiele für gleiche Objekte verwiesen wird, und es ist nicht beabsichtigt anzudeuten, dass die so beschriebenen Objekte in einer gegebenen Abfolge, entweder zeitlich, räumlich, in einer Rangfolge oder in einer beliebigen anderen Weise, vorliegen müssen.
  • Für die Zwecke der Ausführungsformen sind die Transistoren Metall-Oxid-Halbleiter(MOS)-Transistoren, die Drain-, Source-, Gate- und Bulk-Anschlüsse aufweisen. Die Transistoren schließen auch Tri-Gate- und FinFET-Transistoren, zylindrische Rundumgate-Transistoren und andere Vorrichtungen ein, die eine Transistorfunktionalität ausführen, wie z. B. Kohlenstoff-Nanoröhrchen oder Spintronic-Vorrichtungen. Source- und Drain-Anschlüsse können identische Anschlüsse sein und werden hier austauschbar verwendet. Fachleute werden anerkennen, dass andere Transistoren, so zum Beispiel bipolare Flächentransistoren – BJT, PNP/NPN, BiCMOS, CMOS, eFET usw., verwendet werden können, ohne den Umfang der Offenbarung zu verlassen. Der Begriff ”MN” bezeichnet einen n-leitenden Transistor (z. B. NMOS, NPN BJT usw.), und der Begriff ”MP” bezeichnet einen p-leitenden Transistor (z. B. PMOS, PNP BJT usw.).
  • 1 zeigt eine Schaltung 100 zum Kalibrieren des Tastverhältnisses für ein Taktsignal unter Verwendung eines Asynchrontakts gemäß einer Ausführungsform der Offenbarung. In einer Ausführungsform weist die Schaltung 100 ein Tastverhältnis-Korrekturglied (DCC) 101, einen Multiplexer (Mux) 102, einen digitalen Abtaster 103, einen Zähler 104, einen Chopper 105 und einen Asynchrontakterzeuger 106 auf.
  • In einer Ausführungsform empfängt das DCC 101 einen differenziellen Takt Clk_p und Clk_n als Eingaben, wobei Clk_p um 180 Grad gegenüber Clk_n phasenverschoben ist. Hierbei werden die Kennzeichnungen für Signale und Knoten, welche diese Signale übertragen, austauschbar verwendet. Zum Beispiel wird Clk_p verwendet, um in Abhängigkeit vom Kontext des Satzes den Knoten Clk_p oder das Signal Clk_p anzuzeigen. In einer Ausführungsform empfängt das DCC 101 einen DCC-Code vom Zähler 104 zum Einstellen des Tastverhältnisses von Clk_p_DCC und Clk_n_DCC derart, dass das Tastverhältnis dieser Signale im Wesentlichen 50% ist. Der Begriff ”Tastverhältnis” bezeichnet ein Verhältnis der Dauer eines Logisch-High-Zyklus zu einem Logisch-Low-Zyklus von einer Periode eines Signals. Dieses Verhältnis wird als ein Prozentanteil dargestellt. Zum Beispiel bedeutet ein Tastverhältnis von 50% eines Signals, dass das Signal einen Logisch-Low-Zyklus aufweist, dessen Zeitdauer gleich der des Logisch-High-Zyklus ist.
  • In einer Ausführungsform empfängt der Mux 102 ein Clk_p_DCC- und ein Clk_n_DCC-Signal und gibt ein Taktsignal entsprechend einem Select-Signal aus, das durch den Chopper 105 bereitgestellt wird. In einer Ausführungsform wird das Taktsignal durch den Abtaster 103 abgetastet. In einer Ausführungsform weist der Abtaster 103 einen D-Flip-Flop auf, der unter Verwendung eines Asynchrontakts (Async_Clock) getaktet wird, welcher durch den Asynchrontakterzeuger 106 erzeugt wird. In anderen Ausführungsformen können für den Abtaster 103 andere flankengetriggerte sequenzielle Einheiten verwendet werden. Eine Ausführungsform des Asynchrontakterzeugers 106 wird mit Bezugnahme auf die 4–5 beschrieben. Wieder mit Bezugnahme auf 1 weist Async_Clock in einer Ausführungsform keine Beziehung zu den eingegebenen Taktsignalen Clk_p und Clk_n auf, d. h. die ansteigenden und abfallenden Flanken und die Frequenz des Async_Clock-Signals sind nicht mit den eingegebenen Taktsignalen Clk_p und Clk_n synchronisiert. In einer Ausführungsform wird Async_Clock für eine zufällige Abtastung des Taktsignals verwendet, um den DCC_code für die Einstellung des Tastverhältnisses von Clk_p_DCC und Clk_n_DCC zu bestimmen.
  • In einer Ausführungsform bewirkt der Chopper 105 zuerst, dass der Mux 102 den Clk_p_DCC auswählt, der als Taktsignal an den Abtaster 103 weitergeleitet wird. In einer Ausführungsform ist der Chopper 105 unter Verwendung eines (nicht dargestellten) Dividierers ausgeführt, der mit dem Async-Takt arbeitet. In einer derartigen Ausführungsform schaltet der Ausgang des Dividierers alle 'N' Zyklen um, wobei 'N' das Teilerverhältnis, d. h. das Umschaltwahlsignal, ist, das vom Mux 102 empfangen wird. In einer Ausführungsform tastet der Abtaster 103 auf einer ansteigenden (oder abfallenden) Flanke von Async_Clock das Clk_p_DCC ab und gibt für den Zähler 104 ein Abgetastet-Signal aus. In einer Ausführungsform ist der Zähler 104 ein Einsen-Zähler und zählt aufwärts, wenn der Logikpegel des Abgetastet-Signals (d. h. die abgetastete Version von Clk_p_DCC) auf High ist (d. h., er zählt die Anzahl der logischen High-Werte). In einer Ausführungsform bewirkt der Chopper 105 dann (z. B. nach wenigen Zyklen), dass der Mux 102 den Clk_n_DCC auswählt, der als Taktsignal an den Abtaster 103 weitergeleitet wird. Clk_p_DCC ist ein Inverses von Clk_n_DCC.
  • Es kann sein, dass es keine Abhängigkeit zwischen den abgetasteten Werten und dem Select-Signal für den Mux 102 gibt. In einer Ausführungsform schaltet der Chopper 105 alle 'N' Zyklen unabhängig von den abgetasteten Werten das Select-Signal für den Mux 102 autonom um. In dieser Ausführungsform zählt der Zähler 104 abwärts, wenn der Logikpegel des Abgetastet-Signals (d. h. die abgetastete Version von Clk_n_DCC) auf High ist. In dieser Ausführungsform erzeugt der Zähler 104 einen DCC_code, der anzeigt, wie viele Einsen unter Verwendung von Clk_p_DCC abgetastet wurden und wie viele Einsen unter Verwendung von Clk_n_DCC abgetastet wurden.
  • In einer Ausführungsform liefert die Differenz zwischen dem Verhältnis der Einsen-Zählwerte für die abgetasteten Versionen von Clk_p_DCC und Clk_n_DCC einen Hinweis darauf, wie weit das Tastverhältnis der Signale Clk_p_DCC und Clk_n_DCC von den 50% entfernt ist, die in diesem Beispiel das angestrebte Tastverhältnis sind. Diese Informationen werden in der Form des DCC_code an das DCC 101 weitergeleitet, sodass es das Tastverhältnis der Signale Clk_p_DCC und Clk_n_DCC einstellen kann. In einer Ausführungsform empfängt das DCC 101 den DCC_code und stellt die Stärke von (nicht dargestellten) Transistoren im DCC 101 entsprechend dem DCC_code ein und erzeugt Clk_p_DCC- und Clk_n_DCC-Signale so, dass sie im Wesentlichen das gleiche Tastverhältnis, d. h. ein 50%-Tastverhältnis, aufweisen.
  • Da das Tastverhältnis der Signale Clk_p_DCC und Clk_n_DCC in einer Ausführungsform in einem Differenzverfahren unter Verwendung nur eines Abtasters 103 gemessen wird, beeinträchtigen Unvollkommenheiten (z. B. eine begrenzte Apertur, eine asymmetrische Reaktion auf ansteigende/abfallende Übergänge usw.) im Abtaster 103 nicht die Messung des Tastverhältnisses. In dieser Ausführungsform erreicht die Abtastdichtefunktion (d. h. die Verteilung von Abtasttaktflanken, die zu einer Taktperiode von Signalen Clk_p und Clk_n gepackt sind) durch Verwendung eines Asynchrontakts zum Abtasten der Signale Clk_n_DCC und Clk_n_DCC eine gleichförmige Verteilung.
  • In einer Ausführungsform sind der Mux 102 und der Abtaster 103 in der Nähe des DCC 101 angeordnet, sodass sie Clk_p_DCC und Clk_n_DCC so nahe wie möglich von dem Punkt aus, an dem sie vom DCC 101 ausgegeben werden, abtasten können. In einer Ausführungsform können andere Logikeinheiten, d. h. der Zähler 104, der Chopper 105 und der Asynchrontakterzeuger 106, an anderen Orten angeordnet werden. Zum Beispiel können der Zähler 104, der Chopper 105 und der Asynchrontakterzeuger 106 weiter weg vom DCC 101 angeordnet werden. In dieser Ausführungsform werden die Einschränkungen im Layout für eine richtige Kalibrierung des Tastverhältnisses reduziert, da die meisten Schaltungen aus dem kritischen Pfad (z. B. der Taktverteilung) herausgenommen werden können.
  • 2 zeigt eine Schaltung 200 zum Kalibrieren eines Quadratur-Taktsignals unter Verwendung eines Asynchrontakts gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass diejenigen Elemente von 2, welche die gleichen Bezugsziffern (oder Namen) wie die Elemente von einer beliebigen anderen Figur aufweisen, in einer beliebigen Weise arbeiten oder funktionieren können, die der beschriebenen ähnlich ist, sie aber nicht derart eingeschränkt sind.
  • In einer Ausführungsform weist die Schaltung 200 auf: Quadratur(Quad)-Takterzeuger 201, Mux 202a, Mux 202b, Abtaster 203a, Abtaster 203b, konfigurierbare Logik 204, Chopper 205, Zähler 206 und Asynchrontakterzeuger 106. In einer Ausführungsform erzeugt der Quad-Takterzeuger 201 einen Quadratur-Takt QClk, der vier Taktsignale aufweist (d. h. ph1_p, ph2_p, ph3_p und ph4_p sowie ph1_n, ph2_n, ph3_n und ph4_n), von denen jedes um 45 Grad zu separieren ist. Hierbei ist ph1_p ein Inverses von ph1_n, ph2_p ein Inverses von ph2_n, ph3_p ein Inverses von ph3_n, ph4_p ein Inverses von ph4_n. In einer Ausführungsform sind der Mux 202a und der Mux 202b 4:1(4-zu-1)-Multiplexer, von denen jeder die vier Taktsignale empfängt und einen von ihnen als Ausgabe für die Abtastung durch die Abtaster 203a und 203b auswählt.
  • In einer Ausführungsform erzeugt der Chopper 205 select1- und select2-Signale für den Mux 202a bzw. den Mux 202b. In einer Ausführungsform durchläuft der Chopper 205 alle Takteingaben des QClk gemäß Async_Clock, sodass im Zeitverlauf alle Phasen der vier Taktsignale durch den Abtaster 203a und 203b abgetastet werden. Zum Beispiel wählt der Chopper 205 zuerst ph1 vom QClk für den Mux 202a und ph2 vom QClk für den Mux 202b. Die Ausgaben QClk1 und QClk2 vom Mux202a bzw. vom Mux202b werden vom Abtaster 203a bzw. 203b abgetastet.
  • In einer Ausführungsform sind der Abtaster 203a und der Abtaster 203b D-Flip-Flops, die auf ansteigenden (oder abfallenden) Flanken des Async_Clock-Signals abtasten, um die jeweiligen abgetasteten Ausgaben QClk1_s bzw. QClk2_s zu erzeugen. In anderen Ausführungsformen können andere Typen von flankengetriggerten sequenziellen Einheiten für den Abtaster 203a und den Abtaster 203b verwendet werden. In dieser Ausführungsform wird durch das Vorhandensein von zwei Abtastern, dem Abtaster 203a und dem Abtaster 203b, eine beliebige Fehlanpassung zwischen den zwei Abtastern unterdrückt, was zu einer Quadraturfehlermessung beitragen kann. In anderen Ausführungsformen können anstelle der D-Flip-Flops andere Typen von Abtastern verwendet werden.
  • In einer Ausführungsform empfängt die konfigurierbare Logik 204 die abgetasteten Signale QClk1_s und QClk2_s und führt zwischen ihnen eine logische Funktion aus, um ein digitales Signal Out zu erzeugen, das dann vom Zähler 206 empfangen wird. In einer Ausführungsform weist die konfigurierbare Logik 204 eine Logik auf, um die Funktionen AND, OR, NAND, NOR, XOR, Inversion, Zwischenspeicherung usw. zwischen den und/oder für die abgetasteten Signale QClk1_s und QClk2_s auszuführen, um ein Out-Signal zu erzeugen.
  • Die Ausführungsform von 2 kann für die Erfassung (und Korrektur) des Tastverhältnisses, die Erfassung (und Korrektur) des Quadraturphasenfehlers, die Quadraturphasenmessung usw. verwendet werden. Die Tabelle 1 stellt verschiedenartige Kalibrierungsfunktionen dar, die von der Schaltung 200 ausgeführt werden. Beispiele für die Kalibrierungsfunktionen schließen die Verzerrung des Tastverhältnisses (DCD), den Quadraturfehler (QE) und die Takt-zu-Takt-Phasenmessung ein. Tabelle 1: Taktkalibrierungsfunktionen, die von der Schaltung 200 ausgeführt werden
    Kalibrierungs (Kalibrierungs-Stufe QClk1 QClk2 Konfigurierbare Logik
    DCD von ph1 Stg#1 Stg#2 ph1_p ph1_n X X A (d. h. QClk1_s)
    DCD von ph2 Stg#1 Stg#2 X X ph2_p ph2_n B (d. h. QClk2_s)
    QE Stg#1 Stg#2 ph1_p ph2_p ph2_p ph1_p A. (not B)
    ph1-ph2-Phase X ph1_p/n ph2_p/n A XOR B
  • Die Tabelle 1 stellt fünf Spalten dar. Die Spalte ganz links ist die Kalibrierungsfunktion, auf sie folgen die Kalibrierungsstufe, die Ausgaben von Mux 202a und 202b, d. h. QClk1 und QClk2, und die von der konfigurierbaren Logik 204 ausgeführte Logik. Hierbei bezieht sich die Kalibrierungsstufe ”Stg#1” auf die erste Stufe eines 2-stufigen Kalibrierungsprozesses, während sich ”Stg#2” auf die zweite Stufe eines 2-stufigen Kalibrierungsprozesses bezieht; 'X' zeigt ein ”Bedeutungslos” an, 'A' zeigt QClk1_s und 'B' zeigt QClk2_s an.
  • In einer Ausführungsform wählt der Chopper 205 zum Messen der DCD von ph1 das ph1_p für den QClk1 während Stg#1 aus und erzeugt eine abgetastete Ausgabe 'A'. Dann wählt der Chopper 205 ph1_n für den QClk1 während Stg#2 aus und erzeugt wieder eine abgetastete Ausgabe 'A'. Diese Ausführungsform ist ähnlich zu der Ausführungsform von 1. In dieser Ausführungsform ist die Kalibrierungslogik 204 eine Pufferspeicherlogik, die QClk1_s als Out weiterleitet. In einer Ausführungsform ist der Zähler 206 ein Einsen-Zähler und zählt die Anzahl der Einsen (d. h. der logischen High-Werte) im Signal ”Out” für jede Async_Clock-Flanke (ansteigend oder abfallend). Durch Vergleich der Anzahl der Einsen für die abgetasteten ph1_p und ph1_n wird das Tastverhältnis von ph1 ermittelt. In einer Ausführungsform erzeugt der Zähler 206 ein Code-Signal, das zum Einstellen des Tastverhältnisses von ph1 (d. h. ph1_p und ph1_n) verwendet wird, sodass es ein Tastverhältnis von 50% aufweist, welches in diesem Beispiel das angestrebte Tastverhältnis ist. In einer Ausführungsform wird das Tastverhältnis von ph1 durch den Quad-Takterzeuger 201 eingestellt.
  • In einer Ausführungsform wählt der Chopper 205 zum Messen der DCD von ph2 das ph2_p für den QClk2 während Stg#1 aus und erzeugt eine abgetastete Ausgabe 'B'. Dann wählt der Chopper 205 ph2_n für den QClk2 während Stg#2 aus und erzeugt wieder eine abgetastete Ausgabe 'B'. Diese Ausführungsform ist ähnlich zu der Ausführungsform von 1. In dieser Ausführungsform ist die Kalibrierungslogik 204 eine Pufferspeicherlogik, die QClk2_s als Out weiterleitet. In einer Ausführungsform ist der Zähler 206 ein Einsen-Zähler und zählt die Anzahl der Einsen (d. h. der logischen High-Werte) im Signal Out für jede Async_Clock-Flanke (ansteigend oder abfallend). Durch Vergleichen der Anzahl der Einsen für die abgetasteten ph2_p und ph2_n wird das Tastverhältnis von ph2 ermittelt. In einer Ausführungsform erzeugt der Zähler 206 ein Code-Signal, das zum Einstellen des Tastverhältnisses von ph2 (d. h. ph2_p und ph2_n) verwendet wird, sodass es ein Tastverhältnis von 50% aufweist, welches in diesem Beispiel das angestrebte Tastverhältnis ist. In einer Ausführungsform wird das Tastverhältnis von ph2 durch den Quad-Takterzeuger 201 eingestellt.
  • In einer Ausführungsform wählt der Chopper 205 in Stg#1 zum Messen des QE zwischen ph1 und ph2 das ph1_p für QClk1 und das ph2_p für QClk2 aus. In dieser Ausführungsform werden die abgetasteten Ausgaben 'A' und 'B' in die konfigurierbare Logik 204 eingegeben, und es wird eine logische Funktion (z. B. A.(not B)) ausgeführt. In einer Ausführungsform ist die Ausgabe der logischen Funktion das ”Out”-Signal, das vom Zähler 206 empfangen wird. In einer Ausführungsform zählt der Zähler 206 eine Anzahl von Einsen im ”Out”-Signal für jede Async_Clock-Flanke (ansteigend oder abfallend). In einer Ausführungsform wählt der Chopper 205 dann in der Stg#2 das ph2_p für QClk1 und das ph1_n für QClk2 aus. In dieser Ausführungsform werden die abgetasteten Ausgaben 'A' und 'B' in die konfigurierbare Logik 204 eingegeben, und es wird eine logische Funktion (d. h. A.(not B)) ausgeführt.
  • In einer Ausführungsform ist die Ausgabe der logischen Funktion das ”Out”-Signal, das vom Zähler 206 empfangen wird. In einer Ausführungsform zählt der Zähler 206 eine Anzahl von Einsen im ”Out”-Signal für jede Async_Clock-Flanke (ansteigend oder abfallend). In einer Ausführungsform wird der Quadraturfehler durch einen Vergleich des Einsen-Verhältnisses der Messungen in Stg#1 und Stg#2 gemessen. In einer Ausführungsform erzeugt der Zähler 206 ein Code-Signal, das zum Einstellen des Phasenfehlers von ph1 (d. h. ph1_p und ph1_n) bezüglich ph2 verwendet wird, sodass ph1 und ph2 um 45 Grad getrennt sind. In einer Ausführungsform wird der Phasenfehler von ph1 und ph2 durch (nicht dargestellte) Phaseneinstellschaltungen im Quad-Takterzeuger 201 eingestellt.
  • In einer Ausführungsform wird die Phasenmessung zwischen ph1 und ph2 ausgeführt. In dieser Ausführungsform wählt der Chopper 205 ph1_p und dann ph1_n für QClk1 aus. In dieser Ausführungsform wählt der Chopper 205 ph2_p und dann ph2_n für QClk2 aus. In einer Ausführungsform werden die abgetasteten Ausgaben A und B von der konfigurierbaren Logik 204 empfangen, welche die logische Funktion A XOR B ausführt, um ”Out” zu erzeugen. In einer Ausführungsform zählt der Zähler 206 die Anzahl der Einsen im Signal ”Out”. In einer Ausführungsform zeigt das Verhältnis des Zählwerts die Phasendifferenz zwischen Clk1 und Clk2 an.
  • In der Ausführungsform von 2 kann durch Konfigurieren der Multiplexer 202a und 202b und der auf die Abtaster 203a und 203b folgenden Logik unter Verwendung einer einzigen Schaltung 200 eine Vielzahl von Taktkalibrierungsfunktionen ausgeführt werden.
  • 3 zeigt eine Schaltung 300 zum Kalibrieren einer Taktmetrik gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass diejenigen Elemente von 3, welche die gleichen Bezugsziffern (oder Namen) wie die Elemente von einer beliebigen anderen Figur aufweisen, in irgendeiner Weise arbeiten oder funktionieren können, die der beschriebenen ähnlich ist, sie aber nicht derart eingeschränkt sind.
  • In einer Ausführungsform ist die Schaltung 300 eine Mehrzweckschaltung zum Kalibrieren einer Taktmetrik. In einer Ausführungsform weist die Schaltung 300 einen Router 302, Abtaster 303, eine konfigurierbare Logik 304, eine Ablaufsteuerung 305, einen Einsen-Zähler 306, einen Zykluszähler 307 und einen Asynchrontakterzeuger 106 auf. Um die Ausführungsformen nicht undurchsichtig werden zu lassen, werden die Logikeinheiten, die eine ähnliche Funktion wie die oben erörterten Logikeinheiten aufweisen, nicht noch einmal im Einzelnen erörtert.
  • In einer Ausführungsform empfängt der Router 302 eine Anzahl von Taktsignalen Clk1–ClkN, wobei 'N' eine ganze Zahl größer als eins ist. In einer Ausführungsform durchlauft der Router 302 die Eingaben Clk1–ClkN, um die Ausgaben Clk_d1–Clk_dN zu liefern, wobei 'N' eine ganze Zahl größer als eins ist. Hierbei führt der Router 302 eine Funktion ähnlich zum Mux 102 von 1 und zum Mux 202a und Mux 202b von 2 aus. In einer Ausführungsform durchlauft der Router 302 die Eingaben Clk1–ClkN oder wählt verschiedenartige Kombinationen von Eingaben Clk1–ClkN unter Verwendung eines Route-Signals aus, das durch die Ablaufsteuerung 305 bereitgestellt wird. Hierbei führt die Ablaufsteuerung 305 eine Funktion ähnlich zum Chopper 105 von 1 und zum Chopper 205 von 2 aus. In einigen Ausführungsformen ist die Ablaufsteuerung 305 ein endlicher Automat (FSM), der unter Verwendung von Async_Clock arbeitet.
  • In einer Ausführungsform ist der Abtaster 303 eine Anzahl von Abtastern, um die Eingaben Clk_d1–Clk_dN abzutasten und abgetastete Ausgaben Clk_s1–Clk_sN zu erzeugen. In einer Ausführungsform weist der Abtaster 303 eine Anzahl von D-Flip-Flops auf, die unter Verwendung von Async_Clock getaktet werden. In einer Ausführungsform wird die abgetastete Ausgabe Clk_s1–Clk_sN von der konfigurierbaren Logik 304 empfangen. In einer Ausführungsform führt die konfigurierbare Logik 304 viele logische Funktionen aus.
  • Zum Beispiel kann die konfigurierbare Logik 304 die Funktionen der konfigurierbaren Logik 204 von 2 ausführen. In einer Ausführungsform weist die Schaltung 300 einen Einsen-Zähler 306 auf, um die Anzahl der Einsen im Signal ”Out” zu zählen. In einer Ausführungsform weist die Schaltung 300 einen Zykluszähler 307 auf. In einer Ausführungsform zählt der Zykluszähler 307 die Anzahl der Taktzyklen (d. h. den Zykluszählwert), über welche die Messung ausgeführt wurde. In einer Ausführungsform wird dann mittels Teilen des Wertes aus dem Einsen-Zähler 306 durch den Wert des Zykluszählwerts das Einsen-Zählwertverhältnis erhalten.
  • In einer Ausführungsform werden die Abtaster 303, die Ablaufsteuerung 305, der Einsen-Zähler 306 und der Zykluszähler 307 unter Verwendung des Async-Takts getaktet. In einer Ausführungsform ist die Ausgabe des Einsen-Zähler 306 die Taktmetrik (z. B. der Code), die eine Eigenschaft von Clk1–ClkN anzeigt. In einer Ausführungsform wird die Taktmetrik von einer (nicht dargestellten) Logikeinheit empfangen, um eine oder mehrere Eigenschaften von Clk1–ClkN einzustellen. Zum Beispiel kann die Logikeinheit ein DCC sein (z. B. das DCC 101), und die einzustellende Eigenschaft ist das Tastverhältnis von Clk1–ClkN, um ein Tastverhältnis von 50% für die Taktsignale Clk_d1–Clk_dN zu erreichen.
  • 4 zeigt einen Asynchrontakterzeuger 400 gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass diejenigen Elemente von 4, welche die gleichen Bezugsziffern (oder Namen) wie die Elemente von einer beliebigen anderen Figur aufweisen, in irgendeiner Weise arbeiten oder funktionieren können, die zu der beschriebenen ähnlich ist, sie aber nicht derart eingeschränkt sind.
  • In einer Ausführungsform weist der Asynchrontakterzeuger 400 einen Ringoszillator 401, einer ersten Dividierer 402 und einen Digital-FSM (endlichen Automaten) auf, der einen zweiten Dividierer 403 und ein lineares Rückkopplungs-Schieberegister (LFSR) 404 aufweist. In einer Ausführungsform weist der Ringoszillator 401 eine Anzahl von digitalen Zellen 1–N auf, die in einem Ring zusammengeschaltet sind, wobei 'N' eine ganze Zahl größer als eins ist. In einer Ausführungsform liefert der digitale FSM ein digital_ctrl-Signal (d. h. ein digitales Steuersignal), um die Verzögerung einer jeden von den Verzögerungszellen 1–N einzustellen. In einer Ausführungsform ist jede der Verzögerungszellen 1–N ein komplexes Gatter.
  • 5 zeigt eine Verzögerungszelle 500 (d. h. eine der Verzögerungszellen 1–N) eines Ringoszillators 401, der von dem Asynchrontakterzeuger verwendet wird, gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass diejenigen Elemente von 5, welche die gleichen Bezugsziffern (oder Namen) wie die Elemente von einer beliebigen anderen Figur aufweisen, in irgendeiner Weise arbeiten oder funktionieren können, die zu der beschriebenen ähnlich ist, sie aber nicht derart eingeschränkt sind.
  • In einer Ausführungsform weist die Verzögerungszelle 500 ein Logikgatter 501 und einen Inverter 502 auf. In einer Ausführungsform weist das Logikgatter 501 ein NAND-Gatter auf, das an ein OR-Gatter gekoppelt ist, um ein komplexes Gatter auszubilden. In dieser Ausführungsform empfängt das Logikgatter 501 eine Eingabe (die von der Verzögerungszelle 500 eingegeben wird) und ein digital_ctrl, um eine Ausgabe ”n1” für den Inverter 502 zu erzeugen. In einer Ausführungsform liefert der Inverter 502 die Ausgabe der Verzögerungszelle 500. In einer Ausführungsform ist das Logikgatter 501 ein komplexes Gatter, das eine Verzögerungsmodulation ermöglicht, ohne die logische Eingabe-Ausgabe-Funktion zu verändern.
  • Mit erneuter Bezugnahme auf 4 wird in einer Ausführungsform das ausgegebene RingClk des Ringoszillators 401 von dem ersten Dividierer 402 (z. B. Teilen durch 20 bis 6) empfangen, der die Frequenz des RingClk teilt, um Async_Clock zu erzeugen. In einer Ausführungsform wird Async_Clock von dem zweiten Dividierer 403 (z. B. Teilen durch 64) des digitalen FSM empfangen, um ein Div2-Signal zu erzeugen. In einer Ausführungsform sind einer oder beide von dem ersten und zweiten Dividierer 402 und 403 programmierbare Dividierer. In einer Ausführungsform wird das Div2-Signal dann in das LFSR eingegeben, um das digital_ctrl-Signal zu erzeugen. Um die Wahrscheinlichkeit zu verringern, dass Async_Clock synchron mit dem kalibrierten Taktsignal ist, wird in einer Ausführungsform die Frequenz des Async_Clock mittels einer pseudozufälligen Bitfolge (PRBS), die durch das LFSR erzeugt wird, digital moduliert. In einer Ausführungsform wird der Asynchrontakterzeuger 400 von mehreren Kalibrierungsschaltungen (z. B. den Schaltungen 100, 200 und 300 und weiteren) gemeinsam genutzt, um die Gesamtfläche zu verringern.
  • 6 zeigt ein System 600 mit einer Schaltung zum Korrigieren des Tastverhältnisses eines Sendertakts gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass diejenigen Elemente von 6, welche die gleichen Bezugsziffern (oder Namen) wie die Elemente von einer beliebigen anderen Figur aufweisen, in irgendeiner Weise arbeiten oder funktionieren können, die der beschriebenen ähnlich ist, sie aber nicht derart eingeschränkt sind.
  • Die bekannten Taktkalibrierungstechniken sind nicht in der Lage, das Taktsignal in einem Sendersignalweg vollständig zu kalibrieren. Einige Ursachen für eine derartige Einschränkung in den bekannten Taktkalibrierungstechniken besteht darin, dass es schwierig ist, Sensoren in den Datenweg zu integrieren, ohne die Signalqualität zu verschlechtern; und das Vorliegen einer für die Kalibrierung vorgesehenen Schaltungskopie vergrößert die Leistungsaufnahme und die Fläche. In den Ausführungsformen wird das Konzept der asynchronen digitalen Abtastung, das mit Bezugnahme auf die 1–5 erörtert wurde, auf das System 600 erweitert.
  • In einer Ausführungsform weist das System 600 einen Sender (Tx) und einen Empfänger (Rx) auf, die über Übertragungsleitungen (TLs) aneinander gekoppelt sind. In einer Ausführungsform weist der Sender einen Mux 601, einen Chopper 602, einen Treiber 603 und ein DCC 604 auf. In einer Ausführungsform weist der Empfänger Abtaster 605a und 605b, einen Korrelator (d. h. XOR) 606, einen Zähler 706 und einen Mux 607 auf. In einer Ausführungsform ist der Treiber 603 über die TL1 an den Empfänger gekoppelt. In einer Ausführungsform wird der DCC_code vom Zähler 607 des Empfängers aus über einen Rückwärtskanal TL2 dem DCC 604 des Senders bereitgestellt.
  • In einer Ausführungsform wird RX_Clk im Empfänger unter Verwendung des Mux 607 außer Kraft gesetzt, um den Empfänger-Abtastern, z. B. dem Abtaster 605a und 605b, Async_Clock als ClockR bereitzustellen. In einer derartigen Ausführungsform werden die vorhandenen Empfänger-Abtaster geführt vom Treiber 603 des Senders erneut zum Abtasten von Daten verwendet. In dieser Ausführungsform wird das Abtasten für die Kalibrierung durch Async_Clock ausgeführt. Wenn zum Beispiel das Tastverhältnis des Taktsignals Clk_Dcc zu korrigieren ist, dann bewirkt das Calib-Signal des Empfängers, dass der Mux 607 Async_Clock als ClockR für die Kalibrierung des Tastverhältnisses verwendet. Wenn in einer Ausführungsform das Clk_Dcc so kalibriert ist, dass ein Tastverhältnis von 50% vorliegt, dann bewirkt das Calib-Signal, dass der Mux 607 den Rx_Clk als ClockR für den regulären Betrieb des Empfängers verwendet.
  • In einer Ausführungsform stellt der Mux 601 dem Treiber 603 eines der 'A'- oder 'B'-Signale zum Führen als Clk_Dcc zur Verfügung. In einer Ausführungsform erzeugt der Chopper 602 das selectT-Signal zum Ping-Pong zwischen den 'A'- und 'B'-Signalen, um das Clk_Dcc zu kalibrieren. Hierbei ist 'B' die Umkehrung des Signals 'A'. Der Prozess der Korrektur des Tastverhältnisses ist ähnlich zu dem in der Ausführungsform von 1. In einer Ausführungsform stellt das DCC 604 dem Treiber 603 den Sendertakt ClockT zur Verfügung. In dieser Ausführungsform sind die Abtaster an einem fernen Ende (d. h. im Empfänger) im Vergleich zu einer Anordnung nahe am DCC 604. Ein Grund dafür ist das Einbeziehen des gesamten Übertragungsweges zum Korrigieren des Tastverhältnisses des Clk_Dcc.
  • In einer Ausführungsform führt der Treiber 603 das Tx_Out über die TL1 dem Empfänger zu. Das Tx_Out am Empfängerende ist das Clk_Dcc_R, das wegen der Abweichungen vom Idealzustand im Übertragungsweg ein verzerrtes Tastverhältnis aufweisen kann. In einer Ausführungsform korrigiert das DCC 604 den Abtastverhältnisfehler, der durch Abweichungen vom Idealzustand verursacht wird. In einer Ausführungsform wird das Clk_Dcc_R durch die Abtaster 605a und 605b abgetastet, die den Async_Clock verwenden, um die eintreffenden Daten (d. h. Clk_Dcc_R) abzutasten. Die abgetasteten Daten Rx_Out (für die Phasen 0–N) werden dann vom Korrelator 606 empfangen. In einer Ausführungsform gibt der Korrelator (XOR) 606 ein logisches High aus, wenn die ankommende Flanke zwischen die Abtastphasen seiner Eingangsabtaster fällt. In einer Ausführungsform kann durch Vergleichen der Einsen-Zählwerte an den Ausgängen der Bank von 'N' Korrelatoren 606 eine Fehlanpassung zwischen den verschiedenartigen Abtastphasen abgeschätzt werden (wenn es keine Fehlanpassung gibt), d. h. wenn alle 'N' Phasen gleichmäßig verteilt sind, dann sind die Werte der 'N' Zähler 607 (d. h. der Einsen-Zähler) nahezu identisch.
  • In einer Ausführungsform zählt der Zähler 607 eine Anzahl der Einsen in der abgetasteten Ausgabe. In einer Ausführungsform wird der Korrelator 606 für die DCC-Messung umgangen, sodass die Abtaster-Ausgabe Rx_out dem Zähler 607 unmittelbar zugeführt wird. In einer Ausführungsform wird der Korrelator 606 nur für die Abtasttakt-Phasenmessung verwendet. Unter Verwendung der Zählwertdaten, wenn 'A' ausgewählt wird und wenn 'B' ausgewählt wird, erzeugt der Zähler 607 einen DCC_code. In einer Ausführungsform wird dieser DCC_code über einen Rückwärtskanal TL2 zum DCC 604 gesendet. Da der DCC_code ein digitaler Code ist, beeinträchtigen Abweichungen vom Idealzustand, die durch den TL2 verursacht werden, nicht das Tastverhältnis des Clk_Dcc. Der DCC_code am Senderende ist der DCC_code_R. In einer Ausführungsform kann der Sender die Schaltung 100 von 1 aufweisen, um das Tastverhältnis von Clk_Dcc am Ort zu korrigieren, statt den Rückwärtskanal TL2 zu verwenden.
  • 7 zeigt ein System 700 mit einer Schaltung zum Kalibrieren der Phase eines Taktsignals, das von einem Empfänger verwendet wird, gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass diejenigen Elemente von 7, welche die gleichen Bezugsziffern (oder Namen) wie die Elemente von einer beliebigen anderen Figur aufweisen, in irgendeiner Weise arbeiten oder funktionieren können, die zu der beschriebenen ähnlich ist, sie aber nicht derart eingeschränkt sind.
  • In einer Ausführungsform weist das System 700 einen Sender und einen Empfänger auf, die durch eine Übertragungsleitung TL1 gekoppelt sind. In einer Ausführungsform weist der Sender einen Treiber 701 und einen Mux 702 auf. In einer Ausführungsform weist der der Empfänger (einen) Abtaster 703, ein paarweises XOR-Logikgatter 704, einen Zähler 705, eine Vergleichs(CMP)-Logik 706, einen Phaseneinsteller 707 und einen Mehrphasen-Takterzeuger 708 auf.
  • In dieser Ausführungsform wird der Sendertakt TX_Clk außer Kraft gesetzt, anstatt den Empfangstakt außer Kraft zu setzen, wie in 6 dargestellt ist. Wieder mit Bezugnahme auf 7 bewirkt das Calib-Signal im Sender in einer Ausführungsform während des Kalibrierungsmodus, dass der Mux 702 den Async_Clock als ClockT für den Treiber 701 auswählt. Nach dem Abschluss des Kalibrierungsmodus bewirkt das Calib-Signal in einer Ausführungsform, dass der Mux 702 das TX_Clk als ClockT für den Normalbetrieb des Treibers 701 auswählt. In einer Ausführungsform empfängt der Treiber 701 Eingabedaten ”in” und erzeugt das ”Clk_Dcc”, das über die TL1 an den Empfänger gesendet wird. Hierbei sind ”in” die zu sendenden Daten. Zu Kalibrierungszwecken sind ”in” Daten mit einem alternierenden Muster. Zum Beispiel 0101... usw.
  • Am Empfänger wird Tx_Out als das Clk_Dcc_R-Signal empfangen, das durch den Abtaster 703a und den Abtaster 703b abgetastet wird. In einer Ausführungsform sind der Abtaster 703a und der Abtaster 703b zeitlich verschachtelt, d. h. jeder Empfänger führt eine Teilabtastung des ankommenden Clk_Dcc_R bei einer niedrigeren Rate aus. In einer Ausführungsform verwendet der Abtaster 703a für ein verschachteltes Zweiwegesystem eine ansteigende Flanke von ClockR zum Abtasten des Clk_Dcc_R-Signals, während der Abtaster 703b eine abfallende Flanke von ClockR zum Abtasten von Clk_Dcc_R verwendet. In einer weiteren Ausführungsform wird ein mehrphasiges ClockR-Signal verwendet, um Clk_Dcc_R derart abzutasten, dass eine der Phasen von ClockR vom Abtaster 703a zum Abtasten von Clk_Dcc_R verwendet wird, während eine andere von den Phasen von ClockR vom Abtaster 703b zum Abtasten von Clk_Dcc_R verwendet wird.
  • In einer Ausführungsform wird am Empfänger ein paarweises XOR-Logikgatter 704 verwendet, um die Abtastphasen des Empfängertakts ClockR zu kalibrieren, indem die Abtastungen Rx_Out (d. h. die Phasen 0–N) aus den aufeinanderfolgenden Abtastern, d. h. 703a und 703b, korreliert werden. In einer derartigen Ausführungsform gibt es (N + 1) Abtaster, jeweils einen zu jeder Phase 0–N. In einer Ausführungsform zählt der Zähler 705 die Anzahl der Einsen im abgetasteten Signal. In einer Ausführungsform ist der Zähler 705 ein Einsen-Zähler. In einer Ausführungsform kann der Unterschied zwischen der 1en-Dichte an den verschiedenen XOR-Ausgängen verwendet werden, um ClockR (d. h. die RX-Abtastphasen) einzustellen.
  • In einer Ausführungsform erzeugt der Mehrphasen-Takterzeuger 708 mehrere Phasen von Clock1 (z. B. die Phasen 1–4). In einer Ausführungsform empfängt der Phaseneinsteller 707 die Eingabe vom CMP 706 zum Einstellen der Phasen von Clock1, um ClockR zu erzeugen, das von dem(den) Abtaster(n) 703 verwendet wird. In dieser Ausführungsform werden keine Schaltungskopien zum Kalibrieren der Rx-Abtastphasen verwendet. In einer Ausführungsform gibt es mehrere paarweise XOR-Einheiten und einen entsprechenden Zähler, der an den Ausgang einer jeden von den mehreren paarweisen XOR-Einheiten gekoppelt ist. Zum Beispiel gibt es für 'N' Phasen 'N' Zähler. In einer Ausführungsform vergleicht der CMP 706 den Einsen-Zählwert zwischen den entsprechenden Zählerausgängen und bringt den Phaseneinsteller 707 dazu, alle diese Werte gleichzusetzen. Hierbei gibt es (N – 1) Abtastungen und (N + 1) Zähler, wenn die Abtastphasen als 0–N bezeichnet werden.
  • 8 zeigt eine Schaltung 800 zum Kalibrieren eines Phaseninterpolators gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass diejenigen Elemente von 8, welche die gleichen Bezugsziffern (oder Namen) wie die Elemente von einer beliebigen anderen Figur aufweisen, in irgendeiner Weise arbeiten oder funktionieren können, die zu der beschriebenen ähnlich ist, sie aber nicht derart eingeschränkt sind.
  • In einer Ausführungsform weist die Schaltung 800 einen Phaseninterpolator (PI) 801, Abtaster 802a und 802b, eine Exklusiv-OR(XOR)-Logik 803, einen Zähler 804, einen Komparator 805, einen Zielzähler oder ein Register 806, einen Phaseneinsteller (oder Summierer) 807, ein Filter 808, eine Nachschlagtabelle (LUT) 809, einen Zykluszähler 810 und einen Asynchrontakterzeuger 106 auf. In dieser Ausführungsform wird die Ausgabe PI-OUT des PI 801 kalibriert, und der Rest der Schaltungsblöcke wird für die Kalibrierung verwendet.
  • In einer Ausführungsform nimmt der PI 801 die eingegeben Phasen Φ1 und Φ2 auf und erzeugt eine interpolierte Ausgabe ”PI_OUT” gemäß einem N-Bit-PI-Code. In einer Ausführungsform kann der PI 801 auch als ein Taktphasendreher verwendet werden, der zwischen zwei eingegebenen Taktphasen interpoliert und eine Ausgabephase ”PI_OUT” zwischen den zwei Taktphasen erzeugt. Zum Beispiel wird eine Ausgabephase gedreht, indem die Stärke der zwei eingegebenen Takte Φ1 und Φ2 in einem N-Bit-PI gesteuert wird.
  • In einer Ausführungsform ist das Filter Out-Signal ein PI-Korrekturcode zum Kalibrieren von PI_OUT. Dieses PI_OUT wird auch von anderen (nicht dargestellten) Schaltungen verwendet. In einer Ausführungsform tastet der Abtaster 802a mittels Async_clock einen Referenztakt (Ref) ab, um eine abgetastete Ausgabe ”s1” zu erzeugen. In einer Ausführungsform tastet der Abtaster 802b PI_OUT mit Async_Clock ab, um eine abgetastete Ausgabe ”s2” zu erzeugen. In einer Ausführungsform vergleicht XOR 803 die abgetasteten Ausgaben ”s1” und ”s2” und erzeugt eine Ausgabe x1. In einer Ausführungsform nimmt der Zähler 804 die Eingabe ”x1” auf und zählt eine Anzahl der Einsen im Signal ”x1”. In einer derartigen Ausführungsform ist der Zähler 804 ein Einsen-Zähler, wie in den verschiedenartigen anderen Ausführungsformen erörtert wurde.
  • In einer Ausführungsform ist ”Count” eine Ausgabe des Zählers 804, die mithilfe des ”freeze”-Signals aus dem Zykluszähler 810 eingefroren (oder konstant gehalten) wird. In einer Ausführungsform arbeitet der Zykluszähler 810 unter Verwendung von Async_Clock. In einer Ausführungsform wird ”Count”, das vom Zähler 804 ausgegeben wurde, mit einem Zielzählwert ”tg_count” verglichen. In einer Ausführungsform wird durch den Summierer 807 ein ”Count Offset” zum ”Tg_count” hinzugefügt, bevor es durch den Komparator 805 mit ”Count” verglichen wird. In einer Ausführungsform weist der Zielzähler 806 mehrere Register auf, welche die 'N' Zielzählwerte speichern, die den angestrebten 'N' PI-Ausgabephasen entsprechen. In einer Ausführungsform wird die Ausgabe ”cmp” des Komparators 806 durch das Filter 808 gefiltert, um einen PI-Korrekturcode (d. h. ”Filter_out”) zu erzeugen. In einer Ausführungsform wird dieser Korrekturcode dem PI 901 bereitgestellt, um ”PI_OUT” einzustellen (d. h., ”PI_OUT” zu kalibrieren).
  • In einer Ausführungsform wird die Phase von PI_OUT bezüglich eines Ref-Signals gemessen. In einer Ausführungsform weist das Ref-Signal die gleiche Frequenz wie die PI-Eingabetaktsignale (Φ1 und Φ2) auf. In einer Ausführungsform wird der eingegebene Takt von Phase Φ1 als ein Ref-Takt verwendet. In anderen Ausführungsformen können andere Referenztaktsignale verwendet werden. In einer Ausführungsform werden bei einem beliebigen PI-Code sowohl der Zykluszähler 810 als auch der ”Einsen”-Zähler 804 eingefroren, d. h. ihre Ausgaben konstant gehalten, sobald der Zykluszähler 810 einen angestrebten Zykluszählwert erreicht.
  • In einer Ausführungsform wird durch Vergleich des ausgegebenen Zählwerts des ”Einsen”-Zählers 804 mit dem Zielwert tg_count ein Fehlersignal cmp erzeugt. In einer Ausführungsform wird das Fehlersignal cmp dann mit dem Filter 808 tiefpassgefiltert. In einer Ausführungsform ist das Filter 808 ein digitaler Aufwärts/Abwärts-Zähler, der den PI-Korrekturcode, d. h. Filter_out, steuert. In einer Ausführungsform ist der optimale PI-Korrekturcode erreicht und wird in der LUT 809 als ein gegebener N-Bit-PI-Code gespeichert, sobald das Fehler-Bit hin- und herspringt (d. h., das cmp-Signal schaltet). In einer Ausführungsform wird der Kalibrierungsprozess fortgesetzt, indem die N-Bit-PI-Codes durchlaufen werden.
  • In einer Ausführungsform kann bei einem beliebigen PI-Code der Zielwert der gezählten ”Einsen” für einen gegebenen Zykluszähler berechnet und in Registern, z. B. in den Registern von 806, gespeichert werden. Da die MSBs (höchstwertigen Bits) des ”Einsen”-Zielwerts gleich dem N-Bit-PI-Code sind, kann in einer Ausführungsform das Register 806 herausgenommen werden, und die MSBs des ”Einsen”-Zählers 804 (d. h. die MSBs des Zählwerts) werden mit dem N-Bit-PI-Code verglichen. In einer derartigen Ausführungsform können die Fläche und die Leistungsaufnahme der Kalibrierungsschaltung verringert werden, da der Zielzähler 806 herausgenommen wird. Um in einer Ausführungsform eine von Null verschiedene Phase zwischen dem Ref- und dem PI_OUT-Signal zu berücksichtigen, werden die gemessenen ”Einsen”, wenn der PI-Code auf null gesetzt wird, zu den ”Einsen”-Zielwerten addiert (als ein Count_offset dargestellt). In einer derartigen Ausführungsform wird ein (n + 1)-Bit-Addierer 807 verwendet. Die Ausführungsform von 8 ermöglicht eine Vor-Ort-Kalibrierung eines PI 801 unter Verwendung einer volldigitalen Kalibrierungsschleife.
  • 9 zeigt eine Schaltung 900 zum Korrigieren des Phaseninterpolators von 8 gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass diejenigen Elemente von 9, welche die gleichen Bezugsziffern (oder Namen) wie die Elemente von einer beliebigen anderen Figur aufweisen, in irgendeiner Weise arbeiten oder funktionieren können, die zu der beschriebenen ähnlich ist, sie aber nicht derart eingeschränkt sind.
  • In dieser Ausführungsform ist ein Multiplexer 901 dargestellt, der entweder den gespeicherten Code LCode aus der LUT 809 oder den PI_Correction Code (d. h. das Filter_out) dem PI 801 bereitstellt. Wenn zum Beispiel der Kalibrierungsmodus läuft (d. h., wenn das Calibration_ON-Signal High ist), wird der PI_Correction_Code dem PI 801 bereitgestellt, anderenfalls wird der LCode dem PI 801 bereitgestellt.
  • In einer Ausführungsform ist der PI 801 ein M-Bit-PI (z. B. 9-Bit-PI), der Multiplexer 901 ist ein M-Bit(z. B. 9-Bit)-Eingabe-Multiplexer und die LUT 809 ist ein L×M-Bit(z. B. 128×9-Bit)-Speicher. In einer Ausführungsform wird beim Einschalten einer PI-Kalibrierung der M-Bit(z. B. 9-Bit)-PI mit einer digitalen Kalibrierungsschleife gesteuert, welche aus den 512 möglichen ausgegebenen Phasen die besten abstandsgleichen Phasen auswählt. Sobald die PI-Kalibrierung abgeschlossen ist, werden die optimalen M-Bit(z. B. 9-Bit)-Steuercodes in die LUT 809 geschrieben. Dies führt zu einem mit N-Bit (z. B. 7-Bit) kalibrierten PI. Während des PI-Normalbetriebs wählt der N-Bit(z. B. 7-Bit)-Phasencode aus der LUT 809 das entsprechende M-Bit (z. B. 9-Bit) zum Bestimmen der PI-Ausgabephase PI_OUT aus.
  • 10 ist eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-auf-Chip) 1600 mit einer Kalibrierungseinrichtung gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass diejenigen Elemente von 10, welche die gleichen Bezugsziffern (oder Namen) wie die Elemente von einer beliebigen anderen Figur aufweisen, in irgendeiner Weise arbeiten oder funktionieren können, die zu der beschriebenen ähnlich ist, sie aber nicht derart eingeschränkt sind.
  • 10 zeigt ein Blockdiagramm einer Ausführungsform einer mobilen Vorrichtung, in der Schnittstellenverbinder auf einer flachen Oberfläche verwendet werden könnten. In einer Ausführungsform verkörpert die Computervorrichtung 1600 eine mobile Computervorrichtung, wie z. B. ein Computer-Tablet, ein Mobiltelefon oder Smartphone, ein zur drahtlosen Kommunikation fähiges E-Book-Lesegerät oder eine andere drahtlose mobile Vorrichtung. Es wird verständlich sein, dass bestimmte Komponenten allgemein dargestellt sind und dass in der Computervorrichtung 1600 nicht alle Komponenten einer derartigen Vorrichtung gezeigt werden.
  • In einer Ausführungsform weist eine Computervorrichtung 1600 einen ersten Prozessor 1610 mit einer Kalibrierungseinrichtung auf, die mit Bezugnahme auf die erörterten Ausführungsformen beschrieben wurde. Andere Blöcke der Computervorrichtung 1600 können auch eine Kalibrierungseinrichtung aufweisen, die mit Bezugnahme auf die Ausführungsformen beschrieben wurde. Die verschiedenartigen Ausführungsformen der vorliegenden Erfindung können in 1670 auch eine Netzwerkschnittstelle, wie z. B. eine drahtlose Schnittstelle, aufweisen, sodass eine Systemausführungsform in eine drahtlose Vorrichtung, zum Beispiel ein Mobiltelefon oder einen elektronischen Organizer oder eine tragbare Vorrichtung, eingebaut werden kann.
  • In einer Ausführungsform kann der Prozessor 1610 (und/oder der Prozessor 1690) eine oder mehrere physische Vorrichtungen, wie z. B. Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikvorrichtungen oder andere Bearbeitungsmittel, aufweisen. Der Prozessor 1690 kann optional sein. Obwohl in der Ausführungsform zwei Prozessoren angezeigt sind, kann ein einziger oder können mehr als zwei Prozessoren verwendet werden. Die Bearbeitungsvorgänge, die vom Prozessor 1610 ausgeführt werden, schließen die Handhabung einer operativen Plattform oder eines Bediensystems ein, auf dem Anwendungen und/oder Vorrichtungsfunktionen ausgeführt werden. Die Bearbeitungsvorgänge umfassen Arbeitsgänge, welche auf die E/A (Eingabe/Ausgabe) seitens eines menschlichen Benutzers oder anderer Vorrichtungen bezogen sind, Arbeitsgänge, die das Energiemanagement betreffen, und/oder Arbeitsgänge, die den Anschluss der Computervorrichtung 1600 an eine weitere Vorrichtung betreffen. Die Bearbeitungsvorgange können auch Arbeitsgänge umfassen, welche die Audio-E/A und/oder die Anzeige-E/A betreffen.
  • In einer Ausführungsform weist die Computervorrichtung 1600 ein Audio-Untersystem 1620 auf, das Hardwarekomponenten (z. B. Audio-Hardware und Audio-Schaltungen) und Softwarekomponenten (z. B. Treiber, Codierer-Decodierer) verkörpert, die mit dem Bereitstellen von Audio-Funktionen für die Computervorrichtung verbunden sind. Die Audio-Funktionen können eine Lautsprecher- und/oder eine Kopfhörer-Ausgabe sowie eine Mikrofoneingabe umfassen. Vorrichtungen für derartige Funktionen können in die Computervorrichtung 1600 integriert oder an die Computervorrichtung 1600 angeschlossen sein. In einer Ausführungsform arbeitet ein Benutzer mit der Computervorrichtung 1600 zusammen, indem Audio-Befehle bereitgestellt werden, die vom Prozessor 1610 empfangen und verarbeitet werden.
  • Das Anzeige-Untersystem 1630 verkörpert Hardwarekomponenten (z. B. Anzeigevorrichtungen) und Softwarekomponenten (z. B. Treiber), die einem Benutzer eine visuelle und/oder tastbare Anzeige zum Wechselwirken mit der Computervorrichtung 1600 bereitstellen. Das Anzeige-Untersystem 1630 weist die Anzeigeschnittstelle 1632 auf, die den speziellen Bildschirm oder die Hardware-Vorrichtung aufweist, die verwendet wird, um einem Benutzer eine Anzeige zu liefern. In einer Ausführungsform weist die Anzeigeschnittstelle 1632 eine vom Prozessor 1610 getrennte Logik auf, um mindestens einige Bearbeitungen auszuführen, welche die Anzeige betreffen. In einer Ausführungsform weist das Anzeige-Untersystem 1630 eine berührungsempfindliche Bildschirm(oder Touchpad)-Vorrichtung auf, die einem Benutzer sowohl eine Ausgabe als auch eine Eingabe ermöglicht.
  • Ein E/A-Steuergerät 1640 verkörpert Hardware-Vorrichtungen und Software-Komponenten, die auf die Wechselwirkung mit einem Benutzer bezogen sind. Ein E/A-Steuergerät 1640 ist in der Lage, die Hardware zu bedienen, die ein Teil des Audio-Untersystems 1620 und/oder des Anzeige-Untersystems 1630 ist. Darüber hinaus zeigt das E/A-Steuergerät 1640 einen Anschlusspunkt für zusätzliche, an die Computervorrichtung 1600 angeschlossene Vorrichtungen auf, über die ein Benutzer mit dem System wechselwirken könnte. Zum Beispiel könnten Vorrichtungen, die an der Computervorrichtung 1600 angebracht sein können, Mikrofonanlagen, Lautsprecher oder Stereosysteme, Videosysteme oder andere Anzeigevorrichtungen, eine Tastatur oder Tastaturvorrichtungen oder andere E/A-Vorrichtungen zur Verwendung in speziellen Anwendungen, wie z. B. Kartenlesern oder anderen Vorrichtungen, aufweisen.
  • Wie oben erwähnt wurde, kann das E/A-Steuergerät 1640 mit dem Audio-Untersystem 1620 und/oder dem Anzeige-Untersystem 1630 wechselwirken. Zum Beispiel kann die Eingabe über ein Mikrofon oder eine andere Audio-Vorrichtung Eingabedaten oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Computervorrichtung 1600 liefern. Außerdem kann anstelle oder zusätzlich zu einer Anzeige-Ausgabe eine Audio-Ausgabe bereitgestellt werden. Wenn in einem weiteren Beispiel das Anzeige-Untersystem 1630 einen berührungsempfindlichen Bildschirm aufweist, dann kann die Anzeigevorrichtung auch als eine Eingabevorrichtung wirken, die mindestens zum Teil durch das E/A-Steuergerät 1640 bedient werden kann. Auf der Computervorrichtung 1600 können auch zusätzliche Tasten oder Schalter vorhanden sein, um E/A-Eingabefunktionen bereitzustellen, die durch das E/A-Steuergerät 1640 verwaltet werden.
  • In einigen Ausführungsformen steuert das E/A-Steuergerät 1640 Vorrichtungen, wie z. B. Beschleunigungsmesser, Kameras, Lichtsensoren oder andere Umgebungssensoren oder eine andere Hardware, die in die Computervorrichtung 1600 einbezogen werden kann. Die Eingabe kann ein Teil einer direkten Benutzereinwirkung sein, es können dem System aber auch Umwelteingabedaten zur Verfügung gestellt werden, um seine Arbeitsabläufe zu beeinflussen (wie z. B. Rauschfilterung, Anpassen der Anzeigen nach Helligkeitsermittlung, Einsatz eines Blitzlichts für eine Kamera oder andere Merkmale).
  • In einer Ausführungsform weist die Computervorrichtung 1600 ein Energiemanagement 1650 auf, das den Energieverbrauch der Batterie, das Aufladen der Batterie und Merkmale regelt, die auf den Energiesparbetrieb bezogen sind. Das Speicher-Untersystem 1660 weist Speichervorrichtungen zum Speichern von Informationen in der Computervorrichtung 1600 auf. Der Speicher kann nicht flüchtige Speichervorrichtungen (der Zustand verändert sich nicht, wenn der Strom zur Speichervorrichtung unterbrochen wird) und/oder flüchtige Speichervorrichtungen (der Zustand ist unbestimmt, wenn der Strom zur Speichervorrichtung unterbrochen wird) aufweisen. Das Speicher-Untersystem 1660 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (unabhängig davon, ob auf Dauer oder zeitweilig) speichern, die auf die Ausführung von Anwendungen und auf Funktionen der Computervorrichtung 1600 bezogen sind.
  • Elemente von Ausführungsformen werden auch als ein maschinenlesbares Medium (z. B. der Speicher 1660) zum Speichern der computerausführbaren Anweisungen (z. B. Anweisungen zum Umsetzen beliebiger anderer Prozesse, die hier erörtert wurden) bereitgestellt. Das maschinenlesbare Medium (z. B. der Speicher 1660) kann einen Flash-Speicher, optische Platten, CD-ROM, DVD-ROM, RAM, EPROM, EEPROM, magnetische und optische Karten, Phasenwechselspeicher (PCM) oder andere Typen von maschinenlesbaren Medien aufweisen, die zum Speichern von elektronischen und computerausführbaren Anweisungen geeignet sind. Zum Beispiel können Ausführungsformen der Offenbarung als ein Computerprogramm (z. B. BIOS) heruntergeladen werden, das von einem entfernt liegenden Computer (z. B. einem Server) aus auf einen anfordernden Computer (z. B. einen Client) mittels Datensignalen über eine Kommunikationsverbindung (z. B. ein Modem oder eine Netzwerkverbindung) übertragen werden kann.
  • Die Konnektivität 1670 weist Hardware-Vorrichtungen (z. B. drahtlose und/oder drahtgebundene Verbinder und Kommunikations-Hardware) und Software-Komponenten (z. B. Treiber, Protokollstapel) auf, um die Computervorrichtung 1600 zu befähigen, mit externen Vorrichtungen zu kommunizieren. Die Computervorrichtung 1600 könnte aus separaten Vorrichtungen, wie z. B. anderen Computervorrichtungen, drahtlosen Zugangspunkten oder Basisstationen, sowie aus Peripheriegeräten, wie z. B. Headsets, Druckern oder anderen Vorrichtungen, bestehen.
  • Die Konnektivität 1670 kann mehrere unterschiedliche Konnektivitätstypen aufweisen. Zur Verallgemeinerung ist die Computervorrichtung 1600 mit einer zellularen Konnektivität 1672 und einer drahtlosen Konnektivität 1674 dargestellt. Die zellulare Konnektivität 1672 betrifft im Allgemeinen eine zellulare, durch Funkträger zur Verfügung gestellte Netzwerkkonnektivität, wie sie z. B. über GSM (globales System für mobile Kommunikationen) oder Abänderungen oder Ableitungen, CDMA (Codeteilungs-Mehrfachzugriff) oder Abänderungen oder Ableitungen, TDM (Zeitteilungs-Multiplexen) oder Abänderungen oder Ableitungen oder andere zellulare Dienstleistungsstandards bereitgestellt wird. Die drahtlose Konnektivität (oder Funkschnittstelle) 1674 bezieht sich auf die drahtlose Konnektivität, die nicht zellular ist, und sie kann die Personal-Area-Netzwerke (wie z. B. Bluetooth, Near-Field usw.), Lokalbereichnetzwerke (wie z. B. Wi-Fi) und/oder Fernbereichsnetzwerke (wie z. B. WiMax) oder eine andere drahtlose Kommunikation umfassen.
  • Die peripheren Anschlüsse 1680 umfassen Hardware-Schnittstellen und Verbinder sowie Software-Komponenten (z. B. Treiber, Protokollstapel) zum Herstellen peripherer Anschlüsse. Es wird verständlich sein, dass die Computervorrichtung 1600 sowohl eine periphere Vorrichtung (”zu” 1682) zu anderen Computervorrichtungen hin sein könnte als auch an sie angeschlossene periphere Vorrichtungen (”von” 1684) aufweisen könnte. Die Computervorrichtung 1600 weist üblicherweise einen ”andockenden” Verbinder auf, um andere Computervorrichtungen für solche Zwecke, wie das Verwalten (z. B. Herunterladen und/oder Heraufladen, Verändern, Synchronisieren) von Inhalt auf der Computervorrichtung 1600, anzuschließen. Außerdem kann ein andockender Verbinder der Computervorrichtung 1600 ermöglichen, bestimmte periphere Geräte anzuschließen, die es der Computervorrichtung 1600 erlauben, die Ausgabe von Inhalt zum Beispiel an audiovisuelle oder andere Systeme zu steuern.
  • Zusätzlich zu einem eigenen andockenden Verbinder oder einer anderen eigenen Verbindungs-Hardware kann die Computervorrichtung 1600 periphere Verbindungen 1680 über gebräuchliche oder standardmäßige Verbinder herstellen. Gebräuchliche Typen können einen Universellen-Seriellen-Bus(USB)-Verbinder (der eine beliebige Zahl von unterschiedlichen Hardware-Schnittstellen aufweisen kann), einen Displayfort einschließlich MiniDisplayPort (MDP), eine High-Definition-Multimedia-Interface (HDMI), Fireware oder andere Typen einschließen.
  • Wird in der Beschreibung auf ”eine Ausführungsform”, ”die eine Ausführungsform”, ”einige Ausführungsformen” oder ”andere Ausführungsformen” Bezug genommen, dann bedeutet das, dass ein spezielles Merkmal, eine Struktur oder ein Charakteristikum, das in Verbindung mit den Ausführungsformen beschrieben wurde, mindestens in einigen Ausführungsformen, aber nicht notwendigerweise in allen Ausführungsformen enthalten ist. Die verschiedenartigen Erscheinungsformen ”einer Ausführungsform”, ”der einen Ausführungsform” oder ”einiger Ausführungsformen” beziehen sich nicht alle auf die gleichen Ausführungsformen. Wenn in der Beschreibung festgestellt wird, dass eine Komponente, ein Merkmal, eine Struktur oder ein Charakteristikum enthalten sein ”kann”, ”sollte” oder ”könnte”, dann ist es nicht erforderlich, dass die spezielle Komponente, das Merkmal, die Struktur oder das Charakteristikum enthalten ist. Wenn in der Beschreibung oder dem Anspruch auf ”ein” Element verwiesen wird, dann bedeutet das nicht, dass nur eines von den Elementen vorhanden ist. Wenn in der Beschreibung oder dem Anspruch auf ”ein zusätzliches” Element verwiesen wird, dann schließt das nicht das Vorhandensein von mehr als einem zusätzlichen Element aus.
  • Außerdem können die speziellen Merkmale, Strukturen, Funktionen oder Charakteristiken in einer oder mehreren Ausführungsformen in einer beliebigen geeigneten Weise kombiniert werden. Zum Beispiel kann eine erste Ausführungsform mit einer zweiten Ausführungsform überall dort kombiniert werden, wo sich die speziellen Merkmale, Strukturen, Funktionen oder Charakteristiken, die mit den zwei Ausführungsformen verknüpft sind, nicht gegenseitig ausschließen.
  • Obwohl die Offenbarung in einem Zusammenhang mit ihren speziellen Ausführungsformen beschrieben wurde, werden für Durchschnittsfachleute in Anbetracht der obigen Beschreibung viele Alternativen, Modifikationen und Abwandlungen derartiger Ausführungsformen ersichtlich sein. Zum Beispiel können andere Speicherarchitekturen, z. B. dynamische RAM (DRAM), die erörterten Ausführungsformen verwenden. Es ist vorgesehen, dass die Ausführungsformen der Offenbarung alle derartigen Alternativen, Modifikationen und Abwandlungen einschließen, sodass sie in dem umfassenden Gültigkeitsbereich der beigefügten Ansprüche liegen.
  • Außerdem müssen die wohlbekannten Strom/Erdungs-Anschlüsse an die integrierten Schaltungs(IC)-Chips und an andere Komponenten in den vorgelegten Figuren nicht unbedingt dargestellt sein, um die Darstellung und Erörterung zu vereinfachen und die Offenbarung nicht undurchsichtig werden zu lassen. Ferner können Anordnungen in einer Blockdiagrammform dargestellt werden, um ein Verunklaren der Offenbarung zu vermeiden, wobei auch die Tatsache in Betracht gezogen wird, dass Einzelheiten bezüglich der Ausführung derartiger Blockdiagrammanordnungen in hohem Maße von der Plattform abhängen, in der die vorliegende Offenbarung auszuführen ist (d. h., derartige Einzelheiten sollten Fachleute sehr wohl überblicken). Wo spezielle Details (z. B. Schaltungen) angegeben sind, um Ausführungsbeispiele der Offenbarung zu beschreiben, sollte es für Fachleute offensichtlich sein, dass die Offenbarung ohne diese speziellen Details oder mit ihrer Abwandlung in der Praxis umgesetzt werden kann. Die Beschreibung soll somit eher als veranschaulichend als einschränkend angesehen werden.
  • Die nachfolgenden Beispiele gehören zu weiteren Ausführungsformen. Einzelheiten in den Beispielen können an beliebiger Stelle in einer oder mehreren Ausführungsformen verwendet werden. Alle optionalen Merkmale der hier beschriebenen Vorrichtung können auch mit Bezug auf ein Verfahren oder einen Prozess ausgeführt werden.
  • In einer Ausführungsform ist zum Beispiel eine Vorrichtung vorgesehen, die aufweist: einen Asynchrontakterzeuger zum Erzeugen eines Asynchrontaktsignals; einen digitalen Abtaster zum Abtasten eines Signals unter Verwendung des Asynchrontaktsignals; ein Tastverhältnis-Korrekturglied (DCC) zum Empfangen eines differenziellen Eingabetakts und zum Erzeugen eines differenziellen Ausgabetakts, wobei der digitale Abtaster mindestens einen von einem Ausgabetakt aus dem differenziellen Ausgabetakt abtastet; und einen Zähler zum Zählen der Ausgabe des digitalen Abtasters sowie zum Bereitstellen einer Steuerung für das DCC, um das Tastverhältnis des differenziellen Ausgabetakts einzustellen.
  • In einer Ausführungsform weist die Vorrichtung ferner einen Multiplexer zum Empfangen des differenziellen Ausgabetakts als Eingabe und zum Bereitstellen einer ausgewählten Ausgabe für den digitalen Abtaster auf. In einer Ausführungsform weist die Vorrichtung ferner einen Chopper zum Erzeugen eines Auswahlsignals für den Multiplexer gemäß dem Taktsignal aus dem Asynchrontakterzeuger auf. In einer Ausführungsform ist der Chopper in der Lage, einen von dem Ausgabetakt aus dem differenziellen Ausgabetakt auszuwählen. In einer Ausführungsform weist der digitale Abtaster einen D-Flip-Flop auf. In einer Ausführungsform ist der Zähler ein Einsen-Zähler, um eine Anzahl von logischen Einsen in dem abgetasteten Signal aus dem digitalen Abtaster zu zählen. In einer Ausführungsform weist der Asynchrontakterzeuger auf: einen Ringoszillator, der mehrere Verzögerungszellen aufweist, von denen jede ein komplexes Gatter ist; einen Dividierer, der an den Ringoszillator gekoppelt ist; und ein lineares Schieberegister, das an den Ringoszillator gekoppelt ist.
  • In einem weiteren Beispiel wird eine Vorrichtung geschaffen mit: einem Sender zum Ankoppeln an einen Empfänger mittels einer Verbindung, wobei der Sender aufweist: einen Treiber, um ein Signal zum Empfänger hin zu führen; ein Tastverhältnis-Korrekturglied (DCC), das an den Treiber gekoppelt ist, wobei das DCC das Tastverhältnis des Signals, das durch den Treiber geführt wird, korrigiert; einen ersten Abtaster zum Abtasten der Ausgabe des Treibers; einen ersten Zähler zum Zählen von Abtastungen aus dem ersten Abtaster und zum Steuern des DCC, um das Tastverhältnis des Signals einzustellen, das zum Empfänger geführt wird.
  • In einer Ausführungsform weist die Vorrichtung ferner einen Asynchrontakterzeuger zum Erzeugen eines Asynchrontaktsignals für den ersten Abtaster auf. In einer Ausführungsform sind ferner ein Multiplexer zum Bereitstellen einer ausgewählten Eingabe für den Treiber und ein Chopper zum Erzeugen eines Auswahlsignals für den Multiplexer gemäß dem Asynchrontaktsignal enthalten. In einer Ausführungsform weist der erste Abtaster ein D-Flip-Flop auf. In einer Ausführungsform weist der Empfänger einen zweiten Abtaster zum Abtasten des Signals, das durch den Treiber des Senders geführt wird, und einen zweiten Zähler zum Zählen einer Anzahl von Einsen in dem abgetasteten geführten Signal auf. In einer Ausführungsform weist der Empfänger ferner einen Multiplexer zum Bereitstellen eines Asynchrontakts für den zweiten Abtaster auf. In einer Ausführungsform weist der Empfänger ferner einen Asynchrontakterzeuger zum Erzeugen des Asynchrontakts auf.
  • In einem weiteren Beispiel wird eine Vorrichtung geschaffen, die aufweist: einen Asynchrontakterzeuger zum Erzeugen eines Asynchrontaktsignals; eine Logikeinheit zum Empfangen von mindestens zwei Taktsignalen und zum Weiterleiten der mindestens zwei Taktsignale in einer Aufeinanderfolge als Ausgabe; einen digitalen Abtaster zum Empfangen der Ausgabe aus der ersten Logikeinheit, wobei der digitale Abtaster die Ausgabe unter Verwendung des Asynchrontaktsignals abtastet; und einen Zähler zum Zählen einer Anzahl von logischen Einsen oder Nullen in der abgetasteten Ausgabe oder einer Version der abgetasteten Ausgabe, wobei der Zähler unter Verwendung des Asynchrontaktsignals zählt.
  • In einer Ausführungsform weist die Logikeinheit einen Multiplexer auf. In einer Ausführungsform weist die Vorrichtung ferner eine Ablaufsteuerung zum Ablaufsteuern der mindestens zwei Taktsignale unter Verwendung des Asynchrontaktsignals auf. In einer Ausführungsform weist der digitale Abtaster ein D-Flip-Flop auf. In einer Ausführungsform weist die Vorrichtung ferner eine konfigurierbare Logik zum Empfangen der abgetasteten Ausgabe und zum Bereitstellen einer Version der abgetasteten Ausgabe an den Zähler auf.
  • In einem weiteren Beispiel wird ein System geschaffen, das aufweist: eine Speichereinheit; einen Prozessor, der an die Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung entsprechend der Vorrichtung der Ausführungsformen aufweist; und eine drahtlose Schnittstelle, um dem Prozessor eine Kommunikation mit einem weiteren Gerät zu ermöglichen. In einer Ausführungsform weist das System ferner eine Anzeigeeinheit zum Anzeigen von Inhalt auf, der vom Prozessor bearbeitet wurde. In einer Ausführungsform ist die Anzeigeeinheit ein berührungsempfindlicher Bildschirm.
  • Es wird eine Zusammenfassung bereitgestellt, die es dem Leser ermöglicht, das Wesen und die Kernaussage der technischen Offenbarung zu erkennen. Die Zusammenfassung wird unter der Voraussetzung vorgelegt, dass sie nicht dazu verwendet wird, den Umfang oder die Bedeutung der Ansprüche einzuschränken. Die anschließenden Ansprüche sind hierdurch in die ausführliche Beschreibung eingebunden, wobei jeder Anspruch für sich selbst als eine eigenständige Ausführungsform steht.

Claims (28)

  1. Vorrichtung mit: einem Asynchrontakterzeuger zum Erzeugen eines Asynchrontaktsignals; einem digitalen Abtaster zum Abtasten eines Signals unter Verwendung des Asynchrontaktsignals; einem Tastverhältnis-Korrekturglied (DCC) zum Empfangen eines differenziellen Eingabetakts und zum Erzeugen eines differenziellen Ausgabetakts, wobei der digitale Abtaster mindestens einen von einem Ausgabetakt aus dem differenziellen Ausgabetakt abtastet; und einem Zähler zum Zählen der Ausgabe des digitalen Abtasters und zum Bereitstellen einer Steuerung für das DCC zum Einstellen des Tastverhältnisses des differenziellen Ausgabetakts.
  2. Vorrichtung nach Anspruch 1, ferner mit: einem Multiplexer zum Empfangen des differenziellen Ausgabetakts als Eingabe und zum Bereitstellen einer ausgewählten Ausgabe für den digitalen Abtaster.
  3. Vorrichtung nach Anspruch 2, ferner mit einem Chopper zum Erzeugen eines Auswahlsignals für den Multiplexer gemäß dem Taktsignal aus dem Asynchrontakterzeuger.
  4. Vorrichtung nach Anspruch 3, wobei der Chopper in der Lage ist, einen von dem Ausgabetakt aus dem differenziellen Ausgabetakt auszuwählen.
  5. Vorrichtung nach Anspruch 1, wobei der digitale Abtaster einen D-Flip-Flop aufweist.
  6. Vorrichtung nach Anspruch 1, wobei der Zähler ein Einsen-Zähler ist, um eine Anzahl von logischen Einsen in dem abgetasteten Signal aus dem digitalen Abtaster zu zählen.
  7. Vorrichtung nach Anspruch 1, wobei der Asynchrontakterzeuger aufweist: einen Ringoszillator, der mehrere Verzögerungszellen aufweist, von denen jede ein komplexes Gatter ist; einen Dividierer, der an den Ringoszillator gekoppelt ist; und ein lineares Schieberegister, das an den Ringoszillator gekoppelt ist.
  8. Vorrichtung mit: einem Sender zum Ankoppeln an einen Empfänger mittels einer Verbindung, wobei der Sender aufweist: einen Treiber, um ein Signal zum Empfänger hin zu führen; ein Tastverhältnis-Korrekturglied (DCC), das an den Treiber gekoppelt ist, wobei das DCC das Tastverhältnis des Signals, das durch den Treiber geführt wird, korrigiert; einen ersten Abtaster zum Abtasten der Ausgabe des Treibers; einen ersten Zähler zum Zählen von Abtastungen aus dem ersten Abtaster und zum Steuern des DCC, um das Tastverhältnis des Signals einzustellen, das zum Empfänger geführt wird.
  9. Vorrichtung nach Anspruch 8, ferner mit: einem Asynchrontakterzeuger zum Erzeugen eines Asynchrontaktsignals für den ersten Abtaster.
  10. Vorrichtung nach Anspruch 9, ferner mit: einem Multiplexer zum Bereitstellen einer ausgewählten Eingabe für den Treiber und einem Chopper zum Erzeugen eines Auswahlsignals für den Multiplexer gemäß dem Asynchrontaktsignal.
  11. Vorrichtung nach Anspruch 8, wobei der erste Abtaster einen D-Flip-Flop aufweist.
  12. Vorrichtung nach Anspruch 8, wobei der Empfänger aufweist: einen zweiten Abtaster zum Abtasten des Signals, das durch den Treiber des Senders geführt wird, und einen zweiten Zähler zum Zählen einer Anzahl von Einsen in dem abgetasteten geführten Signal.
  13. Vorrichtung nach Anspruch 12, wobei der Empfänger ferner aufweist: einen Multiplexer zum Bereitstellen eines Asynchrontakts für den zweiten Abtaster.
  14. Vorrichtung nach Anspruch 13, wobei der Empfänger ferner einen Asynchrontakterzeuger zum Erzeugen des Asynchrontakts aufweist.
  15. Vorrichtung mit: einem Asynchrontakterzeuger zum Erzeugen eines Asynchrontaktsignals; einer Logikeinheit zum Empfangen von mindestens zwei Taktsignalen und zum Weiterleiten der mindestens zwei Taktsignale in einer Aufeinanderfolge als Ausgabe; einem digitalen Abtaster zum Empfangen der Ausgabe aus der ersten Logikeinheit, wobei der digitale Abtaster die Ausgabe unter Verwendung des Asynchrontaktsignals abtastet; und einem Zähler zum Zählen einer Anzahl von logischen Einsen oder Nullen in der abgetasteten Ausgabe oder einer Version der abgetasteten Ausgabe, wobei der Zähler unter Verwendung des Asynchrontaktsignals zählt.
  16. Vorrichtung nach Anspruch 15, wobei die Logikeinheit einen Multiplexer aufweist.
  17. Vorrichtung nach Anspruch 15, ferner mit einer Ablaufsteuerung zum Ablaufsteuern der mindestens zwei Taktsignale unter Verwendung des Asynchrontaktsignals.
  18. Vorrichtung nach Anspruch 15, wobei der digitale Abtaster einen D-Flip-Flop aufweist.
  19. Vorrichtung nach Anspruch 15, ferner mit einer konfigurierbaren Logik zum Empfangen der abgetasteten Ausgabe und zum Bereitstellen einer Version der abgetasteten Ausgabe an den Zähler.
  20. System mit: einer Speichereinheit; einem Prozessor, der an die Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung gemäß einem der Vorrichtungsansprüche 1 bis 7 aufweist; und einer drahtlosen Schnittstelle, um dem Prozessor eine Kommunikation mit einem weiteren Gerät zu ermöglichen.
  21. System nach Anspruch 20, ferner mit einer Anzeigeeinheit zum Anzeigen von Inhalt, der vom Prozessor bearbeitet wurde.
  22. System nach Anspruch 21, wobei die Anzeigeeinheit ein berührungsempfindlicher Bildschirm ist.
  23. System mit: einer Speichereinheit; einem Prozessor, der an die Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung gemäß einem der Vorrichtungsansprüche 8 bis 14 aufweist; und einer drahtlosen Schnittstelle, um dem Prozessor eine Kommunikation mit einem weiteren Gerät zu ermöglichen.
  24. System nach Anspruch 23, ferner mit einer Anzeigeeinheit zum Anzeigen von Inhalt, der vom Prozessor bearbeitet wurde.
  25. System nach Anspruch 24, wobei die Anzeigeeinheit ein berührungsempfindlicher Bildschirm ist.
  26. System mit: einer Speichereinheit; einem Prozessor, der an die Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung gemäß einem der Vorrichtungsansprüche 15 bis 19 aufweist; und einer drahtlosen Schnittstelle, um dem Prozessor eine Kommunikation mit einem weiteren Gerät zu ermöglichen.
  27. System nach Anspruch 26, ferner mit einer Anzeigeeinheit zum Anzeigen von Inhalt, der vom Prozessor bearbeitet wurde.
  28. System nach Anspruch 27, wobei die Anzeigeeinheit ein berührungsempfindlicher Bildschirm ist.
DE112013007457.5T 2013-11-19 2013-11-19 Taktkalibrierung unter Verwendung eines asynchronen digitalen Abtastens Expired - Fee Related DE112013007457B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/070824 WO2015076789A1 (en) 2013-11-19 2013-11-19 Clock calibration using asynchronous digital sampling

Publications (2)

Publication Number Publication Date
DE112013007457T5 true DE112013007457T5 (de) 2016-06-09
DE112013007457B4 DE112013007457B4 (de) 2018-09-27

Family

ID=53179925

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013007457.5T Expired - Fee Related DE112013007457B4 (de) 2013-11-19 2013-11-19 Taktkalibrierung unter Verwendung eines asynchronen digitalen Abtastens

Country Status (5)

Country Link
US (1) US9998125B2 (de)
EP (1) EP3072239A4 (de)
CN (1) CN104734697B (de)
DE (1) DE112013007457B4 (de)
WO (1) WO2015076789A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220200781A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Wide-range inductor-based delay-cell and area efficient termination switch control

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2902866B1 (de) * 2014-02-04 2018-03-07 Hittite Microwave LLC Gebrauchsfertiges System in einem Taktverteilungs-Chip
US9413364B2 (en) * 2014-07-09 2016-08-09 Intel Corporation Apparatus and method for clock synchronization for inter-die synchronized data transfer
CN106301354B (zh) * 2015-05-29 2021-10-26 京微雅格（北京）科技有限公司 一种占空比校正装置及方法
US10680592B2 (en) * 2017-10-19 2020-06-09 Xilinx, Inc. Quadrature clock correction circuit for transmitters
CN107911117B (zh) * 2017-11-22 2020-05-12 成都九芯微科技有限公司 一种高位建立时间动态校准电路
CN109302725B (zh) * 2017-12-28 2023-05-09 上海创远仪器技术股份有限公司 一种LTE-Advanced高速异步同步提取方法与装置
JP2019128829A (ja) * 2018-01-25 2019-08-01 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US10699669B2 (en) 2018-03-02 2020-06-30 Samsung Display Co., Ltd. Method and apparatus for duty-cycle correction in a serial data transmitter
JP7223387B2 (ja) 2018-05-24 2023-02-16 ザインエレクトロニクス株式会社 デューティ補償装置
US11070200B2 (en) 2018-09-27 2021-07-20 Intel Corporation Duty cycle correction system and low dropout (LDO) regulator based delay-locked loop (DLL)
CN110865962B (zh) * 2019-10-09 2020-11-20 北京空间机电研究所 一种动态可配置高精度高可靠的时钟网络
US11228416B1 (en) * 2020-07-30 2022-01-18 Cadence Design Systems, Inc. Clock calibration for data serializer
KR20220106789A (ko) 2020-09-24 2022-07-29 창신 메모리 테크놀로지즈 아이엔씨 이중 기준 전압 발생기, 등화 회로 및 메모리
JP7411811B2 (ja) * 2020-09-24 2024-01-11 チャンシン メモリー テクノロジーズ インコーポレイテッド 等化回路、データ収集方法及びメモリ
KR20220046104A (ko) 2020-10-07 2022-04-14 에스케이하이닉스 주식회사 듀티 보정 장치 및 방법, 이를 이용하는 반도체 장치
US11424745B2 (en) 2020-10-28 2022-08-23 Changxin Memory Technologies, Inc. Oscillation circuit and clock generation circuit
JP7387902B2 (ja) 2020-10-28 2023-11-28 チャンシン メモリー テクノロジーズ インコーポレイテッド クロック発生回路、メモリ及びクロックデューティ比校正方法
JP7467655B2 (ja) 2020-10-28 2024-04-15 チャンシン メモリー テクノロジーズ インコーポレイテッド 較正回路、メモリ及び較正方法
CN114499506A (zh) 2020-10-28 2022-05-13 长鑫存储技术有限公司 振荡器及时钟产生电路
EP4044187B1 (de) 2020-10-28 2024-01-24 Changxin Memory Technologies, Inc. Speicher
CN114420191B (zh) * 2020-10-28 2023-09-08 长鑫存储技术有限公司 存储器
KR20220057820A (ko) 2020-10-30 2022-05-09 삼성전자주식회사 메모리 장치 및 시스템
US11611334B2 (en) 2020-11-24 2023-03-21 Mediatek Inc. Method and circuit for monitoring and controlling duty margin of a signal
CN113300692A (zh) * 2021-05-08 2021-08-24 黑芝麻智能科技(上海)有限公司 用于监控时钟占空比的系统和方法
TWI779853B (zh) * 2021-09-29 2022-10-01 智原科技股份有限公司 時脈校準模組、高速接收器及與其相關的校準方法
US11804828B2 (en) * 2022-02-22 2023-10-31 International Business Machines Corporation Dual duty cycle correction loop for a serializer/deserializer (SerDes) transmitter output
US20240012442A1 (en) * 2022-07-07 2024-01-11 Global Unichip Corporation Interface device and signal transceiving method thereof
US20240088905A1 (en) * 2022-09-09 2024-03-14 Blue Cheetah Analog Design, Inc. Measurement and Control of Clock Signal Phases

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694464B1 (en) 1997-05-30 2004-02-17 Quickturn Design Systems, Inc. Method and apparatus for dynamically testing electrical interconnect
US6359946B1 (en) * 1998-09-23 2002-03-19 National Instruments Corp. Clock synchronization for asynchronous data transmission
US6737927B2 (en) * 2001-12-04 2004-05-18 Via Technologies, Inc. Duty cycle correction circuit for use with frequency synthesizer
US6882196B2 (en) * 2002-07-18 2005-04-19 Sun Microsystems, Inc. Duty cycle corrector
US7298807B2 (en) * 2003-02-11 2007-11-20 Rambus Inc. Circuit, apparatus and method for adjusting a duty-cycle of a clock signal in response to incoming serial data
US6933759B1 (en) * 2004-02-05 2005-08-23 Texas Instruments Incorporated Systems and methods of performing duty cycle control
DE102004038100B3 (de) * 2004-08-05 2006-04-13 Texas Instruments Deutschland Gmbh Erzeugung eines Takts mit gespreiztem Frequenzspektrum
US7102446B1 (en) 2005-02-11 2006-09-05 Silicon Image, Inc. Phase lock loop with coarse control loop having frequency lock detector and device including same
US7489173B1 (en) * 2005-02-18 2009-02-10 Xilinx, Inc. Signal adjustment for duty cycle control
JP2006250934A (ja) * 2005-03-08 2006-09-21 Synthesys Research Inc デューティ・サイクルを測定するための方法及び装置
GB2443343A (en) * 2005-05-24 2008-04-30 Intersymbol Comm Inc Noise tolerant voltage controlled oscillator
KR100804650B1 (ko) * 2006-01-20 2008-02-20 삼성전자주식회사 래치를 가지는 차동-단일 컨버터 및 이를 구비한 위상동기루프 회로
US7839195B1 (en) * 2009-06-03 2010-11-23 Honeywell International Inc. Automatic control of clock duty cycle
US8767898B2 (en) * 2010-10-22 2014-07-01 Agilent Technologies, Inc. Method and system of synchronizing data to reference time signal with data resampling
US20130063191A1 (en) * 2011-09-14 2013-03-14 Rambus Inc. Methods and Circuits for Duty-Cycle Correction
US9337926B2 (en) * 2011-10-31 2016-05-10 Nokia Technologies Oy Apparatus and method for providing dynamic fiducial markers for devices
WO2013147839A1 (en) 2012-03-30 2013-10-03 Intel Corporation On-die all-digital delay measurement circuit
CN202841098U (zh) * 2012-07-25 2013-03-27 苏州亮智科技有限公司 高速输入输出接口及其接收电路
KR101418046B1 (ko) * 2012-12-18 2014-07-10 연세대학교 산학협력단 듀티 사이클 보정 장치 및 방법, 그리고 그를 이용하는 수신기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220200781A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Wide-range inductor-based delay-cell and area efficient termination switch control

Also Published As

Publication number Publication date
WO2015076789A1 (en) 2015-05-28
EP3072239A4 (de) 2017-06-21
US20160241249A1 (en) 2016-08-18
DE112013007457B4 (de) 2018-09-27
CN104734697A (zh) 2015-06-24
CN104734697B (zh) 2019-05-17
US9998125B2 (en) 2018-06-12
EP3072239A1 (de) 2016-09-28

Similar Documents

Publication Publication Date Title
DE112013007457B4 (de) Taktkalibrierung unter Verwendung eines asynchronen digitalen Abtastens
DE102014002283B4 (de) Vorrichtung zum dynamischen Anpassen eines Taktgebers bezüglich Änderungen einer Stromversorgung
CN105247789B (zh) 用于电压调节器的脉冲宽度模块化
DE112012001224B4 (de) Vorrichtung, System und Verfahren zur Taktrückgewinnung
DE102016108890A1 (de) Digitale Phasenregelung mit programmierbarer Nachführungssteigung
DE112019002629T5 (de) Hochgeschwindigkeitsdigitalphaseninterpolierer mit lastzykluskorrekturschaltkreis
DE112020000546T5 (de) Taktphasenkompensationsvorrichtung und -verfahren
DE112018000837T5 (de) Programmierbarer Versorgungsgenerator
CN105917285A (zh) 与数字功率门驱动器集成的低压差电压调节器
DE102020121070A1 (de) Phasenregelkreisschaltung und taktgenerator mit einer solchen schaltung
DE202015001474U1 (de) Versatztoleranten Taktrückgewinnungsarchitektur
DE112019002565T5 (de) Phasensynchronisationsschleife niedriger leistung und geringem jitter mit digitaler leckverlustkompensation
DE112019002417T5 (de) Tastverhältniskorrektursystem und auf einem low-dropout (ldo)-regler basierende verzögerungsregelschleife (dll)
DE112019000265T5 (de) Zuverlässiger digitaler regler mit niedriger abfallspannung
DE112015000530B4 (de) Master-Slave-Digitalspannungsregler
DE102013114367A1 (de) Eine Schaltung, ein Verfahren und ein Synthesizer für das Generieren eines synthetisierten Signals mit einer wählbaren Frequenz
DE102014003662A1 (de) Spreizspektrum-Vorrichtung für einen Spannungsregler
DE102014105828B4 (de) Phaseninterpolierer
DE102017105745A1 (de) Phaseninterpolator zum Interpolieren der Phase eines Verzögerungs-Takt-Signals und Vorrichtung die diesen enthält und zum Durchführen eines Datenabtastens (Datensampling) unter Verwendung des phaseninterpolierten Taktsignals
DE112019002321T5 (de) Vollständig digitaler spannungsgenerator mit geschlossenem regelkreis
DE102016108889B4 (de) XOR (exklusives ODER) -basiertes trianguläres Mischen für die digitale Phasensteuerung
DE112018005477T5 (de) Sender mit versorgungsspannungsunterdrückung
DE112019000479T5 (de) Vorrichtung zur verbesserung einer einrastzeit einer frequenzregelschleife
DE112016007282T5 (de) Modulationsschaltung mit N,5-Teilung
US9698764B2 (en) Quadrature divider

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee