CN106301354B - 一种占空比校正装置及方法 - Google Patents

一种占空比校正装置及方法 Download PDF

Info

Publication number
CN106301354B
CN106301354B CN201510290780.2A CN201510290780A CN106301354B CN 106301354 B CN106301354 B CN 106301354B CN 201510290780 A CN201510290780 A CN 201510290780A CN 106301354 B CN106301354 B CN 106301354B
Authority
CN
China
Prior art keywords
clock signal
phase clock
phase
delayed
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510290780.2A
Other languages
English (en)
Other versions
CN106301354A (zh
Inventor
苏志刚
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Capital Microelectronics Beijing Technology Co Ltd
Original Assignee
Capital Microelectronics Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Capital Microelectronics Beijing Technology Co Ltd filed Critical Capital Microelectronics Beijing Technology Co Ltd
Priority to CN201510290780.2A priority Critical patent/CN106301354B/zh
Publication of CN106301354A publication Critical patent/CN106301354A/zh
Application granted granted Critical
Publication of CN106301354B publication Critical patent/CN106301354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种占空比校正装置及方法，该装置包括：延迟模块用于延迟输入时钟信号，产生多个延迟时钟信号；第一复选器用于在所述多个延迟时钟信号中选出第一相位时钟信号；第二复选器用于在所述多个延迟时钟信号中选出第二相位时钟信号；占空比校正电路用于接收所述第一相位时钟信号和所述第二相位时钟信号，将所述第一相位时钟信号和所述第二相位时钟信号校正为输出时钟信号。本发明有效的简化了占空比校正装置的结构，有效的减小误差、降低了功耗。

Description

一种占空比校正装置及方法
技术领域
本发明涉及延迟锁相环的技术领域，特别是一种占空比校正装置及方法。
背景技术
延迟锁相环(Delay—locked Loop，DLL)技术是在PLL技术上改进得到的，被广泛应用于时序领域中。在本领域中，现有的占空比校正方法是先检测出信号当前的占空比，再通过修改上升沿下降沿的延迟来修正。现有方法是可以通过配置不同的值来得到想要的任何的占空比，但此方法的缺点是必须要增加检测电路，并且一般需要取足够多的样本结果才会比较准确。
发明内容
本发明的目的是为了解决现有技术存在的上述不足，提供一种占空比校正装置及方法，实现简化占空比校正装置的结构，减小误差以及降低功耗的装置及方法。
为实现上述目的，第一方面，本发明提供了一种占空比校正装置及方法，该装置包括：
延迟模块，用于延迟输入时钟信号，产生多个延迟时钟信号；
第一复选器，用于在所述多个延迟时钟信号中选出第一相位时钟信号；
第二复选器，用于在所述多个延迟时钟信号中选出第二相位时钟信号；
占空比校正电路，用于接收第一相位时钟信号和第二相位时钟信号，将第一相位时钟信号和第二相位时钟信号校正为输出时钟信号。
优选地，第一相位时钟信号与第二相位时钟信号频率相同，并且延迟时间相差半个周期。
优选地，占空比校正电路用第一相位时钟信号的上升沿作为输出时钟信号的上升沿；用第二相位时钟信号的上升沿作为输出时钟信号的下降沿。
优选地，延迟模块包括：多个串联耦接的延迟单元。
优选地，多个串联耦接的延迟单元的第n节点处产生第n延迟时钟信号，其中，第n-1延迟时钟信号与第n延迟时钟信号的频率相同，延迟时间相差N分之一周期，N为2的幂次方。
优选地，延迟单元包括：多级数字延迟单元。
优选地，延迟单元还包括：压控延迟线。
第二方面，一种占空比校正方法，该方法包括：
基于输入时钟信号，得到多个延迟时钟信号；
根据多个延迟时钟信号，选出第一相位时钟信号以及第二相位时钟信号；
通过占空比校正，将第一相位时钟信号和第二相位时钟信号校正为输出时钟信号。
优选地，通过占空比校正电路将第一相位时钟信号和第二相位时钟信号校正为输出时钟信号的步骤还包括：
用第一相位时钟信号的上升沿作为输出时钟信号的上升沿；
用第二相位时钟信号的上升沿作为输出时钟信号的下降沿。
本发明提供的一种占空比校正装置及方法，利用延迟模块产生多个延迟时钟信号，通过把需要的相位时钟延迟，再与原来的时钟相结合的方法，从而得到占空比接近50％的相位时钟。有效的简化了占空比校正装置的结构，从而达到减小误差、降低功耗和即时可靠等优点。
附图说明
图1为本发明实施例提供的一种占空比校正装置的结构示意图；
图2为本发明实施例提供的另一种占空比校正装置的结构示意图；
图3为本发明实施例提供的一种占空比校正的方法流程图；
图4为本发明实施例提供的占空比校正电路的原理示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为便于对本发明实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本发明实施例的限定。
图1为本发明实施例提供的一种占空比校正装置的结构示意图，如图1所示，该装置包括：
数字控制延迟模块101，用于延迟输入时钟信号，产生多个延迟时钟信号；
第一复选器102，用于在所述多个延迟时钟信号中选出第一相位时钟信号；
第二复选器103，用于在所述多个延迟时钟信号中选出第二相位时钟信号；
相位检测器PD，检测输入时钟信号和数字控制数字延迟模块中最后一级延迟单元输出的延迟时钟信号的相位关系，并且产生控制信号；
逻辑电路Logic，根据控制信号产生所述N比特码(N-bi t CODE)；
占空比校正电路104，用于接收第一相位时钟信号和第二相位时钟信号，将第一相位时钟信号和第二相位时钟信号校正为输出时钟信号。
具体地，第一相位时钟信号与第二相位时钟信号频率相同，并且延迟时间相差半个周期。
具体地，占空比校正电路104用第一相位时钟信号的上升沿作为输出时钟信号的上升沿；用第二相位时钟信号的上升沿作为输出时钟信号的下降沿。
具体地，延迟模块101包括：多个串联耦接的延迟单元。
具体地，多个串联耦接的延迟单元的第n节点处产生第n延迟时钟信号，其中，第n-1延迟时钟信号与第n延迟时钟信号的频率相同，延迟时间相差N分之一周期，N为2的幂次方。
具体地，延迟单元包括：多级数字延迟单元。
具体地，延迟单元还包括：压控延迟线。
需要说明的是，本发明不仅适用于数字延迟锁相环电路，同样适用于模拟延迟锁相环电路。当适用于数字延迟锁相环电路时，延迟单元为多级数字延迟单元；当适用于模拟延迟锁相环电路时，延迟单元为压控延迟线。
图2为本发明实施例提供的另一种占空比校正装置的结构示意图，如图2所示，在本例中，以一个延迟锁相环需要输出时钟选择4个相位为例进行说明。
一个延迟锁相环需要输出时钟选择4个相位，那么该延迟锁相环需要至少4级延迟单元，用第4级延迟单元204的输出时钟CKDL3作为反馈时钟控制延迟锁相环锁定。当延迟锁相环锁定后，每一级延迟单元带来的延迟时间都是四分之一周期Tp/4，即，每两级延迟单元会带来半个周期的延迟。
第一复选器102选出需要的第一相位时钟信号CKR，第二个复选器103选出与第一相位时钟信号CKR相差半个周期的输出第二相位时钟信号CKF，第一相位时钟信号CKR和第二相位时钟信号CKF频率相同，延迟时间相差半个周期Tp/2。第一相位时钟信号CKR和第二相位时钟信号CKF被占空比校正电路104接收，并校正。占空比校正电路104通过D触发器用第一相位时钟信号CKR的上升沿作为输出时钟信号CKOUT的上升沿，用CKF的上升沿作为输出时钟信号CKOUT的下降沿(如图4所示)，此时，占空比校正到接近50％。
图3为本发明实施例提供的一种占空比校正的方法流程图，如图3所示，该方法的步骤为：
基于输入时钟信号，得到多个延迟时钟信号；
根据多个延迟时钟信号，选出第一相位时钟信号以及第二相位时钟信号；
通过占空比校正，将第一相位时钟信号和第二相位时钟信号校正为输出时钟信号。
具体地，通过占空比校正电路将第一相位时钟信号和第二相位时钟信号校正为输出时钟信号的步骤还包括：
用第一相位时钟信号的上升沿作为输出时钟信号的上升沿；
用第二相位时钟信号的上升沿作为输出时钟信号的下降沿。
本发明提供的一种占空比校正装置及方法，利用延迟模块产生多个延迟时钟信号，通过把需要的相位时钟延迟，再与原来的时钟相结合的方法，从而得到占空比接近50％的相位时钟。本发明有效的简化了占空比校正装置的结构，从而达到减小误差、降低功耗、即时可靠等优点。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种占空比校正装置，其特征在于，所述装置包括：
数字控制延迟模块，用于在N比特码的控制下延迟输入时钟信号，产生多个延迟时钟信号；
第一复选器，用于在所述多个延迟时钟信号中选出第一相位时钟信号；
第二复选器，用于在所述多个延迟时钟信号中选出第二相位时钟信号；
占空比校正电路，用于接收所述第一相位时钟信号和所述第二相位时钟信号，将所述第一相位时钟信号和所述第二相位时钟信号校正为输出时钟信号；
相位检测器，检测输入时钟信号和数字控制延迟模块中最后一级延迟单元输出的延迟时钟信号的相位关系，并且产生控制信号；
逻辑电路，根据控制信号产生所述N比特码；
其中，所述第一相位时钟信号与所述第二相位时钟信号频率相同，并且延迟时间相差半个周期。
2.根据权利要求1所述的装置，其特征在于，所述占空比校正电路用所述第一相位时钟信号的上升沿作为所述输出时钟信号的上升沿；用所述第二相位时钟信号的上升沿作为所述输出时钟信号的下降沿。
3.根据权利要求1所述的装置，其特征在于，所述延迟模块包括：多个串联耦接的延迟单元。
4.根据权利要求3所述的装置，其特征在于，所述多个串联耦接的延迟单元的第n节点处产生第n延迟时钟信号，其中，第n-1延迟时钟信号与第n延迟时钟信号的频率相同，延迟时间相差N分之一周期，N为2的幂次方。
5.根据权利要求3所述的装置，其特征在于，所述延迟单元包括：多级数字延迟单元。
6.根据权利要求3所述的装置，其特征在于，所述延迟单元还包括：压控延迟线。
7.一种占空比校正方法，其特征在于，包括：
基于输入时钟信号，在N比特码的控制下得到多个延迟时钟信号；
检测输入时钟信号和多个延迟时钟信号中最后一级延迟时钟信号的相位关系，并且产生控制信号；
根据控制信号产生所述N比特码；
根据所述多个延迟时钟信号，选出第一相位时钟信号以及第二相位时钟信号；
通过占空比校正，将所述第一相位时钟信号和所述第二相位时钟信号校正为输出时钟信号；
其中，所述第一相位时钟信号与所述第二相位时钟信号频率相同，并且延迟时间相差半个周期。
8.根据权利要求7所述方法，其特征在于，所述通过占空比校正将所述第一相位时钟信号和所述第二相位时钟信号校正为输出时钟信号的步骤还包括：
用所述第一相位时钟信号的上升沿作为所述输出时钟信号的上升沿；
用所述第二相位时钟信号的上升沿作为所述输出时钟信号的下降沿。
CN201510290780.2A 2015-05-29 2015-05-29 一种占空比校正装置及方法 Active CN106301354B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510290780.2A CN106301354B (zh) 2015-05-29 2015-05-29 一种占空比校正装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510290780.2A CN106301354B (zh) 2015-05-29 2015-05-29 一种占空比校正装置及方法

Publications (2)

Publication Number Publication Date
CN106301354A CN106301354A (zh) 2017-01-04
CN106301354B true CN106301354B (zh) 2021-10-26

Family

ID=57655040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510290780.2A Active CN106301354B (zh) 2015-05-29 2015-05-29 一种占空比校正装置及方法

Country Status (1)

Country Link
CN (1) CN106301354B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107395166B (zh) * 2017-07-18 2020-06-23 中国电子科技集团公司第二十四研究所 基于延迟锁相的时钟占空比稳定电路
CN116683896B (zh) * 2022-12-27 2024-04-02 海光集成电路设计(北京)有限公司 一种占空比可调电路、芯片及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285226B1 (en) * 1999-10-25 2001-09-04 Xilinx, Inc. Duty cycle correction circuit and method
US7116143B2 (en) * 2004-12-30 2006-10-03 Micron Technology, Inc. Synchronous clock generator including duty cycle correction
CN104158514A (zh) * 2014-08-11 2014-11-19 西安华芯半导体有限公司 一种占空比矫正电路及调整其最大工作频率的方法
WO2015076789A1 (en) * 2013-11-19 2015-05-28 Intel Corporation Clock calibration using asynchronous digital sampling

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384781B1 (ko) * 2000-12-29 2003-05-22 주식회사 하이닉스반도체 듀티 사이클 보정 회로
KR100897254B1 (ko) * 2007-04-12 2009-05-14 주식회사 하이닉스반도체 듀티 사이클 보정 회로 및 방법
KR101030275B1 (ko) * 2009-10-30 2011-04-20 주식회사 하이닉스반도체 듀티 보정 회로 및 이를 포함하는 클럭 보정 회로
CN103051337B (zh) * 2011-10-17 2016-06-22 联发科技股份有限公司 占空比校正装置及相关方法
CN104124945B (zh) * 2014-07-23 2017-02-15 上海华虹宏力半导体制造有限公司 占空比校准电路
CN104320132A (zh) * 2014-09-29 2015-01-28 山东华芯半导体有限公司 延迟锁相环和占空比矫正电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285226B1 (en) * 1999-10-25 2001-09-04 Xilinx, Inc. Duty cycle correction circuit and method
US7116143B2 (en) * 2004-12-30 2006-10-03 Micron Technology, Inc. Synchronous clock generator including duty cycle correction
WO2015076789A1 (en) * 2013-11-19 2015-05-28 Intel Corporation Clock calibration using asynchronous digital sampling
CN104158514A (zh) * 2014-08-11 2014-11-19 西安华芯半导体有限公司 一种占空比矫正电路及调整其最大工作频率的方法

Also Published As

Publication number Publication date
CN106301354A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
US7990194B2 (en) Apparatus and method for correcting duty cycle of clock signal
JP5577381B2 (ja) 誤ロック防止回路、防止方法及びそれを利用した遅延ロックループ
CN106059574B (zh) 用于数字化相位差的电路、pll电路及用于其的方法
JP4850473B2 (ja) デジタル位相検出器
JP4741705B2 (ja) 遅延ロックループのための初期化回路
KR101632657B1 (ko) 타임투디지털 컨버터 및 디지털 위상 고정 루프
US9438257B1 (en) Programmable frequency divider providing output with reduced duty-cycle variations over a range of divide ratios
JP2010130699A (ja) タイム／デジタルコンバーター及びデジタル位相ロックループ
KR20090107256A (ko) 듀티 사이클 보정 회로
US11387813B2 (en) Frequency multiplier and delay-reused duty cycle calibration method thereof
US8786329B1 (en) Method for doubling the frequency of a reference clock
JP5010704B2 (ja) 局部発振器
CN101127526A (zh) 时钟倍频器和使时钟倍频的方法
WO2013075121A1 (en) Integrated phase-locked and multiplying delay-locked loop with spur cancellation
US8686776B2 (en) Phase rotator based on voltage referencing
CN106301354B (zh) 一种占空比校正装置及方法
Moon et al. A 2.2-mW 20–135-MHz False-Lock-Free DLL for Display Interface in 0.15-$\mu\hbox {m} $ CMOS
US10224936B1 (en) Self-calibrating frequency quadrupler circuit and method thereof
CN108768387B (zh) 一种快速锁定的延时锁定环
JP2010028600A (ja) Ｔｄｃ回路、ｐｌｌ回路、並びに無線通信装置
US8513994B2 (en) State machine for deskew delay locked loop
US10700669B2 (en) Avoiding very low duty cycles in a divided clock generated by a frequency divider
CN108551342B (zh) 一种具有宽频率输入范围的延迟锁相环
US9419629B1 (en) Delay-locked loop circuit with fractional phase frequency detector
US20040124929A1 (en) Frequency detector detecting variation in frequency difference between data signal and clock signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant