CN110865962B - 一种动态可配置高精度高可靠的时钟网络 - Google Patents
一种动态可配置高精度高可靠的时钟网络 Download PDFInfo
- Publication number
- CN110865962B CN110865962B CN201910955403.4A CN201910955403A CN110865962B CN 110865962 B CN110865962 B CN 110865962B CN 201910955403 A CN201910955403 A CN 201910955403A CN 110865962 B CN110865962 B CN 110865962B
- Authority
- CN
- China
- Prior art keywords
- clock
- network
- configuration information
- synchronous
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Abstract
一种动态可配置高精度高可靠的时钟网络,包括若干网络单元,各网络单元按照菊花链环状拓扑结构构成顺时针首尾相链的时钟网络,其中,时钟基准流是各时钟单元的时钟基准,由本网络单元本地基准和外部输入基准中选出,同时上一级网络单元输出时钟基准作为下一级网络单元的外部输入的时钟基准;配置信息流是各网络单元的配置信息通道,按照菊花链顺时针依次串成环状拓扑结构,使配置信息流按环状顺序遍历整个时钟网络。本发明可以通过远程配置消除由于时钟器件由于老化引起同步精度下降的问题,大幅度延长时钟网络的工作时间。
Description
技术领域
本发明涉及一种动态可配置时钟网络,用于组建高可靠长寿命高稳定度的数字电路的时钟系统。
技术背景
目前一般数字电路的全同步时钟网络都是利用时钟单元孤立搭建,时钟网络根据具体要求设计专用的时钟网络。缺陷是时钟网络本身固定不可扩展,容错性差。同步系统越复杂,相应同步单元越多,为了消除整个网络同步偏差的开发代价就越大,难以标准化。
时钟网络使用中,随着时间推移,时钟元器件的老化,性能衰退,同步精度会不断下降,系统同步性能不断劣化,最终导致整个时钟网络系统因老化而无法工作。由于全同步时钟网络系统本身复杂且网络参数固定不可配置,使得所设计的时钟网络无法维护,使用寿命大大缩短。
时钟网络中的时钟基准对整个时钟网络的可靠性和稳定度影响很大,仅采用简单增加冗余的方式,受限于一般常用时钟基准集中的结构,当集中结构的时钟基准出现性能下降或故障时,时钟网络的同步性能就会下降或整体瘫痪。
另外,专用型时钟网络各时钟单元本身的非独立性且依赖于整个网络的配置控制,要想调好整个时钟网络,必须等所有时钟单元齐全后才能组网调试,调试时各单元同步关系互相依赖,导致调试过程复杂且风险暴露滞后。
目前一般数字电路的全同步时钟网络都是利用时钟单元孤立搭建,时钟网络根据具体要求设计专用的时钟网络。一般参数固定不可配置,不可扩展,组网后难以维护。时钟网络的控制和时钟基准的控制都是集中于网络控制器。
发明内容
本发明的技术解决问题是:由于器件延时和系统噪声引起各种时钟同步偏差,本发明首先用于消除由此引起各个电路的工作时钟同步误差,能自动校准整个系统的时钟工作精度在同步要求范围以内,解决因时钟同步精度不好而导致电路工作不稳定;本发明可以通过远程配置消除由于时钟器件由于老化引起同步精度下降的问题,大幅度延长时钟网络的工作时间;本发明的解决时钟单元非独立,时钟网络参数不可配置,时钟网络的可扩展性和可维护性差的问题。本发明通过组建分布式菊花链连接的环状时钟网络,相较于集中控制型(配置参数集中存贮,时钟基准备份)的时钟网络能提高时钟系统的可靠性和灵活性。
本发明所采用的技术方案是:一种动态可配置高精度高可靠的时钟网络,包括若干网络单元,各网络单元按照菊花链环状拓扑结构构成顺时针首尾相链的时钟网络,其中,时钟基准流是各时钟单元的时钟基准,由本网络单元的本地基准和外部输入基准中选出,同时上一级网络单元输出时钟基准作为下一级网络单元的外部输入的时钟基准;配置信息流是各网络单元的配置信息通道,按照菊花链顺时针依次串成环状拓扑结构,使配置信息流按环状顺序遍历整个时钟网络。
所述网络单元包括串口通讯模块,配置信息控制器,配置信息存贮器,模拟参数解译模块,本地时钟基准生成器,时钟同步驱动模块,初始化加载控制模块,时钟同步器和同步精度检测器;
其中,串口通讯模块接收配置信息,分别发送至配置信息控制器和模拟参数解译模块;
配置信息控制器对配置信息进行处理,判断配置信息是时钟网络校正信息还是实时驱动信息,将时钟网络校正信息发送至配置信息存贮器进行存储,将实时驱动信息直接解译成时钟同步驱动模块的控制参数,发送至时钟同步驱动模块;
配置信息存贮器存贮含时钟网络校正信息的初始化配置信息;
初始化加载控制模块在上电后,根据本网络单元的ID号,从配置信息存贮器中提取相应的ID号的初始化配置信息,给时钟同步驱动模块和模拟参数解译模块;
模拟参数解译模块按照实时配置信息或初始化配置信息生成本地时钟基准的参数和选择时钟基准信息,将本地时钟基准的参数发送至本地时钟基准生成器,将选择时钟基准信息发生至时钟基准选择器;
本地时钟基准生成器完成本地时钟基准的生成;时钟基准选择器接收本地时钟基准和外部时钟基准,根据选择时钟基准信息选择其中一种输出本网络单元的同步基准时钟,发送至时钟同步器、同步精度检测器;
时钟同步驱动模块将初始化配置信息或实时驱动信息解译为时钟同步器工作所需参数,发送给时钟同步器;
时钟同步器按照同步基准时钟的节拍及时钟同步器工作所需参数,生成同步时钟,发送同步精度检测器;同时输出可作为下一级网络单元的基准。
同步精度检测器对同步基准时钟和时钟同步器生成的同步时钟进行时钟相差检测,判断是否满足整个时钟网格的同步要求。
如果收到通讯串口的初始化配置数据更动后,将配置数据解译并存入与该ID号网络单元对应的配置存贮区,以备下一次上电默认调用。
如果接收到校正配置信息,则直接通过时钟同步驱动器驱动时钟同步器,通过同步精度检测器直接在线观测同步实际效果。
当时钟网络的参考基准老化后,通过时钟网络基准切换指令从环状时钟网络的剩余网络单元中选取任一时钟基准作为全网时钟同步基准,基准同步关系按照环状次第顺序交替更新。
动态可配置高精度高可靠时钟网络的时钟同步方法,包括步骤如下:
步骤一:上电后,判断串口通讯模块是否有配置指令数据变动,如果有配置指令数据,则将配置信息发送至配置信息控制器和模拟参数解译模块,进入步骤二;
如果没有配置指令数据,则初始化加载控制模块从配置信息存贮器中加载上次工作时配置参数,通过ID号比对,抽取适合本网络单元的初始化加载信息发送至模拟参数解译模块和时钟同步驱动模块,进入步骤三;
步骤二、配置信息控制器对配置信息进行处理,判断配置信息是时钟网络校正信息还是实时驱动信息;将时钟网络校正信息发送至配置信息存贮器进行存储;将实时驱动信息直接解译成时钟同步驱动模块的控制参数,发送至时钟同步驱动模块;
模拟参数解译模块按照实时配置信息生成本地时钟基准的参数和选择时钟基准信息,将本地时钟基准的参数发送至本地时钟基准生成器,将选择时钟基准信息发生至时钟基准选择器,进入步骤四;
步骤三、模拟参数解译模块按照初始化配置信息生成本地时钟基准的参数和选择时钟基准信息,将本地时钟基准的参数发送至本地时钟基准生成器,将选择时钟基准信息发生至时钟基准选择器,进入步骤四;
步骤四、本地时钟基准生成器完成本地时钟基准的生成;时钟基准选择器接收本地时钟基准和上一级网络单元发送的时钟基准,根据选择时钟基准信息选择其中一种输出本网络单元的同步基准时钟,发送至时钟同步器、同步精度检测器;
时钟同步驱动模块将初始化配置信息或实时驱动信息解译为时钟同步器工作所需参数,发送给时钟同步器;
步骤五、时钟同步器按照同步基准时钟的节拍及时钟同步器工作所需参数,生成同步时钟,发送同步精度检测器;同时输出作为下一级网络单元的基准;
步骤六、同步精度检测器对同步基准时钟和时钟同步器生成的同步时钟进行时钟相差检测,判断是否满足整个时钟网格的同步要求。
本发明与现有技术相比的优点在于:
(1)本发明通过远程校正配置解决因时钟网络长期工作后老化的时钟噪声增加问题,延长时钟网络工作寿命。
(2)本发明可动态指定时钟网络的任一时钟单元的时钟作为整个时钟网格的基准,实现时钟多重冗余备份功能,其可靠性是一般时钟网络的可靠性的n倍。
(3)本发明的时钟网络上电后,各时钟单元具有本地自同步功能,省去了给时钟网络的发送初始化配置的过程。
(4)本发明通过各时钟单元可在可组网前可独立工作,便于事先评估各子系统时钟的性能和可靠性,实现了时钟网络性能的可预估和可扩展。
(5)本发明通过将网络单元串成菊花链型环状网络,使各网络单元可在可靠的网络结构上进行在线配置纠正延时偏差,恢得时钟系统同步精度,并将校准后的时钟参数表保存下来以实现复杂时钟网络的同步重构。
附图说明
图1为动态可配置高精度高可靠的时钟网络的组网拓扑结构图。
图2为动态可配置高精度高可靠的时钟网络中的网络单元内部结构图。
图3为可配置时钟单元工作流程图。
具体实施方式
结合附图对本发明进一步说明。
各网络单元按照图1的菊花链环状拓扑结构构成顺时针首尾相链的时钟网络,其中时钟基准流是各时钟单元的时钟基准,可以由本单元本地基准和外部输入基准中选出,同时上一级网络单元可以输出时钟基准作为该时钟网络的下一级网络单元的外部输入的时钟基准;配置信息流是各网络单元的配置信息通道,也按照菊花链顺时针依次串成环状拓扑结构,使配置信息流可以按环状顺序遍历整个网络。
网络单元(图2)包括串口通讯模块,配置信息控制器,配置信息存贮器,模拟参数解译模块,本地时钟基准生成器,时钟同步驱动模块,初始化加载控制模块,时钟同步器和同步精度检测器;
其中,串口通讯模块接收配置信息,分别发送至配置信息控制器和模拟参数解译模块;
配置信息控制器对配置信息进行处理,判断配置信息是时钟网络校正信息还是实时驱动信息,将时钟网络校正信息发送至配置信息存贮器进行存储,将实时驱动信息直接解译成时钟同步驱动模块的控制参数,发送至时钟同步驱动模块;
配置信息存贮器存贮初始化配置信息(含时钟网络校正信息);
初始化加载控制模块在上电后,根据本网络单元的ID号,从配置信息存贮器中提取相应的ID号的初始化配置信息,给时钟同步驱动模块和模拟参数解译模块;
模拟参数解译模块按照实时配置信息或初始化配置信息生成本地时钟基准的参数和选择时钟基准信息,将本地时钟基准的参数发送至本地时钟基准生成器,将选择时钟基准信息发生至时钟基准选择器;
本地时钟基准生成器完成本地时钟基准的生成;时钟基准选择器接收本地时钟基准和外部时钟基准,根据选择时钟基准信息选择其中一种输出本网络单元的同步基准时钟,发送至时钟同步器、同步精度检测器;
时钟同步驱动模块将初始化配置信息或实时驱动信息解译为时钟同步器工作所需参数,发送给时钟同步器;
时钟同步器按照同步基准时钟的节拍及时钟同步器工作所需参数,生成同步时钟,发送同步精度检测器;同时输出可作为下一级网络单元的基准。
同步精度检测器对同步基准时钟和时钟同步器生成的同步时钟进行时钟相差检测,判断是否满足整个时钟网格的同步要求。
可配置网络单元的工作流程(图3)如下:
步骤一:上电后,判断串口通讯模块是否有配置指令数据变动,如果有配置指令数据,则将配置信息发送至配置信息控制器和模拟参数解译模块,进入步骤二;
如果没有配置指令数据,则初始化加载控制模块从配置信息存贮器中加载上次工作时配置参数,通过ID号比对,抽取适合本网络单元的初始化加载信息发送至模拟参数解译模块和时钟同步驱动模块,进入步骤三;
步骤二、配置信息控制器对配置信息进行处理,判断配置信息是时钟网络校正信息还是实时驱动信息;将时钟网络校正信息发送至配置信息存贮器进行存储;将实时驱动信息直接解译成时钟同步驱动模块的控制参数,发送至时钟同步驱动模块;
模拟参数解译模块按照实时配置信息生成本地时钟基准的参数和选择时钟基准信息,将本地时钟基准的参数发送至本地时钟基准生成器,将选择时钟基准信息发生至时钟基准选择器,进入步骤四;
步骤三、模拟参数解译模块按照初始化配置信息生成本地时钟基准的参数和选择时钟基准信息,将本地时钟基准的参数发送至本地时钟基准生成器,将选择时钟基准信息发生至时钟基准选择器,进入步骤四;
步骤四、本地时钟基准生成器完成本地时钟基准的生成;时钟基准选择器接收本地时钟基准和外部时钟基准,根据选择时钟基准信息选择其中一种输出本网络单元的同步基准时钟,发送至时钟同步器、同步精度检测器;
时钟同步驱动模块将初始化配置信息或实时驱动信息解译为时钟同步器工作所需参数,发送给时钟同步器;
步骤五、时钟同步器按照同步基准时钟的节拍及时钟同步器工作所需参数,生成同步时钟,发送同步精度检测器;同时输出可作为下一级网络单元的基准;
步骤六、同步精度检测器对同步基准时钟和时钟同步器生成的同步时钟进行时钟相差检测,判断是否满足整个时钟网格的同步要求。
本时钟网络工作过程如下:
1、通过测试各网络单元将希望的配置结果预存于各网络单元的初始化配置参数以固定配置结果。
2、上电按照各网络单元的默认参数初始化工作流程。
3、时钟网络的配置指令按照环状网络从头到至尾顺序传递。
4、各网络单元根据时钟网络规定的ID号(识别号)加载本网络单元所需的最佳结果。
如果收到通讯串口的初始化配置数更动后(时钟网络校正信息),将配置数据解译并存入与该ID号(识别号)网络单元对应的配置存贮区,以备下一次上电默认调用;
如果接收到校正配置信息,则直接通过时钟同步驱动器直接驱动时钟同步器,通过同步精度检测器直接在线观测同步实际效果;
当时钟网络的参考基准老化后,可以通过时钟网络基准切换指令从环状时钟网络的剩余网络单元中选取任一时钟基准作为全网时钟同步基准,基准同步关系按照环状次第顺序交替更新,从而实现整个网络时钟基准的冗余备份更新。
当从通讯串口的检测切换到本板为模拟测试模式,从模拟指令中解译出需要模拟的外部时钟的频率及相位,由本板时钟基准发生所需模拟的时钟,通过时钟选择器选出充当基准时钟进行时钟同步器的模拟测试;
网络单元也可以实时接收真实配置参数,找到时钟同步器锁定稳定的参数,以供接真实的基准时钟作为基准参考和性能评估,同时判定其对应的校正信息是否存入配置信息存贮器以备时钟网络老化后使用。
发明中的网络连接线可以用差分电缆,如果在一块PCB板内可以用pcb板上的传输线。
时钟基准可以采用高稳定度晶振。
通讯串口可以用RS232。
参数存贮可以用EEPROM。
时钟同步器可以用PLL。
控制逻辑可以用FPGA或者单片机实现。
本发明未详细说明部分属于本领域技术人员公知技术。
Claims (5)
1.一种动态可配置高精度高可靠的时钟网络,其特征在于,包括若干网络单元,各网络单元按照菊花链环状拓扑结构构成顺时针首尾相链的时钟网络,其中,时钟基准流是各时钟单元的时钟基准,由本网络单元的本地基准和外部输入基准中选出,同时上一级网络单元输出时钟基准作为下一级网络单元的外部输入的时钟基准;配置信息流是各网络单元的配置信息通道,按照菊花链顺时针依次串成环状拓扑结构,使配置信息流按环状顺序遍历整个时钟网络;
所述网络单元包括串口通讯模块,配置信息控制器,配置信息存贮器,模拟参数解译模块,本地时钟基准生成器,时钟同步驱动模块,初始化加载控制模块,时钟同步器和同步精度检测器;
其中,串口通讯模块接收配置信息,分别发送至配置信息控制器和模拟参数解译模块;
配置信息控制器对配置信息进行处理,判断配置信息是时钟网络校正信息还是实时驱动信息,将时钟网络校正信息发送至配置信息存贮器进行存储,将实时驱动信息直接解译成时钟同步驱动模块的控制参数,发送至时钟同步驱动模块;
配置信息存贮器存贮含时钟网络校正信息的初始化配置信息;
初始化加载控制模块在上电后,根据本网络单元的ID号,从配置信息存贮器中提取相应的ID号的初始化配置信息,给时钟同步驱动模块和模拟参数解译模块;
模拟参数解译模块按照实时配置信息或初始化配置信息生成本地时钟基准的参数和选择时钟基准信息,将本地时钟基准的参数发送至本地时钟基准生成器,将选择时钟基准信息发生至时钟基准选择器;
本地时钟基准生成器完成本地时钟基准的生成;时钟基准选择器接收本地时钟基准和外部时钟基准,根据选择时钟基准信息选择其中一种输出本网络单元的同步基准时钟,发送至时钟同步器、同步精度检测器;
时钟同步驱动模块将初始化配置信息或实时驱动信息解译为时钟同步器工作所需参数,发送给时钟同步器;
时钟同步器按照同步基准时钟的节拍及时钟同步器工作所需参数,生成同步时钟,发送同步精度检测器;同时输出可作为下一级网络单元的基准;
同步精度检测器对同步基准时钟和时钟同步器生成的同步时钟进行时钟相差检测,判断是否满足整个时钟网格的同步要求。
2.根据权利要求1所述的一种动态可配置高精度高可靠的时钟网络,其特征在于,如果收到通讯串口的初始化配置数据更动后,将配置数据解译并存入与该ID号网络单元对应的配置存贮区,以备下一次上电默认调用。
3.根据权利要求2所述的一种动态可配置高精度高可靠的时钟网络,其特征在于,如果接收到校正配置信息,则直接通过时钟同步驱动器驱动时钟同步器,通过同步精度检测器直接在线观测同步实际效果。
4.根据权利要求3所述的一种动态可配置高精度高可靠的时钟网络,其特征在于,当时钟网络的参考基准老化后,通过时钟网络基准切换指令从环状时钟网络的剩余网络单元中选取任一时钟基准作为全网时钟同步基准,基准同步关系按照环状次第顺序交替更新。
5.根据权利要求1~4任一项所述的动态可配置高精度高可靠时钟网络的时钟同步方法,其特征在于,包括步骤如下:
步骤一:上电后,判断串口通讯模块是否有配置指令数据变动,如果有配置指令数据,则将配置信息发送至配置信息控制器和模拟参数解译模块,进入步骤二;
如果没有配置指令数据,则初始化加载控制模块从配置信息存贮器中加载上次工作时配置参数,通过ID号比对,抽取适合本网络单元的初始化加载信息发送至模拟参数解译模块和时钟同步驱动模块,进入步骤三;
步骤二、配置信息控制器对配置信息进行处理,判断配置信息是时钟网络校正信息还是实时驱动信息;将时钟网络校正信息发送至配置信息存贮器进行存储;将实时驱动信息直接解译成时钟同步驱动模块的控制参数,发送至时钟同步驱动模块;
模拟参数解译模块按照实时配置信息生成本地时钟基准的参数和选择时钟基准信息,将本地时钟基准的参数发送至本地时钟基准生成器,将选择时钟基准信息发生至时钟基准选择器,进入步骤四;
步骤三、模拟参数解译模块按照初始化配置信息生成本地时钟基准的参数和选择时钟基准信息,将本地时钟基准的参数发送至本地时钟基准生成器,将选择时钟基准信息发生至时钟基准选择器,进入步骤四;
步骤四、本地时钟基准生成器完成本地时钟基准的生成;时钟基准选择器接收本地时钟基准和上一级网络单元发送的时钟基准,根据选择时钟基准信息选择其中一种输出本网络单元的同步基准时钟,发送至时钟同步器、同步精度检测器;
时钟同步驱动模块将初始化配置信息或实时驱动信息解译为时钟同步器工作所需参数,发送给时钟同步器;
步骤五、时钟同步器按照同步基准时钟的节拍及时钟同步器工作所需参数,生成同步时钟,发送同步精度检测器;同时输出作为下一级网络单元的基准;
步骤六、同步精度检测器对同步基准时钟和时钟同步器生成的同步时钟进行时钟相差检测,判断是否满足整个时钟网格的同步要求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910955403.4A CN110865962B (zh) | 2019-10-09 | 2019-10-09 | 一种动态可配置高精度高可靠的时钟网络 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910955403.4A CN110865962B (zh) | 2019-10-09 | 2019-10-09 | 一种动态可配置高精度高可靠的时钟网络 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110865962A CN110865962A (zh) | 2020-03-06 |
CN110865962B true CN110865962B (zh) | 2020-11-20 |
Family
ID=69652354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910955403.4A Active CN110865962B (zh) | 2019-10-09 | 2019-10-09 | 一种动态可配置高精度高可靠的时钟网络 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110865962B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4224746A4 (en) * | 2020-10-29 | 2023-12-13 | Huawei Technologies Co., Ltd. | CONTROL SYSTEM, CLOCK SYNCHRONIZATION METHOD, CONTROL DEVICE, NODE DEVICE AND VEHICLE |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101778030A (zh) * | 2009-12-31 | 2010-07-14 | 中控科技集团有限公司 | 基于环行网络的通信方法及环行网络 |
CN102546073A (zh) * | 2012-01-12 | 2012-07-04 | 广州思唯奇计算机科技有限公司 | 一种基于多时钟环的防止时钟切换抖动的方法 |
CN103078611A (zh) * | 2012-12-28 | 2013-05-01 | 香港中国模拟技术有限公司 | 时钟产生器以及包括其的开关电容电路 |
CN103428086A (zh) * | 2012-05-25 | 2013-12-04 | 北京东土科技股份有限公司 | 基于ptp协议的透明时钟被动端口选举方法及装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958708A (zh) * | 2009-07-17 | 2011-01-26 | 瑞昱半导体股份有限公司 | 具有延迟功能的时钟电路及其相关方法 |
EP2814177B1 (en) * | 2013-06-10 | 2015-09-23 | Asahi Kasei Microdevices Corporation | Phase-locked loop device with synchronization means |
EP3072239A4 (en) * | 2013-11-19 | 2017-06-21 | Intel Corporation | Clock calibration using asynchronous digital sampling |
CN106357501B (zh) * | 2015-07-16 | 2020-07-14 | 中国移动通信集团公司 | 一种智能时钟规划配置方法、装置及集中控制器 |
CN106549787B (zh) * | 2015-09-21 | 2020-09-25 | 中兴通讯股份有限公司 | 时钟规划方法及装置 |
CN108173617B (zh) * | 2017-11-21 | 2020-02-11 | 北京兰云科技有限公司 | 一种全网时钟拓扑及时钟路径获取方法 |
-
2019
- 2019-10-09 CN CN201910955403.4A patent/CN110865962B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101778030A (zh) * | 2009-12-31 | 2010-07-14 | 中控科技集团有限公司 | 基于环行网络的通信方法及环行网络 |
CN102546073A (zh) * | 2012-01-12 | 2012-07-04 | 广州思唯奇计算机科技有限公司 | 一种基于多时钟环的防止时钟切换抖动的方法 |
CN103428086A (zh) * | 2012-05-25 | 2013-12-04 | 北京东土科技股份有限公司 | 基于ptp协议的透明时钟被动端口选举方法及装置 |
CN103078611A (zh) * | 2012-12-28 | 2013-05-01 | 香港中国模拟技术有限公司 | 时钟产生器以及包括其的开关电容电路 |
Also Published As
Publication number | Publication date |
---|---|
CN110865962A (zh) | 2020-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5379770B2 (ja) | 制御システム及び該システムを提供する方法 | |
CN102109572B (zh) | 一种传输芯片的测试方法及测试控制方法 | |
CN110865962B (zh) | 一种动态可配置高精度高可靠的时钟网络 | |
US20120278058A1 (en) | Plc simulator based on reconfigurable components | |
CN107239433A (zh) | 一种三冗余计算机同步方法 | |
CN108319516A (zh) | 一种测试系统及测试方法 | |
CN110618664A (zh) | 一种去中心化分布式控制系统及其控制方法 | |
CN106470083B (zh) | 一种同步网络检测方法及装置 | |
CN209330129U (zh) | 一种分布式动态射频测试接口装置 | |
CN114019785A (zh) | 一种多重冗余系统的数据同步方法、系统、设备以及介质 | |
WO2020080103A1 (ja) | 装置設定制御装置、ネットワークシステム、装置設定方法及びプログラム | |
CN110366240A (zh) | 无线传感器网络高精度同步触发方法 | |
CN111061336A (zh) | 一种多通道输出可调延时的时钟发生器 | |
CN115623077B (zh) | 自主可控测试系统 | |
CN117041122B (zh) | 数据传输测试系统以及数据传输测试方法 | |
CN116527102B (zh) | 卫星测运控系统、方法及电子设备 | |
CN117350210B (zh) | 一种时钟控制系统 | |
Alkady et al. | Dynamic Swapping of Fault-Tolerant Architectures Based on FPGAs for Flexible Manufacturing Systems | |
KR100279714B1 (ko) | 클록 생성기 장치 | |
CN108668182B (zh) | 一种光传输系统同步测试方法 | |
CN115078967A (zh) | 一种用于芯片测试的模式生成方法、生成器及测试电路 | |
CN109586810A (zh) | 一种分布式动态射频测试接口装置和测试方法 | |
CN117215177A (zh) | 一种天地往返一体化控制系统及控制方法 | |
Su et al. | A flexible card configuration system for instrument testing in wafer fabrication equipment | |
Liu | Distributed modular controller architecture for high power converter applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |