DE112013006527T5 - Nanodrahttransistor mit Unterschicht-Ätzstopps - Google Patents

Nanodrahttransistor mit Unterschicht-Ätzstopps Download PDF

Info

Publication number
DE112013006527T5
DE112013006527T5 DE112013006527.4T DE112013006527T DE112013006527T5 DE 112013006527 T5 DE112013006527 T5 DE 112013006527T5 DE 112013006527 T DE112013006527 T DE 112013006527T DE 112013006527 T5 DE112013006527 T5 DE 112013006527T5
Authority
DE
Germany
Prior art keywords
nanowire
etch stop
channel
underlayer etch
stop structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013006527.4T
Other languages
English (en)
Inventor
Seiyon Kim
Daniel B. Aubertine
Kelin Kuhn
Anand Murthy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013006527T5 publication Critical patent/DE112013006527T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Nanodrahtvorrichtung gemäß der vorliegenden Beschreibung kann hergestellt werden, wobei zumindest ein Unterschicht-Ätzstopp integriert wird, der im Zuge der Fertigung zumindest eines Nanodrahttransistors ausgebildet wird, um den Schutz von Source-Strukturen und/oder Drain-Strukturen vor Schäden, die aus Fertigungsverfahren resultieren können, zu unterstützen. Der Unterschicht-Ätzstopp kann eine Beschädigung von Source- und/oder Drain-Strukturen verhindern, wenn das zur Fertigung von Source-Strukturen und/oder Drain-Strukturen verwendete Material anfällig dafür ist, durch die Verfahren, die zur Entfernung der Opfermaterialien eingesetzt werden, ebenfalls geätzt zu werden, d. h. wenig selektiv in Bezug auf die Source-Struktur- und/oder Drain-Struktur-Materialien ist, so dass ein potenzieller Kurzschluss zwischen den Transistor-Gate-Elektroden und den für die Source-Strukturen und/oder Drain-Strukturen ausgebildeten Kontakten verhindert werden kann.

Description

  • GEBIET DER ERFINDUNG
  • Ausführungsformen der vorliegenden Beschreibung betreffen im Allgemeinen das Gebiet von mikroelektronischen Nanodrahtvorrichtungen und genauer gesagt eine Nanodrahtstruktur, die unter Verwendung zumindest eines Unterschicht-Ätzstopps ausgebildet werden, um das Entfernen von Teilen einer Source-Struktur oder einer Drain-Struktur während der Entfernung von Opferschichten im Zuge der Fertigung von Nanodrahtkanälen zu verhindern.
  • HINTERGRUND
  • Höhere Leistung, geringere Kosten, ein höherer Miniaturisierungsgrad von Bauteilen integrierter Schaltungen und eine höhere Packungsdichte von integrierten Schaltungen sind laufend verfolgte Ziele der Mikroelektronikindustrie in Bezug auf die Herstellung mikroelektronischer Vorrichtungen. Mit Erreichen dieser Ziele werden die mikroelektronischen Vorrichtungen kleiner, wodurch es noch unerlässlicher wird, dass jede integrierte Schaltungskomponente optimale Leistung erbringt.
  • Die Aufrechterhaltung der verbesserten Mobilität und die Kurzkanalsteuerung bei Reduktion der Dimensionen auf weniger als 15 Nanometer (nm) stellt eine Herausforderung in der Fertigung mikroelektronischer Vorrichtungen dar. Nanodrähte können verwendet werden, um mikroelektronische Vorrichtungen zu erzeugen, die eine verbesserte Kurzkanalsteuerung bereitstellen. Nanodrahtkanalstrukturen aus Siliciumgermanium (SixGe1-x) (wobei gilt: x < 0,5) stellen eine verbesserte Mobilität bei angemessenem Eg-Wert bereit, was für die Verwendung in vielen herkömmlichen Produkten geeignet ist, welche bei höherer Spannung betrieben werden. Außerdem stellen Nanodrahtkanäle aus Siliciumgermanium (SixGe1-x) (wobei gilt: x < 0,5) eine bei niedrigeren Eg-Werten verbesserte Mobilität bereit (beispielsweise geeignet für Niederspannungsprodukte im Bereich von Mobilgeräten).
  • Viele unterschiedliche Verfahren wurden getestet, um Vorrichtungen auf Nanodraht-Basis herzustellen und zu dimensionieren. Es besteht jedoch weiterhin Bedarf nach Verbesserungen im Bereich der Herstellung zuverlässiger Nanodrahttransistoren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Der Gegenstand der vorliegenden Offenbarung wird insbesondere im abschließenden Abschnitt der Beschreibung erläutert und ausdrücklich beansprucht. Der oben angeführte Teil und weitere Merkmale der vorliegenden Offenbarung werden anhand der nachstehenden Beschreibung und der beigefügten Ansprüche in Verbindung mit den beigefügten Zeichnungen deutlicher. Es ist klar, dass die beigefügten Zeichnungen nur einige Ausführungsformen gemäß der vorliegenden Offenbarung zeigen und aus diesem Grund nicht als Einschränkung des Schutzumfangs zu betrachten sind. Die Offenbarung wird konkreter und ausführlicher unter Heranziehen der beigefügten Zeichnungen beschrieben, so dass die Vorteile der vorliegenden Offenbarung besser festgestellt werden können, wobei:
  • 1–11 und 13 bis 15 Schräg- und Querschnittansichten eines Verfahrens zur Ausbildung eines Nanodrahttransistors gemäß einer Ausführungsform der vorliegenden Beschreibung sind;
  • 12 eine seitliche Querschnittansicht ist, die durch Ätzen verursachte Schäden zeigt, die ohne Unterschicht-Ätzstopp entstehen können;
  • 16 ein Flussdiagramm eines Verfahrens zur Herstellung einer Mikroelektronikvorrichtung gemäß einer Ausführungsform der vorliegenden Beschreibung ist;
  • 17 eine Computervorrichtung gemäß einer Umsetzung der vorliegenden Beschreibung zeigt.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • In der nachstehenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, welche zur Veranschaulichung konkrete Ausführungsformen zeigen, in welchen der beanspruchte Gegenstand ausgeführt werden kann. Diese Ausführungsformen werden ausreichend ausführlich beschrieben, um es Fachleuten auf dem Gebiet der Erfindung zu ermöglichen, den Gegenstand umzusetzen. Es ist klar, dass die unterschiedlichen Ausführungsformen, wenngleich sie verschieden sind, einander nicht notwendigerweise ausschließen. Beispielsweise kann ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum, das/die hierin in Verbindung mit einer Ausführungsform beschrieben ist, in anderen Ausführungsformen umgesetzt werden, ohne dass von Wesen oder Schutzumfang des beanspruchten Gegenstands abgewichen wird. Bezugnahmen in der vorliegenden Beschreibung auf „eine Ausführungsform” bedeuten, dass ein spezielles Merkmal, eine spezielle Struktur oder ein spezielles Charakteristikum, das/die in Zusammenhang mit der Ausführungsform beschrieben ist, Teil zumindest einer Ausführung ist, die Teil des Schutzumfangs der vorliegenden Beschreibung ist. Aus diesem Grund bezieht sich die Verwendung der Phrase ”eine Ausführungsform” nicht notwendigerweise auf dieselbe Ausführungsform. Zusätzlich dazu ist klar, dass die Position oder Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform modifiziert werden kann, ohne von Wesen und Schutzumfang des beanspruchten Gegenstands abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht als Einschränkung zu verstehen, und der Schutzumfang des Gegenstands ist ausschließlich durch die beigefügten Ansprüche definiert, die auf geeignete Weise auszulegen sind, und umfasst den vollen Umfang jener Entsprechungen, zu welchen die beigefügten Ansprüche berechtigen. In den Zeichnungen beziehen sich in den unterschiedlichen Ansichten gleiche Bezugszeichen auf dieselben oder ähnliche Elemente oder Funktionalitäten, und in den Zeichnungen dargestellte Elemente sind nicht notwendigerweise maßstabsgetreu in Bezug aufeinander, sondern einzelne Elemente können vergrößert oder verkleinert dargestellt sein, um die Elemente im Kontext der vorliegende Beschreibung einfacher erfassen zu können.
  • Zur Herstellung von Nanodrahttransistoren kann eine Vielzahl übereinander gestapelter Kanalnanodrähte ausgebildet werden, wozu ein Opfer-Gate-Elektrodenmaterial entfernt werden muss, das über einer Rippenstruktur ausgebildet ist, die Schichten von Opfermaterialien und Kanal-Gate-Materialien umfasst. Auf die Entfernung der Opfer-Gate-Elektrode kann die Entfernung von Opfermaterialien zwischen Kanal-Gate-Materialschichten folgen, um eine Vielzahl übereinander gestapelter Nanodrähte auszubilden, was als „Nanodraht-Freisetzungsverfahren” bekannt ist. Die Entfernung der Opfermaterialien in dem Replacement-Gate-Verfahren oder dem Nanodraht-Freisetzungsverfahren kann durch Ätzverfahren erfolgen, wie z. B. Trockenätzen, Nassätzen, eine Kombination von Oxidation und Nassätzen und dergleichen. Diese Verfahren können jedoch das Risiko bergen, dass Source-Strukturen und/oder Drain-Strukturen der Nanodrahttransistoren, wenn das zur Herstellung der Source-Strukturen und/oder Drain-Strukturen verwendete Material anfällig dafür ist, durch die Verfahren, die zur Entfernung der Opfermaterialien eingesetzt werden, ebenfalls geätzt zu werden, d. h. wenig selektiv in Bezug auf die Source-Struktur- und/oder Drain-Struktur-Materialien ist. Demnach kann das Nanodraht-Freisetzungsverfahren zu einer Schädigung der Source-Strukturen und/oder der Drain-Strukturen führen, was zu einem Kurzschluss zwischen einer Transistor-Gate-Elektrode und Kontakten führen kann, die für die Source-Strukturen und/oder Drain-Strukturen ausgebildet sind, wie Fachleuten auf dem Gebiet der Erfindung klar ist.
  • Ausführungsformen der vorliegenden Beschreibung umfassen das Integrieren zumindest eines Unterschicht-Ätzstopps, der während der Herstellung von zumindest einem Nanodrahttransistor zur Unterstützung des Schutzes der Source-Strukturen und/oder Drain-Strukturen vor Schädigung ausgebildet wird, welche aus den Fertigungsverfahren resultieren kann, wie z. B. jenen, die Teil des Nanodraht-Freisetzungsverfahrens sind.
  • 1 bis 11 und 13 bis 15 zeigen Verfahren zur Ausbildung eines Nanodrahttransistors. Aus Gründen der Prägnanz und Klarheit wird die Ausbildung eines einzelnen Nanodrahttransistors veranschaulicht. Wie in 1 dargestellt, kann ein Mikroelektroniksubstrat 110 bereitgestellt oder aus einem beliebigen geeigneten Material gebildet werden. in einer Ausführungsform kann das Mikroelektroniksubstrat 110 ein Volums-Substrat aus einem einzigen Kristall eines Materials sein, das folgende einschließt, aber nicht auf diese beschränkt ist: Silicium, Germanium, Siliciumgermanium oder ein III–V-Verbindungshalbleitermaterial. In anderen Ausführungsformen kann das Mikroelektroniksubstrat 110 ein Silicium-auf-Isolator-Substrat (SOI) umfassen, wobei eine obere Isolatorschicht aus einem Material, das folgende umfassen kann, ohne auf diese beschränkt zu sein: Siliciumdioxid, Siliciumnitrid oder Siliciumoxynitrid, auf dem Volums-Substrat angeordnet ist. Alternativ dazu kann das Mikroelektroniksubstrat 110 direkt aus einem Volums-Substrat gebildet sein, und lokale Oxidation wird angewandt, um elektrisch isolierende Abschnitte anstelle der oben beschriebenen oberen Isolatorschicht zu bilden.
  • Wie ebenfalls in 1 dargestellt, kann eine Vielzahl von Opfermaterialschichten (als Elemente 122 1, 122 2, und 122 3 dargestellt) abwechselnd mit einer Vielzahl von Kanalmaterialschichten (als Elemente 124 1, 124 2, und 124 3 dargestellt) durch ein beliebiges bekanntes Verfahren, wie z. B. epitaxiales Aufwachsen, auf dem Mikroelektroniksubstrat 110 ausgebildet werden, um einen Schichtstapel 126 zu bilden. In einer Ausführungsform kann es sich bei den Opfermaterialschichten 122 1, 122 2, und 122 3 um Siliciumschichten handeln und bei den Kanalmaterialschichten 124 1, 124 2, und 124 3 um Siliciumgermaniumschichten. In einer anderen Ausführungsform kann es sich bei den Opfermaterialschichten 122 1, 122 2, und 122 3 um Siliciumgermaniumschichten und bei den Kanalmaterialschichten 124 1, 124 2, und 124 3 um Siliciumschichten handeln. Wenngleich drei Opfermaterialschichten und drei Kanalmaterialschichten dargestellt sind, ist klar, dass eine beliebige geeignete Anzahl an Opfermaterialschichten und Kanalmaterialschichten verwendet werden kann.
  • Der Schichtstapel 126 aus 2 können unter Anwendung herkömmlicher Strukturierungs-/Ätzverfahren strukturiert werden, um zumindest eine Rippenstruktur 128 auszubilden, wie in 3 dargestellt. Der Schichtstapel 126 aus 2 können beispielsweise in einem Grabenätzverfahren geätzt werden, wie z. B. einem Grabenisolationsverfahren (STI-Verfahren), bei dem Gräben 144 in dem Mikroelektroniksubstrat 110 bei der Bildung der Rippenstruktur 128 ausgebildet werden können und an entgegengesetzten Seiten der Rippenstrukturen 128 ausgebildet werden können. Wie Fachleuten auf dem Gebiet der Erfindung klar ist, wird eine Vielzahl von im Wesentlichen parallelen Rippenstrukturen 128 im Allgemeinen gleichzeitig ausgebildet.
  • Wie in 3 dargestellt, können dielektrische Materialstrukturen 146, wie z. B. Siliciumdioxid, in den Gräben 144 in der Nähe des Mikroelektroniksubstrats 110 ausgebildet oder abgeschieden werden, um die Rippenstrukturen 128 elektrisch zu trennen. Wie Fachleuten auf dem Gebiet der Erfindung klar ist, kann das Verfahren des Ausbildens der dielektrischen Materialstrukturen 146 verschiedene Verfahren umfassen, einschließlich, aber nicht ausschließlich, das Abscheiden von dielektrischem Material, das Polieren/Ebnen des dielektrischen Materials und das Hinterätzen des dielektrischen Materials, um die dielektrischen Materialstrukturen 146 auszubilden.
  • Wie in 4 dargestellt, können Abstandhalter 160 auf und über der Rippenstruktur 128 ausgebildet werden und im Wesentlichen im rechten Winkel in Bezug auf die Rippenstruktur 128 angeordnet werden. In einer Ausführungsform können die Abstandhalter 160 ein beliebiges Material umfassen, das während der nachfolgenden Bearbeitung der Materialien der Rippenstruktur 128 selektiv ist, wie nachstehend erläutert wird. Wie in 4 weiter dargestellt, kann ein Opfer-Gate-Elektrodenmaterial 152 innerhalb der Abstandhalter 160/zwischen den Abstandhaltern 160 ausgebildet werden und um Abschnitte der Rippenstrukturen 128 zwischen den Abstandhaltern 160 ausgebildet werden. In einer Ausführungsform kann die Opfer-Gate-Elektrodenmaterial 152 um Teile der Rippenstruktur 128 ausgebildet sein, und die Abstandhalter 160 können an beiden Seiten des Opfer-Gate-Elektrodenmaterials 152 vorliegen. Das Opfer-Gate-Elektrodenmaterial 152 kann ein beliebiges Opfermaterial umfassen, einschließlich, aber nicht ausschließlich, Polysilicium. Wie in 6 dargestellt kann ein Teil jeder Rippenstruktur 128 (außerhalb des Opfer-Gate-Elektrodenmaterials 152 und der Abstandhalter 160) entfernt werden, um Teile 112 des Mikroelektroniksubstrats 110 freizulegen und ein erstes Ende 128 1 der Rippenstruktur und ein zweites Ende 128 2 der Rippenstruktur auszubilden (wobei das erste Ende 128 1 der Rippenstruktur nicht konkret dargestellt ist, aber im Wesentlichen spiegelbildlich dem zweiten Ende 128 2 der Rippenstruktur entspricht). Die Teile jeder Rippenstruktur 128 können durch ein beliebiges Verfahren entfernt werden, das auf dem Gebiet der Erfindung bekannt ist, einschließlich, aber nicht ausschließlich, durch ein Trockenätzverfahren Eine Unterschicht-Ätzstopp-Struktur (die als erste Unterschicht-Ätzstopp-Struktur 130 1 und zweite Unterschicht-Ätzstopp-Struktur 130 2 dargestellt ist) kann ausgebildet werden, um an die Rippenstruktur 128 an entgegengesetzten Enden der Rippenstruktur 128 anzugrenzen. Die erste Unterschicht-Ätzstopp-Struktur 130 1 und die zweite Unterschicht-Ätzstopp-Struktur 130 2 können aus einem beliebigen geeigneten Material bestehen, das selektiv in Bezug auf die Opfermaterialschichten 122 n ist, so dass die Opfermaterialschichten 122 n entfernt werden können, ohne dass die erste Unterschicht-Ätzstopp-Struktur 130 1 oder die zweite Unterschicht-Ätzstopp-Struktur 130 2 entfernt werden, wie nachstehend erläutert wird. In einer Ausführungsform können die erste Unterschicht-Ätzstopp-Struktur 130 1 und die zweite Unterschicht-Ätzstopp-Struktur 130 2 aus einem Material bestehen, das eine Struktur für das Aufwachsen von Epitaxiematerial bereitstellt. In einer anderen Ausführungsform der vorliegenden Beschreibung können die erste Unterschicht-Ätzstopp-Struktur 130 1 und die zweite Unterschicht-Ätzstopp-Struktur 130 2 aus demselben Material bestehen wie die Kanalmaterialschicht 124 n. In einer konkreten Ausführungsform können die erste Unterschicht-Ätzstopp-Struktur 130 1 und die zweite Unterschicht-Ätzstopp-Struktur 130 2 demnach durch epitaxiales Aufwachsen von Silicium oder Siliciumgermanium ausgebildet werden, um zu der Kanalmaterialschicht 124 n zu passen. Das epitaxiale Aufwachsen der ersten Unterschicht-Ätzstopp-Struktur 130 1 und der zweiten Unterschicht-Ätzstopp-Struktur 130 2 kann dazu führen, dass die erste Unterschicht-Ätzstopp-Struktur 130 1 und die zweite Unterschicht-Ätzstopp-Struktur 130 2 auch, wie dargestellt, auf dem freiliegenden Teil 112 des Mikroelektroniksubstrats ausgebildet werden.
  • Wie in 7 dargestellt kann eine Source-Struktur 170 angrenzend an eine erste Unterschicht-Ätzstopp-Struktur 130 1 und eine Drain-Struktur 180 angrenzend an eine zweite Unterschicht-Ätzstopp-Struktur 130 2 an entgegengesetzten Enden der Rippenstruktur 128 ausgebildet sein, wie z. B. durch epitaxiales Aufwachsen von Silicium oder Siliciumgermanium. In einer Ausführungsform können die Source-Strukturen 170 oder die Drain-Strukturen 180 n-dotiertes Silicium für eine NMOS-Vorrichtung sein, oder p-dotiertes Silicium/Siliciumgermanium für eine PMOS-Vorrichtung, abhängig von der Art der Vorrichtung für die jeweilige Anwendung. Das Dotieren kann im Zuge des Epitaxieverfahrens durch Implantieren, Plasmadotieren, Feststoffquellendotieren oder andere Verfahren, die auf dem Gebiet der Erfindung bekannt sind, erfolgen.
  • Wie in 8 dargestellt, kann eine dielektrische Zwischenschicht 190 auf dem Mikroelektroniksubstrat 110 über den Source-Strukturen 170, den Drain-Strukturen 180, dem Opfer-Gate-Elektrodenmaterial 152 und den Abstandhaltern 160 ausgebildet werden, wobei die dielektrische Zwischenschicht 190 planarisiert sein kann, wie z. B. durch chemisch-mechanisches Polieren, um das Opfer-Gate-Elektrodenmaterial 152 freizulegen. Wie in 9 dargestellt, kann das Opfer-Gate-Elektrodenmaterial 152 dann zwischen den Abstandhaltermaterialien 160 entfernt werden, wie z. B. durch ein Ätzverfahren.
  • Wie in 10 und 11 (Querschnitt entlang der Linie 11-11 in 10) dargestellt können die Opfermaterialschichten 122 1, 122 2 und 122 3 (siehe 9) selektiv von der Rippenstruktur 128 (siehe 9) zwischen den Kanalmaterialschichten 124 1, 124 2 und 124 3 (siehe 9) entfernt werden, um Kanalnanodrähte zu bilden (als Elemente 120 1, 120 2 und 120 3 dargestellt, können hierin kollektiv als „Kanalnanodrähte 120 n” bezeichnet werden), die sich zwischen der Source-Struktur 170 (siehe 7) und der Drain-Struktur 180 erstrecken mit der ersten Unterschicht-Ätzstopp-Struktur 130 1 zwischen den Kanalnanodrähten 102 n und der Source-Struktur 170 und der zweiten Unterschicht-Ätzstopp-Struktur 130 2 zwischen den Kanalnanodrähten 102 n und der Drain-Struktur 180. Wie dargestellt, können die Kanalnanodrähte 120 n vertikal (z. B. in z-Richtung) ausgerichtet und voneinander beabstandet sein. In einer Ausführungsform können die Opfermaterialschichten 122 1, 122 2, und 122 3 durch ein Nassätzverfahren geätzt werden, welches die Opfermaterialschichten 122 1, 122 2, und 122 3 selektiv entfernt, während die Kanalmaterialschichten 124 1, 124 2 und 124 3 oder die erste Unterschicht-Ätzstopp-Struktur 130 1 oder die zweite Unterschicht-Ätzstopp-Struktur 130 2 nicht geätzt werden. In einer Ausführungsform, in der die Opfermaterialschichten 122 1, 122 2 und 122 3 Silicium sind und die Kanalmaterialschichten 124 1, 124 2, und 124 3 und die erste Unterschicht-Ätzstopp-Struktur 130 1 und die zweite Unterschicht-Ätzstopp-Struktur 130 2 Siliciumgermanium sind, kann das Nassätzen wässrige Hydroxidchemikalien, einschließlich Ammoniumhydroxid und Kaliumhydroxid, umfassen, ohne auf diese beschränkt zu sein. In einer anderen Ausführungsform kann das Siliciumgermanium eher als das Silicium entfernt werden, wobei die erste Unterschicht-Ätzstopp-Struktur 130 1 und die zweite Unterschicht-Ätzstopp-Struktur 130 2 aus Silicium bestehen würden. Die Siliciumgermaniummaterialschichten 124 n können selektiv von der Rippenstruktur zwischen den Siliciummaterialschichten 122 n entfernt werden. In einer Ausführungsform kann das Siliciumgermanium selektiv durch Nassätzen geätzt werden, wodurch das Siliciumgermanium selektiv entfernt wird, während das Silicium nicht geätzt wird, wobei das Nassätzen eine Lösung von Carbonsäure/Salpetersäure/Flusssäure und Lösungen von Zitronensäure/Salpetersäure/Flusssäure umfassen kann, ohne darauf beschränkt zu sein. In manchen Ausführungsformen der Erfindung wird derselbe Silicium/Siliciumgermanium-Stapel verwendet, um sowohl Transistoren mit Siliciumkanalnanodrähten als auch Transistoren mit Siliciumgermaniumnanodrähten auszubilden. In einer anderen Ausführungsform der Erfindung kann die Schichtreihenfolge des Silicium/Siliciumgermanium-Stapels in Abhängigkeit davon variieren, ob Siliciumkanalnanodrähte oder Siliciumgermaniumkanalnanodrähte ausgebildet werden.
  • In einer Ausführungsform können sowohl Silicium- als auch Siliciumgermanium-Kanalnanodrähte 120 n auf demselben Wafer, demselben Nacktchip oder derselben Schaltung vorliegen, wie z. B. als NMOS-Si und PMOS-SiGe in einer Inverterstruktur. In einer Ausführungsform mit NMOS-Si und PMOS-SiGe in derselben Schaltung können die Si-Kanaldicke (SiGe-Zwischenschicht) und die SiGe-Kanaldicke (Si-Zwischenschicht) so ausgewählt werden, dass sie die Schaltungsleitung und/oder die Mindestbetriebsspannung der Schaltung verbessern. In einer Ausführungsform kann die Anzahl an Nanodrähten auf verschiedenen Vorrichtungen in derselben Schaltung durch ein Ätzverfahren verändert werden, um die Schaltungsleitung und/oder die Mindestbetriebsspannung der Schaltung verbessern.
  • Wie in 12 dargestellt kann die Entfernung der Opfermaterialschichten 122 1, 122 2 und 122 3 ohne Unterschicht-Ätzstopp dazu führen, dass die Source-Strukturen 170 und/oder die Drain-Strukturen 180 geätzt oder auf andere Weise beschädigt werden (als Ätzlöcher 132 dargestellt).
  • Wie in 13 dargestellt (Querschnitt entlang Linie 13-13 in 10), kann ein dielektrisches Gate-Material 192 ausgebildet werden, um die Kanalnanodrähte 120 1, 120 2 und 120 3 zwischen den Abstandhaltern 160 zu umgeben. In einer Ausführungsform kann das dielektrische Gate-Material 192 ein high-k-dielektrisches Gate-Material umfassen, wobei die Dielektrizitätskonstante einen höheren Wert als etwa 4 aufweisen kann. Beispiele für high-k-dielektrische Gate-Materials können folgende umfassen, ohne auf diese beschränkt zu sein: Hafniumoxid, Hafniumsiliciumoxid, Lanthanoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Titanoxid, Tantaloxid, Bariumstrontiumtitanioxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumoxid und Bleizinkniobat. In einer Ausführungsform kann das dielektrische Gate-Material 192 im Wesentlichen konform um Kanalnanodrähte 120 1, 120 2 und 120 3 ausgebildet sein und eine im Wesentlichen konforme Schicht auf den Abstandhaltern 160 bilden. Das dielektrische Gate-Material 192 kann unter Anwendung eines beliebigen Verfahrens, das auf dem Gebiet der Erfindung bekannt ist, abgeschieden werden, wie z. B. durch Atomlagenabscheidung (ALD) und verschiedene Ausführungen von chemischem Dampfabscheidungsverfahren (CVD), wie z. B. CVD unter atmosphärischem Druck (APCVD), CVD unter niedrigem Druck (APCVD) und plasmaunterstütztes CVD (PECVD), ohne auf diese beschränkt zu sein.
  • Wie in 14 und 15 (Querschnitt entlang der Linie 15-15 in 14) dargestellt, kann ein Gate-Elektroden-Material 154 dann um die Kanalnanodrähte 120 1, 120 2 und 120 3 ausgebildet werden, um eine Gate-Elektrode 150 zu bilden und so einen mehrfach gestapelten Nanodrahttransistor 100 zu bilden. Das Gate-Elektroden-Material 154 kann ein beliebiges geeignetes leitfähiges Material umfassen, einschließlich, aber nicht ausschließlich, reines Metall und Legierungen von Titan, Wolfram, Tantal, Aluminium, Kupfer, Ruthenium, Cobalt, Chrom, Eisen, Palladium, Molybdän, Mangan, Vanadium, Gold, Silber und Niob. Weniger leitfähige Metallcarbide, wie z. B. Titancarbid, Zirconiumcarbid, Tantalcarbid, Wolframcarbid, können ebenfalls verwendet werden. Das Gate-Elektroden-Material kann auch aus einem Metallnitrid bestehen, wie z. B. Titannitrid und Tantalnitrid, oder einem leitfähigen Metalloxid, wie z. B. Rutheniumoxid. Das Gate-Elektroden-Material kann auch Legierungen mit Seltenerdmetallen umfassen, wie z. B. Terbium und Dysprosium, oder mit Edelmetallen, wie z. B. Platin.
  • Wie in 14 dargestellt, kann der Nanodrahttransistor 100 Folgendes umfassen: den zumindest einen Nanodrahtkanal 120 1, 120 2 und 120 3 mit einem ersten Ende 162 1, 162 2 bzw. 162 3 und einem entgegengesetzten zweiten Ende 164 1, 164 2 bzw. 164 3, und die Source-Struktur 170 in der Nähe des ersten Endes 162 1, 162 2 und 162 3 des zumindest einen Nanodrahtkanals, wobei die erste Unterschicht-Ätzstopp-Struktur 130 1 zwischen der Source-Struktur 170 und dem ersten Ende 162 1, 162 2 und 162 3 des zumindest einen Nanodrahtkanals angeordnet ist, und die Drain-Struktur 180 in der Nähe des zweiten Endes 164 1, 164 2 und 164 3 des zumindest einen Nanodrahtkanals, wobei die zweite Unterschicht-Ätzstopp-Struktur 130 2 zwischen der Drain-Struktur 180 und dem zweiten Ende 164 1, 164 2 und 164 3 des zumindest einen Nanodrahtkanals angeordnet ist. Außerdem kann das dielektrische Gate-Material 192 an den zumindest einen Nanodrahtkanal 120 1, 120 2 und 120 3 zwischen dem ersten Ende 162 1, 162 2 und 162 3 des Nanodrahtkanals und dem zweiten Ende 164 1, 164 2 bzw. 164 3 des Nanodrahtkanals angrenzen. Außerdem kann die Gate-Elektrode 150 an das dielektrische Gate-Material 192 angrenzen. Und weiters kann die Gate-Elektrode 150 an die erste Unterschicht-Ätzstopp-Struktur 130 1 und die zweite Unterschicht-Ätzstopp-Struktur 130 2 angrenzen.
  • Es ist klar, dass eine weitere Verarbeitung durchgeführt werden kann, wie z. B. das Ausbilden von Grabenkontakten 196 auf der Source-Struktur 170 und der Drain-Struktur 180 und dergleichen.
  • 16 zeigt ein Flussdiagramm eines Verfahrens 200 zur Herstellung einer Nanodrahttransistorstruktur gemäß einer Ausführungsform der vorliegenden Beschreibung. Wie in Block 202 angeführt, kann ein Mikroelektroniksubstrat ausgebildet werden. Eine Stapelschicht, die zumindest eine Opfermaterialschicht und zumindest eine Kanalmaterialschicht umfasst, kann auf dem Mikroelektroniksubstrat ausgebildet werden, wie in Block 204 angeführt. Zumindest eine Rippenstruktur kann aus dem Schichtstapel und der Hartmaskenschicht gebildet werden, wie in Block 206 angeführt. Wie in Block 208 angeführt, können zumindest zwei Abstandhalter auf der Rippenstruktur ausgebildet werden. Ein Opfer-Gate-Elektrodenmaterial kann zwischen den zumindest zwei Abstandhaltern ausgebildet werden, wie in Block 210 angeführt. Wie in Block 212 angeführt, kann ein Teil der Rippenstruktur außerhalb des Opfer-Gate-Elektrodenmaterials und der Abstandhalter entfernt werden, um ein erstes Ende der Rippenstruktur und ein entgegengesetztes zweites Ende der Rippenstruktur auszubilden, wie in Block 214 angeführt. Wie in Block 216 angeführt, können eine Source-Struktur und eine Drain-Struktur ausgebildet werden, um an den Unterschicht-Ätzstopp-Strukturen an entgegengesetzten Enden der Rippenstruktur anzugrenzen. Wie in Block 218 angeführt, kann eine dielektrische Zwischenschicht über der Source-Struktur und der Drain-Struktur ausgebildet werden. Das Opfer-Gate-Elektrodenmaterial kann zwischen den Abstandhaltern entfernt werden, wie in Block 220 angeführt. Wie in Block 222 angeführt, können die Opfermaterialschichten zwischen der Kanalmaterialschicht selektiv entfernt werden, um zumindest einen Kanalnanodraht zu bilden. Wie in Block 224 angeführt, kann ein dielektrisches Gate-Material ausgebildet werden, um den Kanalnanodraht zwischen den Abstandhaltern zu umgeben. Ein Gate-Elektroden-Material kann auf dem dielektrischen Gate-Material ausgebildet werden, wie in Block 226 angeführt.
  • 17 zeigt eine Computervorrichtung 300 gemäß einer Ausführung der vorliegenden Beschreibung. Die Computervorrichtung 300 umfasst eine Platine 302. Die Platine 302 kann eine Reihe von Komponenten umfassen, einschließlich, aber nicht ausschließlich, einen Prozessor 304 und zumindest einen Kommunikationschip 306. Der Prozessor 304 ist physisch und elektrisch mit der Platine 302 verbunden. In weiteren Ausführungen ist der Kommunikationschip 306 Teil des Prozessors 304.
  • Abhängig von ihren Anwendungen kann die Computervorrichtung 300 weitere Komponenten umfassen, die physisch und elektrisch mit der Platine 302 verbunden sein können oder nicht. Diese weiteren Komponenten schließen folgende ein, ohne auf diese beschränkt zu sein: flüchtigen Speicher (z. B. DRAM), nicht flüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Graphikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, ein Display, ein Touchscreen-Display, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, eine GPS-Vorrichtung (Globales Positionsbestimmungssystem), einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (z. B. ein Festplattenlaufwerk, eine CD (Compact Disk), eine DVD (Digital Versatile Disk) etc.).
  • Der Kommunikationschip 306 ermöglicht drahtlose Kommunikation zur Übertragung von Daten von der und auf die Computervorrichtung 300. Die Bezeichnung „drahtlos” und ihre Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten unter Nutzung modulierter elektromagnetischer Strahlung über ein nicht festes Medium übertragen. Die Bezeichnung impliziert nicht, dass die mit ihm assoziierten Vorrichtungen keine Drähte enthalten, wenngleich dies in manchen Fällen nicht der Fall ist. Der Kommunikationschip 306 kann eine beliebige Anzahl von Drahtlosstandards oder Protokollen ausführen, einschließlich, aber nicht ausschließlich, WiFi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen von diesen sowie alle anderen Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Computervorrichtung 300 kann eine Vielzahl an Kommunikationschips 306 umfassen. Ein erster Kommunkationschip 306 kann beispielsweise für Drahtloskommunikation kürzerer Reichweite bereitgestellt sein, wie z. B. für WiFi und Bluetooth, während ein zweiter Kommunikationschip 306 für Drahtloskommunikation mit größerer Reichweite dient, wie z. B. für GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO etc.
  • Der Prozessor 304 der Computervorrichtung 300 umfasst einen integrierten-Schaltungs-Nacktchip, der in dem Prozessor 304 aufgenommen ist. In manchen Ausführungen der vorliegenden Beschreibung umfasst der integrierte-Schaltungs-Nacktchip des Prozessors eine oder mehrere solche Vorrichtungen, wie z. B. Nanodrahttransistoren, die gemäß Ausführungen der vorliegenden Beschreibung aufgebaut sind. Die Bezeichnung „Prozessor” bezieht sich auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung, die/der elektronische Daten aus Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuformen, die in Registern und/oder Speichern gespeichert werden können.
  • Der Kommunikationschip 306 umfasst auch einen integrierte-Schaltungs-Nacktchip, der Teil des Kommunikationschips 306 ist. Gemäß einer anderen Ausführung der vorliegenden Beschreibung umfasst der integrierte-Schaltungs-Nacktchip des Kommunikationschips eine oder mehrere Vorrichtungen, wie z. B. Nanodrahttransistoren, die gemäß Ausführungen der vorliegenden Beschreibung aufgebaut sind.
  • In weiteren Ausführungen kann eine weitere Komponente, die in der Computervorrichtung 300 aufgenommen ist, einen integrierten Schaltungsnacktchip umfassen, der eine oder mehrere Vorrichtungen umfasst, wie z. B. Nanodrahttransistoren, die gemäß Ausführungen der vorliegenden Beschreibung aufgebaut sind.
  • In unterschiedlichen Ausführungen kann es sich bei der Computervorrichtung 300 um einen Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet einen Personal Digital Assistant (PDA), einen ultramobilen PC, ein Mobiltelefon, einen Desktop-Computer, einen Server, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Entertainment-Steuereinheit, eine Digitalkamera, einen tragbaren Musikplayer oder einen digitalen Videorecorder handeln. In weiteren Ausführungen kann es sich bei der Computervorrichtung 300 um eine beliebige andere elektronische Vorrichtung handeln, die Daten verarbeitet.
  • Es ist klar, dass der Gegenstand der vorliegenden Beschreibung nicht notwendigerweise auf die konkreten Anwendungen beschränkt ist, die in den 1 bis 17 dargestellt sind. Der Gegenstand kann auch für andere mikroelektronische Vorrichtungs- und Anordnungsanwendungen sowie geeignete Transistoranwendungen angewandt werden, wie Fachleuten auf dem Gebiet der Erfindung klar ist.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen, wobei Beispiel 1 ein Nanodrahttransistor ist, der Folgendes umfasst: zumindest einen Nanodrahtkanal mit einem ersten Ende und einem entgegengesetzten zweiten Ende; eine Source-Struktur in der Nähe des ersten Endes des zumindest einen Nanodrahts, wobei eine erste Unterschicht-Ätzstopp-Struktur zwischen der Source-Struktur und dem ersten Ende des zumindest einen Nanodrahts angeordnet ist, und eine Drain-Struktur in der Nähe des zweiten Endes des zumindest einen Nanodrahts, wobei eine zweite Unterschicht-Ätzstopp-Struktur zwischen der Drain-Struktur und dem zweiten Ende des zumindest einen Nanodrahts angeordnet ist.
  • In Beispiel 2 kann der Gegenstand aus Beispiel 1 gegebenenfalls Folgendes umfassen: ein dielektrische Gate-Material, das an den Nanodrahtkanal zwischen dem ersten Ende des Nanodrahtkanals und dem zweiten Ende des Nanodrahtkanals angrenzt.
  • In Beispiel 3 kann der Gegenstand aus Beispiel 2 gegebenenfalls Folgendes umfassen: ein Gate-Elektroden-Material, das an das dielektrische Gate-Material angrenzt.
  • In Beispiel 4 kann der Gegenstand aus Beispiel 3 gegebenenfalls Folgendes umfassen: das Gate-Elektroden-Material, das an die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur angrenzt.
  • In Beispiel 5 kann der Gegenstand aus einem der Beispiele 1 bis 4 gegebenenfalls Folgendes umfassen: den Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur, die alle aus demselben Material bestehen.
  • In Beispiel 6 kann der Gegenstand aus einem der Beispiele 1 bis 4 gegebenenfalls Folgendes umfassen: den Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur, die aus Siliciumgermanium bestehen.
  • In Beispiel 7 kann der Gegenstand aus einem der Beispiele 1 bis 4 gegebenenfalls Folgendes umfassen: den Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur, die aus Silicium bestehen.
  • In Beispiel 8 kann in Bezug auf den Gegenstand aus einem der Beispiele 1 bis 7 der zumindest eine Nanodrahtkanal eine Vielzahl von Nanodrahtkanälen umfassen, die auf einem Mikroelektroniksubstrat ausgebildet sind, wobei die Nanodrahtkanäle voneinander beabstandet vorliegen.
  • In Beispiel 9 kann ein Verfahren zur Ausbildung einer Mikroelektronikstruktur Folgendes umfassen: das Ausbilden einer Rippenstruktur auf einem Mikroelektroniksubstrat, wobei die Rippenstruktur zumindest eine Opfermaterialschicht abwechselnd mit zumindest einer Kanalmaterialschicht umfasst; das Ausbilden von zumindest zwei Abstandhaltern auf der Rippenstruktur; das Ausbilden eines Opfer-Gate-Elektroden-Materials zwischen den zumindest zwei Abstandhaltern; das Entfernen eines Teils der Rippenstruktur außerhalb des Opfer-Gate-Elektroden-Materials und der Abstandhalter zur Ausbildung eines ersten Endes der Rippenstruktur und eines entgegengesetzten zweiten Endes der Rippenstruktur; das Ausbilden von Unterschicht-Ätzstopp-Strukturen, die an das erste Ende und das zweite Ende der Rippenstruktur angrenzen; und das Ausbilden einer Source-Struktur und einer Drain-Struktur, die an die Unterschicht-Ätzstopp-Strukturen an entgegengesetzten Enden der Rippenstruktur angrenzen.
  • In Beispiel 10 kann der Gegenstand aus Beispiel 9 gegebenenfalls Folgendes umfassen: das Ausbilden einer dielektrischen Zwischenschicht über der Source-Struktur und der Drain-Struktur; das Entfernen des Opfer-Gate-Elektroden-Materials zwischen den Abstandhaltern und das selektive Entfernen der Opfermaterialschichten zwischen den Kanalmaterialschichten, um zumindest einen Kanalnanodraht zu bilden.
  • In Beispiel 11 kann der Gegenstand aus Beispiel 10 gegebenenfalls Folgendes umfassen: das Ausbilden eines dielektrischen Gate-Materials, um den Kanalnanodraht zwischen den Abstandhaltern zu umgeben und das Ausbilden eines Gate-Elektroden-Materials auf dem dielektrischen Gate-Material.
  • In Beispiel 12 kann der Gegenstand aus einem der Beispiele 9 bis 11 gegebenenfalls Folgendes umfassen: das Ausbilden der Rippenstruktur auf dem Mikroelektroniksubstrat durch das Ausbilden eines Mikroelektroniksubstrats; das Ausbilden einer Stapelschicht, die zumindest ein Opferelektrodenmaterial abwechselnd mit zumindest einer Kanalmaterialschicht umfasst; und das Ausbilden von zumindest einer Rippenstruktur aus dem Schichtstapel.
  • In Beispiel 13 kann der Gegenstand aus einem der Beispiele 9 bis 12 gegebenenfalls Folgendes umfassen: die Kanalmaterialschicht, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur, die alle aus demselben Material bestehen.
  • In Beispiel 14, kann der Gegenstand aus einem der Beispiele 9 bis 12 gegebenenfalls Folgendes umfassen: die Kanalmaterialschicht, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur, die alle aus Siliciumgermanium bestehen.
  • In Beispiel 15, kann der Gegenstand aus einem der Beispiele 9 bis 12 gegebenenfalls Folgendes umfassen: die Kanalmaterialschicht, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur, die alle aus Silicium bestehen.
  • In Beispiel 16 kann eine Computervorrichtung eine Platine umfassen, die zumindest eine Komponente umfasst, wobei die zumindest eine Komponente zumindest eine mikroelektronische Struktur umfasst, die zumindest einen Nanodrahttransistor umfasst, der Folgendes umfasst: zumindest einen Nanodrahtkanal mit einem ersten Ende und einem entgegengesetzten zweiten Ende; eine Source-Struktur in der Nähe des ersten Endes des zumindest einen Nanodrahts, wobei eine erste Unterschicht-Ätzstopp-Struktur zwischen der Source-Struktur und dem ersten Ende des zumindest einen Nanodrahts angeordnet ist, und eine Drain-Struktur in der Nähe des zweiten Endes des zumindest einen Nanodrahts, wobei eine zweite Unterschicht-Ätzstopp-Struktur zwischen der Drain-Struktur und dem zweiten Ende des zumindest einen Nanodrahts angeordnet ist.
  • In Beispiel 17 kann der Gegenstand aus Beispiel 16 gegebenenfalls Folgendes umfassen: ein dielektrisches Gate-Material, das an den Nanodrahtkanal zwischen dem ersten Ende und dem zweiten Ende des Nanodrahtkanals angrenzt.
  • In Beispiel 18 kann der Gegenstand aus Beispiel 17 gegebenenfalls Folgendes umfassen: ein Gate-Elektroden-Material, das an das dielektrische Gate-Material angrenzt.
  • In Beispiel 19 kann der Gegenstand aus Beispiel 18 gegebenenfalls Folgendes umfassen: das Gate-Elektroden-Material, das an die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur angrenzt.
  • In Beispiel 20 kann der Gegenstand aus einem der Beispiele 16 bis 19 gegebenenfalls Folgendes umfassen: den Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur, die alle aus demselben Material bestehen.
  • In Beispiel 21, kann der Gegenstand aus einem der Beispiele 16 bis 19 gegebenenfalls Folgendes umfassen: den Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur, die alle aus Siliciumgermanium bestehen.
  • In Beispiel 22, kann der Gegenstand aus einem der Beispiele 16 bis 19 gegebenenfalls Folgendes umfassen: den Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur, die alle aus Silicium bestehen.
  • In Beispiel 23 umfasst der Gegenstand aus zumindest einem der Beispiele 16 bis 22 den zumindest einen Nanodrahtkanal, der eine Vielzahl von Nanodrahtkanälen umfassen kann, die auf einem Mikroelektroniksubstrat ausgebildet sind, wobei die Nanodrahtkanäle voneinander beabstandet vorliegen.
  • Nach ausführlicher Erläuterung der vorliegenden Beschreibung ist klar, dass die vorliegende Beschreibung, die durch die beigefügten Ansprüche definiert ist, nicht auf die konkreten Details, die in der obigen Beschreibung angeführt sind, einzuschränken ist, da viele offensichtliche Variationen davon möglich sind, ohne von Wesen oder Schutzumfang der Erfindung abzuweichen.

Claims (23)

  1. Nanodrahttransistor, der Folgendes umfasst: zumindest einen Nanodrahtkanal mit einem ersten Ende und einem entgegengesetzten zweiten Ende; eine Source-Struktur in der Nähe des ersten Endes des zumindest einen Nanodrahts, wobei eine erste Unterschicht-Ätzstopp-Struktur zwischen der Source-Struktur und dem ersten Ende des zumindest einen Nanodrahts angeordnet ist; und eine Drain-Struktur in der Nähe des zweiten Endes des zumindest einen Nanodrahts, wobei eine zweite Unterschicht-Ätzstopp-Struktur zwischen der Drain-Struktur und dem zweiten Ende des zumindest einen Nanodrahts angeordnet ist.
  2. Nanodrahttransistor nach Anspruch 1, der ferner ein dielektrisches Gate-Material umfasst, das an den Nanodrahtkanal zwischen dem ersten Ende und dem zweiten Ende des Nanodrahtkanals angrenzt.
  3. Nanodrahttransistor nach Anspruch 2, das ferner ein Gate-Elektroden-Material umfasst, das an das dielektrische Gate-Material angrenzt.
  4. Nanodrahttransistor nach Anspruch 3, worin das Gate-Elektroden-Material an die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur angrenzt.
  5. Nanodrahttransistor nach einem der Ansprüche 1 bis 4, worin der Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur aus demselben Material bestehen.
  6. Nanodrahttransistor nach einem der Ansprüche 1 bis 4, worin der Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur aus Siliciumgermanium bestehen.
  7. Nanodrahttransistor nach einem der Ansprüche 1 bis 4, worin der Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur aus Silicium bestehen.
  8. Nanodrahttransistor nach Anspruch 1, worin der zumindest eine Nanodrahtkanal eine Vielzahl von Nanodrahtkanälen umfasst, die auf einem Mikroelektroniksubstrat ausgebildet sind, wobei die Nanodrahtkanäle voneinander beabstandet sind.
  9. Verfahren zur Ausbildung einer Mikroelektronikstruktur, das Folgendes umfasst: das Ausbilden einer Rippenstruktur auf einem Mikroelektroniksubstrat, wobei die Rippenstruktur zumindest eine Opfermaterialschicht abwechselnd mit zumindest einer Kanalmaterialschicht umfasst; das Ausbilden von zumindest zwei Abstandhaltern auf der Rippenstruktur; das Ausbilden eines Opfer-Gate-Elektroden-Materials zwischen den zumindest zwei Abstandhaltern; das Entfernen eines Teils der Rippenstruktur außerhalb des Opfer-Gate-Elektroden-Materials und der Abstandhalter zur Ausbildung eines ersten Endes der Rippenstruktur und eines entgegengesetzten zweiten Endes der Rippenstruktur; das Ausbilden von Unterschicht-Ätzstopp-Strukturen, die an das erste Ende und das zweite Ende der Rippenstruktur angrenzen; und das Ausbilden einer Source-Struktur und einer Drain-Struktur, die an die Unterschicht-Ätzstopp-Strukturen an entgegengesetzten Enden der Rippenstruktur angrenzen.
  10. Verfahren nach Anspruch 9, das ferner Folgendes umfasst: das Ausbilden einer dielektrischen Zwischenschicht über der Source-Struktur und der Drain-Struktur; das Entfernen des Opfer-Gate-Elektroden-Materials zwischen den Abstandhaltern; und das selektive Entfernen der Opfermaterialschichten zwischen den Kanalmaterialschichten zur Ausbildung des zumindest einen Kanalnanodrahts.
  11. Verfahren nach Anspruch 10, das ferner Folgendes umfasst: das Ausbilden eines dielektrischen Gate-Materials, um den Kanalnanodraht zwischen den Abstandhaltern zu umgeben, und das Ausbilden eines Gate-Elektroden-Materials auf dem dielektrischen Gate-Material.
  12. Verfahren nach Anspruch 9, worin das Ausbilden der Rippenstruktur auf dem Mikroelektroniksubstrat Folgendes umfasst, wobei die Rippenstruktur zumindest eine Opfermaterialschicht abwechselnd mit zumindest einer Kanalmaterialschicht umfasst: das Ausbilden eines Mikroelektroniksubstrats; das Ausbilden einer Stapelschicht, die zumindest eine Opfermaterialschicht abwechselnd mit zumindest einer Kanalmaterialschicht umfasst; und das Ausbilden zumindest einer Rippenstruktur aus dem Schichtstapel.
  13. Verfahren nach einem der Ansprüche 9 bis 12, worin die Kanalmaterialschicht, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur aus demselben Material bestehen.
  14. Verfahren nach einem der Ansprüche 9 bis 12, worin die Kanalmaterialschicht, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur aus Siliciumgermanium bestehen.
  15. Verfahren nach einem der Ansprüche 9 bis 12, worin die Kanalmaterialschicht, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur aus Silicium bestehen.
  16. Computervorrichtung, die Folgendes umfasst: eine Platine, die zumindest eine Komponente umfasst; wobei die zumindest eine Komponente zumindest eine mikroelektronische Struktur umfasst, die zumindest einen Nanodrahttransistor umfasst, der Folgendes umfasst: zumindest einen Nanodrahtkanal mit einem ersten Ende und einem entgegengesetzten zweiten Ende; eine Source-Struktur in der Nähe des ersten Endes des zumindest einen Nanodrahts, wobei eine erste Unterschicht-Ätzstopp-Struktur zwischen der Source-Struktur und dem ersten Ende des zumindest einen Nanodrahts angeordnet ist, und eine Drain-Struktur in der Nähe des zweiten Endes des zumindest einen Nanodrahts, wobei eine zweite Unterschicht-Ätzstopp-Struktur zwischen der Drain-Struktur und dem zweiten Ende des zumindest einen Nanodrahts angeordnet ist.
  17. Computervorrichtung nach Anspruch 16, die ferner ein dielektrisches Gate-Material umfasst, das an den Nanodrahtkanal zwischen dem ersten Ende und dem zweiten Ende des Nanodrahtkanals angrenzt.
  18. Computervorrichtung nach Anspruch 17, die ferner ein Gate-Elektroden-Material umfasst, das an das dielektrische Gate-Material angrenzt.
  19. Computervorrichtung nach Anspruch 18, worin das Gate-Elektroden-Material an die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur angrenzt.
  20. Computervorrichtung nach einem der Ansprüche 16 bis 19, worin der Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur aus demselben Material bestehen.
  21. Computervorrichtung nach einem der Ansprüche 16 bis 19, worin der Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur aus Siliciumgermanium bestehen.
  22. Computervorrichtung nach einem der Ansprüche 16 bis 19, worin der Nanodrahtkanal, die erste Unterschicht-Ätzstopp-Struktur und die zweite Unterschicht-Ätzstopp-Struktur aus Silicium bestehen.
  23. Computervorrichtung nach Anspruch 16, worin der zumindest eine Nanodrahtkanal eine Vielzahl von Nanodrahtkanälen umfasst, die auf einem Mikroelektroniksubstrat ausgebildet sind, wobei die Nanodrahtkanäle voneinander beabstandet sind.
DE112013006527.4T 2013-03-15 2013-03-15 Nanodrahttransistor mit Unterschicht-Ätzstopps Granted DE112013006527T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/031964 WO2014142952A1 (en) 2013-03-15 2013-03-15 Nanowire transistor with underlayer etch stops

Publications (1)

Publication Number Publication Date
DE112013006527T5 true DE112013006527T5 (de) 2015-10-15

Family

ID=51523559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013006527.4T Granted DE112013006527T5 (de) 2013-03-15 2013-03-15 Nanodrahttransistor mit Unterschicht-Ätzstopps

Country Status (7)

Country Link
US (3) US9064944B2 (de)
KR (1) KR102037304B1 (de)
CN (1) CN105051905B (de)
DE (1) DE112013006527T5 (de)
GB (1) GB2526457B (de)
SG (1) SG11201505765SA (de)
WO (1) WO2014142952A1 (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559160B2 (en) * 2011-12-23 2017-01-31 Intel Corporation Common-substrate semiconductor devices having nanowires or semiconductor bodies with differing material orientation or composition
US9064944B2 (en) 2013-03-15 2015-06-23 Intel Corporation Nanowire transistor with underlayer etch stops
US11404325B2 (en) 2013-08-20 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon and silicon germanium nanowire formation
US9184269B2 (en) * 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US9287358B2 (en) * 2014-03-21 2016-03-15 International Business Machines Corporation Stressed nanowire stack for field effect transistor
US9209095B2 (en) * 2014-04-04 2015-12-08 International Business Machines Corporation III-V, Ge, or SiGe fin base lateral bipolar transistor structure and method
US9917169B2 (en) 2014-07-02 2018-03-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of formation
US9306019B2 (en) * 2014-08-12 2016-04-05 GlobalFoundries, Inc. Integrated circuits with nanowires and methods of manufacturing the same
US9614056B2 (en) * 2014-10-28 2017-04-04 Globalfoundries Inc. Methods of forming a tri-gate FinFET device
US9653287B2 (en) * 2014-10-30 2017-05-16 Samsung Electronics Co., Ltd. S/D connection to individual channel layers in a nanosheet FET
US9780166B2 (en) * 2015-03-30 2017-10-03 International Business Machines Corporation Forming multi-stack nanowires using a common release material
US9893161B2 (en) 2015-04-22 2018-02-13 Tokyo Electron Limited Parasitic capacitance reduction structure for nanowire transistors and method of manufacturing
US10084085B2 (en) * 2015-06-11 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same
US9647071B2 (en) 2015-06-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET structures and methods of forming the same
US9853101B2 (en) 2015-10-07 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Strained nanowire CMOS device and method of forming
US9660027B2 (en) 2015-10-20 2017-05-23 Globalfoundries Inc. Expitaxially regrown heterostructure nanowire lateral tunnel field effect transistor
US9496263B1 (en) * 2015-10-23 2016-11-15 International Business Machines Corporation Stacked strained and strain-relaxed hexagonal nanowires
US9755034B2 (en) 2015-10-27 2017-09-05 Samsung Electronics Co., Ltd. Semiconductor device having nanowire
US9899387B2 (en) 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9704962B1 (en) * 2015-12-16 2017-07-11 Globalfoundries Inc. Horizontal gate all around nanowire transistor bottom isolation
CN108369957B (zh) * 2015-12-24 2022-03-01 英特尔公司 形成用于纳米线设备结构的自对准垫片的方法
US10157992B2 (en) * 2015-12-28 2018-12-18 Qualcomm Incorporated Nanowire device with reduced parasitics
US9755017B1 (en) 2016-03-01 2017-09-05 International Business Machines Corporation Co-integration of silicon and silicon-germanium channels for nanosheet devices
US9653547B1 (en) * 2016-03-17 2017-05-16 International Business Machines Corporation Integrated etch stop for capped gate and method for manufacturing the same
TWI686351B (zh) 2016-04-01 2020-03-01 聯華電子股份有限公司 奈米線電晶體及其製作方法
KR102514620B1 (ko) * 2016-04-28 2023-03-29 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102506426B1 (ko) * 2016-06-07 2023-03-08 삼성전자주식회사 반도체 소자
US10236362B2 (en) 2016-06-30 2019-03-19 International Business Machines Corporation Nanowire FET including nanowire channel spacers
US9620590B1 (en) 2016-09-20 2017-04-11 International Business Machines Corporation Nanosheet channel-to-source and drain isolation
US20190214460A1 (en) * 2016-09-30 2019-07-11 Intel Corporation Fabricating nanowire transistors using directional selective etching
CN111370489A (zh) * 2016-11-21 2020-07-03 华为技术有限公司 一种场效应晶体管及其制作方法
US10170378B2 (en) * 2016-11-29 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate all-around semiconductor device and manufacturing method thereof
KR102564325B1 (ko) * 2017-01-04 2023-08-07 삼성전자주식회사 다수의 채널 영역을 가지는 반도체 장치
US10170584B2 (en) * 2017-01-27 2019-01-01 International Business Machines Corporation Nanosheet field effect transistors with partial inside spacers
US9881998B1 (en) * 2017-02-02 2018-01-30 International Business Machines Corporation Stacked nanosheet field effect transistor device with substrate isolation
WO2018182655A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Removal of a bottom-most nanowire from a nanowire device stack
KR102400558B1 (ko) * 2017-04-05 2022-05-20 삼성전자주식회사 반도체 소자
US10475902B2 (en) * 2017-05-26 2019-11-12 Taiwan Semiconductor Manufacturing Co. Ltd. Spacers for nanowire-based integrated circuit device and method of fabricating same
US11205715B2 (en) 2017-08-21 2021-12-21 Intel Corporation Self-aligned nanowire
US10672742B2 (en) * 2017-10-26 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10243061B1 (en) 2017-11-15 2019-03-26 International Business Machines Corporation Nanosheet transistor
WO2019132871A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Etchstop regions in fins of semiconductor devices
KR102471539B1 (ko) 2017-12-27 2022-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11411096B2 (en) * 2017-12-28 2022-08-09 Intel Corporation Source electrode and drain electrode protection for nanowire transistors
CN110729189B (zh) * 2018-07-17 2023-06-30 中芯国际集成电路制造（天津）有限公司 半导体器件及其制造方法
CN109599335A (zh) * 2018-12-27 2019-04-09 中国科学院微电子研究所 环栅纳米线晶体管及其制备方法
US11756997B2 (en) * 2019-10-31 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same
US11664420B2 (en) 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN111799331A (zh) * 2020-04-28 2020-10-20 中国科学院微电子研究所 一种半导体器件及其制作方法、集成电路及电子设备
KR20220020715A (ko) 2020-08-12 2022-02-21 삼성전자주식회사 집적회로 소자
US11588050B2 (en) * 2020-08-31 2023-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Backside contact
CN116601774A (zh) * 2021-01-13 2023-08-15 华为技术有限公司 一种存储器、环栅场效应晶体管以及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471173B1 (ko) * 2003-05-15 2005-03-10 삼성전자주식회사 다층채널을 갖는 트랜지스터 및 그 제조방법
KR100585157B1 (ko) * 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
KR100971587B1 (ko) * 2008-02-28 2010-07-20 전북대학교산학협력단 정렬된 나노와이어의 제조방법 및 나노와이어 응용소자
JP2011187901A (ja) 2010-03-11 2011-09-22 Canon Inc 半導体デバイスの製造方法
US8835231B2 (en) 2010-08-16 2014-09-16 International Business Machines Corporation Methods of forming contacts for nanowire field effect transistors
US8530980B2 (en) * 2011-04-27 2013-09-10 United Microelectronics Corp. Gate stack structure with etch stop layer and manufacturing process thereof
KR101692362B1 (ko) 2011-06-22 2017-01-05 삼성전자 주식회사 식각 정지 절연막을 이용한 반도체 장치의 제조 방법
WO2013095651A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Non-planar gate all-around device and method of fabrication thereof
US9012284B2 (en) * 2011-12-23 2015-04-21 Intel Corporation Nanowire transistor devices and forming techniques
US8679902B1 (en) * 2012-09-27 2014-03-25 International Business Machines Corporation Stacked nanowire field effect transistor
KR102003276B1 (ko) * 2013-02-14 2019-07-24 삼성전자 주식회사 반도체 소자 제조 방법
US9064944B2 (en) 2013-03-15 2015-06-23 Intel Corporation Nanowire transistor with underlayer etch stops

Also Published As

Publication number Publication date
GB2526457A (en) 2015-11-25
US20150221744A1 (en) 2015-08-06
US9385221B2 (en) 2016-07-05
CN105051905B (zh) 2018-10-23
US20140264280A1 (en) 2014-09-18
KR20150130269A (ko) 2015-11-23
WO2014142952A1 (en) 2014-09-18
US20160284821A1 (en) 2016-09-29
US9064944B2 (en) 2015-06-23
GB201513903D0 (en) 2015-09-23
CN105051905A (zh) 2015-11-11
KR102037304B1 (ko) 2019-10-29
SG11201505765SA (en) 2015-08-28
GB2526457B (en) 2018-08-22
US9614060B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
DE112013006527T5 (de) Nanodrahttransistor mit Unterschicht-Ätzstopps
DE112013006525T5 (de) Herstellung eines Nanodrahttransistors Hartmaskenschichten
DE112011106004B4 (de) Halbleiterstruktur und Verfahren zum Herstellen einer CMOS-Nanodraht-Halbleiterstruktur
DE112011106006B4 (de) Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren
DE112011106031B4 (de) Einaxial gespannte Nanodrahtstrukturen
DE112011106052B4 (de) Integration von dielektrischen Multigate-Transistoren in einen Tri-Gate-Prozess (FINFET)
DE112011106033B4 (de) Halbleiterbauelemente mit einer aktiven Germaniumschicht mit darunterliegender Diffusionssperrschicht
DE102019121697A1 (de) Integrierte Gate-Rundum-Schaltungsstrukturen mit asymmetrischen Source- und Drain-Kontaktstrukturen
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE112013006642T5 (de) Leckageverringerungsstrukturen für Nanodraht-Transistoren
DE112016007104T5 (de) Dual-finne-endkappe für selbstjustierte (sage) architekturen
DE112011105979T5 (de) Halbleiterbauelement mit isolierten Gehäuseteilen
DE112011105996T5 (de) Halbleiterbauelement mit einem verengten Halbleiterkörper und Verfahren zum Ausbilden von Halbleiterkörpern variierender Breite
DE112011105926T5 (de) Belastungskompensation in Transistoren
DE112015006962T5 (de) Hybride tri-gate- und nanodraht-cmos-vorrichtungsarchitektur
DE112011106049T5 (de) Variable Gatebreite für Gate-All-Around-Transistoren
DE112011105973T5 (de) Halbleitervorrichtung mit metallischen Quellen- und Senkenregionen
DE102019132137A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit oxid-teilfinnen
DE102021121273A1 (de) Herstellung von gate-all-around-integrierte-schaltung-strukturen mit vor-abstandshalter-abscheidung-geschnittenen gates
DE112013007051T5 (de) CMOS-kompatible Polyzid-Sicherungsstruktur und Verfahren zum Herstellen selbiger
DE102020128647A1 (de) Gate-all-around-integrierte-schaltungs-strukturen mit isolatorsubstrat
DE112011105965T5 (de) Transistoren mit verformtem Kanalbereich unter Verwendung von Source- und Drain-Spannungserzeugern und System mit denselben
DE112015007222T5 (de) Transistor mit einem zugbelasteten Germanium Kanal
DE102020128905A1 (de) Esd-diode-lösung für nanobandarchitekturen
DE102020130198A1 (de) Kointegrierte hochleistungs-nanoband-transistoren und hochvolt-finfet-vorrichtungen mit dickem gate

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: SONY CORPORATION, JP

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division