CN110729189B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110729189B
CN110729189B CN201810786481.1A CN201810786481A CN110729189B CN 110729189 B CN110729189 B CN 110729189B CN 201810786481 A CN201810786481 A CN 201810786481A CN 110729189 B CN110729189 B CN 110729189B
Authority
CN
China
Prior art keywords
layer
channel
side wall
source
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810786481.1A
Other languages
English (en)
Other versions
CN110729189A (zh
Inventor
张海洋
纪世良
钟伯琛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810786481.1A priority Critical patent/CN110729189B/zh
Publication of CN110729189A publication Critical patent/CN110729189A/zh
Application granted granted Critical
Publication of CN110729189B publication Critical patent/CN110729189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明提供一种半导体器件及其制造方法，所述制造方法中，通过回刻蚀所述虚拟栅极结构两侧的鳍片，使所述牺牲层短于所述沟道层而在相邻两层沟道层之间形成凹槽，然后在凹槽中形成覆盖牺牲层的间隔侧墙，并在虚拟栅极结构两侧外延生长源漏外延层后去除虚拟栅极结构和牺牲层，以暴露出沟道层，然后形成覆盖所述沟道层的侧壁上的保护侧墙；利用保护侧墙对所述沟道层侧壁的保护来提供工艺空间，以对所述沟道层和所述间隔侧墙进行修剪，通过多次对沟道层和间隔侧墙的修剪，可以形成向所述源漏外延层逐渐变粗的纳米线沟道结构，能够增加沟道的有效宽度以及有效面积，有效降低源漏区的电阻，提高器件的栅控能力以及输出电流特性。

Description

半导体器件及其制造方法
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件及其制造方法。
背景技术
随着集成电路行业的不断发展，集成芯片的关键尺寸也遵照摩尔定律不断缩小，对于集成芯片的器件结构的要求也越来越高。在先进的集成芯片中，传统的平面结构的器件已经难以满足电路设计的要求。因此非平面结构的器件也应运而生，例如具有围栅(Gate-all-around,GAA)结构的半导体器件就是其中一种，器件的沟道被器件的栅极包围环绕，而且仅被栅极控制，能够有效地限制短沟道效应(Short channel effect)，有利于不断缩小器件尺寸。但目前的围栅半导体器件的性能仍需要进一步提高。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够提高器件性能。
为了实现上述目的，本发明提供一种半导体器件的制造方法，包括以下步骤：
形成立于一半导体衬底上的鳍片，所述鳍片包括交替层叠的牺牲层和沟道层；
在所述鳍片的部分区域上形成虚拟栅极结构；
回刻蚀所述虚拟栅极结构两侧的鳍片，使所述牺牲层短于所述沟道层，以在相邻两层沟道层之间形成凹槽；
形成覆盖在所述凹槽中的牺牲层表面上的间隔侧墙；
在所述虚拟栅极结构两侧的半导体衬底上外延生长源漏外延层，所述源漏外延层覆盖所述间隔侧墙和沟道层；
去除所述虚拟栅极结构以及所述虚拟栅极结构底部的部分层或者全部层的所述牺牲层，以暴露出相应的所述沟道层；
形成覆盖所述沟道层的侧壁上的保护侧墙；
对所述沟道层和所述间隔侧墙的表面进行修剪，形成向所述源漏外延层逐渐变粗的纳米线沟道结构。
可选的，所述沟道层的材质为硅、锗、硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗硼镓铟、碳硅、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅磷锑砷、砷化镓、锑化铟、磷化镓、锑化镓、砷铟化铝、铟砷化镓、磷化锑镓或磷化铟；所述牺牲层的材质为硅、锗、硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗硼镓铟、碳硅、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅磷锑砷、砷化镓、锑化铟、磷化镓、锑化镓、砷铟化铝、铟砷化镓、磷化锑镓或磷化铟。
可选的，从所述鳍片的底部至所述鳍片的顶部的沟道层越来越厚。
可选的，所述鳍片中的各层所述牺牲层中，至少最靠近所述半导体衬底的牺牲层是掺杂的。
可选的，回刻蚀所述虚拟栅极结构两侧的鳍片之前，还在所述虚拟栅极结构的侧壁上形成栅极侧墙。
可选的，回刻蚀所述虚拟栅极结构两侧的鳍片以形成所述凹槽的步骤包括:
回刻蚀所述虚拟栅极结构两侧的鳍片，使所述鳍片侧向变短；
回刻蚀所述鳍片中的牺牲层至少至所述栅极侧墙中，使所述牺牲层短于所述沟道层，以形成所述凹槽。
可选的，回刻蚀所述鳍片中的牺牲层至所述虚拟栅极结构的侧壁。
可选的，去除所述虚拟栅极结构以及所述牺牲层，以暴露出所述沟道层的步骤包括：
沉积一层间介质层，所述层间介质层覆盖所述源漏外延层、虚拟栅极结构以及鳍片；
平坦化所述层间介质层至暴露出所述虚拟栅极结构的顶部；
刻蚀去除所述虚拟栅极结构，以形成栅极沟槽；
去除所述栅极沟槽中的部分层或者全部层的所述牺牲层，以暴露出所述沟道层。
可选的，在对所述沟道层和所述间隔侧墙的表面进行修剪完成后，还包括：
去除所述保护侧墙；
至少在所述栅极沟槽中形成覆盖着在所述间隔侧墙的侧壁以及所述沟道层的端部上的补充侧墙；
在所述栅极沟槽中形成金属栅极结构。
可选的，所述补充侧墙还覆盖在所述栅极沟槽中的所述栅极侧墙的侧壁上。
可选的，对所述沟道层和所述间隔侧墙的表面进行修剪，形成向所述源漏外延层逐渐变粗的沟道的步骤包括：
(a)对所述沟道层进行修剪，使所述沟道层在垂直于所述半导体衬底的方向上变薄；
(b)对所述间隔侧墙、保护侧墙以及所述栅极侧墙进行修剪，以暴露出所述沟道层的部分端部；
(c)重复(a)和(b)，直至形成要求的纳米线沟道结构，所述纳米线沟道结构向所述源漏外延层逐渐变粗。
本发明还提供一种半导体器件，包括：
半导体衬底；
层叠设置在所述半导体衬底之上的多条纳米线沟道结构，相邻两条所述纳米线沟道结构之间有间隙，且每条所述纳米线沟道结构向两端逐渐变粗；
源漏外延层，位于所述半导体衬底上并连接所述多条纳米线沟道结构的两端；
间隔侧墙，设置在所述间隙处的所述源漏外延层的侧壁上。
可选的，所述的半导体器件还包括栅极侧墙，所述栅极侧墙覆盖在所述源漏外延层的部分侧壁上，且顶面高出所述源漏外延层的顶面。
可选的，所述间隔侧墙与其上下两侧的所述纳米线沟道结构之间有缝隙，所述半导体器件还包括补充侧墙，所述补充侧墙覆盖在所述栅极侧墙和所述间隔侧墙的侧壁上，并填满所述缝隙。
可选的，所述的半导体器件还包括填充于所述补充侧墙之间的栅极结构，所述栅极结构还包围在每条所述纳米线沟道结构的表面上。
可选的，所述栅极结构为多晶硅栅极结构或者高K金属栅极结构。
与现有技术相比，本发明的技术方案具有以下技术效果：
1、本发明的半导体器件的制造方法，通过回刻蚀所述虚拟栅极结构两侧的鳍片，使所述牺牲层短于所述沟道层而在相邻两层沟道层之间形成凹槽，然后在凹槽中形成覆盖牺牲层的间隔侧墙，并在虚拟栅极结构两侧外延生长源漏外延层后去除虚拟栅极结构和牺牲层，以暴露出沟道层，然后形成覆盖所述沟道层的侧壁上的保护侧墙；利用保护侧墙对所述沟道层侧壁的保护，提供安全的工艺空间，从而能够对所述沟道层和所述间隔侧墙进行交替修剪，以形成向所述源漏外延层逐渐变粗的纳米线沟道结构，能够增加沟道的有效宽度以及有效面积，有效降低源漏区的电阻，提高器件的栅控能力以及输出电流特性。
2、本发明的半导体器件，具有层叠设置在所述半导体衬底之上的多条纳米线沟道结构，相邻两条所述纳米线沟道结构之间有间隙，且每条所述纳米线沟道结构向两端逐渐变粗，因此能够增加沟道的有效宽度以及有效面积，有效降低源漏区的电阻，提高器件的栅控能力以及输出电流特性，即能够提高半导体器件的性能。
附图说明
图1是本发明具体实施例的围栅半导体器件的制造方法的流程图；
图2A至图2M是图1所示的围栅半导体器件的制造方法中的器件立体结构示意图；
图3A是图2G对应的器件剖面结构示意图；
图3B是图2H对应的器件剖面结构示意图；
图3C是图2K对应的器件剖面结构示意图；
图3D是图2L对应的器件剖面结构示意图；
图3E是图2M对应的器件剖面结构示意图。
具体实施方式
正如背景技术中所述，围栅半导体器件的沟道被其栅极包围环绕，而且仅被栅极控制，但所述沟道在沟道长度方向上粗细基本相等，且源漏区(S/D)相对沟道(Channel)是一种窄延伸(源漏区与沟道等厚，即Straight extension)，或者是一种宽延伸(源漏区比沟道宽且厚，即wide extension)，宽延伸时，源漏区通过尖锐的“L”形拐角(即沟道端部以及源漏区侧壁组成的部分)与沟道连接，这两种结构下的源漏区电阻较大，影响了器件性能。
基于此，本发明的技术方案，形成的沟道的端部向源漏区方向逐渐变粗，即使得源漏区能够通过非常缓和地过渡区与栅极包围的沟道区连接，能够降低源漏区的电阻，提高载流子迁移率，继而提高器件的栅控能力以及输出电流特性，提升器件性能。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图1，本发明提供一种半导体器件的制造方法，包括以下步骤：
S1，形成立于一半导体衬底上的鳍片，所述鳍片包括交替层叠的牺牲层和沟道层；
S2，在所述鳍片的部分区域上形成虚拟栅极结构；
S3，回刻蚀所述虚拟栅极结构两侧的鳍片，使所述牺牲层短于所述沟道层，以在相邻两层沟道层之间形成凹槽；
S4，形成覆盖在所述凹槽中的牺牲层表面上的间隔侧墙；
S5，在所述虚拟栅极结构两侧的半导体衬底上外延生长源漏外延层，所述源漏外延层覆盖所述间隔侧墙和沟道层；
S6，去除所述虚拟栅极结构以及以及所述虚拟栅极结构底部的部分层或者全部层的所述牺牲层，以暴露出所述沟道层；
S7，形成覆盖所述沟道层的侧壁上的保护侧墙；
S8，对所述沟道层和所述间隔侧墙的表面进行修剪，形成向所述源漏区逐渐变粗的纳米线沟道结构。
请参考图2A，在步骤S1中，首先，提供一半导体衬底200，所述半导体衬底200为后续工艺提供工作平台，可以是本领域技术人员熟知的任何半导体衬底，例如硅(Si)衬底、锗(Ge)衬底、锗硅(SiGe)衬底、绝缘体上硅(SOI，SiliconOnInsulator)或绝缘体上锗(GOI，GermaniumOnInsulator)等，还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓(GaAs)、磷化铟(InP)或碳化硅(SiC)等。在步骤S1中，然后，可以采用原子层沉积(ALD)、化学气相沉积(CVD)等沉积工艺在半导体衬底200上多次交替堆叠沟道层202和牺牲层201，形成一由沟道层202和牺牲层201交替堆叠(或者说层叠)而成的周期结构，且所述周期结构可以是最底层(即最靠近所述半导体衬底的一层)为牺牲层201、最顶层(即最远离所述半导体衬底的一层)为沟道层202的结构，也可以是最底层为沟道层202、最顶层为牺牲层201的结构，也可以是最底层为沟道层202、最顶层为沟道层202的结构，也可以是最底层为牺牲层201、最顶层为牺牲层的结构，本实施例中的周期结构的最底层为牺牲层201，最顶层为沟道层202，由此使得最终形成的所有纳米线沟道结构均被金属栅极结构包围环绕。其中所述牺牲层201与所述半导体衬底200、所述沟道层202的材质不同，以用于提高后续去除牺牲层201时刻蚀选择比，而沟道层202的材质可以与半导体衬底200的材质相同，可以为硅、硅锗、锗、三五族化合物、二四族化合物等，例如所述沟道层202和所述牺牲层201的材质可以分别为硅(Si)、锗(Ge)、硅锗(SiGe)、硅锗硼(SiGeB)、硅锗镓(SiGeGa)、硅锗铟(SiGeIn)、硅锗硼铟(SiGeBIn)、硅锗硼镓(SiGeBGa)、硅锗硼镓铟(SiGeBGaIn)、碳硅(SiC)、碳硅磷(SiCP)、碳硅砷(SiCAs)、碳硅锑(SiCSb)、碳硅磷砷(SiCPAs)、碳硅磷锑(SiCPSb)、碳硅磷锑砷(SiCPSbAs)、砷化镓(GaAs)、锑化铟(InSb)、磷化镓(GaP)、锑化镓(GaSb)、砷铟化铝(InAlAs)、铟砷化镓(InGaAs)、磷化锑镓(GaSbP)或磷化铟(InP)。其中，沟道层202和牺牲层201的厚度可以相同，也可以不同。由于用于作为沟道的沟道层202的每层厚度以及数量确定了晶体管器件的电学特性、集成和性能，因此，需要每层沟道层202足够厚，能够避免沟道区过多的表面散射，同时也需要每层沟道层202也足够薄，能够使晶体管器件正常操作，而后续作为沟道的沟道层202的有效数量能够确定栅极结构的宽度，沟道层202有效数越多，形成的晶体管器件能够通过增加栅极宽度而获得较大的驱动电流容量。因而优选地，采用原子层沉积工艺形成各个沟道层202，以对各个沟道层202的厚度精确控制。此外，为了获得最大程度的驱动电流容量，在半导体衬底200上的沟道层202自下而上的沉积厚度逐渐变大，也可以说在半导体衬底200上的所有沟道层202自下而上逐渐变厚。进一步地，为了实现最大高度的周期结构的集成，避免周期结构坍塌，进而保证器件性能，在沟道层202自下而上逐渐变厚的同时，牺牲层201自下而上逐渐变薄，使得周期性结构中的每两层厚度总和相等。本实施例中，半导体衬底200为体硅衬底，沟道层202为硅层，在450℃～800℃温度下，例如500℃～600℃温度下，采用SiH4、Si2H6、SiH2Cl2、SiHCl3以及Si2Cl6等中的至少一种硅源气体在H2气氛下使用原子层沉积工艺形成；牺牲层201为硅锗层，在400℃～900℃温度下，采用GeH4以及GeF4等中的至少一种锗源气体以及SiH4、Si2H6、SiH2Cl2、SiHCl3以及Si2Cl6等中的至少一种硅源气体，在H2气氛下使用原子层沉积工艺形成；所述周期结构中的每层厚度为1nm～4nm，所述周期结构的总体厚度为20nm～80nm，其中沟道层202的数量为1个～10个。
为了提高牺牲层201的支撑力，至少在沉积最底层(即最靠近所述半导体衬底的一层)的牺牲层时对所述最底层的牺牲层进行原位掺杂，或者至少在沉积最底层的牺牲层后对所述最底层的牺牲层进行离子注入，即在所述鳍片中的各层所述牺牲层中，至少最底层的牺牲层是掺杂的。此外，在形成周期结构之后，可以对周期结构进行阱离子注入、阈值电压调节离子注入等，以进一步提高器件性能。本实施例中，为了增强周期结构与半导体衬底200的界面粘附性，在所述半导体衬底200表面上形成周期结构之前，对所述半导体衬底200表面进行清洗，以去除半导体衬底200表面上的自然氧化物以及有机污染物、金属杂质等，在形成周期结构之后，对周期结构进行了热退火处理，以消除周期结构的各层中的应力和晶格缺陷，所述热退火处理的工艺为尖峰退火、毫秒退火或固相外延再生长退火中的一种或几种，退火温度为400℃～650℃，退火压强为10torr至500torr，在N2或惰性气体氛围下进行。
请参考图2B，在步骤S1中，接着，在周期结构的表面上依次形成硬掩膜层(未图示)以及图形化光刻胶层(未图示)，其中硬掩膜层可以是氮化硅或氮氧化硅，图形化光刻胶层可以为单层结构，还可以为由依次位于硬掩膜层表面上的先进图形膜层(APF，未图示)、电介质抗反射层(DARC，未图示)、底部抗反射层(BARC)以及光阻层构成的多层结构，图形化光刻胶层能够定义出鳍片及其鳍片之间的沟槽的尺寸、形状以及分布，以所述图形化光刻胶层为掩膜，刻蚀所述硬掩膜层和所述周期结构至半导体衬底200表面或者半导体衬底200中，以在所述半导体衬底200上形成多个鳍片和多个沟槽，鳍片凸起于半导体衬底200上方，形状可加工成条状、带状或矩形块状，而沟槽位于相邻的鳍片之间。本实施例中，采用氯化氢(HCl)气体作为主刻蚀气体，刻采用Cl2、Ar或He等作为载气，对所述硬掩膜层和所述周期结构进行等离子体刻蚀，刻蚀过程中精确控制刻蚀时间，并监测刻蚀停止点，使得该刻蚀停止在所述半导体衬底200表面或者半导体衬底200中，以在所述半导体衬底200上形成所述鳍片和沟槽。然后，可以去除所述图形化光刻胶层。
此外，在步骤S1中，还可以在相邻鳍片之间的沟槽中形成隔离结构，具体地，首先，可以通过热氧化工艺、湿法氧化工艺或原位蒸汽生成(In-Situ SteamGeneration，简称ISSG)氧化工艺等氧化工艺或者化学气相沉积工艺在相邻鳍片之间的沟槽的侧壁和底面上形成线氧化层(Lining Oxide，未图示)，所述线氧化层用于增强后续形成于沟槽内的隔离结构与半导体衬底200、鳍片(即剩余的周期结构)之间的结合强度，避免在所述隔离结构与半导体衬底200、鳍片之间的接触界面上形成漏电流，还能够防止隔离结构的材料向半导体衬底200、鳍片内扩散，保证了器件隔离性能稳定。当采用氧化工艺形成所述线氧化层时，能够对所述沟槽的侧壁和底部表面的缺陷进行修复，改善所形成的隔离结构的形貌，提高所形成的隔离结构的隔离性能。接着，采用高深宽比填充工艺(HARP)在所述沟槽中沉积隔离材料，隔离材料优选为二氧化硅，可以采用如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)等化学气相沉积法(CVD)，也可使用例如溅镀及物理气相沉积(PVD)等工艺进行沉积，形成的隔离材料填满沟槽，且覆盖整个半导体衬底200和硬掩膜层表面，然后继续使用半导体制造领域中常规的物理机械平坦化方法或化学机械抛光平坦化方法来去除硬掩膜层表面上多余的隔离材料，并使隔离材料的顶部与硬掩膜层的顶部齐平；然后，对隔离材料的顶面进行化学机械抛光(CMP)，直至去除所述硬掩膜层，以形成隔离结构；接着，对填充在所述沟槽中的隔离结构进行回刻蚀，隔离结构回刻蚀的深度取决于待形成的悬空沟道的悬空高度，例如，隔离结构回刻蚀的深度不小于5nm，回刻蚀的工艺可以采用干法刻蚀工艺或者湿法刻蚀工艺，所述干法刻蚀工艺中的刻蚀气体优选为含氟气体，例如SF6、CF4、CHF3等，气体流量为100sccm～300sccm，所述湿法刻蚀工艺可以选用氢氟酸溶液作为刻蚀液。
请参考图2C，在步骤S2中，首先，可以先采用化学汽相淀积等工艺在所述隔离结构以及鳍片(即剩余的周期结构)上依次淀积虚拟栅介质层203和虚拟栅极层204；接着在所述虚拟栅极层204表面形成图形化掩膜层205，所述图形化掩膜层205覆盖后续形成虚拟栅极结构，其材质可以是氮化硅、氮氧化硅、氮化钛或者氮化钽等。然后，以所述图形化掩膜层为掩膜，依次刻蚀所述虚拟栅极层204和虚拟栅介质层203，以在鳍片(即剩余的周期结构)的部分区域的侧壁和顶面上形成虚拟栅极结构，即形成的虚拟栅极结构围绕在暴露出的鳍片(即剩余的周期结构)的部分区域上，并覆盖该区域的鳍片(即剩余的周期结构)的顶面以及侧壁，为三包围结构。其中，所述虚拟栅介质层203的材质可以为氧化硅或氧化镧(LaO)、一氧化铝(AlO)、氧化铪(HfO)、氧化锆(ZrO)、氧化钡锆(BaZrO)、氧化铪锆(HfZrO)、氮氧化铪锆(HfZrON)、氧化铪镧(HfLaO)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化镧硅(LaSiO)、氧化铝硅(AlSiO)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)或氧化铝(Al2O3)等高K介质；所述虚拟栅极层204的材质可以为聚合物材料、单晶硅、非晶硅、多晶硅、多晶锗、非晶锗、单晶锗、锗化硅、氮化钛(TiN)或氮化钽(TaN)等。本实施例中，所述虚拟栅介质层203的材质为二氧化硅，所述虚拟栅极层204的材质为多晶硅。接着，采用化学汽相淀积等工艺在鳍片、隔离结构、图形化硬掩膜层205、虚拟栅极层204和虚拟栅介质层203的表面上沉积侧墙材料，并采用RIE(反应离子刻蚀)等刻蚀工艺对沉积的侧墙材料进行刻蚀，以形成覆盖在图形化硬掩膜层205、虚拟栅极层204、虚拟栅介质层203的侧壁上的栅极侧墙206。栅极侧墙206可以为一层或多层结构，可以通过淀积合适的绝缘介质材料来作为侧墙材料，例如氮化硅、氧化硅、低k电介质材料或其他合适的材料及其组合。
请参考图2D和图2E，在步骤S3中，首先，采用干法刻蚀工艺、湿法刻蚀工艺中的至少一种工艺对栅极侧墙206外侧的鳍片进行回刻蚀，使得牺牲层201和沟道层202同时变短，即使得鳍片侧向变短，变短后的鳍片的端部可以相对栅极侧墙206凸出在外，也可以正好与栅极侧墙206齐平；然后，可以干法刻蚀工艺、湿法刻蚀工艺中的至少一种工艺来对牺牲层201进行回刻蚀，刻蚀停止在所述栅极侧墙206中，或者停止在虚拟栅极层204的侧壁上，使所述牺牲层201短于所述沟道层202，以在上下相邻的沟道层202之间形成凹槽201a。
请参考图2F，在步骤S4中，可以采用原子层沉积等沉积工艺在栅极侧墙206、牺牲层201、沟道层202、图形化硬掩膜层205以及半导体衬底200的表面上沉积氮化硅、氮氧化硅等绝缘介质材料，并采用侧墙刻蚀工艺刻蚀沉积的绝缘介质材料，形成覆盖在牺牲层201的表面上的间隔侧墙207，即间隔侧墙207覆盖在凹槽201a靠近栅极侧墙206的侧壁上。间隔侧墙207可以实现上下相邻的沟道层202之间的隔离、后续外延生长的源漏外延层和牺牲层201之间的隔离，同时在后续牺牲层201去除的工艺中保护源漏外延层不受损伤。
请参考图2G和图3A，在步骤S5中，可以采用选择性外延(EPI)工艺，以半导体衬底200和沟道层202为种子层(seed layer)，在栅极侧墙206两侧暴露的半导体衬底200上外延生长源漏外延层208，生长的源漏外延层208的厚度足以覆盖所述间隔侧墙207和所有沟道层201，例如可以为20nm～50nm，具体厚度与器件的设计尺寸有关，可以根据半导体衬底200、沟道层202的材料以及器件性能的要求选择合适的外延材料进行生长，例如可以为硅、硅锗、锗、三五族化合物、二四族化合物等，该源漏外延层与其包围的沟道层202部分一起作为形成源漏区的区域，该源漏外延层208有助于降低源漏区的接触电阻，同时，根据期望的晶体管器件要求，对该源漏区域进行p型或n型掺杂，进而形成源漏区。例如，在一些实施例中，可以在外延生长源漏外延层208的同时，进行原位掺杂，从而形成源漏区。在另一些实施例中，可以在外延生长源漏外延层208之后，进行离子注入，而后进行热退火，激活掺杂，从而形成源漏区。当然，在所述源漏区域中，还可以通过LDD(轻掺杂漏区)离子注入、Halo(晕环)离子注入、Pocket(口袋)离子注入等工艺进一步的形成源漏延伸区、Halo掺杂区等。
请参考图2H和图3B，在步骤S6中，首先，可以采用化学气相沉积工艺在图形化硬掩膜层205、栅极侧墙206以及源漏外延层208的表面上沉积层间介质层(未图示)，所述层间介质层可以是氧化硅、氮化硅、氮氧化硅、正硅酸乙酯(TEOS)或者低K介质等材料，其刻蚀比与图形化硬掩膜层205、虚拟栅极层204不同；然后并通过化学机械平坦化(CMP)工艺将虚拟栅极层204上方多余的层间介质层去除，同时去除虚拟栅极层204上方的图形化硬掩膜层205，使得层间介质层的顶面与虚拟栅极层204的顶面齐平。然后，可以通过干法刻蚀工艺、湿法刻蚀工艺中的至少一种刻蚀工艺去除所述虚拟栅极层204和虚拟栅介质层203，以形成能够暴露出用作沟道区的周期结构的顶面和侧壁的栅极沟槽(未图示)，具体地，首先，可以以溴化氢(HBr)作为主要蚀刻气体、以氧气(O2)或Ar作为辅助气体，来干法刻蚀去除部分虚拟栅极层204，然后可以选用KOH溶液和四甲基氢氧化氨(TMAH)溶液中的一种或者多种作为湿法刻蚀液，在20℃～50℃温度下来湿法刻蚀并完全去除虚拟栅极层204；然后，可以采用氯化硼(BCl3)气体作为主刻蚀气体，等离子体刻蚀工艺去除所述虚拟栅介质层203。接着，以所述层间介质层为掩膜，采用选择性刻蚀工艺去除栅极沟槽(即其底部对应为沟道区)中暴露出的周期结构中的牺牲层201，此过程中可以仅去除步骤S1中剩余的隔离结构上方的鳍片的作为沟道区中的牺牲层201，隔离结构包围的周期结构部分保留原状，也可以去除所述沟道区的半导体衬底200上方的全部高度内的鳍片(即周期结构)中的牺牲层201，牺牲层201去除的鳍片高度区域中剩余的每层沟道层202均悬空，并被移除牺牲层201后的空位(即间隙)间隔，从而形成多层相互平行且沿垂直于半导体衬底200平面方向分布并对齐的悬空沟道，即以用于后续制作源漏区之间的沟道，每层沟道横向放置(即平行于半导体衬底200表面放置)且纵向对齐(即沿垂直于半导体衬底200平面方向排列和对齐)。所述选择性刻蚀工艺可以为干法刻蚀工艺或者湿法刻蚀工艺，当所述选择性刻蚀工艺为干法刻蚀工艺时，可以采用氯化氢(HCl)、氢气(H2)或氯气(Cl2)中的至少一种作为主刻蚀气体，来选择性去除所述沟道区的周期结构中的硅锗；当所述选择性刻蚀工艺为所述湿法刻蚀工艺中，采用氢氧化钾(KOH)溶液或者四甲基氢氧化铵(TMAH)溶液来选择性去除所述沟道区的周期结构中的沟道层，其中KOH溶液中的KOH质量百分比为20％～50％，四甲基氢氧化铵(TMAH)溶液中的TMAH质量百分比为1％～10％。之后可以对栅极沟槽中的多层沟道层202的暴露表面进行清洗，以去除所述选择性刻蚀工艺中产生的残留物，具体地，可以采用缓冲氧化物刻蚀液(BOE)、稀释的氢氟酸溶液(DHF)或者氩气等离子体(Ar sputter clean)对所述多层沟道层202的表面进行清洗。之后可以对沟道层202进行沟道区离子掺杂。
请参考图2I，在步骤S7中，可以采用原子层沉积等沉积工艺在沟道层202、栅极侧墙206以及层间介质层的表面上沉积绝缘介质材料，并采用侧墙刻蚀工艺刻蚀沉积的绝缘介质材料，以在沟道层202的侧壁上形成保护侧墙209，保护侧墙209能在后续修剪沟道层202的工艺中对沟道层202的宽度进行限定。
请参考图2J、图2K以及图3C，在步骤S8中，首先执行步骤(a)：采用合适的刻蚀工艺，例如湿法刻蚀工艺，对所述沟道层202进行刻蚀修剪，保护侧墙209在此过程中能够保护沟道层202的侧壁，使所述沟道层202上下变薄(即在垂直于所述半导体衬底的方向上的厚度减薄)而维持原来的宽度；接着执行步骤(b)：对所述间隔侧墙207、保护侧墙209以及所述栅极侧墙206进行修剪，以暴露出所述沟道层202的部分端部(即延伸在栅极侧墙206中的一部分)；之后执行步骤(c)：重复步骤(a)和(b)，此时步骤(a)主要是对沟道层202被步骤(b)处理后新暴露出的端部进行修剪，使其能够与源漏外延层208以较缓和的方式连接，具体的，所述沟道层202越晚被步骤(b)暴露出来的端部区域被修剪的越少，最终使得沟道层202越靠近源漏外延层208越粗，步骤(c)的执行次数取决于沟道层202被修剪的程度，只要沟道层202的端部向源漏外延层208靠近时达到要求的逐渐变粗方式即可停止修剪，形成要求的纳米线沟道结构(线宽和线后可以均为纳米级)，所述纳米线沟道结构向所述源漏外延层方向逐渐变粗，例如，纳米线沟道结构位于栅极沟槽中的中央部分是较细的且厚度均匀，而超出栅极侧墙的端部向所述源漏外延层方向逐渐变粗，且所述端部和中央部分之间的宽度是平滑过渡的。
为了后续形成的栅极结构能够全包围纳米线沟道结构，本发明的半导体器件的制造方法，还包括：首先，请参考图2K，在步骤S8之后，可以通过刻蚀工艺去除保护侧墙209。然后，请参考图2L和图3D，在所述栅极沟槽(即沟道区)中形成覆盖在栅极侧墙206的侧壁上、间隔侧墙207的侧壁上以及纳米线沟道结构的端部上的补充侧墙210，这是因为步骤S8中对间隔侧墙207以及栅极侧墙206都进行了一定程度的修剪，被修剪的区域的隔离性能变差，补充侧墙210可以保证后续形成的栅极结构和源漏外延层之间的隔离性，同时为后续金属栅极结构的形成提供相对平坦的工艺表面，本实施例中，补充侧墙210完全覆盖间隔侧墙207以及栅极侧墙206的侧壁，并填满间隔侧墙207和栅极侧墙206与纳米线沟道结构(即剩余的沟道层202的端部)之间的缝隙。接着，请参考图2M和图3E，在所述栅极沟槽中形成金属栅极结构，具体地，可以采用原子层沉积工艺在多层纳米线沟道结构(即剩余的沟道层202)的表面以及补充侧墙210的表面上形成高K介质层(未图示)，即高K介质层全包围多层纳米线沟道结构(即补充侧墙210之间的剩余的沟道层202)；然后，在高K介质层的暴露表面上形成金属导电层(包括依次层叠在高K介质层表面上的金属阻挡层、功函数金属层和金属电极层)，金属导电层和高K介质层构成了全包围多层沟道(即剩余的沟道层202)的金属栅极结构211。本实施例中，金属导电层和高K介质层可以一同填充在多层沟道层202之间，即步骤S1中各层牺牲层201的厚度等于沟道层202之间的高K介质层与金属导电层的厚度总和，使得金属导电层208和高K介质层207一同全包围多层纳米线沟道结构。在本发明的其他实施例中，多层纳米线沟道结构之间也可以仅仅填充高K介质层，即步骤S1中各层牺牲层201的厚度等于沟道层202之间的高K介质层的厚度，而金属导电层仅仅覆盖在高K介质层的侧壁和顶面上，使得高K介质层全包围多层沟道，而金属导电层三包围多层纳米线沟道结构，这种情形同样属于本发明的保护范围。优选的，所述高K介质层的材料包括氧化镧(LaO)、一氧化铝(AlO)、氧化铪(HfO)、氧化锆(ZrO)、氧化钡锆(BaZrO)、氧化铪锆(HfZrO)、氮氧化铪锆(HfZrON)、氧化铪镧(HfLaO)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化镧硅(LaSiO)、氧化铝硅(AlSiO)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氮氧化铪(HfON)、硅化铪(HfSi)、硅酸锆(ZrSiO4)、氧化钽(TaO)、钛酸锶钡(BaSrTiO3)、钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、氧化钇(Y2O3)、铌酸铅锌(PbZnNbO3)、氧化铝(Al2O3)及氮化硅(Si3N4)中的至少一种；所述金属导电层的材料包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、镍(Ni)、钛(Ti)、铪(Hf)、锆(Zr)、钽(Ta)、钌(Ru)、钯(Pd)、钴(Co)、钨(W)、金属氮化物、金属碳化物、金属硅化物、金属铝化物以及导电金属氧化物中的至少一种，其中的金属氮化物可以是TaN、TiN、WN等，金属碳化物可以是TaC、TiC等，金属硅化物可以是NiSi、TiSi、CoSi等，金属铝化物可以是TiAl、TiAlN等。
综上所述，本发明的半导体器件的制造方法，首先利用半导体衬底上的由材质不同的牺牲层与沟道层交替堆叠的周期结构形成鳍片，并在鳍片上形成虚拟栅极结构，之后回刻蚀虚拟栅极结构两侧的鳍片，使牺牲层短于沟道层而在沟道层之间形成凹槽，然后在凹槽中形成覆盖牺牲层的间隔侧墙，并在虚拟栅极结构两侧外延生长源漏外延层后去除虚拟栅极结构和牺牲层，以暴露出沟道层，然后形成覆盖所述沟道层的侧壁上的保护侧墙；利用保护侧墙对所述沟道层侧壁的保护来提供安全足够的工艺空间，进而对所述沟道层进行修剪减薄以及对所述间隔侧墙的表面进行修剪，通过多次重复交替的对沟道层修剪和对间隔侧墙修剪，可以形成向所述源漏外延层逐渐变粗的多层悬空的纳米线沟道结构，最终形成了全包围所述多层悬空的纳米线沟道结构的金属栅极结构，该金属栅极结构以全包围的形式从四面有效地控制每一层纳米线沟道结构，相比于单沟道结构，增加了沟道的有效宽度以及有效面积，从而有效地提高了载流子迁移率，并抑制了短沟道效应、漏场和穿通等问题，提高了器件性能；此外，纳米线沟道结构的端部以逐渐变粗的方式连接源漏外延层，能够进一步增加沟道的有效宽度以及有效面积，有效降低源漏区的电阻，提高器件的栅控能力以及输出电流特性，可适用于10nm及以下技术节点的器件制造。
请参考图2M和图3E，本发明还提供一种采用上述的半导体器件的制造方法形成的半导体器件，包括：半导体衬底200；层叠设置在所述半导体衬底200之上的多条纳米线沟道结构(即图2M和图3E中的剩余沟道层202)，相邻两条所述纳米线沟道结构之间有间隙，且每条所述纳米线沟道结构向两端逐渐变粗；源漏外延层208，位于所述半导体衬底上并连接所述多条纳米线沟道结构的两端，本实施例中，每条纳米线沟道结构均悬空于半导体衬底200上，源漏外延层208支撑各条沟道；间隔侧墙207，设置在所述间隙处的所述源漏外延层208的侧壁上。本实施例中，纳米线沟道结构(即图2M和图3E中的剩余沟道层202)的端部相对所述间隔侧墙207向源漏外延层208中延伸一定长度。此外，所述的半导体器件还可以包括栅极侧墙206，所述栅极侧墙206覆盖在所述源漏外延层208的部分内侧壁(即最顶层的纳米线沟道结构上方的源漏外延层208侧壁)上，且顶面高出所述源漏外延层208的顶面，栅极侧墙206之间具有栅极沟槽。可选的，所述间隔侧墙207与所述间隔侧墙207上下两侧的纳米线沟道结构(即图2M和图3E中的剩余沟道层202)之间还有缝隙，所述半导体器件还包括补充侧墙210以及填充于所述补充侧墙之间的栅极结构211，所述补充侧墙210覆盖在所述栅极侧墙206和所述间隔侧墙207的侧壁上，并填满所述缝隙；所述栅极结构211还包围环绕在每条所述纳米线沟道结构(即图2M和图3E中的剩余沟道层202)的表面上，所述栅极结构可以为多晶硅栅极结构(主要由二氧化硅栅介质层和多晶硅层堆叠而成)或者高K金属栅极结构(主要由高K介质层、功函数金属层以及金属电极层层叠而成)。
本发明的半导体器件，具有成多层相互平行且沿垂直于半导体衬底平面方向分布并对齐的纳米线沟道结构(即图2M和图3E中的剩余沟道层202)，每层纳米线沟道结构(即图2M和图3E中的剩余沟道层202)横向放置(即平行于半导体衬底表面放置)且纵向对齐(即沿垂直于半导体衬底平面方向排列和对齐)，相比于单沟道结构，增加了沟道的有效宽度以及有效面积，从而有效地提高了载流子迁移率，并抑制了短沟道效应、漏场和穿通等问题，提高了器件性能；其沟道的端部以逐渐变粗的方式连接源漏外延层，因此可以进一步增加沟道的有效宽度以及有效面积，降低源漏区的电阻，提高器件的栅控能力以及输出电流特性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种半导体器件的制造方法，其特征在于，包括以下步骤：
形成立于一半导体衬底上的鳍片，所述鳍片包括交替层叠的牺牲层和沟道层；
在所述鳍片的部分区域上形成虚拟栅极结构，并在所述虚拟栅极结构的侧壁上形成栅极侧墙；
回刻蚀所述虚拟栅极结构两侧的鳍片，使所述牺牲层短于所述沟道层，以在相邻两层沟道层之间形成凹槽；
形成覆盖在所述凹槽中的牺牲层表面上的间隔侧墙；
在所述虚拟栅极结构两侧的半导体衬底上外延生长源漏外延层，所述源漏外延层覆盖所述间隔侧墙和沟道层；
沉积一层间介质层，所述层间介质层覆盖所述源漏外延层、虚拟栅极结构以及鳍片；
平坦化所述层间介质层至暴露出所述虚拟栅极结构的顶部；
刻蚀去除所述虚拟栅极结构，以形成栅极沟槽；
去除所述栅极沟槽中的部分层或者全部层的所述牺牲层，以暴露出相应的所述沟道层；
形成覆盖所述沟道层的侧壁上的保护侧墙；
对所述沟道层和所述间隔侧墙的表面进行修剪，形成向所述源漏外延层逐渐变粗的纳米线沟道结构；
去除所述保护侧墙；
至少在所述栅极沟槽中形成覆盖着在所述间隔侧墙的侧壁以及所述纳米线沟道结构的端部上的补充侧墙。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述沟道层的材质为硅、锗、硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗硼镓铟、碳硅、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅磷锑砷、砷化镓、锑化铟、磷化镓、锑化镓、砷铟化铝、铟砷化镓、磷化锑镓或磷化铟；所述牺牲层的材质为硅、锗、硅锗、硅锗硼、硅锗镓、硅锗铟、硅锗硼铟、硅锗硼镓、硅锗硼镓铟、碳硅、碳硅磷、碳硅砷、碳硅锑、碳硅磷砷、碳硅磷锑、碳硅磷锑砷、砷化镓、锑化铟、磷化镓、锑化镓、砷铟化铝、铟砷化镓、磷化锑镓或磷化铟。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，从所述鳍片的底部至所述鳍片的顶部的沟道层越来越厚。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述鳍片中的各层所述牺牲层中，至少最靠近所述半导体衬底的牺牲层是掺杂的。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，回刻蚀所述虚拟栅极结构两侧的鳍片以形成所述凹槽的步骤包括:
回刻蚀所述虚拟栅极结构两侧的鳍片，使所述鳍片侧向变短；
回刻蚀所述鳍片中的牺牲层至少至所述栅极侧墙中，使所述牺牲层短于所述沟道层，以形成所述凹槽。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，回刻蚀所述鳍片中的牺牲层至所述虚拟栅极结构的侧壁。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在形成所述补充侧墙后，还包括：
在所述栅极沟槽中形成金属栅极结构。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述补充侧墙还覆盖在所述栅极沟槽中的所述栅极侧墙的侧壁上。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，对所述沟道层和所述间隔侧墙的表面进行修剪，形成向所述源漏外延层逐渐变粗的沟道的步骤包括：
(a)对所述沟道层进行修剪，使所述沟道层在垂直于所述半导体衬底的方向上变薄；
(b)对所述间隔侧墙、保护侧墙以及所述栅极侧墙进行修剪，以暴露出所述沟道层的部分端部；
(c)重复(a)和(b)，直至形成要求的纳米线沟道结构，所述纳米线沟道结构向所述源漏外延层逐渐变粗。
10.一种半导体器件，其特征在于，包括：
半导体衬底；
层叠设置在所述半导体衬底之上的多条纳米线沟道结构，相邻两条所述纳米线沟道结构之间有间隙，且每条所述纳米线沟道结构向两端逐渐变粗；
源漏外延层，位于所述半导体衬底上并连接所述多条纳米线沟道结构的两端；
间隔侧墙，设置在所述间隙处的所述源漏外延层的侧壁上；
栅极侧墙，所述栅极侧墙覆盖在所述源漏外延层的部分侧壁上，且顶面高出所述源漏外延层的顶面；
其中，所述间隔侧墙与其上下两侧的所述纳米线沟道结构之间有缝隙，所述半导体器件还包括补充侧墙，所述补充侧墙覆盖在所述栅极侧墙和所述间隔侧墙的侧壁上，并填满所述缝隙。
11.如权利要求10所述的半导体器件，其特征在于，还包括填充于所述补充侧墙之间的栅极结构，所述栅极结构还包围在每条所述纳米线沟道结构的表面上。
12.如权利要求11所述的半导体器件，其特征在于，所述栅极结构为多晶硅栅极结构或者高K金属栅极结构。
CN201810786481.1A 2018-07-17 2018-07-17 半导体器件及其制造方法 Active CN110729189B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810786481.1A CN110729189B (zh) 2018-07-17 2018-07-17 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810786481.1A CN110729189B (zh) 2018-07-17 2018-07-17 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110729189A CN110729189A (zh) 2020-01-24
CN110729189B true CN110729189B (zh) 2023-06-30

Family

ID=69217590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810786481.1A Active CN110729189B (zh) 2018-07-17 2018-07-17 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN110729189B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764279A (zh) * 2020-06-03 2021-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112018127A (zh) * 2020-07-21 2020-12-01 长江存储科技有限责任公司 金属层的形成方法、3d存储器件及其制造方法
CN112071912B (zh) * 2020-08-18 2023-10-13 中国科学院微电子研究所 一种半导体器件及其制造方法、电子设备
CN112349592B (zh) * 2020-10-27 2022-07-19 中国科学院微电子研究所 避免寄生沟道效应的ns-fet及其制备方法
WO2022109762A1 (zh) * 2020-11-24 2022-06-02 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN114220856A (zh) * 2021-12-13 2022-03-22 中国科学院微电子研究所 具有晶体侧墙的纳米线/片器件及制造方法及电子设备
CN114420639B (zh) * 2022-03-30 2022-07-01 合肥晶合集成电路股份有限公司 半导体结构及其制作方法
CN117545271A (zh) * 2022-08-01 2024-02-09 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813443A (zh) * 2012-12-20 2015-07-29 英特尔公司 纳米级结构上的外延膜
CN105051905A (zh) * 2013-03-15 2015-11-11 英特尔公司 具有底层蚀刻停止的纳米线晶体管
CN105280502A (zh) * 2014-07-21 2016-01-27 三星电子株式会社 热电子过激励隧道场效应晶体管及其制造和操作方法
CN107452799A (zh) * 2016-05-30 2017-12-08 三星电子株式会社 晶体管及半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4991814B2 (ja) * 2009-09-16 2012-08-01 株式会社東芝 半導体装置およびその製造方法
US10032678B2 (en) * 2015-10-15 2018-07-24 Qualcomm Incorporated Nanowire channel structures of continuously stacked nanowires for complementary metal oxide semiconductor (CMOS) devices
TWI739879B (zh) * 2016-08-10 2021-09-21 日商東京威力科創股份有限公司 用於半導體裝置的延伸區域

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813443A (zh) * 2012-12-20 2015-07-29 英特尔公司 纳米级结构上的外延膜
CN105051905A (zh) * 2013-03-15 2015-11-11 英特尔公司 具有底层蚀刻停止的纳米线晶体管
CN105280502A (zh) * 2014-07-21 2016-01-27 三星电子株式会社 热电子过激励隧道场效应晶体管及其制造和操作方法
CN107452799A (zh) * 2016-05-30 2017-12-08 三星电子株式会社 晶体管及半导体器件

Also Published As

Publication number Publication date
CN110729189A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
CN110729189B (zh) 半导体器件及其制造方法
TWI768834B (zh) 半導體裝置及其製造方法
US11916072B2 (en) Gate isolation structure
CN107623033A (zh) 多沟道全包围栅极器件及其制造方法
US20230361122A1 (en) Semiconductor device and manufacturing method thereof
US20230307552A1 (en) Silicon channel tempering
TW202217977A (zh) 半導體裝置及其形成方法
US20240030354A1 (en) Semiconductor device
US11450662B2 (en) Gate isolation structure
KR102559472B1 (ko) 실리콘 채널 템퍼링
US11777033B2 (en) Transistors having vertical nanostructures
TWI804188B (zh) 半導體裝置及其製造方法
US11876119B2 (en) Semiconductor device with gate isolation features and fabrication method of the same
CN115528087A (zh) 半导体结构及其制造方法
KR102576498B1 (ko) 반도체 디바이스 및 방법
US11888049B2 (en) Dielectric isolation structure for multi-gate transistors
CN220821569U (zh) 半导体装置
US11948840B2 (en) Protective layer over FinFET and method of forming same
US20230008494A1 (en) Gate structures in transistor devices and methods of forming same
US20230163186A1 (en) Epitaxial features in semiconductor devices and manufacturing method of the same
US20230369495A1 (en) Dielectric fin structure
US20230378363A1 (en) Transistors having vertical nanostructures
US20240128364A1 (en) Semiconductor device and formation method thereof
US20230068434A1 (en) Source/Drain Device and Method of Forming Thereof
TW202404085A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant