CN113764279A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113764279A
CN113764279A CN202010492606.7A CN202010492606A CN113764279A CN 113764279 A CN113764279 A CN 113764279A CN 202010492606 A CN202010492606 A CN 202010492606A CN 113764279 A CN113764279 A CN 113764279A
Authority
CN
China
Prior art keywords
layer
top surface
fin
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010492606.7A
Other languages
English (en)
Inventor
景友亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010492606.7A priority Critical patent/CN113764279A/zh
Publication of CN113764279A publication Critical patent/CN113764279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片包括第一部分和第二部分，且所述半导体衬底还包括覆盖所述鳍片第二部分侧壁和顶面的介质层、覆盖部分所述介质层的栅极层以及覆盖所述栅极层顶面的硬掩膜层；侧墙，位于所述栅极层侧壁；外延层，位于所述栅极层两侧的鳍片中且凸出所述鳍片，其中，所述外延层凸出所述鳍片的部分与所述栅极层之间存在空隙。本申请所述的半导体结构及其形成方法，通过增加外延层和栅极之间的距离的方式来降低外延层和栅极之间的寄生电容，可以提高器件性能。

Description

半导体结构及其形成方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高的性能和更低的成本的需求不断增加。为了满足这些需求，半导体工业继续按比例缩小半导体器件的尺寸，鳍式场效应晶体管(FinFET)等三维结构的设计成为半导体领域关注的热点。
然而现在的FinFET中仍然存在寄生电容较大的问题，需要提供更有效、更可靠的技术方案。
发明内容
本申请提供一种半导体结构及其形成方法，可以降低栅极和外延层之间的寄生电容。
本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片包括第一部分和第二部分，且所述半导体衬底还包括覆盖所述鳍片第二部分侧壁和顶面的介质层、覆盖部分所述介质层的栅极层以及覆盖所述栅极层顶面的硬掩膜层；在所述栅极层侧壁和所述硬掩膜层顶面及侧壁以及所述介质层表面形成侧墙材料层；在所述侧墙材料层表面形成牺牲层；刻蚀所述牺牲层，所述侧墙材料层，所述介质层以及所述鳍片，在所述栅极层两侧的鳍片中形成开口，去除所述硬掩膜层顶面上的牺牲层和侧墙材料层；在所述开口中生长外延层；去除所述牺牲层。
在本申请的一些实施例中，所述半导体衬底还包括覆盖所述鳍片第一部分侧壁的隔离结构，所述隔离结构顶面与所述鳍片第一部分顶面共面。
在本申请的一些实施例中，所述开口的底部低于所述隔离结构顶面。
在本申请的一些实施例中，所述牺牲层的材料包括氧化硅，所述侧墙材料层的材料包括氮化硅、低K值氮化硅或氮化硅和低K值氮化硅混合层。
在本申请的一些实施例中，所述牺牲层的材料包括氮化硅，所述侧墙材料层的材料包括低K值氮化硅。
在本申请的一些实施例中，所述牺牲层的厚度为2纳米至6纳米。
在本申请的一些实施例中，形成所述开口的方法包括干法刻蚀。
在本申请的一些实施例中，去除所述牺牲层的方法包括湿法刻蚀。
在本申请的一些实施例中，所述湿法刻蚀的刻蚀溶液包括磷酸或氢氟酸。
在本申请的一些实施例中，所述外延层的顶面高于所述鳍片顶面，低于所述介质层顶面。
本申请的另一个方面还提供一种半导体结构，包括：半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片包括第一部分和第二部分，且所述半导体衬底还包括覆盖所述鳍片第二部分侧壁和顶面的介质层、覆盖部分所述介质层的栅极层以及覆盖所述栅极层顶面的硬掩膜层；侧墙，位于所述栅极层侧壁；外延层，位于所述栅极层两侧的鳍片中且凸出所述鳍片，其中，所述外延层凸出所述鳍片的部分与所述栅极层之间存在空隙。
在本申请的一些实施例中，所述半导体衬底还包括覆盖所述鳍片第一部分侧壁的隔离结构，所述隔离结构顶面与所述鳍片第一部分顶面共面。
在本申请的一些实施例中，所述外延层的底部低于所述隔离结构顶面。
在本申请的一些实施例中，所述外延层凸出所述鳍片的部分与所述栅极层之间的空隙的宽度为2纳米至6纳米。
在本申请的一些实施例中，所述外延层的顶面高于所述鳍片顶面，低于所述介质层顶面。
本申请所述的半导体结构及其形成方法，通过增加外延层和栅极之间的距离的方式来降低外延层和栅极之间的寄生电容，可以提高器件性能。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1至图4为一种半导体结构的形成方法中各步骤的结构示意图；
图5为一种半导体结构的纵截面图；
图6至图11为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图；
图12为本申请实施例所述的半导体结构的纵截面图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
图1至图4为一种半导体结构的形成方法中各步骤的结构示意图。
参考图1所示，提供半导体衬底100，所述半导体衬底100上形成有鳍片110，所述鳍片110包括第一部分111和第二部分112，且所述半导体衬底100还包括覆盖所述鳍片110第二部分112侧壁和顶面的介质层120、覆盖部分所述介质层120的栅极层130以及覆盖所述栅极层130顶面的硬掩膜层140。
继续参考图1，所述半导体衬底100还包括覆盖所述鳍片110第一部分111侧壁的隔离结构150，所述隔离结构150顶面与所述鳍片110第一部分111顶面共面。
参考图2所示，在所述栅极层130侧壁和所述硬掩膜层140顶面及侧壁以及所述介质层120表面形成侧墙材料层160a。
参考图3所示，刻蚀所述侧墙材料层160a，所述介质层120以及所述鳍片110，在所述栅极层130两侧的鳍片110中形成开口170，去除所述硬掩膜层侧壁140上以及所述隔离结构150上的侧墙材料层160a形成侧墙160。
参考图4，在所述开口170中生长外延层180。所述外延层180在所述半导体结构中用作源极或漏极。
图5为一种半导体结构的纵截面图。
参考图5，图5为沿图4中虚线部分所做的纵截面图。所述外延层180位于鳍片110中的部分的宽度大于所述外延层180高于所述鳍片110的部分的宽度。所述外延层180高于所述鳍片110的部分与所述栅极层130之间的间距为所述侧墙160的厚度。而所述栅极层130在在后续工艺中会被替换为金属栅极，所述外延层180高于所述鳍片110的部分与所述栅极层130之间的间距等于所述外延层180高于所述鳍片110的部分与所述金属栅极之间的间距。
随着半导体器件尺寸缩小，所述侧墙160的厚度也会缩小，则所述外延层180高于所述鳍片110的部分与所述金属栅极之间的间距也会变小。当所述外延层180以及金属栅极连通电源时，在所述金属栅极和外延层180之间产生的寄生电容会增大，影响器件性能。
鉴于上述问题，本申请实施例提供一种半导体结构及其形成方法，在所述侧墙材料层上再形成一层牺牲层，则所述外延层和栅极层之间的间距为牺牲层的厚度加上侧墙材料层的厚度，所述外延层和所述栅极层之间的间距变大了，进而所述外延层和栅极之间的寄生电容变小，可以提高器件性能。
图6至图11为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
参考图6所示，提供半导体衬底200，所述半导体衬底200上形成有鳍片210，所述鳍片210包括第一部分211和第二部分212，且所述半导体衬底200还包括覆盖所述鳍片210第二部分212侧壁和顶面的介质层220、覆盖部分所述介质层220的栅极层230以及覆盖所述栅极层230顶面的硬掩膜层240。
在本申请的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底200可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。
在本申请的一些实施例中，所述介电层220的材料包括氧化硅。在本申请的一些实施例中，形成所述介电层220的方法包括热氧化工艺。
所述栅极层230的材料包括多晶硅。形成所述栅极层230的方法包括：在所述隔离结构250以及介电层220上形成栅极材料层；在所述栅极材料层上形成图案化的硬掩膜层240；以所述图案化的硬掩模层240作为掩膜来刻蚀所述栅极材料层形成所述栅极层230。例如，可以使用干法蚀刻工艺、湿法蚀刻工艺或上述的组合来实施蚀刻。
在本申请的一些实施例中，所述硬掩膜层240的材料包括氮化硅。所述硬掩膜层240可以保护所述栅极层230在后续对鳍片进行回刻蚀时不受影响。
继续参考图6，所述半导体衬底200还包括覆盖所述鳍片210第一部分211侧壁的隔离结构250，所述隔离结构250顶面与所述鳍片210第一部分211顶面共面。
所述隔离结构250用于隔离相邻的有源区。所述隔离结构250可以由电介质材料制成。在本申请的一些实施例中，所述隔离结构250的材料可以包括氧化硅、氮化硅、氮氧化硅和/或其他合适的绝缘材料。在本申请的一些实施例中，所述隔离结构250可以包括多层结构。
参考图7所示，在所述栅极层230侧壁和所述硬掩膜层240顶面及侧壁以及所述介质层220表面形成侧墙材料层260a。
在本申请的一些实施例中，在所述栅极层230侧壁和所述硬掩膜层240顶面以及所述介质层220表面形成侧墙材料层260a的方法包括化学气相沉积工艺或物理气相沉积工艺。
在常规的半导体结构形成方法中，形成侧墙材料层后就会刻蚀所述侧墙材料层和介质层以及鳍片，在鳍片中形成开口，然后在所述开口中外延生长形成外延层，所述外延层高出鳍片顶面的那部分与栅极层之间的间距就是所述侧墙材料层的厚度，随着半导体结构尺寸的缩小，所述侧墙材料层的厚度也缩小，所述外延层和所述栅极层之间的间距变小，导致所述外延层和栅极之间的寄生电容增大。而在本申请实施例提供的半导体结构形成方法中，在所述侧墙材料层260a上再形成一层牺牲层，则所述外延层和栅极层之间的间距为牺牲层的厚度加上侧墙材料层的厚度，所述外延层和所述栅极层之间的间距变大了，进而所述外延层和栅极之间的寄生电容变小，可以提高器件性能。
参考图8所示，在所述侧墙材料层260a表面形成牺牲层261。
在本申请的一些实施例中，在所述侧墙材料层260a表面形成牺牲层261的方法包括化学气相沉积工艺或物理气相沉积工艺。
所述牺牲层261后续需要去除，而所述栅极层230侧壁的侧墙材料层需要保留，因此在刻蚀去除所述牺牲层261时要保证所述牺牲层261的材料和所述侧墙材料的刻蚀选择比能够实现所述刻蚀。在本申请的一些实施例中，所述牺牲层261的材料包括氧化硅，所述侧墙材料层260a的材料包括氮化硅、低K值氮化硅或氮化硅和低K值氮化硅混合层。在本申请的另一些实施例中，所述牺牲层261的材料包括氮化硅，所述侧墙材料层260a的材料包括低K值氮化硅。
在本申请的一些实施例中，所述牺牲层261的厚度为2纳米至6纳米，例如为3纳米、4纳米或5纳米等。所述牺牲层261的作用是增加外延层和栅极之间的间距，所述牺牲层261的厚度代表能够增加的距离，因此所述牺牲层261的厚度可以影响半导体结构的器件性能。实际工艺中，可以根据实际需求来确定所述牺牲层261的厚度。
参考图9所示，刻蚀所述牺牲层261，所述侧墙材料层260a，所述介质层220以及所述鳍片210，在所述栅极层230两侧的鳍片210中形成开口270，去除所述硬掩膜层240顶面上以及所述隔离结构250上的牺牲层261和侧墙材料层260a形成位于所述栅极层230侧壁的侧墙260。
在本申请的一些实施例中，所述开口270的底部低于所述隔离结构250顶面。后续形成的外延层底部低于所述隔离结构250的顶面，可以有效提高器件性能。
在本申请的一些实施例中，形成所述开口270的方法包括干法刻蚀。所述牺牲层261，所述侧墙材料层260a，所述介质层220以及所述鳍片210的材料不相同，采用湿法刻蚀的话会受到不同材料不同刻蚀选择比的影响，无法刻蚀，但是采用等离子体干法刻蚀可以同时对所述牺牲层261，所述侧墙材料层260a，所述介质层220以及所述鳍片210进行刻蚀。
在本申请的一些实施例中，形成所述开口270的方法包括各向同性干法刻蚀，所述开口270位于鳍片210中的部分的宽度大于所述开口270高于所述鳍片210的部分的宽度。
参考图10所示，在所述开口270中生长外延层280。
在本申请的一些实施例中，所述外延层270的顶面高于所述鳍片210顶面，低于所述介质层220顶面。
所述外延层280可以包括外延生长的半导体材料。在本申请的一些实施例中，外延生长的半导体材料是与半导体衬底200的材料相同的材料。在本申请的另一些实施例中，外延生长的半导体材料可以包括与半导体衬底200的材料不同的材料。外延生长的半导体材料可以包括：(i)半导体材料，例如锗或硅；(ii)化合物半导体材料，例如磷化硅或碳磷化硅；或(iii)半导体合金，例如硅锗或磷化镓砷。
在本申请的一些实施例中，例如，可以通过(i)化学气相沉积(CVD)，例如通过低压CVD(LPCVD)、原子层CVD(ALCVD)、超高真空CVD(UHVCVD)、减压CVD(RPCVD)或任何合适的CVD；(ii)分子束外延(MBE)工艺；(iii)任何合适的外延工艺；或(iv)上述的组合来生长所述外延层280。
在本申请的一些实施例中，所述外延层280可以是P型或N型。在本申请的一些实施例中，例如，P型外延层280可以包括SiGe，并且可以是在外延生长工艺期间使用P型掺杂剂(例如，硼、铟或镓)原位掺杂的。对于P型原位掺杂，可以使用P型掺杂前体，包括但不限于乙硼烷(B2H6)、三氟化硼(BF3)和/或其他P型掺杂前体。在本申请的一些实施例中，例如，N型外延层280可以包括Si，并且可以使用N型掺杂剂(例如，磷或砷)在外延生长工艺期间进行原位掺杂。对于N型原位掺杂，可以使用N型掺杂前体，包括但不限于磷化氢(PH3)、胂化氢(AsH3)和/或其他N型掺杂前体。
参考图11所示，去除所述牺牲层261。
在本申请的一些实施例中，去除所述牺牲层261的方法包括湿法刻蚀。
在本申请的一些实施例中，所述湿法刻蚀的刻蚀溶液包括磷酸或氢氟酸。
图12为本申请实施例所述的半导体结构的纵截面图。
参考图12，图12为沿图11中虚线部分所做的纵截面图。所述外延层280位于鳍片210中的部分的宽度大于所述外延层280高于所述鳍片210的部分的宽度。所述外延层280高于所述鳍片210的部分与所述栅极层230之间的间距为所述侧墙260的厚度加上已经被去除的牺牲层261的厚度。所述栅极层230在在后续工艺中会被替换为金属栅极，所述外延层280高于所述鳍片210的部分与所述栅极层230之间的间距等于所述外延层280高于所述鳍片210的部分与所述金属栅极之间的间距。
与图5所示的半导体结构相比，本申请实施例所述的半导体形成方法形成的半导体结构中，所述外延层280高于所述鳍片210的部分与所述金属栅极之间的间距更大，当所述外延层280以及金属栅极连通电源时，在所述金属栅极和外延层280之间产生的寄生电容更小，可以提高器件性能。
本申请所述的半导体结构的形成方法，通过所述牺牲层来增加外延层和栅极之间的距离，进而降低外延层和栅极之间的寄生电容，可以提高器件性能。
本申请的实施例还提供一种半导体结构，参考图11和图12，所述半导体结构包括：半导体衬底200，所述半导体衬底200上形成有鳍片210，所述鳍片210包括第一部分211和第二部分212，且所述半导体衬底200还包括覆盖所述鳍片210第二部分212侧壁和顶面的介质层220、覆盖部分所述介质层220的栅极层230以及覆盖所述栅极层230顶面的硬掩膜层240；侧墙260，位于所述栅极层230侧壁；外延层280，位于所述栅极层230两侧的鳍片210中且凸出所述鳍片210，其中，所述外延层280凸出所述鳍片210的部分与所述栅极层230之间存在空隙。
在本申请的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底200可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。
在本申请的一些实施例中，所述介电层220的材料包括氧化硅。
在本申请的一些实施例中，所述栅极层230的材料包括多晶硅。
在本申请的一些实施例中，所述硬掩膜层240的材料包括氮化硅。所述硬掩膜层240可以保护所述栅极层230。
所述半导体衬底200还包括覆盖所述鳍片210第一部分211侧壁的隔离结构250，所述隔离结构250顶面与所述鳍片210第一部分211顶面共面。
所述隔离结构250用于隔离相邻的有源区。所述隔离结构250可以由电介质材料制成。在本申请的一些实施例中，所述隔离结构250的材料可以包括氧化硅、氮化硅、氮氧化硅和/或其他合适的绝缘材料。在本申请的一些实施例中，所述隔离结构250可以包括多层结构。
在本申请的一些实施例中，所述外延层280的底部低于所述隔离结构250顶面，可以有效提高器件性能。
在本申请的一些实施例中，所述外延层280的顶面高于所述鳍片210顶面，低于所述介质层220顶面。
在本申请的一些实施例中，所述外延层280凸出所述鳍片的部分与所述栅极层之间的空隙的宽度为2纳米至6纳米，例如为3纳米、4纳米或5纳米等。所述外延层280凸出所述鳍片的部分与所述栅极层之间的间距为所述空隙的宽度加上所述侧墙的厚度，因此所述空隙的宽度可以影响半导体结构的器件性能。实际工艺中，可以根据实际需求来确定所述空隙的宽度。
所述外延层280可以包括外延生长的半导体材料。在本申请的一些实施例中，外延生长的半导体材料是与半导体衬底200的材料相同的材料。在本申请的另一些实施例中，外延生长的半导体材料可以包括与半导体衬底200的材料不同的材料。外延生长的半导体材料可以包括：(i)半导体材料，例如锗或硅；(ii)化合物半导体材料，例如磷化硅或碳磷化硅；或(iii)半导体合金，例如硅锗或磷化镓砷。
在本申请的一些实施例中，所述外延层280可以是P型或N型。在本申请的一些实施例中，例如，P型外延层280可以包括SiGe，并且可以是在外延生长工艺期间使用P型掺杂剂(例如，硼、铟或镓)原位掺杂的。对于P型原位掺杂，可以使用P型掺杂前体，包括但不限于乙硼烷(B2H6)、三氟化硼(BF3)和/或其他P型掺杂前体。在本申请的一些实施例中，例如，N型外延层280可以包括Si，并且可以使用N型掺杂剂(例如，磷或砷)在外延生长工艺期间进行原位掺杂。对于N型原位掺杂，可以使用N型掺杂前体，包括但不限于磷化氢(PH3)、胂化氢(AsH3)和/或其他N型掺杂前体。
参考图12，图12为沿图11中虚线部分所做的纵截面图。所述外延层280位于鳍片210中的部分的宽度大于所述外延层280高于所述鳍片210的部分的宽度。所述外延层280高于所述鳍片210的部分与所述栅极层230之间的间距为所述侧墙260的厚度加上已经被去除的牺牲层261的厚度。所述栅极层230在在后续工艺中会被替换为金属栅极，所述外延层280高于所述鳍片210的部分与所述栅极层230之间的间距等于所述外延层280高于所述鳍片210的部分与所述金属栅极之间的间距。
与图5所示的半导体结构相比，本申请实施例所述的半导体形成方法形成的半导体结构中，所述外延层280高于所述鳍片210的部分与所述金属栅极之间的间距更大，当所述外延层280以及金属栅极连通电源时，在所述金属栅极和外延层280之间产生的寄生电容更小，可以提高器件性能。
本申请所述的半导体结构，通过增加外延层和栅极之间的距离的方式来降低外延层和栅极之间的寄生电容，可以提高器件性能。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。
还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
本文所使用的术语″低K″是指小介电常数。在半导体器件结构和制造工艺的领域中，低K是指小于SiO2的介电常数的介电常数(例如，小于3.9)。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片包括第一部分和第二部分，且所述半导体衬底还包括覆盖所述鳍片第二部分侧壁和顶面的介质层、覆盖部分所述介质层的栅极层以及覆盖所述栅极层顶面的硬掩膜层；
在所述栅极层侧壁和所述硬掩膜层顶面及侧壁，以及所述介质层表面形成侧墙材料层；
在所述侧墙材料层表面形成牺牲层；
刻蚀所述牺牲层，所述侧墙材料层，所述介质层以及所述鳍片，在所述栅极层两侧的鳍片中形成开口，去除所述硬掩膜层顶面上的牺牲层和侧墙材料层；
在所述开口中生长外延层；
去除所述牺牲层。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述半导体衬底还包括覆盖所述鳍片第一部分侧壁的隔离结构，所述隔离结构顶面与所述鳍片第一部分顶面共面。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述开口的底部低于所述隔离结构顶面。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的材料包括氧化硅，所述侧墙材料层的材料包括氮化硅、低K值氮化硅或氮化硅与低K值氮化硅混合层。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的材料包括氮化硅，所述侧墙材料层的材料包括低K值氮化硅。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的厚度为2纳米至6纳米。
7.如权利要求1所述半导体结构的形成方法，其特征在于，形成所述第二开口的方法包括干法刻蚀。
8.如权利要求1所述半导体结构的形成方法，其特征在于，去除所述牺牲层的方法包括湿法刻蚀。
9.如权利要求8所述半导体结构的形成方法，其特征在于，所述湿法刻蚀的刻蚀溶液包括磷酸或氢氟酸。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述外延层的顶面高于所述鳍片顶面，低于所述介质层顶面。
11.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片包括第一部分和第二部分，且所述半导体衬底还包括覆盖所述鳍片第二部分侧壁和顶面的介质层、覆盖部分所述介质层的栅极层以及覆盖所述栅极层顶面的硬掩膜层；
侧墙，位于所述栅极层侧壁；
外延层，位于所述栅极层两侧的鳍片中且凸出所述鳍片，其中，所述外延层凸出所述鳍片的部分与所述栅极层之间存在空隙。
12.如权利要求11所述的半导体结构，其特征在于，所述半导体衬底还包括覆盖所述鳍片第一部分侧壁的隔离结构，所述隔离结构顶面与所述鳍片第一部分顶面共面。
13.如权利要求12所述的半导体结构，其特征在于，所述外延层的底部低于所述隔离结构顶面。
14.如权利要求11所述的半导体结构，其特征在于，所述外延层凸出所述鳍片的部分与所述栅极层之间的空隙的宽度为2纳米至6纳米。
15.如权利要求11所述的半导体结构，其特征在于，所述外延层的顶面高于所述鳍片顶面，低于所述介质层顶面。
CN202010492606.7A 2020-06-03 2020-06-03 半导体结构及其形成方法 Pending CN113764279A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010492606.7A CN113764279A (zh) 2020-06-03 2020-06-03 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010492606.7A CN113764279A (zh) 2020-06-03 2020-06-03 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113764279A true CN113764279A (zh) 2021-12-07

Family

ID=78783042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010492606.7A Pending CN113764279A (zh) 2020-06-03 2020-06-03 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113764279A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242037A1 (en) * 2007-03-28 2008-10-02 Bernhard Sell Semiconductor device having self-aligned epitaxial source and drain extensions
CN103928327A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US20160268434A1 (en) * 2015-03-13 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions for fin field effect transistors and methods of forming same
CN108630610A (zh) * 2017-03-21 2018-10-09 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US10128156B1 (en) * 2017-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with reduced parasitic capacitance and method for fabricating the same
CN108878529A (zh) * 2017-05-16 2018-11-23 中芯国际集成电路制造（天津）有限公司 半导体器件及其制造方法
CN109841570A (zh) * 2017-11-29 2019-06-04 台湾积体电路制造股份有限公司 半导体装置、制造半导体装置的方法及用于执行半导体装置的方法
CN110634742A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110729189A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造（天津）有限公司 半导体器件及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242037A1 (en) * 2007-03-28 2008-10-02 Bernhard Sell Semiconductor device having self-aligned epitaxial source and drain extensions
CN103928327A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US20160268434A1 (en) * 2015-03-13 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions for fin field effect transistors and methods of forming same
CN108630610A (zh) * 2017-03-21 2018-10-09 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN108878529A (zh) * 2017-05-16 2018-11-23 中芯国际集成电路制造（天津）有限公司 半导体器件及其制造方法
US10128156B1 (en) * 2017-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with reduced parasitic capacitance and method for fabricating the same
CN109841570A (zh) * 2017-11-29 2019-06-04 台湾积体电路制造股份有限公司 半导体装置、制造半导体装置的方法及用于执行半导体装置的方法
CN110634742A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110729189A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造（天津）有限公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
US11664456B2 (en) Semiconductor structures and methods of forming thereof
US11489054B2 (en) Raised epitaxial LDD in MuGFETs and methods for forming the same
US20230246091A1 (en) Structure of a fin field effect transistor (finfet)
US11888046B2 (en) Epitaxial fin structures of finFET having an epitaxial buffer region and an epitaxial capping region
KR101949568B1 (ko) 최상면이 평면인 에피택셜 피처를 갖는 finfet 디바이스 및 그 제조 방법
US9166010B2 (en) FinFET device with epitaxial structure
US11948999B2 (en) Semiconductor device
US9105661B2 (en) Fin field effect transistor gate oxide
CN109427591B (zh) 半导体器件及其形成方法
CN109473398B (zh) 半导体元件及其制造方法
US10269647B2 (en) Self-aligned EPI contact flow
CN113764279A (zh) 半导体结构及其形成方法
US11652159B2 (en) Semiconductor devices and methods of manufacturing thereof
CN113823688A (zh) 半导体结构及其形成方法
EP3671856B1 (en) A method for forming a group iii-v heterojunction bipolar transistor on a group iv substrate and corresponding heterojunction bipolar transistor device
US9041109B2 (en) Field effect transistor including a recessed and regrown channel
CN115472572A (zh) 半导体结构及其形成方法
CN115249736A (zh) 半导体结构及其形成方法
CN116995026A (zh) 深沟槽隔离结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination