CN115249736A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115249736A
CN115249736A CN202110466496.1A CN202110466496A CN115249736A CN 115249736 A CN115249736 A CN 115249736A CN 202110466496 A CN202110466496 A CN 202110466496A CN 115249736 A CN115249736 A CN 115249736A
Authority
CN
China
Prior art keywords
sacrificial
isolation
seed
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110466496.1A
Other languages
English (en)
Inventor
王文博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110466496.1A priority Critical patent/CN115249736A/zh
Publication of CN115249736A publication Critical patent/CN115249736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底表面形成有隔离层和贯穿所述隔离层的隔离结构；若干鳍片，位于所述隔离结构两侧的隔离层上。本申请提供一种半导体结构及其形成方法，使用隔离层来隔离鳍片和衬底，可以避免鳍片的根部栅极无法控制的位置形成并联的寄生晶体管，从而避免器件开启电压波动或漏电流增加，进而提高器件性能。

Description

半导体结构及其形成方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高的性能和更低的成本的需求不断增加。为了满足这些需求，半导体工业继续按比例缩小半导体器件的尺寸，鳍式场效应晶体管(FinFET)等三维结构的设计成为半导体领域关注的热点。
然而在体硅衬底上直接制备的FinFET器件，因为鳍片与衬底之间互相连接，在鳍片的根部栅极无法控制的位置容易形成并联的寄生晶体管，导致器件开启电压波动或漏电流增加。因此，有必要提供更有效、更可靠的技术方案，来提高FinFET器件的性能。
发明内容
本申请提供一种半导体结构及其形成方法，可以避免鳍片的根部栅极无法控制的位置形成并联的寄生晶体管，从而避免器件开启电压波动或漏电流增加，进而提高器件性能。
本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有种子牺牲结构以及位于所述种子牺牲结构两侧的隔离层，所述隔离层的顶面低于所述种子牺牲结构的顶面；在所述种子牺牲结构侧壁交替形成若干鳍片和若干牺牲层；在所述隔离层表面形成介质层，所述介质层顶面与所述若干鳍片和若干牺牲层的顶面共面；去除所述若干牺牲层形成若干第一沟槽；去除所述种子牺牲结构形成第二沟槽；在所述第二沟槽底部形成隔离结构，所述隔离结构顶面与所述隔离层顶面共面；去除所述介质层。
在本申请的一些实施例中，形成所述若干鳍片和若干牺牲层以及所述介质层的方法包括：在所述种子牺牲结构的顶面和侧壁交替形成若干牺牲材料层和鳍片材料层；形成完全覆盖所述若干牺牲材料层和鳍片材料层的介质层；使用化学机械研磨工艺研磨所述介质层、所述若干牺牲材料层和鳍片材料层至暴露所述种子牺牲结构。
在本申请的一些实施例中，在所述种子牺牲结构的顶面和侧壁交替形成若干牺牲材料层和鳍片材料层的方法包括外延生长。
在本申请的一些实施例中，形成所述种子牺牲结构和所述隔离层的方法包括：提供半导体衬底，所述半导体衬底表面形成有种子层；刻蚀所述种子层形成所述种子牺牲结构；形成覆盖所述半导体衬底和所述种子牺牲结构的隔离材料层；研磨所述隔离材料层至暴露所述种子牺牲结构顶面；回刻蚀所述隔离材料层形成所述隔离层。
在本申请的一些实施例中，所述种子牺牲结构和所述隔离层的高度差为10纳米至100纳米。
在本申请的一些实施例中，所述若干牺牲层和所述种子牺牲结构的厚度为5纳米至30纳米，所述若干鳍片的厚度为3纳米至10纳米。
在本申请的一些实施例中，所述若干牺牲层和所述种子牺牲结构的材料包括硅锗，所述若干鳍片的材料包括硅。
在本申请的一些实施例中，在所述第二沟槽中形成隔离结构，所述隔离结构顶面与所述隔离层顶面共面的方法包括：在所述若干第一沟槽和所述第二沟槽中填充隔离材料；回刻蚀所述隔离材料至所述第二沟槽中的隔离材料顶面与隔离层顶面共面，形成所述隔离结构。
本申请的另一个方面还提供一种半导体结构，包括：半导体衬底，所述半导体衬底表面形成有隔离层和贯穿所述隔离层的隔离结构；若干鳍片，位于所述隔离结构两侧的隔离层上。
在本申请的一些实施例中，所述若干鳍片之间的间距为5纳米至30纳米，所述若干鳍片的厚度为3纳米至10纳米。
本申请提供一种半导体结构及其形成方法，使用隔离层来隔离鳍片和衬底，可以避免鳍片的根部栅极无法控制的位置形成并联的寄生晶体管，从而避免器件开启电压波动或漏电流增加，进而提高器件性能。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。
其中：
图1至图11为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
目前的一些FINFET器件中，鳍片是在体硅衬底上直接通过刻蚀来形成的，因此鳍片与衬底之间是直接相连的，在鳍片的根部栅极无法控制的位置容易形成并联的寄生晶体管，导致器件开启电压波动或漏电流增加。
在一些工艺中，可以采用穿透阻挡层注入(punchthrough stop implant)的方法，在鳍片的根部位置注入杂质，提高寄生晶体管的开启电压，但是此方案只能减弱该寄生效应，而无法完全消除。
针对上述问题，本申请提供一种半导体结构及其形成方法，使用隔离层来隔离鳍片和衬底，可以避免鳍片的根部栅极无法控制的位置形成并联的寄生晶体管，从而避免器件开启电压波动或漏电流增加，进而提高器件性能。
图1至图11为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。下面结合附图对本申请实施例所述的半导体结构及其形成方法进行详细说明。
参考图1至图6所示，提供半导体衬底100，所述半导体衬底100表面形成有种子牺牲结构110以及位于所述种子牺牲结构110两侧的隔离层120，所述隔离层120的顶面低于所述种子牺牲结构110的顶面。
参考图1所示，提供半导体衬底100，所述半导体衬底100表面形成有种子层110a。
在本申请的一些实施例中，所述半导体衬底100的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底100可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底100可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。
在本申请的一些实施例中，所述种子层110a的材料包括硅锗。形成所述种子层110a的方法包括外延生长或化学气相沉积工艺等。
参考图2所示，刻蚀所述种子层110a形成所述种子牺牲结构110。刻蚀所述种子层110a的方法包括湿法刻蚀或干法刻蚀等。
在本申请的一些实施例中，所述种子牺牲结构110的位置位于当前的半导体衬底100的中心部分。出于简洁，附图不便展示整个半导体衬底的结构，只是展示了部分半导体衬底的结构(例如一个独立的有源区域或器件区域)。所述种子牺牲结构110位于中心，便于向两侧生长鳍片。
参考图3所示，形成覆盖所述半导体衬底100和所述种子牺牲结构110的隔离材料层120a。形成所述隔离材料层120a的方法包括化学气相沉积工艺或物理气相沉积工艺等。所述隔离材料层120a的材料包括氧化硅。
参考图4所示，研磨所述隔离材料层120a至暴露所述种子牺牲结构110顶面。所述研磨例如为化学机械研磨工艺。
参考图5所示，回刻蚀所述隔离材料层120a形成所述隔离层120。所述回刻蚀例如为湿法刻蚀或干法刻蚀等。所述隔离层120可以隔离后续的鳍片和半导体衬底，也可以隔离相邻的有源区。
在本申请的一些实施例中，所述种子牺牲结构110和所述隔离层120的高度差为10—100纳米，例如为20纳米、40纳米、60纳米或80纳米等。所述高度差可以定义后续形成的鳍片的高度，其可以根据具体需求来设置。
参考图6至图8所示，在所述种子牺牲结构110侧壁交替形成若干鳍片140和若干牺牲层130；在所述隔离层120表面形成介质层150，所述介质层150顶面与所述若干鳍片140和若干牺牲层130的顶面共面。
参考图6所示，在所述种子牺牲结构110的顶面和侧壁交替形成若干牺牲材料层130a和鳍片材料层140a。
在本申请的一些实施例中，在所述种子牺牲结构110的顶面和侧壁交替形成若干牺牲材料层130a和鳍片材料层140a的方法包括外延生长。
参考图7所示，形成完全覆盖所述若干牺牲材料层130a和鳍片材料层140a的介质层150。形成所述介质层150的方法包括化学气相沉积工艺或物理气相沉积工艺等。所述介质层150的材料包括氧化硅或氮化硅等。
参考图8所示，使用化学机械研磨工艺研磨所述介质层150、所述若干牺牲材料层130a和鳍片材料层140a至暴露所述种子牺牲结构110，在所述种子牺牲结构110侧壁交替形成了若干牺牲层130和若干鳍片140。
在本申请的一些实施例中，所述若干牺牲层130和所述种子牺牲结构110的厚度为5-30纳米，例如为10纳米、15纳米或20纳米等。所述若干牺牲层130和所述种子牺牲结构110的厚度就是鳍片之间的间距。所述种子牺牲结构110和所述若干牺牲层130的厚度以及材料等最好相同。
在本申请的一些实施例中，所述若干鳍片140的厚度为3-10纳米。
在本申请的一些实施例中，所述若干牺牲层130的材料包括硅锗，所述若干鳍片140的材料包括硅。
在本申请的一些实施例中，所述若干鳍片140的数量可以根据具体的工艺和器件性能要求来设置。
常规工艺中，鳍片与衬底是一体连接的，在鳍片的根部栅极无法控制的位置容易形成并联的寄生晶体管，导致器件开启电压波动或漏电流增加，而在本申请所述的半导体结构的形成方法中，所述若干鳍片140与半导体衬底100之间由隔离层120隔离，可以避免在鳍片140的根部栅极无法控制的位置形成并联的寄生晶体管，导致器件开启电压波动或漏电流增加，从而提高器件性能。
参考图9所示，去除所述若干牺牲层130形成若干第一沟槽131；去除所述种子牺牲结构110形成第二沟槽111。所述若干牺牲层130和所述种子牺牲结构110可以同步去除，也可以分别去除(去除顺序不受限制)，这可以取决于种子牺牲结构110和牺牲层130的材料是否相同。
在本申请的一些实施例中，去除所述若干牺牲层130和所述种子牺牲结构110的方法包括湿法刻蚀或干法刻蚀等。
参考图10所示，在所述第二沟槽111底部形成隔离结构121，所述隔离结构121顶面与所述隔离层120顶面共面。所述隔离结构121与所述隔离层120共同隔离鳍片和半导体衬底以及相邻的有源区。
在本申请的一些实施例中，在所述第二沟槽111中形成隔离结构121，所述隔离结构121顶面与所述隔离层120顶面共面的方法包括：在所述若干第一沟槽131和所述第二沟槽111中填充隔离材料；回刻蚀所述隔离材料至所述第二沟槽111中的隔离材料顶面与隔离层120顶面共面，形成所述隔离结构121。
在本申请的一些实施例中，所述隔离结构121与所述隔离层120的材料相同。
参考图11所示，去除所述介质层150。去除所述介质层150的方法包括湿法刻蚀或干法刻蚀等。
在本申请的一些实施例中，当介质层150的材料和隔离材料相同或相似时，去除所述介质层150的步骤可以和形成隔离结构121时回刻蚀所述隔离材料的步骤同步进行，节省工序。
本申请所述的半导体结构的形成方法中，使用隔离层120来隔离鳍片140和衬底100，可以避免鳍片的根部栅极无法控制的位置形成并联的寄生晶体管，从而避免器件开启电压波动或漏电流增加，进而提高器件性能。
本申请的实施例还提供一种半导体结构，参考图11所示，包括：半导体衬底100，所述半导体衬底100表面形成有隔离层120和贯穿所述隔离层120的隔离结构121；若干鳍片140，位于所述隔离结构121两侧的隔离层120上。
参考图11所示，在本申请的一些实施例中，所述半导体衬底100的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底100可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底100可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。
所述隔离层120可以隔离鳍片140和半导体衬底100，也可以隔离相邻的有源区。在本申请的一些实施例中，所述隔离层120的材料包括氧化硅。
继续参考图11所示，在所述隔离层120中形成有贯穿隔离层120的隔离结构121，所述隔离结构121顶面与所述隔离层120顶面共面。所述隔离结构121与所述隔离层120共同隔离鳍片和半导体衬底以及相邻的有源区。
在本申请的一些实施例中，所述隔离结构121与所述隔离层120的材料相同。
继续参考图11所示，在本申请的一些实施例中，所述若干鳍片140的高度为10—100纳米，例如为20纳米、40纳米、60纳米或80纳米等。具体地可以根据具体需求来设置。
在本申请的一些实施例中，所述若干鳍片140的间距为5—30纳米，例如为10纳米、15纳米或20纳米等。
在本申请的一些实施例中所述若干鳍片140的厚度为3—10纳米。
在本申请的一些实施例中，所述若干鳍片140的材料包括硅。
在本申请的一些实施例中，所述若干鳍片140的数量可以根据具体的工艺和器件性能要求来设置。
常规半导体结构中，鳍片与衬底是一体连接的，在鳍片的根部栅极无法控制的位置容易形成并联的寄生晶体管，导致器件开启电压波动或漏电流增加，而在本申请所述的半导体结构中，所述若干鳍片140与半导体衬底100之间由隔离层120隔离，可以避免在鳍片140的根部栅极无法控制的位置形成并联的寄生晶体管，导致器件开启电压波动或漏电流增加，从而提高器件性能。
本申请提供一种半导体结构及其形成方法，使用隔离层来隔离鳍片和衬底，可以避免鳍片的根部栅极无法控制的位置形成并联的寄生晶体管，从而避免器件开启电压波动或漏电流增加，进而提高器件性能。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有种子牺牲结构以及位于所述种子牺牲结构两侧的隔离层，所述隔离层的顶面低于所述种子牺牲结构的顶面；
在所述种子牺牲结构侧壁交替形成若干鳍片和若干牺牲层；
在所述隔离层表面形成介质层，所述介质层顶面与所述若干鳍片和若干牺牲层的顶面共面；
去除所述若干牺牲层形成若干第一沟槽；
去除所述种子牺牲结构形成第二沟槽；
在所述第二沟槽底部形成隔离结构，所述隔离结构顶面与所述隔离层顶面共面；
去除所述介质层。
2.如权利要求1所述半导体结构的形成方法，其特征在于，形成所述若干鳍片和若干牺牲层以及所述介质层的方法包括：
在所述种子牺牲结构的顶面和侧壁交替形成若干牺牲材料层和鳍片材料层；
形成完全覆盖所述若干牺牲材料层和鳍片材料层的介质层；
使用化学机械研磨工艺研磨所述介质层、所述若干牺牲材料层和鳍片材料层至暴露所述种子牺牲结构。
3.如权利要求2所述半导体结构的形成方法，其特征在于，在所述种子牺牲结构的顶面和侧壁交替形成若干牺牲材料层和鳍片材料层的方法包括外延生长。
4.如权利要求1所述半导体结构的形成方法，其特征在于，形成所述种子牺牲结构和所述隔离层的方法包括：
提供半导体衬底，所述半导体衬底表面形成有种子层；
刻蚀所述种子层形成所述种子牺牲结构；
形成覆盖所述半导体衬底和所述种子牺牲结构的隔离材料层；
研磨所述隔离材料层至暴露所述种子牺牲结构顶面；
回刻蚀所述隔离材料层形成所述隔离层。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述种子牺牲结构和所述隔离层的高度差为10纳米至100纳米。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述若干牺牲层和所述种子牺牲结构的厚度为5纳米至30纳米，所述若干鳍片的厚度为3纳米至10纳米。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述若干牺牲层和所述种子牺牲结构的材料包括硅锗，所述若干鳍片的材料包括硅。
8.如权利要求1所述半导体结构的形成方法，其特征在于，在所述第二沟槽中形成隔离结构，所述隔离结构顶面与所述隔离层顶面共面的方法包括：
在所述若干第一沟槽和所述第二沟槽中填充隔离材料；
回刻蚀所述隔离材料至所述第二沟槽中的隔离材料顶面与隔离层顶面共面，形成所述隔离结构。
9.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底表面形成有隔离层和贯穿所述隔离层的隔离结构；
若干鳍片，位于所述隔离结构两侧的隔离层上。
10.如权利要求9所述的半导体结构，其特征在于，所述若干鳍片之间的间距为5纳米至30纳米，所述若干鳍片的厚度为3纳米至10纳米。
CN202110466496.1A 2021-04-28 2021-04-28 半导体结构及其形成方法 Pending CN115249736A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110466496.1A CN115249736A (zh) 2021-04-28 2021-04-28 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110466496.1A CN115249736A (zh) 2021-04-28 2021-04-28 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115249736A true CN115249736A (zh) 2022-10-28

Family

ID=83697241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110466496.1A Pending CN115249736A (zh) 2021-04-28 2021-04-28 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115249736A (zh)

Similar Documents

Publication Publication Date Title
US10680061B2 (en) Sacrificial layer for channel surface retention and inner spacer formation in stacked-channel FETs
CN108695230B (zh) 具有二极管隔离的堆栈式纳米片场效应晶体管
CN107039503B (zh) 水平栅极环绕纳米线晶体管的底部隔离
US11004933B2 (en) Field effect transistor structures
US10978470B2 (en) Semiconductor device including multiple layers of memory cells, method of manufacturing the same, and electronic device including the same
CN109326561B (zh) 鳍式场效晶体管的制造方法
CN105448739B (zh) 具有栅极结构的半导体器件及其制造方法
TWI478288B (zh) 閘流體隨機存取記憶體裝置及方法
TW201440118A (zh) 半導體功率元件的製作方法
CN104835715A (zh) 使用外延横向过生长来形成沟槽的方法和深垂直沟槽结构
CN109216181A (zh) 鳍结构制造方法
CN113745346A (zh) 具有双栅结构的半导体器件及其制造方法及电子设备
CN113257815B (zh) 竖直相邻器件之间带隔离部的半导体装置及电子设备
CN115249736A (zh) 半导体结构及其形成方法
US9564358B1 (en) Forming reliable contacts on tight semiconductor pitch
CN114864653A (zh) 半导体结构及其形成方法
CN113764279A (zh) 半导体结构及其形成方法
CN113764275B (zh) 半导体结构及其形成方法
CN113764339A (zh) 半导体结构及其形成方法
CN113497135B (zh) 反向传导绝缘栅双极晶体管的制造方法
CN114005754A (zh) 半导体结构及其形成方法
EP3671856B1 (en) A method for forming a group iii-v heterojunction bipolar transistor on a group iv substrate and corresponding heterojunction bipolar transistor device
CN113764503A (zh) 半导体结构及其形成方法
CN115472666A (zh) 纳米线结构的形成方法和半导体结构
CN114334818A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination