CN113823688A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113823688A CN113823688A CN202010566015.XA CN202010566015A CN113823688A CN 113823688 A CN113823688 A CN 113823688A CN 202010566015 A CN202010566015 A CN 202010566015A CN 113823688 A CN113823688 A CN 113823688A
- Authority
- CN
- China
- Prior art keywords
- fin
- groove
- semiconductor
- semiconductor substrate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 13
- 238000000347 anisotropic wet etching Methods 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 239000000463 material Substances 0.000 description 29
- 238000002955 isolation Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- 238000011065 in-situ storage Methods 0.000 description 8
- 239000002243 precursor Substances 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- CFGPESLNPCIKIX-UHFFFAOYSA-N [2-[ethoxy(propylsulfanyl)phosphoryl]oxyphenyl] n-methylcarbamate Chemical compound CCCSP(=O)(OCC)OC1=CC=CC=C1OC(=O)NC CFGPESLNPCIKIX-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000009643 growth defect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供一种半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底上形成有鳍部，所述鳍部包括鳍部第一部分；栅极结构，所述栅极结构横跨所述鳍部第一部分，且覆盖所述鳍部第一部分的顶部和侧壁，所述栅极结构两侧的鳍部第一部分中形成有凹槽，且所述凹槽底面的宽度小于所述鳍部的宽度。本申请提供的半导体结构及其形成方法通过增大外延层与沟道之间的平均距离，进而减少寄生电容和漏电流，提高器件的可靠性。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
鳍式场效应晶体管(FinFET)包括鳍部和栅极结构，栅极结构覆盖部分鳍部的侧壁和顶部，被栅极结构覆盖的鳍部的侧壁表面和顶部表面为FinFET的沟道。源极和漏极与沟道之间的距离对器件的性能影响很大，为了提高器件性能，要求源极和漏极至沟道的距离尽可能小。
通常刻蚀栅极结构两侧的鳍部形成沟槽，且使沟槽延伸至栅极结构下方，沟槽的底部接触沟道，在沟槽中生长外延层作为源极或漏极后，源极或漏极与沟道之间可以实现零距离。由于干法蚀刻不具备晶向选择性，形成的沟槽底部是平坦的或趋于平坦，且沟槽底部的宽度与鳍部的宽度相等，在这种沟槽中生长源极或漏极会导致一系列问题，例如产生寄生电容，使器件产生RC延迟，影响运行频率，也有可能会导致漏电现象，同时栅极和源极、漏极之间的击穿电压也会变小，使器件的可靠性变差。
发明内容
本申请解决的技术问题是在尽量不影响器件性能的情况下，增大源极、漏极与沟道之间的距离，减少寄生电容和漏电流，提高器件的可靠性。
为解决上述技术问题，本申请提供了一种半导体结构，包括：半导体衬底，所述半导体衬底上形成有鳍部，所述鳍部包括鳍部第一部分；栅极结构，所述栅极结构横跨所述鳍部第一部分，且覆盖所述鳍部第一部分的顶部和侧壁，所述栅极结构两侧的鳍部第一部分中形成有凹槽，且所述凹槽底面的宽度小于所述鳍部的宽度。
在本申请的实施例中，所述凹槽与所述鳍部第一部分的连接面呈v型、U型或梯形。
在本申请的实施例中，所述栅极结构包括侧墙，所述凹槽延伸至所述栅极结构的深度为大于0且小于或等于所述侧墙的厚度。
在本申请的实施例中，所述鳍部还包括鳍部第二部分，所述凹槽沿垂直于半导体衬底的方向延伸至鳍部第二部分。
在本申请的实施例中，所述凹槽与所述鳍部第二部分的连接面呈v型、U型或梯形。
在本申请的实施例中，所述半导体结构还包括外延层，所述外延层填满所述凹槽。
本申请还提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍部和栅极结构，所述鳍部包括鳍部第一部分，所述栅极结构横跨所述鳍部第一部分，且覆盖所述鳍部第一部分的部分顶部和侧壁；刻蚀所述栅极结构两侧的鳍部第一部分，形成凹槽，且所述凹槽底面的宽度小于所述鳍部的宽度。
在本申请的实施例中，所述栅极结构包括侧墙，所述凹槽延伸至所述栅极结构的深度为大于0且小于或等于所述侧墙的厚度。
在本申请的实施例中，所述鳍部还包括鳍部第二部分，所述凹槽沿垂直于半导体衬底的方向延伸至鳍部第二部分。
在本申请的实施例中，形成所述凹槽的工艺包括：采用干法刻蚀工艺刻蚀所述栅极结构两侧的鳍部第一部分，露出所述栅极结构两侧的鳍部第二部分；采用各向异性湿法刻蚀工艺或各向异性干法刻蚀工艺继续刻蚀部分所述鳍部第二部分和所述栅极结构覆盖的鳍部第一部分，形成凹槽，所述凹槽沿垂直于半导体衬底的方向延伸至鳍部第二部分，且所述凹槽沿鳍部的延伸方向延伸至所述栅极结构下方。
在本申请的实施例中，还包括在所述凹槽中生长外延层，所述外延层填满所述凹槽。
与现有技术相比，本申请技术方案具有如下有益效果：
通过使凹槽的底面宽度小于鳍部的宽度，进而减小外延层与沟道之间的平均距离，在不降低器件性能的情况下，减少寄生电容和漏电流，提高器件的可靠性。
采用两步刻蚀法形成凹槽，第一步采用干法刻蚀工艺刻蚀所述栅极结构两侧的鳍部第一部分，露出所述栅极结构两侧的鳍部第二部分；第二步采用各向异性湿法刻蚀或者较温和的各向异性干法刻蚀工艺继续刻蚀，与第一步的干法刻蚀工艺相比，第二步的各向异性湿法刻蚀或者较温和的各向异性干法刻蚀工艺带来的硅表面损伤较小，具有一个更好的界面态，有利于后续的外延生长工艺，如可以大幅度减少生长缺陷。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1为一种半导体结构的结构示意图；
图2至图9为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
参考图1，一种半导体结构，包括半导体衬底100，所述半导体衬底100上形成有鳍部110和隔离结构120，其中鳍部110高于所述隔离结构120的部分为鳍部第一部分111，鳍部110位于所述隔离结构120中的部分为鳍部第二部分112。
栅极结构130，横跨所述鳍部第一部分111，且覆盖所述鳍部第一部分111的顶部和侧壁所述栅极结构130包括栅极层131和位于所述栅极层131侧壁的侧墙132，被所述栅极层131覆盖的所述鳍部第一部分111的顶部表面和侧壁表面为器件的沟道113。所述栅极结构130两侧的鳍部第一部分111中形成有凹槽140。
参考图1中沿平面P得到的截面图1a，通过干法刻蚀工艺刻蚀形成的凹槽140的底部是平坦的或趋于平坦，且所述凹槽140底部的宽度与鳍部110的宽度相同，即凹槽140底部的宽度与沟道113的宽度相同，也即所述凹槽140底部各位置距沟道113的距离均相等，若凹槽140的底部接触沟道113，则在凹槽140内生长外延层作为源极或漏极后，同样也接触沟道113。虽然这种半导体结构减小了源极或漏极与沟道113之间的距离，可以提高器件性能，但是也极易产生寄生电容，使器件产生RC延迟，影响运行频率，也有可能会导致漏电现象，同时源极或漏极与栅极之间的击穿电压也会变小，使器件的可靠性变差。
鉴于此，本申请技术方案通过使凹槽的底面宽度小于鳍部的宽度，即凹槽的底面宽度小于沟道的宽度，减少了外延层与沟道接触的部分，增大了外延层与沟道之间的平均距离，实现了在尽量不影响器件性能的情况下，减少寄生电容和漏电流，提高器件的可靠性。
图2至图9为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
参考图2，提供半导体衬底200，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底200可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。
所述半导体衬底200上形成有鳍部210所述鳍部210可以包括合金半导体，所述合金半导体包含硅锗碳化物、硅锗、磷砷化镓、磷化镓铟、砷化镓铟、磷砷化镓铟、砷化铝铟和/或砷化铝镓，并且鳍部210可以包括元素半导体，例如硅或锗。在一些实施例中，所述鳍部210与所述半导体衬底200可以是一体的，例如所述鳍部210是通过对所述半导体衬底200刻蚀后所形成的凸起结构。所述鳍部210包括鳍部第一部分211和鳍部第二部分212。
所述半导体衬底200上还形成有隔离结构230，高于所述隔离结构230的鳍部210为所述鳍部第一部分211，位于所述隔离结构230中的鳍部210为所述鳍部第二部分212。所述隔离结构230用于隔离相邻的有源区。所述隔离结构230可以由电介质材料制成。在本申请的一些实施例中，所述隔离结构230的材料可以包括氧化硅、氮化硅、氮氧化硅和/或其他合适的绝缘材料。在本申请的一些实施例中，所述隔离结构230可以包括多层结构。
所述半导体衬底200上还形成有栅极结构220，所述栅极结构220横跨所述鳍部第一部分211，且覆盖所述鳍部第一部分211的部分顶部和侧壁，所述鳍部第一部分211上被所述栅极结构220覆盖的部分顶部和侧壁的表面为器件的沟道213(参照图6中的截面图6a)。所述栅极结构220包括覆盖所述鳍部第一部分211侧壁和顶部的栅介质层221和位于部分所述栅介质层221上的栅极层222。
在一些实施例中，所述栅介质层221的材料包括氧化硅，形成所述栅介质层221的方法可以为热氧化工艺。所述栅极层222的材料包括多晶硅。形成所述栅极层222的方法可以为：在所述隔离结构230以及栅介质层221上形成栅极材料层；在所述栅极材料层上形成图案化的硬掩膜层240；以所述图案化的硬掩模层240作为掩膜来刻蚀所述栅极材料层形成所述栅极层222。例如，可以使用干法蚀刻工艺、湿法蚀刻工艺或上述的组合来实施蚀刻。在一些实施例中，所述硬掩膜层240的材料包括氮化硅。所述硬掩膜层240可以保护所述栅极层222在后续对鳍部210进行刻蚀时不受影响。
参考图3和图4，在一些实施例中，所述栅极结构220还包括侧墙223，所述侧墙223位于所述栅极层222和硬掩膜层240的侧壁，形成所述侧墙223的方法可以包括：在所述栅极层222和所述硬掩膜层240的侧壁、所述硬掩膜层240的顶面以及所述栅介质层221的表面形成侧墙材料层223a。在本申请的一些实施例中，形成侧墙材料层223a的方法包括化学气相沉积工艺或物理气相沉积工艺。然后，刻蚀所述侧墙材料层223a，仅留下所述栅极层222和所述硬掩膜层240侧壁的侧墙材料层223a，形成侧墙223。
参考图5刻蚀所述栅极结构220两侧的鳍部第一部分211，形成凹槽250。在刻蚀所述鳍部第一部分211之前，先刻蚀去除所述鳍部第一部分211顶面和侧壁的栅介质层221。然后，采用干法刻蚀工艺刻蚀所述栅极结构220两侧的鳍部第一部分211，露出栅极结构220两侧的鳍部第二部分212，在一些实施例中，所述干法刻蚀工艺的刻蚀气体可以包括HBr、NF3等。
参考图6，再采用各向异性湿法刻蚀工艺或各向异性干法工艺(如低偏置电压/高温的等离子体)继续刻蚀部分所述鳍部第二部分212和所述栅极结构220覆盖的鳍部第一部分211，形成凹槽250。由于本申请实施例采用的湿法刻蚀工艺具有各向异性，硅＜111＞晶面的刻蚀速度远小于＜100＞晶面的刻蚀速度，因此可以通过控制刻蚀时的温度和时间，进而控制所述凹槽250底面的宽度，进而控制所述凹槽250与所述鳍部第一部分211的连接面250a的形状。在一些实施例中，刻蚀溶剂可以包括HCL、HF、TMAH、HNO3等，可以使所述凹槽250与所述鳍部第一部分211的连接面250a的形状为V形。
在本申请实施例中，形成的所述凹槽250沿鳍部210向图中A方向延伸，所述凹槽250延伸至所述栅极结构220的深度为大于0且小于或等于所述侧墙223的厚度，所述凹槽250延伸至所述栅极结构220的位置越深，形成的源极或漏极距所述沟道213越近，在提升器件性能的同时，也越容易产生寄生电容和漏电流现象。在一些实施例中，所述凹槽250延伸至所述栅极结构220的深度可以为2nm～10nm。
参考图1，所述的一种半导体结构中形成的凹槽140的顶面宽度与底面宽度相等且等于鳍部110的宽度，所述凹槽140与鳍部第一部分111的连接面类似矩形。而本申请实施例的凹槽250底面的宽度小于所述鳍部210的宽度，所述凹槽250顶面的宽度等于所述鳍部210的宽度，例如所述凹槽250与鳍部第一部分211的连接面250a可以是V形、U形或梯形等，显然在V形、U形或梯形凹槽中形成的源极或漏极距所述沟道213的平均距离，大于在矩形凹槽中形成的源极或漏极距所述沟道的平均距离，因此，本申请实施例的凹槽250可以在尽可能不影响器件性能的情况下，减少寄生电容和漏电流，提高器件的可靠性。
参考图6中沿平面P1得到的截面图6a，所述凹槽250延伸至所述栅极结构220的深度等于所述侧墙223的厚度，且所述凹槽250与所述鳍部第一部分211的连接面250a呈v型，则后续工艺在所述凹槽250中生长外延层形成的源极或漏极也呈v形，位于v形顶点的源极或漏极接触所述沟道213，V形其余部分的源极或漏极与沟道213之间存在一定的距离t，因此V形凹槽可以增大源极或漏极与沟道213之间的平均距离，能够在尽可能不影响器件性能的情况下，减少寄生电容和漏电流，提高器件的可靠性。
参考图7，在一些实施例中，所述凹槽250延伸至所述栅极结构220的深度等于所述侧墙223的厚度，且所述凹槽250与所述鳍部第一部分211的连接面250a呈U形。U形凹槽与V形凹槽类似，位于U形顶点的源极或漏极接触所述沟道213，可以保证器件具有较好的性能，其余部分的源极或漏极与沟道213之间存在一定的距离t，因此U形凹槽也可以在尽可能不影响器件性能的情况下，增大源极或漏极与沟道213之间的平均距离，减少寄生电容和漏电流，提高器件的可靠性。
参考图8，在一些实施例中，所述凹槽250延伸至所述栅极结构的深度等于所述侧墙223的厚度，且所述凹槽250与所述鳍部第一部分211的连接面250a呈梯形。与所述V形凹槽、U形凹槽不同的是，所述梯形凹槽的底面与所述沟道213接触。与v形凹槽、U形凹槽相比，梯形凹槽与所述沟道213接触的面积较大，因此，梯形凹槽减少寄生电容和漏电流的能力稍弱于v形凹槽和U形凹槽，但是梯形凹槽与现有技术中的矩形凹槽相比，减少寄生电容和漏电流的能力强。
图6至图8示出的凹槽250延伸至所述栅极结构220的深度均等于所述侧墙223的厚度，在其他实施例中，所述凹槽250延伸至所述栅极结构220的深度也可以小于所述侧墙223的厚度，具体延伸的深度可以根据实际情况进行设计。
参考图6中沿平面Q得到的截面图6b，所述凹槽250沿垂直于半导体衬底200的方向延伸至鳍部第二部分212，所述凹槽250沿垂直于半导体衬底200的方向延伸至鳍部第二部分212的深度可以根据实际情况设定，例如所述凹槽250沿垂直于半导体衬底200的方向延伸至鳍部第二部分212的深度可以为2nm～10nm。所述凹槽250与所述鳍部第二部分212的连接面250b的形状与所述凹槽250与所述鳍部第一部分的连接面250a的形状可以相同，例如可以呈v型、U型或梯形。
以下以连接面250a、连接面250b均为V形为例，说明外延层的形成过程。
参考图9，在所述沟槽250中生长外延层260，所述外延层260填满所述凹槽250，所述外延层260在所述半导体结构中用作源极或漏极。
所述外延层260可以包括外延生长的半导体材料。在本申请的一些实施例中，外延生长的半导体材料是与半导体衬底200的材料相同的材料。在本申请的另一些实施例中，外延生长的半导体材料可以包括与半导体衬底200的材料不同的材料。外延生长的半导体材料可以包括：(i)半导体材料，例如锗或硅；(ii)化合物半导体材料，例如磷化硅或碳磷化硅；或(iii)半导体合金，例如硅锗或磷化镓砷。
在本申请的一些实施例中，例如，可以通过(i)化学气相沉积(CVD)，例如通过低压CVD(LPCVD)、原子层CVD(ALCVD)、超高真空CVD(UHVCVD)、减压CVD(RPCVD)或任何合适的CVD；(ii)分子束外延(MBE)工艺；(iii)任何合适的外延工艺；或(iv)上述的组合来生长所述外延层260。
在本申请的一些实施例中，所述外延层260可以是P型或N型。在本申请的一些实施例中，例如，P型外延层260可以包括SiGe，并且可以是在外延生长工艺期间使用P型掺杂剂(例如，硼、铟或镓)原位掺杂的。对于P型原位掺杂，可以使用P型掺杂前体，包括但不限于乙硼烷(B2H6)、三氟化硼(BF3)和/或其他P型掺杂前体。在本申请的一些实施例中，例如，N型外延层260可以包括Si，并且可以使用N型掺杂剂(例如，磷或砷)在外延生长工艺期间进行原位掺杂。对于N型原位掺杂，可以使用N型掺杂前体，包括但不限于磷化氢(PH3)、砷化氢(AsH3)和/或其他N型掺杂前体。
本申请实施例的半导体形成方法通过两步刻蚀，在所述栅极结构220两侧的鳍部第一部分211中形成凹槽250，所述凹槽250底面的宽度小于所述鳍部的宽度，在保证尽可能不影响器件性能的情况下，增大了源极或漏极与沟道之间的平均距离，减少了寄生电容和漏电流，提高了器件的可靠性。
参照图6，本申请实施例还提供一种半导体结构，所述半导体结构包括：半导体衬底200，所述半导体衬底200上形成有鳍部210，所述鳍部210包括鳍部第一部分211；栅极结构220，所述栅极结构220横跨所述鳍部第一部分211，且覆盖所述鳍部第一部分211的顶部和侧壁，所述栅极结构220两侧的鳍部第一部分211中形成有凹槽250，且所述凹槽250底面的宽度小于所述鳍部210的宽度。
在一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底200可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。
在一些实施例中，所述凹槽250与所述鳍部第一部分211的连接面250a呈v型、U型或梯形。
在一些实施例中，所述栅极结构220包括覆盖所述鳍部第一部分211的侧壁和顶部的栅介质层221和位于部分所述栅介质层221上的栅极层222，所述栅介质层221的材料包括氧化硅，所述栅极层222的材料包括多晶硅，所述栅极层222上还形成有硬掩膜层240，所述硬掩膜层240的材料包括氮化硅。
在一些实施例中，所述栅极结构220还包括侧墙223，所述侧墙223位于所述栅极层222和硬掩膜层240的侧壁。所述凹槽250延伸至所述栅极结构220的深度为大于0且小于或等于所述侧墙223的厚度。
在一些实施例中，所述鳍部210还包括鳍部第二部分212，所述凹槽250沿垂直于半导体衬底的方向延伸至鳍部第二部分212。
在一些实施例中，所述凹槽250与所述鳍部第二部分212的连接面250b与连接面250a的形状相同，例如可以为呈v型、U型或梯形。
在一些实施例中，所述半导体还包括隔离结构230，所述隔离结构230位于所述鳍部第二部分212的侧壁，所述隔离结构230用于隔离相邻的有源区。所述隔离结构230可以由电介质材料制成。在本申请的一些实施例中，所述隔离结构230的材料可以包括氧化硅、氮化硅、氮氧化硅和/或其他合适的绝缘材料。在本申请的一些实施例中，所述隔离结构230可以包括多层结构。
参考图9，在一些实施例中，所述半导体结构还包括外延层260，所述外延层260填满所述凹槽250。所述外延层260可以包括外延生长的半导体材料。外延生长的半导体材料可以是与半导体衬底200的材料相同的材料，也可以包括与半导体衬底200的材料不同的材料。例如外延生长的半导体材料可以包括：(i)半导体材料，例如锗或硅；(ii)化合物半导体材料，例如磷化硅或碳磷化硅；或(iii)半导体合金，例如硅锗或磷化镓砷。
在一些实施例中，所述外延层260可以是P型或N型。在一些实施例中，例如，P型外延层260可以包括SiGe，并且可以是在外延生长工艺期间使用P型掺杂剂(例如，硼、铟或镓)原位掺杂的。对于P型原位掺杂，可以使用P型掺杂前体，包括但不限于乙硼烷(B2H6)、三氟化硼(BF3)和/或其他P型掺杂前体。在一些实施例中，例如，N型外延层260可以包括Si，并且可以使用N型掺杂剂(例如，磷或砷)在外延生长工艺期间进行原位掺杂。对于N型原位掺杂，可以使用N型掺杂前体，包括但不限于磷化氢(PH3)、砷化氢(AsH3)和/或其他N型掺杂前体。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (11)
1.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有鳍部，所述鳍部包括鳍部第一部分；
栅极结构，所述栅极结构横跨所述鳍部第一部分，且覆盖部分所述鳍部第一部分的顶部和侧壁，所述栅极结构两侧的鳍部第一部分中形成有凹槽，且所述凹槽底面的宽度小于所述鳍部的宽度。
2.根据权利要求1所述的半导体结构，其特征在于，所述凹槽与所述鳍部第一部分的连接面呈v型、U型或梯形。
3.根据权利要求1所述的半导体结构，其特征在于，所述栅极结构包括侧墙，所述凹槽延伸至所述栅极结构的深度为大于0且小于或等于所述侧墙的厚度。
4.根据权利要求1所述的半导体结构，其特征在于，所述鳍部还包括鳍部第二部分，所述凹槽沿垂直于半导体衬底的方向延伸至鳍部第二部分。
5.根据权利要求4所述的半导体结构，其特征在于，所述凹槽与所述鳍部第二部分的连接面呈v型、U型或梯形。
6.根据权利要求5所述的半导体结构，其特征在于，还包括外延层，所述外延层填满所述凹槽。
7.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有鳍部和栅极结构，所述鳍部包括鳍部第一部分，所述栅极结构横跨所述鳍部第一部分，且覆盖所述鳍部第一部分的部分顶部和侧壁；
刻蚀所述栅极结构两侧的鳍部第一部分，形成凹槽，且所述凹槽底面的宽度小于所述鳍部的宽度。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述栅极结构包括侧墙，所述凹槽延伸至所述栅极结构的深度为大于0且小于或等于所述侧墙的厚度。
9.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述鳍部还包括鳍部第二部分，所述凹槽沿垂直于半导体衬底的方向延伸至鳍部第二部分。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，形成所述凹槽的工艺包括：
采用干法刻蚀工艺刻蚀所述栅极结构两侧的鳍部第一部分，露出所述栅极结构两侧的鳍部第二部分；
采用各向异性湿法刻蚀工艺或各向异性干法刻蚀工艺继续刻蚀部分所述鳍部第二部分和所述栅极结构覆盖的鳍部第一部分，形成凹槽，所述凹槽沿垂直于半导体衬底的方向延伸至鳍部第二部分，且所述凹槽沿鳍部的延伸方向延伸至所述栅极结构下方。
11.根据权利要求7所述的半导体结构的形成方法，其特征在于，还包括在所述凹槽中生长外延层，所述外延层填满所述凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010566015.XA CN113823688A (zh) | 2020-06-19 | 2020-06-19 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010566015.XA CN113823688A (zh) | 2020-06-19 | 2020-06-19 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113823688A true CN113823688A (zh) | 2021-12-21 |
Family
ID=78911585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010566015.XA Pending CN113823688A (zh) | 2020-06-19 | 2020-06-19 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113823688A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150236015A1 (en) * | 2014-02-19 | 2015-08-20 | Yeong-Jong Jeong | Integrated circuit devices with source/drain regions including multiple segments and method of forming the same |
| US20160308049A1 (en) * | 2015-04-17 | 2016-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including fin structures and manufacturing method thereof |
| CN106486375A (zh) * | 2015-08-31 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20180151739A1 (en) * | 2016-11-28 | 2018-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming semiconductor fin thereof |
| CN110957220A (zh) * | 2018-09-27 | 2020-04-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2020
- 2020-06-19 CN CN202010566015.XA patent/CN113823688A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150236015A1 (en) * | 2014-02-19 | 2015-08-20 | Yeong-Jong Jeong | Integrated circuit devices with source/drain regions including multiple segments and method of forming the same |
| US20160308049A1 (en) * | 2015-04-17 | 2016-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including fin structures and manufacturing method thereof |
| CN106486375A (zh) * | 2015-08-31 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20180151739A1 (en) * | 2016-11-28 | 2018-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming semiconductor fin thereof |
| CN110957220A (zh) * | 2018-09-27 | 2020-04-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664456B2 (en) | Semiconductor structures and methods of forming thereof | |
| US7888745B2 (en) | Bipolar transistor with dual shallow trench isolation and low base resistance | |
| KR0132769B1 (ko) | 헤테로 바이폴라 트랜지스터와 그 제조 방법 | |
| KR100654339B1 (ko) | 비휘발성 반도체 소자 및 그 제조 방법 | |
| US20140264444A1 (en) | Stress-enhancing selective epitaxial deposition of embedded source and drain regions | |
| KR100791342B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20050156156A1 (en) | Method of fabricating a non-floating body device with enhanced performance | |
| KR100644497B1 (ko) | 횡형 헤테로 바이폴라 트랜지스터 및 그 제조방법 | |
| US10777668B2 (en) | Bipolar junction transistors with a self-aligned emitter and base | |
| US9806187B2 (en) | Method for manufacturing a semiconductor device | |
| US10134882B2 (en) | Method of junction control for lateral bipolar junction transistor | |
| US9209094B2 (en) | Fin field effect transistor with dielectric isolation and anchored stressor elements | |
| US10128358B2 (en) | Transistor having a monocrystalline connection | |
| US10672895B2 (en) | Method for manufacturing a bipolar junction transistor | |
| CN114388439A (zh) | FinFET的半导体脊中的均匀植入区域 | |
| CN107658227B (zh) | 源/漏的形成方法以及半导体器件的形成方法 | |
| JP4053497B2 (ja) | トレンチバイポーラトランジスタ | |
| CN113823688A (zh) | 半导体结构及其形成方法 | |
| US11127843B2 (en) | Asymmetrical lateral heterojunction bipolar transistors | |
| CN107527812B (zh) | 与扩散区域完全自对准的异质结双极晶体管 | |
| CN111627815B (zh) | 非平面型场效应晶体管的形成方法 | |
| CN113764279A (zh) | 半导体结构及其形成方法 | |
| US20230369328A1 (en) | Semiconductor structure and method for forming same | |
| CN107527813B (zh) | 用于制造高速异质结双极晶体管的发射极的方法 | |
| CN107785412B (zh) | 用于制造双极结型晶体管的方法和双极结型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |