DE112012002037T5 - Kohlenstoff-Feldeffekttransistoren, die geladene Monoschichten aufweisen, um den parasitären Widerstand zu verringern - Google Patents

Kohlenstoff-Feldeffekttransistoren, die geladene Monoschichten aufweisen, um den parasitären Widerstand zu verringern Download PDF

Info

Publication number
DE112012002037T5
DE112012002037T5 DE112012002037.5T DE112012002037T DE112012002037T5 DE 112012002037 T5 DE112012002037 T5 DE 112012002037T5 DE 112012002037 T DE112012002037 T DE 112012002037T DE 112012002037 T5 DE112012002037 T5 DE 112012002037T5
Authority
DE
Germany
Prior art keywords
channel
layer
monolayer
forming
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012002037.5T
Other languages
English (en)
Other versions
DE112012002037B4 (de
Inventor
Hsin-Ying Chiu
Hareem T. MAUNE
Shu-Jen Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112012002037T5 publication Critical patent/DE112012002037T5/de
Application granted granted Critical
Publication of DE112012002037B4 publication Critical patent/DE112012002037B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Abstract

Kohlenstoff-Transistoreinheiten, die Kanäle aufweisen, die aus Kohlenstoff-Nanostrukturen ausgebildet sind, wie zum Beispiel Kohlenstoff-Nanoröhren oder Graphen, und die geladene Monoschichten aufweisen, um den parasitären Widerstand in Bereichen der Kanäle ohne Gate-Steuerung zu verringern, und Verfahren zum Fertigen von Kohlenstoff-Transistoreinheiten, die geladene Monoschichten aufweisen, um den parasitären Widerstand zu verringern. Beispielsweise beinhaltet ein Kohlenstoff-Feldeffekttransistor einen Kanal, der eine Kohlenstoff-Nanostruktur aufweist, die auf einer Isolationsschicht ausgebildet ist, eine Gate-Struktur, die auf dem Kanal ausgebildet ist, eine Monoschicht aus DNA, die die Gate-Struktur und einen Abschnitt des Kanals angrenzend an die Gate-Struktur konform bedeckt, ein Isolationsabstandselement, das konform auf der Monoschicht aus DNA ausgebildet ist, und Source- und Drain-Kontakte, die durch den Kanal verbunden werden.

Description

  • Technisches Gebiet
  • Diese Erfindung bezieht sich allgemein auf Kohlenstoff-Feldeffekttransistoren, die geladene Monoschichten aufweisen, um den parasitären Widerstand zu verringern, und auf Verfahren zum Erstellen von Kohlenstoff-Feldeffekttransistoren, die geladene Monoschichten aufweisen, um den parasitären Widerstand zu verringern.
  • Hintergrund
  • Die Einbeziehung von Kohlenstoff-Nanostrukturen als Kanalmaterialien in elektronische Einheiten der nächsten Generation bietet zahlreiche Vorteile gegenüber der fortgesetzten Skalierung von Silicium (Si). Bei Kohlenstoff-Nanostrukturen wie zum Beispiel Kohlenstoff-Nanoröhren und Graphen handelt es sich um zwei Formen von Kohlenstoff im Nanobereich, die äußerst hohe Strombelastbarkeit und -beweglichkeiten aufweisen, die die theoretische Grenze für Si um mehrere Größenordnungen übertreffen. Des Weiteren handelt es sich bei (eindimensionalen) Kohlenstoff-Nanoröhren und (zweidimensionalem) Graphen um niedrigdimensionale Materialien (mit ultradünnem Körper), die deshalb in FETs (Feldeffekttransistoren) außerordentlich skaliert werden können, ohne dass nachteilige Kurzkanaleffekte auftreten, die moderne skalierte Einheiten verhindern.
  • Bei einigen herkömmlichen FET-Strukturen, die aus Kohlenstoff-Nanoröhren oder Graphen ausgebildete Kanäle aufweisen, besteht eine Überlappung zwischen den Source/Drain-Elektroden und der Gate-Elektrode, sodass der Kanalbereich zwischen den Source/Drain-Elektroden vollständig Gate-gesteuert wird. Die Überlappung zwischen den Source/Drain-Elektroden und der Gate-Elektrode führt jedoch zu parasitärer Kapazität, die die Leitungsfähigkeit der Schaltung vermindert. Um diese parasitäre Kapazität zu verringern, werden einige herkömmliche FET-Strukturen, die Kohlenstoff-Nanoröhren- oder Graphenkanäle aufweisen, mit nichtüberlappenden Source/Drain- und Gate-Elektroden ausgebildet. Bei diesen Strukturen entsteht ein Leistungsengpass aufgrund eines hohen parasitären Widerstandes in dem Abschnitt des Kanals ohne Gate-Steuerung, was aus der Unterlappung zwischen den Source/Drain-Elektroden und dem Gate resultiert.
  • Im Besonderen werden bei herkömmlichen FET-Strukturen Abstandselemente verwendet, um die Gate-Elektrode gegen die Source/Drain-Elektroden zu isolieren. Der Kanalbereich ohne Gate-Steuerung unter dem Abstandselement stellt einen Bereich mit hohem Widerstand innerhalb des Kanals des FET bereit. Bei herkömmlichen Si-CMOS-Einheiten kann eine Erweiterungsdotierung verwendet werden, um den Widerstand des Kanalbereichs unter den Abstandselementen zu verringern. Bei Graphen- und Kohlenstoff-Nanoröhren-FET-Einheiten kann der Kanal jedoch nicht durch herkömmliche Verfahren dotiert werden. Folglich sind Verfahren zum Verringern des parasitären Widerstandes von Bereichen von Kohlenstoff-Nanostrukturkanälen von FETs ohne Gate-Steuerung erwünscht.
  • Kurzdarstellung der Erfindung
  • Aspekte der Erfindung beinhalten Kohlenstoff-Transistoreinheiten, die Kanäle, die aus Kohlenstoff-Nanostrukturen ausgebildet sind, wie zum Beispiel Kohlenstoff-Nanoröhren oder Graphen, und geladene Monoschichten aufweisen, um den parasitären Widerstand in Bereichen der Kanäle ohne Gate-Steuerung zu verringern, und Verfahren zum Fertigen von Kohlenstoff-Transistoreinheiten, die geladene Monoschichten aufweisen, um den parasitären Widerstand zu verringern.
  • In einem Aspekt der Erfindung beinhaltet eine Transistoreinheit ein Substrat und eine Isolationsschicht, die auf dem Substrat ausgebildet ist. Ein Kanal, der eine Kohlenstoff-Nanostruktur aufweist, wird auf der Isolationsschicht ausgebildet. Eine Gate-Struktur wird auf dem Kanal ausgebildet. Eine geladene Monoschicht bedeckt die Gate-Struktur und einen Abschnitt des Kanals angrenzend an die Gate-Struktur konform. Ein Isolationsabstandselement wird konform auf der geladenen Monoschicht ausgebildet. Source- und Drain-Kontakte werden auf dem Kanal ausgebildet.
  • In einem weiteren Aspekt beinhaltet eine integrierte Halbleiterschaltung ein Isolationssubstrat und eine Vielzahl von Kohlenstoff-Transistoreinheiten, die auf dem Isolationssubstrat ausgebildet sind. Jede der Kohlenstoff-Transistoreinheiten beinhaltet einen Kanal, der eine Kohlenstoff-Nanostruktur aufweist, die auf dem Isolationssubstrat ausgebildet ist, eine Gate-Struktur, die auf dem Kanal ausgebildet ist, eine geladene Monoschicht, die die Gate-Struktur und einen Abschnitt des Kanals angrenzend an die Gate-Struktur konform bedeckt, ein Isolationsabstandselement, das konform auf der geladenen Monoschicht ausgebildet ist, und Source- und Drain-Kontakte, die auf dem Kanal ausgebildet sind.
  • In einem noch weiteren Aspekt der Erfindung beinhaltet ein Kohlenstoff-Feldeffekttransistor einen Kanal, der eine Kohlenstoff-Nanostruktur aufweist, die auf einer Isolationsschicht ausgebildet ist. Eine Gate-Struktur wird auf dem Kanal ausgebildet, und eine Monoschicht aus DNA bedeckt die Gate-Struktur und einen Abschnitt des Kanals angrenzend an die Gate-Struktur konform. Ein Isolationsabstandselement wird konform auf der Monoschicht aus DNA ausgebildet, und Source- und Drain-Kontakte werden auf dem Kanal ausgebildet.
  • In einem weiteren Aspekt der Erfindung beinhaltet ein Verfahren zum Ausbilden einer Transistoreinheit ein Ausbilden einer Kanalschicht auf einem Substrat, wobei die Kanalschicht ein Kohlenstoff-Nanostrukturmaterial aufweist, ein Ausbilden einer Gate-Struktur auf der Kanalschicht, ein Ausbilden einer geladenen Monoschicht, die die Gate-Struktur und einen Abschnitt der Kanalschicht angrenzend an die Gate-Struktur konform bedeckt, ein konformes Ausbilden eines Isolationsabstandselements auf der geladenen Monoschicht und ein Ausbilden von Source- und Drain-Kontakten auf freigelegten Abschnitten des Kanals.
  • Diese und sonstige Aspekte, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung bevorzugter Ausführungsformen ersichtlich, die in Zusammenhang mit den beigefügten Figuren zu lesen ist.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht einer Kohlenstoff-Nanostruktur-Transistoreinheit gemäß einer beispielhaften Ausführungsform der Erfindung, die eine geladene Monoschicht aufweist, um den parasitären Widerstand zu verringern.
  • 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I und 2J veranschaulichen schematisch ein Verfahren zum Erstellen einer Kohlenstoff-Nanostruktur-Transistoreinheit gemäß einer beispielhaften Ausführungsform der Erfindung, die eine geladene Monoschicht aufweist, um den parasitären Widerstand zu verringern, wobei:
  • 2A eine Querschnittsansicht einer Kohlenstoff-Nanostruktur-Transistoreinheit in einer Anfangsphase der Fertigung ist, die einen mehrschichtigen Stapel aufweist, der ein Substrat, eine Isolationsschicht, eine Kohlenstoff-Kanalschicht, eine Schicht eines Gate-Dielektrikummaterials und eine Schicht eines Gate-Elektrodenmaterials beinhaltet,
  • 2B eine Querschnittsansicht der Struktur von 2A nach einem Ausbilden einer Ätzmaske ist, um einen Gate-Bereich zu definieren,
  • 2C eine Querschnittsansicht der Struktur von 2B nach einem Ätzen der Schicht des Gate-Elektrodenmaterials ist, um eine Gate-Elektrode auszubilden,
  • 2D eine Querschnittsansicht der Struktur von 2C nach einem Ätzen der Schicht des Gate-Dielektrikummaterials bis hinunter zu der Kanalschicht ist,
  • 2E eine Querschnittsansicht der Struktur von 2D nach einem Ausbilden einer geladenen Monoschicht ist, die einen Gate-Stapel und eine freigelegte Fläche der Kanalschicht konform bedeckt,
  • 2F eine Querschnittsansicht der Struktur von 2E nach einem Ausbilden einer photolithographischen Maske ist, um die geladene Monoschicht zu ätzen,
  • 2G eine Querschnittsansicht der Struktur von 2F nach einem Aufwachsen einer Isolationsschicht auf einer Fläche der geladenen Monoschicht ist,
  • 2H eine Querschnittsansicht der Struktur von 2G nach einem Abscheiden einer Schicht eines Metallmaterials ist, um Source/Drain-Kontakte auszubilden,
  • 2I eine Querschnittsansicht der Struktur von 2H nach einem Ausbilden einer photolithographischen Maske ist, um die Schicht des Metallmaterials zu ätzen, und
  • 2J eine Querschnittsansicht der Struktur von 2I nach einem Ätzen der (durch die Maske freigelegten) Schicht des Metallmaterials bis hinunter zu der Schicht des Isolationsabstandselements über dem Gate-Stapel ist, um getrennte Source/Drain-Kontakte auszubilden.
  • Ausführliche Beschreibung der bevorzugten Ausführungsformen
  • Bevorzugte Ausführungsformen der Erfindung werden nun unter Bezugnahme auf Transistoreinheiten, die Kanäle, die aus Kohlenstoff-Nanostrukturen wie zum Beispiel Kohlenstoff-Nanoröhren oder Graphen ausgebildet sind, und geladene Monoschichten aufweisen, um den parasitären Widerstand der Kanäle zu verringern, und auf Verfahren zum Fertigen der Transistoreinheiten ausführlich beschrieben. Es versteht sich, dass die Erfindung nicht auf die jeweiligen Materialien, Merkmale und Bearbeitungsschritte beschränkt ist, die hierin dargestellt und beschrieben werden. Modifizierungen der veranschaulichenden Ausführungsformen werden für Fachleute ersichtlich. Es versteht sich außerdem, dass die verschiedenen Schichten und/oder Bereiche, die in den beigefügten Figuren dargestellt werden, nicht maßstabsgetreu gezeichnet sind und dass eine oder mehrere Halbleiterschichten und/oder -bereiche eines Typs, der in solchen integrierten Schaltungen gebräuchlich ist, zur einfacheren Erläuterung möglicherweise in einer bestimmten Figur nicht ausdrücklich dargestellt wird. Insbesondere im Hinblick auf Bearbeitungsschritte muss betont werden, dass die hierin bereitgestellten Beschreibungen nicht sämtliche Bearbeitungsschritte umfassen sollen, die zum Ausbilden einer funktionsfähigen integrierten Halbleitereinheit erforderlich sein können. Vielmehr werden bestimmte Bearbeitungsschritte, die beim Ausbilden von Halbleitereinheiten gebräuchlich sind, wie zum Beispiel Nassreinigungs- und Temperschritte, hierin der Effizienz der Beschreibung halber absichtlich nicht beschrieben. Ein Fachmann erkennt jedoch leicht diejenigen Bearbeitungsschritte, die in diesen verallgemeinerten Beschreibungen weggelassen worden sind.
  • 1 ist eine Querschnittsansicht einer Kohlenstoff-Nanostruktur-Transistoreinheit gemäß einer beispielhaften Ausführungsform der Erfindung, die eine geladene Monoschicht aufweist, um den parasitären Widerstand zu verringern. Im Besonderen stellt 1 einen Feldeffekttransistor 100 dar, der ein Substrat 110, eine Isolationsschicht 120 auf dem Substrat 110, einen auf der Isolationsschicht 120 ausgebildeten Kanal 130, der eine Kohlenstoff-Nanostruktur aufweist, eine auf dem Kanal 130 ausgebildete Gate-Struktur 140/150, eine geladene Monoschicht 160, die die Gate-Struktur 140/150 und einen Abschnitt des Kanals 130 angrenzend an die Gate-Struktur 140/150 konform bedeckt, ein konform auf der geladenen Monoschicht 160 ausgebildetes Isolationsabstandselement 170 und Source/Drain-Elektroden 180 aufweist, die mit dem Kanal 130 in Kontakt stehen und durch diesen verbunden werden.
  • Das Substrat 110 kann aus Si ausgebildet werden, und bei der Isolationsschicht 120 kann es sich um eine Oxidschicht wie zum Beispiel Siliciumdioxid handeln. Die Gate-Struktur 140/150 weist ein Gate-Dielektrikum 140 und eine Gate-Elektrode 150 auf. Die Gate-Elektrode 150 ist von dem Kanal 130 durch das Gate-Dielektrikum 140 getrennt. Die Source/Drain-Elektroden 180 werden in Kontakt mit dem Kanal 130 an entgegengesetzten Enden des Kanals 130 angrenzend an die Gate-Struktur 140/150 ausgebildet. Die Source/Drain-Elektroden 180 werden durch den Kanal 130 miteinander verbunden. Das Gate 140/150 regelt den Elektronenfluss durch den Kanal 130 zwischen den Source/Drain-Elektroden 180. Der Kanal 130 kann aus einer Kohlenstoff-Nanostruktur wie zum Beispiel einer oder mehreren Kohlenstoff-Nanoröhren oder einem Graphen ausgebildet werden.
  • Bei der Einheitengeometrie von 1 weisen die Source/Drain-Elektroden 180 und die Gate-Elektrode 150 keine Überlappung auf, wodurch die parasitären Gate-Source- und Gate-Drain-Kapazitäten so weit wie möglich vermindert werden, was zu einer auf ein Höchstmaß gesteigerten Betriebsgeschwindigkeit führt. Der Bereich des Kanals 130 ohne Gate-Steuerung unter den Abstandselementen 170 auf jeder Seite des Gate würde jedoch einen Hochwiderstandsbereich in dem Kohlenstoff-Nanostrukturkanal 130 bereitstellen. Die geladene Monoschicht 160 zwischen dem Abstandselement 170 und dem Kanal 130 dient dazu, die Abschnitte des Kanals 130 unter dem Abstandselement 170 ohne Gate-Steuerung „elektrostatisch zu dotieren”, um den parasitären Widerstand des Kanals 130 zwischen den Source/Drain-Elektroden 180 zu verringern. Insbesondere wird die geladene Monoschicht 160 aus einem Material ausgebildet, das eine Ladung in dem Bereich des Kanals 130 unter dem Abstandselement 170 ohne Gate-Steuerung induziert.
  • Die geladene Monoschicht 160 kann aus einem beliebigen geeigneten Material ausgebildet werden, das eine Ladung in der Kanalschicht 130 induzieren und gleichzeitig eine Isolation zwischen der Gate-Elektrode 150 und dem Kanal 130 bereitstellen kann, damit das Gate 150 nicht gegenüber dem Kanal 130 elektrisch kurzgeschlossen wird. Bei einer Ausführungsform wird die geladene Monoschicht 160 aus DNA-Material ausgebildet, das eine Isolation zwischen dem Gate und dem Kanal bereitstellt und gleichzeitig eine Ladung aufweist, um eine Ladung in der Kanalschicht zu induzieren. Die geladene Monoschicht 160 kann aus einem beliebigen geeigneten organischen Material oder aus Biomolekülen ausgebildet werden. Bei der geladenen Monoschicht 160 kann es sich um eine selbstorganisierende Monoschicht eines Materials handeln, das die Eigenschaften aufweist, eine Isolation zwischen der Gate-Elektrode 150 und dem Kanal 130 bereitzustellen und dabei eine Ladung aufzuweisen, um eine Ladung in der Kanalschicht 130 zu induzieren. Wie im Folgenden weiter ausführlich beschrieben wird, dient die geladene Monoschicht 160 ferner als Keimschicht oder als Grundlage, um darauf das Isolationsabstandselement 170 aufzuwachsen, wodurch ein Schritt zur Fertigung eines selbstausgerichteten Abstandselements bereitgestellt wird.
  • 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I und 2J veranschaulichen schematisch ein Verfahren zum Erstellen einer Kohlenstoff-Nanostruktur-Transistoreinheit gemäß einer beispielhaften Ausführungsform der Erfindung, die eine geladene Monoschicht aufweist, um den parasitären Widerstand zu verringern. Im Besonderen sind 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I und 2J Querschnittsansichten eines Abschnitts der Halbleiter-FET-Einheit 100 von 1 in verschiedenen Phasen der Fertigung. 2A ist eine Querschnittsansicht der FET-Einheit 100 in einer Anfangsphase der Fertigung, wobei ein mehrschichtiger Stapel ausgebildet ist, der das Substrat 110, die Isolationsschicht 120, die Kohlenstoff-Kanalschicht 130, eine Schicht 145 eines Gate-Dielektrikummaterials, die über der Kanalschicht 130 ausgebildet ist, und eine Schicht 155 eines Gate-Elektrodenmaterials aufweist, die über der Schicht 145 des Gate-Dielektrikummaterials ausgebildet ist.
  • Die Stapelstruktur von 2A kann durch Abscheiden eines Isolationsmaterials über einem Vollsubstrat gefertigt werden, um die Isolationsschicht 120 auf dem Substrat 110 auszubilden. Bei dem Substrat 110 kann es sich um ein (stark dotiertes oder schwach dotiertes) Siliciumsubstrat handeln, und die Isolationsschicht 120 kann aus einem Oxidmaterial wie zum Beispiel SiO2 oder einem Nitridmaterial wie zum Beispiel Si3N4 ausgebildet werden. Die Dicke der Isolationsschicht 120 kann in einem Bereich von 10 nm bis zu mehreren um liegen, sofern sie ein ausreichendes Isolationsvermögen bereitstellt.
  • Die Kohlenstoff-Kanalschicht 130 weist eine Kohlenstoff-Nanostruktur wie zum Beispiel Kohlenstoff-Nanoröhren oder Graphen auf, die auf der Isolationsschicht 120 ausgebildet ist, um als Kanal der FET-Einheit zu dienen. Eine Vielfalt bekannter Verfahren kann zum Ausbilden der Kohlenstoff-Nanoröhren- oder Graphen-Kanalschicht 130 auf der Isolationsschicht 120 verwendet werden. Lediglich als Beispiel können Übertragungstechniken wie zum Beispiel eine Übertragung von einem Aufwachssubstrat für Kohlenstoff-Nanoröhren oder ein Abschälen für Graphen eingesetzt werden. Diese Übertragungsprozesse sind Fachleuten bekannt, und folglich werden Einzelheiten solcher Prozesse hierin nicht weiter beschrieben. Bei anderen Ausführungsformen können Kohlenstoffmaterialen wie zum Beispiel Kohlenstoff-Nanoröhren oder Graphen auf der Isolationsschicht 120 mithilfe einer Zufallsverteilung (aus der Lösung) oder sonstigen bekannten Verfahren wie zum Beispiel Techniken zur chemischen Gasphasenabscheidung (chemical vapor deposition, CVD) abgeschieden oder aufgewachsen werden.
  • Die Schicht 145 des Gate-Dielektrikummaterials kann aus einem oder mehreren Typen bekannter Dielektrikummaterialien wie zum Beispiel Siliciumdioxid (SiO2), Siliciumnitrid (Si3N4), Hafniumoxid (HfO2) oder sonstigen High-k-Materialien (mit hoher Dielektrizitätskonstante) ausgebildet werden, die durch chemische Gasphasenabscheidung (CVD) oder Atomlagenabscheidung (ALD) oder sonstige bekannte Verfahren abgeschieden werden. Die Schicht 145 des Gate-Dielektrikummaterials kann in einer Dicke von weniger als etwa 10 Nanometern (nm), z. B. in einer Dicke von etwa drei nm bis etwa 10 nm ausgebildet werden. Die Schicht 145 des Gate-Dielektrikummaterials kann ein dielektrisches High-k-Material wie zum Beispiel TiO2 und HfO2 usw. aufweisen, um die Transkonduktanz der Einheit zu erhöhen.
  • Die Schicht 155 des Gate-Elektrodenmaterials kann aus einem oder mehreren Typen von Metallmaterialien ausgebildet und mithilfe bekannter Verfahren abgeschieden werden. Im Besonderen kann die Schicht 155 des Gate-Elektrodenmaterials aus einem Metallmaterial oder einer Kombination aus Metallen ausgebildet werden, die z. B. mithilfe von Sputtern oder Elektronenstrahlverdampfung abgeschieden werden. Es können beliebige bekannte, gebräuchliche Metalle zum Ausbilden der Gate-Elektrode verwendet werden, und die jeweils ausgewählten Metalle können für p-Kanal- und n-Kanal-Einheiten variieren, um die Schwellenspannung entsprechend einzustellen. Lediglich als Beispiel zählen zu geeigneten Gate-Metallen Gold (Au), Aluminium (Al), Titan (Ti) und/oder Palladium (Pd), ohne auf diese beschränkt zu sein. Alternativ kann die Schicht 155 des Gate-Elektrodenmaterials aus Poly-Silicium (Poly-Si) ausgebildet werden, wobei das Poly-Si dotiert werden kann, um eine gewünschte Austrittsarbeit und Leitfähigkeit zu erzielen. Die Techniken zum Dotieren von Poly-Si sind Fachleuten bekannt und werden daher hierin nicht weiter beschrieben.
  • Ein nächster Schritt in dem beispielhaften Fertigungsprozess weist ein Ätzen der Schicht 155 des Gate-Elektrodenmaterials und der Schicht 145 des Gate-Dielektrikummaterials auf, um eine Gate-Stapelstruktur auszubilden. Im Besonderen ist 2B eine Querschnittsansicht der Struktur von 2A nach einem Ausbilden einer Ätzmaske 200 mithilfe photolithographischer Verfahren, um einen Gate-Bereich zu definieren. Die lithographische Maske 200, die einen Photolack oder ein alternatives Maskenmaterial aufweisen kann, dient als Ätzmaske zum Ätzen der Schicht 155 des Gate-Elektrodenmaterials bis hinunter zu der Schicht 145 des Gate-Dielektrikummaterials mithilfe eines ersten Ätzprozesses 205. Der erste Ätzprozess 205 kann mithilfe eines anisotropen Trockenätzprozesses wie zum Beispiel eines RIE(reactive ion etch, reaktives Ionenätzen)-Prozesses oder eines beliebigen sonstigen gebräuchlichen Ätzprozesses durchgeführt werden, um das Material zu ätzen, das die Schicht 155 des Gate-Elektrodenmaterials ausbildet.
  • 2C ist eine Querschnittsansicht der Struktur von 2B nach einem Ätzen der Schicht 155 des Gate-Elektrodenmaterials, um die Gate-Elektrode 150 auszubilden. Anschließend wird ein zweiter Ätzprozess 210 durchgeführt, um die Schicht 145 des Gate-Dielektrikummaterials bis hinunter zu der Kanalschicht 130 zu ätzen, um das Gate-Dielektrikum 140 auszubilden. Die Schicht 145 des Gate-Dielektrikummaterials kann mithilfe eines chemischen Nassätzprozesses (wie zum Beispiel mit verdünntem HF) oder sonstiger Verfahren geätzt werden, die selektiv gegenüber der Kanalschicht 130 sind, sodass durch den Dielektrikumätzprozess 210 kein Ätzschaden an der Kanalschicht 130 verursacht wird. 2D ist eine Querschnittsansicht der Struktur von 2C nach einem Ätzen der Schicht 145 des Gate-Dielektrikummaterials bis hinunter zu dem Kanal 130, was in der in 1 dargestellten Gate-Stapelstruktur 140/150 resultiert.
  • Ein nächster Schritt in dem beispielhaften Fertigungsprozess besteht darin, eine geladene Monoschicht über der Struktur von 2D auszubilden. 2E ist eine Querschnittsansicht der Struktur von 2D nach einem konformen Ausbilden einer geladenen Monoschicht 165, die die oberen und seitlichen Flächen des Gate-Stapels 140/150 und die freigelegte Fläche der Kanalschicht 130 konform bedeckt. Bei einer beispielhaften Ausführungsform kann die geladene Monoschicht 165 aus DNA ausgebildet werden (wodurch eine DNA-Nanostruktur bereitgestellt wird). Zu sonstigen Materialien, die als geladene Monoschicht dienen können, die zum Ausbilden der Monoschicht 165 verwendet werden können, zählen DNA-Analoga wie zum Beispiel LNA usw., Peptide, geladene Lipiddoppelschichten, SAM wie etwa PAA, PAH, Silane usw., ohne auf diese beschränkt zu sein.
  • Bei der geladenen Monoschicht 165 kann es sich um eine selbstorganisierende Monoschicht (self-assembled monolayer, SAM) handeln. Im Hinblick auf selbstorganisierende Monoschichten ist bekannt, dass sich organische Moleküle, die bestimmte terminale Kopfgruppen enthalten, selbst aus der Lösung ansammeln und so Monoschichten auf bestimmten Oberflächen ausbilden. Die gebräuchlichsten Monoschichten werden aus organischen Thiolen, die sich an Goldsubstrate anlagern, organischen Alkoxy- oder Chlorsilanen, die mit Siliciumdioxid reagieren, oder Phosphonsäuren, Hydroxamsäuren oder Carbonsäuren ausgebildet, die mit Metalloxiden reagieren. Die Monoschichten werden durch die Chemisorption der Kopfgruppe an die Oberfläche und die Ausbildung von kovalenten Bindungen (bei Silanen oder Thiolen) oder einer Ionenbindung (bei Säuren) der terminalen Kopfgruppe mit der Oberfläche sowie durch intermolekulare Wechselwirkungen zwischen den Molekülen wie zum Beispiel durch Van-der-Waals-Kräfte, Pi-Pi-Wechselwirkungen oder Wasserstoffbindung stabilisiert. Selbstorientierende Monoschichten werden hergestellt, indem Substrate in einer Lösung platziert werden, die die Moleküle, die die Monoschicht bilden, in einem reaktionsunfähigen, niedrigsiedenden Lösungsmittel enthalten.
  • Gemäß einer beispielhaften Ausführungsform der Erfindung sind mehrere Flächen vorhanden, wodurch es erforderlich würde, beim Ausbilden der geladenen Monoschicht 165 DNA- oder sonstige Biomoleküle anzulagern. Im Hinblick auf Metallmaterialien (z. B. die Gate-Elektrode 150), die eine Metall-Biomolekül-Konjugation erfordern, können zum Beispiel DNA/Biomolekülschichten entweder durch direkte Physisorption von Biomolekülen an Oberflächen oder durch Einbringen von selbstorganisierenden Zwischenmonoschichten auf Metallen ausgebildet werden. Bei Goldelektroden ist zum Beispiel Thiolchemie gebräuchlich, um Biomoleküle kovalent an die Goldoberfläche zu binden. Zudem können Oligos mit inkorporierten Thiolgruppen synthetisiert werden, wohingegen bei einem Protein die funktionellen Thiolgruppen durch Cysteine natürlich gebildet werden.
  • Im Hinblick auf die Kohlenstoff-Nanostrukturmaterialien (z. B. Kohlenstoff-Nanoröhren oder Graphen), die die Kohlenstoff-Kanalschicht 130 ausbilden, wozu eine Kohlenstoff-Biomolekül-Konjugation erforderlich ist, ist des Weiteren bekannt, dass DNA-Basen im Besonderen planare aromatische Strukturen aufweisen, die einem Koordinieren mit der hexagonalen Kohlenstoffstruktur eines Graphitmaterials dienlich sind. Nach dem Stand der Technik ist bekannt, dass alle vier stickstoffhaltigen DNA-Basen starke Adsorptionsaffinitäten an eine Graphitoberfläche aufweisen, die Stärke variiert jedoch. Im Hinblick darauf können sich DNA-Basen auf einer Graphitoberfläche durch Wasserstoffbindungs-Wechselwirkungen in Deckung mit der darunter liegenden Gitterstruktur ansammeln. Für die Adsorption von DNA an Graphitoberflächen ist keine intermediäre Chemie erforderlich.
  • Nach dem Ausbilden der Monoschicht 165 wird ein üblicher photolithographischer Prozess durchgeführt, um Abschnitte der geladenen Monoschicht 165 von Source/Drain-Kontaktbereichen wegzuätzen. 2F ist eine Querschnittsansicht der Struktur von 2E nach einem Ausbilden einer photolithographischen Maske, um die geladene Monoschicht 165 zu ätzen. Wie in 2F dargestellt, wird eine photolithographische Maske 215 über der Gate-Struktur 140/150 und auf den Abschnitten der Monoschicht 165 angrenzend an den Gate-Stapel auf dem Kanal 130 ausgebildet. Es wird ein Ätzprozess 220 durchgeführt, um den freigelegten Abschnitt der Monoschicht 165 in den Source/Drain-Bereichen zu entfernen, um die Auskleidung 160 der geladenen Monoschicht von 1 auszubilden. Wenn die geladene Monoschicht 165 aus einem DNA-Material ausgebildet ist, kann zum Beispiel eine beliebige bekannte, proprietäre oder nichtproprietäre Lösung für eine Nassätzung einer DNA-Schicht zusammen mit einer kurzen Säurebehandlung verwendet werden. Zusammen mit einer thermischen Temperung können einige bekannte Lösungen verwendet werden, um eine DNA-Dünnschicht durch Spalten der DNA durch Aufbrechen von Phosphordiesterbindungen zu ätzen. Darüber hinaus kann auch ein Ätzprozess mithilfe von Wasserstoffperoxid und/oder Natriumhydroxid verwendet werden, um eine DNA-Dünnschicht zu entfernen.
  • Als Nächstes wird ein Isolationsmaterial abgeschieden, um das in 1 dargestellte Isolationsabstandselement 170 auszubilden. 2G ist eine Querschnittsansicht der Struktur von 2F nach einem Aufwachsen einer Isolationsschicht 170 auf einer Fläche der geladenen Monoschicht 160. Isolationsmaterialien wie zum Beispiel SiO2 oder ein Nitrid können mithilfe von ALD, CVD oder sonstigen Verfahren auf der Fläche der geladenen Monoschicht 160 abgeschieden werden. Bei einer beispielhaften Ausführungsform, bei der die geladene Monoschicht 160 aus DNA ausgebildet ist, dient die DNA-Monoschicht als Abscheidungsbeschleuniger für das Isolationsmaterial, und folglich findet die ALD des Isolationsmaterials lediglich auf Flächen der DNA-Monoschicht statt. Aufgrund des inerten Charakters von Kohlenstoffmaterialien, die die Kanalschicht 130 ausbilden, werden die Source/Drain-Bereiche der Kohlenstoff-Kanalschicht 130 nicht durch das Isolationsmaterial bedeckt, das abgeschieden wird.
  • Als Nächstes wird eine Schicht eines Metallmaterials über der Struktur von 2G abgeschieden, um Source/Drain-Kontakte auszubilden. 2H ist eine Querschnittsansicht der Struktur von 2G nach einem Abscheiden einer Schicht eines Metallmaterials 185, die anschließend geätzt wird, um Source/Drain-Kontakte auszubilden. In 2H kann die Schicht des Metallmaterials 185 durch Abscheiden eines oder mehrerer Arten Metall wie zum Beispiel Pd, Al, Ti oder sonstiger Metalle durch Sputtern, Verdampfen oder sonstige Verfahren ausgebildet werden. Zu sonstigen möglichen Kontaktmetallen zählen Wolfram (W), Titangold (Au), Silber (Ag), Molybdän (Mo), Nickel (Ni), Palladium (Pd), Rhodium (Rh), Niob (Ni) und/oder sonstige Kombinationen davon, ohne auf diese beschränkt zu sein.
  • Als Nächstes werden die in 1 dargestellten Source/Drain-Kontakte 180 durch Strukturieren und Ätzen der Schicht des Metallmaterials 185 von 2H ausgebildet. Beispielsweise ist 21 eine Querschnittsansicht der Struktur von 2H nach einem Ausbilden einer photolithographischen Maske 225, um die Schicht des Metallmaterials 185 zu ätzen. Wie in 21 dargestellt, definiert die Maske 225 eine Öffnung 226 über der Gate-Stapelstruktur, die Abschnitte der Schicht des Metallmaterials 185 freilegt, das mithilfe eines geeigneten Ätzprozesses 230 bis hinunter zu der Schicht 170 des Isolationsabstandselements weggeätzt werden soll. Der Ätzprozess 230 kann mithilfe von RIE oder sonstigen Verfahren zum Ätzen des Metallmaterials durchgeführt werden, das die Schicht 185 ausbildet.
  • 2J ist eine Querschnittsansicht der Struktur von 21 nach einem Ätzen der (durch die Maske freigelegten) Schicht des Metallmaterials, wodurch eine Öffnung 235 bis hinunter zu der Schicht 170 des Isolationsabstandselements über dem Gate-Stapel ausgebildet ist. Durch diesen Prozess werden getrennte Source/Drain-Elektroden ausgebildet. Anschließend wird die Maske 225 entfernt, um die Einheit zu erzielen, wie sie in 1 dargestellt wird. Bei einer alternativen Ausführungsform, die mit der Struktur von 2H beginnt, kann die Schicht des Metallmaterials 185 mithilfe eines CMP(chemical mechanical polish, chemisch-mechanisches Polieren)-Prozesses bis hinunter zu der oberen Fläche des Isolationsabstandselements 170 poliert werden, um die getrennten Source/Drain-Kontakte 180 auszubilden.
  • Es versteht sich, dass ein oder mehrere Kohlenstoff-Nanostruktur-FETs, wie sie hierin beschrieben werden, in elektronischen Einheiten wie zum Beispiel Dioden und Transistoren sowohl in analogen als auch in digitalen Schaltungen verwendet werden können und/oder auf andere Weise verwendet werden können, um integrierte Halbleiterschaltungen für verschiedene Arten von Anwendungen auszubilden.
  • Wenngleich hierin beispielhafte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Figuren beschrieben worden sind, versteht es sich, dass die Erfindung nicht auf genau diese Ausführungsformen beschränkt ist und dass verschiedene sonstige Änderungen und Modifizierungen durch einen Fachmann daran vorgenommen werden können, ohne vom Umfang der beigefügten Ansprüche abzuweichen.

Claims (23)

  1. Transistoreinheit, die aufweist: ein Substrat; eine auf dem Substrat ausgebildete Isolationsschicht; einen auf der Isolationsschicht ausgebildeten Kanal, der eine Kohlenstoff-Nanostruktur aufweist; eine auf dem Kanal ausgebildete Gate-Struktur; eine geladene Monoschicht, die die Gate-Struktur und einen Abschnitt des Kanals angrenzend an die Gate-Struktur konform bedeckt; ein konform auf der geladenen Monoschicht ausgebildetes Isolationsabstandselement; und auf dem Kanal ausgebildete Source- und Drain-Kontakte.
  2. Einheit nach Anspruch 1, wobei die Kohlenstoff-Nanostruktur eine Kohlenstoff-Nanoröhre aufweist.
  3. Einheit nach Anspruch 1, wobei die Kohlenstoff-Nanostruktur Graphen aufweist.
  4. Einheit nach Anspruch 1, wobei es sich bei der geladenen Monoschicht um eine selbstorganisierende Monoschicht handelt.
  5. Einheit nach Anspruch 1, wobei die geladene Monoschicht aus DNA ausgebildet ist.
  6. Einheit nach Anspruch 1, wobei die geladene Monoschicht aus einem organischen Material ausgebildet ist.
  7. Einheit nach Anspruch 1, wobei die Gate-Struktur eine dielektrische Schicht auf dem Kanal und eine Metallschicht auf der dielektrischen Schicht aufweist.
  8. Integrierte Halbleiterschaltung, die ein Isolationssubstrat und eine Vielzahl von Kohlenstoff-Transistoreinheiten aufweist, die auf dem Isolationssubstrat ausgebildet sind, wobei jede der Kohlenstoff-Transistoreinheiten aufweist: einen Kanal, der eine auf dem Isolationssubstrat ausgebildete Kohlenstoff-Nanostruktur aufweist; eine auf dem Kanal ausgebildete Gate-Struktur; eine geladene Monoschicht, die die Gate-Struktur und einen Abschnitt des Kanals angrenzend an die Gate-Struktur konform bedeckt; ein konform auf der geladenen Monoschicht ausgebildetes Isolationsabstandselement; und auf dem Kanal ausgebildete Source- und Drain-Kontakte.
  9. Integrierte Halbleiterschaltung nach Anspruch 8, wobei die Kohlenstoff-Nanostruktur eine Kohlenstoff-Nanoröhre aufweist.
  10. Integrierte Halbleiterschaltung nach Anspruch 8, wobei die Kohlenstoff-Nanostruktur Graphen aufweist.
  11. Integrierte Halbleiterschaltung nach Anspruch 8, wobei es sich bei der geladenen Monoschicht um eine selbstorganisierende Monoschicht handelt.
  12. Integrierte Halbleiterschaltung nach Anspruch 8, wobei die geladene Monoschicht aus DNA ausgebildet ist.
  13. Integrierte Halbleiterschaltung nach Anspruch 8, wobei die geladene Monoschicht aus einem organischen Material ausgebildet ist.
  14. Integrierte Halbleiterschaltung nach Anspruch 8, wobei die Gate-Struktur eine dielektrische Schicht, die auf dem Kanal ausgebildet ist, und eine Metallschicht aufweist, die auf der dielektrischen Schicht ausgebildet ist.
  15. Kohlenstoff-Feldeffekttransistor, der aufweist: einen auf einer Isolationsschicht ausgebildeten Kanal, der eine Kohlenstoff-Nanostruktur aufweist; eine auf dem Kanal ausgebildete Gate-Struktur; eine Monoschicht aus DNA, die die Gate-Struktur und einen Abschnitt des Kanals angrenzend an die Gate-Struktur konform bedeckt; ein konform auf der Monoschicht aus DNA ausgebildetes Isolationsabstandselement; und auf dem Kanal ausgebildete Source- und Drain-Kontakte.
  16. Verfahren zum Ausbilden einer Transistoreinheit, das aufweist: Ausbilden einer Kanalschicht auf einem Substrat, wobei die Kanalschicht ein Kohlenstoff-Nanostrukturmaterial aufweist; Ausbilden einer Gate-Struktur auf der Kanalschicht; Ausbilden einer geladenen Monoschicht, die die Gate-Struktur und einen Abschnitt der Kanalschicht angrenzend an die Gate-Struktur konform bedeckt; konformes Ausbilden eines Isolationsabstandselements auf der geladenen Monoschicht; und Ausbilden von Source- und Drain-Kontakten auf freigelegten Abschnitten des Kanals.
  17. Verfahren nach Anspruch 16, wobei das Ausbilden einer Kanalschicht ein Ausbilden einer Kohlenstoff-Nanoröhre aufweist.
  18. Verfahren nach Anspruch 16, wobei das Ausbilden einer Kanalschicht ein Ausbilden eines Graphenkanals aufweist.
  19. Verfahren nach Anspruch 16, wobei das Ausbilden einer geladenen Monoschicht ein Ausbilden einer selbstorganisierenden Monoschicht aufweist.
  20. Verfahren nach Anspruch 16, wobei das Ausbilden einer geladenen Monoschicht ein Ausbilden einer Dünnschicht eines DNA-Materials aufweist.
  21. Verfahren nach Anspruch 16, wobei das Ausbilden einer geladenen Monoschicht ein Ausbilden einer Dünnschicht eines organischen Materials aufweist.
  22. Verfahren nach Anspruch 16, wobei das Ausbilden der Gate-Struktur ein Ausbilden einer Gate-Dielektrikumschicht auf dem Kanal und ein Ausbilden einer Gate-Metallschicht auf der dielektrischen Schicht aufweist.
  23. Verfahren nach Anspruch 16, wobei das konforme Ausbilden eines Isolationsabstandselements auf der geladenen Monoschicht ein Aufwachsen einer konformen Isolationsschicht oder eines konformen Isolationsmaterials auf einer Fläche der geladenen Monoschicht aufweist.
DE112012002037.5T 2011-05-10 2012-02-14 Kohlenstoff-Feldeffekttransistoren, die geladene Monoschichten aufweisen um den parasitären Widerstand zu verringern sowie Verfahren zu deren Herstellung Active DE112012002037B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/104,591 2011-05-10
US13/104,591 US8471249B2 (en) 2011-05-10 2011-05-10 Carbon field effect transistors having charged monolayers to reduce parasitic resistance
PCT/US2012/024968 WO2012154239A1 (en) 2011-05-10 2012-02-14 Carbon field effect transistors having charged monolayers to reduce parasitic resistance

Publications (2)

Publication Number Publication Date
DE112012002037T5 true DE112012002037T5 (de) 2014-02-06
DE112012002037B4 DE112012002037B4 (de) 2018-09-20

Family

ID=47139477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012002037.5T Active DE112012002037B4 (de) 2011-05-10 2012-02-14 Kohlenstoff-Feldeffekttransistoren, die geladene Monoschichten aufweisen um den parasitären Widerstand zu verringern sowie Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US8471249B2 (de)
CN (1) CN103518255B (de)
DE (1) DE112012002037B4 (de)
GB (1) GB2504643B (de)
WO (1) WO2012154239A1 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140077161A1 (en) * 2011-03-02 2014-03-20 The Regents Of The University Of California High performance graphene transistors and fabrication processes thereof
KR101541084B1 (ko) * 2014-02-24 2015-08-03 한국과학기술연구원 Dna 코팅을 통한 그래핀 내 pn 접합 형성 방법 및 이에 의해 형성된 pn 접합 구조체
KR102331913B1 (ko) * 2014-09-26 2021-12-01 인텔 코포레이션 반도체 디바이스들에 대한 선택적 게이트 스페이서들
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
WO2016100049A1 (en) 2014-12-18 2016-06-23 Edico Genome Corporation Chemically-sensitive field effect transistor
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US11782057B2 (en) 2014-12-18 2023-10-10 Cardea Bio, Inc. Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer
US11921112B2 (en) 2014-12-18 2024-03-05 Paragraf Usa Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9553199B2 (en) * 2014-12-30 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. FET device having a vertical channel in a 2D material layer
WO2016145110A1 (en) * 2015-03-09 2016-09-15 Edico Genome, Inc. Graphene fet devices, systems, and methods of using the same for sequencing nucleic acids
EP3109628B1 (de) * 2015-06-22 2021-07-21 Nokia Technologies Oy Vorrichtung mit einer nanomembran und zugehörige verfahren
US10077262B2 (en) 2015-11-10 2018-09-18 Flexterra, Inc. Thienothiadiazole compounds and related semiconductor devices
US10396300B2 (en) 2015-12-03 2019-08-27 International Business Machines Corporation Carbon nanotube device with N-type end-bonded metal contacts
EP3459115A4 (de) 2016-05-16 2020-04-08 Agilome, Inc. Graphen-fet-vorrichtungen, systeme und verfahren zur verwendung davon zur sequenzierung von nukleinsäuren
EP3255656B1 (de) 2016-06-07 2020-08-26 IMEC vzw Verfahren zur bildung eines vertikalen hetero-stapels und vorrichtung mit einem vertikalen hetero-stapel
US10665799B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10665798B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
US9935195B1 (en) 2017-01-12 2018-04-03 International Business Machines Corporation Reduced resistance source and drain extensions in vertical field effect transistors
CN107068864B (zh) * 2017-04-14 2019-05-28 武汉华星光电技术有限公司 有机薄膜晶体管的制作方法
CN108963077B (zh) * 2017-05-17 2020-03-17 清华大学 薄膜晶体管
US10333088B1 (en) 2017-12-12 2019-06-25 International Business Machines Corporation Carbon nanotube transistor with carrier blocking using thin dielectric under contact
WO2019148170A2 (en) * 2018-01-29 2019-08-01 Massachusetts Institute Of Technology Back-gate field-effect transistors and methods for making the same
US10490673B2 (en) 2018-03-02 2019-11-26 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device
US11121258B2 (en) * 2018-08-27 2021-09-14 Micron Technology, Inc. Transistors comprising two-dimensional materials and related semiconductor devices, systems, and methods
CN113644110A (zh) * 2020-05-11 2021-11-12 北京华碳元芯电子科技有限责任公司 晶体管及其制备方法
CN113644109B (zh) * 2020-05-11 2023-06-09 北京华碳元芯电子科技有限责任公司 晶体管及其制备方法
CN113782674B (zh) * 2020-06-09 2024-02-27 北京元芯碳基集成电路研究院 碳纳米管射频器件、制造方法及集成电路系统
US11935930B2 (en) 2021-11-30 2024-03-19 International Business Machines Corporation Wrap-around-contact for 2D-channel gate-all-around field-effect-transistors

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472705B1 (en) 1998-11-18 2002-10-29 International Business Machines Corporation Molecular memory & logic
GB2364933B (en) 2000-07-18 2002-12-31 Lg Electronics Inc Method of horizontally growing carbon nanotubes
JP3731486B2 (ja) * 2001-03-16 2006-01-05 富士ゼロックス株式会社 トランジスタ
US20080021339A1 (en) * 2005-10-27 2008-01-24 Gabriel Jean-Christophe P Anesthesia monitor, capacitance nanosensors and dynamic sensor sampling method
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US7115916B2 (en) * 2002-09-26 2006-10-03 International Business Machines Corporation System and method for molecular optical emission
US20040200734A1 (en) * 2002-12-19 2004-10-14 Co Man Sung Nanotube-based sensors for biomolecules
KR101015498B1 (ko) * 2003-06-14 2011-02-21 삼성전자주식회사 수직 카본나노튜브 전계효과트랜지스터 및 그 제조방법
US7015547B2 (en) * 2003-07-03 2006-03-21 American Semiconductor, Inc. Multi-configurable independently multi-gated MOSFET
JPWO2005057665A1 (ja) * 2003-12-08 2007-07-05 松下電器産業株式会社 電界効果トランジスタ及び電気素子アレイ、並びにそれらの製造方法
US7253431B2 (en) * 2004-03-02 2007-08-07 International Business Machines Corporation Method and apparatus for solution processed doping of carbon nanotube
JP2005285822A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
JP2005286653A (ja) * 2004-03-29 2005-10-13 Fuji Photo Film Co Ltd 画像表示方法、画像表示装置及び画像表示プログラム
CA2567156A1 (en) 2004-05-17 2006-07-20 Cambrios Technology Corp. Biofabrication of transistors including field effect transistors
US7709880B2 (en) 2004-06-09 2010-05-04 Nantero, Inc. Field effect devices having a gate controlled via a nanotube switching element
KR101025846B1 (ko) * 2004-09-13 2011-03-30 삼성전자주식회사 탄소나노튜브 채널을 포함하는 반도체 장치의 트랜지스터
WO2006038324A1 (ja) 2004-09-30 2006-04-13 Waseda University 半導体センシング用電界効果型トランジスタ、半導体センシングデバイス、半導体センサチップ及び半導体センシング装置
KR100601965B1 (ko) * 2004-10-02 2006-07-18 삼성전자주식회사 ｎ형 탄소 나노튜브를 구비한 ｎ형 탄소나노튜브 전계효과트랜지스터 및 그 제조방법
US7582534B2 (en) 2004-11-18 2009-09-01 International Business Machines Corporation Chemical doping of nano-components
US7402872B2 (en) 2004-11-18 2008-07-22 Intel Corporation Method for forming an integrated circuit
KR100682925B1 (ko) * 2005-01-26 2007-02-15 삼성전자주식회사 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
KR100624459B1 (ko) * 2005-02-03 2006-09-19 삼성전자주식회사 생체분자의 전기적 검출 방법
JP4891550B2 (ja) * 2005-02-10 2012-03-07 独立行政法人科学技術振興機構 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法
CN100367480C (zh) * 2005-03-17 2008-02-06 上海交通大学 由碳纳米管构成沟道的多沟道场效应晶体管的制造方法
KR100770258B1 (ko) * 2005-04-22 2007-10-25 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조 방법
WO2006134942A1 (ja) * 2005-06-14 2006-12-21 Mitsumi Electric Co., Ltd. 電界効果トランジスタ、それを具備するバイオセンサ、および検出方法
KR100748408B1 (ko) * 2005-06-28 2007-08-10 한국화학연구원 압타머를 이용한 탄소 나노튜브 트랜지스터 바이오센서 및이것을 이용한 타겟물질 검출 방법
US20070069212A1 (en) * 2005-09-29 2007-03-29 Matsushita Electric Industrial Co., Ltd. Flat panel display and method for manufacturing the same
US7342277B2 (en) * 2005-11-21 2008-03-11 Intel Corporation Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric
EP1958245B1 (de) 2005-12-09 2013-10-16 Semequip, Inc. Verfahren zur herstellung von halbleiterbauelementen durch implantation von kohlenstoffclustern
US8119032B2 (en) * 2006-02-07 2012-02-21 President And Fellows Of Harvard College Gas-phase functionalization of surfaces including carbon-based surfaces
JP5029600B2 (ja) * 2006-03-03 2012-09-19 富士通株式会社 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
EP2570490B1 (de) * 2006-03-17 2017-06-28 The Government of the United States of America, as represented by The Department of Health and Human Services Vorrichtung für Mikroarray-bindende Sensoren mit biologischem Sondenmaterial unter Verwendung von Kohlenstoffnanoröhrchen-Transistoren
JP4528986B2 (ja) * 2006-03-31 2010-08-25 国立大学法人北海道大学 カーボンナノチューブ電界効果トランジスタおよびその製造方法
US7396717B2 (en) 2006-04-03 2008-07-08 United Microelectronics Corp. Method of forming a MOS transistor
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
US20080035913A1 (en) 2006-08-14 2008-02-14 The Regents Of The University Of California Molecular resonant tunneling diode
US7511344B2 (en) * 2007-01-17 2009-03-31 International Business Machines Corporation Field effect transistor
US7714358B2 (en) 2007-02-08 2010-05-11 International Business Machines Corporation Semiconductor structure and method of forming the structure
US20080252202A1 (en) * 2007-04-11 2008-10-16 General Electric Company Light-emitting device and article
JP5273050B2 (ja) * 2007-09-07 2013-08-28 日本電気株式会社 スイッチング素子及びその製造方法
KR100940524B1 (ko) 2007-12-13 2010-02-10 한국전자통신연구원 고감도 반도체 ｆｅｔ 센서 및 그 제조방법
KR20100110853A (ko) * 2007-12-31 2010-10-13 아토메이트 코포레이션 에지-접촉된 수직형 탄소 나노튜브 트랜지스터
US7482652B1 (en) * 2008-01-02 2009-01-27 International Business Machines Corporation Multiwalled carbon nanotube memory device
KR101319499B1 (ko) * 2008-02-22 2013-10-17 엘지디스플레이 주식회사 화학적 자기조립 방법을 이용한 나노선 혹은탄소나노튜브의 적층 및 패턴형성 방법과, 이를 적용한액정표시장치의 제조방법
KR101432037B1 (ko) 2008-04-25 2014-08-20 삼성전자주식회사 앰비폴라 특성을 가진 탄소나노튜브 트랜지스터를 구비한전환가능한 논리회로
CN101582381B (zh) * 2008-05-14 2011-01-26 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其阵列的制备方法
CN101582382B (zh) * 2008-05-14 2011-03-23 鸿富锦精密工业（深圳）有限公司 薄膜晶体管的制备方法
JP5256850B2 (ja) * 2008-05-29 2013-08-07 ミツミ電機株式会社 電界効果トランジスタ及びその製造方法
US20090303801A1 (en) * 2008-06-10 2009-12-10 Juhan Kim Carbon nanotube memory including a buffered data path
US8698226B2 (en) 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same
US7687308B2 (en) * 2008-08-15 2010-03-30 Texas Instruments Incorporated Method for fabricating carbon nanotube transistors on a silicon or SOI substrate
WO2010037085A1 (en) * 2008-09-29 2010-04-01 The Board Of Trustees Of The University Of Illinois Dna sequencing and amplification systems using nanoscale field effect sensor arrays
JPWO2010053171A1 (ja) * 2008-11-10 2012-04-05 日本電気株式会社 スイッチング素子及びその製造方法
KR101022494B1 (ko) * 2008-11-28 2011-03-16 고려대학교 산학협력단 Ｃｎｔ 박막 트랜지스터 및 이를 적용하는 디스플레이
KR20100094192A (ko) * 2009-02-18 2010-08-26 삼성전자주식회사 탄소나노튜브 박막을 이용한 에스램
JP5356066B2 (ja) * 2009-02-24 2013-12-04 株式会社東芝 スイッチング素子及び不揮発性記憶装置
US8445893B2 (en) * 2009-07-21 2013-05-21 Trustees Of Columbia University In The City Of New York High-performance gate oxides such as for graphene field-effect transistors or carbon nanotubes
US9029132B2 (en) * 2009-08-06 2015-05-12 International Business Machines Corporation Sensor for biomolecules
TW202309859A (zh) * 2009-09-10 2023-03-01 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
US8124463B2 (en) 2009-09-21 2012-02-28 International Business Machines Corporation Local bottom gates for graphene and carbon nanotube devices
US8614435B2 (en) 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
US20110248243A1 (en) * 2009-11-30 2011-10-13 Omega Optics, Inc. Carbon nanotube field effect transistor for printed flexible/rigid electronics
US8410562B2 (en) * 2010-01-22 2013-04-02 Carnegie Mellon University Methods, apparatuses, and systems for micromechanical gas chemical sensing capacitor
CN101834206B (zh) * 2010-04-12 2012-10-10 清华大学 半导体器件结构及其形成方法
JP2013533482A (ja) * 2010-06-30 2013-08-22 ライフ テクノロジーズ コーポレーション イオン感応性電荷蓄積回路および方法
EP2434278A1 (de) * 2010-08-31 2012-03-28 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Vorrichtung zum Nachweis eines oder mehrerer Analyten, enthaltend eine längliche Nanostruktur und Verfahren zur Herstellung dieser Vorrichtung

Also Published As

Publication number Publication date
GB201320539D0 (en) 2014-01-01
CN103518255B (zh) 2016-09-28
GB2504643B (en) 2014-07-23
GB2504643A (en) 2014-02-05
WO2012154239A1 (en) 2012-11-15
US20120286244A1 (en) 2012-11-15
CN103518255A (zh) 2014-01-15
DE112012002037B4 (de) 2018-09-20
US8471249B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
DE112012002037T5 (de) Kohlenstoff-Feldeffekttransistoren, die geladene Monoschichten aufweisen, um den parasitären Widerstand zu verringern
DE112012001825B4 (de) Verfahren zum Herstellen einer Graphen- oder Kohlenstoff-Nanoröhren-Einheit mit lokalisierten unteren Gates und Gate-Dielektrikum
DE112013005369B4 (de) Gate-All-Around-Kohlenstoff-Nanoröhrentransistor mit dotierten Abstandselementen
DE112010004367B4 (de) Selbstausgerichteter Graphentransistor
DE112010002324B4 (de) Unterschiedlich ausgerichtete Nanodrähte mit Gate-Elektrodenstapeln als Spannungselemente und Verfahren zu deren Herstellung
DE112011100326B4 (de) P-FET mit einem verspannten Nanodraht-Kanal und eingebetteten SiGe-Source- und Drain-Stressoren und Verfahren
DE102012217482B4 (de) Strukturieren von Kontakten in Kohlenstoff-Nanoröhren-Einheiten
DE112011100901B4 (de) Verfahren zur Herstellung eines Graphen/Nanostruktur-FET mit selbstausgerichteter Kontakt- und Gate-Zone und Graphen/Nanostruktur-FET
US7858454B2 (en) Self-aligned T-gate carbon nanotube field effect transistor devices and method for forming the same
DE112011101023B4 (de) An den Gates selbstausgerichtete epitaktische Source-/Drain-Kontakte für abgeschiedene Fet-Kanäle
DE102012217491B4 (de) Transistor, verfahren zur herstellung eines transistors und verfahren zurverringerung der parasitären kapazität in einem multi-gate-feldeffekttransistor
DE10250868B4 (de) Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
DE102010038742B4 (de) Verfahren und Halbleiterbauelement basierend auf einer Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
US20140138623A1 (en) Transistors from vertical stacking of carbon nanotube thin films
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE102017114953B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE112013001158B4 (de) Nichtplanare Halbleitereinheit und Verfahren zum Bilden dieser
DE112011100907T5 (de) Einheiten auf der Grundlage von Graphenkanälen und Verfahren zu deren Fertigung
DE112004002307T5 (de) Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE10250829A1 (de) Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
DE112010005210B4 (de) Verfahren zum bilden eines feldeffekttransistors mit nanostrukturkanal
DE102019115937A1 (de) Verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung
WO2000021118A2 (de) Verfahren zur herstellung eines vertikalen mosfets
DE102012221387A1 (de) Transistor mit vertikal gestapelten Selbstausgerichteten Kohlenstoff-Nanoröhren
DE102019116900A1 (de) Elecelektronische vorrichtung, die einen kondensator umfasst

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021335000

Ipc: H01L0029780000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021335000

Ipc: H01L0029780000

Effective date: 20150505

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE