DE10250829A1 - Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle - Google Patents
Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle Download PDFInfo
- Publication number
- DE10250829A1 DE10250829A1 DE10250829A DE10250829A DE10250829A1 DE 10250829 A1 DE10250829 A1 DE 10250829A1 DE 10250829 A DE10250829 A DE 10250829A DE 10250829 A DE10250829 A DE 10250829A DE 10250829 A1 DE10250829 A1 DE 10250829A1
- Authority
- DE
- Germany
- Prior art keywords
- memory cell
- layer
- nano
- insulating layer
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 50
- 230000005669 field effect Effects 0.000 claims abstract description 34
- 239000002800 charge carrier Substances 0.000 claims abstract description 30
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 43
- 239000002041 carbon nanotube Substances 0.000 claims description 43
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 33
- 239000002071 nanotube Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 239000003054 catalyst Substances 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000003989 dielectric material Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 239000002073 nanorod Substances 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- PPWPWBNSKBDSPK-UHFFFAOYSA-N [B].[C] Chemical compound [B].[C] PPWPWBNSKBDSPK-UHFFFAOYSA-N 0.000 claims description 2
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000004770 chalcogenides Chemical class 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 239000002086 nanomaterial Substances 0.000 claims description 2
- ITRNXVSDJBHYNJ-UHFFFAOYSA-N tungsten disulfide Chemical compound S=[W]=S ITRNXVSDJBHYNJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 239000011148 porous material Substances 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 239000002070 nanowire Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000003197 catalytic effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012777 electrically insulating material Substances 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical group [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7888—Transistors programmable by two single electrons
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/17—Memory cell being a nanowire transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/80—Interconnections, e.g. terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/60—Organic compounds having low molecular weight
- H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Carbon And Carbon Compounds (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
- Die Erfindung betrifft eine nichtflüchtige Speicherzelle, eine Speicherzellen-Anordnung und ein Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle.
- Die herkömmliche Silizium-Mikroelektronik wird bei weiter voranschreitender Verkleinerung an ihre Grenzen stoßen. Bei einem Feldeffekttransistor nehmen mit fortgesetzter Miniaturisierung störende Kurzkanaleffekte zu, welche die Leistungsfähigkeit des Feldeffekttransistors einschränken. Zu den Problemen, die bei einem einzelnen Bauelement auftreten, kommt bei einer Speicher-Anordnung noch eine begrenzte Skalierbarkeit des Speichermediums hinzu, beispielsweise kann die Kapazität in einem DRAM ("Dynamic Random Access Memory") nicht beliebig skaliert werden.
- Als mögliche Nachfolgetechnologie für die Silizium-Mikroelektronik wird die Verwendung von Kohlenstoffnanoröhren diskutiert. Grundlagen über Kohlenstoffnanoröhren sind beispielsweise in [1] beschrieben. Es ist bekannt, dass Kohlenstoffnanoröhren (in Abhängigkeit von den Röhrenparametern) ein von halbleitend bis metallisches elektrisches Leitfähigkeits-Verhalten aufweisen.
- Aus [2] ist bekannt, in eine Gate-Elektroden-Schicht ein Durchgangsloch einzubringen, und in diesem ein vertikales Nanoelement aufzuwachsen. Dadurch wird ein vertikaler Feldeffekttransistor mit dem Nanoelement als Kanal-Bereich erhalten, wobei die elektrische Leitfähigkeit des Kanal-Bereichs mittels des das Nanoelement entlang annähernd seiner gesamten Längserstreckung umgebenden Gate-Elektroden-Bereich steuerbar ist.
- Aus [3] ist ein Feldeffekttransistor mit einer Kohlenstoffnanoröhre als Kanal-Bereich bekannt, die horizontal auf einem Substrat aufgebracht ist. Die Kohlenstoffnanoröhre ist an zwei Endabschnitten mit ersten bzw. zweiten Source-/Drain-Bereichen gekoppelt. Auf der Kohlenstoffnanoröhre ist eine Gate-isolierende Schicht aufgebracht. Auf der Gate-isolierenden Schicht in einem Bereich zwischen den beiden Source-/Drain-Bereichen ist ein elektrisch leitfähiger Gate-Bereich aufgebracht, wobei mittels Anlegens einer elektrischen Spannung an den Gate-Bereich die Leitfähigkeit der Kohlenstoffnanoröhre steuerbar ist. Die gemäß [3] horizontal aufgebrachte Kohlenstoffnanoröhre erfordert einen großen Platzbedarf eines solchen Feldeffekttransistors, was dem Trend zur Miniaturisierung entgegenwirkt.
- Ferner ist aus dem Stand der Technik bekannt, als Permanentspeicher eine sogenannte EEPROM-Speicherzelle ("Electrically Erasable Programmable Read-Only Memory ") bzw. eine Flash-Speicherzelle zu verwenden, bei denen in in einem Floating Gate bzw. in einer Ladungsspeicherschicht gespeicherten elektrischen Ladungsträgern die Speicherinformation codiert ist. In dem elektrisch leitfähigen Floating-Gate bzw. in der elektrisch isolierenden Ladungsspeicherschicht ("trapping layer") enthaltene Information kann mittels einer Verschiebung der Einsatzspannung des Speicher-Transistors ausgelesen werden.
- Allerdings weisen die bekannten EEPROM bzw. Flash-Speicherzellen das Problem auf, dass bei einer fortgesetzten Miniaturisierung störende Kurzkanaleffekte bei den beteiligten Transistoren auftreten.
- [4] offenbart ein elektronisches Bauelement aus elektrisch leitenden ersten Nanodrähten, einem auf den ersten Nanodrähten aufgebrachten Schichtsystem und auf dem Schichtsystem aufgebrachten zweiten Nanodrähten, wobei die ersten und zweiten Nanodrähte zueinander windschief angeordnet sind. Von den Nanodrähten erzeugte Ladungsträger sind in dem Schichtsystem speicherbar.
- [5], [6] offenbaren jeweils eine Speicherzelle aus einem Silizium-Substrat als Gate-Bereich, einer auf dem Silizium-Substrat ausgebildeten Siliziumoxid-Schicht und einer darauf ausgebildeten Nanoröhre, wobei Ladungsträger in die Siliziumoxid-Schicht einbringbar sind.
- Der Erfindung liegt insbesondere das Problem zugrunde, eine nichtflüchtige Speicherzelle bereitzustellen, die eine gegenüber dem Stand der Technik erhöhte Integrationsdichte ermöglicht.
- Das Problem wird durch eine nichtflüchtige Speicherzelle, durch eine Speicherzellen-Anordnung und durch ein Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
- Die nichtflüchtige Speicherzelle weist einen Vertikal-Feldeffekttransistor mit einem als Kanal-Bereich eingerichteten Nanoelement auf. Ferner ist eine das Nanoelement zumindest teilweise umgebende elektrisch isolierende Schicht als Ladungsspeicherschicht und als Gateisolierende Schicht vorgesehen. Diese ist derart eingerichtet, dass elektrische Ladungsträger selektiv darin einbringbar oder daraus entfernbar sind. Ferner ist die Ladungsspeicherschicht derart eingerichtet, dass die elektrische Leitfähigkeit des Nanoelementes charakteristisch von in der elektrisch isolierenden Schicht eingebrachten elektrischen Ladungsträgern beeinflussbar ist.
- Darüber hinaus ist erfindungsgemäß eine Speicherzellen-Anordnung mit einer Mehrzahl von nebeneinander und/oder aufeinander ausgebildeten Speicherzellen mit den oben beschriebenen Merkmalen geschaffen.
- Gemäß dem erfindungsgemäßen Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle wird ein Vertikal-Feldeffekttransistor mit einem als Kanal-Bereich eingerichteten Nanoelement ausgebildet. Ferner wird eine das Nanoelement zumindest teilweise umgebende elektrisch isolierende Schicht als Ladungsspeicherschicht und als Gateisolierende Schicht ausgebildet. Die elektrisch isolierende Schicht wird derart eingerichtet, dass elektrische Ladungsträger selektiv darin einbringbar oder daraus entfernbar sind. Ferner wird die elektrisch isolierende Schicht derart eingerichtet, dass die elektrische Leitfähigkeit des Nanoelements charakteristisch von in der elektrisch isolierenden Schicht eingebrachten elektrischen Ladungsträgern beeinflussbar ist.
- Eine Grundidee der Erfindung ist darin zu sehen, dass eine nichtflüchtige Vertikaltransistor-Speicherzelle mit einem Nanoelement einer Dimension im Nanometer-Bereich geschaffen ist, wobei die Gate-isolierende Schicht anschaulich als Ladungsspeicherschicht mitverwendet wird. Unter Verwendung eines Vertikal-Feldeffekttransistors kann der Kanal-Bereich ausreichend lang realisiert sein, dass störende Kurzkanaleffekte vermieden sind, und dass aufgrund der vertikalen Anordnung simultan eine hohe Integrationsdichte erreichbar ist. Die geringe Querschnittsfläche eines Nanoelements im Bereich weniger Nanometer ermöglicht eine außerordentlich hohe Integrationsdichte, d.h. Dichte von Speicherzellen in einer Speicherzellen-Anordnung. Mittels der das Nanoelement umgebenden elektrisch isolierenden Schicht als Ladungsspeicherschicht ist eine besonders empfindliche Abhängigkeit der Parameter des Feldeffekttransistors (insbesondere der Schwellenspannung) von darin eingebrachten elektrischen Ladungsträgern realisiert. Solche Ladungsträger können in die nichtflüchtige Speicherzelle, genauer gesagt in deren Ladungsspeicherschicht, beispielsweise mittels Fowler-Nordheim-Tunnelns eingebracht werden. Dadurch ist ein ausreichend sicheres Schreiben, Lesen und Löschen von Informationen der nichtflüchtige Speicherzelle sichergestellt. Bei Verwendung einer elektrisch isolierenden Schicht als Ladungsspeicherschicht und simultan als Gateisolierende Schicht, beispielsweise eine ONO-Schicht oder eine Aluminiumoxid-Schicht, ist eine ausreichend lange Haltezeit einer gespeicherten Information mit einem ausreichend schnellen Auslesen kombiniert.
- Ein wesentlicher Vorteil der erfindungsgemäßen Speicherzelle ist, dass aufgrund des sehr geringen Durchmessers des Nanoelements in der Größenordnung von einem Nanometer und aufgrund der vertikalen Anordnung der Nanoelemente eine wesentlich höhere Skalierbarkeit gegeben ist, vergleichen mit konventionellen planaren Flashzellen. Ferner ist vorteilhaft, dass die Nanoelemente im Vergleich zu herkömmlichen Silizium-Transistoren eine wesentlich verbesserte Stromtreiber-Fähigkeit aufweisen. Darüber hinaus ist vorteilhaft, dass bei der erfindungsgemäßen Speicherzelle der Kanal-Bereich des Transistors nicht aus einem einkristallinen Ausgangsmaterial herausgearbeitet werden muss, was bei der herkömmlichen Silizium-Mikroelektronik die Beschränkung auf im Wesentlichen zwei-dimensionale Anordnungen zur Folge hat.
- Anschaulich kann ein wesentlicher Aspekt der Erfindung darin gesehen werden, dass eine vorteilhafte Kombination der elektrischen Eigenschaften von Nanoelementen mit Prozessen der Silizium-Mikrotechnologie zum Herstellen eines hochskalierbaren elektrischen Permanentspeichers realisiert ist.
- Erfindungsgemäß wird ein Vertikal-Feldeffekttransistor mit einem Nanoelement als Kanal-Bereich dahingehend ausgestaltet und betrieben, dass er als Permanentspeicher-Element verwendbar ist. Hierfür wird ein derartiges Gate-Dielektrikum (z.B. Aluminiumoxid, Al2O3) bzw. eine Schichtenfolge von Dielektrika (z.B. Siliziumoxid-Siliziumnitrid-Siliziumoxid, ONO-Schichtenfolge) gewählt, dass ein Speichern von elektrischen Ladungsträgern sowie ein Beschreiben der Speicherzelle bzw. ein Löschen der Speicherinformation ermöglicht ist.
- Anschaulich kann ein Aspekt der Erfindung darin gesehen werden, dass ein NROM- ("nitrided read only memory") Flashspeicher mit einem vertikalen Nanoelement als Kanal-Bereich geschaffen ist.
- Vorzugsweise ist die elektrisch isolierende Schicht eine Siliziumoxid-Siliziumnitrid-Siliziumoxid-Schichtenfolge oder eine Aluminiumoxid-Schicht. Darüber hinaus ist eine geeignet eingerichtete Siliziumnitrid-Schicht, eine Hafniumoxid-Schicht oder eine beliebige andere elektrisch isolierende Schicht als Ladungsspeicherschicht verwendbar.
- Das Nanoelement kann eine Nanoröhre, ein Bündel von Nanoröhren oder ein Nanostäbchen aufweisen. Bei einer Realisierung des Nanoelements als Nanostäbchen kann dieses aus Silizium, Germanium, Indiumphosphid, Galliumnitrid, Galliumarsenid, Zirkoniumoxid, und/oder einem Metall gebildet sein.
- Bei einer Ausgestaltung des Nanoelements als Nanoröhre kann diese eine Kohlenstoffnanoröhre, eine Kohlenstoff-Bor-Nanoröhre, eine Kohlenstoff-Stickstoff-Nanoröhre, eine Wolframsulfid-Nanoröhre oder eine Chalkogenid-Nanoröhre sein.
- Die erfindungsgemäße Speicherzelle kann eine erste elektrisch leitfähige Schicht als ersten Source-/Drain-Bereich des Feldeffekttransistors aufweisen, auf welcher das Nanoelement aufgewachsen ist. Die erste elektrisch leitfähige Schicht kann insbesondere aus einem Material hergestellt sein, welches das Aufwachsen von Kohlenstoffnanoröhren katalytisch unterstützt. In diesem Szenario kann die erste elektrisch leitfähige Schicht zum Katalysieren des Ausbildens des Nanoelements und simultan als Source-/Drain-Bereich verwendet werden.
- Die Speicherzelle kann ferner eine zweite elektrisch leitfähige Schicht als Gate-Bereich des Feldeffekttransistors aufweisen, welche die elektrisch isolierende Schicht zumindest teilweise umgibt. Gemäß dieser Ausgestaltung umgibt der Gate-Bereich das Nanoelement, durch die dazwischen angeordnete ringförmige bzw. hohlzylinderförmige elektrisch isolierende Schicht getrennt, so dass ein besonders sensitives Ansteuern des Nanoelements ermöglicht ist.
- Die erfindungsgemäße Speicherzelle kann eine dritte elektrisch leitfähige Schicht als zweiter Source-/Drain-Bereich des Feldeffekttransistors aufweisen, welche auf dem Nanoelement ausgebildet ist.
- Die Speicherzelle kann auf und/oder in einem Substrat ausgebildet sein, welches aus polykristallinem oder amorphem Material hergestellt sein kann. Es ist ein Vorteil der Erfindung, dass für die erfindungsgemäße Speicherzellen-Architektur ein teures einkristallines Silizium-Substrat entbehrlich ist, und dass auf ein kostengünstiges Substrat zurückgegriffen werden kann.
- Die Speicherzelle kann ausschließlich aus dielektrischem Material, metallischem Material und Material der Nanostruktur gebildet sein. In einer solchen Konfiguration ist ein häufig teures Halbleiter-Substrat (beispielsweise ein kristalliner Silizium-Wafer), entbehrlich.
- Die Dicke der zweiten elektrisch leitfähigen Schicht kann kleiner als eine Längsausdehnung des Nanoelements vorgesehen sein derart, dass die das Nanoelement umgebende elektrisch isolierende Schicht und die zweite elektrisch leitfähige Schicht eine einen Teil des Nanoelements umgebende Ringstruktur bilden.
- Es kann die das Nanoelement zumindest teilweise umgebende elektrisch isolierende Schicht als das Nanoelement ringförmig umgebend vorgesehen sein, welche elektrisch isolierende Schicht die Gate-Isolationsschicht und die Ladungsspeicherschicht der Vertikaltransistor-Speicherzelle bildet. Ferner kann zumindest ein Teil des elektrisch isolierenden Rings von der zweiten elektrisch leitfähigen Schicht umgeben sein, welche die Gate-Elektrode des Vertikal-Schalt-Transistors und die Wort-Leitung bildet.
- Indem das halbleitende Nanoelement in einem Teilbereich davon von einer elektrisch isolierenden Ringstruktur statt von einer hohlzylinderförmigen elektrisch isolierenden Struktur umgeben ist, ist eine Gate-isolierende Schicht und simultan eine Ladungsspeicherschicht bereitgestellt, welche von dem als Gate-Elektrode fungierenden ersten elektrisch leitfähigen Bereich umgeben ist. Mittels Anlegens einer geeigneten Spannung an den Gate-Bereich kann in dem als Kanal-Bereich fungierenden Bereich des Nanoelements, das von der Ringstruktur umgeben ist, die Leitfähigkeit des Nanoelements besonders sensitiv beeinflusst werden. Mittels Verwendens einer ringförmigen Gate-Isolationsschicht kann aufgrund eines elektrostatischen Spitzeneffekts die Amplitude eines mittels Anlegens einer elektrischen Spannung an die Gate-Elektrode oder mittels Einbringens von elektrischen Ladungsträgern in die Ladungsspeicherschicht generierten elektrischen Felds nahe des Nanoelements besonders groß gemacht werden, so dass eine besonders exakte Steuerung der elektrischen Leitfähigkeit des Kanal-Bereichs ermöglicht ist. Dadurch ist mittels Verwendens einer Ringstruktur als Gate-Isolationsschicht eine Speicherzelle mit einer besonders hohen Genauigkeit und Fehlerrobustheit beim Auslesen von Speicherinformation geschaffen. Eine solche Ringstruktur kann zum Beispiel dadurch erzeugt werden, dass die Dicke der zweiten elektrisch leitfähigen Schicht dünner, vorzugsweise wesentlich dünner, gewählt wird als die Längsausdehnung des Nanoelements.
- Im Weiteren wird das erfindungsgemäße Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle näher beschrieben. Ausgestaltungen der Speicherzelle gelten auch für das Verfahren zum Herstellen der Speicherzelle und umgekehrt.
- Gemäß dem Verfahren kann eine erste elektrisch leitfähige Schicht als erster Source-/Drain-Bereich des Feldeffekttransistors ausgebildet werden und nachfolgend eine zweite elektrisch leitfähige Schicht als Gate-Bereich des Feldeffekttransistors ausgebildet werden. Ein Teilbereich der ersten elektrisch leitfähigen Schicht kann freigelegt werden, indem ein Durchgangsloch in die zweite elektrisch leitfähige Schicht eingebracht wird. Ferner kann die elektrisch isolierende Schicht auf der Oberfläche des Durchgangslochs ausgebildet werden. Das Nanoelement kann auf dem freigelegten Teilbereich der ersten elektrisch leitfähigen Schicht in dem Durchgangsloch aufgewachsen werden, vorzugsweise mittels thermischen Oxidierens ausgebildet werden. Im Falle des Einbringens von elektrisch isolierendem Material in das Durchgangsloch ist darauf zu achten, dass ein Verstopfen des Durchgangslochs vermieden ist, um eine einwandfreie Funktionalität der Speicherzelle zu gewährleisten.
- Auf diese Weise ist es mit geringem Kosten- und Zeitaufwand ermöglicht, die erfindungsgemäße Speicherzelle herzustellen.
- Alternativ kann eine erste elektrisch leitfähige Schicht als erster Source-/Drain-Bereich des Feldeffekttransistors ausgebildet werden und nachfolgend eine Hilfsschicht ausgebildet werden. Ein Teilbereich der ersten elektrisch leitfähigen Schicht kann freigelegt werden, indem ein Durchgangsloch in die Hilfsschicht eingebracht wird. Das Nanoelement kann auf dem freigelegten Teilbereich der ersten elektrisch leitfähigen Schicht in dem Durchgangsloch aufgewachsen werden und die Hilfsschicht entfernt werden. Die elektrisch isolierende Schicht kann nachfolgend auf der Oberfläche des Nanoelements aufgebracht werden. Gemäß dieser Ausgestaltung kann die elektrisch isolierende Schicht als Ladungsspeicherschicht und als Gate-isolierende Schicht anschaulich auf einem freiliegenden Nanoelement selbst aufgebracht werden, was vielfältige Möglichkeiten für die Materialwahl der Ladungsspeicherschicht eröffnet. Ferner ist die Gefahr eines Verstopfens des Durchgangslochs beim Einbringen von elektrisch isolierendem Material darin mittels dieser Ausgestaltung besonders sicher vermieden.
- Gemäß einer weiteren Alternative kann das Nanoelement zunächst freistehend auf einem Source-/Drain-Bereich vertikal aufgewachsen werden und nachfolgend der restliche Vertikal-Feldeffekttransistor ausgebildet werden.
- Zum Beispiel können bei dieser Ausgestaltung Katalysatormaterial-Spots geringen Durchmessers unter Verwendung eines Lithographie- und eines Ätz-Verfahrens auf einem Substrat aufgebracht werden, und es können auf den lithographisch definierten Katalysatormaterial-Spots freistehend vertikale bzw. im Wesentlichen vertikale Nanoelemente aufgewachsen werden. Nachfolgend können um das aufgewachsene Nanoelement herum die weiteren Komponenten des Vertikal-Feldeffekttransistors ausgebildet werden. Beispielsweise kann zunächst elektrisch isolierendes Material als Gate-isolierende Schicht und simultan als Ladungsspeicherschicht auf dem Nanoelement abgeschieden werden und nachfolgend die weiteren Komponenten (Gate-Bereich, zweiter Source-/Drain-Bereich etc.) ausgebildet werden. Die Katalysatormaterial-Spots können beispielsweise aus Nickel-Material mit einem Durchmesser von ungefähr 50nm ausgebildet werden. Insbesondere unter Verwendung eines Plasma-CVD-Verfahrens ("Chemical Vapour Deposition") sind dann vertikale freistehende Kohlenstoffnanoröhren ausbildbar, ohne dass das vorhergehende Ausbilden von Poren in einer Schicht als Schablonen zum Aufwachsen der Kohlenstoffnanoröhren erforderlich ist.
- Die Herstellung der erfindungsgemäßen Speicherzelle kann so erfolgen, dass eine Gate-Elektrode aus metallischem oder metallisch leitfähigem Material über einer anderen elektrisch leitfähigen Schicht auf einem Substrat ausgebildet wird. Die direkt auf dem Substrat aufgebrachte metallische Schicht kann für das spätere Aufwachsen der Nanoröhren bzw. Nanodrähte als Katalysator dienen. Simultan kann sie die Funktionalität eines ersten Source-/Drain-Bereichs erfüllen. In dem Stapel kann eine Anordnung von Poren, beispielsweise mittels Einbringens von Durchgangslöchern in die Gate-Elektrode unter Verwendung der Elektronenstrahllithographie und eines anisotropen Ätz-Verfahrens, hergestellt werden. Mittels der so erzeugten Poren kann die Katalysatorschicht freigelegt werden. Die Seitenwände der Poren als Oberfläche der Gate-Elektrode können mit einem Dielektrikum bzw. mit einer Schichtenfolge von Dielektrika (z.B. ONO-Schichtenfolge) belegt werden. Optional kann anschließend der Porenboden der unteren elektrisch leitfähigen Schicht freigelegt werden, sofern dieser von dem zuvor abgeschiedenen dielektrischen Material belegt ist. In einem CVD-Verfahrensschritt ("Chemical Vapour Deposition") können anschließend auf der an dem Porenboden freigelegten Katalysatorschicht die vorzugsweise halbleitenden Nanoröhrchen bzw. Nanodrähte in den Poren aufgewachsen werden. Mittels Abscheidens und Strukturierens einer zweiten Source-/Drain-Elektrode kann die erfindungsgemäße Speicherzelle vollendet werden.
- Beim Betrieb der Speicherzelle erfolgt ein Programmieren, Löschen oder Auslesen von Speicherinformation, welche in elektrischen Ladungsträgern kodiert ist, die in die Ladungsspeicherschicht eingebracht sind bzw. werden. Das Programmieren/Löschen von Speicherinformation erfolgt vorzugsweise mittels Fowler-Nordheim-Tunnelns oder mittels Tunnelns von heißen Elektronen ("hot electrons") oder heißen Löchern ("hot holes"), wodurch elektrische Ladungsträger (Elektronen, Löcher) in die Ladungsspeicherschicht dauerhaft eingebracht werden bzw. daraus entfernt werden. Zum Auslesen der Speicherinformation wird der Effekt verwendet, dass die elektrischen Eigenschaften des Speicherzellen-Feldeffekttransistors von in der Ladungsspeicherschicht eingebrachten Ladungsträgern charakteristisch beeinflusst werden. Beispielsweise ist in Abhängigkeit von Menge und Ladungsträgertyp (positive oder negative Ladung) der in der Ladungsspeicherschicht enthaltenen Ladungsträger die Schwellenspannung des Feldeffekttransistors modifiziert. Somit kann bei Anlegen einer vorgebbaren elektrischen Spannung zwischen die Source-/Drain-Bereiche des Feldeffekttransistors der Wert des daraus resultierenden elektrischen Stroms dazu verwendet werden, die Speicherinformation der Speicherzelle zu ermitteln.
- Es ist ein wichtiger Aspekt der erfindungsgemäßen Speicherzellen-Architektur, einen Schaltkreis mit mehreren unterschiedlichen Komponenten (z.B. erfindungsgemäßen Speicherzellen, Feldeffekttransistoren und Logik-Bauelementen), die miteinander verschaltet sind, bereitzustellen.
- Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
- Es zeigen:
-
1A ,1B Schichtenfolgen zu unterschiedlichen Zeitpunkten während eines Verfahrens zum Herstellen einer Speicherzelle gemäß einem ersten Ausführungsbeispiel der Erfindung, -
1C eine nichtflüchtige Speicherzelle gemäß einem ersten Ausführungsbeispiel der Erfindung, -
2A bis2E Schichtenfolgen zu unterschiedlichen Zeitpunkten während eines Verfahrens zum Herstellen einer Speicherzelle gemäß einem zweiten Ausführungsbeispiel der Erfindung, -
2F eine nichtflüchtige Speicherzelle gemäß einem zweiten Ausführungsbeispiel der Erfindung, -
3A ,3B Schichtenfolgen zu unterschiedlichen Zeitpunkten während eines Verfahrens zum Herstellen einer Speicherzelle gemäß einem dritten Ausführungsbeispiel der Erfindung, -
4 eine Speicherzellen-Anordnung gemäß einem Ausführungsbeispiel der Erfindung. - Gleiche oder ähnliche Komponenten in unterschiedlichen Figuren sind mit gleichen Bezugsziffern versehen.
- Im Weiteren wird bezugnehmend auf
1A bis1C ein Verfahren zum Herstellen einer Speicherzelle gemäß einem ersten Ausführungsbeispiel der Erfindung beschrieben. - Um die in
1A gezeigte Schichtenfolge100 zu erhalten, wird auf einem Glas-Substrat101 (alternativ kann auch ein Silizium-Substrat etc. verwendet werden) ein für das Aufwachsen von Kohlenstoffnanoröhren katalytisch aktives Material (z.B. Nickel, Kobalt oder Eisen) abgeschieden und derart strukturiert, dass dadurch ein erster Source-/Drain-Bereich102 auf dem Glas-Substrat101 ausgebildet wird. Ferner wird auf der so erhaltenen Schichtenfolge eine erste elektrisch isolierende Schicht102 mittels Abscheidens von Siliziumnitrid-Material ausgebildet. Alternativ kann diese Schicht auch aus einem anderen dielektrischen Material, beispielsweise Siliziumoxid oder Aluminiumoxid hergestellt werden. In einem weiteren Verfahrensschritt wird Aluminium- Material auf der erhaltenen Schichtenfolge abgeschieden und unter Verwendung eines Lithographie- und eines Ätz-Verfahrens derart strukturiert, dass dadurch ein Gate-Bereich104 gebildet wird. Alternativ kann statt Aluminium-Material auch Polysilizium-Material, Tantalnitrid-Material, etc. verwendet werden. - Um die in
1B gezeigte Schichtenfolge110 zu erhalten, wird eine zweite elektrisch isolierende Schicht111 auf der Schichtenfolge100 abgeschieden und unter Verwendung eines CMP-Verfahrens ("Chemical Mechanical Polishing") mit dem Gate-Bereich104 als Stoppschicht planarisiert. Ferner werden unter Verwendung eines Lithographie und eines Ätz-Verfahrens Durchgangslöcher112 in den Gate-Bereich104 und in die erste elektrisch isolierende Schicht103 eingebracht. Anschaulich wird dadurch eine Porenmaske ausgebildet, wobei die Poren oder Durchgangslöcher112 in einem nachfolgenden Verfahrensschritt als Schablonen für das Aufwachsen von Kohlenstoffnanoröhren verwendet werden. - Um die in
1C gezeigte nichtflüchtige Speicherzelle120 gemäß einem ersten Ausführungsbeispiel der Erfindung zu erhalten, wird zunächst mittels thermischen Oxidierens eine Gate-isolierende Ladungsspeicherschicht121 auf freiliegenden Oberflächenbereichen des aus Aluminium-Material gebildeten Gate-Bereichs104 ausgebildet. Daher ist die Gate-isolierende Ladungsspeicherschicht121 aus Aluminiumoxid-Material gebildet. Alternativ kann eine konforme Abscheidung eines dielektrischen Materials und eine anschließende anisotrope Rückätzung durchgeführt werden, um die Gate-isolierende Ladungsspeicherschicht121 auszubilden. Die Gate-isolierende Ladungsspeicherschicht121 dient simultan als Gateisolierender Bereich des Feldeffekttransistors und als Ladungsspeicherschicht der Speicherzelle120 , in welche Ladungsspeicherschicht120 elektrische Ladungsträger selektiv einbringbar sind bzw. aus welcher Ladungsspeicherschicht120 elektrische Ladungsträger selektiv entfernbar sind. Ferner ist die Gate-isolierende Ladungsspeicherschicht121 derart eingerichtet, dass die elektrische Leitfähigkeit einer im Weiteren auszubildenden Kohlenstoffnanoröhre charakteristisch mittels in der Gate-isolierenden Ladungsspeicherschicht121 eingebrachten elektrischen Ladungsträgern beeinflussbar ist. - In einem weiteren Verfahrensschritt werden unter Verwendung eines CVD-Verfahrens ("Chemical Vapour Deposition") halbleitende Kohlenstoffnanoröhren
122 in den Durchgangslöchern112 aufgewachsen, wobei das Nickel-Material des ersten Source-/Drain-Bereichs102 das Aufwachsen der Kohlenstoffnanoröhren122 katalytisch unterstützt. In einem optionalen weiteren Verfahrensschritt kann zusätzliches elektrisch isolierendes Material zum Füllen etwaiger Hohlräume zwischen der Gate-isolierenden Ladungsspeicherschicht121 und den in einem jeweiligen Durchgangsloch112 ausgebildeten Kohlenstoffnanoröhren122 abgeschieden werden. Die so erhaltene Schichtenfolge wird unter Verwendung eines CMP-Verfahrens planarisiert. Ferner erfolgt ein reaktives Rückätzen des abgeschiedenen Materials, um gemäß1C obere Endabschnitte der Kohlenstoffnanoröhren122 zum Kontaktieren mit einem im Weiteren aufzubringenden Source-/Drain-Bereich freizulegen. Im Weiteren wird Nickel-Material als zweiter Source-/Drain-Bereich123 derart abgeschieden, dass die freigelegten oberen Endabschnitte der Kohlenstoffnanoröhren122 mit dem Material des zweiten Source-/Drain-Bereichs123 kontaktiert werden. - Dadurch ist die in
1C gezeigte nichtflüchtige Speicherzelle120 hergestellt. Diese enthält zwei Kohlenstoffnanoröhren121 . Selbstverständlich ist es möglich, eine erfindungsgemäße Speicherzelle unter Verwendung von nur einer Kohlenstoffnanoröhre oder mehr als zwei Kohlenstoffnanoröhren auszubilden. - Mittels Fowler-Nordheim-Tunnelns oder mittels Tunnelns heißer Elektronen (bzw. heißer Löcher) können elektrische Ladungsträger in die Gate-isolierende Ladungsspeicherschicht
121 selektiv eingebracht werden. Sind solche Ladungsträger dauerhaft in die Gate-isolierende Ladungsspeicherschicht121 aus Aluminiumoxid-Material eingebracht, so sind dadurch die elektrischen Eigenschaften (z.B. Schwellenspannung) des zugehörigen Transistors charakteristisch verändert, so dass bei Anlegen einer vorgebbaren elektrischen Spannung zwischen die beiden Source-/Drain-Bereiche102 ,123 der Wert des durch den Kanal-Bereich122 fließenden elektrischen Stroms charakteristisch von Anzahl und Vorzeichen der in der Gateisolierenden Ladungsspeicherschicht121 eingebrachten Ladungsträger abhängig ist. Die nichtflüchtige Speicherzelle120 ist somit als Permanent-Speicherzelle mit großer Haltezeit betreibbar, in der mittels Anlegens geeigneter elektrischer Potentiale an die Source-/Drain-Bereiche102 ,123 und an den Gate-Bereich104 Information in der Ladungsspeicherschicht121 mit einer kurzen Programmierzeit speicherbar ist. Ferner ist mittels Anlegens geeigneter elektrischer Potentiale an die Source-/Drain-Bereiche102 ,123 und an den Gate-Bereich104 Information mit einer ausreichend schnellen Lösch- bzw. Lesezeit daraus entfernbar bzw. auslesbar. - Im Weiteren wird bezugnehmend auf
2A bis2F ein Verfahren zum Herstellen einer Speicherzelle gemäß einem zweiten Ausführungsbeispiel der Erfindung beschrieben. - Um die in
2A gezeigte Schichtenfolge200 zu erhalten, wird für das Aufwachsen von Kohlenstoffnanoröhren katalytisch aktives Nickel-Material als erster Source-/Drain-Bereich102 auf einem Glas-Substrat100 abgeschieden. - Um die in
2B gezeigte Schichtenfolge210 zu erhalten, wird eine Siliziumoxid-Schicht211 auf der Oberfläche der Schichtenfolge200 abgeschieden und unter Verwendung eines Lithographie- und eines Ätz-Verfahrens mit einer vorgebbaren Porenmaske derart strukturiert, dass Durchgangslöcher112 in die Siliziumoxid-Schicht211 eingebracht werden. Dadurch werden Oberflächenbereiche des für das Aufwachsen von Kohlenstoffnanoröhren katalytisch wirkenden Nickel-Materials des ersten Source-/Drain-Bereichs102 freigelegt. Ferner dienen die Durchgangslöcher112 als mechanische Führung zum nachfolgenden Aufwachsen von Kohlenstoffnanoröhren. - Um die in
2C gezeigte Schichtenfolge220 zu erhalten, werden unter Verwendung eines CVD-Verfahrens halbleitende Kohlenstoffnanoröhren122 in den Durchgangslöchern112 vertikal aufgewachsen, wobei aufgrund der katalytischen Wirkung des Nickel-Materials des ersten Source-/Drain-Bereichs102 für das Aufwachsen von Kohlenstoffnanoröhren diese ausgehend von dem Source-/Drain-Bereich102 aufzuwachsen beginnen. - Um die in
2D gezeigte Schichtenfolge230 zu erhalten, wird das dielektrische Material der Siliziumoxid-Schicht211 unter Verwendung eines selektiven Ätz-Verfahrens entfernt. Ferner wird unter Verwendung eines konformen Abscheide-Verfahrens (z.B. unter Verwendung eines ALD-Verfahrens, "Atomic Layer Deposition") eine Gate-isolierende Ladungsspeicherschicht231 mit einer Speicherfunktion für elektrische Ladungsträger auf den Kohlenstoffnanoröhren122 und dem ersten Source-/Drain-Bereich102 abgeschieden. Die Gate-isolierende Ladungsspeicherschicht231 ist gemäß dem beschriebenen Ausführungsbeispiel als Siliziumoxid-Siliziumnitrid-Siliziumoxid-Schichtenfolge (ONO-Schichtenfolge) realisiert. Unter Verwendung des ALD-Verfahrens ist es möglich, die Dicke einer abgeschiedenen Schicht bis auf die Genauigkeit einer Atomlage, das heißt, bis auf die Genauigkeit weniger Angstrom, einzustellen, so dass eine homogene Dicke der ONO-Schichtenfolge über die Kohlenstoffnanoröhren122 hinweg sichergestellt ist. Ferner wird eine elektrisch leitfähige Schicht232 aus Tantalnitrid (oder alternativ aus dotiertem Polysilizium-Material) auf der so erhaltenen Schichtenfolge abgeschieden und im Weiteren derart prozessiert, dass sie als Gate-Bereich der Feldeffekttransistoren der Speicherzelle dient. - Um die in
2E gezeigte Schichtenfolge240 zu erhalten, wird eine Siliziumnitrid-Schicht241 auf der Schichtenfolge230 abgeschieden und unter Verwendung eines CMP-Verfahrens derart planarisiert, dass ein gemäß2E oberer Endabschnitt der Kohlenstoffnanoröhren122 freigelegt wird. - Um die in
2F gezeigte nichtflüchtige Speicherzelle250 zu erhalten, wird unter Verwendung eines selektiven Ätz-Verfahrens ein Oberflächenbereich der als Gate-Bereich dienenden elektrisch leitfähigen Schicht232 zurückgeätzt. Ferner wird dielektrisches Material auf der Oberfläche der so erhaltenen Schichtenfolge abgeschieden und unter Verwendung eines CMP-Verfahrens planarisiert. Dadurch werden elektrisch isolierende Entkopplungselemente251 ausgebildet. Optional kann dielektrisches Material rückgeätzt werden. Dann wird Nickel-Material auf der Oberfläche der so erhaltenen Schichtenfolge abgeschieden und strukturiert, wodurch ein zweiter Source-/Drain-Bereich123 an der Oberfläche der nichtflüchtigen Speicherzelle250 gebildet wird. Der zweite Source-/Drain-Bereich123 ist mit gemäß2F oberen Endabschnitten der Kohlenstoffnanoröhren122 gekoppelt. - Anschaulich wird bei dem bezugnehmend auf
2A bis2F beschriebenen Ausführungsbeispiel die Porenstruktur nach dem Aufwachsen der Kohlenstoffnanoröhren121 entfernt, und es werden die weiteren Komponenten der Speicherzelle auf den freiliegenden Kohlenstoffnanoröhren122 abgeschieden. Dies hat den Vorteil, dass im Prinzip beliebige Materialien für die Gate-isolierende Ladungsspeicherschicht231 verwendet werden können. - Im Weiteren wird bezugnehmend auf
3A ,3B ein Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle gemäß einem dritten Ausführungsbeispiel der Erfindung beschrieben. - Um die in
3A gezeigte Schichtenfolge300 zu erhalten, wird auf einem Glas-Substrat101 ein erster Source-/Drain-Bereich102 abgeschieden. Dieser wird gemäß dem beschriebenen Ausführungsbeispiel aus einem Material hergestellt, das elektrisch leitfähig ist und das (abweichend von den beiden ersten Ausführungsbeispielen) für das Aufwachsen von Kohlenstoffnanoröhren keine stark katalytische Wirkung aufweist (z.B. Polysilizium-Material). Auf dem ersten Source-/Drain-Bereich102 wird eine dünne Nickel-Schicht aufgebracht und unter Verwendung eines Lithographie- und eines Ätz-Verfahrens derart strukturiert, dass Katalysatormaterial-Spots301 aus für das Aufwachsen von Kohlenstoffnanoröhren katalytisch wirkendem Nickel-Material auf der Oberfläche der Schichtenfolge300 ausgebildet werden. Die Katalysatormaterial-Spots301 weisen eine Dimension von ungefähr 50nm auf und dienen anschaulich als Keime zum Aufwachsen von Kohlenstoffnanoröhren. Mit anderen Worten werden mittels der Katalysatormaterial-Spots301 die Stellen des späteren Aufwachsens von Kohlenstoffnanoröhren122 definiert. - Um die in
3B gezeigte Schichtenfolge310 zu erhalten, werden unter Verwendung eines CVD-Verfahrens Kohlenstoffnanoröhren122 auf den Katalysatormaterial-Spots301 aufgewachsen. Aufgrund der starken katalytischen Wirkung der Katalysatormaterial-Spots301 wachsen Kohlenstoffnanoröhren122 selbst ohne Vorsehen von Poren im Wesentlichen vertikal auf dem ersten Source-/Drain-Bereich102 auf. - Ausgehend von der Schichtenfolge
310 kann die Prozessierung so fortgesetzt werden, wie ausgehend von2C nach dem Entfernen der Siliziumoxid-Schicht211 . - Im Weiteren wird bezugnehmend auf
4 eine Speicherzellen-Anordnung400 mit vier Speicherzellen401 bis404 gemäß einem bevorzugten Ausführungsbeispiel der Erfindung beschrieben. - Auf einem Glas-Substrat
101 , mittels einer ersten elektrisch isolierenden Hilfsschicht406 voneinander elektrisch isoliert, sind erste Source-/Drain-Bereiche405 der Speicherzellen401 bis404 ausgebildet. Zwischen jedem der ersten Source-/Drain-Bereiche405 und zweiten Source-/Drain-Bereichen412 auf der Oberfläche der Speicherzellen-Anordnung400 ist jeweils eine vertikale Kohlenstoffnanoröhre408 ausgebildet und mit jeweils zwei Source-/Drain-Bereich405 ,412 gekoppelt. Jede der Kohlenstoffnanoröhren408 ist von einer Aluminiumoxid-Schicht als Gate-isolierende Ladungsspeicherschicht410 umgeben. Um die Gate-isolierende Ladungsspeicherschicht410 herum ist ein für die vier in4 gezeigten Speicherzellen401 bis404 gemeinsamer Gate-Bereich409 ausgebildet. Der Gate-Bereich409 ist von den Source-/Drain-Bereichen405 bzw.412 mittels zweiter bzw. dritter elektrisch isolierender Schichten407 bzw.411 elektrisch entkoppelt. Mittels der separaten Source-/Drain-Bereiche405 ,412 einer jeden Speicherzelle401 bis404 ist jede der Speicherzellen401 bis404 einzeln ansteuerbar. Ferner ist die elektrische Leitfähigkeit des Kanal-Bereichs408 einer jeden Speicherzelle401 bis404 mittels Anlegens einer entsprechenden elektrischen Spannung an den Gate-Bereich409 steuerbar. In jede der Speicherzellen401 bis404 ist eine Information von 1 Bit programmierbar, daraus löschbar oder daraus auslesbar, welche Information in der Menge und dem Ladungsträgertyp von in eine jeweilige Gateisolierende Ladungsspeicherschicht410 eingebrachten elektrischen Ladungsträgern kodiert ist. Zum Programmieren, Löschen oder Auslesen sind an die entsprechenden Anschlüsse405 ,410 ,412 einer jeweiligen Speicherzelle401 bis404 entsprechende elektrische Potentiale anzulegen, analog wie bei einem herkömmlichen NROM-Speicher. - Die Speicherzellen-Anordnung
400 stellt eine Schichtenfolge aus einer Vielzahl übereinander angeordneter im Wesentlichen planarer Schichten dar, durch welche hindurch sich die Nanoelemente408 vertikal erstrecken. Die Nanoelemente408 sind mittels erster und zweiter Verdrahtungsebenen405 und412 beidseitig elektrisch kontaktiert. Mit der modularen Schaltungsarchitektur von4 ist ein Aufbau komplexer Schaltkreise mit geringem Aufwand ermöglicht. - In diesem Dokument sind folgende Veröffentlichungen zitiert:
- [1] Harris, PJF (1999) "Carbon Nanotubes and Related Structures – New Materials for the Twenty-first Century.", Cambridge University Press, Cambridge. S. 1 to 15, 111 to 155
- [2]
DE 100 36 897 C1 - [3] Wind, SJ, Appenzeller, J, Martel, R, Derycke, V, Avouris, P (2002) "Vertical scaling of carbon nanotube fieldeffect transistors using top gate electrodes", Applied Physical Letters, Volume 80, No. 20, 3817–3819
- [4]
EP1,170,799 A2 - [5] Fuhrer, MS, Kim, BM, Dürkop, T, Brintlinger, T (2002) "High-Mobility Nanotube Transistor Memory", Nanoletters Vol. 2, No. 7, S. 755–759
- [6] Radosavljevic, M, Freitag, M, Thadani, KV, Johnson, AT (2002) "Nonvolatile Molecular Memory Elements Based on Ambipolar Nanotube Field Effect Transistors", Nanoletters, Vol. 2, No. 7, S. 761–764
-
- 100
- Schichtenfolge
- 101
- Glas-Substrat
- 102
- erster Source-/Drain-Bereich
- 103
- erste elektrisch isolierende Schicht
- 104
- Gate-Bereich
- 110
- Schichtenfolge
- 111
- zweite elektrisch isolierende Schicht
- 112
- Durchgangslöcher
- 120
- nichtflüchtige Speicherzelle
- 121
- Gate-isolierende Ladungsspeicherschicht
- 122
- Kohlenstoffnanoröhren
- 123
- zweiter Source-/Drain-Bereich
- 200
- Schichtenfolge
- 210
- Schichtenfolge
- 211
- Siliziumoxid-Schicht
- 220
- Schichtenfolge
- 230
- Schichtenfolge
- 231
- Gate-isolierende Ladungsspeicherschicht
- 232
- elektrisch leitfähige Schicht
- 240
- Schichtenfolge
- 241
- Siliziumnitrid-Schicht
- 250
- nichtflüchtige Speicherzelle
- 251
- elektrisch isolierende Entkopplungselemente
- 300
- Schichtenfolge
- 301
- Katalysatormaterial-Spots
- 310
- Schichtenfolge
- 400
- Speicherzellen-Anordnung
- 401
- erste Speicherzelle
- 402
- zweite Speicherzelle
- 403
- dritte Speicherzelle
- 404
- vierte Speicherzelle
- 405
- erste Source-/Drain-Bereiche
- 406
- erste elektrisch isolierende Hilfsschicht
- 407
- zweite elektrisch isolierende Hilfsschicht
- 408
- Kohlenstoffnanoröhren
- 409
- Gate-Bereich
- 410
- Gate-isolierende Ladungsspeicherschicht
- 411
- dritte elektrisch isolierende Hilfsschicht
- 412
- zweite Source-/Drain-Bereiche
Claims (17)
- Nichtflüchtige Speicherzelle – mit einem Vertikal-Feldeffekttransistor mit einem als Kanal-Bereich eingerichteten Nanoelement; – mit einer das Nanoelement zumindest teilweise umgebenden elektrisch isolierenden Schicht als Ladungsspeicherschicht und als Gate-isolierende Schicht, die derart eingerichtet ist, dass – elektrische Ladungsträger selektiv darin einbringbar oder daraus entfernbar sind; – die elektrische Leitfähigkeit des Nanoelements charakteristisch von in der elektrisch isolierenden Schicht eingebrachten elektrischen Ladungsträgern beinflussbar ist.
- Speicherzelle nach Anspruch 1, bei der die elektrisch isolierende Schicht – eine Siliziumoxid-Siliziumnitrid-Siliziumoxid-Schichtenfolge; oder – eine Aluminiumoxid-Schicht ist.
- Speicherzelle nach Anspruch 1 oder 2, bei der das Nanoelement – eine Nanoröhre – ein Bündel von Nanoröhren oder – ein Nanostäbchen aufweist.
- Speicherzelle nach Anspruch 3, bei der das Nanostäbchen – Silizium – Germanium – Indiumphosphid – Galliumnitrid – Galliumarsenid – Zirkoniumoxid und/oder – ein Metall aufweist.
- Speicherzelle nach Anspruch 3, bei der die Nanoröhre – eine Kohlenstoffnanoröhre – eine Kohlenstoff-Bor-Nanoröhre – eine Kohlenstoff-Stickstoff-Nanoröhre – eine Wolframsulfid-Nanoröhre oder eine – eine Chalkogenid-Nanoröhre ist.
- Speicherzelle nach einem der Ansprüche 1 bis 5, die eine erste elektrisch leitfähige Schicht als erster Source-/Drain-Bereich des Feldeffekttransistors aufweist, auf welcher das Nanoelement aufgewachsen ist.
- Speicherzelle nach Anspruch 6, bei der die erste elektrisch leitfähige Schicht aus Katalysatormaterial zum Katalysieren des Ausbildens des Nanoelements hergestellt ist.
- Speicherzelle nach einem der Ansprüche 1 bis 7, die eine zweite elektrisch leitfähige Schicht als Gate-Bereich des Feldeffekttransistors aufweist, welche die elektrisch isolierende Schicht zumindest teilweise umgibt.
- Speicherzelle nach Anspruch 8, bei der die Dicke der zweiten elektrisch leitfähigen Schicht kleiner als eine Längsausdehnung des Nanoelements vorgesehen wird derart, dass die das Nanoelement umgebende elektrisch isolierende Schicht und die zweite elektrisch leitfähige Schicht eine einen Teil des Nanoelements umgebende Ringstruktur bilden.
- Speicherzelle nach einem der Ansprüche 1 bis 9, die eine dritte elektrisch leitfähige Schicht als zweiter Source-/Drain-Bereich des Feldeffekttransistors aufweist, welche auf dem Nanoelement ausgebildet ist.
- Speicherzelle nach einem der Ansprüche 1 bis 10, ausgebildet auf und/oder in einem Substrat aus polykristallinem oder amorphem Material.
- Speicherzelle nach einem der Ansprüche 1 bis 11, die ausschließlich aus dielektrischem Material, metallischem Material und dem Material der Nanostruktur gebildet ist.
- Speicherzellen-Anordnung mit einer Mehrzahl von nebeneinander und/oder aufeinander ausgebildeten Speicherzellen nach einem der Ansprüche 1 bis 12.
- Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle, bei dem – ein Vertikal-Feldeffekttransistor mit einem als Kanal-Bereich eingerichteten Nanoelement ausgebildet wird; – eine das Nanoelement zumindest teilweise umgebende elektrisch isolierende Schicht als Ladungsspeicherschicht und als Gate-isolierende Schicht ausgebildet wird; – die elektrisch isolierende Schicht derart eingerichtet wird, dass – elektrische Ladungsträger selektiv darin einbringbar oder daraus entfernbar sind; – die elektrische Leitfähigkeit des Nanoelements charakteristisch von in der elektrisch isolierenden Schicht eingebrachten elektrischen Ladungsträgern beinflussbar ist.
- Verfahren nach Anspruch 14, bei dem – eine erste elektrisch leitfähige Schicht als erster Source-/Drain-Bereich des Feldeffekttransistors ausgebildet wird; – nachfolgend eine zweite elektrisch leitfähige Schicht als Gate-Bereich des Feldeffekttransistors ausgebildet wird; – ein Teilbereich der ersten elektrisch leitfähigen Schicht freigelegt wird, indem ein Durchgangsloch in die zweite elektrisch leitfähige Schicht eingebracht wird; – die elektrisch isolierende Schicht auf der Oberfläche des Durchgangslochs ausgebildet wird; – das Nanoelement auf dem freigelegten Teilbereich der ersten elektrisch leitfähigen Schicht in dem Durchgangsloch aufgewachsen wird.
- Verfahren nach Anspruch 14, bei dem – eine erste elektrisch leitfähige Schicht als erster Source-/Drain-Bereich des Feldeffekttransistors ausgebildet wird; – nachfolgend eine Hilfsschicht ausgebildet wird; – ein Teilbereich der ersten elektrisch leitfähigen Schicht freigelegt wird, indem ein Durchgangsloch in die Hilfsschicht eingebracht wird; – das Nanoelement auf dem freigelegten Teilbereich der ersten elektrisch leitfähigen Schicht in dem Durchgangsloch aufgewachsen wird; – die Hilfsschicht entfernt wird; – die elektrisch isolierende Schicht auf der Oberfläche des Nanoelements aufgebracht wird.
- Verfahren nach Anspruch 14, bei dem das Nanoelement zunächst freistehend auf einem Source-/Drain-Bereich vertikal aufgewachsen wird und nachfolgend der restliche Vertikal-Feldeffekttransistor ausgebildet wird.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10250829A DE10250829B4 (de) | 2002-10-31 | 2002-10-31 | Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle |
EP03778240A EP1568087A1 (de) | 2002-10-31 | 2003-10-29 | Nichtflüchtige speicherzelle, speicherzellen-anordnung und v erfahren zum herstellen einer nichtflüchtigen speicherzelle |
US10/533,215 US7265376B2 (en) | 2002-10-31 | 2003-10-29 | Non-volatile memory cell, memory cell arrangement and method for production of a non-volatile memory cell |
JP2004547433A JP2006504278A (ja) | 2002-10-31 | 2003-10-29 | 不揮発性メモリーセル、メモリーセルアレイおよび不揮発性メモリーセルの製造方法 |
PCT/DE2003/003588 WO2004040667A1 (de) | 2002-10-31 | 2003-10-29 | Nichtflüchtige speicherzelle, speicherzellen-anordnung und verfahren zum herstellen einer nichtflüchtigen speicherzelle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10250829A DE10250829B4 (de) | 2002-10-31 | 2002-10-31 | Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10250829A1 true DE10250829A1 (de) | 2004-05-19 |
DE10250829B4 DE10250829B4 (de) | 2006-11-02 |
Family
ID=32115040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10250829A Expired - Fee Related DE10250829B4 (de) | 2002-10-31 | 2002-10-31 | Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle |
Country Status (5)
Country | Link |
---|---|
US (1) | US7265376B2 (de) |
EP (1) | EP1568087A1 (de) |
JP (1) | JP2006504278A (de) |
DE (1) | DE10250829B4 (de) |
WO (1) | WO2004040667A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005124888A1 (en) * | 2004-06-08 | 2005-12-29 | President And Fellows Of Harvard College | Suspended carbon nanotube field effect transistor |
WO2006015593A1 (de) * | 2004-08-13 | 2006-02-16 | Hahn-Meitner-Institut Berlin Gmbh | Flexibler nanotransistor und verfahren zur herstellung |
US7253434B2 (en) | 2002-10-29 | 2007-08-07 | President And Fellows Of Harvard College | Suspended carbon nanotube field effect transistor |
US7466069B2 (en) | 2002-10-29 | 2008-12-16 | President And Fellows Of Harvard College | Carbon nanotube device fabrication |
US8092697B2 (en) | 2005-04-06 | 2012-01-10 | President And Fellows Of Harvard College | Molecular characterization with carbon nanotube control |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050167655A1 (en) * | 2004-01-29 | 2005-08-04 | International Business Machines Corporation | Vertical nanotube semiconductor device structures and methods of forming the same |
US7829883B2 (en) * | 2004-02-12 | 2010-11-09 | International Business Machines Corporation | Vertical carbon nanotube field effect transistors and arrays |
US7462890B1 (en) * | 2004-09-16 | 2008-12-09 | Atomate Corporation | Nanotube transistor integrated circuit layout |
US7202173B2 (en) * | 2004-12-20 | 2007-04-10 | Palo Alto Research Corporation Incorporated | Systems and methods for electrical contacts to arrays of vertically aligned nanorods |
US7598516B2 (en) * | 2005-01-07 | 2009-10-06 | International Business Machines Corporation | Self-aligned process for nanotube/nanowire FETs |
KR100674952B1 (ko) * | 2005-02-05 | 2007-01-26 | 삼성전자주식회사 | 3차원 플래쉬 메모리 소자 및 그 제조방법 |
US7989349B2 (en) * | 2005-04-15 | 2011-08-02 | Micron Technology, Inc. | Methods of manufacturing nanotubes having controlled characteristics |
US7141727B1 (en) * | 2005-05-16 | 2006-11-28 | International Business Machines Corporation | Method and apparatus for fabricating a carbon nanotube transistor having unipolar characteristics |
JP4575837B2 (ja) * | 2005-05-19 | 2010-11-04 | シャープ株式会社 | 不揮発性記憶素子及びその製造方法 |
US7575693B2 (en) * | 2005-05-23 | 2009-08-18 | Nantero, Inc. | Method of aligning nanotubes and wires with an etched feature |
WO2006135337A1 (en) * | 2005-06-16 | 2006-12-21 | Qunano Ab | Semiconductor nanowire vertical device architecture |
US7482653B2 (en) * | 2005-07-20 | 2009-01-27 | Micron Technology, Inc. | Non-volatile memory with carbon nanotubes |
WO2007022359A2 (en) * | 2005-08-16 | 2007-02-22 | The Regents Of The University Of California | Vertical integrated silicon nanowire field effect transistors and methods of fabrication |
KR101257846B1 (ko) * | 2005-08-26 | 2013-04-24 | 삼성전자주식회사 | 단결정 실리콘 제조방법 및 이를 이용한 tft의 제조방법 |
JP5037804B2 (ja) * | 2005-09-30 | 2012-10-03 | 富士通株式会社 | 垂直配向カーボンナノチューブを用いた電子デバイス |
FR2891664B1 (fr) * | 2005-09-30 | 2007-12-21 | Commissariat Energie Atomique | Transistor mos vertical et procede de fabrication |
KR100657973B1 (ko) * | 2005-12-02 | 2006-12-14 | 삼성에스디아이 주식회사 | 기계적 메모리 소자 및 그 제조방법 |
US7667260B2 (en) | 2006-08-09 | 2010-02-23 | Micron Technology, Inc. | Nanoscale floating gate and methods of formation |
US8063450B2 (en) * | 2006-09-19 | 2011-11-22 | Qunano Ab | Assembly of nanoscaled field effect transistors |
US7622371B2 (en) * | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
FR2910686B1 (fr) * | 2006-12-20 | 2009-04-03 | Commissariat Energie Atomique | Dispositif de memorisation a structure multi-niveaux |
WO2008129478A1 (en) * | 2007-04-19 | 2008-10-30 | Nxp B.V. | Nonvolatile memory cell comprising a nanowire and manufacturing method thereof |
TW200843121A (en) * | 2007-04-24 | 2008-11-01 | Nanya Technology Corp | Two-bit flash memory cell and method for manufacturing the same |
US7736979B2 (en) * | 2007-06-20 | 2010-06-15 | New Jersey Institute Of Technology | Method of forming nanotube vertical field effect transistor |
US7892956B2 (en) * | 2007-09-24 | 2011-02-22 | International Business Machines Corporation | Methods of manufacture of vertical nanowire FET devices |
US8043978B2 (en) * | 2007-10-11 | 2011-10-25 | Riken | Electronic device and method for producing electronic device |
KR101343362B1 (ko) * | 2007-12-20 | 2013-12-20 | 삼성전자주식회사 | 메모리 유닛의 제조 방법, 이에 따라 제조된 메모리 유닛,메모리 장치의 제조 방법 및 이에 따라 제조된 메모리 장치 |
US20090251968A1 (en) * | 2008-04-08 | 2009-10-08 | Christoph Andreas Kleint | Integrated circuit having a base structure and a nanostructure |
WO2009151397A1 (en) * | 2008-06-13 | 2009-12-17 | Qunano Ab | Nanostructured mos capacitor |
US8077737B2 (en) | 2008-09-25 | 2011-12-13 | At&T Intellectual Property I, Lp | Method for QoS delivery in contention-based multi hop network |
US9099537B2 (en) * | 2009-08-28 | 2015-08-04 | International Business Machines Corporation | Selective nanotube growth inside vias using an ion beam |
FR2968125B1 (fr) | 2010-11-26 | 2013-11-29 | Centre Nat Rech Scient | Procédé de fabrication d'un dispositif de transistor a effet de champ implémenté sur un réseau de nanofils verticaux, dispositif de transistor résultant, dispositif électronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif électronique |
US8394682B2 (en) * | 2011-07-26 | 2013-03-12 | Micron Technology, Inc. | Methods of forming graphene-containing switches |
US9368581B2 (en) * | 2012-02-20 | 2016-06-14 | Micron Technology, Inc. | Integrated circuitry components, switches, and memory cells |
US9312344B2 (en) | 2013-03-13 | 2016-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming semiconductor materials in STI trenches |
US9673209B2 (en) | 2014-05-16 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and method for fabricating the same |
US10002826B2 (en) * | 2014-10-27 | 2018-06-19 | Taiwan Semiconductor Manufacturing Company | Semiconductor device structure with conductive pillar and conductive line and method for forming the same |
US9520466B2 (en) | 2015-03-16 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical gate-all-around field effect transistors and methods of forming same |
RU175418U1 (ru) * | 2016-12-12 | 2017-12-04 | Российская Федерация, от имени которой выступает федеральное государственное казенное учреждение "Войсковая часть 68240" (ФГКУ "В/ч" 68240) | Полевой транзистор на углеродной пленке с вертикальным каналом проводимости |
CN108269802B (zh) * | 2017-01-04 | 2020-11-06 | 上海新昇半导体科技有限公司 | 一种碳纳米管束场效应晶体管阵列及其制造方法 |
CN108305877B (zh) * | 2017-01-13 | 2020-09-25 | 上海新昇半导体科技有限公司 | 一种后栅无结与非门闪存存储器及其制作方法 |
WO2018236353A1 (en) * | 2017-06-20 | 2018-12-27 | Intel Corporation | INTEGRATED NONVOLATILE MEMORY BASED ON FERROELECTRIC FIELD EFFECT TRANSISTORS |
KR102334380B1 (ko) * | 2017-09-04 | 2021-12-02 | 삼성전자 주식회사 | 2차원 물질을 포함하는 소자의 제조 방법 |
CN108428634B (zh) * | 2018-02-09 | 2022-02-22 | 中国科学院微电子研究所 | 垂直纳米线晶体管与其制作方法 |
DE102019217228A1 (de) * | 2019-11-07 | 2021-05-12 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils |
US11985808B2 (en) | 2021-07-05 | 2024-05-14 | Changxin Memory Technologies, Inc. | Memory and method for manufacturing same |
US20230005915A1 (en) * | 2021-07-05 | 2023-01-05 | Changxin Memory Technologies, Inc. | Memory and method for manufacturing same |
CN113594162B (zh) * | 2021-07-05 | 2024-02-09 | 长鑫存储技术有限公司 | 存储器及其制造方法 |
CN113594163B (zh) * | 2021-07-05 | 2023-12-19 | 长鑫存储技术有限公司 | 存储器及其制造方法 |
CN117956783A (zh) * | 2022-10-17 | 2024-04-30 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10032370C1 (de) * | 2000-07-04 | 2001-12-13 | Infineon Technologies Ag | Feldeffekttransistor |
US6361861B2 (en) * | 1999-06-14 | 2002-03-26 | Battelle Memorial Institute | Carbon nanotubes on a substrate |
US10023986B2 (en) * | 2014-01-14 | 2018-07-17 | Haier Asia International Co., Ltd. | Washing machine |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100223807B1 (ko) * | 1997-06-04 | 1999-10-15 | 구본준 | 반도체 소자의 제조방법 |
US6141260A (en) * | 1998-08-27 | 2000-10-31 | Micron Technology, Inc. | Single electron resistor memory device and method for use thereof |
US7335603B2 (en) * | 2000-02-07 | 2008-02-26 | Vladimir Mancevski | System and method for fabricating logic devices comprising carbon nanotube transistors |
KR100360476B1 (ko) * | 2000-06-27 | 2002-11-08 | 삼성전자 주식회사 | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 |
EP1170799A3 (de) * | 2000-07-04 | 2009-04-01 | Infineon Technologies AG | Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements |
EP1299914B1 (de) * | 2000-07-04 | 2008-04-02 | Qimonda AG | Feldeffekttransistor |
DE10036897C1 (de) * | 2000-07-28 | 2002-01-03 | Infineon Technologies Ag | Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors |
KR100984585B1 (ko) * | 2000-08-22 | 2010-09-30 | 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 | 반도체 성장 방법 및 디바이스 제조 방법 |
US6595474B2 (en) * | 2000-08-25 | 2003-07-22 | Bridgette F. Nicholson | Upper limb adaptive aid |
KR100790859B1 (ko) * | 2002-11-15 | 2008-01-03 | 삼성전자주식회사 | 수직 나노튜브를 이용한 비휘발성 메모리 소자 |
US20050145838A1 (en) * | 2004-01-07 | 2005-07-07 | International Business Machines Corporation | Vertical Carbon Nanotube Field Effect Transistor |
-
2002
- 2002-10-31 DE DE10250829A patent/DE10250829B4/de not_active Expired - Fee Related
-
2003
- 2003-10-29 US US10/533,215 patent/US7265376B2/en not_active Expired - Fee Related
- 2003-10-29 EP EP03778240A patent/EP1568087A1/de not_active Withdrawn
- 2003-10-29 WO PCT/DE2003/003588 patent/WO2004040667A1/de active Search and Examination
- 2003-10-29 JP JP2004547433A patent/JP2006504278A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6361861B2 (en) * | 1999-06-14 | 2002-03-26 | Battelle Memorial Institute | Carbon nanotubes on a substrate |
DE10032370C1 (de) * | 2000-07-04 | 2001-12-13 | Infineon Technologies Ag | Feldeffekttransistor |
US10023986B2 (en) * | 2014-01-14 | 2018-07-17 | Haier Asia International Co., Ltd. | Washing machine |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253434B2 (en) | 2002-10-29 | 2007-08-07 | President And Fellows Of Harvard College | Suspended carbon nanotube field effect transistor |
US7466069B2 (en) | 2002-10-29 | 2008-12-16 | President And Fellows Of Harvard College | Carbon nanotube device fabrication |
US7969079B2 (en) | 2002-10-29 | 2011-06-28 | President And Fellows Of Harvard College | Carbon nanotube device fabrication |
WO2005124888A1 (en) * | 2004-06-08 | 2005-12-29 | President And Fellows Of Harvard College | Suspended carbon nanotube field effect transistor |
WO2006015593A1 (de) * | 2004-08-13 | 2006-02-16 | Hahn-Meitner-Institut Berlin Gmbh | Flexibler nanotransistor und verfahren zur herstellung |
US8092697B2 (en) | 2005-04-06 | 2012-01-10 | President And Fellows Of Harvard College | Molecular characterization with carbon nanotube control |
Also Published As
Publication number | Publication date |
---|---|
WO2004040667A1 (de) | 2004-05-13 |
JP2006504278A (ja) | 2006-02-02 |
EP1568087A1 (de) | 2005-08-31 |
US20060011972A1 (en) | 2006-01-19 |
DE10250829B4 (de) | 2006-11-02 |
US7265376B2 (en) | 2007-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10250829B4 (de) | Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle | |
DE10036897C1 (de) | Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors | |
DE10250830B4 (de) | Verfahren zum Herstellung eines Schaltkreis-Arrays | |
EP1170799A2 (de) | Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements | |
DE60301582T2 (de) | Speicheranordnung mit Kohlenstoffnanoröhre und Verfahren zur Herstellung der Speicheranordnung | |
DE10250868B4 (de) | Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors | |
EP1299914B1 (de) | Feldeffekttransistor | |
DE102012220731B4 (de) | Verfahren zum Verringern des Kontaktwiderstands für Feldeffekttransistoreinheiten und Vorrichtung | |
WO2004017436A2 (de) | Nichtflüchtiges speicherelement sowie zugehörige herstellungsverfahren und speicherelementanordnungen | |
WO2005067075A1 (de) | Verfahren zum herstellen eines nanoelement-feldeffekttransistors, nanoelement-feldeffekttransistor mit surrounded gate struktur | |
DE10250834A1 (de) | Speicherzelle, Speicherzellen-Anordnung, Strukturier-Anordnung und Verfahren zum Herstellen einer Speicherzelle | |
EP1573820A1 (de) | Fin-feldeffekttransistor-speicherzelle, fin-feldeffekttransistor-speicherzellen-anordnung und verfahren zum herstellen einer fin-feldeffekttransistor-speicherzelle | |
DE2949171A1 (de) | Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung | |
WO2001006570A1 (de) | Nichtflüchtige halbleiterspeicherzelle und verfahren zur herstellung derselben | |
DE10324081B4 (de) | Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben | |
EP1704595A2 (de) | Steg-feldeffekttransistor-speicherzellen-anordnung und herstellungsverfahren | |
DE102006004218B3 (de) | Elektromechanische Speicher-Einrichtung und Verfahren zum Herstellen einer elektromechanischen Speicher-Einrichtung | |
DE10393702B4 (de) | Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung | |
DE10130765A1 (de) | Transistor-Anordnung, Verfahren zum Betreiben einer Transistor-Anordnung als Datenspeicher und Verfahren zum Herstellen einer Transistor-Anordnung | |
DE10207980C1 (de) | Floating-Gate-Speicherzelle, Floating-Gate-Speicheranordnung, Schaltkreis-Anordnung und Verfahren zum Herstellen einer Floating-Gate-Speicherzelle | |
WO2003100841A2 (de) | Verfahren zum herstellen einer speicherzelle, speicherzelle und speicherzellen-anordnung | |
DE10032414C1 (de) | Feldeffekttransistor | |
EP1142019A1 (de) | Schaltungsanordnung mit mindestens einem nanoelektronischen bauelement und verfahren zu deren herstellung | |
DE102004022618B4 (de) | Verfahren zur Herstellung einer Speicherzelle mit nanopunktförmigen Speicherbereichen in einem Substrat | |
DE10331528A1 (de) | DRAM-Halbleiterspeicherzelle sowie Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8181 | Inventor (new situation) |
Inventor name: KREUPL, FRANZ, DR., 80802 MUENCHEN, DE Inventor name: KRETZ, JOHANNES, DR., 80538 MUENCHEN, DE Inventor name: H?NLEIN, WOLFGANG, DR., 82008 UNTERHACHING, DE Inventor name: HOFMANN, FRANZ, DR., 80995 MUENCHEN, DE Inventor name: GRAHAM, ANDREW, DR., 81547 MUENCHEN, DE Inventor name: R?SNER, WOLFGANG, DR., 85521 OTTOBRUNN, DE Inventor name: SCHULZ, THOMAS, 81737 MUENCHEN, DE Inventor name: LANDGRAF, ERHARD, 81543 MUENCHEN, DE Inventor name: SPECHT, MICHAEL, DR., 80799 MUENCHEN, DE Inventor name: LUYKEN, R. JOHANNES, DR., 81825 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |