DE10250868B4 - Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors - Google Patents

Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors Download PDF

Info

Publication number
DE10250868B4
DE10250868B4 DE10250868A DE10250868A DE10250868B4 DE 10250868 B4 DE10250868 B4 DE 10250868B4 DE 10250868 A DE10250868 A DE 10250868A DE 10250868 A DE10250868 A DE 10250868A DE 10250868 B4 DE10250868 B4 DE 10250868B4
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
conductive layer
electrically conductive
nanostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10250868A
Other languages
English (en)
Other versions
DE10250868A1 (de
DE10250868B8 (de
Inventor
Wolfgang Dr. Hönlein
Franz Dr. Kreupl
Andrew Dr. Graham
Michael Dr. Specht
Franz Dr. Hofmann
Johannes Dr. Kretz
Erhard Landgraf
Johannes R. Dr. Luyken
Wolfgang Dr. Rösner
Thomas Schulz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10250868A priority Critical patent/DE10250868B8/de
Priority to US10/533,550 priority patent/US7709827B2/en
Priority to EP03778239A priority patent/EP1556909A1/de
Priority to PCT/DE2003/003587 priority patent/WO2004040666A1/de
Publication of DE10250868A1 publication Critical patent/DE10250868A1/de
Application granted granted Critical
Publication of DE10250868B4 publication Critical patent/DE10250868B4/de
Publication of DE10250868B8 publication Critical patent/DE10250868B8/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Abstract

Vertikal integrierter Feldeffekttransistor
• mit einer ersten elektrisch leitfähigen Schicht;
• mit einer teilweise aus dielektrischem Material ausgebildeten Mittel-Schicht auf der ersten elektrisch leitfähigen Schicht;
• mit einer zweiten elektrisch leitfähigen Schicht auf der Mittel-Schicht;
• mit einer in ein in die Mittel-Schicht eingebrachtes Durchgangsloch integrierten Nanostruktur mit einem ersten, mit der ersten elektrisch leitfähigen Schicht gekoppelten Endabschnitt und mit einem zweiten, mit der zweiten elektrisch leitfähigen Schicht gekoppelten Endabschnitt;
• wobei der erste Endabschnitt der Nanostruktur einen ersten Source-/Drain-Bereich und der zweite Endabschnitt der Nanostruktur einen zweiten Source-/Drain-Bereich des Feldeffekttransistors bilden;
• wobei die Mittel-Schicht zwischen zwei benachbarten dielektrischen Teilschichten eine dritte elektrisch leitfähige Schicht aufweist, deren Dicke geringer ist als die Dicke von zumindest einer der dielektrischen Teilschichten;
• wobei in der dritten elektrisch leitfähigen Schicht, welche die Gate-Elektrode des Feldeffekttransistors bildet, entlang des darin eingebrachten Durchgangslochs eine Ringstruktur aus einem...

Description

  • Die Erfindung betrifft einen vertikal integrierten Feldeffekttransistor, eine Feldeffekttransistor-Anordnung und ein Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors.
  • Die herkömmliche Silizium-Mikroelektronik wird bei weiter voranschreitender Verkleinerung an ihre Grenzen stoßen. Insbesondere die Entwicklung zunehmend kleinerer und dichter angeordneter Transistoren von mittlerweile mehreren hundert Millionen Transistoren pro Chip wird in den nächsten zehn Jahren prinzipiellen physikalischen Problemen und Begrenzungen ausgesetzt sein. Wenn Strukturabmessungen von ungefähr 80nm unterschritten werden, werden die Bauelemente durch Quanteneffekte störend beeinflusst und unterhalb von Dimensionen von etwa 30nm dominiert. Auch führt die zunehmende Integrationsdichte der Bauelemente auf einem Chip zu einem dramatischen Anstieg der Abwärme.
  • Als mögliche Nachfolgetechnik der herkömmlichen Halbleiterelektronik sind Nanostrukturen wie beispielsweise Nanoröhren, insbesondere Kohlenstoffnanoröhren, und Nanostäbchen, auch Nanodrähte genannt, bekannt.
  • Einen Überblick über die Technologie der Kohlenstoffnanoröhren gibt beispielsweise [1]. Eine Kohlenstoffnanoröhre ist eine einwandige oder mehrwandige, röhrenartige Kohlenstoffverbindung. Bei mehrwandigen Nanoröhren ist mindestens eine innere Nanoröhre von einer äußeren Nanoröhre koaxial umgeben. Einwandige Nanoröhren weisen typischerweise Durchmesser von 1nm auf, die Länge einer Nanoröhre kann mehrere Hundert nm betragen. Die Enden einer Nanoröhre sind häufig mit jeweils einem halben Fulleren-Molekül abgeschlossen. Nanoröhren können hergestellt werden, indem auf einem Substrat eine Katalysatormaterial-Schicht, beispielsweise aus Eisen, Kobalt oder Nickel, abgeschieden wird und auf dieser Katalysatormaterial-Schicht unter Verwendung eines CVD-Verfahrens ("chemical vapour deposition") mittels Einleitens eines kohlenstoffhaltigen Materials (beispielsweise Azetylen) in die Verfahrenskammer Kohlenstoffnanoröhren auf der Katalysatormaterial-Schicht aufgewachsen werden. Aufgrund der guten elektrischen Leitfähigkeit von Kohlenstoffnanoröhren sowie aufgrund der Einstellbarkeit dieser Leitfähigkeit, beispielsweise mittels Anlegens eines externen elektrischen Feldes oder mittels Dotierens der Nanoröhren beispielsweise mit Kalium, eignen sich Nanoröhren für eine große Zahl von Anwendungen, insbesondere in der elektrischen Kopplungstechnik in integrierten Schaltkreisen, für Bauelemente in der Mikroelektronik sowie als Elektronenemitter.
  • Für viele integrierte Bauelemente in der Silizium-Mikroelektronik werden Feldeffekttransistoren benötigt. Zum Ausbilden eines solchen Feldeffekttransistors kann eine Kohlenstoffnanoröhre verwendet werden, wodurch ein so genannter CNT-FET ("carbon nanotube field effect transistor") gebildet wird. Hierfür wird beispielsweise eine Nanoröhre auf einer dielektrischen Schicht auf einem leitfähigen Substrat planar ausgebildet und kontaktiert. Die Leitfähigkeit der Kohlenstoffnanoröhre wird über eine geeignete an dem leitfähigen Substrat angelegte elektrische Spannung gesteuert, so dass der elektrische Stromfluss durch die Nanoröhre, anschaulich der elektrische Stromfluss zwischen den Source-/Drain-Anschlüssen des CNT-FETs, mittels Anlegens einer Spannung an das leitfähige Substrat steuerbar ist.
  • Ein Verfahren zum Ausbilden eines Feldeffekttransistors unter Verwendung einer Kohlenstoffnanoröhre ist beispielsweise in [2] beschrieben. Gemäß dem in [2] beschriebenen Verfahren wird auf einem Silizium-Substrat zunächst eine Siliziumdioxid-Schicht ausgebildet und auf dieser werden Kontaktierungs-Pads ausgebildet. Dann wird eine Kohlenstoffnanoröhre zwischen zwei Kontaktierungs-Pads aufgebracht und mit den Kontaktierungs-Pads kontaktiert, wobei die Leitfähigkeit der Kohlenstoffnanoröhre mittels Anlegens einer Spannung an das Silizium-Substrat steuerbar ist. Die Größe des elektrischen Stromflusses zwischen den beiden Endabschnitten einer Kohlenstoffnanoröhre ist bei einer vorgegebenen elektrischen Spannung von der Leitfähigkeit der Kohlenstoffnanoröhre abhängig und daher mittels der elektrischen Spannung an dem Silizium-Substrat steuerbar.
  • Ferner ist aus [2] bekannt, eine halbleitende Kohlenstoffnanoröhre wahlweise des p-Leitungstyps oder des n-Leitungstyps herzustellen. Beim herkömmlichen Ausbilden einer Kohlenstoffnanoröhre wird diese häufig im p-Leitungszustand erhalten. Mittels Temperns im Vakuum oder mittels Dotierens mit Kalium-Ionen kann eine Kohlenstoffnanoröhre des p-Leitungstyps in eine Kohlenstoffnanoröhre des n-Leitungstyps umgewandelt werden.
  • Allerdings weist das aus [2] bekannte Verfahren den Nachteil auf, dass lediglich eine Herstellung planarer, horizontal orientierter Nanoröhren auf einem Substrat ermöglicht ist. Ein Kohlenstoffnanoröhren-Feldeffekttransistor mit einer horizontal auf einem Substrat ausgebildeten Nanoröhre weist jedoch den Nachteil auf, dass der Platzbedarf eines solchen Bauelements auf der Oberfläche eines Substrats groß ist, so dass die Integrationsdichte von Bauelementen, beispielsweise Kohlenstoffnanoröhren-Feldeffekttransistor, auf einem Substrat gering ist.
  • Alternativ zu Nanoröhren, insbesondere zu Kohlenstoffnanoröhren, werden Nanostäbchen, auch Nanodrähte genannt, als Nanostrukturen für einen integrierten Schaltkreis verwendet. Beispielsweise ist aus [3] bekannt, ein Büschel von vertikalen Zinkoxid-Nanodrähten auf einem Gold-Katalysator, der auf einem Saphir-Substrat aufgebracht ist, auszubilden. Auf diese Weise können freistehende Zinkoxid-Nanodrähte mit Durchmessern von ungefähr 40nm bis 150nm hergestellt werden, mit einer Dichte von ungefähr 103 Drähten pro cm2. Gemäß dem aus [3] bekannten Konzept werden Büschel von Zinkoxid-Nanodrähten als Laserkomponenten verwendet.
  • Ferner ist aus [4] bekannt, Feldeffekttransistoren und logische Gatter aus horizontalen, auf einer Substratoberfläche gebildeten, gekreuzten Nanodrähten aus p-dotiertem Silizium und n-dotiertem Galliumnitrid herzustellen.
  • Allerdings werden die Nanodrähte gemäß [4] nur in horizontaler Richtung auf einer Substratoberfläche planar ausgebildet und kontaktiert. Da dadurch die Dimension eines erhaltenen Bauelements durch die Länge einer Nanostruktur (in der Größenordnung Mikrometer) bestimmt ist, läuft das aus [4] bekannte Verfahren dem Bedürfnis nach einer fortschreitenden Miniaturisierung zuwider.
  • Aus [5] ist bekannt, in eine dicke Gate-Elektroden-Schicht ein Durchgangsloch einzubringen und in diesem ein vertikales Nanoelement aufzuwachsen. Dadurch wird ein vertikaler Feldeffekttransistor mit dem Nanoelement als Kanal-Bereich erhalten, wobei die elektrische Leitfähigkeit des Kanal-Bereichs mittels des das Nanoelement entlang annähernd seiner gesamten Längserstreckung umgebenden Gate-Elektroden-Bereichs steuerbar ist.
  • [6] offenbart einen vertikalen nanodimensionalen Transistor unter Verwendung von Kohlenstoffnanoröhren sowie ein Verfahren zum Herstellen dieses Transistors.
  • [7] offenbart ultrahochdichte Nanotransistoren unter Verwendung von selektiv aufgewachsenen vertikalen Kohlenstoffnanoröhren.
  • [8] offenbart ein elektronisches Bauelement mit einer elektrisch leitenden Verbindung aus Carbon-Nanoröhren und ein Verfahren zu seiner Herstellung.
  • Der Erfindung liegt das Problem zugrunde, die Integrationsdichte von ausreichend präzise steuerbaren Bauelementen mit einer Nanostruktur zu erhöhen und empfindliche Nanostrukturen so vorzusehen, dass sie vor einer mechanischen Schädigung geschützt sind.
  • Das Problem wird durch einen vertikal integrierten Feldeffekttransistor, eine Feldeffekttransistor-Anordnung und ein Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
  • Erfindungsgemäß ist ein vertikal integrierter Feldeffekttransistor mit einer ersten elektrisch leitfähigen Schicht, einer teilweise aus dielektrischem Material ausgebildeten Mittel-Schicht auf der ersten elektrisch leitfähigen Schicht und einer zweiten elektrisch leitfähigen Schicht auf der Mittel-Schicht geschaffen. Ferner ist eine in ein in die Mittel-Schicht eingebrachtes Durchgangsloch integrierte Nanostruktur mit einem ersten, mit der ersten elektrisch leitfähigen Schicht gekoppelten Endabschnitt und mit einem zweiten, mit der zweiten elektrisch leitfähigen Schicht gekoppelten Endabschnitt bereitgestellt. Die Mittel-Schicht weist zwischen zwei benachbarten dielektrischen Teilschichten eine dritte elektrisch leitfähige Schicht auf, deren Dicke geringer ist als die Dicke von zumindest einer der dielektrischen Teilschichten. Bei dem erfindungsgemäßen Feldeffekttrasistor dienen der erste Endabschnitt der Nanostruktur als erster Source-/Drain-Bereich und der zweite Endabschnitt der Nanostruktur als zweiter Source-/Drain-Bereich, und in der dritten elektrisch leitfähigen Schicht, die als Gate-Elektrode des Feldeffekttransistors dient, ist entlang des in die dritte elektrisch leitfähige Schicht eingebrachten Durchgangslochs eine Ringstruktur aus einem elektrisch isolierenden Material als Gate-isolierender Bereich des Feldeffekttransistors angeordnet. Die Mittel-Schicht weist eine zusätzliche elektrisch leitfähige Schicht auf, welche als zusätzliche Gate-Elektrode des Feldeffekttransistors dient, wobei entlang des in der zusätzlichen elektrisch leitfähigen Schicht eingebrachten Durchgangslochs eine zusätzliche Ringstruktur aus einem elektrisch isolierenden Material als zusätzlicher Gate-isolierender Bereich des Feldeffekttransistors angeordnet ist.
  • Ferner ist erfindungsgemäß eine Feldeffekttransistor-Anordnung mit mindestens zwei nebeneinander angeordneten und/oder mit mindestens zwei übereinander angeordneten Feldeffekttransistoren mit den oben genannten Merkmalen bereitgestellt.
  • Gemäß dem Verfahren zum Herstellen des vertikal integrierten Feldeffekttransistors wird eine erste elektrisch leitfähige Schicht ausgebildet, wird eine Mittel-Schicht teilweise aus dielektrischem Material ausgebildet und wird ein Durchgangsloch in die Mittel-Schicht eingebracht. Ferner wird in dem Durchgangsloch eine Nanostruktur mit einem ersten Endabschnitt und einem zweiten Endabschnitt ausgebildet, wobei der erste Endabschnitt mit der ersten elektrisch leitfähigen Schicht gekoppelt wird. Es wird eine zweite elektrisch leitfähige Schicht auf der Mittel-Schicht ausgebildet und mit dem zweiten Endabschnitt der Nanostruktur gekoppelt. Die Mittel-Schicht wird derart ausgebildet, dass zwischen zwei benachbarten dielektrischen Teilschichten eine dritte elektrisch leitfähige Schicht ausgebildet wird, deren Dicke geringer ist als die Dicke von zumindest einer der dielektrischen Teilschichten.
  • Eine Grundidee der Erfindung ist darin zu sehen, dass mittels der in der Mittelschicht enthaltenen ausreichend dünnen dritten elektrisch leitfähigen Schicht die elektrische Leitfähigkeit eines daran angrenzenden Bereichs der Nanostruktur sicher steuerbar ist. Somit kann der vertikal integrierte Feldeffekttransistor als Feldeffekttransistorähnliches Bauelement betrieben werden, wobei die dritte elektrisch leitfähige Schicht als Gate-Elektroden-Schicht dient, wohingegen die Nanostruktur anschaulich als Kanal-Bereich dient. Da die dritte elektrisch leitfähige Schicht erfindungsgemäß ausreichend dünn vorgesehen ist, bildet sich bei Anlegen einer elektrischen Spannung an die dritte elektrisch leitfähige Schicht aufgrund eines elektrostatischen Spitzeneffekts in einem angrenzenden Umgebungsbereich der Nanostruktur ein besonders starkes elektrisches Feld aus, mit anderen Worten erfolgt eine Feldkonzentration. Mittels des Feldeffekts ist die elektrische Leitfähigkeit in dem an die dritte elektrisch leitfähige Schicht angrenzenden Bereich der Nanostruktur mit sehr hoher Genauigkeit steuerbar.
  • Ein weiterer Vorteil ist darin zu sehen, dass die geometrische Lage der dritten elektrisch leitfähigen Schicht innerhalb der Mittel-Schicht mittels eines Abscheide-Verfahrens, nicht mittels eines lithographischen Verfahrens, vorgebbar ist. Mittels eines Abscheide-Verfahrens (beispielsweise ALD, "Atomic Layer Deposition") kann die Dicke einer jeweiligen Schicht mit einer Genauigkeit von bis zu einer Atomlage, das heißt bis auf wenige Angström genau eingestellt werden. Die gewünschte Lage und Dicke der dritten elektrisch leitfähigen Schicht innerhalb der Mittelschicht ist somit erfindungsgemäß sehr exakt definierbar. Somit ist bei dem erfindungsgemäßen vertikal integrierten Feldeffekttransistor wahlweise ein sicheres Sperren bzw. ein sicheres Leiten des Kanal-Bereichs des Feldeffekttransistors ermöglicht, wobei der jeweils gewünschte Betriebszustand mittels Anlegens oder Nichtanlegens einer Spannung an die dritte elektrisch leitfähige Schicht einstellbar ist.
  • Anschaulich ist erfindungsgemäß die Einstellbarkeit der elektrischen Leitfähigkeit der Nanoröhre gegenüber dem Stand der Technik dadurch verbessert, dass eine räumlich exakt definierte Stelle der Nanostruktur mittels eines räumlich lokalisierten elektrischen Feldes einer großen Amplitude beeinflusst wird, statt mit einer wenig spezifischen und undefinierten Steuerung der Leitfähigkeit von annähernd einer gesamten Nanostruktur, wie gemäß dem Stand der Technik.
  • Erfindungsgemäß ist es ermöglicht, eine oder mehrere vertikal angeordnete Nanostrukturen, beispielsweise Kohlenstoffnanoröhren, in einem Durchgangsloch aufzuwachsen.
  • Ein Vorteil des erfindungsgemäßen vertikal integrierten Feldeffekttransistors besteht in der Miniaturisierung des Feldeffekttransistors bis in den Bereich lateraler Nanometer-Abmessungen, da der Oberflächenbedarf eines vertikal integrierten Feldeffekttransistors prinzipiell nur durch die Querschnittsfläche der Nanostruktur begrenzt ist. Ferner ist erfindungsgemäß die häufig empfindliche Nanostruktur in einer isolierenden und schützenden Matrix aus dem dielektrischen Material der Mittel-Schicht eingebracht. Die räumliche Anordnung von Nanostrukturen unterschiedlicher vertikal integrierter Feldeffekttransistoren einer erfindungsgemäßen Feldeffekttransistor-Anordnung ist mittels Vorgebens einer räumlichen Anordnung von Durchgangslöchern realisierbar, in welchen die Nanostrukturen aufgewachsen werden, so dass eine geordnete Anordnung unterschiedlicher Nanostrukturen ermöglicht ist. Ferner ist das Vorhandensein eines kristallinen Substrats entbehrlich.
  • Das Herstellen von Nanostrukturen, beispielsweise Kohlenstoffnanoröhren in einem vertikalen Kontaktloch, ist technologisch mit vertretbarem Aufwand realisierbar. Ferner ist die Länge der Nanostruktur, beispielsweise einer Kohlenstoffnanoröhre, mittels Einstellens der Dicke der Mittel-Schicht justierbar.
  • Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Vorzugsweise ist zwischen der ersten leitfähigen Schicht und der Nanostruktur Katalysatormaterial zum Katalysieren des Ausbildens der Nanostruktur angeordnet. Indem Katalysatormaterial räumlich definiert abgeschieden wird, kann das Aufwachsen der Nanostruktur räumlich vorgegeben werden. Das Katalysatormaterial kann beispielsweise lokalisiert in dem Durchgangsloch abgeschieden werden, alternativ kann zwischen der ersten elektrisch leitfähigen Schicht und der Mittel-Schicht eine Katalysatormaterial-Schicht ausgebildet werden, oder es kann bei bestimmten Anwendungen die erste leitfähige Schicht aus einem solchen Material hergestellt werden, dass die erste elektrisch leitfähige Schicht als Katalysator zum Katalysieren des Ausbildens der Nanostruktur verwendet werden kann. Die erste elektrisch leitfähige Schicht kann aus Eisen-Material hergestellt sein, und daher als Katalysator zum Aufwachsen von Kohlenstoffnanoröhren verwendet werden, da Kohlenstoffnanoröhren besonders gut auf Eisen-Material aufwachsen.
  • Bei dem Bauelement kann die dritte elektrisch leitfähige Schicht die Nanostruktur in einem Umgebungsbereich des ersten oder des zweiten Endabschnitts umgeben. Die dritte leitfähige Schicht kann funktionell in eine erste und in eine zweite Teilschicht aufgesplittet werden, wobei die erste Teilschicht im Bereich der ersten leitfähigen Schicht und die zweite Teilschicht im Bereich der zweiten leitfähigen Schicht lokalisiert ist. Mit Hilfe dieser aufgesplitteten dritten leitfähigen Schicht ist es möglich, an beiden Endkontakten der Nanostruktur eine optimale Gate-Steuerung der in diesen Bereichen ausgebildeten Schottky-Barrieren auszuüben.
  • Indem die dritte elektrisch leitfähige Schicht die Nanostruktur in einem Umgebungsbereich von einem der Endabschnitte der Nanostruktur, an dem diese an die erste oder die zweite elektrisch leitfähige Schicht angrenzt, umgeben ist, ist eine zusätzliche Verbesserung der Steuerbarkeit der elektrischen Leitfähigkeit der Nanoröhre realisiert. Anschaulich ist zwischen der ersten elektrisch leitfähigen Schicht und dem ersten Endabschnitt der Nanostruktur sowie zwischen der zweiten elektrisch leitfähigen Schicht und dem zweiten Endabschnitt der Nanostruktur jeweils eine Schottky-Barriere gebildet, die auf die elektrische Leitfähigkeit der Nanostruktur in Abhängigkeit von einem möglicherweise angelegten elektrischen Feld besonders sensitiv ist und die sehr stark räumlich lokalisiert ist. Wird die dritte elektrisch leitfähige Schicht nahe des ersten oder des zweiten Endabschnitts ausgebildet, so kann mittels Anlegens einer elektrischen Spannung an die dritte elektrisch leitfähige Schicht die elektrische Leitfähigkeit der Nanostruktur besonders empfindlich eingestellt werden.
  • Die Dicke der dritten elektrisch leitfähigen Schicht kann geringer, vorzugsweise wesentlich geringer, sein als die Dicke von beiden dielektrischen Teilschichten. Vorzugsweise ist das Dickenverhältnis zwischen der ersten bzw. der zweiten dielektrischen Teilschicht einerseits und der dritten elektrisch leitfähigen Schicht mindestens drei, weiter vorzugsweise mindestens fünf, und noch weiter vorzugsweise mindestens zehn.
  • Die elektrische Leitfähigkeit der Nanostruktur kann anschaulich mittels Anlegens eines geeigneten elektrischen Potentials an die dritte elektrisch leitfähige Schicht gesteuert werden, da ein derartiges elektrisches Potential die elektrische Leitfähigkeit der Nanoröhre aufgrund des Feldeffekts charakteristisch beeinflusst, welche somit in diesem Bereich als Kanal-Bereich des Feldeffekttransistors verwendet werden kann. Das infolge des elektrischen Potentials der dritten elektrisch leitfähigen Schicht erzeugte elektrische Feld greift aufgrund der ringartigen Struktur der Gate-isolierenden Schicht ausreichend gut auf die Nanostruktur über, was auf das allseitige Umschließen der mittels der Gate-isolierenden Schicht elektrisch isolierten Gate-Elektrode zurückzuführen ist.
  • Der Feldeffekttransistor weist einen zusätzlichen oder mehrere zusätzliche Gate-Anschlüsse auf, wodurch die Steuerbarkeit des elektrischen Widerstands der Nanostruktur weiter verbessert ist. Die Möglichkeit des Vorsehens zusätzlicher elektrisch leitfähiger Mittel-Schichten als zusätzliche Gate-Anschlüsse beruht wesentlich auf der Tatsache, dass die elektrisch leitfähige Schicht oder Schichten in der Mittel-Schicht ausreichend dünn sind.
  • Ferner kann der erfindungsgemäße Feldeffekttransistor einen zusätzlichen Feldeffekttransistor, welcher über dem Feldeffekttransistor angeordnet ist, aufweisen.
  • Dies bedeutet, dass mehrere Feldeffekttransistoren in der beschriebenen Weise übereinander angeordnet werden können, und dies in im Prinzip beliebig vielen Schichten. Dadurch erhält man eine vertikale Stapelschicht von Feldeffekttransistoren, wodurch komplexere Schaltungen wie beispielsweise Logikgatter in vertikaler Integration ausgebildet werden können. Dadurch ist ferner eine dreidimensionale Anordnung der Feldeffekttransistoren realisiert und die Integrationsdichte von Feldeffekttransistoren, bezogen auf die Oberfläche eines Substrats erhöht.
  • Es ist anzumerken, dass kritische Parameter, wie beispielsweise die Gate-Länge des Feldeffekttransistors erfindungsgemäß nicht mittels eines Strukturierungs-, sondern mittels eines Abscheideprozesses definiert werden. Mit einem Abscheideprozess ist eine wesentlich höhere strukturelle Genauigkeit erreichbar als mit einem Strukturierungsprozess. Beispielsweise kann unter Verwendung des ALD-Verfahrens ("atomic layer deposition") die Dicke einer abgeschiedenen Schicht bis auf die Dimension einer Atomlage, d.h. bis auf wenige Angström Genauigkeit, eingestellt werden.
  • Der Feldeffekttransistor und der zusätzliche Feldeffekttransistor können miteinander als Inverter-Schaltkreis verschaltet sein.
  • In einem solchen Fall sind der Feldeffekttransistor und der zusätzliche Feldeffekttransistor als Transistoren mit unterschiedlichem Leitungstyp ausgebildet, beispielsweise der Feldeffekttransistor als Transistor des p-Leitungstyps und der zusätzliche Feldeffekttransistor als Transistor des n-Leitungstyps oder vice versa.
  • Die erste und/oder die zweite elektrisch leitfähige Schicht des Feldeffekttransistors kann Tantal, Tantalnitrid (TaN), Titan, Titannitrid (TiN), Molybdän (Mo), Aluminium (Al) und/oder ein ferromagnetisches Material aufweisen, bzw. kann ein beliebiger Schichtstapel aus einer Kombination der angegebenen Materialien sein.
  • Bei einer Ausgestaltung der ersten und/oder der zweiten elektrisch leitfähigen Schicht aus ferromagnetischem Material wie beispielsweise Eisen, Kobalt oder Nickel bzw. aus einer geeigneten ferromagnetischen Legierung, insbesondere aus einem hartmagnetischen oder einem weichmagnetischen Material, kann der Feldeffekttransistor für Anwendungen in der "Spintronic" verwendet werden kann. In dem technologischen Gebiet der Spintronic wird die Halbleitertechnologie mit magnetischen Effekten kombiniert. Mit anderen Worten werden bei der Spintronic neben der Elektronenladung beim Stromtransport zusätzlich oder alternativ der Spin des Elektrons verwendet. Anwendungen in der Spintronic sind erfindungsgemäß besonders dann vorteilhaft, wenn die Nanostruktur als Kohlenstoffnanoröhre ausgestaltet ist, da der Ladungstransport durch eine Kohlenstoffnanoröhre über ausreichend große Dimensionen Spin-erhaltend ist, d.h. ohne einen Spin-Flip erfolgt. Als mögliches Anwendungsgebiet des erfindungsgemäßen Feldeffekttransistors mit ferromagnetischen ersten und zweiten elektrisch leitfähigen Schichten kommt beispielsweise eine MRAM-Speicherzelle ("magnetic random access memory") in Betracht. Zu diesem Zweck ist es oft vorteilhaft, entweder die erste oder die zweite elektrisch leitfähige Schicht aus einem hartmagnetischem ferromagnetischem Material und die jeweils andere Schicht aus einem weichmagnetischem ferromagnetischem Material auszubilden.
  • Gemäß einer anderen Ausgestaltung kann der Feldeffekttransistor beispielsweise als Schalttransistor einer DRAM-Speicherzelle eingerichtet sein, wobei dann ein weiterer Stapelkondensator auszubilden ist. Auch ist eine Speicherzelle realisierbar, bei der die Gate-isolierende Schicht des Feldeffekttransistors als Ladungsspeicherschicht (z.B. als ONO-Schicht) ausgeführt ist, wobei das Einspeichern und Löschen von Information in diesem Fall mittels Injizierens von Elektronen oder Löchern in die Ladungsspeicherschicht erfolgt.
  • Vorzugsweise weist die dritte und/oder die zusätzliche elektrisch leitfähige Schicht Polysilizium, Tantal, Titan, Niob und/oder Aluminium auf.
  • Das dielektrische Material der Mittel-Schicht kann eines oder eine Kombination der Materialien Siliziumdioxid (SiO2), Siliziumnitrid (Si3N4) oder mit Kalium-Ionen dotiertes Siliziumdioxid sein.
  • Mit Kalium-Ionen dotiertes Siliziumdioxid weist insbesondere den Vorteil auf, das Kalium-Ionen aus einer derartigen dielektrischen Schicht mittels Erwärmens ausgetrieben werden können und daher als Dotierstoff eines umgebenden Materials dienen können.
  • Die Nanostruktur kann eine Nanoröhre, ein Bündel von Nanoröhren oder ein Nanostäbchen (auch Nanodraht genannt) sein.
  • Insbesondere kann die Nanostruktur halbleitend sein.
  • Insbesondere kann das Nanostäbchen Silizium, Germanium, Indiumphosphid, Galliumnitrid, Galliumarsenid, Zirkoniumoxid und/oder ein Metall aufweisen.
  • Die Nanoröhre kann eine Kohlenstoffnanoröhre, eine Kohlenstoff-Bor-Nanoröhre, eine Kohlenstoff-Stickstoff-Nanoröhre, eine Kohlenstoff-Bor-Stickstoff-Nanoröhre, eine Wolframsulfid-Nanoröhre oder eine Chalkogenid-Nanoröhre sein.
  • In dem Fall, in dem die Nanostruktur eine Kohlenstoffnanoröhre ist, kann als Katalysatormaterial Eisen, Kobalt und/oder Nickel verwendet werden. In einem Fall, in dem die Nanostruktur ein Galliumarsenid-Nanostäbchen ist, wird als Katalysatormaterial vorzugsweise Gold verwendet.
  • Derjenige Teilbereich des Durchgangslochs, der von der Nanostruktur frei ist, kann zumindest teilweise mit einer elektrisch isolierenden Abstandshalter-Struktur gefüllt sein.
  • In einem solchen Fall ist sichergestellt, dass die Nanostruktur in dem Durchgangsloch vor einer mechanischen oder elektrischen Schädigung geschützt ist.
  • Der Feldeffekttransistor kann ausschließlich aus dielektrischem Material, metallischem Material und dem Material der Nanostruktur gebildet sein. Ferner kann der Feldeffekttransistor auf und/oder in einem Substrat aus polykristallinem oder amorphem Material gebildet sein.
  • Mit anderen Worten kann der erfindungsgemäße Feldeffekttransistor nur aus elektrisch leitfähigem Material, dielektrischem Material und Material der Nanostruktur (vorzugsweise eine Kohlenstoffnanoröhre) bestehen. In diesem Fall kann der Feldeffekttransistor ohne kostenintensive halbleitertechnologische Verfahren hergestellt werden. Ein weiterer wichtiger Vorteil in diesem Zusammenhang ist, dass ein polykristallines oder amorphes Material, das heißt ein nicht-einkristallines Material als Substrat verwendet werden kann, um den Feldeffekttransistor herzustellen. Somit ist bei der Herstellung des Feldeffekttransistors ein teures, einkristallines Substrat (beispielsweise ein Silizium-Wafer) vermieden. Es kann erfindungsgemäß im Prinzip ein beliebiges Ausgangs-Substrat verwendet werden (z.B. Glas).
  • Es ist anzumerken, dass die Ausgestaltungen, die oben bezugnehmend auf den erfindungsgemäßen Feldeffekttransistor beschrieben sind, auch für die erfindungsgemäße Feldeffekttransistor-Anordnung bzw. für das Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors gelten.
  • Ferner kann bei dem Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors auf einer, optional bereits strukturierten, elektrisch leitfähigen Schicht (insbesondere einer Metall-Schicht, beispielsweise eine Tantal-, Tantalnitrid-, Titan- oder Titannitrid-Schicht) die Mittel-Schicht, welche dielektrische Teilschichten und zusätzliche leitfähige Schichten (beispielsweise aus Polysilizium, Tantal, Titan, Niob, Aluminium) aufweisen kann, abgeschieden werden. Unter Verwendung eines Lithographie- und eines Ätzverfahrens kann dann ein vertikales Durchgangsloch mit einem typischen Durchmesser zwischen 0.4nm und 100nm und mit einer typischen Länge von zwischen 0.01μm und 3μm in die Mittel-Schicht eingebracht werden kann. Bei diesem Verfahrensschritt werden die dielektrischen und elektrisch leitfähigen Teilschichten der Mittel-Schicht strukturiert. Es ist anzumerken, dass die laterale Ausdehnung des Durchgangslochs weiter verringert werden kann, indem die Maske sublithographisch verengt wird. Die mit dem Durchgangsloch durchsetzte dritte elektrisch leitfähige Schicht wird im Weiteren entlang des Umfang des Durchgangslochs oxidiert, beispielsweise kann eine aus Polysilizium-Material hergestellte dritte elektrisch leitfähige Schicht oxidiert werden, so dass elektrisch isolierendes Siliziumdioxid-Material in einem Umgebungsbereich des Durchgangslochs in der dritten elektrisch leitfähigen Schicht ausgebildet wird, welches Siliziumdioxid-Material als Gate-isolierende Schicht verwendbar ist.
  • Gemäß einer alternativen Ausgestaltung der Erfindung wird eine ringförmige, Gate-isolierende Schicht unter Verwendung des CVD-Verfahrens ("chemical vapour deposition") oder des ALD-Verfahrens ("atomic layer deposition") ausgebildet, indem das Durchgangsloch gleichmäßig mit einer elektrisch isolierenden Wandschicht beschichtet wird. Anschließend kann die Nanostruktur in dem Durchgangsloch ausgebildet werden, beispielsweise wird eine Kohlenstoffnanoröhre auf einem auf der ersten elektrisch leitfähigen Schicht abgeschiedenen Katalysatormaterial aufgewachsen. Das Katalysatormaterial kann entweder als Schicht auf der ersten elektrisch leitfähigen Schicht abgeschieden werden oder kann nach dem Ausbilden der Gate-isolierenden Schicht unter Verwendung des "electroless deposition"-Verfahrens, auf der Oberfläche der ersten elektrisch leitfähigen Schicht in dem Durchgangsloch abgeschieden werden. Nach dem Ausbilden der Nanostruktur kann ein Zwischenbereich zwischen dem Durchgangsloch und der Nanostruktur versiegelt werden, beispielsweise mittels Einbringens von Siliziumdioxid-Material in zumindest einen Teil des Durchgangslochs unter Verwendung eines CVD- oder Spin-On-Verfahrens. Überschüssiges Material kann gegebenenfalls zurückgeätzt werden, um die Nanostruktur wieder freizulegen, und die zweite elektrisch leitfähige Schicht kann auf der Oberfläche der Schichtenfolge ausgebildet und gegebenenfalls strukturiert werden.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
  • Es zeigen:
  • 1A eine Querschnittsansicht eines vertikal integrierten Bauelements,
  • 1B eine vergrößerte Querschnittsansicht, aufgenommen entlang der Schnittlinie A-A aus 1A, des in 1A gezeigten vertikal integrierten Bauelements,
  • 2 eine Querschnittsansicht eines anderen vertikal integrierten Bauelements,,
  • 3 eine Bauelement-Anordnung,
  • 4A eine Querschnittsansicht einer anderen Bauelement-Anordnung,
  • 4B einen Ersatzschaltkreis der in 4A gezeigten Bauelement-Anordnung,
  • 5 eine Querschnittsansicht eines vertikal integrierten Feldeffekttransistors gemäß einem Ausführungsbeispiel der Erfindung.
  • Gleiche oder ähnliche Komponenten in unterschiedlichen Figuren sind mit gleichen Bezugsziffern versehen.
  • Im Weiteren wird bezugnehmend auf 1A, 1B ein vertikal integriertes Bauelement 100 beschrieben.
  • Das in 1A gezeigte vertikal integrierte Bauelement 100 hat eine erste elektrisch leitfähige Schicht 101, eine teilweise aus dielektrischem Material ausgebildete Mittel-Schicht 102 auf der ersten elektrisch leitfähigen Schicht 101 und eine zweite elektrisch leitfähige Schicht 103 auf der Mittel-Schicht 102. Ferner ist eine in ein in die Mittel-Schicht 102 eingebrachtes Durchgangsloch 108 integrierte Kohlenstoffnanoröhre 104 vorgesehen, die einen ersten, mit der elektrisch leitfähigen Schicht 101 gekoppelten Endabschnitt 104a und einen zweiten, mit der zweiten elektrisch leitfähigen Schicht 103 gekoppelten Endabschnitt 104b aufweist.
  • Zwischen der ersten leitfähigen Schicht 101 und der Kohlenstoffnanoröhre 104 ist Katalysatormaterial 107 zum Katalysieren des Ausbildens der Kohlenstoffnanoröhre 104 angeordnet.
  • Die Mittel-Schicht 102 ist in zwei übereinander angeordnete dielektrische Teilschichten 102a, 102b aufgeteilt. Zwischen der ersten Mittel-Teilschicht 102a und der zweiten Mittel-Teilschicht 102b ist eine dritte elektrisch leitfähige Schicht 105 angeordnet, deren Dicke wesentlich geringer ist als die Dicke von beiden dielektrischen Teilschichten 102a, 102b.
  • Die erste elektrisch leitfähige Schicht 101 und die zweite elektrisch leitfähige Schicht 103 sind aus Tantalnitrid hergestellt, die dritte elektrisch leitfähige Schicht 105 ist aus Polysilizium hergestellt, das dielektrische Material der Mittel-Schicht 102 ist Siliziumdioxid oder Kalium-Ionen aufweisendes Siliziumdioxid. Bei dem vertikal integrierten Bauelement 100 ist die Nanostruktur eine Kohlenstoffnanoröhre 104 und das Katalysatormaterial 107 ist eine Legierung aus Eisen, Kobalt und Nickel. Es ist bekannt, dass diese Materialkombination eine vorteilhafte katalytische Wirkung auf das Ausbilden einer Kohlenstoffnanoröhre hat.
  • Das vertikal integrierte Bauelement 100 ist als Feldeffekttransistor ausgebildet, bei welchem Bauelement 100 der erste Endabschnitt 104a der Kohlenstoffnanoröhre 104 als erster Source-/Drain-Bereich und der zweite Endabschnitt 104b der Kohlenstoffnanoröhre 104 als zweiter Source-/Drain-Bereich dient, und wobei in der dritten elektrisch leitfähigen Schicht 105, die als Gate-Elektrode des Feldeffekttransistors dient, entlang des darin eingebrachten Durchgangslochs 108 eine Ringstruktur 106 aus einem elektrisch isolierenden Material als Gate-isolierender Bereich des Feldtransistors angeordnet ist.
  • Das in 1A gezeigte vertikal integrierte Bauelement 100 erfüllt die Funktionalität eines Feldeffekttransistors. Die Leitfähigkeit der Kohlenstoffnanoröhre 104 kann charakteristisch beeinflusst werden, indem an die dritte elektrisch leitfähige Schicht 105, welche die Funktionalität einer Gate-Elektrode aufweist, eine geeignete elektrische Spannung angelegt wird. Mittels einer solchen elektrischen Spannung kann die Leitfähigkeit der Kohlenstoffnanoröhre 104 in einem räumlich scharf definierten Mitten-Bereich 104c charakteristisch beeinflusst werden. Der Mitten-Bereich 104c fungiert anschaulich als Kanal-Bereich.
  • Da die dritte elektrisch leitfähige Schicht 105 ausreichend dünn vorgesehen ist, bildet sich bei Anlegen einer elektrischen Spannung an die dritte elektrisch leitfähige Schicht 105 aufgrund eines elektrostatischen Spitzeneffekts in einem angrenzenden Umgebungsbereich der Kohlenstoffnanoröhre 104 ein besonders starkes elektrisches Feld aus. Mittels des Feldeffekts ist die elektrische Leitfähigkeit der Kohlenstoffnanoröhre 104 in dem an die dritte elektrisch leitfähige Schicht 105 angrenzenden Mitten-Bereich 104c sehr genau steuerbar.
  • In 1B ist eine vergrößerte Querschnittsansicht, aufgenommen entlang der Schnittlinie A-A aus 1A, des vertikal integrierten Bauelements 100 aus 1A gezeigt.
  • Aus 1B ist ersichtlich, dass in dem Durchgangsloch 108 die Kohlenstoffnanoröhre 104 enthalten ist. Die halbleitende Kohlenstoffnanoröhre 104 ist mittels der elektrisch isolierenden Ringstruktur 106 von der dritten elektrisch leitfähigen Schicht 105 entkoppelt. Die Stärke eines elektrischen Stromflusses zwischen den als Source-/Drain-Anschlüssen fungierenden ersten und zweiten elektrisch leitfähigen Schichten 101, 103 ist davon abhängig, ob an die Gate-Elektrode 105 eine elektrische Spannung angelegt ist oder nicht. Daher erfüllt das vertikal integrierte Bauelement 100 die Funktion eines Feldeffekttransistors.
  • Im Weiteren wird ein Verfahren zum Herstellen des vertikal integrierten Bauelements 100 beschrieben (nicht gezeigt in den Figuren).
  • Zunächst wird die erste elektrisch leitfähige Schicht 101 mittels Aufbringens von Titannitrid, beispielsweise unter Verwendung eines CVD-Verfahrens ("chemical vapour deposition") ausgebildet. In einem nächsten Teilschritt wird eine erste Mittel-Teilschicht 102a mittels Abscheidens von Siliziumdioxid-Material ausgebildet. Auf der ersten Mittel-Teilschicht 102a wird die dritte elektrisch leitfähige Schicht 105 mittels Abscheidens von Polysilizium-Material ausgebildet. Dies kann wieder unter Verwendung eines CVD-Verfahrens erfolgen. Auf der dritten elektrisch leitfähigen Schicht 105 wird die zweite Mittel-Teilschicht 102b mittels Absetzens von Siliziumdioxid ausgebildet. Sowohl das Siliziumdioxid-Material der ersten Mittel-Teilschicht 102a als auch das Siliziumdioxid-Material der zweiten Mittel-Teilschicht 102b kann gemäß einem modifizierten TEOS-Verfahren ("Tetra-Ethyl-Ortho-Silicat") ausgebildet werden, derart, dass die Mittel-Teilschichten 102a, 102b jeweils Kalium-Dotieratome aufweisen können. Mittels Durchführens der zuvor beschriebenen Verfahrensschritte wird die zumindest teilweise auf dielektrischem Material ausgebildete Mittel-Schicht 102 ausgebildet. In die Mittel-Schicht 102 wird das Durchgangsloch 108 eingebracht. Dies erfolgt unter Verwendung eines Lithographie- und eines Ätz-Verfahrens. Das Ätz- Verfahren ist vorzugsweise derart gewählt (insbesondere mittels Vorgebens des Ätzmittels), dass der Ätzvorgang an der elektrisch leitfähigen Schicht 101 stoppt. Mittels thermischen Oxidierens der dritten elektrisch leitfähigen Schicht 105 aus Polysilizium-Material wird die elektrisch isolierende Ringstruktur 106 aus Siliziumdioxid ausgebildet. Diese wird mit einer Dicke ausgebildet, die einer typischen Dicke einer Gateoxid-Schicht in einem MOSFET entspricht, beispielsweise 10nm. In einem weiteren Verfahrensschritt wird das Katalysatormaterial 107 aus Eisen, Kobalt und Nickel in dem Durchgangsloch 108 und auf der ersten elektrisch leitfähigen Schicht 101 abgeschieden. Dies kann unter Verwendung eines Aufdampf-, Sputter-, electro- oder electroless-deposition-Verfahrens realisiert werden. Gemäß dem "electroless-deposition"-Verfahren wird ein leitfähiges Material autokatalytisch aus einer das abzuscheidende Material aufweisenden Lösung ohne Anlegen eines elektrischen Stromes auf bestimmten Oberflächen-Bereichen einer Schichtenfolge abgeschieden. Anschließend wird die Kohlenstoffnanoröhre 104 in dem Durchgangsloch 108 aufgewachsen, wobei der erste Endabschnitt 104a mit der ersten leitfähigen Struktur 101 gekoppelt wird. Das Ausbilden einer Kohlenstoffnanoröhre erfolgt unter Verwendung eines CVD-Verfahrens, bei dem ein Methan/Wasserstoffgemisch als Kohlenstoffquelle in die Verfahrenskammer eingeleitet wird. Auf diese Weise entsteht häufig eine p-dotierte Kohlenstoffnanoröhre 104. Wahlweise können mittels Temperns die eventuell eingebrachten Kaliumionen aus der ersten Mittel-Teilschicht 102a und der zweiten Mittel-Teilschicht 102b ausgetrieben werden, diese Kalium-Ionen diffundieren in die zuvor p-dotierte Kohlenstoffnanoröhre 104 ein und wirken als n-Dotierstoff. Dadurch wird die zunächst p-dotierte Kohlenstoffnanoröhre 104 in eine Kohlenstoffnanoröhre 104 des n-Leitungstyps umgewandelt. Ferner wird die zweite elektrisch leitfähige Schicht 103 auf der Mittel-Schicht 102 ausgebildet und mit dem zweiten Endabschnitt 104b der Kohlenstoffnanoröhre 104 gekoppelt, wodurch das in 1A, 1B gezeigte vertikal integrierte Bauelement 100 erhalten wird.
  • Im Weiteren wird bezugnehmend auf 2 ein als Feldeffekttransitor ausgestaltetes, vertikal integriertes Bauelement 200 beschrieben. Im Weiteren werden lediglich die Unterschiede zwischen dem vertikal integrierten Bauelement 200 und dem vertikal integrierten Bauelement 100 beschrieben.
  • Der Unterschied zwischen dem vertikal integrierten Bauelement 200 und dem vertikal integrierten Bauelement 100 ist, dass im Fall des vertikal integrierten Bauelements 200 die elektrisch isolierende Ringstruktur 106 aus 1A nicht vorgesehen ist. Stattdessen ist das Durchgangsloch 108 des vertikal integrierten Bauelements 200 mit einer durchgehenden elektrisch isolierenden Randbeschichtung 201 versehen, welche die Funktionalität einer Gate-isolierenden Schicht wahrnimmt. Mit anderen Worten erfüllt das vertikal integrierte Bauelement 200 aus 2 die Funktion eines Feldeffekttransistors, wobei die Leitfähigkeit der Kohlenstoffnanoröhre 104 mittels Anlegens einer elektrischen Spannung an die dritte elektrisch leitfähige Schicht 105 gesteuert wird. Dies erfolgt unter Verwendung des Feldeffekts, für den ein den Mitten-Bereich 104c der Kohlenstoffnanoröhre 104 umgebender Teilbereich der elektrisch isolierenden Randbeschichtung 201 wesentlich ist.
  • Um das vertikal integrierte Bauelement 200 herzustellen, wird abweichend von dem Herstellungsverfahren zum Herstellen des vertikal integrierten Bauelements 100 vor dem Aufwachsen der Kohlenstoffnanoröhre 104 in dem Durchgangsloch 108 das Durchgangsloch 108 unter Verwendung des CVD-Verfahrens gleichmäßig mit einem elektrisch isolierenden Material beschichtet, wodurch die elektrisch isolierende Randbeschichtung 201 ausgebildet wird. Diese kann zusätzlich die Funktion eines Abstandshalters bzw. einer Führung für die Kohlenstoffnanoröhre 104 erfüllen.
  • Im Weiteren wird bezugnehmend auf 3 eine Bauelement-Anordnung 300 beschrieben.
  • Wie in 3 gezeigt, weist die Bauelement-Anordnung 300 zwei übereinander angeordnete Bauelemente auf, von denen jedes ähnlich wie das vertikal integrierte Bauelement 100 ausgebildet ist. Anschaulich weist die Bauelement-Anordnung 300 einen Feldeffekttransistor, gebildet von dem vertikal integrierten Bauelement 100, auf, welcher über einem anderen Feldeffekttransistor angeordnet ist.
  • Der zusätzliche Feldeffekttransistor, der unterhalb des vertikal integrierten Bauelements 100 angeordnet ist, weist eine gemeinsame elektrisch leitfähige Schicht 301 gemeinsam mit dem vertikal integrierten Bauelement 100 auf, mit anderen Worten ist bei der Bauelement-Anordnung 300 die erste elektrisch leitfähige Schicht 101 aus 1A und die obere elektrisch leitfähige Schicht des darunterliegenden Feldeffekttransistors als gemeinsame Schicht ausgebildet.
  • Der in der Bauelement-Anordnung 300 verglichen mit dem vertikal integrierten Bauelement 100 zusätzlich vorgesehene Feldeffekttransistor weist eine zusätzliche erste elektrisch leitfähige Schicht 303 auf, auf der eine zusätzliche Mittel-Schicht 302 ausgebildet ist. Diese ist aus einer ersten Mittel-Teilschicht 302a, einer zweiten Mittel-Teilschicht 302b und einer zusätzlichen dritten elektrisch leitfähigen Schicht 305 gebildet, die zwischen den Mittel-Teilschichten 302a, 302b angeordnet ist. Die erste Mittel-Teilschicht 302a und die zweite Mittel-Teilschicht 302b der zusätzlichen Mittel-Schicht 302 sind aus Siliziumdioxid-Material hergestellt. Die zusätzliche dritte elektrisch leitfähige Schicht 305 ist ausgebildet wie die elektrisch leitfähige Schicht 105. Ferner ist von einem zusätzlichen Durchgangsloch 308 des gemäß 3 unteren Bereichs der Bauelement-Anordnung 300 in einem Bereich, in dem das Durchgangsloch 308 die zusätzliche dritte elektrisch leitfähige Schicht 305 durchstößt, eine zusätzliche elektrisch isolierende Ringstruktur 306 angeordnet. Auf zusätzlichem Katalysatormaterial 307 ist eine zusätzliche Kohlenstoffnanoröhre 304 aufgewachsen, deren gemäß 3 unterer Endabschnitt 304a mit dem zusätzlichen Katalysatormaterial 307 gekoppelt ist, und deren oberer Endabschnitt 304b mit der gemeinsamen elektrisch leitfähigen Schicht 301 gekoppelt ist.
  • Anschaulich ist die Nanostruktur bei der Bauelement-Anordnung 300 aus der Kohlenstoffnanoröhre 104 und der zusätzlichen Kohlenstoffnanoröhre 304 gebildet. Teilbereiche der Nanostruktur, nämlich die Kohlenstoffnanoröhre 104 einerseits und die zusätzliche Kohlenstoffnanoröhre 304 andererseits, weisen eine unterschiedliche elektrische Leitfähigkeit auf. Die Kohlenstoffnanoröhre 104 der Nanostruktur ist (wie oben beschrieben) mit Ladungsträgern des n-Leitungstyps dotiert, und die zusätzliche Kohlenstoffnanoröhre 304 der Nanostruktur ist mit Ladungsträgern des p-Leitungstyps dotiert. Die unterschiedliche Dotierung der Kohlenstoffnanoröhren 104, 304 beruht darauf, dass die Kohlenstoffnanoröhre 104 von mit Kalium-Ionen dotiertem Siliziumdioxid-Material 102a, 102b umgeben ist, wohingegen die zusätzliche Kohlenstoffnanoröhre 304 von reinem Siliziumdioxid-Material 302a, 302b umgeben ist. Beim Tempern der Schichtenfolge wird das Kalium-Material aus den Schichten 102a, 102b ausgetrieben und diffundiert in die Kohlenstoffnanoröhre 104 ein, die dadurch n-dotiert wird. Bei der Kohlenstoffnanoröhre 304 erfolgt eine solche Umdotierung nicht, da das sie umgebende Material 302a, 302b von Kalium-Dotierstoff frei ist. Dadurch verbleibt die zusätzliche Kohlenstoffnanoröhre 304 in dem p-dotierten Zustand, in welchem sie bei dem CVD-Aufwachsen erhalten wurde. Anders ausgedrückt erfüllt der gemäß 3 obere Feldeffekttransistor der Bauelement-Anordnung 300 die Funktionalität eines n-MOSFETs, wohingegen der gemäß 3 untere Feldeffekttransistor der Bauelement-Anordnung 300 die Funktionalität eines p-MOSFETs erfüllt.
  • Die Bauelement-Anordnung 300 wird hergestellt, indem zunächst der gemäß 3 untere Feldeffekttransistor ausgebildet wird, analog wie oben bezugnehmend auf 1A beschrieben. Abweichend von dem Herstellungsverfahren zum Herstellen des vertikal integrierten Bauelements 100 aus 1A werden allerdings beim Herstellen der Bauelement-Anordnung 300 aus 3 die erste Mittel-Teilschicht 302a und die zweite Mittel-Teilschicht 302b jeweils aus reinem, von Kalium-Dotieratomen freiem Siliziumdioxid hergestellt. Dadurch ist der untere Feldeffekttransistor der Bauelement-Anordnung 300 geschaffen, der die zusätzliche Kohlenstoffnanoröhre 304 des p-Leitungstyps aufweist. Auf dieser Schichtenfolge wird im Weiteren ein vertikal integriertes Bauelement 100, wie es in 1A gezeigt ist, hergestellt. Dabei ist zu beachten, dass die gemeinsame elektrisch leitfähige Schicht 301 sowohl den gemäß 3 oberen Source-/Drain-Anschluss des gemäß 3 unteren Feldeffekttransistors, als auch den gemäß 3 unteren Source-/Drain-Anschluss des gemäß 3 oberen Feldeffekttransistors ausbildet. Sowohl die erste Mittel-Teilschicht 102a als auch die zweite Mittel-Teilschicht 102b wird gemäß dem beschriebenen Ausführungsbeispiel aus mit Kalium-Material dotiertem Siliziumdioxid-Material hergestellt, so dass die bei dem CVD-Herstellungsverfahren als p-dotierte Kohlenstoffnanoröhre erhaltene Kohlenstoffnanoröhre 104 nach dem oben beschriebenen Tempern n-dotiert ist.
  • Zusammenfassend ist mit der Bauelement-Anordnung 300 ein n-MOS-Transistor auf einem p-MOS-Transistor bereitgestellt, daher kann die Bauelement-Anordnung 300 als CMOS-Bauelement verwendet werden. Bei der CMOS-Technologie ("complementary metal Oxide semiconductor") werden wechselweise arbeitende n-Kanal und p-Kanal MOSFETs als Schalter verwendet. CMOS-Bauelemente werden in vielen hochintegrierten Schaltkreisen verwendet, zum Beispiel sind viele moderne Mikroprozessoren in dieser Technologie aufgebaut.
  • Im Weiteren wird bezugnehmend auf 4A, 4B eine andere Bauelement-Anordnung 400 beschrieben.
  • Bei der Bauelement-Anordnung 400 sind ein p-MOS-Feldeffekt-Transistor 401, gebildet von der gemäß 4A unteren Schichtenfolge und ein n-MOS-Feldtransistor 402, gebildet von der gemäß 4A oberen Schichtenfolge der Bauelement-Anordnung 400 miteinander als Inverter-Schaltkreis verschaltet.
  • Im Weiteren wird Aufbau und Funktionalität dieses CMOS-Inverters beschrieben. Wie in 4A gezeigt, ist an die zweite elektrisch leitfähige Schicht 103 des n-MOS-Feldeffekttransistors 402 das elektrische Massepotential Vss 403 angelegt. Ferner ist an die zusätzliche erste elektrisch leitfähige Schicht 303 des p-MOS-Feldeffekttransistors 401 das elektrische Potential einer Versorgungsspannung Vdd 404 angelegt. Darüber hinaus sind die dritte elektrisch leitfähige Schicht 105 und die zusätzliche dritte elektrisch leitfähige Schicht 305 mit einem Eingang 405 des CMOS-Inverters gekoppelt. Die gemeinsame elektrisch leitfähige Schicht 301 ist mit einem Ausgang 406 des CMOS-Inverters gekoppelt.
  • In 4B ist ein Ersatzschaltkreis 410 der Bauelement-Anordnung 400 gezeigt, welche Bauelement-Anordnung 400 als CMOS-Inverter verschaltet ist. Der Eingang 405 ist mit den Gate-Bereichen des p-MOS-Feldeffekttransistors 401 und des n-MOS-Feldeffekttransistors 402 gekoppelt, das heißt mit den als jeweilige Gate-Elektrode fungierenden Komponenten der Bauelement-Anordnung 400, nämlich mit der dritten elektrisch leitfähigen Schicht 105 und mit der zusätzlichen dritten elektrisch leitfähigen Schicht 305. Die zweite elektrisch leitfähige Schicht 103 des n-MOS-Feldeffekttransistors 402 dient als erster Source-/Drain-Anschluss des n-MOS-Feldeffekttransistors 402, und an die erste elektrisch leitfähige Schicht 103 ist daher das elektrische Massepotential Vss 403 angelegt. Ferner ist ein zweiter Source-/Drain-Anschluss des n-MOS-Feldeffekttransistors 402 und ein erster Source-/Drain-Anschluss des p-MOS-Feldeffekttransistors 401 gemeinsam als gemeinsame elektrisch leitfähige Schicht 301 ausgebildet und mit dem Ausgang 406 der als CMOS-Inverter verschalteten Bauelement-Anordnung 410 gekoppelt. Ein zweiter Source-/Drain-Anschluss des p-MOS-Feldeffekttransistors 401 ist von der zusätzlichen elektrisch leitfähigen Schicht 303 gebildet, an welche das elektrische Potential der Versorgungsspannung Vdd 404 angelegt ist.
  • Wird an den Eingang 405 ein elektrisches Potential mit einem logischen Wert "1" angelegt, so ist der n-MOS-Feldeffekttransistors 402 leitend, wohingegen der p-MOS-Feldeffekttransistors 402 nichtleitend ist. Daher ist der Ausgang 406 mit dem elektrischen Massepotential VSS 403 gekoppelt. Daher liegt in diesem Falle an dem Ausgang 406 ein Signal mit einem logischen Wert "0". In einem anderen Fall, in dem an den Eingang 405 ein elektrisches Signal mit einem logischen Wert "0" angelegt wird, ist der n-MOS-Feldeffekttransistors 402 nichtleitend, wohingegen der p-MOS-Feldeffekttransistors 401 leitend ist. Daher ist der Ausgang 406 mit dem elektrischen Potential der Versorgungsspannung Vdd 404 gekoppelt, so dass an dem Ausgang 406 ein elektrisches Signal mit einem logischen Wert "1" anliegt. Zusammenfassend ist festzustellen, dass gemäß der Funktionalität des CMOS-Inverters an dem Ausgang 406 jeweils das zu dem an dem Eingang 405 bereitgestellten Signal inverse Signal anliegt.
  • Im Weiteren wird bezugnehmend auf 5 ein vertikal integrierter Feldeffekttransistor 500 gemäß einem Ausführungsbeispiel der Erfindung beschrieben.
  • Ein Unterschied zwischen dem vertikal integrierten Feldeffekttransistor 500 und dem vertikal integrierten Bauelement 100 besteht darin, dass die Mittel-Schicht anders aufgebaut ist. Die Mitten-Schicht 501 des vertikal integrierten Feldeffekttransistors 500 weist zusätzlich zu der ersten Mittel-Teilschicht 102a aus Kalium-dotiertem Siliziumdioxid, der zweiten Mittel-Teilschicht 102b aus Kalium-dotiertem Siliziumdioxid, der dritten elektrisch leitfähigen Schicht 105 aus Polysilizium und der elektrisch isolierenden Ringstruktur 106 eine dritte Mittel-Teilschicht 501a aus Siliziumnitrid auf, welche zwischen der dritten elektrisch leitfähigen Schicht 105 und einer vierten elektrisch leitfähigen Schicht 502 angeordnet ist. In einem Grenzbereich zwischen dem Durchgangsloch 108 und der vierten elektrisch leitfähigen Schicht 502 ist eine zusätzliche elektrisch isolierende Ringstruktur 503 angeordnet. Die vierte elektrisch leitfähige Schicht 502 ist aus Polysilizium-Material und die vierte elektrisch isolierende Ringstruktur 503 ist aus Siliziumdioxid-Material hergestellt.
  • Der vertikal integrierte Feldeffekttransistor 500 stellt einen Feldeffekttransistor mit zwei Gate-Elektroden 105, 502 dar. Für bestimmte Anwendungen kann ein solcher Feldeffekttransistor mit mehreren Gate-Anschlüssen vorteilhaft sein, um die elektrische Leitfähigkeit der Kohlenstoffnanoröhre 104 an unterschiedlichen Teilbereichen zu beeinflussen oder an mehreren Teilbereichen gleichzeitig.
  • Zusammenfassend ist erfindungsgemäß ein vertikal integrierter Feldeffekttransistor mit mehreren Gate-Elektroden geschaffen. Aus dieser Grund-Komponente sind eine Vielzahl komplexerer Schaltkreise aufbaubar bzw. ausbildbar, beispielsweise Logikgatter und weitere komplexe Schaltkreis-Anordnungen. Mehrere Feldeffekttransistoren können übereinander ausgebildet werden, und können ferner nebeneinander ausgebildet werden.
  • In diesem Dokument sind folgende Veröffentlichungen zitiert:
    • [1] Harris, PJF (1999) "Carbon Nanotubes and Related Structures – New Materials for the Twenty-first Century.", Cambridge University Press, Cambridge. pp. 1 to 15, 111 to 155
    • [2] Derycke, V, Martel, R, Appenzeller, J, Avouris, P (2001) "Carbon Nanotube Inter- and Intramolecular Logic Gates", Nanoletters 1(9):453-456
    • [3] Johnson, JC, Van, H, Schaller, RD, Haber, LH, Saykally, RJ, Yang, P (2001) "Single Nanowire Lasers" J. Phys. Chem. B 105, pp. 11387-11390 (2001)
    • [4] Huang, V, Duan, X, Cui, V, Lauhon, LJ, Kim, KH, Lieber, CM (2001) "Logic Gates and Computation from Assembled Nanowire Building Blocks", Science 294:1313-1317
    • [5] DE 100 36 897 C1
    • [6] US 2002/0001905 A1
    • [7] W.B. Choi et al., "Ultrahigh-density nanotransistors by using selectively grown vertical carbon nanotubes", Applied Physics Letters, Volume 79, Number 22, pp. 3696-3698 (2001)
    • [8] WO 01/61753 A1
    • 100
    Vertikal integriertes Bauelement
    101
    erste elektrisch leitfähige Schicht
    102
    Mittel-Schicht
    102a
    erste Mittel-Teilschicht
    102b
    zweite Mittel-Teilschicht
    103
    zweite elektrisch leitfähige Schicht
    104
    Kohlenstoffnanoröhre
    104a
    erster Endabschnitt
    104b
    zweiter Endabschnitt
    104c
    Mitten-Bereich
    105
    dritte elektrisch leitfähige Schicht
    106
    elektrisch isolierende Ringstruktur
    107
    Katalysator-Material
    108
    Durchgangsloch
    200
    Vertikal integriertes Bauelement
    201
    elektrisch isolierende Randbeschichtung
    300
    Bauelement-Anordnung
    301
    gemeinsame elektrisch leitfähige Schicht
    302
    zusätzliche Mittel-Schicht
    302a
    erste Mittel-Teilschicht
    302b
    zweite Mittel-Teilschicht
    303
    zusätzliche erste elektrisch leitfähige Schicht
    304
    zusätzliche Kohlenstoffnanoröhre
    304a
    erster Endabschnitt
    304b
    zweiter Endabschnitt
    304c
    Mitten-Bereich
    305
    zusätzliche dritte elektrisch leitfähige Schicht
    306
    zusätzliche elektrisch isolierende Ringstruktur
    307
    zusätzliches Katalysator-Material
    308
    Durchgangsloch
    400
    Bauelement-Anordnung
    401
    p-MOS Feldeffekttransistor
    402
    n-MOS Feldeffekttransistor
    403
    elektrisches Massepotential
    404
    Versorgungsspannung
    405
    Eingang
    406
    Ausgang
    410
    Ersatzschaltbild
    500
    Vertikal integrierter Feldeffekttransistor
    501
    Mitten-Schicht
    501a
    dritte Mittel-Teilschicht
    502
    vierte elektrisch leitfähige Schicht
    503
    zusätzliche elektrisch isolierende Ringstruktur

Claims (19)

  1. Vertikal integrierter Feldeffekttransistor • mit einer ersten elektrisch leitfähigen Schicht; • mit einer teilweise aus dielektrischem Material ausgebildeten Mittel-Schicht auf der ersten elektrisch leitfähigen Schicht; • mit einer zweiten elektrisch leitfähigen Schicht auf der Mittel-Schicht; • mit einer in ein in die Mittel-Schicht eingebrachtes Durchgangsloch integrierten Nanostruktur mit einem ersten, mit der ersten elektrisch leitfähigen Schicht gekoppelten Endabschnitt und mit einem zweiten, mit der zweiten elektrisch leitfähigen Schicht gekoppelten Endabschnitt; • wobei der erste Endabschnitt der Nanostruktur einen ersten Source-/Drain-Bereich und der zweite Endabschnitt der Nanostruktur einen zweiten Source-/Drain-Bereich des Feldeffekttransistors bilden; • wobei die Mittel-Schicht zwischen zwei benachbarten dielektrischen Teilschichten eine dritte elektrisch leitfähige Schicht aufweist, deren Dicke geringer ist als die Dicke von zumindest einer der dielektrischen Teilschichten; • wobei in der dritten elektrisch leitfähigen Schicht, welche die Gate-Elektrode des Feldeffekttransistors bildet, entlang des darin eingebrachten Durchgangslochs eine Ringstruktur aus einem elektrisch isolierenden Material als Gate-isolierender Bereich des Feldeffekttransistors angeordnet ist; • wobei die Mittel-Schicht eine zusätzliche elektrisch leitfähige Schicht aufweist, welche als zusätzliche Gate-Elektrode des Feldeffekttransistors dient; und • wobei entlang des in der zusätzlichen elektrisch leitfähigen Schicht eingebrachten Durchgangslochs eine zusätzliche Ringstruktur aus einem elektrisch isolierenden Material als zusätzlicher Gate-isolierender Bereich des Feldeffekttransistors angeordnet ist.
  2. Feldeffekttransistor nach Anspruch 1, bei dem zwischen der ersten leitfähigen Schicht und der Nanostruktur Katalysatormaterial zum Katalysieren des Ausbildens der Nanostruktur angeordnet ist.
  3. Feldeffekttransistor nach Anspruch 1 oder 2, bei dem die dritte elektrisch leitfähige Schicht die Nanostruktur in einem Umgebungsbereich des ersten oder des zweiten Endabschnitts umgibt.
  4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, bei dem die Dicke der dritten elektrisch leitfähigen Schicht geringer ist als die Dicke von beiden dielektrischen Teilschichten.
  5. Feldeffekttransistor nach einem der Ansprüche 1 bis 4, mit einem zusätzlichen Feldeffekttransistor über dem Feldeffekttransistor.
  6. Feldeffekttransistor nach Anspruch 5, bei dem der Feldeffekttransistor und der zusätzliche Feldeffekttransistor miteinander als Inverter-Schaltkreis verschaltet sind.
  7. Feldeffekttransistor nach einem der Ansprüche 1 bis 6, bei dem die erste und/oder die zweite elektrisch leitfähige Schicht • Tantal • Tantalnitrid • Titan • Molybdän • Aluminium • Titannitrid und/oder • ein ferromagnetisches Material; oder • einen Schichtstapel aus diesen Materialien aufweist.
  8. Feldeffekttransistor nach einem der Ansprüche 1 bis 7, bei dem die dritte und/oder die zusätzliche elektrisch leitfähige Schicht • Polysilizium; • Tantal; • Titan; • Niob und/oder • Aluminium aufweist.
  9. Feldeffekttransistor nach einem der Ansprüche 1 bis 8, bei dem das dielektrische Material der Mittel-Schicht eines oder eine Kombination der Materialien • Siliziumdioxid • Siliziumnitrid oder • mit Kaliumionen dotiertes Siliziumdioxid aufweist.
  10. Feldeffekttransistor nach einem der Ansprüche 1 bis 9, bei dem die Nanostruktur • eine Nanoröhre • ein Bündel von Nanoröhren oder • ein Nanostäbchen aufweist.
  11. Feldeffekttransistor nach Anspruch 10, bei dem das Nanostäbchen • Silizium • Germanium • Indiumphosphid • Galliumnitrid • Galliumarsenid • Zirkoniumoxid und/oder • ein Metall aufweist.
  12. Feldeffekttransistor nach Anspruch 10, bei dem die Nanoröhre • eine Kohlenstoffnanoröhre • eine Kohlenstoff-Bor-Nanoröhre • eine Kohlenstoff-Stickstoff-Nanoröhre • eine Wolframsulfid-Nanoröhre oder • eine Chalkogenid-Nanoröhre ist.
  13. Feldeffekttransistor nach einem der Ansprüche 2 bis 12, bei dem die Nanostruktur eine Kohlenstoffnanoröhre ist und bei der das Katalysatormaterial • Eisen • Kobalt und/oder • Nickel aufweist.
  14. Feldeffekttransistor nach einem der Ansprüche 2 bis 12, bei dem die Nanostruktur ein Galliumarsenid-Nanostäbchen ist und bei dem das Katalysatormaterial Gold aufweist.
  15. Feldeffekttransistor nach einem der Ansprüche 1 bis 14, bei dem der Teilbereich des Durchgangslochs, der von der Nanostruktur frei ist, zumindest teilweise mit einer elektrisch isolierenden Abstandshalter-Struktur gefüllt ist.
  16. Feldeffekttransistor nach einem der Ansprüche 1 bis 15, der ausschließlich aus dielektrischem Material, metallischem Material und dem Material der Nanostruktur gebildet ist.
  17. Feldeffekttransistor nach einem der Ansprüche 1 bis 16, der auf und/oder in einem Substrat aus polykristallinem oder amorphem Material gebildet ist.
  18. Feldeffekttransistor-Anordnung mit mindestens zwei nebeneinander angeordneten und/oder mit mindestens zwei übereinander angeordneten Feldeffekttransistoren nach einem der Ansprüche 1 bis 17.
  19. Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors, bei dem • eine erste elektrisch leitfähige Schicht ausgebildet wird; • eine Mittel-Schicht teilweise aus dielektrischem Material ausgebildet wird; • ein Durchgangsloch in die Mittel-Schicht eingebracht wird; • eine Nanostruktur mit einem ersten Endabschnitt und mit einem zweiten Endabschnitt in dem Durchgangsloch ausgebildet wird, wobei der erste Endabschnitt mit der ersten elektrisch leitfähigen Schicht gekoppelt wird, und wobei der erste Endabschnitt der Nanostruktur einen ersten Source-/Drain-Bereich und der zweite Endabschnitt der Nanostruktur einen zweiten Source-/Drain-Bereich des Feldeffekttransistors bilden; • eine zweite elektrisch leitfähige Schicht auf der Mittel-Schicht ausgebildet und mit dem zweiten Endabschnitt der Nanostruktur gekoppelt wird; • die Mittel-Schicht derart ausgebildet wird, dass zwischen zwei benachbarten dielektrischen Teilschichten eine dritte elektrisch leitfähige Schicht ausgebildet wird, deren Dicke geringer ist als die Dicke von zumindest einer der dielektrischen Teilschichten, wobei in der dritten elektrisch leitfähigen Schicht, welche die Gate-Elektrode des Feldeffekttransistors bildet, entlang des darin eingebrachten Durchgangslochs eine Ringstruktur aus einem elektrisch isolierenden Material als Gate-isolierender Bereich des Feldeffekttransistors gebildet wird, wobei in der Mittel-Schicht eine zusätzliche elektrisch leitfähige Schicht gebildet wird, welche als zusätzliche Gate-Elektrode des Feldeffekttransistors dient, und wobei entlang des in der zusätzlichen elektrisch leitfähigen Schicht eingebrachten Durchgangslochs eine zusätzliche Ringstruktur aus einem elektrisch isolierenden Material als zusätzlicher Gate-isolierender Bereich des Feldeffekttransistors gebildet wird.
DE10250868A 2002-10-31 2002-10-31 Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors Expired - Fee Related DE10250868B8 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10250868A DE10250868B8 (de) 2002-10-31 2002-10-31 Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
US10/533,550 US7709827B2 (en) 2002-10-31 2003-10-29 Vertically integrated field-effect transistor having a nanostructure therein
EP03778239A EP1556909A1 (de) 2002-10-31 2003-10-29 Vertikal integriertes bauelement, bauelement-anordnung und verfahren zum herstellen eines vertikal integrierten bauelements
PCT/DE2003/003587 WO2004040666A1 (de) 2002-10-31 2003-10-29 Vertikal integriertes bauelement, bauelement-anordnung und verfahren zum herstellen eines vertikal integrierten bauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10250868A DE10250868B8 (de) 2002-10-31 2002-10-31 Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors

Publications (3)

Publication Number Publication Date
DE10250868A1 DE10250868A1 (de) 2004-05-19
DE10250868B4 true DE10250868B4 (de) 2008-03-06
DE10250868B8 DE10250868B8 (de) 2008-06-26

Family

ID=32115051

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250868A Expired - Fee Related DE10250868B8 (de) 2002-10-31 2002-10-31 Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors

Country Status (4)

Country Link
US (1) US7709827B2 (de)
EP (1) EP1556909A1 (de)
DE (1) DE10250868B8 (de)
WO (1) WO2004040666A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10339531A1 (de) * 2003-08-21 2005-03-31 Hahn-Meitner-Institut Berlin Gmbh Vertikaler Nano-Transistor, Verfahren zu seiner Herstellung und Speicheranordnung
DE102004003374A1 (de) * 2004-01-22 2005-08-25 Infineon Technologies Ag Halbleiter-Leistungsschalter sowie dafür geeignetes Herstellungsverfahren
JP4568286B2 (ja) * 2004-10-04 2010-10-27 パナソニック株式会社 縦型電界効果トランジスタおよびその製造方法
US7598516B2 (en) * 2005-01-07 2009-10-06 International Business Machines Corporation Self-aligned process for nanotube/nanowire FETs
US9911743B2 (en) * 2005-05-09 2018-03-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7781862B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Two-terminal nanotube devices and systems and methods of making same
WO2007064334A1 (en) * 2005-12-02 2007-06-07 Advanced Micro Devices, Inc. Polymer-based transistor devices, methods, and systems
EP1804286A1 (de) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Halbleitervorrichtung mit einer verlängerten Nanostruktur
DE102006009721B4 (de) * 2006-03-02 2011-08-18 Qimonda AG, 81739 Nanodraht (Nanowire)-Speicherzelle und Verfahren zu deren Herstellung
US8679630B2 (en) * 2006-05-17 2014-03-25 Purdue Research Foundation Vertical carbon nanotube device in nanoporous templates
KR20090075819A (ko) * 2006-09-19 2009-07-09 큐나노 에이비 나노스케일 전계 효과 트랜지스터의 조립체
US9487877B2 (en) * 2007-02-01 2016-11-08 Purdue Research Foundation Contact metallization of carbon nanotubes
KR101377597B1 (ko) * 2007-03-21 2014-03-27 삼성디스플레이 주식회사 트랜지스터 및 그 제조방법
JP4122043B1 (ja) * 2007-04-25 2008-07-23 株式会社クレステック 面放出型電子源および描画装置
US7892956B2 (en) * 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
WO2009150999A1 (ja) * 2008-06-09 2009-12-17 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路
EP2161755A1 (de) 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Übergangsloser Metalloxid-Halbleitertransistor
US8715981B2 (en) * 2009-01-27 2014-05-06 Purdue Research Foundation Electrochemical biosensor
US8872154B2 (en) * 2009-04-06 2014-10-28 Purdue Research Foundation Field effect transistor fabrication from carbon nanotubes
US8871576B2 (en) 2011-02-28 2014-10-28 International Business Machines Corporation Silicon nanotube MOSFET
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
US9400862B2 (en) 2014-06-23 2016-07-26 Synopsys, Inc. Cells having transistors and interconnects including nanowires or 2D material strips
US10037397B2 (en) 2014-06-23 2018-07-31 Synopsys, Inc. Memory cell including vertical transistors and horizontal nanowire bit lines
US10312229B2 (en) 2016-10-28 2019-06-04 Synopsys, Inc. Memory cells including vertical nanowire transistors
US10217674B1 (en) 2017-12-13 2019-02-26 International Business Machines Corporation Three-dimensional monolithic vertical field effect transistor logic gates
US10325821B1 (en) * 2017-12-13 2019-06-18 International Business Machines Corporation Three-dimensional stacked vertical transport field effect transistor logic gate with buried power bus
US10811322B1 (en) * 2019-04-10 2020-10-20 International Business Machines Corporation Different gate widths for upper and lower transistors in a stacked vertical transport field-effect transistor structure
US11177369B2 (en) 2019-09-25 2021-11-16 International Business Machines Corporation Stacked vertical field effect transistor with self-aligned junctions
CN113113356B (zh) * 2020-01-10 2023-05-05 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
US11600309B2 (en) * 2020-12-15 2023-03-07 Besang, Inc. 3D memory with 3D sense amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061753A1 (de) * 2000-02-16 2001-08-23 Infineon Technologies Ag Elektronisches bauelement mit einer elektrisch leitenden verbindung aus carbon-nanoröhren und verfahren zu seiner herstellung
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
US20020001905A1 (en) * 2000-06-27 2002-01-03 Choi Won-Bong Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757029A (en) * 1987-05-04 1988-07-12 Motorola Inc. Method of making vertical field effect transistor with plurality of gate input cnnections
US4903089A (en) * 1988-02-02 1990-02-20 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
US5106778A (en) * 1988-02-02 1992-04-21 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
US5362972A (en) 1990-04-20 1994-11-08 Hitachi, Ltd. Semiconductor device using whiskers
US5612563A (en) * 1992-03-02 1997-03-18 Motorola Inc. Vertically stacked vertical transistors used to form vertical logic gate structures
US5286674A (en) * 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same
US5398200A (en) * 1992-03-02 1995-03-14 Motorola, Inc. Vertically formed semiconductor random access memory device
US5308782A (en) * 1992-03-02 1994-05-03 Motorola Semiconductor memory device and method of formation
US6127839A (en) * 1998-09-01 2000-10-03 Micron Technology, Inc. Method and apparatus for reducing induced switching transients
WO2001057917A2 (en) * 2000-02-07 2001-08-09 Xidex Corporation System and method for fabricating logic devices comprising carbon nanotube transistors
US7335603B2 (en) * 2000-02-07 2008-02-26 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
JP3731486B2 (ja) * 2001-03-16 2006-01-05 富士ゼロックス株式会社 トランジスタ
DE10142913B4 (de) * 2001-08-27 2004-03-18 Hahn-Meitner-Institut Berlin Gmbh Vertikale Transistoranordnung mit einem flexiblen, aus Kunststofffolien bestehenden Substrat und Verfahren zu deren Herstellung
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
US6788453B2 (en) * 2002-05-15 2004-09-07 Yissum Research Development Company Of The Hebrew Univeristy Of Jerusalem Method for producing inorganic semiconductor nanocrystalline rods and their use

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061753A1 (de) * 2000-02-16 2001-08-23 Infineon Technologies Ag Elektronisches bauelement mit einer elektrisch leitenden verbindung aus carbon-nanoröhren und verfahren zu seiner herstellung
US20020001905A1 (en) * 2000-06-27 2002-01-03 Choi Won-Bong Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
J.C.Johnson et al.: "Single Nanowise Lasers", J. Phys. Chem. B 105, pp. 11387-11390 (2001)
Justin C. Johnson, Haoquan Yan, Richard D. Schaller, Louis H. Haber, Richard J. Saykally, and Peidong Yang: "Single Nanowire Lasers", J. Phys. Chem. B 105, 2001, 11387-1139 *
P.J.F.Harris: "Carbon Nanotubes and Related Structures-New Materials for the Twenty-first Century", Cambridge University Press, Cambridge, *
pp. 1-15, 111-155 (1999)
V. Derycke, R. Martel, J. Appenzeller, P. Avouris: "Carbon Nanotube Inter- and Intramolecular Logic Gates", Nanoletters, Vol. 1, Nr. 9, pp. 453-456 (2001) *
Won Bong Choi, Jae Uk Chu, Kwang Seok, Jeong, Eun Ju Bae, Jo-Won Lee, Ju-Jin Kim, Jeong-O Lee: "Ul- trahigh-density nanotransistors by using selevti- vely grown vertical carbon nanotubes", Appl. Phys. Lett., Vol. 79, Nr. 22, pp. 3696-2698 (2001)
Won Bong Choi, Jae Uk Chu, Kwang Seok, Jeong, Eun Ju Bae, Jo-Won Lee, Ju-Jin Kim, Jeong-O Lee: "Ultrahigh-density nanotransistors by using selevtively grown vertical carbon nanotubes", Appl. Phys. Lett., Vol. 79, Nr. 22, pp. 3696-2698 (2001) *
Y. Huang, X. Duan, Y. Cui, L.J. Lauhon, K.H. Kim, C.M. Lieber: "Logic Gates and Computation from Assembled Nanowire Building Blocks", Science, Vol. 294, pp. 1313-1317 (2001) *

Also Published As

Publication number Publication date
DE10250868A1 (de) 2004-05-19
EP1556909A1 (de) 2005-07-27
DE10250868B8 (de) 2008-06-26
WO2004040666A1 (de) 2004-05-13
US7709827B2 (en) 2010-05-04
US20060128088A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
DE10250868B4 (de) Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
EP1299914B1 (de) Feldeffekttransistor
DE10036897C1 (de) Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
DE10250829B4 (de) Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
DE112012001825B4 (de) Verfahren zum Herstellen einer Graphen- oder Kohlenstoff-Nanoröhren-Einheit mit lokalisierten unteren Gates und Gate-Dielektrikum
Wind et al. Fabrication and electrical characterization of top gate single-wall carbon nanotube field-effect transistors
DE112012002037B4 (de) Kohlenstoff-Feldeffekttransistoren, die geladene Monoschichten aufweisen um den parasitären Widerstand zu verringern sowie Verfahren zu deren Herstellung
DE102012217482B4 (de) Strukturieren von Kontakten in Kohlenstoff-Nanoröhren-Einheiten
DE112011101378B4 (de) Epitaxie von Delta-Monoschicht-Dotierstoffen für eingebettetes Source/Drain-Silicid
DE112011101023B4 (de) An den Gates selbstausgerichtete epitaktische Source-/Drain-Kontakte für abgeschiedene Fet-Kanäle
DE10023871C1 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
WO2005067075A1 (de) Verfahren zum herstellen eines nanoelement-feldeffekttransistors, nanoelement-feldeffekttransistor mit surrounded gate struktur
DE10306076B4 (de) Quantenpunkt aus elektrisch leitendem Kohlenstoff, Verfahren zur Herstellung und Anwendung
WO2004040616A2 (de) Feldeffekttransistor sowie verfahren zu seiner herstellung
DE19846063A1 (de) Verfahren zur Herstellung eines Double-Gate MOSFETs
WO2004040644A2 (de) Speicherzelle, speicherzellen-anordnung, strukturier-anordnung und verfahren zum herstellen einer speicherzelle
WO2005015629A1 (de) Verfahren zur herstellung eines kontaktes und elektro­nische bauelement, umfassend derartige kontakte
WO2001006542A2 (de) Verfahren zur herstellung eines vertikal-halbleitertransistorbauelements und vertikal-halbleitertransistorbauelement
EP1181723B1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
DE102006009721B4 (de) Nanodraht (Nanowire)-Speicherzelle und Verfahren zu deren Herstellung
DE10032414C1 (de) Feldeffekttransistor
EP1396028A2 (de) Transistor, verfahren zur herstellung einer integrierten schaltung und verfahren zur herstellung einer metallsilizidschicht
DE19757327C1 (de) Ein-Elektron-Bauelement und Verfahren zu seiner Herstellung
DE112018001069B4 (de) Verfahren zum Ausbilden einer Halbleitereinheit und Halbleitereinheit
DE10127234A1 (de) Transistor, Verfahren zur Herstellung einer integrierten Schaltung und Verfahren zur Herstellung einer Metallsilizidschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Inventor name: SCHULZ, THOMAS, 81737 MUENCHEN, DE

Inventor name: R?SNER, WOLFGANG, DR., 85521 OTTOBRUNN, DE

Inventor name: LUYKEN, JOHANNES R., DR., 81825 MUENCHEN, DE

Inventor name: LANDGRAF, ERHARD, 81543 MUENCHEN, DE

Inventor name: KRETZ, JOHANNES, DR., 80538 MUENCHEN, DE

Inventor name: HOFMANN, FRANZ, DR., 80995 MUENCHEN, DE

Inventor name: SPECHT, MICHAEL, DR., 80799 MUENCHEN, DE

Inventor name: GRAHAM, ANDREW, DR., 81547 MUENCHEN, DE

Inventor name: KREUPL, FRANZ, DR., 80469 MUENCHEN, DE

Inventor name: H?NLEIN, WOLFGANG, DR., 82008 UNTERHACHING, DE

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8381 Inventor (new situation)

Inventor name: KRETZ, JOHANNES, DR., 80538 MUENCHEN, DE

Inventor name: GRAHAM, ANDREW, DR., 81547 MUENCHEN, DE

Inventor name: LUYKEN, JOHANNES R., DR., 81825 MUENCHEN, DE

Inventor name: SPECHT, MICHAEL, DR., 80799 MUENCHEN, DE

Inventor name: KREUPL, FRANZ, DR., 80802 MUENCHEN, DE

Inventor name: LANDGRAF, ERHARD, 81543 MUENCHEN, DE

Inventor name: HOENLEIN, WOLFGANG, DR., 82008 UNTERHACHING, DE

Inventor name: SCHULZ, THOMAS, 81737 MUENCHEN, DE

Inventor name: HOFMANN, FRANZ, DR., 80995 MUENCHEN, DE

Inventor name: ROESNER, WOLFGANG, DR., 85521 OTTOBRUNN, DE

8396 Reprint of erroneous front page
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee