JP4122043B1 - 面放出型電子源および描画装置 - Google Patents

Abstract

【課題】描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に行うことができる面放出型電子源および描画装置を提供する。
【解決手段】本発明の面放出型電子源は、平面状の第１の電極と、第１の電極に対向して設けられた平面状の第２の電極と、第１の電極と第２の電極の間に設けられた電子通過層と、第２の電極および第１の電極に電圧を印加する電源部とを有する。電子通過層は、第１の電極から第２の電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられているものであり、第２の電極の表面から電子が放出される。
【選択図】図１

Description

本発明は、電子線を用いたパターン描画を等倍で一括に行う面放出型電子源および描画装置に関し、特に、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に行うことができる面放出型電子源および描画装置に関する。

近時、電子線を走査して、基板などに所定のパターンを描画することが行われている。しかし、電子線を走査して描画する場合には描画時間がかかる。そこで、電子線を用いて所定のパターンを基板に、等倍で一括に描画することがなされている。
現在、所定のパターンを基板に、等倍で一括に描画する電子線露光装置およびこの電子線露光装置に用いられる電子源が種々提案されている（例えば、特許文献１〜特許文献６参照）。

特許文献１および特許文献２には、図３１に示すような電子線源２００が開示されている。この電子線源２００は、表面電極２０２に電子通過層２０４が形成されている。この電子通過層２０４は、複数のナノメータオーダの半導体微結晶２０６からなるものであり、この半導体微結晶２０６の表面には、半導体微結晶２０６の結晶粒径よりも小さな膜厚の酸化膜２０８が形成されている。表面電極２０２の表面２０２ａから電子が放出され、この表面電極２０２の表面２０２ａが電子放出面となるものである。
この特許文献１、２においては、電子線源２００は、真空中に配置された状態で、半導体微結晶２０６から構成される電子通過層２０４を電子ｅが強電界によって加速され、表面電極２０２の表面２０２ａ付近で電子ｅの運動エネルギが高くなり、電子の運動を制約する電気的障壁を越えるエネルギを獲得した後、真空中に電子を放出させる。

特許文献３には、絶縁基板上に、少なくとも１原子層以上１０原子層以下の厚さのＡｌＮ層あるいはＡｌＧａＮ層（ただし、Ａｌ（ｘ）Ｇａ（１−ｘ）Ｎでｘ＞０．３）と５原子層以上５０原子層以下の厚さのＧａＮ層からなる多重障壁層を有する窒化物半導体共鳴トンネル電子放出素子が開示されている。

特許文献４には、基板上に形成された複数の電子放出源と、上記電子放出源の一つに向かって凸型に形成された先端部を有し、かつ電子線を通過させる開口部を有する引出電極と、上記電子放出源が形成された基板と上記引出電極との間で相対位置を移動させる移動手段とからなることを特徴とする電子線源が開示されている。

特許文献５の量子化電子線発生装置においては、ｎ^＋型ＩｎＰ基板の上には、１×１０^１９／ｃｍ^３濃度のシリコンを含むｎ^＋型ＩｎＧａＡｓ層、ＡｌＡｓ_０．５６Ｓｂ_０．４４層及びＩｎ_０．５３Ｇａ_０．４７Ａｓ層がそれぞれ形成されている。また、Ｉｎ_０．５３Ｇａ_０．４７Ａｓ層からｎ^＋型ＩｎＧａＡｓ層の上層部において、平面矩形状領域の周囲には、絶縁性のアイソレーションが形成されている。アイソレーションに囲まれた矩形状領域のＡｌＡｓ_０．５６Ｓｂ_０．４４層はポテンシャルバリア層となり、また、その上のＩｎ_０．５３Ｇａ_０．４７Ａｓ層はポテンシャル井戸層となる。さらに、ポテンシャル井戸層を露出させるドーナッツ状の電極がＩｎ_０．５３Ｇａ_０．４７Ａｓ層の上に１〜２μｍの間隔をおいて配置されており、このドーナッツ状の電極とｎ^＋型ＩｎＰ基板下面の電極の間に電圧を印加することによってポテンシャル井戸の上に電界を生じさせるように構成されている。

特許文献６の電子線源は、バルク領域と、このバルク領域に隣接し、バルク領域よりもポテンシャルの高い障壁領域と、この障壁領域に隣接し、障壁領域よりもポテンシャルの低い井戸領域と、この井戸領域に隣接する空間のポテンシャルを傾斜させるために、空間に電場を加える電場印加手段とを有するものであり、障壁領域および井戸領域は、バルク領域の電子が、障壁領域および空間を透過する透過率のピークが１００％となる厚さにそれぞれ形成されている。

特開２００５−３１７６５７号公報 特開２００６−４０７２５号公報 特開２００６−１４７５１８号公報 特開平７−２９６７５５号公報 特開平５−７４３３３号公報 特開平１０−７９２２２号公報

特許文献１、２に開示された電子線源２００においては、図３１に示すように、電子通過層２０４を構成する各ナノメータオーダの半導体微結晶２０６が、面放出型電子源１００の表面電極２０２の表面２０２ａ（電子放出面）に対して水平な成分を含む方向にも接触している。
この特許文献１、２に開示された電子線源２００においては、図３２のエネルギーバンド図に示すように、電子ｅが電子通過層２０４に注入された直後（領域Ｄ_２０４（図３２参照））は、電子ｅの運動エネルギーレベルが半導体微結晶２０６界面で形成される電気的障壁ψ_３０よりも低いため、電子ｅは電子放出面（表面電極２０２の表面２０２ａ）に対して水平な成分を含む方向の運動を制約され直進する。
ところが、図３２のエネルギーバンド図に示すように、半導体微結晶２０６（図３１参照）が接触する点の付近では、半導体微結晶２０６を覆う酸化膜２０８（図３１参照）による電気的障壁ψ_３０を越えるエネルギを獲得した時点で、隣接するいずれかの半導体微結晶２０６に散乱され得る。

特許文献１、２においては、電子放出面（表面電極２０２の表面２０２ａ）付近の半導体微結晶２０６層内では、電子が表面電極２０２（図３１参照）から放出されるのに必要な、表面電極２０２の仕事関数ψ_３１に相当するエネルギを獲得する領域Ｄ_２０２、領域Ｄ_２０６内では、電子のエネルギの値は、必ず電気的障壁ψ_３０を越える。すなわち、電子は半導体微結晶２０６界面で形成される電気的障壁ψ_３０を越えるエネルギを獲得する。これにより、電子ｅに量子閉じ込め効果が作用せず、電子ｅは隣接するいずれの微結晶へも散乱される。このため、直進する電子ｅ_ｒ以外に、直進せずに散乱される電子ｅ_ｓがある確率で発生するという問題がある。このため、電子は、あらゆる方向に散乱を受けた後に放出される。
このことから、特許文献１、２においては、弾道電子として直進して放出される電子の他に、大きな角度で散乱される高速電子を同時に放出するという問題点がある。このような大きな角度で散乱される電子により、電子線露光時には、露光パターンの解像度が制約されてしまう。

また、特許文献１、２に開示された電子線源２００を用いて、例えば、サブミクロン以上の分解能を得るためには、電子線を収束させるために均一強度の垂直強磁場（０．１Ｔ以上）等が必要になる。しかしながら、ウエハのような大面積上で均一な強磁場を得ることが困難であるため、等倍電子線露光への応用が制約されてしまう。

さらに、特許文献１、２には、電子放出面に垂直な方向から外側に拡がる回折波として電子が拡がって行くのを、電子放出面に垂直な方向に収束するための構造が、面放出型電子源上にない。さらには、特許文献１、２においては、放出電子の直進性を電気的に制御するための構造が、面放出型電子源上になく、放出電子の直進性に大きく影響する電子源温度を制御するための構造もない。

特許文献１、２で開示された電子源は、電子通過層を構成する電気的絶縁層を電子がトンネルすることで真空中に放出される構造を有しており、その電子放出特性は電界強度に依存するが、現実には電子通過層に含まれるいくつかの構造欠陥を、熱エネルギーによって飛び移ることが可能であり、熱エネルギーのアシストを受けて真空中に放出される電子が放出電子中に混じるという問題点もある。このように、様々の方向の運動量ベクトルを有するとともに、放出電子のエネルギ分布を広げることで、露光の解像度を低下させるとともに面電子線の色収差の原因となる。

さらに、特許文献１、２においては、面放出型電子源から放出される面電子線をパターン化するのに、表面電極の形状を変化させるか、または表面電極上にパターン化されたマスクを設けていたが、これらは対向する露光対象との間に一様電界を形成するための障害となる。これは、表面電極の形状が局所的であれば、面放出型電子源と露光対象との間の電気力線はその表面電極に局所的に集められた形となり、電界が局所的となって露光像が歪んでしまうためである。また、マスクの開口部から電子線が放出されるとき、マスクの開口部の端のところで、電子線の回折が生じ、露光解像度が悪化する。また、表面電極上にマスクを設ける方法においては、マスクのある部分が凸状で、そこに電気力線が集められた形となり、電界が局所的となって露光像が歪んでしまうためである。

特許文献３に開示された電子線露光装置用の面放出型電子源は、特許文献１、２と類似の原理で電子放出を行うものであり、素子表面付近では電子の運動エネルギが高くなり、電子放出面に対して水平な成分を含む方向への電子の運動を制約する電気的障壁が存在しない。このため、高いエネルギを獲得した電子は表面付近であらゆる方向に散乱されることが許され、大きな角度で散乱される高速電子を発生してしまうという問題点がある。

特許文献４、５、６で開示された電子線露光装置用の面放出型電子源では、平面上に隔てられて配置された各点電子源それぞれの付近に電子を真空準位に取り出すための各電極が配置されており、その各電極の開口から電子を取り出す構造となっている。このため、放出電子は各点電子源から電極の開口に向かって円錐状に広がるため、転写すべきパターンの解像度が制約されるという問題点がある。

本発明の目的は、前記従来技術に基づく問題点を解消し、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に行うことができる面放出型電子源および描画装置を提供することにある。

上記目的を達成するために、本発明の第１の態様は、平面状の第１の電極と、前記第１の電極に対向して設けられた平面状の第２の電極と、前記第１の電極と前記第２の電極の間に設けられた電子通過層と、前記第２の電極および前記第１の電極に電圧を印加する電源部とを有し、前記電子通過層は、前記第１の電極から前記第２の電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられており、前記第２の電極の表面から電子が放出されるものであり、前記量子細線は、シリコンにより構成されており、前記量子細線は、前記第１の方向に太さが細い部分が所定の間隔で複数形成されていることを特徴とする面放出型電子源を提供するものである。

また、本発明の第２の態様は、平面状の第１の電極と、前記第１の電極に対向して設けられた平面状の第２の電極と、前記第１の電極と前記第２の電極の間に設けられた電子通過層と、前記第２の電極および前記第１の電極に電圧を印加する電源部とを有し、前記電子通過層は、前記第１の電極から前記第２の電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられており、前記第２の電極の表面から電子が放出されるものであり、前記量子細線は、シリコンにより構成されており、前記第２の電極と前記電子通過層との間には、絶縁体または半導体からなる層が形成され、前記第２の電極の裏面において前記各量子細線と整合する位置には前記量子細線に対して凸部が形成されていることを特徴とする面放出型電子源を提供するものである。
本発明においては、前記量子細線は、前記第１の方向に太さが細い部分が所定の間隔で複数形成されていることが好ましい。
また、本発明においては、さらに、前記電子通過層を、室温以下の温度に保持する温度調節部を有することが好ましい。
また、本発明においては、さらに、前記第２の電極と前記電子通過層との間には、絶縁体または半導体からなる層が形成されており、前記第２の電極の裏面において前記各量子細線と整合する位置には、前記量子細線に対して凸部が形成されていることが好ましい。
また、本発明においては、前記量子細線における前記細い部分により区画される領域は、量子ドットを構成するものであることが好ましい。

さらに、本発明においては、さらに、一方の端部の第１の開口部よりも他方の端部の第２の開口部が広く、前記第１の開口部から前記第２の開口部に向うに連れて単調に径が大きくなっている管状部材が複数束ねられて構成された多孔部材と、前記多孔部材の前記第２の開口部側に接続された平面状の面電極とを有し、前記管状部材は、半導体または絶縁体により構成されており、前記多孔部材は、前記第１の開口部を前記第２の電極の表面に向けて前記第２の電極の表面に接続されていることが好ましい。
さらに、本発明においては、さらに、一方の端部の第１の開口部よりも他方の端部の第２の開口部が広く、前記第１の開口部から前記第２の開口部に向うに連れて単調に径が大きくなっている管状部材が複数束ねられて構成された多孔部材と、前記多孔部材の各前記管状部材に設けられた電極と、前記第２の電極と、前記電極との間に電圧を印加する第２の電源部と、前記第２の電源部による印加電圧を制御する制御部とを有し、前記管状部材は、半導体または絶縁体により構成されており、前記多孔部材は、前記第１の開口部を前記第２の電極の表面に向けて前記第２の電極の表面に接続されていることが好ましい。

さらにまた、本発明においては、前記第１の電極は、前記第２の電極の表面から電子を放出させる領域に相当する領域に導電体が配置され、電子を放出させる部分以外には、絶縁体が配置されていることが好ましい。
また、本発明においては、前記第２の電極の表面には、所定のパターンに形成された電子吸収体が設けられていることが好ましい。
また、本発明においては、前記第１の電極は、１つの量子細線または複数の量子細線に接続されるとともに、導通状態、非導通状態または半導通状態にすることができるスイッチ素子を有し、前記スイッチ素子は前記電源部に接続されており、さらに、前記第２の電極の表面から電子を放出させる領域に相当する領域における前記スイッチ素子を導通状態にするスイッチ制御部を備えることが好ましい。

また、本発明においては、前記量子細線が、シリコンにより構成される場合、前記量子細線の太さは、５ｎｍ以下であることが好ましい。
また、本発明においては、前記量子細線の間隔は、前記量子細線を構成する物質の原子間隔以上であることが好ましい。

また、本発明においては、さらに、前記第２の電極の表面に対して垂直な方向に、磁界を印加する磁界印加部と、前記電源部により電圧が印加されたときに、前記第２の電極の表面から放出される電子の放出角を検出する電子放出角検出器と、前記電子放出角検出器による前記電子の放出角の検出結果に基づいて、前記磁界印加部による磁界の強度を調節する制御部とを有することが好ましい。
また、本発明においては、さらに、前記第２の電極の表面に対して垂直な方向に、パルス磁界を印加するパルス磁界印加部を有し、前記電源部は、前記第２の電極および前記第１の電極にパルス電圧を印加するものであり、前記パルス磁界印加部により、前記パルス磁界を印加している間、前記電源部は、前記第２の電極および前記第１の電極にパルス電圧を印加することが好ましい。

また、本発明の第３の態様は、平面状の第１の電極と、前記第１の電極に対向して設けられた平面状の第２の電極と、前記第１の電極と前記第２の電極の間に設けられた電子通過層と、前記第２の電極および前記第１の電極に電圧を印加する電源部とを備えており、前記電子通過層が、前記第１の電極から前記第２の電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられているものであり、前記第２の電極の表面から電子が放出される面放出型電子源と、前記面放出型電子源の前記第２の電極に対向して設けられ、描画対象物が表面に載置されるステージとを有し、前記面放出型電子源の前記量子細線は、シリコンにより構成されており、前記量子細線は、前記第１の方向に太さが細い部分が所定の間隔で複数形成されていることを特徴とする描画装置を提供するものである。

本発明の第４の態様は、平面状の第１の電極と、前記第１の電極に対向して設けられた平面状の第２の電極と、前記第１の電極と前記第２の電極の間に設けられた電子通過層と、前記第２の電極および前記第１の電極に電圧を印加する電源部とを備えており、前記電子通過層が、前記第１の電極から前記第２の電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられているものであり、前記第２の電極の表面から電子が放出される面放出型電子源と、前記面放出型電子源の前記第２の電極に対向して設けられ、描画対象物が表面に載置されるステージとを有し、前記面放出型電子源の前記量子細線は、シリコンにより構成されており、前記面放出型電子源の前記第２の電極と前記電子通過層との間には、絶縁体または半導体からなる層が形成されており、前記第２の電極の裏面において前記各量子細線と整合する位置には、前記量子細線に対して凸部が形成されていることを特徴とする描画装置を提供するものである。
本発明においては、前記面放出型電子源の前記量子細線は、前記第１の方向に太さが細い部分が所定の間隔で複数形成されていることが好ましい。
また、本発明においては、前記面放出型電子源は、さらに前記第２の電極の表面に対して垂直な方向に、磁界を印加する磁界印加部と、前記電源部により電圧が印加されたときに、前記第２の電極の表面から放出される電子の放出角を検出する電子放出角検出器と、前記電子放出角検出器による前記電子の放出角の検出結果に基づいて、前記磁界印加部による磁界の強度を調節する制御部とを有することが好ましい。
また、本発明においては、さらに、前記描画対象物が載置された領域外における前記面放出型電子源から放出された電子を検出する検出器と、前記検出器による電子の検出量に基づいて、前記電源の電圧を調節する制御部とを有することが好ましい。
また、本発明においては、前記面放出型電子源の前記量子細線における前記細い部分により区画される領域は、量子ドットを構成するものであることが好ましい。

本発明においては、さらに、前記面放出型電子源の前記電子通過層を、室温以下の温度に保持する温度調節部を有することが好ましい。
本発明においては、前記面放出型電子源は、さらに、一方の端部の第１の開口部よりも他方の端部の第２の開口部が広く、前記第１の開口部から前記第２の開口部に向うに連れて単調に径が大きくなっている管状部材が複数束ねられて構成された多孔部材と、前記多孔部材の前記第２の開口部側に接続された平面状の面電極とを有し、前記管状部材は、半導体または絶縁体により構成されており、前記多孔部材は、前記第１の開口部を前記第２の電極の表面に向けて前記第２の電極の表面に接続されていることが好ましい。
本発明においては、前記面放出型電子源は、さらに、一方の端部の第１の開口部よりも他方の端部の第２の開口部が広く、前記第１の開口部から前記第２の開口部に向うに連れて単調に径が大きくなっている管状部材が複数束ねられて構成された多孔部材と、前記多孔部材の各前記管状部材に設けられた電極と、前記第２の電極と、前記電極との間に電圧を印加する第２の電源部と、前記第２の電源部による印加電圧を制御する制御部とを有し、前記管状部材は、半導体または絶縁体により構成されており、前記多孔部材は、前記第１の開口部を前記第２の電極の表面に向けて前記第２の電極の表面に接続されていることが好ましい。

本発明においては、前記面放出型電子源の前記第１の電極は、前記第２の電極の表面から電子を放出させる領域に相当する領域に導電体が配置され、電子を放出させる部分以外には絶縁体が配置されていることが好ましい。
また、本発明においては、前記面放出型電子源の前記第２の電極の表面には、所定のパターンに形成された電子吸収体が設けられていることが好ましい。
さらに、本発明においては、前記面放出型電子源の前記第１の電極は、１つの量子細線または複数の量子細線に接続されるとともに、導通状態、非導通状態または半導通状態にすることができるスイッチ素子を有し、前記スイッチ素子は前記電源部に接続されており、さらに、前記第２の電極の表面から電子を放出させる領域に相当する領域における前記スイッチ素子を導通状態にするスイッチ制御部を備えることが好ましい。

本発明の面放出型電子源および描画装置によれば、第１の電極と第２の電極の間に設けられた電子通過層と、第２の電極および第１の電極に電圧を印加する電源部とを有し、電子通過層は、第１の電極から第２の電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられた構成とし、第２の電極の表面から電子を放出させる。この場合、電子通過層において、量子細線における電子の移動は、量子閉じ込め効果により、第１の方向に制限されているため、量子細線間を電子が飛び移り、他の量子細線から電子が放出されることが抑制される。これにより、第１の方向から電子が放出されるため、第２の電極の表面から放出される電子線の直進性を高めることができる。これにより、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に行うことができる。

本発明の面放出型電子源および描画装置によれば、電子通過層を粒径がマイクロメートル以下の半導体微結晶、または表面が絶縁体薄膜で覆われた粒径がマイクロメートル以下の半導体微結晶が、第１の電極の表面に層状に配置され、第１の電極から第２の電極に向かう第１の方向に複数層積層されてなるものとし、さらに、第２の電極の表面に対して垂直な方向に、磁界を印加する磁界印加部と、電源部により電圧が印加されたときに、第２の電極の表面から放出される電子の放出角を検出する電子放出角検出器と、電子放出角検出器による電子の放出角の検出結果に基づいて、磁界印加部による磁界の強度を調節する制御部とを有することにより、隣接する半導体微結晶の結合する方向が、第２の電極の表面に対して垂直ではなく電子の直進性を悪化させる状態であっても、垂直な方向に磁界を印加することにより、半導体微結晶の結合する箇所における電子トンネル確率を低下させて、放出される電子の第２の電極の表面と平行な方向における電子の運動量成分を小さく抑制することができる。さらに、電子放出角検出器による電子の放出角の検出結果に基づいて、磁界印加部による磁界の強度を調節できるため、第２の電極の表面から放出される電子の広がりを抑制することもできる。これにより、第２の電極の表面から放出される電子線の直進性を高めることができる。このため、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に行うことができる。

本発明の面放出型電子源および描画装置によれば、電子通過層を粒径がマイクロメートル以下の半導体微結晶、または表面が絶縁体薄膜で覆われた粒径がマイクロメートル以下の半導体微結晶が、第１の電極の表面に層状に配置され、第１の電極から第２の電極に向かう第１の方向に複数層積層されてなるものとし、さらに、第２の電極の表面に対して垂直な方向にパルス磁界を印加するパルス磁界印加部と、パルス磁界印加部により、パルス磁界を印加している間、第２の電極および第１の電極にパルス電圧を印加する電源部とを有することにより、放出される電子の第２の電極の表面と平行な方向に広がることが抑制され、これにより、第２の電極の表面から放出される電子線の直進性を高めることができる。このため、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に行うことができる。

本発明の面放出型電子源および描画装置によれば、電子通過層を、粒径がマイクロメートル以下の半導体微結晶、または表面が絶縁体薄膜で覆われた粒径がマイクロメートル以下の半導体微結晶が、前記第１の電極の表面に層状に配置され、前記第１の電極から前記第２の電極に向かう第１の方向に複数層積層されており、各層毎に前記半導体微結晶の粒径が異なる構成とすることにより、第１の電極から第２の電極まで電子が共鳴トンネルで輸送される。このため、電子のエネルギ分散を小さくできる。これにより、放出される電子の第２の電極の表面と平行な方向に広がることが抑制され、第２の電極の表面から放出される電子線の直進性を高めることができる。このため、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に行うことができる。

以下に、添付の図面に示す好適実施形態に基づいて、本発明の面放出型電子源および描画装置を詳細に説明する。
ここで、図１は、本発明の第１の実施形態に係る面放出型電子源を示す模式図である。

図１に示す面放出型電子源１０は、平面状の表面電極（第２の電極）１２と、平面状の裏面電極（第１の電極）１４と、電子通過層１６と、電源部１８とを有するものであり、表面電極１２と、裏面電極１４とが対向して配置されており、表面電極１２と裏面電極１４との間に電子通過層１６が形成されている。表面電極１２と、裏面電極１４と、電子通過層１６とは、接続されている。
また、電源部１８は、表面電極１２と裏面電極１４とに直流電圧を印加するものであり、表面電極１２側がプラスの電位である。これにより、表面電極１２の表面１２ａから電子ｅが放出される。

表面電極１２、および裏面電極１４は、平面状であれば、その形状は、特に限定されるものではない。
表面電極１２および裏面電極１４の材料としては、例えば、金属、半導体、炭素、炭素化合物、および導電性材料を用いることができる。

電子通過層１６は、裏面電極１４から表面電極１２に向かう第１の方向Ｘに伸びる量子細線２０が所定の間隔ｓをあけて複数設けられているものである。
電子通過層１６において、量子細線２０は、裏面電極１４の表面１４ａから表面電極１２の裏面１２ｂに亘る長さを有するものであり、量子細線２０は、裏面電極１４の表面１４ａおよび表面電極１２の裏面１２ｂに対して、それぞれ垂直に接続されている。後述するように、各量子細線２０から電子ｅが放出されるため、電子透過層１６における量子細線２０の配置状態により、描画する解像度が決定される。
本実施形態おいて、量子細線２０には、例えば、第１の方向Ｘにおいて所定の間隔で太さが異なる領域が複数、例えば、３個形成されている。この太さが異なる領域は、第１の方向における太さが細い部分が端部２０ａになり、各端部２０ａで区画される量子ドット２２を構成するものである。
量子細線２０においては、例えば、３個の量子ドット２２が形成されており、各量子ドット２２における電子のエネルギ準位の値が一致するように、量子細線２０の両端に電圧を印加することによって、量子ドット２２間での共鳴トンネル効果による電子の伝導が生じる。

また、量子細線２０においては、表面を、例えば、酸素、窒素、炭素、水素、または塩素等の原子で終端することにより、電気伝導の経時的な安定性を図ることもできる。
量子細線２０は、太さが量子効果が顕在化する大きさを有する細線状の導電体からなるものであり、量子細線２０は、例えば、金属、炭素、炭素化合物、電荷移動錯体、導電性高分子または半導体により構成されるものである。
この量子細線２０の太さは、最も太いところで、例えば、１０ｎｍ以下であり、量子細線２０がシリコンにより構成される場合には、最も太いところで、量子細線２０の太さは５ｎｍ以下である。
また、量子細線２０の間隔ｓは、量子細線２０を構成する物質により異なり、例えば、量子細線２０を構成する物質の原子間隔以上であり、０．５ｎｍ以上であることが好ましい。本実施形態においては、量子細線２０の間隔ｓにより、描画の解像度が決定される。

表面電極１２は、本実施形態においては、表面１２ａおよび裏面１２ｂを平坦としているが、これに限定されるものではない。例えば、表面１２ａから放出された後の電子ｅの直進性を高めるため、表面電極１２について、各量子細線２０の上部と整合する領域において局所的に凹面形状とすることもできる。

また、各量子細線２０は、表面電極１２または裏面電極１４と接続、すなわち、直接、電気的に接触させることに限定されるものではなく、各量子細線２０が、その周囲をナノメートルオーダの絶縁体で覆われており、表面電極１２または裏面電極１４と各量子細線２０の間を、電気的キャリアがトンネル効果によって伝導してもよい。
また、電子通過層１６を構成する量子細線２０には、量子ドット２２を形成することなく、太さが一定のものとしてもよい。この場合、量子細線２０の太さｄとは、単に量子細線２０の太さである。
本発明において、ナノメートルオーダとは、１ｎｍ〜１００ｎｍのことであり、量子閉じ込め効果が発現する大きさのことをいう。

以下、本実施形態の面放出型電子源１０の作用について説明する。
ここで、図２（ａ）に示すエネルギーバンド図において示す参照符号Ｄ_１２は、表面電極１２に相当する領域を示すものであり、参照符号Ｄ_１４は、裏面電極１４に相当する領域を示すものであり、参照符号Ｄ_１６は、電子通過層１６に相当する領域を示すものである。なお、表面電極１２の表面１２ａは、真空空間Ｓｖに接しているとする。
また、図２（ａ）において、ψ_２１は量子細線２０における電子の最低のエネルギを示している。電子ｅは、裏面電極１４から電子通過層１６にＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ型トンネル、または裏面電極１４側からの紫外光照射等により注入される。

本実施形態においては、図２（ａ）に示すように、表面電極１２に相当する領域Ｄ_１２のフェルミ準位を電位の基準とする場合、量子細線２０の真空準位ψ_２０を、電子が表面電極１２の表面１２ａ（電子放出面）から真空空間Ｓｖ中へ放出されるのに必要なエネルギＥ_２０以上となるようにできる。このため、本実施形態の面放出型電子源１０においては、量子細線２０の電気伝導体（導電体）中では、電子が電子放出面に対して水平な成分を含む方向に散乱されることがない。すなわち、直進性が高い電子線を得ることができる。
また、図２（ａ）には、真空空間Ｓｖに電界が存在するように描かれているが、この電界は、必ずしも必要ではない。また、量子細線２０の量子閉じ込め効果により、電子ｅに許容される運動は直進するか、真後ろに戻されるかのいずれかであり、電子ｅは、移動が制限され、他の大きな角度で散乱されることがない。

また、本実施形態においては、図２（ｂ）に示すエネルギーバンド図のように、真空空間Ｓｖに存在する電界によって形成される三角ポテンシャルＰ_ｔを、トンネル効果により電子ｅを透過させるようにすることもできる。この方法の利点により、従来の電界放出型電子源に不可欠であった、電子源から電子を取り出すための高真空空間と強電界を不要にできる。これは、電子ｅが真空空間に放出される前に、電子放出面を形成する物質の仕事関数に相当するエネルギと同程度のレベルまで加速されていることによるものである。
また、従来の熱陰極電界放出型電子源のように電子源を高温に加熱して電子を真空中に取り出す方式に比較して、加熱が不要であり、安定した長寿命の電子放出を得ることも可能である。

このように、本実施形態の面放出型電子源１０においては、電子通過層１６の量子細線２０の構造により、各量子細線２０ごとに直進性が高い電子ｅを、表面電極１２の表面１２ａ（電子放出面）からほぼ垂直方向に取り出すことができる。このため、面放出型電子源１０を用いることにより、直進性が高い電子線を用いて、高い解像度でパターン描画を等倍で一括に行うことができる。さらには、面放出型電子源１０の表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。このように、面放出型電子源１０を用いることにより、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に、しかも高い解像度で行うことができる。

また、本実施形態においては、表面電極１２の表面１２ａ（電子放出面）から電子ｅをほぼ垂直方向に取り出すことができるため、従来、電子線を形成するのに電子源外部に電子レンズを設けることが不可欠であったが、本実施形態の面放出型電子源１０においては、必ずしも必要ではなく、構成を簡素化することができる。
さらに、本実施形態の面放出型電子源１０においては、電子通過層１６の構成により、電子の散乱が抑制されるため、放出される電子がすでに高い直進性を持つものにでき、放出電子の方向を補正するための磁界は不要であるか、または０．１Ｔ未満の強度の弱いもので十分であり、その均一性も厳密でなくてよい。このため、構成を簡素化することができる。
さらにまた、本実施形態の面放出型電子源１０においては、加熱が不要であるため、従来の電子源を高温に加熱して電子を真空中に取り出す熱陰極電界放出型電子源と比較して、安定した長寿命の電子放出を得ることも可能であり、更には、加熱が不要であるため、構成を簡素化することができる。

なお、図１に示す面放出型電子源は、大面積の露光対象と同一の距離を保つように、変形できるものであってもよい。例えば、プラスティック基板（図示せず）上に、面放出型電子源１０の裏面基板１４を設けて、プラスティック基板を変形することによって、大面積の露光対象と同一の距離を保つことができる。

次に、本実施形態の面放出型電子源１０の製造方法について説明する。
先ず、例えば、石英基板（図示せず）上に、例えば、熱ＣＶＤ法により、厚さが３００ｎｍのタングステンの薄膜を形成する。このタングステンの薄膜を裏面電極１４（図１参照）とする。
次に、この裏面電極１４上に、量子細線２０（図１参照）を、例えば、間隙ｓを約１ｎｍとして、シリコンにより形成する。

この場合、最初に基板１４をＣＶＤ用真空チャンバ内に導入し、その後、例えば、ＳｉＨ_４ガスを、４０秒流して、ＳｉＨ_４ガスの熱分解により、例えば、裏面基板１４上に、直径が約３ｎｍのシリコン粒を成長させる。その後、ＳｉＨ_４ガスのＣＶＤ用真空チャンバ内への導入を止め、元の真空状態に戻す。
次に、例えば、酸素プラズマを６０秒照射することにより、シリコン粒表面を酸化する。これにより、酸素プラズマの照射前に、隣接するシリコン粒が接触していたとしても、シリコン粒界面から優先的に酸化が進行し、隣接するシリコン粒の間に酸化膜が形成される。この場合、約１ｎｍの酸化膜が各シリコン粒界面に形成される。
ＳｉＨ_４ガスの熱分解によるシリコン粒の成長とシリコン粒表面の酸化のプロセスを繰り返し、裏面電極１４表面がシリコン粒で埋め尽くされた時点で、最表面のシリコン酸化膜をＣＦ_４ガスによる反応性イオンエッチングにより除去する。これにより、シリコン形成膜の表面には、シリコン粒の最上部が露出した構造が形成される。なお、最表面のシリコン酸化膜を除去する場合、シリコン粒間の酸化膜まで除去しない。このようにして、シリコン粒で埋め尽くされた第１層目が形成される。ここで、シリコン粒の成長はほぼ等方的に生じる。

次いで、第２層目以降も第１層目と同様にして形成する。例えば、ＳｉＨ_４ガスを導入し、その熱分解によるシリコン粒の成長が１層目のシリコン粒上で生じる。シリコン粒の成長後、シリコン粒表面を、酸素プラズマの照射を行うことにより酸化する。シリコン粒の成長とシリコン粒表面の酸化を繰り返し、２層目がシリコン粒で埋め尽くされた時点で、最表面のシリコン酸化膜のみをＣＦ_４ガスによる反応性イオンエッチングにより除去する。なお、シリコン酸化膜上で成長したシリコン粒の核は、この反応性イオンエッチングプロセスにより、シリコン酸化膜とともに除去される。
上記工程を、例えば、１０層形成するまで繰り返し行う。第１０層を形成した後に、シリコン細線間に存在する、シリコン酸化膜をＨＦ水溶液によるウェットエッチングを用いて除去する。この時点で多数の直径が約３ｎｍの細線状シリコンが分離して並立した構造を得る。このように、直列に積み重なったシリコン粒によってシリコン細線が構成され、量子細線２０が得られる。なお、量子細線２０の長さ、すなわち、最終的な電子通過層１６の厚さは、例えば、約５０ｎｍである。

各量子細線２０とそれに隣接する量子細線２０の間隙ｓを、約１ｎｍとして、各量子細線２０が延びる第１の方向Ｘ（図１参照）を、裏面電極１４の表面１４ａ、および電子放出面となる表面電極１２の表面１２ａに対してほぼ垂直になるように配列した構造を得ることができる。この状態で、電子通過層１６の上部に、真空蒸着法により金の薄膜を１０ｎｍの厚みで形成して表面電極１２を形成する。
例えば、上記製造方法により製造された本実施形態の面放出型電子源１０を、真空チャンバ内に配置し、表面電極１２をプラスとして、裏面電極１４との間に電位差を加えるとき、裏面電極１４から電子が多数の量子細線２０から構成される電子通過層１６に注入され、裏面電極１４と表面電極１２の電位差によって加速される。金薄膜より成る表面電極１２の仕事関数は、この場合、例えば、５ｅＶとなっているので、電子通過層１６で、ほぼ５ｅＶに等しいエネルギを獲得すると、表面電極１２の表面１２ａから電子ｅが放出される。

次に、本発明の第２の実施形態について説明する。
図３は、本発明の第２の実施形態に係る面放出型電子源を示す模式図である。
なお、本実施形態においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図３に示す面放出型電子源１０ａは、第１の実施形態の面放出型電子源１０（図１参照）に比して、電子通過層１６を、室温以下の温度に保持する温度調節部３０を有する点が異なり、それ以外の構成は、第１の実施形態の面放出型電子源１０の構成と同一であるため、その詳細な説明は省略する。
ここで、本発明における室温以下の温度とは、以下の温度Ｔ_１および温度Ｔ_２のことである。
先ず、室温以下の温度Ｔ_１とは、量子細線２０内で離散化された電子エネルギ準位をε_１としたとき、このε_１に対し、ε_１＞ｋ・Ｔ_１となるような温度のことである。なお、ｋは、ボルツマン定数である。
また、室温以下の温度Ｔ_２とは、電子通過層１６に存在する電子のトラップ準位と量子細線２０内の電子エネルギ準位の間のエネルギをε_２としたとき、このε_２に対し、ε_２＞ｋ・Ｔ_２となるような温度のことである。

図３に示すように、温度調節部３０は、冷却ユニット３２と、ヒータユニット３８とを有する。
冷却ユニット３２は、例えば、ジュールトムソン効果型の冷却器３４と、このジュールトムソン効果型の冷却器３４に、高圧気体を供給する気体供給部３６とを有する。この気体供給部３６には、例えば、窒素ガスが充填されている。

ヒータユニット３８は、裏面基板１４の裏面１４ｂに設けられている。このヒータユニット３８は、ヒータと熱電対とが一体になったヒータ部３８ａ、３８ｂと、各ヒータ部３８ａ、３８ｂの各熱電対による検出温度に基づいて、各ヒータ部の発熱量を調整するヒータ制御部４０とを有するものである。なお、ヒータ部３８ａ、３８ｂは、仕切部３９により、熱的に絶縁されている。

本実施形態においては、冷却器３４に、例えば、気体供給部３６から高圧窒素ガスを供給すると、ジュールトムソン効果により面放出型電子源１０ａを７７Ｋまで冷却することができる。しかし、単に冷却したのでは、面放出型電子源１０ａを駆動することによって発生する熱の影響、または面放出型電子源１０ａを固定するホルダー等を通して伝導する熱の影響により、面放出型電子源１０ａの全領域が均一な温度にならない。
また、面放出型電子源１０ａから放出される電子ｅの量は、裏面電極１４から電子通過層１６に注入される電子の量に依存する。しかし、裏面電極１４から電子通過層１６に注入される電子の量は、温度依存性があるため、面放出型電子源１０ａの表面電極１２の表面１２ａの場所により電子の放出量が異なるということが発生する。
さらには、温度に依存して、面放出型電子源１０を構成する材料の体積が変化するため、面放出型電子源１０ａにおいて温度が不均一になると、面放出型電子源１０ａを構成する材料の体積の変化が異なり、すなわち、体積の変化が不均一になり、面放出型電子源１０ａに歪みが発生する可能性もある。このような温度の不均一によって生ずる不具合をなくすため、面放出型電子源１０ａの裏面電極１４に複数のヒータ部３８ａ、３８ｂを設けている。

図３に示すように、本実施形態においては、ヒータ部３８ａ、３８ｂの数は、２であるがこれに限定されるものではない。本実施形態においては、より多数のヒータ部を設置してもよい。
本実施形態において、例えば、面放出型電子源１０ａを方形状として、裏面電極１４の裏面１４ｂ上の領域を２次元マトリックス状に、縦１００×横１００の座標領域に区画し、各区画に、それぞれにヒータ部（ヒータおよび熱電対の組）を設置してもよい。

ここで、各区画における各座標領域を、（縦の座標、横の座標）＝（ｉ、ｊ）とし、各座標領域における温度をＴ（ｉ、ｊ）のように表す。所定の座標領域（ｉ、ｊ）に隣接する各座標領域との温度差の和、−４×Ｔ（ｉ、ｊ）＋Ｔ（ｉ−１、ｊ）＋Ｔ（ｉ＋１、ｊ）＋Ｔ（ｉ、ｊ−１）＋Ｔ（ｉ、ｊ＋１）を、熱電対で測定される温度の値に基づいて、ヒータ制御部４０により求める。
そして、この温度差の和に比例する熱量を座標領域（ｉ、ｊ）のヒータで与える。全ての座標領域において、温度が均一になった状態で、全てのヒータからの熱の供給がなくなり、均一な温度分布が達成される。

本実施形態において、高圧窒素ガスを用いる場合、この方法で、電子透過層１６において約１００Ｋの均一な温度分布が得られる。
また、電子透過層１６において、より低い温度を得る場合には、冷却器３４に供給する高圧ガスの種類を変更すればよい。
なお、本実施形態においては、冷却器３４を、ジュールトムソン効果を利用する冷却器としたが、これに限定されるものではなく、例えば、到達温度が７７Ｋ程度の冷却器であれば、他の方式の冷却器を用いることもできる。冷却器３４としては、例えば、ギフォード・マクマフォン冷凍機を用いることができる。

本実施形態においては、面放出型電子源１０ａから放出される電子の量は、裏面電極１４から電子通過層１６に注入される電子量に依存し、かつ温度依存性を有するものであり、面放出型電子源１０ａの表面電極１２の表面１２の位置により、電子放出量が異なることがある。さらに、温度に依存して、面放出型電子源を構成する材料の体積が異なるため、面放出型電子源に歪みを発生する可能性もある。しかしながら、本実施形態においては、温度調節部３０を設けて温度の不均一を抑制することにより、面放出型電子源１０ａの場所による電子放出量のばらつきを抑制し、更には面放出型電子源１０ａにおける歪みの発生も抑制される。

また、現実には、電子は電子通過層１６に含まれるいくつかの構造欠陥が形成するエネルギ準位間を、熱エネルギーによって飛び移ることが可能である。このような電子は、真空中に放出されるだけの十分なエネルギを獲得せずに無効な電流となることが多い。加えて、熱エネルギーのアシストを受けて、様々の運動量ベクトルとエネルギを有する電子が真空中に放出されることで、電子放出面から放出される電子線の解像度を低下させるとともに、面放出型電子源と露光対象の相対位置が変動した場合には面電子線に色収差が発生する。しかしながら、これらについても本実施形態においては、温度調節部３０を設けて温度の不均一を抑制することにより、電子線の解像度を低下させることがなく、更には色収差の発生も抑制することができる。
また、量子細線２０内で離散化された電子エネルギ準位間のエネルギεに対して、電子源の温度Ｔを均一に、ε＞ｋ・Ｔとなるように調整することにより、この電子エネルギ準位間でのフォノン散乱を生じなくすることができ、電子線の解像度の向上に寄与する。

本実施形態においては、面放出型電子源１０ａを、真空チャンバ内に導入し、表面電極１２をプラスにして、電源部１８から表面電極１２と裏面電極１４との間に電圧を印加した場合、裏面電極１４から電子が多数の量子細線２０から構成される電子通過層１６に注入され、電子が裏面電極１４と表面電極１２の電位差によって加速される。
この場合、温度調節部３０により、電子通過層１６を、例えば、約１００Ｋの均一な温度分布にすることができる。この状態では、電子放出量のばらつきが抑制され、面放出型電子源１０ａにおける歪みの発生も抑制され、更に色収差の発生も抑制される。このため、第１の実施形態の面放出型電子源１０に比して、直進性が更に高い電子線を用いて、高い解像度でパターン描画を等倍で一括に行うことができる。加えて、面放出型電子源１０ａの表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。なお、本実施形態の面放出型電子源１０ａを用いることにより、描画領域が大きい場合でも、直進性が更に高い電子線を用いたパターン描画を等倍で一括に、しかも高い解像度で行うことができることは言うまでもない。

また、本実施形態の面放出型電子源１０ａの製造方法においても、温度調節部３０を取り付ける工程が異なるだけで、他の工程は、第１の実施形態の面放出型電子源１０の製造方法と同様であるため、その詳細な説明は省略する。

次に、本発明の第３の実施形態について説明する。
図４（ａ）は、本発明の第３の実施形態に係る面放出型電子源を示す模式的斜視図であり、図４（ｂ）は、図４（ａ）の模式的側面図である。なお、図４（ａ）においては、各部材を離して書いているが、これは説明のために離しており、実際には各部材は接続されている。また、電源部１８の図示は省略している。
また、本実施形態においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。

図４（ａ）および（ｂ）に示す面放出型電子源１０ｂは、第１の実施形態の面放出型電子源１０（図１参照）に比して、裏面電極５２が裏面補助電極５０上に形成されているとともに、裏面電極５２の構成が異なり、更に電源部１８が表面電極１２と裏面補助電極５０に接続されている点が異なり、それ以外の構成は、第１の実施形態の面放出型電子源１０の構成と同一であるため、その詳細な説明は省略する。

本実施形態において、裏面電極５２は、任意のパターンで設けられた導電体５４ａ、５４ｂ、５４ｃと、導電体５４ａ、５４ｂ、５４ｃ以外の部分に設けられた絶縁体５６とを有するものである。裏面電極５２は裏面補助電極５０の表面５０ａに接続されている。この導電体５４ａ、５４ｂ、５４ｃの構成は、導電性を有する金属、合金などであれば、特に限定されるものではない。また、絶縁体５６は、例えば、ＳｉＮまたはＳｉＯ_２である。

本実施形態においては、面放出型電子源１０ｂを、真空チャンバ内に導入し、表面電極１２をプラスにして、電源部１８から表面電極１２と裏面補助電極５０との間に電圧を印加した場合、裏面補助電極５０を介して裏面電極５２から電子が多数の量子細線２０から構成される電子通過層１６に注入され、電子が裏面電極１４と表面電極５２の電位差によって加速される。
この場合、電子通過層１６の量子細線２０を通過した電子ｅは、表面電極１２の表面１２ａ（電子放出面）に対して水平な成分を含む方向に散乱されることがないため、裏面電極５２に配置された導電体５４ａ、５４ｂ、５４ｃの形状で表される２次元パターン、そのままの形状を保った状態で、導電体５４ａ、５４ｂ、５４ｃと対応する表面電極１２の各領域５８ａ、５８ｂ、５８ｃから直進性が高いパターン化面電子線ｅ_ｐとして放出させることができる。このため、描画対象に所定のパターンを形成する場合、電子線による描画パターンの解像度を高めることができる。
しかも、従来、電子線をパターン化するために、表面電極の形状を変化させるか、または表面電極上にマスクを設けていたが、本実施形態においては、従来のように、表面電極の形状を変える必要がなく、また表面電極１２上にマスクを設置する必要もなく、構造を簡素化することができる。

なお、本実施形態においても、上記効果以外に第１の実施形態の面放出型電子源１０と同様の効果を得ることができることは言うまでもない。
また、本実施形態の面放出型電子源１０ｂの製造方法においても、裏面電極５２の製造方法が異なるだけで、他の工程は、第１の実施形態の面放出型電子源１０の製造方法と同様であるため、その詳細な説明は省略する。
なお、裏面電極５２は、例えば、半導体基板を用いて形成される。裏面電極５２に、半導体基板を用いた場合には、導電体５４ａ、５４ｂ、５４ｃとなる部分に、導電性が発現する程度の量の不純物を添加することにより作製される。
また、裏面電極５２は、例えば、絶縁性基板を用いて形成される。裏面電極５２に、絶縁性基板を用いた場合には、導電体５４ａ、５４ｂ、５４ｃとなる部分に、金属または合金などの導電性を有する材料を積層することにより作製される。

また、本発明の第３の実施形態においては、図５（ａ）および（ｂ）に示す面放出型電子源１０ｃのように、裏面補助電極５０に基板６０を設ける構成としてもよい。
この場合においても、面放出型電子源１０ｃは、裏面電極５２の形状を任意の２次元パターンとし、導電体５４ａ、５４ｂ、５４ｃのない部分に絶縁体を設ける。さらに、裏面電極５２と基板６０の間に裏面補助電極５０を設ける。裏面補助電極５０と裏面電極５２は電気的に接触している。裏面補助電極５０と表面電極１２間に電圧を加えると、裏面電極５２から注入された電子は、電子通過層１６の量子細線２０を通過するが、電子通過層１６においては、上述のように、電子放出面に対して水平な成分を含む方向に電子が散乱されないため、裏面電極５２の形状で表される２次元パターンが、そのままの形状を保ったまま、表面電極１２において、導電体５４ａ、５４ｂ、５４ｃと対応する各領域５８ａ、５８ｂ、５８ｃからパターン化面電子線ｅ_ｐとして放出される。
この本発明の第３の実施形態の変形例の面放出型電子源１０ｃにおいても、電子線をパターン化するために、表面電極の形状を変える必要がなく、また表面電極上にマスクを設置する必要もないため、面放出型電子源と露光対象の間にほぼ完全に一様な電界が形成され、電子線露光時の露光パターンの解像度を高めることができる。
なお、この場合においても、第１の実施形態の面放出型電子源１０と同様の効果を得ることができることは言うまでもない。

次に、本発明の第４の実施形態について説明する。
図６（ａ）は、本発明の第４の実施形態に係る面放出型電子源を示す模式的斜視図であり、図６（ｂ）は、図６（ａ）の模式的側面図である。なお、図６（ａ）においては、各部材を離して書いているが、これは説明のために離しており、実際には各部材は接続されている。また、電源部１８および層６６の図示は省略している。
また、本実施形態においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。

図６（ａ）および（ｂ）に示す面放出型電子源１０ｄは、第１の実施形態の面放出型電子源１０（図１参照）に比して、裏面電極１４が基板５０上に形成されている点、および表面電極６２の構成が異なり、さらに表面電極６２と量子細線２０との間に層６６が形成されている点が異なり、それ以外の構成は、第１の実施形態の面放出型電子源１０の構成と同一であるため、その詳細な説明は省略する。

本実施形態において、基板５０は、石英ガラスなどのガラス基板、半導体基板、プラスティック基板、および金属板等により構成されるものである。
図６（ｂ）に示すように、表面電極６２は、量子細線２０と整合する位置に、凸部６４が形成されている点が、第１の実施形態の表面電極１２と異なり、それ以外の構成は、第１の実施形態の表面電極１２と同様の構成であるため、その詳細な説明は省略する。

また、層６６は、表面電極６２と電子通過層１６の量子細線２０との間に形成されるものであり、半導体または絶縁体により構成されるものである。層６６は、表面電極６２の凸部６４と整合する凹部６８が形成されており、凸部６４が凹部６８に嵌合されている。
本実施形態の面放出型電子源１０ｄにおいては、電源部１８が、表面電極６２および裏面電極１４に接続されている。表面電極６２をプラスとして、電源部１８により、表面電極６２および裏面電極１４に電圧が印加されると、電子通過層１６の各量子細線２０で電子ｅが加速されて、表面電極６２の表面６２ａから電子ｅが放出される。

ここで、図７（ａ）は、本発明の第４の実施形態の面放射型電子源の動作を説明するための模式的部分拡大図であり、（ｂ）は、縦軸に電子のエネルギをとり、横軸に位置をとって、本発明の第４の実施形態の面放射型電子源の動作を説明するためのエネルギーバンド図である。
なお、図７（ｂ）に示すエネルギーバンド図において示す参照符号Ｄ_６２は、表面電極６２に相当する領域を示すものであり、参照符号Ｄ_６８は、量子細線２０と凸部６４との間の凹部６８に相当する領域を示すものであり、参照符号Ｄ_２０は、電子通過層１６の量子細線２０に相当する領域を示すものである。

また、本実施形態においては、図７（ｂ）に示すように、量子細線２０が金属の場合には、その金属のフェルミ準位から測った真空準位のエネルギＥ_０、量子細線２０が半導体または絶縁体の場合は、その半導体または絶縁体の伝導帯の底から測った真空準位のエネルギＥ_１に対し、凹部６８を構成する絶縁体または半導体の伝導帯の底から測った真空準位のエネルギＥ_２が、Ｅ_２＜Ｅ_０またはＥ_２＜Ｅ_１となっている凹部６８を、量子細線２０と表面電極６２の間に設けることにより、量子細線２０から、表面電極６２に向かって運動する電子ｅの方向を収束させ、表面電極６２から真空中に電子ｅが放出された後の電子ｅの方向を表面電極６２に対してほぼ垂直になるように調整することができる。

量子細線２０において、真空準位のエネルギＥ_０まで加速された電子の電子波の波長は、凹部６８に注入されるとその波長が伸びる。このため、量子細線２０の先端部２０ｂから、表面電極６２に向かって運動する電子ｅが、表面電極６２に垂直な方向から外側に拡がって放出される電子ｅ_ａである場合、電子ｅ_ａは、凹部６８を通過することによって表面電極６２に垂直な方向に収束され、収束された電子ｅ_ｃが得られる。
なお、収束の程度は、絶縁体または半導体の伝導帯の底から測った真空準位のエネルギＥ_２の値、または凹部６８の曲率、もしくは凹部の厚さを変えることにより調整することができる。また、層６６と量子細線２０の間の電位差、または凸部６４と層６６との間の電位差を調整することにより、電子ｅの収束の程度を変化させることができる。

例えば、表面電極６２側についても凹面形状とすると、表面電極６２を構成する材料が金属の場合は、その金属のフェルミ準位から測った真空準位のエネルギＥ_３、表面電極６２を構成する材料が半導体の場合は、その半導体の伝導帯の底から測った真空準位のエネルギＥ_４に対し、Ｅ_２＜Ｅ_３、またはＥ_２＜Ｅ_４とすることにより、さらに、電子の収束を強めることができ、表面電極６２の表面６２ａから放出される電子ｅの直進性を、第１の実施形態に比して、更に高くすることができる。

本実施形態においては、面放出型電子源１０ｄを、真空チャンバ内に導入し、表面電極６２をプラスとして、電源部１８により、表面電極６２と裏面電極１４との間に電位差を加えるとき、裏面電極１４から電子が多数の量子細線２０から構成される電子通過層１６に注入され、電子が裏面電極１４と表面電極６２の電位差によって加速される。電子通過層１６で、表面電極６２の仕事関数と等しいエネルギを獲得すると、表面電極６２の表面６２ａから電子が放出される。この電子放出時に、凹レンズ形状の凹部６８の構造によって電子ｅが表面電極１２に対して水平方向に運動成分を持たないように電子線が収束される。
これにより、本実施形態においては、第１の実施形態の面放出型電子源１０に比して、直進性が更に高い電子線を用いて、高い解像度でパターン描画を等倍で一括に行うことができる。加えて、面放出型電子源１０ｄの表面電極６２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。なお、本実施形態の面放出型電子源１０ｄを用いることにより、描画領域が大きい場合でも、直進性が更に高い電子線を用いたパターン描画を等倍で一括に、しかも高い解像度で行うことができることは言うまでもない。

また、本実施形態においては、表面電極６２に凸部６４を形成し、凹部６８に充填されている構成としたが、本発明は、これに限定されるものではない。例えば、凸部を設けることなく、表面電極６２を薄くすることにより、表面電極６２の表面の形状が局所的に凹んだものとなっていてもよい。

次に、本実施形態の面放出型電子源１０ｄの製造方法について説明する。
本実施形態においては、電子通過層１６を形成する工程までは、第１の実施形態と同様の工程であるため、その詳細な説明は省略する。
本実施形態においては、例えば、石英ガラスからなる基板５０に、厚さが３００ｎｍのタングステンの薄膜を形成し裏面電極１４を得る。この裏面電極１４の表面１４ａに電子通過層１６が形成されている。
この電子通過層１６は、量子細線２０として、例えば、シリコン細線を用いるものであり、図６（ｂ）に示すように、各量子細線２０とそれに隣接する量子細線２０の間隙ｓは、例えば、１ｎｍである。また、各量子細線２０の太さｄは、最も太いところで、１０ｎｍである。

また、電子通過層１６は、シリコン粒で埋め尽くされた第１層目が形成され、更にシリコン粒を１層目のシリコン粒上で成長させる。このシリコン粒の成長を繰返し行い、例えば、１０層シリコン粒を成長させる。これにより、直列に積み重なったシリコン粒によってシリコン細線、すなわち、量子細線が形成される。

シリコン粒を第１０層形成した後、すなわち、電子通過層１６を形成した後、シリコン細線間に存在するシリコン酸化膜を、ＨＦ水溶液を用いたウェットエッチングにより除去する。この時点で多数の直径約３ｎｍの細線状シリコンが分離して並立した構造を得る。
各量子細線（シリコン細線）の上部先端は半球状である。
次に、量子細線（シリコン細線）の上部先端の表面に、酸素プラズマ照射を行い、厚さ約１ｎｍの酸化膜を形成する。このとき、各量子細線（シリコン細線）の間は、上部先端のみ酸化膜で充填される。

次に、最表面のシリコン酸化膜のみをＣＦ_４ガスによる反応性イオンエッチングにより除去する。この時、シリコン細線間の酸化膜は除去しないようにしておく。
次に、例えば、ＳｉＨ_４ガスを導入し、その熱分解によるシリコン粒の成長がシリコン粒上で生じる。このとき、成長させるシリコン粒の直径は約３ｎｍである。
シリコン粒の成長後、シリコン粒表面を、酸素プラズマ照射を行うことにより酸化する。このとき、電子通過層１６を形成するときの酸化条件よりも長い時間、酸素プラズマ照射を行い、先に形成されているシリコン細線の上端とシリコン粒の間に厚さが約２ｎｍのシリコン酸化膜を形成する。したがって、本実施形態の製造方法により、形成されたシリコン粒は、量子細線とは連結していない。

次に、電子通過層１６の表面がシリコン粒で埋め尽くされた時点で、最表面のシリコン酸化膜をＣＦ_４ガスによる反応性イオンエッチングにより、上述のようにシリコン粒間のシリコン酸化膜まで除去しないように除去する。なお、シリコン酸化膜上で成長したシリコン粒の核は、この反応性イオンエッチングプロセスにより、シリコン酸化膜とともに除去される。これにより、電子通過層１６の表面にはシリコン粒の最上部が露出した構造が形成される。このようにして、シリコン粒とシリコン細線上端の間に、両側がほぼ球面の凹レンズ形状の凹部を有する層６６（酸化層）が形成される。

次に、シリコン粒を、ＣＣｌ_４ガスによる反応性エッチングにより除去する。この後、凹レンズ形状の凹部が形成された層６６の上部に、真空蒸着法により金の薄膜を１０ｎｍ厚で形成して表面電極１２とする。このとき、加熱を行いながら真空蒸着を行い、凹レンズ形状の凹部６８に金が充填されるようにする。このようにして、図６（ａ）および（ｂ）に示す面放出型電子源１０ｄが形成される。

本実施形態の面放出型電子源１０ｄにおいては、例えば、面放出型電子源１０ｄから放出された電子を５０ｋＶの電圧で加速し、電子線レジストＰＭＭＡ（ポリメチルメタクリレート）を塗布した半導体ウエハに、電子線で描画したときの解像度は、約５ｎｍが可能となる。

次に、本発明の第５の実施形態について説明する。
図８（ａ）は、本発明の第５の実施形態に係る面放出型電子源を示す模式的斜視図であり、（ｂ）は、図８（ａ）の要部を拡大して示す模式的断面図である。
なお、図８（ａ）においては、各部材を離して書いているが、これは説明のために離しており、実際には各部材は接続されている。
また、本実施形態においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。

図８（ａ）および（ｂ）に示す面放出型電子源１０ｅは、第１の実施形態の面放出型電子源１０（図１参照）に比して、第１の実施形態の面放出型電子源１０（図１参照）の表面電極１２の表面１２ａに多孔部材７２、第１の面電極７６および第２の面電極７９が設けられたものである点が異なり、それ以外の構成は、第１の実施形態の面放出型電子源１０の構成と同一であるため、その詳細な説明は省略する。

本実施形態においては、図８（ａ）に示すように、多孔部材７２は、一方の端部の第１の開口部７４ａよりも他方の端部の第２の開口部７４ｂが広く、第１の開口部７４ａから第２の開口部７４ｂに向うに連れて単調に径が大きくなっている電子走行管（管状部材）７４が複数束ねられて構成されたものである。この電子走行管７４は、例えば、半導体または絶縁体からなるものである。

多孔部材７２は、第１の開口部７４ａを表面電極１２の表面１２ａに向けて、表面電極１２の表面１２ａに設けられている。
また、第１の面電極７６は、多孔部材７２と、多孔部材７２の第２の開口部７４ｂ側で接続されたものである。この第１の面電極７６は、平面状のものであり、多孔部材７２の電子走行管７４の第２の開口部７４ｂと整合する位置に、開口部７８が形成されている。この第１の面電極７６には、例えば、金属、半導体、炭素、または炭素化合物を用いることができる。
なお、第１の面電極７６は、多孔部材７２の電子走行管７４内で加速された電子を、その表面７６ａから放出することができるものであれば、開口部７８は、必ずしも形成される必要はない。

また、第２の面電極７９は、平面状のものであり、電子走行管７４が挿通される開口部７９ａが複数形成されている。この第２の面電極７９の各開口部７９ａに、電子走行管７４が挿通されており、第２の面電極７９は、多孔部材７２の中に設けられている。
第２の面電極７９には、第１の面電極７６と同様に、例えば、金属、半導体、炭素、または炭素化合物を用いることができる。

さらに、本実施形態においては、面放出型電子源１０の表面電極１２と、第１の面電極７６との間に電界（電位差）を加える第１電界印加部７７ａおよび第２電界印加部７７ｂを有する。この第１電界印加部７７ａおよび第２電界印加部７７ｂは、例えば、電源部１８と同様の構成を有するものである。
なお、本実施形態においては、第１電界印加部７７ａおよび第２電界印加部７７ｂの２つの電界印加部を設ける構成としたが、本発明は、これに限定されるものではなく、電界印加部は、少なくとも１つ設ければよい。

本実施形態においては、面放出型電子源１０ｅを真空中に配置し、面放出型電子源１０の表面電極１２と第１の面電極７６との間に第１電界印加部７７ａにより電界（電位差）を加え、さらに、面放出型電子源１０の表面電極１２と第２の面電極７９との間に第２電界印加部７７ｂにより電界（電位差）を加え、図８（ｂ）に示すように、面放出型電子源１０ｅから電子ｅを電子走行管７４内に放出させて、電子走行管７４の内面７５で反射させることにより、電子の運動方向を、第１の面電極７６の表面７６ａに対して略垂直方向に収束させることができる。
また、本実施形態においては、電子走行管７４の内面７５に、導電性膜を形成し、この導電性膜を第１の面電極７６または第２の面電極７９に接続してもよい。これにより、内面７５に電子ｅが付着した場合などに起きるチャージアップを抑制することができる。

ここで、各電子走行管７４が配列される間隔ｗは、電子走行管７４を通過する電子の運動エネルギによって制約される。例えば、電子線露光の解像度を高めるために、電子走行管７４の間隔をナノメートルオーダまで狭めると、真空準位よりも高いエネルギを持って運動する電子は、電子走行管７４を構成する絶縁体または半導体内に侵入した後、隣接する電子走行管７４内の真空空間まで通り抜ける可能性がある。このような条件下では、第１の面電極７６から放出される電子に十分な直進性が得られず、電子線露光の解像度が悪化する虞がある。
そこで、電子走行管７４においては、隣接する２つの電子走行管７４の間隔ｗが、電子走行管７４を構成する絶縁体または半導体の電子の吸収係数μに対して、ｗ＞１／μとなるように設定する。ここで、吸収係数μは、電子の速度の２乗にほぼ反比例するものである。

なお、多孔部材７２は、例えば、半導体基板を陽極酸化することによって得られる多孔質構造を用いることができ、この多孔質構造の孔が、それぞれ電子走行管７４となる。
また、多孔部材７２は、例えば、反応性イオンエッチング法を用いて、半導体基板、石英基板またはプラスティック基板に多数の貫通孔を作製したものを用いることもできる。これらの多数の貫通孔が、それぞれ電子走行管７４となる。
本実施形態においては、電子走行管７４の第２の開口部７４ｂの径により、面放出型電子源１０ｅの分解能が決定される。

本実施形態においては、面放出型電子源１０ｅを真空中に配置し、面放出型電子部（第１の実施形態の面放出型電子源１０）から電子ｅを電子走行管７４内の真空中に放出させた場合、この電子ｅを、電子走行管７４の内面７５で反射させることにより、電子ｅの運動方向を第１の面電極７６の表面７６ａに対して略垂直な方向に収束させて外部に電子ｅを放出させることができる。

本実施形態においては、第２の面電極７９を設ける構成としたが、本発明は、これに限定されるものではない。例えば、電子走行管７４毎に、電子ｅの運動方向の制御を独立して行うようにしてもよい。
この場合、本実施形態の第２の面電極７９に代えて、図９（ａ）に示す本実施形態の第１の変形例のように、電子走行管７４毎に、この電子走行管７４を囲むリング状の電極９５を設け、更に、この電極９５と表面電極１２との間に電位差を与えるための第２電界印加部９６を設ける。
なお、図９（ａ）は、要部だけを示しており、第１の面電極７６、第１電界印加部７７ａおよび面放出型電子源１０の図示は省略している。また、図９（ａ）においては、第２電界印加部９６については、一部図示を省略しているため、電子走行管７４を６つ示し、第２電界印加部９６は３つしか示していない。図９（ａ）において、第２電界印加部９６が接続されていない電子走行管７４についても、第２電界印加部９６が図示されていないだけであり、第２電界印加部９６と接続されていることは言うまでもない。

各電極９５は、それぞれ電子走行管７４を囲むものであるため、多孔部材７２内に設けられる。
各電極９５には、例えば、金属、半導体、炭素または炭素化合物を用いることができる。また、電子走行管７４は、例えば、絶縁体、または半導体により構成する。

第２電界印加部９６は、１つの電極９５に、１つの電界印加ユニット９７を有するものであり、この電界印加ユニット９７は、電極９５と、表面電極１２とに接続されている。
電界印加ユニット９７は、電界印加素子９７ａと、コンデサ９７ｂとを有する。このコンデンサ９７ｂは、電界印加素子９７ａに並列に接続されている。
コンデンサ９７ｂは、電気的容量として設けられたものであり、本発明においては、電気的容量として機能するものであればよく、コンデンサ９７ｂに限定されるものではない。
また、電界印加素子９７ａは、電極９５と、表面電極１２とに電位差を与えるものであり、例えば、電源部１８と同様の構成を有するものである。また、コンデンサ９７ｂ（電気的容量）により、各電極９５と表面電極１２との間の電位差が保持される。

本変形例においては、電子走行管７４毎に、電極９５が設けられており、各電極９５に１つの電界印加ユニット９７が設けられているため、電子走行管７４においては、互いに独立して電極９５と表面電極１２との電位差を与えることができる。このため、本実施形態の第２の面電極７９を設ける構成に比して、各電子走行管７４における電子ｅの運動方向を互いに独立して制御することができ、第１の面電極７６の表面７６ａに対して略垂直な方向に、より一層収束させて外部に電子ｅを放出させることができる。

また、本実施形態においては、電子走行管７４毎に、電子ｅの運動方向の制御を独立して行うために、図９（ａ）に示す第１の変形例以外に、図９（ｂ）に示す本実施形態の第２の変形例のように、電子走行管７４を囲むリング状の電極９５（第２の電極）を設け、更に、この電極９５と表面電極１２との間に電位差を与えるための第２電界印加部９６ａを設ける構成でもよい。
この場合、電極９５および電子走行管７４の構成および組成は、第１の変形例と同様である。
なお、図９（ｂ）には、説明のために、電子走行管７４を１つだけ示しているが、多孔部材７２において、電子走行管７４が複数形成されていることは言うまでもなく、各電子走行管７４に電極９５が設けられていることも言うまでもない。

第２電界印加部９６ａは、抵抗９８ａと、ＦＥＴ９８ｂと、コンデンサ９８ｃとからなる素子ユニット９８を有し、さらに電極９５と表面電極１２との間に電位差を与える電源部９９（第２の電源部）とを有する。各電極９５に素子ユニット９８が１つ設けられている。また、電源部９９は、複数の電極９５に対して１つ設けられており、各電極９５に電源部９９が接続されている。
この電源部９９は、電極９５と表面電極１２との間に電位差を与えるものであり、例えば、電源部１８と同様の構成を有するものである。
素子ユニット９８は、抵抗９８ａとＦＥＴ９８ｂとが直列に接続されており、コンデンサ９８ｃがＦＥＴ９８ｂに並列に接続されている。この素子ユニット９８は、電極９５と表面電極１２との間の電位差を制御するためのものであり、ＦＥＴ９８ｂは、端子９８ｄを介して、制御回路９８ｅ（制御部）に接続されている。この制御回路９８ｅも、複数の電極９５に対して１つ設けられているものである。
制御回路９８ｅから各ＦＥＴ９８ｂの端子９８ｄに入力される信号（例えば、所定の印加電圧）により、各ＦＥＴ９８ｂを導通状態、非導通状態、または電気抵抗が高い半導通状態とすることができ、各電極９５と表面電極１２との間の電位差が制御される。ここで、半導通状態とは、導通状態と非導通状態との中間状態であり、電気抵抗は高いが電流が流れる状態のことである。

制御回路９８ｅは、各電子走行管７４における電子ｅの放出量と、電子線の収束の強さを制御するためのものであり、各ＦＥＴ９８ｂの導通を制御するものである。この制御回路９８ｅは、例えば、露光されるパターンの各部分に対応して、各ＦＥＴ９８ｂの導通を制御して、電子線による電流密度を連続量として変化させることができる。
このため、本変形例においては、電子線露光において、周辺パターンの有無、またはパターンのサイズにより、パターン寸法が変動してしまうという近接効果が生じた場合でも、露光するパターンに応じて、電子線による電流密度を変化させることにより、近接効果を抑制することができる。

また、素子ユニット９８においても、コンデンサ９８ｃ（電気的容量）により、各電極９５と表面電極１２との間の電位差が保持される。
なお、コンデンサ９８ｃは、電気的容量として設けられたものであり、本発明においては、電気的容量として機能するものであればよく、コンデンサ９８ｃに限定されるものではない。

本変形例においては、電源部９９により、電極９５と表面電極１２との間の電位差を与えた状態で、制御回路９８ｅによる各ＦＥＴ９８ｂの端子９８ｄから入力される信号により、ＦＥＴ９８ｂの導通状態が変わり、各電極９５と表面電極１２との間の電位差が制御される。
本変形例においても、電子走行管７４毎に、電極９５が設けられており、各電極９５に１つの電界印加ユニット９７が設けられているため、電子走行管７４においては、互いに独立して電極９５と表面電極１２との電位差を与えることができる。このため、本実施形態の第２の面電極７９を設ける構成に比して、各電子走行管７４における電子ｅの運動方向を互いに独立して制御することができ、第１の面電極７６の表面７６ａに対して略垂直な方向により一層収束させて外部に電子ｅを放出させることができる。
ここで、２次元に配列された多数の電子走行管を要素とする２次元マトリクスを考え、各行のそれぞれに、電圧を印加する電源部９９を１つずつ接続し、また、各列のそれぞれに、その列の電子走行管７４に接続されたＦＥＴ９８ｂの全てを同時に制御する制御回路を１つずつ接続することによって、２次元のアクティブマトリクス構造を構成することもできる。なお、本実施形態で説明する電源部９９は、コンデンサ９８ｃにおいて、電位を保持するときには、高抵抗になるようにして、コンデンサ９８ｃの放電を防止する。

以上のように、本実施形態、ならびに本実施形態の第１の変形例および第２の変形例においては、多孔部材７２を設けることにより、第１の実施形態の面放出型電子源１０に比して、直進性が更に高い電子線を用いて、高い解像度でパターン描画を等倍で一括に行うことができる。加えて、面放出型電子源１０ｅの表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。なお、本実施形態の面放出型電子源１０ｅを用いることにより、描画領域が大きい場合でも、直進性が更に高い電子線を用いたパターン描画を等倍で一括に、しかも高い解像度で行うことができることは言うまでもない。

なお、本実施形態、ならびに本実施形態の第１の変形例および第２の変形例においては、面放出型電子源部として、第１の実施形態の面放出型電子源１０を用いることを例にしたが、本発明は、これに限定されるものではなく、上記第２の実施形態の面放出型電子源１０ａ、第３の実施形態の面放出型電子源１０ｂ、およびその変形例の面放出型電子源１０ｃを用いることができる。

次に、本発明の第６の実施形態について説明する。
図１０（ａ）は、本発明の第６の実施形態に係る面放出型電子源を示す模式的斜視図であり、（ｂ）は、本発明の第６の実施形態に係る面放出型電子源の構成を示すブロック図である。
また、図１１（ａ）は、図１０（ａ）に示す本発明の第６の実施形態に係る面放出型電子源の裏面電極の拡大図であり、（ｂ）は、図１１（ａ）に示す裏面電極の要部拡大図であり、（ｃ）は、図１１（ａ）に示す裏面電極の要部部分断面図である。
また、本実施形態においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。

図１０（ａ）に示す本実施形態の面放出型電子源１０ｆは、第１の実施形態の面放出型電子源１０（図１参照）に比して、裏面電極１００がアクティブマトリクス構造である点が異なり、さらには、図１０（ｂ）に示すように、裏面電極１００を駆動するために、第１の制御回路１１２、第２の制御回路１１４、およびパターン生成部１１６を有する点が異なり、それ以外の構成は、第１の実施形態の面放出型電子源１０（図１参照）と同様であるため、その詳細な説明は省略する。なお、第１の制御回路１１２、第２の制御回路１１４、およびパターン生成部１１６により本発明のスイッチ制御部が構成される。
本実施形態の面放出型電子源１０ｆにおいては、電子通過層１６の量子細線２０のうち、任意の量子細線２０から電子ｅを放出させることができ、所定の２次元パターンで電子線を放出することができるものである。
なお、本実施形態の面放出型電子源１０ｆは、第３の実施形態の面放出型電子源１０ｂ（図４（ａ）および（ｂ）参照）のように、照射される電子線のパターンが固定されているものではない。

裏面電極１００は、アクティブマトリクス構造を有するものであり、例えば、１つの量子細線２０に接続されるとともに、導通状態、非導通状態または電気抵抗が高い半導通状態にすることができるスイッチ素子１０２を有するものである。ここで、電気抵抗が高い半導通状態とは、導通状態と非導通状態との中間状態であり、電気抵抗は高いが電流が流れる状態のことである。
この裏面電極１００は、スイッチ素子１０２の導通状態により、局所的に導電体、絶縁体または抵抗体として振舞うものとなる。
本実施形態の面放出型電子源１０ｆにおいては、図１１（ａ）に示すように、スイッチ素子１０２と、スイッチ素子１０２を駆動する第１の制御電極Ｙ１〜Ｙ４と、スイッチ素子１０２を駆動する第２の制御電極Ｘ１〜Ｘ４とを有する。

なお、本実施形態の面放出型電子源１０ｆにおいては、量子細線２０が、縦方向Ｌ_１、横方向Ｌ_２に、それぞれ４本ずつ合計１６本、格子状に配置されたものを例に説明する。なお、本実施形態において、スイッチ素子１０２は１６個、第１の制御電極Ｙ１〜Ｙ４は４本、第２の制御電極Ｘ１〜Ｘ４は、４本有する構成であるが、これらの数も、これに限定されるものではない。
なお、本実施形態においては、１つの量子細線２０にスイッチ素子１０２が設けられる構成としたが、本発明は、これに限定されるものではない。例えば、描画する画像の解像度に応じて、複数の量子細線２０について、１つのスイッチ素子１０２を設ける構成とすることもできる。

スイッチ素子１０２は、フローティングゲート構造のトランジスタである。各スイッチ素子１０２の構成は、全て同じであるため、１つについてのみ説明する。
スイッチ素子１０２は、導通状態または非導通状態にすることができるものであり、これにより各量子細線２０に対して電圧のオンオフが制御される。
このスイッチ素子１０２は、例えば、両端部にそれぞれソース部１０４ａおよびドレイン部１０４ｂが形成される四角柱状の半導体１０４と、ソース１０４ａとドレイン１０４ｂ間の導通を制御するためのゲート部１０６とを有する。

ソース部１０４ａおよびドレイン部１０４ｂは、それぞれ、半導体１０４に、適正な濃度で不純物をドープすることにより形成されたものである。
ゲート部１０６は、例えば、中心部に、開口の形状が四角の開口部１０８ａが形成された平板状の絶縁体１０８と、この絶縁体１０８の内部に、開口部１０８ａを囲むように設けられた枠状の導電体からなるフローティングゲート１１０とを有する。
スイッチ素子１０２においては、ゲート部１０６の開口部１０８ａに、四角柱状の半導体１０４が挿通されている。
また、スイッチ素子１０２においては、半導体１０４のソース部１０４ａに第１の制御電極Ｙ１が接続されている。また、ゲート部１０６の絶縁体１０８の表面１０８ｂに第２の制御電極Ｘ１が接続されている。
半導体１０４のドレイン部１０４ｂは、量子細線２０の表面電極１２側の先端部２０ａ（図１０（ａ）参照）の反対側の後端部２０ｃに接続されている。

スイッチング素子１０２においては、第１の制御電極Ｙ１を介してソース部１０４ａに所定の電圧が印加され、さらには第２の制御電極Ｘ１を介して所定の電圧が印加されることにより、ゲート部１０６のフローティングゲート１１０に電荷が注入され、ソース１０４ａとドレイン１０４ｂ間が導通する。すなわち、スイッチ素子１０２が導通状態または半導通状態となる。本実施形態のスイッチ素子１０２は、フローティングゲート１１０を有するため、一度導通状態または半導通状態になると、その状態が、フローティングゲート１１０から電荷が抜かれるまで維持される。
なお、スイッチング素子１０２としては、ゲート部１０６のフローティングゲート１１０の電荷を抜き取ることにより、ソース１０４ａとドレイン１０４ｂ間が導通するものであってもよい。

本実施形態においては、縦方向Ｌ_１において、同じ行に配置されたスイッチング素子１０２には、各ソース部１０４ａに第１の制御電極Ｙ１が接続されている。同様に、第１の制御電極Ｙ２、第１の制御電極Ｙ３、および第１の制御電極Ｙ４においても、縦方向Ｌ_１における同じ行に配置された各スイッチング素子１０２の各ソース部１０４ａに接続されている。
第１の制御電極Ｙ１〜Ｙ４は、第１の制御回路１１２に接続されている。第１の制御回路１１２は、各第１の制御電極Ｙ１〜Ｙ４のいずれかに任意に、所定の電圧を印加することができるものである。

また、本実施形態においては、横方向Ｌ_２において、同じ列に配置されたスイッチング素子１０２について、各ゲート部１０６の絶縁体１０８の表面１０８ｂに第２の制御電極Ｘ１が接続されている。同様に、第２の制御電極Ｘ２、第２の制御電極Ｘ３、および第２の制御電極Ｘ４においても、横方向Ｌ_２の同じ列に配置された各スイッチング素子１０２の各ゲート部１０６の絶縁体１０８の表面１０８ｂに接続されている。
第２の制御電極Ｘ１〜Ｘ４は、第２の制御回路１１４に接続されている。第２の制御回路１１４は、各第２の制御電極Ｘ１〜Ｘ４のいずれかに任意に、所定の電圧を印加することができるものである。

本実施形態においては、例えば、格子状に配置された各スイッチ素子１０２について、接続された各第１の制御電極Ｙ１〜Ｙ４および各第２の制御電極Ｘ１〜Ｘ４の組を座標（Ｘｎ、Ｙｎ）とすることができる。なお、ｎは、整数である。
第１の制御回路１１２および第２の制御回路１１４により、表面電極１２の表面１２ａから電子ｅを放出させる領域に相当する領域におけるスイッチ素子１０２に所定の電圧を印加して導通状態にすることができる。これにより、裏面電極１００は、局所的に導通体または絶縁体として振舞い、量子細線２０の導通が制御される。

また、第１の制御回路１１２および第２の制御回路１１４にパターン生成部１１６に接続されている。
パターン生成部１１６は、表面電極１２表面１２ａから出射させる電子線のパターンに基づいて、座標を選択し、第１の制御電極Ｙ１〜Ｙ４のいずれかから所定の電圧を印加させるかを選択し、選択された第１の制御電極Ｙ１〜Ｙ４に所定の電圧を印加させることを指示する指示信号を第１の制御回路１１２に出力する。
また、パターン生成部１１６は、第２の制御電極Ｘ１〜Ｘ４についても、第２の制御電極Ｘ１〜Ｘ４のいずれかから所定の電圧を印加させるかを選択し、選択された第２の制御電極Ｘ１〜Ｘ４に所定の電圧を印加させることを指示する指示信号を第２の制御回路１１４に出力する。
このように、パターン生成部１１６により、裏面電極１００のスイッチ素子１０２を所定の２次元パターンで導通状態とすることができる。本実施形態においては、第３の実施形態に示す導電体５４ａ、５４ｂ、５４ｃの領域を形成することができる。

第１の制御回路１１２および第２の制御回路１１４は、パターン生成部１１６からの指示信号に基づいて、選択された第１の制御電極Ｙ１〜Ｙ４、および選択された第２の制御電極Ｘ１〜Ｘ４を介して、所定の電圧をスイッチ素子１０２に印加させる。
また、本実施形態においては、電源部１８は、表面電極１２と第１の制御電極Ｙ１〜Ｙ４に接続されており、この電源部１８は、量子細線２０に対して、スイッチ素子１０２を介して接続されている。
電源部１８により所定の電圧が印加されると、いずれかの第１の制御電極Ｙ１〜Ｙ４から、選択されたスイッチ素子１０２に所定の電圧が印加されて、選択された量子細線２０に電子が注入されて、電子が加速されて、所定のパターンに対応した電子線をパターン化面電子線として、表面電極１２から放出させる。

本実施形態においては、表面電極１２から外部に放出される電子線のパターンに基づいて、パターン生成部１１６において、電子を放出させる量子細線２０が選択され、この量子細線２０から電子を放出させるために、パターンに応じて、導通状態にするスイッチ素子１０２が選択される。そして、選択されたスイッチ素子１０２の座標に基づいて、第１の制御電極Ｙ１〜Ｙ４のいずれかに第１の制御回路１１２により電圧を印加させるかが選択されるとともに、第２の制御電極Ｘ１〜Ｘ４のいずれかに第２の制御回路１１４により電圧を印加させるかが選択される。

次に、第１の制御回路１１２および第２の制御回路１１４から所定の電圧を、選択された第１の制御電極Ｙ１〜Ｙ４および選択された第２の制御電極Ｘ１〜Ｘ４に印加する。このとき、電源部１８もスイッチ素子１０２と表面電極１２との間に電位差を与えるために、所定の電圧が、選択された第１の制御電極Ｙ１〜Ｙ４に印加される。これにより、表面電極１２の表面１２ａから電子ｅを放出させる領域、すなわち、所定の２次元パターンに応じて表面電極１２の表面１２ａから電子ｅを放出させることができる。
以上のように、本実施形態においては、第３の実施形態のように、パターンが固定されたものでなく、スイッチ素子１０２の導通状態と非導通状態とにより、電子ｅの放出位置を変えて、電子線のパターンを変えることができる。

また、本実施形態においては、スイッチ素子１０２を、導通状態および非導通状態以外に半導通状態とすることができるため、電子ｅの放出量を連続的に変化させることができる。すなわち、スイッチ素子１０２の導通を導通状態、非導通状態または半導通状態とすることにより、電子ｅの放出量を連続量として変化させることができる。
これにより、本実施形態においては、電子ｅの放出量を連続的に変化させることができるため、露光されるパターンに、上述の近接効果が生じても、露光されるパターンの各部分に対応して、電子線による電流密度を連続量として変化させることにより、露光されるパターンの近接効果を補正することができる。

また、本実施形態においては、面放出型電子源１０ｆを、真空チャンバ内に導入し、所定のパターンで描画するために、パターン生成部１１６により、第１の制御回路１１２および第２の制御回路１１４を介して、各スイッチ素子１０２を導通状態または非導通状態にする。
そして、表面電極１２をプラスにして、電源部１８から表面電極１２と裏面電極１００との間に電圧を印加した場合、導通状態であるスイッチ素子１０２から電子が量子細線２０に注入され、電子が裏面電極１００と表面電極１２の電位差によって加速される。
この場合、電子通過層１６の量子細線２０を通過した電子ｅは、表面電極１２の表面１２ａ（電子放出面）に対して水平な成分を含む方向に散乱されることがないため、選択されたスイッチ素子１０２、すなわち、選択された量子細線２０で表される２次元パターン、そのままの形状を保った状態で、選択された量子細線２０（スイッチ素子１０２）と対応する表面電極１２の各領域から直進性が高いパターン化面電子線として放出させることができる。このため、描画対象に所定のパターンを形成する場合、電子線による描画パターンの解像度を高めることができる。
しかも、従来、電子線をパターン化するために、表面電極の形状を変化させるか、または表面電極上にマスクを設けていたが、本実施形態においては、従来のように、表面電極の形状を変える必要がなく、また表面電極１２上にマスクを設置する必要もなく、構造を簡素化することができる。さらには、本実施形態においては、描画対象に応じて電子線のパターンを変えることもできる。

次に、本発明の第７の実施形態について説明する。
図１２は、本発明の第７の実施形態に係る面放出型電子源を示す模式図である。
なお、本実施形態においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図１２に示す面放出型電子源１０ｇは、第１の実施形態の面放出型電子源１０（図１参照）に比して、表面電極１２の表面１２ａ（電子放出面）に対して垂直な方向（以下、単に垂直な方向という）に、磁界を印加する磁界印加部１２０を有する点、表面電極１２の表面１２ａから放出される電子ｅの放出角を検出する電子放出角検出器１２６を有する点が異なり、それ以外の構成は、第１の実施形態の面放出型電子源１０の構成と同一であるため、その詳細な説明は省略する。また、上記垂直な方向は、第１の方向Ｘと平行である。

本実施形態の面放出型電子源１０ｇにおいて、磁界印加部１２０は、第１の磁界発生用コイル１２２ａと、第２の磁界発生用コイル１２２ｂと、磁界強度制御部１２４とを有する。
第１の磁界発生用コイル１２２ａは、ループ状に巻回されており、その開口部を裏面電極１４の表面１４ａに対向させて配置されている。また、第２の磁界発生用コイル１２２ｂは、ループ状に巻回されており、その開口部を表面電極１２の表面１２ａに対向して配置されている。これらの第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂは、磁界強度制御部１２４に接続されている。
この磁界強度制御部１２４は、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂに、所定の電流を印加するものであり、また、印加する電流の量を調整することができるものである。この磁界強度制御部１２４により、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂに所定の電流を印加することにより、垂直な方向に、磁界を発生させることができる。

電子放出角検出器１２６は、例えば、電磁界を極力遮蔽した半球状のケース１２６ａ内に、電子検出素子１２８が複数設けられている。また、このケース１２６の開口部を塞ぐように蓋１２６ｂが設けられており、この蓋１２６ｂには、開口１２６ｃが形成されている。複数の電子検出素子１２８は、それぞれ、電子を検出するものである。また、複数の電子検出素子１２８は、それぞれ、開口１２６ｃとの位置関係が予め設定されている。
電子放出角検出器１２６においては、開口１２６ｃから、電子がケース１２６ａの内部に進入し、電子検出素子１２８により電子が検出される。電子を検出した電子検出素子１２８の位置により、進入した電子の開口１２６ｃに対する角度βの情報を得ることができる。

また、電子放出角検出器１２６は、蓋１２６ｂを表面電極１２の表面１２ａに向けて配置されている。さらには、電子放出角検出器１２６は、表面電極１２の表面１２ａに対して退避可能に設けられている。このため、電子放出角検出器１２６は、電子の直進性を調べるとき、必要に応じて、表面電極１２の表面１２ａに対向する位置に進入させることができる。
この電子放出角検出器１２６により、表面電極１２の表面１２ａから放射される電子の直進性を調べることができる。
また、複数の電子検出素子１２８は、それぞれ、磁界強度制御部１２４に接続されている。後述するように、磁界強度制御部１２４は、電子検出素子１２８の電子の検出結果に応じて、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂに印加する電流を調節し、磁界の強さを調節するものである。

本実施形態においては、例えば、表面電極１２の表面１２ａに対向する位置に電子放出角検出器１２６を進入させた状態で、電源部１８により表面電極１２と裏面電極１４との間に直流電圧を印加する。このとき、表面電極１２の表面１２ａから放出される電子ｅの直進性を電子放出角検出器１２６により測定する。
この電子の直進性の結果に基づいて、磁界強度制御部１２４は、電子検出素子１２８の電子の検出結果に応じて、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂに印加する電流を調節する。印加電流を調節した後、再度、電子の直進性を電子放出角検出器１２６により測定し、その結果に応じて、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂに印加する電流を調節する。このようにして、本実施形態の電子源１０ｇは、放出される電子の直進性を更に高めることができる。

ここで、例えば、電子通過層１６を構成する量子細線２０が、製造過程における製造条件などにより、量子細線２０の延びる方向が表面電極１２の表面１２ａに対して、垂直ではない量子細線２１が形成されることがある。この量子細線２１から放出される電子ｅ_βは、表面電極１２の表面１２ａに対して、垂直（９０°）ではない角度で放出されることになる。すなわち、直進性が悪い電子が放出される。
本実施形態においては、磁界印加部１２０により、表面電極１２の表面１２ａに対して垂直な方向に磁界を印加する。この垂直磁界により、量子細線２１内で発生した電子ｅ_ｈは、量子細線２１の壁面に多数回衝突するため、移動度が低下する。これにより、表面電極１２の表面１２ａと平行な方向における電子の運動量成分を抑制することができるとともに、印加した垂直磁界によって、表面電極１２の表面１２ａから放出された電子の広がりを抑制することもできる。

さらに、上述のように、電子放出角検出器１２６により電子の直進性を測定し、この結果に応じて、磁界強度制御部１２４からの第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂに印加する電流を調節して、印加磁界の強度を調節する。この印加磁界の強度の調節を、所定の電子の直進性が得られるまで繰返し行うことにより、所望の電子線描画の解像度を得ることができる。このように、本実施形態の電子源１０ｇにおいては、垂直ではない量子細線２１が形成されていたとしても、放出される電子の直進性を高めることができ、所望の電子線描画の解像度を得ることができる。

なお、本実施形態においては、上述のこと以外に第１の実施形態と同様の効果を得ることができるのは、いうまでもない。
また、磁界を発生するための機構として、磁界印加部１２０は、表面電極１２、電子通過層１６および裏面電極１４を上下で、２つのコイル（第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂ）で挟む形態であるが、これに限定されるものではなく、表面電極１２と、この表面電極１２に対向して配置される露光対象物との間の空間に表面電極１２の表面１２ａに対して垂直、すなわち、第１の方向Ｘに、一様な磁界を発生させることができるものであればよい。このため、磁界印加部１２０には、超伝導磁石、永久磁石を用いることができる。

次に、本発明の第８の実施形態について説明する。
図１３は、本発明の第８の実施形態に係る面放出型電子源を示す模式図である。
なお、本実施形態においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図１３に示す面放出型電子源１０ｈは、第１の実施形態の面放出型電子源１０（図１参照）に比して、電源部１８がパルス電圧発生部１３４である点、表面電極１２の表面１２ａ（電子放出面）に対して垂直な方向に、磁界を印加する磁界印加部１２０ａを有する点、同期部１３６を有する点が異なり、それ以外の構成は、第１の実施形態の面放出型電子源１０の構成と同一であるため、その詳細な説明は省略する。

本実施形態の面放出型電子源１０ｈにおいて、磁界印加部１２０ａは、第１の磁界発生用コイル１２２ａと、第２の磁界発生用コイル１２２ｂと、パルス磁界発生部１３０と、外部電源１３２とを有する。
第１の磁界発生用コイル１２２ａは、ループ状に巻回されており、その開口部を裏面電極１４の表面１４ａに対向させて配置されている。また、第２の磁界発生用コイル１２２ｂは、ループ状に巻回されており、その開口部を表面電極１２の表面１２ａに対向して配置されている。これらの第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂは、パルス磁界発生部１３０に接続されており、このパルス磁界発生部（パルス磁界印加部）１３０は、外部電源１３２に接続されている。

また、パルス磁界発生部１３０は、例えば、コンデンサ（図示せず）、およびサイリスタ（図示せず）を有し、コンデンサ、サイリスタ、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂが直列に接続されている。これにより、磁界発生回路１３０のコンデンサと、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂとで直列回路が形成される。コンデンサは、外部電源１３２により充電される。
パルス磁界発生部１３０においては、コンデンサに充電を所定の時間行って、充電を停止する。そして、サイリスタをオン状態とする。これにより、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂにパルス電流が流れ、このとき、上述のコンデンサ、サイリスタ、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂにより構成される直列回路の共振周波数の逆数に相当する時間の間、垂直な方向にパルス磁界を発生させる。すなわち、電子通過層１６に対して、垂直な方向にパルス磁界を印加する。

パルス電圧発生回路１３４は、表面電極１２と裏面電極１４との間に、パルス電圧を印加させて、表面電極１２の表面１２ａから電子ｅを放出させるものである。
同期回路１３６は、パルス磁界発生部１３０と、パルス電圧発生回路１３４との動作のタイミングを調整するものである。この同期回路１３６により、パルス磁界発生部１３０を用いて磁界発生回路１３０のコンデンサと、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂとで形成される直列回路の共振周波数の逆数に相当する時間、垂直な方向にパルス磁界を発生させ、パルス電圧発生回路１３４を用いて、この逆数に相当する時間の間、すなわち、パルス磁界が発生している間、表面電極１２と裏面電極１４との間にパルス電圧を印加させる。これにより、電子放出が生じている間は、常に垂直磁界が印加されている状態となる。このため、本実施形態の面放出型電子源１０ｈにおいては、表面電極１２の表面１２ａから放出される電子のこの表面１２ａと平行な方向の広がりをナノメータオーダに抑制することができる。
また、上述のこと以外にも、本実施形態は、第１の実施形態の面放出型電子源１０と同様の効果が得られることはいうまでもない。
なお、本実施形態においては、パルス磁界を用いているため、１０〜１００Ｔ程度の比較的強い磁界を発生させることが可能である。

次に、本発明の第９の実施形態について説明する。
図１４は、本発明の第９の実施形態に係る面放出型電子源を示す模式図である。
なお、本実施形態においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図１４に示す面放出型電子源１０ｊは、第１の実施形態の面放出型電子源１０（図１参照）に比して、各量子細線２０の先端部２０ｂの表面に、導電性を有する電子吸収層１４０が形成さている点が異なり、それ以外の構成は、第１の実施形態の面放出型電子源１０の構成と同一であるため、その詳細な説明は省略する。

本実施形態の面放出型電子源１０ｊにおいて、電子吸収層１４０は、各量子細線２０の先端部２０ｂに形成され、表面電極１２に電気的に接続されている。
電子吸収層１４０は、電子ｅを真空準位のエネルギ以上に加速し、真空中に取り出す時に、量子細線２０中に存在するフォノンまたは構造欠陥などの散乱要因によって、電子ｅの運動方向が量子細線２０の伸びる方向（第１の方向Ｘ）に対して垂直な成分を持って隣綾する量子細線２０または表面電極１２の表面１２ａ（電子放出面）に向かって飛び出すことを防止するためのものである。この電子吸収層１４０により、放出電子の直進性を更に向上させることができる。このようなことから、表面電極１２の表面１２ａ側（電子放出面側）の先端部２０ｂの表面に、電子吸収層１４０を形成する。
電子吸収層１４０は、導電性を有する材料により形成され、例えば、アモルファスカーボン、アモルファスシリコンにより形成される。

ここで、量子細線２０が均一に形成されているならば、ある量子細線２０において電子が散乱され、電子放出が起きなかったとしても、時間積分すると、いずれの量子細線２０もほぼ同一の電子放出量が得られる。しかし、電子吸収層１４０中に電子を残留させると新たな電子の散乱要因となる可能性がある。本実施形態においては、導電性を有する電子吸収層１４０を、電子放出面を備える表面電極１２と電気的に接続させているため、帯電が防止される。
このように、本実施形態の面放出型電子源１０ｊにおいては、放出電子の直進性を、第１の実施形態の面放出型電子源１０に比して、向上させることができる。
なお、上述のこと以外にも、本実施形態は、第１の実施形態の面放出型電子源１０と同様の効果が得られることはいうまでもない。

次に、本発明の第１０の実施形態について説明する。
図１５は、本発明の第１０の実施形態に係る面放出型電子源を示す模式図である。
なお、本実施形態においては、図１２に示す第７の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図１５に示す面放出型電子源１１ａは、第７の実施形態の面放出型電子源１０ｇ（図１２参照）に比して、電子通過層１６の構成が異なり、それ以外の構成は、第７の実施形態の面放出型電子源１０ｇの構成と同一であるため、その詳細な説明は省略する。
本実施形態の面放出型電子源１１ａの電子通過層１６ａは、量子細線２０に代えて、表面が絶縁体薄膜１４２ｂで覆われた粒径がマイクロメートル以下の半導体微結晶１４２ａが、１層以上積層されたものにより構成されている。表面が絶縁体薄膜１４２ｂで覆われた半導体微結晶１４２ａの積層方向は、裏面電極１４から表面電極１２に向かう第１の方向Ｘである。この表面が絶縁体薄膜１４２ｂで覆われた半導体微結晶１４２ａの積層体が、表面電極１２と裏面電極の１４との間に挟まれている。絶縁体薄膜１４２ｂの膜厚は、半導体微結晶の粒径よりも小さい。

なお、表面が絶縁体薄膜１２４ｂで覆われた半導体微結晶１４２ａに限定されるものではなく、粒径がマイクロメートル以下の半導体微結晶であってもよい。
また、半導体微結晶には、シリコン、シリコン化合物、ガリウム砒素などを用いることができる。半導体微結晶を覆う絶縁体薄膜には、酸化シリコン、窒化シリコンなどを用いることができる。
本発明において、粒径がマイクロメートル以下とは、粒径が１ｎｍ〜１００ｎｍのことであり、量子閉じ込め効果が発現する大きさのことをいう。

本実施形態の面放出型電子源１１ａにおいては、電源部１８により、表面電極１２と裏面電極の１４との間に電圧が印加されると、半導体微結晶１４２から構成される電子通過層１６ａを電子ｅが強電界によって加速され、表面電極１２の表面１２ａ付近で電子ｅの運動エネルギが高くなり、電子の運動を制約する電気的障壁を越えるエネルギを獲得した後、電子ｅが表面電極１２の表面１２ａから放出される。
また、本実施形態の面放出型電子源１１ａは、面放出型電子源１０ｇと同様に、磁界印加部１２０と、電子放出角検出器１２６とを有するものである。この電子放出角検出器１２６により、表面電極１２の表面１２ａから放出される電子ｅの直進性を調べることができる。

本実施形態の面放出型電子源１１ａにおいては、例えば、表面電極１２の表面１２ａに対向する位置に電子放出角検出器１２６を進入させた状態で、電源部１８により表面電極１２と裏面電極１４との間に直流電圧を印加する。このとき、表面電極１２の表面１２ａから放出される電子の直進性を電子放出角検出器１２６により測定する。
電子検出素子１２８の電子ｅの直進性の結果に基づいて、磁界強度制御部１２４は、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂに印加する電流を調節する。印加電流を調節した後、再度、電子の直進性を電子放出角検出器１２６により測定し、その結果に応じて、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂに印加する電流を調節する。このようにして、本実施形態の電子源１１ａは、放出される電子の直進性を更に高めることができる。

ここで、例えば、電子通過層１６ａを構成する半導体微結晶１４２ａが、製造過程における製造条件などにより、積層状態が、垂直方向（第１の方向Ｘ）ではない半導体微結晶１４４が形成されることがある。すなわち、隣接する半導体微結晶の結合する方向が垂直方向ではない状態で、半導体微結晶１４４が形成されることがある。この半導体微結晶１４４から放出される電子ｅ_βは、表面電極１２の表面１２ａに対して、垂直（９０°）ではない角度で放出されることになる。すなわち、直進性が悪い電子ｅ_βが放出される。

本実施形態においては、磁界印加部１２０により、表面電極１２の表面１２ａに対して垂直な方向に磁界を印加する。この垂直磁界により、半導体微結晶１４２ａ内で発生した電子ｅ_ｈは、半導体微結晶１４２ａの壁面に多数回衝突するため、移動度が低下する。これにより、表面電極１２の表面１２ａと平行な方向における電子の運動量成分を抑制することができるとともに、印加した垂直磁界によって、表面電極１２の表面１２ａから放出された電子の広がりを抑制することもできる。

さらに、上述のように、電子放出角検出器１２６により電子の直進性を測定し、この結果に応じて、磁界強度制御部１２４からの第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂに印加する電流を調節して、印加磁界の強度を調節する。この印加磁界の強度の調節を、所定の電子の直進性が得られるまで繰返し行うことにより、所望の電子線描画の解像度を得ることができる。このように、本実施形態の電子源１１ａにおいては、垂直方向に積層されていない半導体微結晶１４４が形成され、電子の直進性を悪化させる状態であっても、放出される電子の直進性を高めることができ、所望の電子線描画の解像度を得ることができる。
なお、本実施形態においては、上述のこと以外にも、第１の実施形態および第７の実施形態と同様の効果が得られることは、いうまでもない。

また、本実施形態においては、表面電極１２の表面１２ａに、所定のパターン状に電子吸収体を設けてもよい。これにより、電子吸収体が形成されていない領域から、電子を放出することができる。この電子吸収体は、導電性を有する材料により形成され、例えば、アモルファスカーボン、アモルファスシリコンにより形成される。
さらに、本実施形態においては、第２の実施形態の面放出型電子源１０ａと同様に、電子通過層１６を、室温以下の温度に保持する温度調節部３０を有してもよい。

次に、本発明の第１１の実施形態について説明する。
図１６は、本発明の第１１の実施形態に係る面放出型電子源を示す模式図である。
なお、本実施形態においては、図１３に示す第８の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図１６に示す面放出型電子源１１ｂは、第８の実施形態の面放出型電子源１０ｈ（図１３参照）に比して、電子通過層１６の構成が異なり、それ以外の構成は、第７の実施形態の面放出型電子源１０ｈの構成と同一であるため、その詳細な説明は省略する。

本実施形態の面放出型電子源１１ｂの電子通過層１６ａは、量子細線２０に代えて、表面が絶縁体薄膜１４２ｂで覆われた粒径がマイクロメートル以下の半導体微結晶１４２ａが、１層以上積層されたものにより構成されている。表面が絶縁体薄膜１４２ｂで覆われた半導体微結晶１４２ａの積層方向は、裏面電極１４から表面電極１２に向かう第１の方向Ｘである。この表面が絶縁体薄膜１４２ｂで覆われた半導体微結晶１４２ａの積層体が、表面電極１２と裏面電極の１４との間に挟まれている。絶縁体薄膜１４２ｂの膜厚は、半導体微結晶の粒径よりも小さい。

なお、表面が絶縁体薄膜１２４ｂで覆われた半導体微結晶１４２ａに限定されるものではなく、粒径がマイクロメートル以下の半導体微結晶であってもよい。
また、本実施形態においても、半導体微結晶には、シリコン、シリコン化合物、ガリウム砒素などを用いることができる。半導体微結晶を覆う絶縁体薄膜には、酸化シリコン、窒化シリコンなどを用いることができる。

本実施形態の面放出型電子源１１ａにおいては、パルス電圧発生回路１３４により、表面電極１２と裏面電極の１４との間にパルス電圧が印加されると、半導体微結晶１４２から構成される電子通過層１６ａを電子ｅが強電界によって加速され、表面電極１２の表面１２ａ付近で電子ｅの運動エネルギが高くなり、電子の運動を制約する電気的障壁を越えるエネルギを獲得した後、電子ｅが表面電極１２の表面１２ａから放出される。

本実施形態の面放出型電子源１１ｂは、第８の実施形態の面放出型電子源１０ｈと同様に、磁界印加部１２０ａ、同期部１３６およびパルス電圧発生部１３４を有する。
本実施形態においては、同期回路１３６により、パルス磁界発生部１３０を用いて磁界発生回路１３０のコンデンサと、第１の磁界発生用コイル１２２ａおよび第２の磁界発生用コイル１２２ｂとで形成される直列回路の共振周波数の逆数に相当する時間、垂直な方向に磁界を発生させ、パルス電圧発生回路１３４を用いて、この逆数に相当する時間の間、表面電極１２と裏面電極１４との間に、パルス電圧を印加させる。これにより、電子放出が生じている間は、常に垂直磁界が印加されている状態となる。これにより、本実施形態の面放出型電子源１１ｂにおいては、表面電極１２の表面１２ａから放出される電子のこの表面１２ａと平行な方向の広がりをナノメータオーダに抑制することができる。
また、本実施形態においては、上述のこと以外にも、第１の実施形態および第８の実施形態と同様の効果が得られることは、いうまでもない。
なお、本実施形態においては、パルス磁界を用いているため、１０〜１００Ｔ程度の比較的強い磁界を発生させることが可能である。

また、本実施形態においては、表面電極１２の表面１２ａに、所定のパターン状に電子吸収体を設けてもよい。これにより、電子吸収体が形成されていない領域から、電子を放出することができる。この電子吸収体は、導電性を有する材料により形成され、例えば、アモルファスカーボン、アモルファスシリコンにより形成される。
さらに、本実施形態においては、第２の実施形態の面放出型電子源１０ａと同様に、電子通過層１６を、室温以下の温度に保持する温度調節部３０を有してもよい。

次に、本発明の第１２の実施形態について説明する。
図１７は、本発明の第１２の実施形態に係る面放出型電子源を示す模式図である。
なお、本実施形態においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図１２に示す面放出型電子源１１ｃは、第１の実施形態の面放出型電子源１０（図１参照）に比して、電子通過層１８０の構成が異なり、それ以外の構成は、第１の実施形態の面放出型電子源１０の構成と同一であるため、その詳細な説明は省略する。
本実施形態の面放出型電子源１１ｃは、第１の実施形態の面放出型電子源１０と同様に、共鳴トンネル効果による電子の伝導を利用するものである。例えば、電子ｅは、図１７に示すような経路１９０で伝導される。

本実施形態の面放出型電子源１１ｃの電子通過層１８０は、量子細線２０に代えて、粒径がマイクロメートル以下の半導体微結晶を有するものであり、半導体微結晶が複数層、裏面電極１４から表面電極１２に向かう第１の方向Ｘに積層されて構成されている。電子通過層１８０は、各層毎に、半導体微結晶の粒径が異なる。
電子通過層１８０は、例えば、４層構成であり、裏面基板１４の表面１４ａに第１の半導体微結晶体１８２が複数平面状に配置されており、これにより第１層が構成される。この第１層の上に、第２の半導体微結晶１８４が複数平面状に配置されており、これにより第２層が構成される。この第２層の上に、第３の半導体微結晶１８６が複数平面状に配置されており、これにより第３層が構成される。この第３層の上に、第４の半導体微結晶１８８が複数平面状に配置されており、これにより第４層が構成される。

第１の半導体微結晶体１８２は、粒径がマイクロメートル以下の半導体微結晶１８２ａの表面に絶縁体薄膜１８２ｂが形成されている。この絶縁体薄膜１８２ｂの厚さの値は、半導体微結晶１８２ａの粒径の値よりも小さい。
第２の半導体微結晶体１８４は、粒径がマイクロメートル以下の半導体微結晶１８４ａの表面に絶縁体薄膜１８４ｂが形成されている。この絶縁体薄膜１８４ｂの厚さの値は、半導体微結晶１８４ａの粒径の値よりも小さい。
第３の半導体微結晶体１８６は、粒径がマイクロメートル以下の半導体微結晶１８６ａの表面に絶縁体薄膜１８６ｂが形成されている。この絶縁体薄膜１８６ｂの厚さの値は、半導体微結晶１８６ａの粒径の値よりも小さい。
第４の半導体微結晶体１８８は、粒径がマイクロメートル以下の半導体微結晶１８８ａの表面に絶縁体薄膜１８８ｂが形成されている。この絶縁体薄膜１８８ｂの厚さの値は、半導体微結晶１８８ａの粒径の値よりも小さい。

第１の半導体微結晶体１８２〜第４の半導体微結晶体１８８は、いずれも粒径が異なる。これら第１の半導体微結晶体１８２〜第４の半導体微結晶体１８８の各粒径は、電子のエネルギ準位が一致する大きさに形成されている。第１の半導体微結晶体１８２〜第４の半導体微結晶体１８８の各粒径は、半導体微結晶の粒径または絶縁体薄膜の厚さを調節することによりなされる。
第１の半導体微結晶体１８２〜第４の半導体微結晶体１８８のいずれの半導体微結晶も、例えば、ＣＶＤ法によりシリコン結晶を核成長させたものである。ＣＶＤ法により、シリコン結晶を核成長させた場合、粒径がマイクロメートル以下の球体が、エネルギ的に安定である。また、第１の半導体微結晶体１８２〜第４の半導体微結晶体１８８の粒径（大きさ）は、成長量として、例えば、核成長の時間によって制御することができる。

以下、本実施形態の面放出型電子源１１ｃの動作について説明する。
ここで、図１８（ａ）は、本発明の第１２の実施形態の面放射型電子源の動作を説明するための模式的部分拡大図であり、（ｂ）は、縦軸に電子のエネルギをとり、横軸に位置をとって、本発明の第１２の実施形態の面放射型電子源の動作を説明するためのエネルギーバンド図である。
ここで、図１８（ｂ）に示すエネルギーバンド図において示す参照符号Ｄ_１２は、表面電極１２に相当する領域を示すものであり、参照符号Ｄ_１４は、裏面電極１４に相当する領域を示すものであり、参照符号Ｄ_１８０は、電子通過層１８０に相当する領域を示すものである。

本実施形態においては、電子通過層１８０を構成する第１の半導体微結晶体１８２〜第４の半導体微結晶体１８８は、例えば、シリコンからなるものである。
電子通過層１８０の第１層、第２層、第３層における伝導電子は、エネルギ的にシリコン微粒子間に閉じ込められており、電子はシリコン微粒子間をトンネル効果によって伝導する。このとき、本実施形態の面放射型電子源１１ｃにおいては、図１８（ｂ）に示すように、特定の印加電圧Ｖ_０において、シリコン微粒子の粒径が、各シリコン微粒子の電子のエネルギ準位が揃うように形成されており、裏面電極１４から表面電極１２まで電子が共鳴トンネルで輸送される。

シリコン微粒子内の電子のエネルギ準位Ｅは、次の波動方程式を解くことで得られる。
ｄ²ψ／ｄρ²＋（２／ρ）×ｄψ／ｄρ＋（１−Ｌ×（Ｌ＋１）／ρ²）×ψ＝０
α＝（８π²ｍ₀Ｅ／ｈ²＋８π²ｍ₀φ／ｈ²）^1/2、ρ＝αｒ
ここで、ψ：電子の波動関数、ｒ：微粒子の中心を原点としたときの球座標における球の半径方向の距離、Ｌ：方位量子数、ｍ₀：電子の質量、ｈ：プランク定数、φ：球対称のポテンシャル（ここでは真空のエネルギ準位のエネルギ値を０とし、微粒子による球対称の半径ａのポテンシャル井戸のエネルギ値を−φとしている）である。
上記波動方程式の解は、ψ＝Ａ×ｊ_Ｌ（αｒ）（Ａ：定数）である。
なお、ｊ_Ｌ（Ｚ）は球ベッセル関数である。

上記の波動方程式の解に対し、「電子が半径ａの球対称のポテンシャル−φによって閉じ込められている」という境界条件を与えると、微粒子内の電子のエネルギ準位Ｅを求めることができる。これにより、隣接する微粒子のエネルギ準位のエネルギ値を一致させ、電子が裏面電極１４から表面電極１２まで、共鳴トンネルで輸送されるようにすることができる。このように、共鳴トンネルで電子を輸送することにより、放出電子のエネルギ分散を小さくでき、放出電子の速度を０に近づけることができる。
また、放出電子の速度を０に近づけることができるため、表面基板１２の表面１２ａと平行な方向における運動量成分が小さい。このため、放出された電子を描画対象物の方向（垂直方向）に加速し、描画対象に照射する場合に、同じ位置から放出された電子ｅの到達位置のずれが小さい、すなわち、色収差を小さくすることができる。

本実施形態の面放出型電子源１１ｃにおいては、電子通過層１８０の第１の半導体微結晶体１８２〜第４の半導体微結晶体１８８の粒径を各層毎に変えた構造とすることにより、直進性が高い電子ｅを、表面電極１２の表面１２ａ（電子放出面）からほぼ垂直方向に取り出すことができる。このように、本実施形態の面放出型電子源１１ｃにおいては、第１の実施形態と同様の効果を得ることができる。
さらに、本実施形態においては、第２の実施形態の面放出型電子源１０ａと同様に、電子通過層１６を、室温以下の温度に保持する温度調節部３０を有してもよい。

次に、本発明の第１３の実施形態について説明する。
図１９は、本発明の第１３の実施形態に係る描画装置を示す模式図である。
なお、本実施形態の描画装置８０においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図１９に示す描画装置８０は、第１の実施形態の面放出型電子源１０（図１参照）を面放出型電子源として設けたものである。このため、図１に示す第１の実施形態の面放出型電子源１０（図１参照）についての詳細な説明は省略する。

本実施形態の描画装置８０においては、真空チャンバ８２内部に、面放出型電子源１０が表面電極１２の表面１２ａを、ステージ８４の表面８４ａに対向させた配置されている。このステージ８４の表面８４ａに基板８６が載置されている。この基板８６は、例えば、４インチ以上のシリコンウエハである。なお、真空チャンバ８２には、真空ポンプなどの真空排気装置（図示せず）が設けられており、真空チャンバ８２内部を所定の真空度にすることができる。

本実施形態の描画装置８０においては、面放出型電子源１０により、直進性が高い電子ｅを、表面電極１２の表面１２ａ（電子放出面）からほぼ垂直方向に取り出すことができる。これにより、ステージ８４の所定の描画領域Ｓに電子ｅを略垂直に照射し、すなわち、基板８６の表面８６ａに垂直に電子ｅを照射することができる。このため、描画装置８０においては、表面電極１２に表面１２ａと基板８６の表面８６ａとの間に、所定のパターンのマスクを設置し、表面電極１２の表面１２ａから電子ｅを略垂直に基板８６の表面８６ａに照射させて、直進性が高い電子線を用いて、高い解像度で、基板８６に、所定のパターンを等倍で一括に描画することができる。さらには、面放出型電子源１０の表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。このように、面放出型電子源１０を用いることにより、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に、しかも高い解像度で行うことができる。
さらに、本実施形態においては、第２の実施形態の面放出型電子源１０ａと同様に、電子通過層１６を、室温以下の温度に保持する温度調節部３０を有してもよい。

次に、本発明の第１４の実施形態について説明する。
図２０は、本発明の第１４の実施形態に係る描画装置を示す模式図である。
なお、本実施形態の描画装置においては、図１に示す第１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。

図２０に示す描画装置８０ａは、第１の実施形態の面放出型電子源１０（図１参照）を面放出型電子源として設けたものである。このため、図１に示す第１の実施形態の面放出型電子源１０（図１参照）についての詳細な説明は省略する。

また、本実施形態の描画装置８０ａは、第７の実施形態の描画装置８０に比して、ステージ８４に設けられ、描画領域Ｓにおける電子ｅの量を電流値（Ｉ_ＥＸＰ）として検出する検出部８５と、面放出型電子源１０から放出される電子のうち、電子通過層１６で散乱されたために十分大きい角度で放出される電子（散乱電子ｅ_ｓ）を検出する検出センサ８８と、電子ｅの全放出電子量に占める許容し得る散乱電子量の割合αと、検出部８５で検出されたステージ８４（基板８６）に向かって放出される電子の量（Ｉ_ＥＸＰ）の積を算出する掛算部９０と、掛算部９０の出力結果（積α・Ｉ_ＥＸＰ）および検出センサ８８の検出結果（電流値Ｉｓ）を比較する比較部９２と、比較部９２の比較結果に応じて、電源部１８による印加電圧を調整する電源制御部９４とを有する。

検出部８５は、面放出型電子源１０からステージ８４（基板８６）に向かって放出される電子を、例えば、電流値Ｉ_ＥＸＰとして検出するものである。検出部８５は、例えば、描画時のステージ８４における電流値を測定し、この電流値を、面放出型電子源１０からステージ８４（基板８６）に向かって放出される電子の量として、検出するものである。この検出部８５としては、公知の電流測定装置を用いることができる。

検出センサ８８は、面放出型電子源１０から放出される散乱電子ｅ_ｓを、電流値Ｉｓとして検出するものである。この検出センサ８８は、例えば、シンチレータと光電子増倍管により構成することができる。なお、検出センサ８８としては、散乱電子ｅ_ｓを検出するものであるため、散乱電子ｅ_ｓを検出する際に、ノイズとなる二次電子が発生しないものであれば、特に、その構成は、限定されるものではない。
また、検出センサ８８は、例えば、面放出型電子源１０とステージ８４との間で、かつ描画領域Ｓの外に設けられている。

なお、掛算部９０において、電子ｅの全放出電子量に占める許容し得る散乱電子量の割合αとは、描画するパターンにおける加工精度などにより、適宜設定されるものである。この電子ｅの全放出電子量に占める許容し得る散乱電子量の割合αは、例えば、予め実験などにより求めておくものである。
比較部９２は、掛算部９０の出力結果（積α・Ｉ_ＥＸＰ）および検出センサ８８の検出結果（電流値Ｉｓ）を比較した結果、α・Ｉ_ＥＸＰ＜Ｉｓの場合には、電源部１８からの出力電圧を低下させることを示す第１の信号を電源制御部９４に出力するものである。また、比較した結果、α・Ｉ_ＥＸＰ＞Ｉｓの場合には、電源部からの出力電圧を上昇させることを示す第２の信号を電源制御部９４に出力するものである。

電源制御部９４においては、比較部９２から第１の信号が入力された場合、電源部１８からの出力電圧を低下させ、一方、比較部９２から第２の信号が入力された場合、電源部１８からの出力電圧を上昇させるものである。
本実施形態の描画装置８０ａにおいては、放出される電子に含まれる直進しない散乱電子の割合を検出することにより、面放出型電子源１０に印加する電圧を制御し、放出される電子の直進性を更に高め、電子線による描画時の解像度を向上させることができる。
また、本実施形態の描画装置８０ａにおいて、面放出型電子源に印加する電圧を、弾道電子放出に必要最低限な値付近まで低下させることにより、電子放出面に対して水平な成分を含む方向に運動する電子を、表面電極と、表面電極および基板間の空間（真空空間）との間に形成される電気的障壁で反射させることで抑制することできる。

本実施形態においても、第７の実施形態と同様の効果を得ることができ、表面電極１２に表面１２ａと基板８６の表面８６ａとの間に、所定のパターンのマスクを設置し、表面電極１２の表面１２ａから電子ｅを略垂直に基板８６の表面８６ａに照射させて、第７の実施形態に比して、直進性が更に高い電子線を用いて、高い解像度で、基板８６に、所定のパターンを等倍で一括に描画することができる。

次に、本発明の第１５の実施形態について説明する。
図２１は、本発明の第１５の実施形態に係る描画装置を示す模式図である。
なお、本実施形態の描画装置においては、図３に示す第２の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。

図２１に示す描画装置８０ｂは、第２の実施形態の面放出型電子源１０ａ（図３参照）を面放出型電子源として設けたものである。このため、図３に示す第２の実施形態の面放出型電子源１０ａ（図３参照）についての詳細な説明は省略する。
本実施形態の描画装置８０ｂにおいては、面放出型電子源１０ａを用いているため、例えば、電子透過層１６において、約１００Ｋの均一の温度分布が得られる。

また、本実施形態の描画装置８０ｂにおいては、面放出型電子源１０ａを用いているため、温度の不均一を抑制することができ、電子放出量のばらつきを抑制し、更には面放出型電子源１０ａにおける歪みの発生も抑制される。このため、描画装置８０ｂにおいても、描画領域Ｓにおける電子放出量のばらつきがなく、面放出型電子源１０ａの歪みの発生も抑制されるため、第７の実施形態に比して、更に高い精度で描画することができる。

また、上記第１３の実施形態の描画装置８０〜第１５の描画装置８０ｂにおいては、いずれも図８に示す多孔部材７２を、表面電極１２の表面１２ａに設けることができ、さらには図９（ａ）、（ｂ）に示す構成のものを表面電極１２の表面１２ａに設けることもできる。
また、上記第８の実施形態の描画装置８０ａに第８の描画装置８０ｂを組み合わせ、第８の実施形態の描画装置８０ａにおいて、温度調節部３０を有する構成としてもよい。

さらには、第６の実施形態の面放出型電子源１０ｆを用いて、描画装置を形成することもできる。上述の如く、面放出型電子源１０ｆは、所定の２次元パターン、そのままの形状を保った状態で、直進性が高いパターン化面電子線を放出させることができる。このため、描画対象に所定のパターンを形成する場合、電子線による描画パターンの解像度を高めることができる。
しかも、従来、電子線をパターン化するために、表面電極の形状を変化させるか、または表面電極上にマスクを設けていたが、本実施形態においては、従来のように、表面電極の形状を変える必要がなく、また表面電極１２上にマスクを設置する必要もなく、構造を簡素化することができる。さらには、本実施形態においては、描画対象に応じて電子線のパターンを変えることもできる。

次に、本発明の第１６の実施形態について説明する。
図２２は、本発明の第１６の実施形態に係る描画装置を示す模式図である。
なお、本実施形態の描画装置８０ｃにおいては、図１２に示す第７の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図２２に示す描画装置８０ｃは、第７の実施形態の面放出型電子源１０ｇ（図１２参照）を面放出型電子源として設けたものである。このため、図１２に示す第７の実施形態の面放出型電子源１０ｇ（図１２参照）についての詳細な説明は省略する。

本実施形態の描画装置８０ｃにおいては、真空チャンバ８２内部に、面放出型電子源１０ｇが表面電極１２の表面１２ａを、ステージ８４の表面８４ａに対向させた配置されている。このステージ８４の表面８４ａに基板８６が載置されている。この基板８６は、例えば、４インチ以上のシリコンウエハである。

本実施形態の描画装置８０ｃにおいては、面放出型電子源１０ｇにより、第１の実施形態の面放出型電子源１０よりも直進性が更に高い電子ｅを、表面電極１２の表面１２ａ（電子放出面）から取り出すことができる。これにより、ステージ８４の所定の描画領域Ｓに電子ｅを略垂直に照射し、すなわち、基板８６の表面８６ａに垂直に電子ｅを照射することができる。このため、描画装置８０ｃにおいては、表面電極１２に表面１２ａと基板８６の表面８６ａとの間に、所定のパターンのマスクを設置し、表面電極１２の表面１２ａから電子ｅを略垂直に基板８６の表面８６ａに照射させて、直進性が高い電子線を用いて、高い解像度で、基板８６に、所定のパターンを等倍で一括に描画することができる。さらには、面放出型電子源１０ｇの表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。このように、面放出型電子源１０を用いることにより、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に、しかも、より高い解像度で行うことができる。

次に、本発明の第１７の実施形態について説明する。
図２３は、本発明の第１７の実施形態に係る描画装置を示す模式図である。
なお、本実施形態の描画装置８０ｄにおいては、図１３に示す第８の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図２３に示す描画装置８０ｄは、第８の実施形態の面放出型電子源１０ｈ（図１３参照）を面放出型電子源として設けたものである。このため、図１３に示す第８の実施形態の面放出型電子源１０ｈ（図１３参照）についての詳細な説明は省略する。

本実施形態の描画装置８０ｄにおいては、真空チャンバ８２内部に、面放出型電子源１０ｈが表面電極１２の表面１２ａを、ステージ８４の表面８４ａに対向させた配置されている。このステージ８４の表面８４ａに基板８６が載置されている。この基板８６は、例えば、４インチ以上のシリコンウエハである。

本実施形態の描画装置８０ｄにおいては、面放出型電子源１０ｈにより、表面電極１２の表面１２ａと平行な方向における広がりがナノメータオーダに抑制された直進性が更に高い電子ｅを取り出すことができる。これにより、ステージ８４の所定の描画領域Ｓに電子ｅを略垂直に照射し、すなわち、基板８６の表面８６ａに垂直に電子ｅを照射することができる。このため、描画装置８０ｄにおいては、表面電極１２に表面１２ａと基板８６の表面８６ａとの間に、所定のパターンのマスクを設置し、表面電極１２の表面１２ａから電子ｅを略垂直に基板８６の表面８６ａに照射させて、直進性が更に高い電子線を用いて、高い解像度で、基板８６に、所定のパターンを等倍で一括に描画することができる。さらには、面放出型電子源１０ｈの表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。このように、面放出型電子源１０ｈを用いることにより、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に、しかも高い解像度で行うことができる。

次に、本発明の第１８の実施形態について説明する。
図２４は、本発明の第１８の実施形態に係る描画装置を示す模式図である。
なお、本実施形態の描画装置８１ａにおいては、図１５に示す第１０の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図２４に示す描画装置８１ａは、第９の実施形態の面放出型電子源１１ａ（図１５参照）を面放出型電子源として設けたものである。このため、図１５に示す第１０の実施形態の面放出型電子源１１ａ（図１５参照）についての詳細な説明は省略する。

本実施形態の描画装置８１ａにおいては、真空チャンバ８２内部に、面放出型電子源１１ａが表面電極１２の表面１２ａを、ステージ８４の表面８４ａに対向させた配置されている。このステージ８４の表面８４ａに基板８６が載置されている。この基板８６は、例えば、４インチ以上のシリコンウエハである。

本実施形態の描画装置８１ａにおいては、面放出型電子源１１ａにより、第１の実施形態の面放出型電子源１０よりも直進性が更に高い電子ｅを、表面電極１２の表面１２ａ（電子放出面）から取り出すことができる。これにより、ステージ８４の所定の描画領域Ｓに電子ｅを略垂直に照射し、すなわち、基板８６の表面８６ａに垂直に電子ｅを照射することができる。このため、描画装置８０ｃにおいては、表面電極１２に表面１２ａと基板８６の表面８６ａとの間に、所定のパターンのマスクを設置し、表面電極１２の表面１２ａから電子ｅを略垂直に基板８６の表面８６ａに照射させて、直進性が高い電子線を用いて、高い解像度で、基板８６に、所定のパターンを等倍で一括に描画することができる。さらには、面放出型電子源１０ｇの表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。このように、面放出型電子源１０を用いることにより、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に、しかも、より高い解像度で行うことができる。

次に、本発明の第１９の実施形態について説明する。
図２５は、本発明の第１９の実施形態に係る描画装置を示す模式図である。
なお、本実施形態の描画装置８１ｂにおいては、図１６に示す第１１の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図２５に示す描画装置８１ｂは、第１１の実施形態の面放出型電子源１１ｂ（図１６参照）を面放出型電子源として設けたものである。このため、図１６に示す第１１の実施形態の面放出型電子源１１ｂ（図１６参照）についての詳細な説明は省略する。

本実施形態の描画装置８１ｂおいては、真空チャンバ８２内部に、面放出型電子源１１ｂが表面電極１２の表面１２ａを、ステージ８４の表面８４ａに対向させた配置されている。このステージ８４の表面８４ａに基板８６が載置されている。この基板８６は、例えば、４インチ以上のシリコンウエハである。

本実施形態の描画装置８１ｂにおいては、面放出型電子源１１ｂにより、表面電極１２の表面１２ａと平行な方向における広がりがナノメータオーダに抑制された直進性が更に高い電子ｅを取り出すことができる。これにより、ステージ８４の所定の描画領域Ｓに電子ｅを略垂直に照射し、すなわち、基板８６の表面８６ａに垂直に電子ｅを照射することができる。このため、描画装置８０ｄにおいては、表面電極１２に表面１２ａと基板８６の表面８６ａとの間に、所定のパターンのマスクを設置し、表面電極１２の表面１２ａから電子ｅを略垂直に基板８６の表面８６ａに照射させて、直進性が更に高い電子線を用いて、高い解像度で、基板８６に、所定のパターンを等倍で一括に描画することができる。さらには、面放出型電子源１１ｂの表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。このように、面放出型電子源１１ｂを用いることにより、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に、しかも高い解像度で行うことができる。

次に、本発明の第２０の実施形態について説明する。
図２６は、本発明の第２０の実施形態に係る描画装置を示す模式図である。
なお、本実施形態の描画装置８１ｃにおいては、図１７に示す第１２の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図２６に示す描画装置８１ｃは、第１２の実施形態の面放出型電子源１１ｃ（図１７参照）を面放出型電子源として設けたものである。このため、図１７に示す第１２の実施形態の面放出型電子源１１ｃ（図１７参照）についての詳細な説明は省略する。

本実施形態の描画装置８１ｃおいては、真空チャンバ８２内部に、面放出型電子源１１ｃが表面電極１２の表面１２ａを、ステージ８４の表面８４ａに対向させた配置されている。このステージ８４の表面８４ａに基板８６が載置されている。この基板８６は、例えば、４インチ以上のシリコンウエハである。
また、本実施形態の描画装置８１ｃにおいては、面放出型電子源１１ｃから放出された電子ｅを基板８６に向けて加速する加速電源部１３８が設けられている。この加速電源部１３８は、表面電極１２とステージ８４との間に電圧を印加し、表面電極１２とステージ８４との間に電界を発生させて、この電界により、電子ｅを基板８６に向けて加速するものである。

本実施形態の描画装置８１ｃにおいては、面放出型電子源１１ｃにより、放出電子のエネルギ分散を小さくでき、放出電子の速度を０に近づけることができる。このため、放出直後の電子ｅの表面電極１２の表面１２ａと平行な方向における速度が小さくなる。この状態で電子ｅを加速電源部１３８で加速しているため、ステージ８４の所定の描画領域Ｓに電子ｅを略垂直に照射し、すなわち、基板８６の表面８６ａに垂直に電子ｅを照射することができる。この場合、電子ｅの放出時の広がりが抑制されているため、描画解像度を高くすることができる。このため、描画装置８０ｄにおいては、表面電極１２に表面１２ａと基板８６の表面８６ａとの間に、所定のパターンのマスクを設置し、表面電極１２の表面１２ａから電子ｅを略垂直に基板８６の表面８６ａに照射させて、直進性が更に高い電子線を用いて、高い解像度で、基板８６に、所定のパターンを等倍で一括に描画することができる。さらには、面放出型電子源１１ｂの表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。このように、面放出型電子源１１ｂを用いることにより、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に、しかも高い解像度で行うことができる。
さらに、基板８６の表面に対して垂直な磁界を作用させて、電子線を収束させる場合、本実施形態においては、表面電極１２の表面１２ａにおける同じ位置から、電子ｅが多数放出させた場合、放出された電子ｅのエネルギ分散を小さく、放出電子の速度を０に近づけることができるため、放出された電子ｅを描画対象方向に加速し、描画対象に照射する場合に、基板８６の表面８６ａにおける到達位置のずれηを小さくすることができ、これにより、色収差を小さく抑えることができる。

次に、本発明の第２１の実施形態について説明する。
図２７は、本発明の第２１の実施形態に係る描画装置を示す模式図である。
なお、本実施形態の描画装置８１ｄにおいては、図１６に示す第１１の実施形態の面放出型電子源と同一構成物、および図１７に示す第１２の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図２７に示す描画装置８１ｄは、第１１の実施形態の面放出型電子源１１ｂ（図１６参照）の電子通過層１６ａの構成を、第１２の実施形態の面放出型電子源１１ｃ（図１７参照）の電子通過層１８０の構成とした面放出型電子源１１ｄを有するものである。このため、図１６に示す第１１の実施形態の面放出型電子源１１ｂ（図１６参照）、および図１７に示す第１２の実施形態の面放出型電子源１１ｃ（図１７参照）についての詳細な説明は省略する。

本実施形態の描画装置８１ｄにおいては、面放出型電子源１１ｃから放出された電子ｅを基板８６に向けて加速する加速電源部１３８が設けられている。この加速電源部１３８は、表面電極１２とステージ８４との間に電圧を印加し、表面電極１２とステージ８４との間に電界を発生させて、この電界により、電子ｅを基板８６に向けて加速するものである。
また、本実施形態の描画装置８１ｄの面放出型電子源１１ｄは、第１１の実施形態の面放出型電子源１１ｂ（図１６参照）と同様に、電子放出が生じている間、常に垂直磁界が印加されるものである。このため、表面電極１２の表面１２ａから放出される電子のこの表面１２ａと平行な方向の広がりをナノメータオーダに抑制することができる。

本実施形態の描画装置８１ｄおいては、真空チャンバ８２内部に、面放出型電子源１１ｄが表面電極１２の表面１２ａを、ステージ８４の表面８４ａに対向させた配置されている。このステージ８４の表面８４ａに基板８６が載置されている。この基板８６は、例えば、４インチ以上のシリコンウエハである。

本実施形態の描画装置８１ｄにおいては、面放出型電子源１１ｄにより、表面電極１２の表面１２ａと平行な方向における広がりがナノメータオーダに抑制される。さらには、放出電子の速度が０に近づけることができるため、放出直後の電子ｅの表面電極１２の表面１２ａと平行な方向における速度を小さくすることができる。この状態で電子ｅを加速電源部１３８で加速しているため、ステージ８４の所定の描画領域Ｓに電子ｅを略垂直に照射し、すなわち、基板８６の表面８６ａに垂直に電子ｅを照射することができる。この場合、電子ｅの放出時の広がりが抑制されているため、描画解像度を高くすることができる。このため、描画装置８１ｄにおいては、表面電極１２に表面１２ａと基板８６の表面８６ａとの間に、所定のパターンのマスクを設置し、表面電極１２の表面１２ａから電子ｅを略垂直に基板８６の表面８６ａに照射させて、直進性が更に高い電子線を用いて、高い解像度で、基板８６に、所定のパターンを等倍で一括に描画することができる。さらには、面放出型電子源１１ｂの表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。このように、面放出型電子源１１ｂを用いることにより、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に、しかも更に一層高い解像度で行うことができる。

なお、上記第１０の実施形態の面放出型電子源１１ａ〜第１２の実施形態の面放出型電子源１１ｃ、および上記第１８の実施形態の描画装置８１ａ〜第２１の描画装置８１ｄにおいては、いずれも図８に示す多孔部材７２を、表面電極１２の表面１２ａに設けることができ、さらには図９（ａ）、（ｂ）に示す構成のものを表面電極１２の表面１２ａに設けることもできる。

次に、本発明の第２２の実施形態について説明する。
図２８は、本発明の第２２の実施形態に係る描画装置を示す模式図である。図２９は、本発明の第２２の実施形態に係る描画装置による描画方法を説明するための模式図である。図３０（ａ）は、本実施形態の描画方法によるマークの検出結果の一例を示すグラフであり、（ｂ）は、本実施形態の描画方法によるマークの検出結果の他の例を示すグラフである。
なお、本実施形態の描画装置８１ｅにおいては、図１０（ａ）、（ｂ）に示す第６の実施形態の面放出型電子源と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図２８に示す描画装置８１ｅは、第６の実施形態の面放出型電子源１０ｆ（図１０（ａ）、（ｂ）参照）を面放出型電子源として設けたものである。このため、図１０（ａ）、（ｂ）参照に示す第６の実施形態の面放出型電子源１０ｆ（図１０（ａ）、（ｂ）参照）についての詳細な説明は省略する。

本実施形態の描画装置８１ｅおいては、真空チャンバ８２内部に、面放出型電子源１０ｆが表面電極１２の表面１２ａを、ステージ８４の表面８４ａに対向させた配置されている。このステージ８４の表面８４ａに基板８６が載置されている。この基板８６は、例えば、４インチ以上のシリコンウエハである。
この描画装置８１ｅには、検出部８８ａが、真空チャンバ８２内部の基板８６の上方に設けられており、この検出部８８ａは、パターン生成部１１６に接続されている。
検出部８８ａは、例えば、基板８６の表面８６ａで発生した二次電子、または反射電子を検出するものであり、例えば、シンチレータと光電子増倍管により構成される。

本実施形態の描画装置８１ｅにおいては、面放出型電子源１０ｆにより、所定の２次元パターンに応じて表面電極１２の表面１２ａから電子ｅを放出させることができ、しかも放出電子として、直進性が高いものを、表面電極１２の表面１２ａ（電子放出面）からほぼ垂直方向に取り出すことができる。このため、描画装置８１ｅにおいては、表面電極１２に表面１２ａと基板８６の表面８６ａとの間に、所定のパターンのマスクを設置することなく、直進性が高い電子線を用いて、高い解像度で、基板８６に、所定のパターンを等倍で一括に描画することができる。さらには、面放出型電子源１０ｆの表面電極１２（電子通過層１６）の大きさを変えることにより、描画領域が大きい場合でも、パターン描画を等倍で一括に行うことができる。このように、面放出型電子源１０ｆを用いることにより、描画領域が大きい場合でも、電子線を用いたパターン描画を等倍で一括に、しかも高い解像度で行うことができる。

次に、本実施形態の描画装置８１ｅによる描画方法について、図２９に示すように、基板８６の表面８６ａの矩形状の描画領域１５０を、面放出型電子源１０ｆで描画することを例にして説明する。
描画領域１５０は、例えば、正方形状の領域である。この描画領域１５０においては、対向する平行な２組の辺の内、１つは、基板８６の表面８６ａ上で直交するＰ_１方向およびＰ_２方向のうちのＰ_１方向と平行であり、残りは、Ｐ_２方向と平行である。
基板８６の表面８６ａ上で、描画領域１５０の外側には、Ｐ_１方向に離間するとともに、Ｐ_２方向においては同じ位置に、アライメントマーク１５２、１５４が設けられている。このアライメントマーク１５２、１５４は、基板８６の表面８６ａに比して電子反射率、２次電子放射率が異なるものである。このため、検出部８８ａにより、アライメントマーク１５２、１５４からの反射電子、または２次電子が検出される。

面放出型電子源１０ｆにおいては、表面電極１２において、電子ｅの放出可能な領域のうち、例えば、描画領域１５０に応じて、描画のために電子ｅを放出させる領域を設定することができる。このため、描画領域１５０に応じて、電子放出領域１６０が設定される。
この場合、電子放出領域１６０の外側の領域であっても、電子ｅの放出可能な領域であれば、電子ｅを所定のパターンで放出できる。
なお、電子放出領域１６０は、描画領域１５０と同じ形状、かつ同じ大きさの領域である。電子放出領域１６０においても、対向する平行な２組みの辺の内、１つは、表面電極１２の表面１２ａ上で直交するＰ_ｘ方向およびＰ_ｙ方向のうちのＰ_ｘ方向と平行であり、残りは、Ｐ_ｙ方向と平行である。
面放出型電子源１０ｆにおいては、上述のように、描画領域１５０に描画する描画パターンに対応した電子ｅを電子放出領域１６０から放出させて描画する。
このとき、先ず、描画領域１５０と電子放出領域１６０とを位置を合わせる必要がある。
本実施形態においては、描画領域１５０の中心１５０ａと、電子放出領域１６０の中心１６０ａとがずれており、さらには相互に角度γずれている場合を例にして説明する。

描画に際して、先ず、面放出型電子源１０ｆを固定した状態で、電子放出領域１６０のＰ_ｙ方向の外側に、２つ電子ビーム列群１６２、１６４を生じさせる。各電子ビーム列群１６２、１６４は、ぞれぞれ、Ｐ_ｙ方向に伸びた電子ビーム列１６２ａ〜１６２ｃ、１６４ａ〜１６４ｃを３列有するものであり、各電子ビーム列群１６２、１６４について、各電子ビーム列１６２ａ〜１６２ｃ、１６４ａ〜１６４ｃをＰ_ｘ方向に走査速度Ｖｓで走査する。すなわち、電子ｅを放出させる量子細線２０を、各電子ビーム列１６２ａ〜１６２ｃ、１６４ａ〜１６４ｃを保持したままＰ_ｘ方向に走査速度Ｖｓで逐次移動させる。
このとき、電子ビーム列１６２ａと電子ビーム列１６４ａと、電子ビーム列１６２ｂと電子ビーム列１６４ｂと、電子ビーム列１６２ｃと電子ビーム列１６４ｃとは、それぞれＰ_ｘ方向の座標は同じである。

従来のマーク位置検出では、一般的に単一の点ビームでマークを走査したときに得られる反射電子量または２次電子放出量のパルス信号の発生時刻などからマーク位置を求める。

本実施形態においては、例えば、Ｐ_ｘ方向の走査開始座標を決めておき、電子ビーム列１６２ａ〜１６２ｃ、１６４ａ〜１６４ｃを走査し、電子ビーム列１６２ａ〜１６２ｃ、１６４ａ〜１６４ｃがアライメントマーク１５２、１５４上に来たところで、反射電子量または２次電子放出量の信号がパルス状に変化することを利用して、走査開始時刻からパルスが出現するまでの時間ｔを求めることにより、既知であるビーム走査速度Ｖｓから、各アライメントマーク１５２、１５４の位置を検出することができる。パルスが出現する時刻とは、例えば、パルス信号が特定の閾値Ｐｔｈを越えたときの時刻を示している。
ここで、一般的には、図３０（ａ）のように、反射電子量または２次電子放出量の信号１７０は、急峻ではなく、パルスの立ち上がり時間ｔに誤差δ_２が発生しやすい。また、反射電子量または２次電子放出量の信号１７０には、検出部８８ａの誤差δ_１も生じることがある。本実施形態のマーク位置検出方法では、電子ビーム列１６２ａ〜１６２ｃ、１６４ａ〜１６４ｃを使用することで、位置検出を高速かつ高精度で行うことができる。

本実施形態においては、パルスが出現するまでの時間により、アライメントマーク１５２、１５４の位置を検出することを例にして、説明するが、パルスの最大値が得られるまでの時間、またはパルスの中間に相当する時刻までの時間などを位置検出に用いる方法においても同様である。ここで、反射電子量または２次電子放出量の検出部８８ａは１つだけ設けられている。

図３０（ｂ）は、図２９において、電子ビーム列１６２ａ〜１６２ｃ、１６４ａ〜１６４ｃが、アライメントマーク１５２、１５４を走査したときに得られる反射電子量または２次電子放出量のパルス信号１７２、１７４、１７６の列を示したものである。

まず、図３０（ｂ）の一番下側のパルス信号１７６の列は、電子ビーム列１６２ａ〜１６２ｃ、１６４ａ〜１６４ｃが、同時にアライメントマーク１５２、１５４を走査したときに得られる信号の列であり、アライメントマーク１５２、１５４からの信号が重畳して現れたものである。
後述するように、走査方向のビーム幅を十分狭くすれば、アライメントマーク１５２からの信号とアライメントマーク１５４からの信号を分離することが可能である。
また、アライメントマーク１５２とアライメントマーク１５４の走査を別に行っても良いが、この場合、２回の走査中に何らかの位置の変動があった場合、検出位置の誤差となる。

本実施形態においては、アライメントマーク１５２由来のパルス信号１７２と、アライメントマーク１５４由来のパルス信号１７４を説明のために分けて考える。検出部８８ａでは、これらのパルス信号１７２、１７４が現れるわけではない。
図３０（ｂ）の２段目のグラフは、電子ビーム列１６４ａ〜１６４ｃがアライメントマーク１５４を走査したときに得られるパルス信号１７４の列を示しており、等間隔ｍの電子ビーム列１６４ａ〜１６４ｃの走査速度Ｖｓに対し、時間、ｍ／（Ｖｓ・ｃｏｓα）の間隔で発生するパルス信号１７４の列となる。
ある１つのパルス信号１７４の現れた時刻からマーク位直を検出しようとすると、図３０（ａ）で示したのと同様の誤差が生ずるので、各パルス信号１７４の間隔を測定、平均して、走査開始座標からパルスが出現するまでの時間を求めれば、高精度でマーク位置の検出をすることができる。

また、図３０（ｂ）の上側のグラフは、電子ビーム列１６２ａ〜１６２ｃがアライメントマーク１５２を走査したときに得られるパルス信号１７２を示しており、アライメントマーク１５４と同様に高精度で位置検出を行うことができる。

また、アライメントマーク１５４由来のパルス信号１７４とアライメントマーク１５２由来のパルス信号１７２の、各パルス信号１７２、１７４の位相差Ｐｍは、面放出型電子源と描画対象の相対角度によるものであり、各パルス信号１７２、１７４の位相差Ｐｍを平均することで、相対角度を短時間、高精度で検出できる。また、各パルス信号１７２、１７４の列の時間間隔は、相対角度の増加に依存して伸びるため、パルス信号１７２、１７４の列の間隔から相対角度とマーク位置を同時に検出することもできる。この場合、電子ビーム列、マークは１つずつあればよい。

また、Ｐ_ｙ方向におけるアライメントマーク１５２、１５４の位置検出については、Ｐ_ｘ方向と同様の方法を用いることができる。
しかしながら、Ｐ_ｙ方向におけるアライメントマーク１５２、１５４の位置検出においては、図２９に示すように、３つのＰ_ｘ方向に伸びた電子ビーム列１６５ａ，１６５ｂ，１６５ｃを備える、１つの電子ビーム列群１６５を用いて、描画領域１５０をＰ_ｙ方向に横切って走査することと、描画領域１５０内では電子ビーム列１６５ａ，１６５ｂ，１６５ｃから電子ｅが照射されないようにビーム列１６５ａ，１６５ｂ，１６５ｃにブランキングをかけることがＰ_ｘ方向における位置検出と異なる。それ以外のアライメントマーク１５２、１５４の検出方法については、Ｐ_ｘ方向における位置検出方法と同様であるため、その詳細な説明は省略する。

なお、電子ビーム列１６２ａ〜１６２ｃ、１６４ａ〜１６４ｃの走査方向（Ｐ_ｘ方向）における電子ビーム列１６２ａ〜１６２ｃ、１６４ａ〜１６４ｃの幅を、面放出型電子源が放出できる最小の幅に設定することで、最も高い検出精度が得られる。また、ビームのＰ_ｙ方向（ビームの走査方向に垂直な方向）の幅は、面放出型電子源と露光対象の相対角度、相対位置のずれに対して十分大きな値とし、マーク上を確実に走査することができるようにする。

以上のように検出されたアライメントマーク１５２、１５４のＰ_ｘ方向およびＰ_ｙ方向の位置検出結果に応じて、パターン生成部１１６により、描画領域１５０で適正に描画パターンを形成できるように、描画パターンの座標変換を行う。座標変換された描画パターンに対応した電子ｅを電子放出領域１６０から放出させて描画する。これにより、描画領域１５０に高い精度で、描画パターンを形成することができる。
また、ステージ８４を、平面方向に並進および回転可能な構成とし、アライメントマーク１５２、１５４の位置検出に応じて、ステージ８４について回転、もしくは並進、または回転および並進を組み合せにより、ステージ８４を移動させ、描画パターンを描画領域１５０内で適正な位置にする。これによっても、描画領域１５０に高い精度で、描画パターンを形成することができる。

上記いずれの実施形態の面放出型電子源および描画装置は、メモリなどの各種の半導体デバイス、ＤＶＤなどの光ディスク原盤、ハードディスク、またはマイクロマシン等の各種の製品の製造に好適に利用可能である。

以上、本発明の面放出型電子源および描画装置について詳細に説明したが、本発明は、上記実施形態に限定はされず、本発明の要旨を逸脱しない範囲において、各種の変更や改良を行ってもよいのは、もちろんである。

本発明の第１の実施形態に係る面放出型電子源を示す模式図である。 （ａ）は、縦軸に電子のエネルギをとり、横軸に位置をとって、本発明の第１の実施形態の面放出型電子源の作用を説明するためのエネルギーバンド図であり、（ｂ）は、縦軸に電子のエネルギをとり、横軸に位置をとって、本発明の第１の実施形態の面放出型電子源の作用を説明するためのエネルギーバンド図である。 本発明の第２の実施形態に係る面放出型電子源を示す模式図である。 （ａ）は、本発明の第３の実施形態に係る面放出型電子源を示す模式的斜視図であり、（ｂ）は、図４（ａ）の模式的側面図である。 （ａ）は、本発明の第３の実施形態に係る面放出型電子源の変形例を示す模式的斜視図であり、（ｂ）は、図５（ａ）の模式的側面図である。 （ａ）は、本発明の第４の実施形態に係る面放出型電子源を示す模式的斜視図であり、（ｂ）は、図６（ａ）の模式的側面図である。 （ａ）は、本発明の第４の実施形態の面放射型電子源の動作を説明するための模式的部分拡大図であり、（ｂ）は、縦軸に電子のエネルギをとり、横軸に位置をとって、本発明の第４の実施形態の面放射型電子源の動作を説明するためのエネルギーバンド図である。 （ａ）は、本発明の第５の実施形態に係る面放出型電子源を示す模式的斜視図であり、（ｂ）は、図８（ａ）の要部を拡大して示す模式的断面図である。 （ａ）は、本発明の第５の実施形態に係る面放出型電子源の第１の変形例を示す模式図であり、（ｂ）は、本発明の第５の実施形態に係る面放出型電子源の第２の変形例を示す模式図である。 （ａ）は、本発明の第６の実施形態に係る面放出型電子源を示す模式的斜視図であり、（ｂ）は、本発明の第６の実施形態に係る面放出型電子源の構成を示すブロック図である。 （ａ）は、図１０（ａ）に示す本発明の第６の実施形態に係る面放出型電子源の裏面電極の拡大図であり、（ｂ）は、図１１（ａ）に示す裏面電極の要部拡大図であり、（ｃ）は、図１１（ａ）に示す裏面電極の要部部分断面図である。 本発明の第７の実施形態に係る面放出型電子源を示す模式図である。 本発明の第８の実施形態に係る面放出型電子源を示す模式図である。 本発明の第９の実施形態に係る面放出型電子源を示す模式図である。 本発明の第１０の実施形態に係る面放出型電子源を示す模式図である。 本発明の第１１の実施形態に係る面放出型電子源を示す模式図である。 本発明の第１２の実施形態に係る面放出型電子源を示す模式図である。 （ａ）は、本発明の第１２の実施形態の面放射型電子源の動作を説明するための模式的部分拡大図であり、（ｂ）は、縦軸に電子のエネルギをとり、横軸に位置をとって、本発明の第１２の実施形態の面放射型電子源の動作を説明するためのエネルギーバンド図である。 本発明の第１３の実施形態に係る描画装置を示す模式図である。 本発明の第１４の実施形態に係る描画装置を示す模式図である。 本発明の第１５の実施形態に係る描画装置を示す模式図である。 本発明の第１６の実施形態に係る描画装置を示す模式図である。 本発明の第１７の実施形態に係る描画装置を示す模式図である。 本発明の第１８の実施形態に係る描画装置を示す模式図である。 本発明の第１９の実施形態に係る描画装置を示す模式図である。 本発明の第２０の実施形態に係る描画装置を示す模式図である。 本発明の第２１の実施形態に係る描画装置を示す模式図である。 本発明の第２２の実施形態に係る描画装置を示す模式図である。 本発明の第２２の実施形態に係る描画装置による描画方法を説明するための模式図である。 （ａ）は、本実施形態の描画方法によるマークの検出結果の一例を示すグラフであり、（ｂ）は、本実施形態の描画方法によるマークの検出結果の他の例を示すグラフである。 特許文献１および特許文献２に開示された電子線源を示す模式図である。 縦軸に電子のエネルギをとり、横軸に位置をとって、特許文献１および特許文献２に開示された電子線源におけるエネルギーバンド図である。

符号の説明

１０、１０ａ、１０ｂ、１０ｃ、１０ｄ 面放出型電子源
１２、６２ 表面電極
１２ａ、１４ａ、５２ａ、６２ａ 表面
１２ｂ、１４ｂ 裏面
１４、５２ 裏面電極
１６ 電子通過層
１８ 電源部
２０ 量子細線
２２ 量子ドット
３０ 温度調節部
３２ 冷却ユニット
３４ 冷却器
３６ 気体供給部
３８ ヒータユニット
３８ａ、３８ｂ ヒータ部
３９ 仕切部
４０ ヒータ制御部
５０ 裏面補助電極
５４ａ、５４ｂ、５４ｃ 導電体
５６ 絶縁体
５８ａ、５８ｂ、５８ｃ 領域
６０ 基板
６４ 凸部
６６ 層
６８ 凹部
７２ 多孔部材
７４ 電子走行管
７６ 第１の面電極
７７ 第１電界印加部
７７ａ 第２電界印加部
７８ 開口部
７９ 第２の面電極
８０、８０ａ、８０ｂ 描画装置
８２ 真空チャンバ
８４ ステージ
８６ 基板
８８ 検出センサ
９０ 掛算部
９２ 比較部
９４ 電源制御部
２００ 電子線源
２０２ 表面電極
２０４ 電子通過層
２０６ 半導体微結晶
２０８ 酸化膜
ｓ 間隔
Ｓ 描画領域

Claims (25)

1. 平面状の第１の電極と、
   前記第１の電極に対向して設けられた平面状の第２の電極と、
   前記第１の電極と前記第２の電極の間に設けられた電子通過層と、
   前記第２の電極および前記第１の電極に電圧を印加する電源部とを有し、
   前記電子通過層は、前記第１の電極から前記第２の電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられており、前記第２の電極の表面から電子が放出されるものであり、
   前記量子細線は、シリコンにより構成されており、前記量子細線は、前記第１の方向に太さが細い部分が所定の間隔で複数形成されていることを特徴とする面放出型電子源。
2. 平面状の第１の電極と、
   前記第１の電極に対向して設けられた平面状の第２の電極と、
   前記第１の電極と前記第２の電極の間に設けられた電子通過層と、
   前記第２の電極および前記第１の電極に電圧を印加する電源部とを有し、
   前記電子通過層は、前記第１の電極から前記第２の電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられており、前記第２の電極の表面から電子が放出されるものであり、
   前記量子細線は、シリコンにより構成されており、前記第２の電極と前記電子通過層との間には、絶縁体または半導体からなる層が形成され、前記第２の電極の裏面において前記各量子細線と整合する位置には前記量子細線に対して凸部が形成されていることを特徴とする面放出型電子源。
3. 前記量子細線は、前記第１の方向に太さが細い部分が所定の間隔で複数形成されている請求項２に記載の面放出型電子源。
4. さらに、前記電子通過層を、室温以下の温度に保持する温度調節部を有する請求項１〜３のいずれか１項に記載の面放出型電子源。
5. さらに、一方の端部の第１の開口部よりも他方の端部の第２の開口部が広く、前記第１の開口部から前記第２の開口部に向うに連れて単調に径が大きくなっている管状部材が複数束ねられて構成された多孔部材と、前記多孔部材の前記第２の開口部側に接続された平面状の面電極とを有し、
   前記管状部材は、半導体または絶縁体により構成されており、
   前記多孔部材は、前記第１の開口部を前記第２の電極の表面に向けて前記第２の電極の表面に接続されている請求項１〜４のいずれか１項に記載の面放出型電子源。
6. さらに、一方の端部の第１の開口部よりも他方の端部の第２の開口部が広く、前記第１の開口部から前記第２の開口部に向うに連れて単調に径が大きくなっている管状部材が複数束ねられて構成された多孔部材と、
   前記多孔部材の各前記管状部材に設けられた電極と、
   前記第２の電極と、前記電極との間に電圧を印加する第２の電源部と、
   前記第２の電源部による印加電圧を制御する制御部とを有し、
   前記管状部材は、半導体または絶縁体により構成されており、
   前記多孔部材は、前記第１の開口部を前記第２の電極の表面に向けて前記第２の電極の表面に接続されている請求項１〜４のいずれか１項に記載の面放出型電子源。
7. 前記第１の電極は、前記第２の電極の表面から電子を放出させる領域に相当する領域に導電体が配置され、電子を放出させる部分以外には、絶縁体が配置されている請求項１〜６のいずれか１項に記載の面放出型電子源。
8. 前記第２の電極の表面には、所定のパターンに形成された電子吸収体が設けられている請求項１〜６のいずれか１項に記載の面放出型電子源。
9. 前記第１の電極は、１つの量子細線または複数の量子細線に接続されるとともに、導通状態、非導通状態または半導通状態にすることができるスイッチ素子を有し、前記スイッチ素子は前記電源部に接続されており、
   さらに、前記第２の電極の表面から電子を放出させる領域に相当する領域における前記スイッチ素子を導通状態にするスイッチ制御部を備える請求項１〜８のいずれか１項に記載の面放出型電子源。
10. 前記量子細線の太さは、５ｎｍ以下である請求項１〜９のいずれか１項に記載の面放出型電子源。
11. 前記量子細線の間隔は、前記量子細線を構成する物質の原子間隔以上である請求項１〜１０のいずれか１項に記載の面放出型電子源。
12. さらに、前記第２の電極の表面に対して垂直な方向に、磁界を印加する磁界印加部と、
    前記電源部により電圧が印加されたときに、前記第２の電極の表面から放出される電子の放出角を検出する電子放出角検出器と、
    前記電子放出角検出器による前記電子の放出角の検出結果に基づいて、前記磁界印加部による磁界の強度を調節する制御部とを有する請求項１〜１１のいずれか１項に記載の面放出型電子源。
13. さらに、前記第２の電極の表面に対して垂直な方向に、パルス磁界を印加するパルス磁界印加部を有し、
    前記電源部は、前記第２の電極および前記第１の電極にパルス電圧を印加するものであり、
    前記パルス磁界印加部により、前記パルス磁界を印加している間、前記電源部は、前記第２の電極および前記第１の電極にパルス電圧を印加する請求項１〜１１のいずれか１項に記載の面放出型電子源。
14. 前記量子細線における前記細い部分により区画される領域は、量子ドットを構成するものである請求項１、および３〜１３のいずれか１項に記載の面放出型電子源。
15. 平面状の第１の電極と、前記第１の電極に対向して設けられた平面状の第２の電極と、前記第１の電極と前記第２の電極の間に設けられた電子通過層と、前記第２の電極および前記第１の電極に電圧を印加する電源部とを備えており、前記電子通過層が、前記第１の電極から前記第２の電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられているものであり、前記第２の電極の表面から電子が放出される面放出型電子源と、
    前記面放出型電子源の前記第２の電極に対向して設けられ、描画対象物が表面に載置されるステージとを有し、
    前記面放出型電子源の前記量子細線は、シリコンにより構成されており、前記量子細線は、前記第１の方向に太さが細い部分が所定の間隔で複数形成されていることを特徴とする描画装置。
16. 平面状の第１の電極と、前記第１の電極に対向して設けられた平面状の第２の電極と、前記第１の電極と前記第２の電極の間に設けられた電子通過層と、前記第２の電極および前記第１の電極に電圧を印加する電源部とを備えており、前記電子通過層が、前記第１の電極から前記第２の電極に向かう第１の方向に伸びる量子細線が所定の間隔をあけて複数設けられているものであり、前記第２の電極の表面から電子が放出される面放出型電子源と、
    前記面放出型電子源の前記第２の電極に対向して設けられ、描画対象物が表面に載置されるステージとを有し、
    前記面放出型電子源の前記量子細線は、シリコンにより構成されており、
    前記面放出型電子源の前記第２の電極と前記電子通過層との間には、絶縁体または半導体からなる層が形成されており、前記第２の電極の裏面において前記各量子細線と整合する位置には、前記量子細線に対して凸部が形成されていることを特徴とする描画装置。
17. 前記面放出型電子源の前記量子細線は、前記第１の方向に太さが細い部分が所定の間隔で複数形成されている請求項１６に記載の描画装置。
18. 前記面放出型電子源は、さらに前記第２の電極の表面に対して垂直な方向に、磁界を印加する磁界印加部と、
    前記電源部により電圧が印加されたときに、前記第２の電極の表面から放出される電子の放出角を検出する電子放出角検出器と、
    前記電子放出角検出器による前記電子の放出角の検出結果に基づいて、前記磁界印加部による磁界の強度を調節する制御部とを有する請求項１５〜１７のいずれか１項に記載の描画装置。
19. さらに、前記面放出型電子源の前記電子通過層を、室温以下の温度に保持する温度調節部を有する請求項１５〜１８のいずれか１項に記載の描画装置。
20. 前記面放出型電子源は、さらに、一方の端部の第１の開口部よりも他方の端部の第２の開口部が広く、前記第１の開口部から前記第２の開口部に向うに連れて単調に径が大きくなっている管状部材が複数束ねられて構成された多孔部材と、前記多孔部材の前記第２の開口部側に接続された平面状の面電極とを有し、
    前記管状部材は、半導体または絶縁体により構成されており、
    前記多孔部材は、前記第１の開口部を前記第２の電極の表面に向けて前記第２の電極の表面に接続されている請求項１５〜１９のいずれか１項に記載の描画装置。
21. 前記面放出型電子源は、さらに、一方の端部の第１の開口部よりも他方の端部の第２の開口部が広く、前記第１の開口部から前記第２の開口部に向うに連れて単調に径が大きくなっている管状部材が複数束ねられて構成された多孔部材と、
    前記多孔部材の各前記管状部材に設けられた電極と、
    前記第２の電極と、前記電極との間に電圧を印加する第２の電源部と、
    前記第２の電源部による印加電圧を制御する制御部とを有し、
    前記管状部材は、半導体または絶縁体により構成されており、
    前記多孔部材は、前記第１の開口部を前記第２の電極の表面に向けて前記第２の電極の表面に接続されている請求項１５〜１９のいずれか１項に記載の描画装置。
22. 前記面放出型電子源の前記第１の電極は、前記第２の電極の表面から電子を放出させる領域に相当する領域に導電体が配置され、電子を放出させる部分以外には絶縁体が配置されている請求項１５〜２１のいずれか１項に記載の描画装置。
23. 前記面放出型電子源の前記第２の電極の表面には、所定のパターンに形成された電子吸収体が設けられている請求項１５〜２１のいずれか１項に記載の描画装置。
24. 前記面放出型電子源の前記第１の電極は、１つの量子細線または複数の量子細線に接続されるとともに、導通状態、非導通状態または半導通状態にすることができるスイッチ素子を有し、前記スイッチ素子は前記電源部に接続されており、
    さらに、前記第２の電極の表面から電子を放出させる領域に相当する領域における前記スイッチ素子を導通状態にするスイッチ制御部を備える請求項１５〜２１のいずれか１項に記載の描画装置。
25. 前記面放出型電子源の前記量子細線における前記細い部分により区画される領域は、量子ドットを構成するものである請求項１５、および１７〜２４のいずれか１項に記載の描画装置。

Images