JP4423826B2 - 電界放射型電子源 - Google Patents
電界放射型電子源 Download PDFInfo
- Publication number
- JP4423826B2 JP4423826B2 JP2001225484A JP2001225484A JP4423826B2 JP 4423826 B2 JP4423826 B2 JP 4423826B2 JP 2001225484 A JP2001225484 A JP 2001225484A JP 2001225484 A JP2001225484 A JP 2001225484A JP 4423826 B2 JP4423826 B2 JP 4423826B2
- Authority
- JP
- Japan
- Prior art keywords
- electron source
- silicon
- field emission
- electrode
- source element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Common Detailed Techniques For Electron Tubes Or Discharge Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、電界放射により電子源を放射するようにした電界放射型電子源に関するものである。
【0002】
【従来の技術】
従来より、導電性基板の一表面側に酸化若しくは窒化した多孔質半導体層からなる強電界ドリフト層を形成し、強電界ドリフト層上に表面電極を形成した電界放射型電子源が提案されている(例えば、特許第2966842号、特許第2987140号など参照)。なお、導電性基板としては、例えば、抵抗率が導体の導電率に比較的近い半導体基板、金属基板、ガラス基板(絶縁性基板)の一表面に導電性層を形成したものなどが用いられている。
【0003】
この種の電界放射型電子源は、例えば、図6に示すように導電性基板としてのn形シリコン基板1の主表面側に酸化した多孔質多結晶シリコン層からなる強電界ドリフト層6が形成され、強電界ドリフト層6上に表面電極7が形成されている。また、n形シリコン基板1の裏面にはオーミック電極2が形成されている。なお、図6に示す例では、n形シリコン基板1と強電界ドリフト層6との間に例えばノンドープの多結晶シリコン層からなる半導体層3を介在させてあるが、半導体層3を介在させずにn形シリコン基板1の主表面上に強電界ドリフト層6を形成した構成も提案されている。
【0004】
図6に示す構成の電界放射型電子源から電子を放出させるには、図7に示すように、表面電極7に対向配置されたコレクタ電極21を設け、表面電極7とコレクタ電極21との間を真空とした状態で、表面電極7がn形シリコン基板1(オーミック電極2)に対して高電位側(正極)となるように表面電極7とn形シリコン基板1との間に直流電圧Vpsを印加するとともに、コレクタ電極21が表面電極7に対して高電位側となるようにコレクタ電極21と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、n形シリコン基板1から注入された電子が強電界ドリフト層6をドリフトし表面電極7を通して放出される(なお、図7中の一点鎖線は表面電極7を通して放出された電子e-の流れを示す)。表面電極7には仕事関数の小さな材料(例えば、金)が採用され、表面電極7の膜厚は10〜15nm程度に設定されている。
【0005】
ところで、強電界ドリフト層6は、ノンドープの多結晶シリコン層を陽極酸化処理にて多孔質化した後に急速加熱法(急速熱酸化:RTO)にて酸化処理を行うことにより形成されているが、陽極酸化処理では陽極酸化処理を行う前の多結晶シリコン層に含まれていたグレインの表面が多孔質化し、残されたグレインの結晶状態が維持されているので、図8に示すように、多数の柱状の多結晶シリコンのグレイン51と、各グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51の間に介在する多数のナノメータサイズ(例えば、10nm程度)の微結晶シリコン(半導体微結晶)63と、各微結晶シリコン63それぞれの表面に形成され微結晶シリコン63の結晶粒径よりも小さい膜厚のシリコン酸化膜(絶縁膜)64とを少なくとも含んでいると考えられる。
【0006】
上述の電界放射型電子源では、次のようなモデルで電子放出が起こると考えられる。表面電極7をn形シリコン基板1およびオーミック電極2で構成される下部電極に対して正極として印加する直流電圧が所定値(臨界値)に達すると、n形シリコン基板1側から強電界ドリフト層6へ熱的励起により電子が注入される。一方、強電界ドリフト層6には結晶粒径がナノメータサイズの微結晶シリコン63が多数存在し、各微結晶シリコン63の表面には微結晶シリコン63の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64が形成されているので、強電界ドリフト層6に印加された電界はほとんど微結晶シリコン63の表面に形成されたシリコン酸化膜64にかかるから、注入された電子はシリコン酸化膜64にかかっている強電界により加速され強電界ドリフト層6内を表面電極7へ向かってドリフトする(なお、図8中の上向きの矢印は電子e-のドリフト方向を示す)。ここに、微結晶シリコン63の結晶粒径は電子の平均自由行程(シリコン中の電子の平均自由行程は50nm程度といわれている)よりも十分に小さいので、電子は微結晶シリコン63にほとんど衝突することなく強電界ドリフト層6の表面に到達する。要するに、強電界ドリフト層6に注入された電子は、衝突による散乱を起こすことなく、微結晶シリコン63の表面のシリコン酸化膜64にかかっている電界で加速されて、次の微結晶シリコン63の表面のシリコン酸化膜64に突入するという現象を繰り返してエネルギが増大していく。したがって、強電界ドリフト層6の表面に到達した電子はホットエレクトロンであって、ホットエレクトロンは熱平衡状態よりも数kT以上のエネルギを有するので、表面電極7を容易にトンネルし真空中に放出される。
【0007】
上述の構成を有する電界放射型電子源では、表面電極7と下部電極(オーミック電極2)との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極21と表面電極7との間に流れる電流をエミッション電流(放出電子電流)Ieと呼ぶことにすれば(図7参照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率が高くなる。なお、上述の電界放射型電子源では、直流電圧Vpsを10〜20V程度の低電圧としても電子を放出させることができる。
【0008】
【発明が解決しようとする課題】
上述の説明から分かるように上記従来構成の電界放射型電子源の表面電極7を通して放出された電子は、理論上は直流電圧Vpsから表面電極7の仕事関数を引いた分のエネルギを持つことになる。しかしながら、実際には、電子は強電界ドリフト層6内をドリフトする途中で散乱を受けるので、上述の電界放射型電子源から放出された電子のエネルギ分布を測定するとブロードな分布を持っており、例えば、走査型電子顕微鏡(SEM)、透過型電子顕微鏡(TEM)などの電子銃における電子源として応用するのが難しいという不具合があった。すなわち、上述の電界放射型電子源では、放出される電子のエネルギ分布の広がりが比較的大きいので、電子をレンズで絞った場合の収差が大きくなり、高分解能な観察ができないという問題が考えられる。
【0009】
また、上述の電界放射型電子源をディスプレイの電子源として応用した場合、電子源の発熱による温度上昇に起因して電子放出量が変動し、画面の輝度が変化してしまうという不具合があった。
【0010】
本発明は上記事由に鑑みて為されたものであり、その目的は、放出電子のエネルギ分布の広がりが小さな電界放射型電子源を提供することにある。
【0011】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、下部電極と、下部電極に対向する表面電極と、下部電極と表面電極との間に介在する酸化若しくは窒化若しくは酸窒化した多孔質多結晶シリコン層よりなるドリフト部とを備え、ドリフト部が、少なくとも、柱状の多結晶シリコンのグレインと、グレインの表面に形成されたシリコン酸化膜若しくはシリコン窒化膜若しくはシリコン酸窒化膜と、グレイン間に介在する多数のナノメータオーダの微結晶シリコンと、各微結晶シリコンそれぞれの表面に形成され微結晶シリコンの結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜若しくはシリコン窒化膜若しくはシリコン酸窒化膜とから構成され、表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により下部電極から注入された電子がドリフト部をドリフトし表面電極を通して放出される電子源素子と、当該電子源素子を冷却する冷却手段とを備えることを特徴とするものであり、ドリフト部が、少なくとも、柱状の多結晶シリコンのグレインと、グレインの表面に形成されたシリコン酸化膜若しくはシリコン窒化膜若しくはシリコン酸窒化膜と、グレイン間に介在する多数のナノメータオーダの微結晶シリコンと、各微結晶シリコンそれぞれの表面に形成され微結晶シリコンの結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜若しくはシリコン窒化膜若しくはシリコン酸窒化膜とから構成された電子源素子を冷却することができるので、電界放射型の電子源素子の動作時の温度上昇を抑制することができるとともに、微結晶シリコンを構成しているシリコン原子の格子振動が小さくなってドリフト部での電子の散乱確率が減少し、電子源素子の放出電子のエネルギ分布の広がりを小さくすることができる。
【0012】
また、請求項1の発明では、電子源素子は、下部電極と、下部電極に対向する表面電極と、下部電極と表面電極との間に介在する酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなるドリフト部とを備え、表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により下部電極から注入された電子がドリフト部をドリフトし表面電極を通して放出されるものであり、電子源素子から放出される電子線の放出方向が表面電極の法線方向に揃いやすいから、電子顕微鏡の電子銃の電子源として利用する場合に電子顕微鏡の分解能を高めることができる。
【0013】
請求項2の発明は、請求項1の発明において、冷却手段は、ペルチェ素子よりなるので、ペルチェ素子に流す電流値を制御することで冷却温度を調節することができる。
【0014】
請求項3の発明は、請求項2の発明において、電子源素子とペルチェ素子とを同一基板に形成してあるので、電子源素子を効率的に冷却することが可能になる。なお、ペルチェ素子の材料としては熱電半導体材料を採用すればよい。
【0015】
請求項4の発明は、請求項1の発明において、冷却手段は、低温の冷媒を電子源素子と熱的に結合させるので、電子源素子を容易に冷却することができる。
【0016】
請求項5の発明は、請求項4の発明において、冷却手段は、冷媒が循環する冷媒配管を備えた冷凍機よりなるので、冷却温度を調節することが可能になる。
【0017】
請求項6の発明は、請求項4の発明において、冷却手段は、電子源素子に熱的に結合し前記溶媒を溜める容器を備えているので、容器に冷媒を充填するだけで電子源素子を冷却することができる。なお、冷媒としては、例えば、液体窒素や液体ヘリウムなどを用いることができる。
【0018】
請求項7の発明は、請求項1〜3、5のいずれかの発明において、電子源素子の温度を検出する温度検出手段と、温度検出手段による検出温度が規定温度範囲内に入るように冷却手段を制御する制御手段とを備えるので、温度上昇による電子放出量の変動を抑えることができて、電子放出量が安定するから、例えば、ディスプレイの電子源として応用したときに画面の輝度が変化するのを防止することができる。
【0019】
【発明の実施の形態】
(実施形態1)
本実施形態の電界放射型電子源は、図1に示すように、導電性基板であるn形シリコン基板1の主表面側に電界放射型の電子源素子10aとペルチェ素子30とが形成されている。ここに、ペルチェ素子30は、電子源素子10aの近傍に配設されている。また、ペルチェ素子30は、n形シリコン基板1の主表面上に形成されたシリコン酸化膜よりなる絶縁膜13上に形成されている。なお、本実施形態では、ペルチェ素子30が、電子源素子10aを冷却する冷却手段を構成している。
【0020】
電子源素子10aは、n形シリコン基板1と、n形シリコン基板1の主表面上に形成されたノンドープの多結晶シリコン層よりなる半導体層3と、半導体層3上に形成された酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層6と、強電界ドリフト層6上に形成された表面電極7とで構成されている。また、図示していないが、n形シリコン基板1の裏面にはオーミック電極が形成されている。なお、本実施形態では、強電界ドリフト層6がドリフト部を構成し、n形シリコン基板1と上記オーミック電極とで下部電極を構成している。また、表面電極7には仕事関数の小さな材料(例えば、金)が採用され、表面電極7の膜厚は10〜15nm程度に設定されている。
【0021】
すなわち、本実施形態における電子源素子10aは、図6に示した従来構成と同様の構成を有しており、表面電極7と下部電極との間に表面電極7を高電位側として直流電圧を印加することによって、電子源素子10aから表面電極7を通して電子を放出させることが可能になる。また、強電界ドリフト層6は、上述の図8と同様の構成を有しており、少なくとも、柱状の多結晶シリコンのグレイン(半導体結晶)51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在するナノメータオーダの微結晶シリコン63と、微結晶シリコン63の表面に形成され微結晶シリコン63の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64とから構成されると考えられる。しかして、強電界ドリフト層6に印加された電界はほとんど微結晶シリコン63の表面に形成されたシリコン酸化膜64にかかるから、下部電極から注入された電子はシリコン酸化膜64にかかっている強電界により加速され強電界ドリフト層6内を表面電極7へ向かってドリフトする。ここに、微結晶シリコン63の結晶粒径は電子の平均自由行程(シリコン中の電子の平均自由行程は50nm程度といわれている)よりも十分に小さいので、電子は微結晶シリコン63にほとんど衝突することなく強電界ドリフト層6の表面に到達する。要するに、強電界ドリフト層6に注入された電子は、衝突による散乱を起こすことなく、微結晶シリコン63の表面のシリコン酸化膜64にかかっている電界で加速されて、次の微結晶シリコン63の表面のシリコン酸化膜64に突入するという現象を繰り返してエネルギが増大していく。したがって、強電界ドリフト層6の表面に到達した電子はホットエレクトロンであって、ホットエレクトロンは熱平衡状態よりも数kT以上のエネルギを有するので、表面電極7を容易にトンネルし真空中に放出される。
【0022】
上述の電子源素子10aでは、表面電極7を通して放出される電子線の放出方向が表面電極7の法線方向に揃いやすいから、電子顕微鏡(例えば、SEM、TEMなど)の電子銃の電子源として利用する場合に電子顕微鏡の分解能を高めることができ、また、ディスプレイの電子源として応用する場合に、複雑なシャドウマスクや電子収束レンズを設ける必要がなく、ディスプレイの薄型化を図れる。また、表面電極7と下部電極との間に印加する電圧を10〜20V程度の低電圧としても電子を放出させることができるので、低消費電力化を図れる。
【0023】
ペルチェ素子30は、p形熱電半導体材料(p形のBi2Te3)よりなる第1熱電要素31とn形熱電半導体材料(n形のBi2Te3)よりなる第2熱電要素32とが図1の左右方向において離間して交互に配設され、金属材料(例えば、アルミニウム、銅など)からなる電極33を介して接合されている。すなわち、ペルチェ素子30は、n形半導体基板1の厚み方向に直交する面内で第1熱電要素31と第2熱電要素32とが交互に立設されており、電気的には第1熱電要素31と第2熱電要素32とが交互に並んだ形で直列接続されている。
【0024】
したがって、ペルチェ素子30へ外部から電圧を印加して電流を流すと(つまり、複数の第1熱電要素31と複数の第2熱電要素32との直列回路へ電流を流すと)、n形シリコン基板1の厚み方向においてn形シリコン基板1に近い側(図1における下側)の電極33は吸熱し、n形シリコン基板1から遠い側(図1における上側)の電極33は発熱するので、ペルチェ素子30へ電流を流すことで電子源素子10aを冷却することができる。
【0025】
なお、上述の電子源素子10aは図6に示した従来構成の電界放射型電子源と同様の製造プロセスで形成することができ、ペルチェ素子30は、成膜工程(例えば、スパッタによる成膜工程)、フォトリソグラフィ工程、リフトオフ工程、エッチング工程など半導体製造プロセスにおいて一般的な工程を適宜組み合わせることで形成することができる。
【0026】
ところで、電子源素子10aは、室温(300K)において図2のイのような電子放出特性を有しており、放出電子のエネルギ分布が比較的広くなっているが、例えば100Kまで冷却することにより図2のロのようなエネルギ分布の広がりの狭い電子放出特性を有する。なお、図2の横軸は電子エネルギを示し、縦軸は放出電子数を示す。
【0027】
ここにおいて、300Kにおける放出電子のエネルギ分布が比較的広くなっている原因の一つとしては、微結晶シリコン63を構成しているシリコン原子の格子振動による散乱が考えられる。これに対して、100Kにおける放出電子のエネルギ分布が狭くなっているのは、強電界ドリフト層6が冷却されることによってシリコン原子の格子振動が小さくなって強電界ドリフト層6での電子の散乱確率が減少するためであると考えられる。要するに、強電界ドリフト層6を冷却することによって、放出電子に関してほぼ理論通りのエネルギ分布特性を得ることができるものと考えられる。
【0028】
したがって、例えば、図3に示すように、n形シリコン基板1上にシリコン酸化膜からなる絶縁膜14を介してサーミスタ素子40を設け、サーミスタ素子40による検出温度に基づいてペルチェ素子30へ流す電流の電流値を制御する制御部20を設ければ、ペルチェ素子30に流す電流値を制御することで電子源素子10aの冷却温度を所望の温度(規定温度範囲内)に調節することができる。ここにおいて、サーミスタ素子40は、アモルファス半導体薄膜よりなるサーミスタ要素41に2つの電極42,42が設けられており、両電極42,42が制御部20に接続されている。また、サーミスタ素子40は、電子源素子10aの近傍に配設されている。なお、本実施形態では、サーミスタ素子40が、電子源素子10aの温度を検出する温度検出手段を構成し、制御部20が、温度検出手段による検出温度が規定温度範囲内に入るように冷却手段を制御する制御手段を構成している。
【0029】
しかして、本実施形態では、電子源素子10aをペルチェ素子30により冷却することによって、温度上昇による電子源素子10aの電子放出量の変動を抑えることができて、電子放出量が安定するから、例えば、ディスプレイの電子源として応用したときに画面の輝度が変化するのを防止することができる。また、電子源素子10aを冷却することにより放出電子のエネルギ分布が狭くなるので、SEMやTEMなどの電子顕微鏡における電子銃の電子源として用いる場合に、電子をレンズで絞った際の収差が小さくなるから、高い分解能での観察が可能となる。また、電子源素子10aから放出される電子線の放出方向が表面電極7の法線方向に揃いやすいから、電子顕微鏡における電子銃の電子源として用いる場合に電子顕微鏡の分解能を高めることができ、ディスプレイの電子源として応用するときに、複雑なシャドウマスクや電子収束レンズを設ける必要がなく、ディスプレイの薄型化を図れる。
【0030】
また、本実施形態では、電子源素子10aとペルチェ素子30とを同一基板(n形シリコン基板1)に形成してあるので、電子源素子10aを効率的に冷却することが可能になる。
【0031】
(実施形態2)
本実施形態の電界放射型電子源は、図4に示すように、電子源素子10aと電子源素子10aを冷却する冷却手段である冷凍機70とを備えている。なお、電子源素子10aの構成は実施形態1と同じなので、同一の符号を付して説明を省略する。
【0032】
冷凍機70は、低温の冷媒が循環する冷媒配管71と、冷媒配管71の途中に設けられ熱を放出して冷媒の温度を下げる放熱部(熱交換器)72と、冷媒配管71の途中に設けられ冷媒を圧縮するコンプレッサ73とを備えており、冷媒配管71が電子源素子10aの形成されたn形シリコン基板1と密着して熱的に結合している。つまり、本実施形態では、冷却手段が、低温の冷媒を電子源素子10aと熱的に結合させるので、電子源素子10aを容易に冷却することができ、また、冷却温度を調節することができる。
【0033】
しかして、本実施形態では、実施形態1と同様、電子源素子10aを冷却手段により冷却することによって、温度上昇による電子源素子10aの電子放出量の変動を抑えることができて、電子放出量が安定するから、例えば、ディスプレイの電子源として応用したときに画面の輝度が変化するのを防止することができる。また、電子源素子10aを冷却することにより放出電子のエネルギ分布が狭くなるので、SEMやTEMなどの電子顕微鏡における電子銃の電子源として用いる場合に、電子をレンズで絞った際の収差が小さくなるから、高い分解能での観察が可能となる。
【0034】
(実施形態3)
本実施形態の電界放射型電子源は、図5に示すように、電子源素子10aの他に電子源素子10aを冷却する冷却手段として、電子源素子10aを冷却するための冷媒を溜める容器50とを備えている。ここにおいて、容器50は、冷媒導入口50bから導入された冷媒が冷媒溜まり部50aに溜まるようになっており、冷媒溜まり部50aが電子源素子10aと密着して熱的に結合している。冷媒としては、例えば液体窒素や液体ヘリウムなどを採用すればよい。つまり、本実施形態では、冷却手段が、低温の冷媒を電子源素子10aと熱的に結合させるので、電子源素子10aを容易に冷却することができる。なお、電子源素子10aの構成は実施形態1と同じなので、同一の符号を付して説明を省略する。
【0035】
しかして、本実施形態では、実施形態1と同様、電子源素子10aを冷却手段により冷却することによって、温度上昇による電子源素子10aの電子放出量の変動を抑えることができて、電子放出量が安定するから、例えば、ディスプレイの電子源として応用したときに画面の輝度が変化するのを防止することができる。また、電子源素子10aを冷却することにより放出電子のエネルギ分布が狭くなるので、SEMやTEMなどの電子顕微鏡における電子銃の電子源として用いる場合に、電子をレンズで絞った際の収差が小さくなるから、高い分解能での観察が可能となる。
【0036】
ところで、上記各実施形態では、強電界ドリフト層6を酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層6を窒化若しくは酸窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化若しくは酸窒化して形成してもよい。強電界ドリフト層6を窒化した多孔質多結晶シリコン層とした場合には図8にて説明した各シリコン酸化膜52,64がいずれもシリコン窒化膜となり、強電界ドリフト層6を酸窒化した多孔質多結晶シリコン層とした場合には各シリコン酸化膜52,64がいずれもシリコン酸窒化膜となる。
【0037】
【発明の効果】
請求項1の発明は、下部電極と、下部電極に対向する表面電極と、下部電極と表面電極との間に介在する酸化若しくは窒化若しくは酸窒化した多孔質多結晶シリコン層よりなるドリフト部とを備え、ドリフト部が、少なくとも、柱状の多結晶シリコンのグレインと、グレインの表面に形成されたシリコン酸化膜若しくはシリコン窒化膜若しくはシリコン酸窒化膜と、グレイン間に介在する多数のナノメータオーダの微結晶シリコンと、各微結晶シリコンそれぞれの表面に形成され微結晶シリコンの結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜若しくはシリコン窒化膜若しくはシリコン酸窒化膜とから構成され、表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により下部電極から注入された電子がドリフト部をドリフトし表面電極を通して放出される電子源素子と、当該電子源素子を冷却する冷却手段とを備えるものであり、ドリフト部が、少なくとも、柱状の多結晶シリコンのグレインと、グレインの表面に形成されたシリコン酸化膜若しくはシリコン窒化膜若しくはシリコン酸窒化膜と、グレイン間に介在する多数のナノメータオーダの微結晶シリコンと、各微結晶シリコンそれぞれの表面に形成され微結晶シリコンの結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜若しくはシリコン窒化膜若しくはシリコン酸窒化膜とから構成された電子源素子を冷却することができるので、電界放射型の電子源素子の動作時の温度上昇を抑制することができるとともに、微結晶シリコンを構成しているシリコン原子の格子振動が小さくなってドリフト部での電子の散乱確率が減少し、電子源素子の放出電子のエネルギ分布の広がりを小さくすることができるという効果がある。
【0038】
また、請求項1の発明では、電子源素子は、下部電極と、下部電極に対向する表面電極と、下部電極と表面電極との間に介在する酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなるドリフト部とを備え、表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により下部電極から注入された電子がドリフト部をドリフトし表面電極を通して放出されるものであり、電子源素子から放出される電子線の放出方向が表面電極の法線方向に揃いやすいから、電子顕微鏡の電子銃の電子源として利用する場合に電子顕微鏡の分解能を高めることができるという効果がある。
【0039】
請求項2の発明は、請求項1の発明において、冷却手段は、ペルチェ素子よりなるので、ペルチェ素子に流す電流値を制御することで冷却温度を調節することができるという効果がある。
【0040】
請求項3の発明は、請求項2の発明において、電子源素子とペルチェ素子とを同一基板に形成してあるので、電子源素子を効率的に冷却することが可能になるという効果がある。なお、ペルチェ素子の材料としては熱電半導体材料を採用すればよい。
【0041】
請求項4の発明は、請求項1の発明において、冷却手段は、低温の冷媒を電子源素子と熱的に結合させるので、電子源素子を容易に冷却することができるという効果がある。
【0042】
請求項5の発明は、請求項4の発明において、冷却手段は、冷媒が循環する冷媒配管を備えた冷凍機よりなるので、冷却温度を調節することが可能になるという効果がある。
【0043】
請求項6の発明は、請求項4の発明において、冷却手段は、電子源素子に熱的に結合し前記溶媒を溜める容器を備えているので、容器に冷媒を充填するだけで電子源素子を冷却することができるという効果がある。なお、冷媒としては、例えば、液体窒素や液体ヘリウムなどを用いることができる。
【0044】
請求項7の発明は、請求項1〜3、5のいずれかの発明において、電子源素子の温度を検出する温度検出手段と、温度検出手段による検出温度が規定温度範囲内に入るように冷却手段を制御する制御手段とを備えるので、温度上昇による電子放出量の変動を抑えることができて、電子放出量が安定するから、例えば、ディスプレイの電子源として応用したときに画面の輝度が変化するのを防止することができるという効果がある。
【図面の簡単な説明】
【図1】実施形態1を示す概略断面図である。
【図2】同上の動作説明図である。
【図3】同上の概略構成図である。
【図4】実施形態2を示す概略構成図である。
【図5】実施形態3を示す概略構成図である。
【図6】従来例を示す概略断面図である。
【図7】同上の動作説明図である。
【図8】同上の動作説明図である。
【符号の説明】
1 n形シリコン基板
3 半導体層
6 強電界ドリフト層
7 表面電極
10a 電子源素子
13 絶縁膜
20 制御部
30 ペルチェ素子
31 第1熱電要素
32 第2熱電要素
33 電極
40サーミスタ素子
50 容器
63 微結晶シリコン
64 シリコン酸化膜
71 冷媒配管
Claims (7)
- 下部電極と、下部電極に対向する表面電極と、下部電極と表面電極との間に介在する酸化若しくは窒化若しくは酸窒化した多孔質多結晶シリコン層よりなるドリフト部とを備え、ドリフト部が、少なくとも、柱状の多結晶シリコンのグレインと、グレインの表面に形成されたシリコン酸化膜若しくはシリコン窒化膜若しくはシリコン酸窒化膜と、グレイン間に介在する多数のナノメータオーダの微結晶シリコンと、各微結晶シリコンそれぞれの表面に形成され微結晶シリコンの結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜若しくはシリコン窒化膜若しくはシリコン酸窒化膜とから構成され、表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により下部電極から注入された電子がドリフト部をドリフトし表面電極を通して放出される電子源素子と、当該電子源素子を冷却する冷却手段とを備えることを特徴とする電界放射型電子源。
- 冷却手段は、ペルチェ素子よりなることを特徴とする請求項1記載の電界放射型電子源。
- 電子源素子とペルチェ素子とを同一基板に形成してなることを特徴とする請求項2記載の電界放射型電子源。
- 冷却手段は、低温の冷媒を電子源素子と熱的に結合させることを特徴とする請求項1記載の電界放射型電子源。
- 冷却手段は、冷媒が循環する冷媒配管を備えた冷凍機よりなることを特徴とする請求項4記載の電界放射型電子源。
- 冷却手段は、電子源素子に熱的に結合し冷媒を溜める容器を備えてなることを特徴とする請求項4記載の電界放射型電子源。
- 電子源素子の温度を検出する温度検出手段と、温度検出手段による検出温度が規定温度範囲内に入るように冷却手段を制御する制御手段とを備えることを特徴とする請求項1〜3、5のいずれかに記載の電界放射型電子源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001225484A JP4423826B2 (ja) | 2001-07-26 | 2001-07-26 | 電界放射型電子源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001225484A JP4423826B2 (ja) | 2001-07-26 | 2001-07-26 | 電界放射型電子源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003045318A JP2003045318A (ja) | 2003-02-14 |
JP4423826B2 true JP4423826B2 (ja) | 2010-03-03 |
Family
ID=19058470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001225484A Expired - Fee Related JP4423826B2 (ja) | 2001-07-26 | 2001-07-26 | 電界放射型電子源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4423826B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6891176B2 (en) * | 2003-06-20 | 2005-05-10 | Nanion Aps | Planar electron emitter with extended lifetime and system using same |
JP4944503B2 (ja) * | 2006-06-09 | 2012-06-06 | パナソニック株式会社 | 放電点灯装置およびそれを用いた照明器具 |
JP4122043B1 (ja) | 2007-04-25 | 2008-07-23 | 株式会社クレステック | 面放出型電子源および描画装置 |
CN105047504B (zh) * | 2015-07-14 | 2017-05-03 | 中国科学院苏州生物医学工程技术研究所 | 基于二维纳米壁的场发射阴极 |
-
2001
- 2001-07-26 JP JP2001225484A patent/JP4423826B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003045318A (ja) | 2003-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1282935B1 (en) | Thermal diode for energy conversion | |
Fan et al. | SiGeC/Si superlattice microcoolers | |
EP2235760B1 (en) | Method and apparatus for solid state cooling system | |
Hishinuma et al. | Refrigeration by combined tunneling and thermionic emission in vacuum: Use of nanometer scale design | |
US6256996B1 (en) | Nanoscopic thermoelectric coolers | |
US6384312B1 (en) | Thermoelectric coolers with enhanced structured interfaces | |
AU2001268030A1 (en) | Thermal diode for energy conversion | |
JP4896336B2 (ja) | エネルギー変換のための熱ダイオード | |
JP2007518281A (ja) | 補助的熱伝物質を含む一体化薄膜熱電装置 | |
US20050150535A1 (en) | Method for forming a thin-film thermoelectric device including a phonon-blocking thermal conductor | |
US20050016575A1 (en) | Field emission based thermoelectric device | |
Manninen et al. | Refrigeration of a dielectric membrane by superconductor/insulator/normal-metal/insulator/superconductor tunneling | |
US20070137687A1 (en) | Thermoelectric tunnelling device | |
Liao et al. | Thermoelectric characterization of Si thin films in silicon-on-insulator wafers | |
US20060180829A1 (en) | Tunneling gap diodes | |
Fisher et al. | High-power on-chip microrefrigerator based on a normal-metal/insulator/superconductor tunnel junction | |
EP1333488A2 (en) | Electronic device having a getter used as a circuit element | |
JP4423826B2 (ja) | 電界放射型電子源 | |
Nolas et al. | A comparison of projected thermoelectric and thermionic refrigerators | |
WO2002089167A2 (en) | Tunneling emitter | |
JP4080778B2 (ja) | カロリーメータ | |
JP2003123626A (ja) | ワイドギャップの半導体構造に基づく負の電子親和力を備えた注入冷陰極 | |
Weber et al. | Reduction of the thermopower in semiconducting point contacts | |
Gerstenmaier et al. | Thermionic refrigeration with planar and nonplanar electrodes-chances and limits | |
US20070057277A1 (en) | Tunneling gap diodes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091130 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |