DE102012217482B4 - Strukturieren von Kontakten in Kohlenstoff-Nanoröhren-Einheiten - Google Patents
Strukturieren von Kontakten in Kohlenstoff-Nanoröhren-Einheiten Download PDFInfo
- Publication number
- DE102012217482B4 DE102012217482B4 DE102012217482.6A DE102012217482A DE102012217482B4 DE 102012217482 B4 DE102012217482 B4 DE 102012217482B4 DE 102012217482 A DE102012217482 A DE 102012217482A DE 102012217482 B4 DE102012217482 B4 DE 102012217482B4
- Authority
- DE
- Germany
- Prior art keywords
- carbon nanotube
- layer
- electrically insulating
- protective layer
- insulating protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 90
- 239000010410 layer Substances 0.000 claims abstract description 81
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 61
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 60
- 239000011241 protective layer Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 56
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 19
- 238000001020 plasma etching Methods 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 6
- 238000003631 wet chemical etching Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 239000002086 nanomaterial Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 210000002381 plasma Anatomy 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical class C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910003472 fullerene Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- -1 transition metal nitride Chemical class 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
- Y10S977/742—Carbon nanotubes, CNTs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
Abstract
Struktur, aufweisend:ein Substrat (10), welches eine Kohlenstoff-Nanoröhre (14) aufweist, die über einer Fläche des Substrats (10) angeordnet ist, wobei die Kohlenstoff-Nanoröhre (14) teilweise innerhalb einer elektrisch isolierenden Schutzschicht (16) angeordnet ist;einen Gate-Stapel, welcher über dem Substrat (10) angeordnet ist, wobei ein erster Abschnitt einer Länge der Kohlenstoff-Nanoröhre (14), der nicht von der elektrisch isolierenden Schutzschicht (16) bedeckt ist, durch den Gate-Stapel führt, wobei der Gate-Stapel den ersten Abschnitt der Länge der Kohlenstoff-Nanoröhre vollumfänglich umschließt und wobei der erste Abschnitt der Länge einen Kanal definiert;einen Source-Kontakt, welcher in Nachbarschaft zu einer ersten Seite des Gate-Stapels angeordnet ist, wobei ein zweiter Abschnitt der Länge der Kohlenstoff-Nanoröhre (14), der nicht von der elektrisch isolierenden Schutzschicht (16) bedeckt ist, elektrisch leitfähig mit dem Source-Kontakt verbunden ist; undeinen Drain-Kontakt, der in Nachbarschaft zu einer zweiten, gegenüber liegenden Seite des Gate-Stapels angeordnet ist, wobei ein dritter Abschnitt der Länge der Kohlenstoff-Nanoröhre (14), der nicht von der elektrisch isolierenden Schutzschicht (16) bedeckt ist, elektrisch leitfähig mit dem Drain-Kontakt verbunden ist,wobei der Gate-Stapel, der Source-Kontakt und der Drain-Kontakt innerhalb der elektrisch isolierenden Schutzschicht (16) und innerhalb einer elektrisch isolierenden organischen Planarisierungsschicht (18) enthalten sind, welche über der elektrisch isolierenden Schutzschicht (16) angeordnet ist.
Description
- TECHNISCHES GEBIET:
- Die beispielhaften Ausführungsformen der vorliegenden Erfindung betreffen allgemein elektronische Einheiten auf Kohlenstoff-Nanoröhren-Basis und insbesondere Strukturen mit einer Kohlenstoff-Nanoröhre und Verfahren zur Verarbeitung von Kohlenstoff-Nanoröhren-Einheiten zum Bilden von elektrischen Gate- und Source/Drain-Kontakten in einem Transistor auf Kohlenstoff-Nanoröhren-Basis.
- HINTERGRUND
- Da die Maßstabsverkleinerung für herkömmliche integrierte CMOS-Schaltungen auf quantenmechanische Grenzen stößt, sind in der Halbleiterindustrie alternative Nanostrukturen und Materialien untersucht worden. Von solchen Nanostrukturen und Materialien bieten Kohlenstoff-Nanoröhren (Carbon Nanotubes, CNTs) ausgezeichnete innere Eigenschaften, welche für Hochleistungseinheiten im Nanomaßstab geeignet sind.
- CNTs sind allotrope Modifikationen des Kohlenstoffs, welche eine zylindrische Nanostruktur aufweisen und Mitglieder der Strukturfamilie der Fullerene sind. Ihr Name leitet sich aus ihrer langen hohlen Struktur ab, die Wände aufweist, welche durch ein Atom dicke Kohlenstofflagen gebildet werden, die als Graphen bekannt sind.
- CNTs können verwendet werden, um elektronische Einheiten, wie z.B. Transistoren, zu konstruieren, wie zum Beispiel in
US 2011 / 0 127 492 A1 US 2011 / 0 127 493 A1 - Aus
US 7 786 466 B2 ist ein integrierter Halbleiter-Schaltkreis auf Basis von CNTs bekannt. Hierbei werden Gate-Elektroden auf einer halbleitenden CNT ausgebildet, gefolgt von einer Abscheidung und Anordnung einer Löcher-induzierenden Materialschicht und einer Elektronen-induzierenden Materialschicht auf der CNT entsprechend des Musters eines eindimensionalen Layouts eines Schaltkreises. Eine elektrische Isolierung kann durch Schneiden eines Teils der CNT, Formen einer umgekehrt vorgespannten Verbindung einer Löcher-induzierten Region und einer Elektronen-induzierten Region der CNT, oder durch elektrische Vorspannung einer Region durch eine dielektrische Schicht zwischen zwei Baugruppenregionen der CNT bereitgestellt werden. - In Javey, A.et al.:„Advancements in complementary carbon nanotube field-efect transistors“ (IEEE International Electron Device Meeting, 8.-10.12.2003, S.31.2.1-31.2.4) wird der gegenwärtige Stand hinsichtlich komplementärer CNT FeldeffektTransistoren (CNT-FETs) beschrieben. Hierbei werden unter anderem Themen wie Hysterese, OFF-State Leckströme, Wahl des Durchmessers von CNTs und die Kontrolle von Grenzspannungen diskutiert.
- Aus
US 2011 / 0 062 419 A1 - KURZDARSTELLUNG
- Gemäß einer ersten Erscheinungsform stellen die beispielhaften Ausführungsformen der vorliegenden Erfindung eine Struktur bereit, welche ein Substrat aufweist, das eine Kohlenstoff-Nanoröhre aufweist, die über einer Fläche des Substrats angeordnet ist. Die Kohlenstoff-Nanoröhre ist teilweise innerhalb einer elektrisch isolierenden Schutzschicht angeordnet. Die Struktur weist ferner einen Gate-Stapel auf, der über dem Substrat angeordnet ist, wobei ein erster Abschnitt einer Länge der Kohlenstoff-Nanoröhre, der nicht von der elektrisch isolierenden Schutzschicht bedeckt ist, durch den Gate-Stapel führt, wobei der Gate-Stapel den ersten Abschnitt der Länge der Kohlenstoff-Nanoröhre vollumfänglich umschließt und wobei der erste Abschnitt der Länge einen Kanal definiert. Die Struktur weist ferner einen Source-Kontakt auf, der in Nachbarschaft zu einer ersten Seite des Gate-Stapels angeordnet ist, wobei ein zweiter Abschnitt der Länge der Kohlenstoff-Nanoröhre, der nicht von der elektrisch isolierenden Schutzschicht bedeckt ist, elektrisch leitfähig mit dem Source-Kontakt verbunden ist. Die Struktur weist ferner einen Drain-Kontakt auf, der in Nachbarschaft zu einer zweiten, gegenüber liegenden Seite des Gate-Stapels angeordnet ist, wobei ein dritter Abschnitt der Länge der Kohlenstoff-Nanoröhre, der nicht von der elektrisch isolierenden Schutzschicht bedeckt ist, elektrisch leitfähig mit dem Drain-Kontakt verbunden ist. In der Struktur sind der Gate-Stapel, der Source-Kontakt und der Drain-Kontakt innerhalb der elektrisch isolierenden Schutzschicht und innerhalb einer elektrisch isolierenden organischen Planarisierungsschicht enthalten, welche über der elektrisch isolierenden Schutzschicht angeordnet ist.
- Gemäß einer zweiten Erscheinungsform stellen die beispielhaften Ausführungsformen der vorliegenden Erfindung ein Verfahren zum Bilden eines Feldeffekttransistors bereit. Das Verfahren beinhaltet das Bereitstellen eines Substrats, welches eine Kohlenstoff-Nanoröhre aufweist, die über einer Fläche des Substrats angeordnet ist; das Bilden einer elektrisch isolierenden Schutzschicht über der Kohlenstoff-Nanoröhre und das Bilden eines ersten mehrschichtigen Resist-Stapels über der elektrisch isolierenden Schutzschicht. Der erste mehrschichtige Resist-Stapel weist eine untere Resist-Schicht, eine mittlere Resist-Schicht und eine obere Resist-Schicht auf. Das Verfahren beinhaltet ferner das Strukturieren und das selektive Entfernen eines Abschnitts des ersten mehrschichtigen Resist-Stapels, um eine Öffnung für einen Gate-Stapel zu definieren, wobei durch das selektive Entfernen auch vollständig die mittlere Resist-Schicht und die obere Resist-Schicht entfernt werden und die untere Schicht behalten wird. Das Verfahren beinhaltet ferner das selektive Entfernen eines Abschnitts der elektrisch isolierenden Schutzschicht innerhalb der Öffnung, um einen ersten Abschnitt der Kohlenstoff-Nanoröhre vollumfänglich frei zu legen, wobei beim selektiven Entfernen des Abschnitts der elektrisch isolierenden Schutzschicht innerhalb der Öffnung, um den ersten Abschnitt der Kohlenstoff-Nanoröhre frei zu legen, der gesamte Umfang der Kohlenstoff-Nanoröhre frei gelegt wird, so dass der frei liegende Abschnitt der Kohlenstoff-Nanoröhre frei über der Fläche des Substrats hängt; das Bilden des Gate-Stapels innerhalb der Öffnung und auf dem frei liegenden ersten Abschnitt der Kohlenstoff-Nanoröhre; das Bilden eines zweiten mehrschichtigen Resist-Stapels auf der unteren Schicht und auf dem Gate-Stapel; das Strukturieren und das selektive Entfernen eines Abschnitts des zweiten mehrschichtigen Resist-Stapels, um eine Öffnung für einen Source-Kontakt und eine Öffnung für einen Drain-Kontakt zu definieren; das selektive Entfernen eines Abschnitts der elektrisch isolierenden Schutzschicht innerhalb der Source-Kontakt-Öffnung und innerhalb der Drain-Kontakt-Öffnung, um einen zweiten Abschnitt der Kohlenstoff-Nanoröhre und einen dritten Abschnitt der Kohlenstoff-Nanoröhre frei zu legen; und das Aufbringen von Kontaktmaterial innerhalb der Source-Kontakt-Öffnung und innerhalb der Drain-Kontakt-Öffnung und auf dem frei liegenden zweiten und dritten Abschnitt der Kohlenstoff-Nanoröhre.
- Figurenliste
-
-
1A bis1M , zusammen als1 bezeichnet, veranschaulichen einen Verfahrensablauf, der zum Herstellen eines Transistors gemäß Ausführungsformen der vorliegenden Erfindung geeignet ist, wobei -
1A eine Ausgangsstruktur darstellt, die aus einem Substrat, einer isolierenden Schicht und einer CNT zusammengesetzt ist, die auf der isolierenden Schicht angeordnet ist; -
1B die Ausgangsstruktur der1A nach dem Abscheiden einer Schutzschicht über der CNT, gefolgt vom Abscheiden eines dreischichtigen Resist-Stapels, darstellt; -
1C die Struktur der1B nach dem Strukturieren der Resist-Schicht zum Bilden einer Öffnung, wo ein Gate-Stapel gebildet werden wird, darstellt; -
1D die Struktur der1C nach dem Strukturieren der OPL darstellt; -
1E die Struktur der1D darstellt, nachdem ein Abschnitt der Schutzschicht innerhalb der Öffnung entfernt worden ist, wodurch ein Abschnitt der CNT frei gelegt wird, welcher den Kanal des hergestellten Transistors bilden wird; -
1E' eine alternative Ausführungsform der Struktur der1D darstellt, nachdem der Abschnitt der Schutzschicht innerhalb der Öffnung entfernt worden ist, wodurch der Abschnitt der CNT frei gelegt wird, welcher den Kanal des hergestellten Transistors bilden wird, sowie nach dem selektiven Entfernen der darunter angeordneten isolierenden Schicht, um den frei liegenden Abschnitt der CNT frei hängen zu lassen; -
1F die Struktur der1E nach dem Bilden eines Gate-Stapels darstellt; -
1G die Struktur der1F darstellt, nachdem überschüssiges Gate-Metall und Gate-Dielektrikums-Materialien entfernt worden sind; -
1H die Struktur der1G nach dem Wiederaufbringen von Strukturierungsschichten, welche eine Schicht eines LTO- oder SiARC-Materials aufweisen, und einer Resist-Schicht darstellt; -
1I die Struktur der1H darstellt, nachdem in der Resist-Schicht eine Kontaktmetallstruktur als eine Form frei gelegt worden ist, welche den Gate-Stapel überspannt; -
1 J die Struktur der1L darstellt, nachdem das in1H aufgebrachte LTO- oder SiARC-Material entfernt worden ist; -
1K die Struktur der1 J darstellt, nachdem die Kontaktstruktur in die OPL überführt worden ist; -
1L die Struktur der1K darstellt, nachdem die Schutzschicht innerhalb des Kontaktabschnitts entfernt worden ist, wodurch die CNT wieder frei gelegt worden ist; -
1M die Struktur der1L darstellt, nachdem das Source(S)- und Drain(D)-Kontaktmaterial aufgebracht worden ist und die Struktur planarisiert worden ist. -
2 ist eine Schnittdarstellung durch die Struktur bei Beendigung der Verarbeitung der1M entlang einer Ebene, die in1M als ,2' gekennzeichnet ist, wobei die Schnittdarstellung durch den Gate-Stapel hindurch verläuft. - Die
1F bis1M sind erläuternde Beispiele. Sie zeigen keine Zwischenschritte des erfindungsgemäßen Verfahrens. - DETAILLIERTE BESCHREIBUNG
- Die beispielhaften und nicht beschränkenden Ausführungsformen der vorliegenden Erfindung werden beschrieben. Im Allgemeinen stellt
1 eine vergrößerte Querschnittsansicht eines Substrats10 dar, über dessen Hauptfläche verschiedene Schichten angeordnet sind. Die verschiedenen Schichtdicken sind nicht maßstabsgetreu. -
1A zeigt eine Ausgangsstruktur, die aus dem Substrat10 , einer isolierenden Schicht12 und einer CNT14 zusammengesetzt ist, die auf der isolierenden Schicht angeordnet ist. Bei der Ausgangsstruktur wird davon ausgegangen, dass das Anwachsen und das Anordnen der CNT durch eine beliebige auf dem Fachgebiet bekannte Technik erfolgt ist und dass das Substrat10 mit ausgerichteten und angeordneten Nanostrukturen (z.B. CNTs) verfügbar ist. In der Praxis kann eine große Anzahl an CNTs14 vorliegen. Die folgende Beschreibung konzentriert sich auf ein Verfahren zur Herstellung einer Transistoreinheit, wobei ein Abschnitt der Länge der CNT14 als Kanal fungiert, welcher durch einen Gate-Stapel führt. Es versteht sich, dass in der Praxis eine Anzahl an Transistoreinheiten in Reihenform entlang der Länge einer CNT14 angeordnet sein kann. Es versteht sich, dass in der Praxis eine einzige Transistoreinheit mehrere CNTs14 innerhalb des Kanals des Transistors enthalten kann. - Durch den unten beschriebenen Verfahrensablauf werden vorteilhafter Weise Source/Drain(S/D)-Kontakte bereitgestellt, die zu dem Gate-Kontakt selbstausgerichtet sind, und der Verfahrensablauf ist in jeder Hinsicht mit der Anforderung kompatibel, ein Layout hoher Dichte bereitzustellen.
- In
1A kann es sich bei dem Substrat10 um ein beliebiges geeignetes Substrat handeln, z.B. ein Halbleitersubstrat, ein Glassubstrat oder ein Substrat auf Polymerbasis, welches mit der Chemie und den Temperaturen kompatibel ist, die während des Verfahrensablaufs angewendet werden. In der fertigen Struktur ist das Substrat10 nicht elektrisch aktiv. Bei der isolierenden Schicht12 kann es sich um ein beliebiges elektrisch isolierendes Material wie z.B. SiO2 handeln. Die CNT14 kann zum Beispiel, ohne darauf beschränkt zu sein, einen Durchmesser im Bereich von etwa 0,5 nm bis etwa 5 nm oder mehr aufweisen, wobei ein typischer und geeigneter Durchmesser etwa 2 nm beträgt. Die Länge der CNT14 kann einen beliebigen geeigneten Wert aufweisen. Im Allgemeinen kann eine CNT dadurch gekennzeichnet werden, dass sie eine Länge aufweist, welche ihre Breite oder ihren Durchmesser deutlich übersteigt. -
1B zeigt die Ausgangsstruktur der1A nach dem Abscheiden einer nicht beschädigenden Schutzschicht16 über der CNT14 , gefolgt vom Abscheiden eines dreischichtigen Resist-Stapels, der zum Beispiel aus einer organischen Planarisierungsschicht (Organic Planarization Layer, OPL)18 , einer Oxidschicht20 und einer Resist-Schicht22 zusammengesetzt ist. Die nicht beschädigende Schutzschicht16 kann durch ein Spin-on-Glass(SOG)-Verfahren oder zum Beispiel durch die Atomschichtabscheidung (Atomic Layer Deposition, ALD) von SiO2 gebildet werden. In der Praxis kann die Dicke der nicht beschädigenden Schutzschicht16 so eingestellt werden, dass sie die CNT14 vollständig einbettet, mit einer ausreichenden Überdicke, um die CNT14 während der folgenden Verarbeitungsschritte zu schützen. Bei der OPL18 kann es sich zum Beispiel um ein Harz handeln, welches durch Aufschleudern aufgebracht und wärmebehandelt wird, um die strukturelle Integrität zu verbessern, oder um ein flüssiges Monomer, welches durch Aufschleudern aufgebracht und nach einer angemessenen Nivellierungszeit photochemisch gehärtet wird. In der Praxis der vorliegenden Erfindung kann jede beliebige geeignete OPL verwendet werden, die mit den folgenden Verarbeitungsschritten kompatibel ist. Im Allgemeinen handelt es sich bei der OPL18 um eine, die vorzugsweise mit einer Verarbeitung bei 400 °C kompatibel ist, und die OPL18 kann eine Dicke in einem Bereich von etwa 75 nm bis etwa 400 nm oder mehr aufweisen, wobei 135 nm ein geeigneter Wert ist. Die Oxidschicht20 kann eine Dicke in einem Bereich von etwa 20 nm bis etwa 35 nm aufweisen und kann durch ein Niedertemperatur-Oxidationsverfahren (Low Temperature Oxidation, LTO) gebildet werden. Die Schicht20 kann auch als siliciumhaltige Antireflexbeschichtung (Silicon-containing Antireflection Coating, SiARC) gebildet werden. Die Resist-Schicht22 kann in Abhängigkeit von den Besonderheiten des Photolithographieverfahrens, das während der folgenden Gate-Definierung angewendet wird, eine Dicke in einem Bereich von etwa 60 nm bis zu einigen Hundert Nanometern aufweisen. Im Allgemeinen ist die Dicke der Resist-Schicht22 geringer als die Dicke der OPL18 . -
1C zeigt die Struktur der1B nach dem Strukturieren der Resist-Schicht22 zum Beispiel unter Anwendung der Elektronenstrahllithographie oder der optischen Lithographie, um eine Öffnung23 zu bilden, wo der Gate-Stapel gebildet werden wird. Nachdem in der Resist-Schicht22 die Öffnung23 gebildet worden ist, wird die darunter angeordnete LTO- oder SiARC-Schicht strukturiert, wobei ein Verfahren des reaktiven Ionenätzens (Reactive Ion Etching, RIE) angewendet wird, welches bezüglich der OPL18 selektiv ist (d.h. dort endet). Zum Beispiel kann eine CF4/CHF3-RIE-Chemie angewendet werden. Die resultierende Öffnung23 durch die Resist-Schicht22 und die OPL oder SiARC-Schicht 20 kann eine Breite in einem Bereich von beispielsweise etwa 5 nm bis etwa 50 nm oder vorzugsweise etwa 5 nm bis etwa 20 nm aufweisen. Die Breite der Öffnung23 definiert die Kanallänge des Transistors, der hergestellt wird. -
1D zeigt die Struktur der1C nach dem Strukturieren der OPL18 unter Anwendung des RIE, wobei die Resist-Schicht22 während des Strukturierungsverfahrens entfernt wird. Das RIE-Verfahren ist bezüglich der SiO2-Schicht 16 selektiv (endet dort), in welche die CNT14 eingebettet ist. Es kann zum Beispiel eine CO2/O2-RIE-Chemie angewendet werden. -
1E zeigt die Struktur der1D , nachdem ein Abschnitt der SiO2-Schutzschicht 16 innerhalb der Öffnung23 entfernt worden ist, wobei mit verdünnter Fluorwasserstoffsäure(HF)-Lösung geätzt wurde, um die Isotropie auf ein Mindestmaß zu beschränken. Das Ergebnis der nasschemischen Ätzbehandlung ist, dass der darunter angeordnete Abschnitt der CNT14 frei gelegt wird. Man beachte, dass die Oxidschicht20 während des nasschemischen Ätzverfahrens ebenfalls entfernt wird. Das nasschemische Ätzverfahren wird bevorzugt, weil bei Anwendung eines Trockenätzverfahrens die Möglichkeit bestünde, dass die CNT14 beschädigt oder verschlechtert wird. - Es sei angemerkt, dass, um eine erhöhte Gate-Kontrolle und eine bessere Elektrostatik zu erreichen, eine Struktur mit umlaufender Gate-Zone wünschenswert sein kann. Um eine Struktur mit umlaufender Gate-Zone zu erhalten, kann der Isolator
12 so gewählt werden, dass er während des Nassätzverfahrens auch geätzt wird, oder es kann ein separates Ätzverfahren angewendet werden, um Abschnitte des Isolators12 zu entfernen, nachdem der Isolator16 entfernt ist. Das Ergebnis ist, dass der frei liegende Abschnitt der CNT14 unterschnitten ist und frei über der Fläche des Substrats10 hängt. Hierzu kann auf1E' verwiesen werden, welche einen unterschnittenen Bereich23A unterhalb der frei hängenden CNT14 zeigt. -
1F zeigt die Struktur der1E nach Abscheidung des Gate-Stapels. Vorzugsweise wird für den Schritt der Gate-Metallisierung eine Technik der ALD oder der chemischen Abscheidung aus der Gasphase (Chemical Vapor Deposition, CVD) angewendet. Wenn es sich bei dem CVD-Verfahren um ein Verfahren der plasmaunterstützten CVD (Plasma Enhanced CVD, PECVD) handelt, ist für den Anfangsabschnitt (Gate-Dielektrikum) der Abscheidung des Gate-Stapels vorzugsweise kein O2 vorhanden, während, wenn O2 vorhanden ist, ein Verfahren auf Plasmabasis vermieden wird, da durch die Gegenwart von Sauerstoffradikalen die CNT14 verschlechtert oder zerstört werden kann, bevor sie durch eine andere Schicht passiviert wird. - Das Verfahren der Gate-Stapel-Metallisierung erfolgt, indem zuerst überdeckend eine Schicht eines Gate-Dielektrikums
24 abgeschieden wird, gefolgt von einer überdeckenden Abscheidung eines gewünschten Gate-Metalls (oder gewünschter Gate-Metalle)26 . Bei dem Gate-Dielektrikum24 kann es sich um ein beliebiges geeignetes dielektrisches Material handeln, welches durch die folgenden Verarbeitungsschritte nicht beeinträchtigt wird. Ein geeignetes Material ist ein Material mit hoher Dielektrizitätskonstante k, welches ein dielektrisches Metalloxid einer Dielektrizitätskonstante aufweist, die höher ist als die Dielektrizitätskonstante von Siliciumnitrid, 7,5. Die dielektrische Schicht24 mit hoher Dielektrizitätskonstante k kann durch Verfahren gebildet werden, die auf dem Fachgebiet bekannt sind, zum Beispiel CVD und ALD. Das dielektrische Metalloxid weist ein Metall und Sauerstoff und gegebenenfalls Stickstoff und/oder Silicium auf. Beispielhafte dielektrische Materialien mit hoher Dielektrizitätskonstante k sind HfO2, ZrO2, La2O3, Al2O3, TiO2, SrTiO3, LaAlO3, Y2O3, HfOxNy, ZrOxNy, La2OxNy, Al2OxNy, TiOxNy, SrTiOxNy, LaAlOxNy, Y2OxNy, ein Silicat dieser und eine Legierung aus diesen. Jeder Wert x beträgt unabhängig 0,5 bis 3, und jeder Wert y beträgt unabhängig 0 bis 2. Die Dicke der dielektrischen Schicht24 mit hoher Dielektrizitätskonstante k kann etwa 1 nm bis etwa 10 nm betragen, vorzugsweise etwa 1,5 nm bis etwa 3 nm. Die Gate-Metall-Schicht26 wird direkt auf der oberen Fläche der dielektrischen Schicht24 mit hoher Dielektrizitätskonstante k abgeschieden und kann zum Beispiel durch chemische Abscheidung aus der Gasphase (CVD), physikalische Abscheidung aus der Gasphase (PVD) oder Atomschichtabscheidung (ALD) gebildet werden. Das Material der Gate-Metall-Schicht26 kann zum Beispiel ein leitfähiges Übergangsmetallnitrid oder ein leitfähiges Übergangsmetallcarbid sein. Geeignete Materialien sind, ohne darauf beschränkt zu sein, TiN, TiC, TaN, TaC und eine Kombination dieser. Die Gate-Metall-Schicht könnte beispielsweise auch, ohne darauf beschränkt zu sein, aus einem oder mehreren aus Au, Al, Pd und einem Ni-Silicid zusammengesetzt sein. - Nach Beendigung der Verarbeitungsschritte, die in
1F dargestellt sind, ist der zuvor frei liegende Abschnitt der CNT14 (in1 E) mit dem ausgewählten Gate-Dielektrikum24 bedeckt, welches wiederum mit dem ausgewählten Gate-Metall26 bedeckt ist. Dieser Abschnitt der CNT14 fungiert als der Kanal des in der Folge gebildeten Feldeffekttransistors (FET). - Gemäß der in
1E' gezeigten Ausführungsform ist die vollständige Umfangsfläche der CNT14 mit dem ausgewählten Gate-Dielektrikum24 beschichtet und von dem ausgewählten Gate-Metall26 umschlossen, wodurch der Typ der Transistorstruktur mit umlaufender Gate-Zone (gate-all-around) bereitgestellt wird. -
1G zeigt die Struktur der1F , nachdem ein RIE-Verfahren oder ein Verfahren des chemisch-mechanischen Polierens (CMP), welches an der OPL18 endet, angewendet worden ist, um das Metall und das Dielektrikum in situ zu entfernen. Durch den Verfahrensschritt wird die bislang gebildete Struktur im Wesentlichen planarisiert. -
1H zeigt die Struktur der1G nach dem Wiederaufbringen von LTO- oder SiARC-Material zum Bilden der Schicht28 und dem Abscheiden einer zweiten Resist-Schicht30 . -
1I zeigt die Struktur der1H , nachdem eine Kontaktmetallstruktur als eine Form frei gelegt worden ist, welche sich über den Gate-Abschnitt spannt. Durch die selektive Entfernung der Resist-Schicht30 wird eine Öffnung25 gebildet. Die Breite der Öffnung25 ist eine Funktion des Gate-Abstands (Abstand zwischen Gate-Zonen benachbarter Einheiten). Wenn eine einzelne Einheit gebildet wird, kann die Breite zum Beispiel etwa 50 nm betragen. -
1J zeigt die Struktur der11 , nachdem das LTO- oder SiARC-Material der Schicht28 entfernt worden ist, wobei ein RIE-Verfahren angewendet wurde, welches bezüglich der Gate-Materialien und der OPL18 selektiv ist. Beispielhafte und nicht beschränkende RIE-Verfahren zur Durchführung dieses Verfahrensschritts weisen die Verwendung eines fluorierten Gasplasmas auf, z.B. eines, bei welchem eine Chemie auf CHF3- und CF4-Basis angewendet wird. An diesem Punkt ist die Öffnung25 bis zu der oberen Fläche der OPL18 ausgedehnt worden. -
1K zeigt die Struktur der1J , nachdem die Kontaktstruktur in die OPL18 übertragen worden ist, wobei ein RIE-Verfahren angewendet wurde, welches bezüglich des Gate-Stapels selektiv ist. Beispielhafte Möglichkeiten für eine RIE-Chemie, die für eine Anwendung während dieses Verfahrensschritts geeignet sind, sind Plasmas auf O2-, H2- und NH3-Basis. -
1L zeigt die Struktur der1K , nachdem innerhalb der Öffnung25 , welche die Kontaktstruktur definiert, die SiO2-Schutzschicht 16 entfernt worden ist, wobei eine verdünnte HF-Lösung verwendet wurde. Die Materialien der dielektrischen Schicht24 mit hoher Dielektrizitätskonstante k, der Metall-Gate-Elektrode26 und der OPL18 werden durch das HF-Ätzverfahren nicht beeinträchtigt. Für einen besseren Kontakt zu der CNT14 kann ein Rundumkontakt wünschenswert sein. Um einen Rundumkontakt zu erhalten, kann der Isolator12 so gewählt werden, dass er während des Nassätzverfahrens auch geätzt wird, oder es kann ein separates Nassätzverfahren angewendet werden, um Abschnitte des Isolators12 zu entfernen, nachdem der Isolator16 entfernt ist. Man beachte, dass der Rundumkontakt in Verbindung mit dem in1E' dargestellten Rundum-Gate-Verarbeitungsschritt verwendet werden kann oder ohne den in1E' dargestellten Rundum-Gate-Verarbeitungsschritt verwendet werden kann. -
1M zeigt die Struktur der1L , nachdem das gewünschte Source(S)- und Drain(D)-Kontaktmaterial32 in Nachbarschaft zu dem Gate(G)-Stapel abgeschieden worden ist, wobei zum Beispiel ALD- oder CVD-Verfahren angewendet wurden, und anschließend zurückgeätzt worden sind, wobei ein bezüglich der OPL18 selektives RIE-Verfahren angewendet wurde. Das Kontaktmetall32 kann durch ein thermisches Verdampfungsverfahren oder durch ein Plattierungsverfahren aufgebracht werden, wenn es sich bei dem Kontaktmetall zum Beispiel um Cu handelt. Welches Kontaktmetall verwendet wird, kann davon abhängen, ob ein nFET oder ein pFET gebildet wird. Für einen nFET kann ein Metallsystem mit niedrigerer Austrittsarbeit (Work Function, WF), z.B. Ag oder Al, verwendet werden, während für einen pFET ein Metallsystem mit höherer WF, z.B. Au oder Pd, verwendet werden kann. Jene Abschnitte der CNT14 , welche während des in1L dargestellten Verarbeitungsschritts frei gelegt werden, werden mit dem aufgebrachten Kontaktmetall32 überzogen und elektrisch leitfähig mit diesem verbunden. -
2 ist ein erläuterndes Beispiel und zeigt eine vergrößerte Schnittdarstellung, ebenfalls nicht maßstabsgetreu, durch die Struktur bei Beendigung der Verarbeitung der1M (entlang einer Ebene, die in1M als ,2' gekennzeichnet ist). Die Schnittdarstellung verläuft durch den Gate-Stapel hindurch und zeigt die CNT14 , die von der Isolatorschicht12 getragen wird und mit dem Gate-Isolator24 (z.B. dem Gate-Isolator-Material hoher Dielektrizitätskonstante k) unterhalb des Gate-Metalls26 bedeckt ist. Der Gate-Stapel und das Kontaktmetall sind in die umgebende SiO2-Schutzschicht16 und die OPL18 eingebettet. - Die hierin verwendete Terminologie dient nur der Beschreibung spezieller Ausführungsformen und soll die Erfindung nicht beschränken. Wie hierin verwendet, sollen die Singularformen „ein“, „eine“ und „der“, „die“, „das“ ebenso die Pluralformen beinhalten, sofern dies nicht durch den Kontext eindeutig anders angezeigt ist. Es versteht sich ferner, dass mit den Begriffen „aufweist“ und/oder „aufweisen“, wenn sie in dieser Beschreibung verwendet werden, das Vorliegen angegebener Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente und/oder Komponenten beschrieben ist, jedoch nicht das Vorliegen oder das Hinzufügen ein oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen derselben ausgeschlossen wird.
Claims (16)
- Struktur, aufweisend: ein Substrat (10), welches eine Kohlenstoff-Nanoröhre (14) aufweist, die über einer Fläche des Substrats (10) angeordnet ist, wobei die Kohlenstoff-Nanoröhre (14) teilweise innerhalb einer elektrisch isolierenden Schutzschicht (16) angeordnet ist; einen Gate-Stapel, welcher über dem Substrat (10) angeordnet ist, wobei ein erster Abschnitt einer Länge der Kohlenstoff-Nanoröhre (14), der nicht von der elektrisch isolierenden Schutzschicht (16) bedeckt ist, durch den Gate-Stapel führt, wobei der Gate-Stapel den ersten Abschnitt der Länge der Kohlenstoff-Nanoröhre vollumfänglich umschließt und wobei der erste Abschnitt der Länge einen Kanal definiert; einen Source-Kontakt, welcher in Nachbarschaft zu einer ersten Seite des Gate-Stapels angeordnet ist, wobei ein zweiter Abschnitt der Länge der Kohlenstoff-Nanoröhre (14), der nicht von der elektrisch isolierenden Schutzschicht (16) bedeckt ist, elektrisch leitfähig mit dem Source-Kontakt verbunden ist; und einen Drain-Kontakt, der in Nachbarschaft zu einer zweiten, gegenüber liegenden Seite des Gate-Stapels angeordnet ist, wobei ein dritter Abschnitt der Länge der Kohlenstoff-Nanoröhre (14), der nicht von der elektrisch isolierenden Schutzschicht (16) bedeckt ist, elektrisch leitfähig mit dem Drain-Kontakt verbunden ist, wobei der Gate-Stapel, der Source-Kontakt und der Drain-Kontakt innerhalb der elektrisch isolierenden Schutzschicht (16) und innerhalb einer elektrisch isolierenden organischen Planarisierungsschicht (18) enthalten sind, welche über der elektrisch isolierenden Schutzschicht (16) angeordnet ist.
- Struktur nach
Anspruch 1 , wobei der Gate-Stapel aus einer Schicht eines Gate-Isolators (24), der auf dem ersten Abschnitt der Länge der Kohlenstoff-Nanoröhre (14) angeordnet ist, und einer Schicht eines Gate-Metalls (26) besteht, das auf der Schicht des Gate-Isolators (24) angeordnet ist. - Struktur nach
Anspruch 2 , wobei die Schicht des Gate-Isolators (24) aus einem Material mit hoher Dielektrizitätskonstante besteht. - Struktur nach
Anspruch 1 , wobei entlang der Länge der Kohlenstoff-Nanoröhre (14) mehrere Gate-Stapel und zugehörige Source- und Drain-Kontakte angeordnet sind. - Struktur nach
Anspruch 1 , wobei es mehrere Kohlenstoff-Nanoröhren (14) gibt, deren jeweils erster Abschnitt ihrer entsprechenden Längen durch den Gate-Stapel führt und den Kanal definiert. - Struktur nach
Anspruch 1 , welche ferner eine Isolatorschicht (12) aufweist, die zwischen der Kohlenstoff-Nanoröhre (14) und der Fläche des Substrats (10) angeordnet ist. - Struktur nach
Anspruch 1 , wobei der Source-Kontakt und der Drain-Kontakt jeweils aus einem Metall besteht, welches eine Austrittsarbeit aufweist, die dafür ausgewählt ist, einen aus einem nFET oder einem pFET zu bilden. - Verfahren zum Bilden eines Feldeffekttransistors, aufweisend: Bereitstellen eines Substrats (10), welches eine Kohlenstoff-Nanoröhre (14) aufweist, die über einer Fläche des Substrats (10) angeordnet ist; Bilden einer elektrisch isolierenden Schutzschicht (16) über der Kohlenstoff-Nanoröhre (14); Bilden eines ersten mehrschichtigen Resist-Stapels (18,20,22) über der elektrisch isolierenden Schutzschicht (16), wobei der erste mehrschichtige Resist-Stapel (18,20,22) eine untere Schicht (18), eine mittlere Schicht (20) und eine obere Schicht (22) aus Resist aufweist; Strukturieren und selektives Entfernen eines Abschnitts des ersten mehrschichtigen Resist-Stapels (18,20,22), um eine Öffnung (23) für einen Gate-Stapel zu definieren, wobei durch das selektive Entfernen auch vollständig die mittlere Schicht (20) und die obere Resist-Schicht (22) entfernt werden und die untere Schicht (18) behalten wird; selektives Entfernen eines Abschnitts der elektrisch isolierenden Schutzschicht (16) innerhalb der Öffnung (23), um einen ersten Abschnitt der Kohlenstoff-Nanoröhre (14) vollumfänglich frei zu legen, wobei beim selektiven Entfernen des Abschnitts der elektrisch isolierenden Schutzschicht (16) innerhalb der Öffnung (23), um den ersten Abschnitt der Kohlenstoff-Nanoröhre (14) frei zu legen, der gesamte Umfang der Kohlenstoff-Nanoröhre (14) frei gelegt wird, so dass der frei liegende Abschnitt der Kohlenstoff-Nanoröhre (14) frei über der Fläche des Substrats (10) hängt; Bilden des Gate-Stapels innerhalb der Öffnung (23) und auf dem frei liegenden ersten Abschnitt der Kohlenstoff-Nanoröhre (14); Bilden eines zweiten mehrschichtigen Resist-Stapels (28,30) auf der unteren Schicht (18) und auf dem Gate-Stapel; Strukturieren und selektives Entfernen eines Abschnitts des zweiten mehrschichtigen Resist-Stapels (28,30), um eine Öffnung für einen Source-Kontakt und eine Öffnung für einen Drain-Kontakt zu definieren; selektives Entfernen eines Abschnitts der elektrisch isolierenden Schutzschicht (16) innerhalb der Source-Kontakt-Öffnung und innerhalb der Drain-Kontakt-Öffnung, um einen zweiten Abschnitt der Kohlenstoff-Nanoröhre (14) und einen dritten Abschnitt der Kohlenstoff-Nanoröhre (14) frei zu legen; und Aufbringen von Kontaktmaterial (32) innerhalb der Source-Kontakt-Öffnung und innerhalb der Drain-Kontakt-Öffnung und auf dem frei liegenden zweiten und dritten Abschnitt der Kohlenstoff-Nanoröhre (14).
- Verfahren nach
Anspruch 8 , wobei das Bilden der elektrisch isolierenden Schutzschicht (16) über der Kohlenstoff-Nanoröhre (14) eines aus der Anwendung eines Spin-on-Glass-Verfahrens und der Atomschichtabscheidung von SiO2 beinhaltet. - Verfahren nach
Anspruch 8 , wobei beim Bilden des ersten mehrschichtigen Resist-Stapels (18,20,22) die untere Schicht (18) als organische Planarisierungsschicht gebildet wird, und die mittlere Schicht (20) als Niedertemperatur-Oxidschicht oder siliciumhaltige Antireflexbeschichtung gebildet wird. - Verfahren nach
Anspruch 8 , wobei das selektive Entfernen eines Abschnitts des ersten mehrschichtigen Resist-Stapels (18,20,22) das Durchführen eines ersten Verfahrens des reaktiven lonenätzens, um anfänglich die Öffnung (23) durch die Resist-Schicht (22) und die mittlere Schicht (20) hindurch zu bilden, und das Durchführen eines zweiten Verfahrens des reaktiven Ionenätzens beinhaltet, um das Bilden der Öffnung (23) durch die untere Schicht (18) hindurch zu vollenden, um die elektrisch isolierende Schutzschicht (16) innerhalb der Öffnung (23) frei zu legen. - Verfahren nach
Anspruch 8 , wobei beim selektiven Entfernen des Abschnitts der elektrisch isolierenden Schutzschicht (16) innerhalb der Öffnung (23), um den ersten Abschnitt der Kohlenstoff-Nanoröhre (14) frei zu legen, ein nasschemisches Ätzverfahren angewendet wird. - Verfahren nach
Anspruch 12 , wobei die elektrisch isolierende Schutzschicht (16) aus SiO2 besteht und wobei bei dem nasschemischen Ätzverfahren HF verwendet wird. - Verfahren nach
Anspruch 8 , wobei beim selektiven Entfernen des Abschnitts des zweiten mehrschichtigen Resist-Stapels (28,30) ein Verfahren des reaktiven Ionenätzens angewendet wird, welches bezüglich des Gate-Stapels und der unteren Schicht selektiv (28) ist. - Verfahren nach
Anspruch 14 , wobei die untere Schicht (28) als eine organische Planarisierungsschicht gebildet wird und wobei beim Verfahren des reaktiven Ionenätzens ein fluoriertes Gasplasma verwendet wird. - Verfahren nach
Anspruch 8 , wobei beim selektiven Entfernen des Abschnitts der elektrisch isolierenden Schutzschicht (16) innerhalb der Source-Kontakt-Öffnung und innerhalb der Drain-Kontakt-Öffnung, um den zweiten Abschnitt der Kohlenstoff-Nanoröhre (14) und den dritten Abschnitt der Kohlenstoff-Nanoröhre (14) frei zu legen, der gesamte Umfang des zweiten Abschnitts und des dritten Abschnitts der Kohlenstoff-Nanoröhre (14) frei gelegt wird, so dass der frei liegende zweite und dritte Abschnitt der Kohlenstoff-Nanoröhre (14) frei über der Fläche des Substrats (10) hängen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/270,648 US8803129B2 (en) | 2011-10-11 | 2011-10-11 | Patterning contacts in carbon nanotube devices |
US13/270,648 | 2011-10-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102012217482A1 DE102012217482A1 (de) | 2013-04-11 |
DE102012217482B4 true DE102012217482B4 (de) | 2019-07-04 |
Family
ID=47294495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012217482.6A Active DE102012217482B4 (de) | 2011-10-11 | 2012-09-26 | Strukturieren von Kontakten in Kohlenstoff-Nanoröhren-Einheiten |
Country Status (4)
Country | Link |
---|---|
US (2) | US8803129B2 (de) |
CN (1) | CN103107199B (de) |
DE (1) | DE102012217482B4 (de) |
GB (1) | GB2495826B (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8969154B2 (en) * | 2011-08-23 | 2015-03-03 | Micron Technology, Inc. | Methods for fabricating semiconductor device structures and arrays of vertical transistor devices |
US8916475B1 (en) * | 2013-11-01 | 2014-12-23 | United Microelectronics Corp. | Patterning method |
US9299939B1 (en) * | 2014-12-09 | 2016-03-29 | International Business Machines Corporation | Formation of CMOS device using carbon nanotubes |
US10429342B2 (en) | 2014-12-18 | 2019-10-01 | Edico Genome Corporation | Chemically-sensitive field effect transistor |
US9857328B2 (en) | 2014-12-18 | 2018-01-02 | Agilome, Inc. | Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same |
US9859394B2 (en) | 2014-12-18 | 2018-01-02 | Agilome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
US10020300B2 (en) | 2014-12-18 | 2018-07-10 | Agilome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
US10006910B2 (en) | 2014-12-18 | 2018-06-26 | Agilome, Inc. | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same |
US9618474B2 (en) | 2014-12-18 | 2017-04-11 | Edico Genome, Inc. | Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids |
CN106206946A (zh) * | 2015-05-05 | 2016-12-07 | Tcl集团股份有限公司 | 一种有机场效应晶体管、其制备方法及应用 |
US9577204B1 (en) * | 2015-10-30 | 2017-02-21 | International Business Machines Corporation | Carbon nanotube field-effect transistor with sidewall-protected metal contacts |
WO2017201081A1 (en) | 2016-05-16 | 2017-11-23 | Agilome, Inc. | Graphene fet devices, systems, and methods of using the same for sequencing nucleic acids |
US10170702B2 (en) | 2017-01-12 | 2019-01-01 | International Business Machines Corporation | Intermetallic contact for carbon nanotube FETs |
US10049876B1 (en) | 2017-02-13 | 2018-08-14 | International Business Machines Corporation | Removal of trilayer resist without damage to underlying structure |
US10141528B1 (en) * | 2017-05-23 | 2018-11-27 | International Business Machines Corporation | Enhancing drive current and increasing device yield in n-type carbon nanotube field effect transistors |
US10193090B2 (en) * | 2017-06-20 | 2019-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
US11088246B2 (en) * | 2019-07-18 | 2021-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a field effect transistor using carbon nanotubes and a field effect transistor |
CN110571332B (zh) * | 2019-08-02 | 2023-06-23 | 北京元芯碳基集成电路研究院 | 晶体管及其制造方法 |
CN110767804B (zh) * | 2019-11-19 | 2020-11-06 | 北京元芯碳基集成电路研究院 | 一种碳纳米管器件及其制造方法 |
US11930696B2 (en) | 2021-03-18 | 2024-03-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fabrication method of a double-gate carbon nanotube transistor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786466B2 (en) | 2008-01-11 | 2010-08-31 | International Business Machines Corporation | Carbon nanotube based integrated semiconductor circuit |
US20110062419A1 (en) | 2008-05-29 | 2011-03-17 | Hiroaki Kikuchi | Field effect transistor and method for manufacturing the same |
US20110127493A1 (en) | 2009-11-30 | 2011-06-02 | International Business Machines Corporation | Self aligned carbide source/drain fet |
US20110127492A1 (en) | 2009-11-30 | 2011-06-02 | International Business Machines Corporation | Field Effect Transistor Having Nanostructure Channel |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19712233C2 (de) | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
US6057239A (en) | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
JP2001005038A (ja) * | 1999-04-26 | 2001-01-12 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ基板及びその製造方法 |
US6891227B2 (en) * | 2002-03-20 | 2005-05-10 | International Business Machines Corporation | Self-aligned nanotube field effect transistor and method of fabricating same |
KR100611148B1 (ko) | 2003-11-25 | 2006-08-09 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자 |
US7700459B2 (en) * | 2004-06-01 | 2010-04-20 | Nikon Corporation | Method for producing electronic device and electronic device |
US7722947B2 (en) | 2004-06-02 | 2010-05-25 | Thomson Licensing | Organic light-emitting diode comprising a doped organic layer |
JP2006245127A (ja) | 2005-03-01 | 2006-09-14 | Toshiba Corp | 半導体装置及びその製造方法 |
US7687841B2 (en) * | 2005-08-02 | 2010-03-30 | Micron Technology, Inc. | Scalable high performance carbon nanotube field effect transistor |
US20070155064A1 (en) | 2005-12-29 | 2007-07-05 | Industrial Technology Research Institute | Method for manufacturing carbon nano-tube FET |
US7482261B2 (en) | 2006-07-26 | 2009-01-27 | International Business Machines Corporation | Interconnect structure for BEOL applications |
US20080173864A1 (en) | 2007-01-20 | 2008-07-24 | Toshiba America Research, Inc. | Carbon nanotube transistor having low fringe capacitance and low channel resistance |
KR101377597B1 (ko) | 2007-03-21 | 2014-03-27 | 삼성디스플레이 주식회사 | 트랜지스터 및 그 제조방법 |
KR100842753B1 (ko) | 2007-06-29 | 2008-07-01 | 주식회사 하이닉스반도체 | 스페이서를 이용한 반도체소자의 패턴 형성방법 |
US7534675B2 (en) | 2007-09-05 | 2009-05-19 | International Business Machiens Corporation | Techniques for fabricating nanowire field-effect transistors |
JP4485559B2 (ja) * | 2007-09-26 | 2010-06-23 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
CN101281933A (zh) * | 2008-04-29 | 2008-10-08 | 北京大学 | 一种基于碳纳米管的光电器件、光电集成电路单元及电路 |
US20090311634A1 (en) | 2008-06-11 | 2009-12-17 | Tokyo Electron Limited | Method of double patterning using sacrificial structure |
US7893492B2 (en) | 2009-02-17 | 2011-02-22 | International Business Machines Corporation | Nanowire mesh device and method of fabricating same |
US8138093B2 (en) | 2009-08-12 | 2012-03-20 | International Business Machines Corporation | Method for forming trenches having different widths and the same depth |
-
2011
- 2011-10-11 US US13/270,648 patent/US8803129B2/en not_active Expired - Fee Related
-
2012
- 2012-09-14 US US13/617,943 patent/US8816328B2/en not_active Expired - Fee Related
- 2012-09-26 DE DE102012217482.6A patent/DE102012217482B4/de active Active
- 2012-10-09 GB GB1218064.2A patent/GB2495826B/en active Active
- 2012-10-11 CN CN201210384182.8A patent/CN103107199B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786466B2 (en) | 2008-01-11 | 2010-08-31 | International Business Machines Corporation | Carbon nanotube based integrated semiconductor circuit |
US20110062419A1 (en) | 2008-05-29 | 2011-03-17 | Hiroaki Kikuchi | Field effect transistor and method for manufacturing the same |
US20110127493A1 (en) | 2009-11-30 | 2011-06-02 | International Business Machines Corporation | Self aligned carbide source/drain fet |
US20110127492A1 (en) | 2009-11-30 | 2011-06-02 | International Business Machines Corporation | Field Effect Transistor Having Nanostructure Channel |
Non-Patent Citations (1)
Title |
---|
JAVEY, A, [u.a.]: Advancements in Complementary Carbon Nanotube Field-Effect Transistors. In: IEEE International Electron Devices Meeting, 8.-10.12.2003, S. 31.2.1 - 31.2.4. * |
Also Published As
Publication number | Publication date |
---|---|
GB2495826B (en) | 2013-11-20 |
CN103107199B (zh) | 2016-01-06 |
US20130089956A1 (en) | 2013-04-11 |
GB2495826A (en) | 2013-04-24 |
GB201218064D0 (en) | 2012-11-21 |
CN103107199A (zh) | 2013-05-15 |
US8816328B2 (en) | 2014-08-26 |
DE102012217482A1 (de) | 2013-04-11 |
US20130087767A1 (en) | 2013-04-11 |
US8803129B2 (en) | 2014-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012217482B4 (de) | Strukturieren von Kontakten in Kohlenstoff-Nanoröhren-Einheiten | |
DE112012001825B4 (de) | Verfahren zum Herstellen einer Graphen- oder Kohlenstoff-Nanoröhren-Einheit mit lokalisierten unteren Gates und Gate-Dielektrikum | |
DE102017114953B4 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE112013005369B4 (de) | Gate-All-Around-Kohlenstoff-Nanoröhrentransistor mit dotierten Abstandselementen | |
DE10036897C1 (de) | Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors | |
DE112011101023B4 (de) | An den Gates selbstausgerichtete epitaktische Source-/Drain-Kontakte für abgeschiedene Fet-Kanäle | |
DE112013001404B4 (de) | Verfahren zum Verhindern eines Kurzschließens von benachbarten Einheiten | |
DE102015106866B4 (de) | Schutzschicht auf der Finne einer Finnen-Feldeffekttransistor-(FinFET-) Bauelementstruktur | |
DE10250868B4 (de) | Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors | |
DE112012004333B4 (de) | Verfahren zur Herstellung einer Feldeffekttransistor-Einheit mit Nanodrähten | |
DE102004042167B4 (de) | Verfahren zum Ausbilden einer Halbleiterstruktur, die Transistorelemente mit unterschiedlich verspannten Kanalgebieten umfasst, und entsprechende Halbleiterstruktur | |
DE112012001742T5 (de) | Aus SiC-Finnen oder Nanodrahtvorlagen gefertigte Graphennanobänder und Kohlenstoff-Nanoröhren | |
DE112012002037T5 (de) | Kohlenstoff-Feldeffekttransistoren, die geladene Monoschichten aufweisen, um den parasitären Widerstand zu verringern | |
DE102018125381A1 (de) | Verfahren zum herstellen eines feldeffekttransistors unter verwendung von kohlenstoffnanoröhren und einfeldeffekttransistor | |
DE102012221620A1 (de) | Verfahren zum Strukturieren von Merkmalen in einer Struktur unter Verwendung einer Mehrfachseitenwandbildübertragungstechnik | |
DE102005030585A1 (de) | Halbleiterbauelement mit einem vertikalen Entkopplungskondensator | |
DE102017123047B4 (de) | Herstellungsverfahren für FINFETs mit unterschiedlichen Finnenkanalhöhen | |
DE102017120267B4 (de) | Verfahren zur herstellung von source/drain-kontakten in halbleitervorrichtungen | |
DE102020119458B4 (de) | Niedrigdimensionale materialvorrichtung und verfahren | |
DE102019119806B4 (de) | Verfahren zum herstellen eines feldeffekttransistors mit kohlenstoff-nanoröhren und ein feldeffekttransistor | |
DE102018127446B4 (de) | Metallschienenleiter für nichtplanare Halbleiterbauteile und Verfahren zur Bildung derselben | |
DE102007054077A1 (de) | Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat | |
DE112006001520B4 (de) | Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden | |
DE102013112137A1 (de) | Verfahren zum Verarbeiten eines Dies | |
DE102020116005B4 (de) | Finnen-feldeffekttransistorvorrichtung mit niedrigdimensionalem material und verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R084 | Declaration of willingness to licence | ||
R020 | Patent grant now final |