JP2006245127A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006245127A JP2006245127A JP2005056276A JP2005056276A JP2006245127A JP 2006245127 A JP2006245127 A JP 2006245127A JP 2005056276 A JP2005056276 A JP 2005056276A JP 2005056276 A JP2005056276 A JP 2005056276A JP 2006245127 A JP2006245127 A JP 2006245127A
- Authority
- JP
- Japan
- Prior art keywords
- carbon nanotube
- source
- drain
- insulating film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ソース/ドレイン電極と半導体層とのショットキーバリアが低い電界効果トランジスタを具備する半導体装置を提供すること。
【解決手段】基板10上に半導体性のカーボンナノチューブ12が形成されている。カーボンナノチューブ12側面に形成されたソース及びドレイン13が形成されている。前記ソース及びドレイン13は、カーボンナノチューブ12の側面に接触形成されたメタルカーバイト15と、前記メタルカーバイト上に形成されたメタル電極14とを具備する。ソースとドレインとの間の前記カーボンナノチューブ上に形成されたゲート絶縁膜16、ゲート電極17が積層されている。
【選択図】 図1
【解決手段】基板10上に半導体性のカーボンナノチューブ12が形成されている。カーボンナノチューブ12側面に形成されたソース及びドレイン13が形成されている。前記ソース及びドレイン13は、カーボンナノチューブ12の側面に接触形成されたメタルカーバイト15と、前記メタルカーバイト上に形成されたメタル電極14とを具備する。ソースとドレインとの間の前記カーボンナノチューブ上に形成されたゲート絶縁膜16、ゲート電極17が積層されている。
【選択図】 図1
Description
本発明は、カーボンナノチューブをチャネルに用いたショットキー・ソース/ドレイントランジスタを有する半導体装置及びその製造方法に関する。
将来の微細MISFETを実現するための有望技術の一つとして、半導体層とソース/ドレイン電極とがショットキー接触(接合)するトランジスタ(Schottky barrier tunnel transistor(SBTT))が提案されている。(非特許文献1、または非特許文献2)
この構造を用いると、ソース/ドレイン電極がメタル材料で形成されるため、浅くて低抵抗なソースおよびドレイン電極を形成できる。また、ショットキー接合を用いるので、ドレイン端での空乏層の伸びを抑えることができ、ショートチャネル効果を抑制することができる。さらにまた、ソース/ドレインのイオン注入や活性化のための高温アニールが不要なため、製造プロセスを非常に簡単にすることができる。
この構造を用いると、ソース/ドレイン電極がメタル材料で形成されるため、浅くて低抵抗なソースおよびドレイン電極を形成できる。また、ショットキー接合を用いるので、ドレイン端での空乏層の伸びを抑えることができ、ショートチャネル効果を抑制することができる。さらにまた、ソース/ドレインのイオン注入や活性化のための高温アニールが不要なため、製造プロセスを非常に簡単にすることができる。
しかしながら、従来の技術には問題があった。すなわち、ショットキーバリア(ショットキーコンタクト抵抗)がトランジスタの駆動電流を制限してしまうという欠点があった。これを解決するために、ソース/ドレインメタル材料の仕事関数を制御して(PtSi、ErSi等の材料を使うことによって)、このコンタクト抵抗を低減する技術の提案がなされている(非特許文献2)。ところが、SiやSiGeにはフェルミレベル・ピンニング効果があるため、十分にコンタクト抵抗を下げることができなかった。非特許文献3によれば、充分な駆動電流を確保するためには、バリアの影響を無くすこと(ゼロバリアまたはネガティブバリアハイトを実現すること)が必要との指摘もある。このような低抵抗のショットキー接合の実現は非常に困難であった。
Reiji Hattori and Junji Shirafuji, Jpn. J. Appl. Phys. Vol.33, p.612 (1994) Jakub Kedzierski et al., IEDM Tech. Dig. pp.57-60, (2000) Jing Guo et al., IEEE, TED, vol.49, No. 11, pp. 1897 -1902 (2002)
Reiji Hattori and Junji Shirafuji, Jpn. J. Appl. Phys. Vol.33, p.612 (1994) Jakub Kedzierski et al., IEDM Tech. Dig. pp.57-60, (2000) Jing Guo et al., IEEE, TED, vol.49, No. 11, pp. 1897 -1902 (2002)
本発明の目的は、ソース/ドレイン電極と半導体層とのショットキーバリアが低いMISFETを具備する半導体装置及びその製造方法を提供することにある。
本発明は、上記目的を達成するために以下のように構成されている。
本発明の一例に係わる半導体装置は、基板上に形成された半導体性のカーボンナノチューブと、前記カーボンナノチューブ側面に形成されたソース及びドレインであって、前記カーボンナノチューブの側面に接触形成されたメタルカーバイトと、前記メタルカーバイト上に形成されたメタル電極とを具備する前記ソース及びドレインと、前記ソースとドレインとの間の前記カーボンナノチューブ上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備してなることを特徴とする。
本発明の一例に係わる半導体装置は、ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体性のカーボンナノチューブと、前記カーボンナノチューブ側面に形成されたソース及びドレインであって、前記カーボンナノチューブの側面に接触形成されたメタルカーバイトと、前記メタルカーバイト上に形成されたメタル電極とを具備する前記ソース及びドレインとを具備してなることを特徴とする。
本発明の一例に係わる半導体装置は、基板上に形成された半導体性のカーボンナノチューブと、前記カーボンナノチューブ端部に接触形成されたメタル材料からなるソース及びドレインと、前記ソースとドレインとの間の前記カーボンナノチューブ上に形成されたゲート電極と、前記ゲート絶縁膜上に形成されたゲート電極とを具備してなることを特徴とする。
本発明の一例に係わる半導体装置の製造方法は、基板上に半導体性のカーボンナノチューブを形成する工程と、前記カーボンナノチューブ側面に一対のメタル電極を形成する工程と、前記メタル電極と前記カーボンナノチューブとの界面にメタルカーバイトを形成する工程と、一対のメタル電極間の前記カーボンナノチューブ上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを含むことを特徴とする。
本発明の一例に係わる半導体装置は、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に半導体性のカーボンナノチューブを形成する工程と、前記カーボンナノチューブ側面に一対のメタル電極を形成する工程と、前記メタル電極と前記カーボンナノチューブとの界面にメタルカーバイトを形成する工程とを含むことを特徴とする。
本発明の一例に係わる半導体装置は、基板上に一対のソース電極及びドレイン電極を形成する工程と、基板上に端面がソース電極及びドレイン電極にそれぞれコンタクトする半導体性のカーボンナノチューブを形成する工程と、前記カーボンナノチューブ側面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを含むことを特徴とする。
本発明によれば、カーボンナノチューブとメタルソース/ドレインのショットキー接合でフェルミレベル・ピンニング・フリーとなるため、また、典型的なカーボンナノチューブのバンドギャップが0.6eV程度と小さいため、非常に低抵抗なショットキーコンタクトを形成でき(またはゼロ/ネガティブなショットキーバリアハイトを形成でき)、ショットキー・ソース/ドレインMISFETの駆動電流を大幅に増大させることができる。
本発明の実施の形態を以下に図面を参照して説明する。
図1は、本発明の第1の実施形態に係わる半導体装置を示す図である。図1(a)は、半導体装置の鳥瞰図、図1(b)は断面図である。
図1に示すように、単結晶シリコン基板10上に熱酸化膜11が形成されている。熱酸化膜11上に半導体性のカーボンナノチューブ12が形成されている。熱酸化膜11及びカーボンナノチューブ12上に一対のソース/ドレイン電極13が形成されている。ソース/ドレイン電極13は、カーボンナノチューブ12及び熱酸化膜11上に形成されたチタン電極14、カーボンナノチューブ12とチタン電極14との界面に形成されたチタニウムカーバイト15とを具備する。熱酸化膜11、カーボンナノチューブ12及びチタン電極14上にゲート絶縁膜16が形成されている。ゲート絶縁膜16上にゲート電極17が形成されている。
図1に示すように、単結晶シリコン基板10上に熱酸化膜11が形成されている。熱酸化膜11上に半導体性のカーボンナノチューブ12が形成されている。熱酸化膜11及びカーボンナノチューブ12上に一対のソース/ドレイン電極13が形成されている。ソース/ドレイン電極13は、カーボンナノチューブ12及び熱酸化膜11上に形成されたチタン電極14、カーボンナノチューブ12とチタン電極14との界面に形成されたチタニウムカーバイト15とを具備する。熱酸化膜11、カーボンナノチューブ12及びチタン電極14上にゲート絶縁膜16が形成されている。ゲート絶縁膜16上にゲート電極17が形成されている。
SiやSiGeをチャネルに用いた場合は、フェルミレベル・ピンニングが強いため、ショットキーバリア高さの低減には限界があり、今まで報告されている中で電子に対するショットキーバリアの最小値は0.24eV程度である(ソース電極にErSixを用いた場合)。本実施形態のように、カーボンナノチューブをチャネルに用いれば、ピンニングが抑えられる。寄って、ソース/ドレイン電極13の材料を適宜選択すれば、ショットキーバリアが低くなる。
なお、カーボンナノチューブ12のバンドギャップは、カーボンナノチューブの径dに逆比例する。よって、径dを大きくすることでコンタクト抵抗を減少させることができる。カーボンナノチューブの径dが0.4〜1.6nmの場合、バンドギャップが1〜0.4eV程度となる。カーボンナノチューブの価電子帯・伝導帯と、ソース/ドレイン電極13のチタン電極14の仕事関数の位置関係が図2に示すようになるようカーボンナノチューブの径dを制御することが好ましい。即ち、n型MISFETの場合、カーボンナノチューブの伝導帯底Ecのエネルギーレベルが、チタン電極14の仕事関数Φmn以下のエネルギーレベルになるように径dを制御する。また、p型MISFETの場合、カーボンナノチューブ12の価電子帯頂上のエネルギーレベルが、チタン電極14の仕事関数Φmp以上のエネルギーレベルになるように、径dを制御する。
本実施形態のように、ソース/ドレイン電極に対してカーボンナノチューブの径を制御すれば、ピンニングが抑えられるので0.24eV以下の低いショットキーバリア(ゼロまたはネガティブなショットキーバリア高さを含む)を実現でき、ショットキーソースドレインMISFETの駆動電流を増大させることができる。
図3は、本発明の第1の実施形態に係わる半導体装置の製造工程を示す鳥瞰図である。図3では、特にn型MISFETの製造工程を示す。
先ず、図3(a)に示すように、単結晶シリコン基板10を用意する。シリコン基板10の比抵抗は0.005−0.01Ωcmであることが好ましい。シリコン基板10の表面を洗浄する。シリコン基板10の表面に100nm程度の熱酸化膜11を形成する。
先ず、図3(a)に示すように、単結晶シリコン基板10を用意する。シリコン基板10の比抵抗は0.005−0.01Ωcmであることが好ましい。シリコン基板10の表面を洗浄する。シリコン基板10の表面に100nm程度の熱酸化膜11を形成する。
図3(b)に示すように、熱酸化膜11上に半導体性のカーボンナノチューブ12を形成する。カーボンナノチューブ12は、レーザーアブレーション法により形成された単層カーボンナノチューブが混ぜられた1,2-dichloroethane液を基板上に散布した後、1,2-dichloroethaneを除去して形成する。カーボンナノチューブ12のバンドギャップは、カーボンナノチューブの径dに逆比例する。よって、径dを大きくすることでコンタクト抵抗を減少させることができる。カーボンナノチューブの径dが0.4〜1.6nmの場合、バンドギャップが1〜0.4eV程度となる。カーボンナノチューブの価電子帯・伝導帯と、メタルカーバイトの仕事関数の位置関係が図2に示すようになるようカーボンナノチューブの径dを制御する。即ち、n型MISFETの場合、カーボンナノチューブの伝導帯底Ecのエネルギーレベルが、メタルカーバイトの仕事関数Φmnのエネルギーレベルより低くなるように径dを制御する。また、p型MISFETの場合、カーボンナノチューブの価電子帯頂上のエネルギーレベルが、メタルカーバイトの仕事関数Φmpのエネルギーレベルより高くなるように、径dを制御する。カーボンナノチューブの径の制御方法としては、レーザーアブレーションのプロセス条件最適化や、触媒CVD法で触媒の材質や寸法を変えることが有効である。
次に、図3(c)に示すように金属性のソース/ドレイン電極13を形成する。n型MISFETの場合は、仕事関数の小さい金属材料が有利であり、候補としてErSi、TaSi2、Ti、TaSiN、窒素を注入したMo、等がある。本実施形態では、Tiを用いた。すなわち、電子ビームリソグラフィとリフトオフを用いて、チタン電極14を形成する。850度でアニールし、チタン電極14とカーボンナノチューブ12との間にチタニウムカーバイト15を形成する。
なお、p型MISFETのソース/ドレイン材料には、仕事関数の大きいメタル材料が有利であり、候補としてPtSi、Pd2Si、NiSi、CoSi2、Au、Pd、Cu、W,Mo、Pt等がある。
次に、図3(d)に示すように、ゲート絶縁膜16を形成する。本実施形態では、ゲート絶縁膜16として、SiO2膜を10nm程度堆積する。ゲート絶縁膜16形成後、ソース/ドレイン電極13上のゲート絶縁膜16にコンタクトホールを形成し(図示せず)、窒素雰囲気、450℃でデンシファイする。電子ビームリソグラフィとリフトオフを用いて、約50nmの厚さのAlゲート電極17を形成する。最後に、フォーミングガス中、450℃でアニールし、界面準位を低減させる。
本実施形態のトランジスタではソース/ドレイン電極をメタル材料を用いてゲートより先に形成するので、ゲート形成後450℃以上の高温熱処理工程が存在しない。したがって、ゲート絶縁膜として高誘電率膜や強誘電体膜(Ta2O5膜、TiO2膜、Si3N4膜、(Ba,Sr)TiO3、HfO2、ZrO2、La2O3、Gd2O3、Y2O3、CaF2、CaSnF2、CeO2、イットリア安定化ジルコニア(YSZ)、Al2O3、ZrSiO4、HfSiO4、Gd2SiO5、2La2O3・3SiO2、など)を使用することができる。またゲート電極にはメタル材料(TiN、WN、Al、W、Ru、Mo、NiSi、WSi、CoSi2、TaN、TaSiN等)を使用することができる。
以上のように、カーボンナノチューブとメタルの接合をソース/ドレインに用いれば、カーボンナノチューブのバンドギャップが0.6eV程度と小さいため、さらに、ソース/ドレインの仕事関数とカーボンチューブの伝導率、価電子帯との位置関係が図2のようになっているため、ショットキーコンタクト抵抗を小さくでき、ショットキー・ソース/ドレインMISFETの駆動電流を増大させることができる。
(第2の実施形態)
図4は、本発明の第2の実施形態に係わるバックゲートn型MISFETの製造工程を説明するための鳥瞰図ある。
図4(a)に示すように、比抵抗が0.005〜0.01Ωcmの単結晶シリコン基板10を用意する。n型の不純物を導入した後、アニールしゲート電極27を形成する。表面を洗浄した後、膜厚10nm程度のゲート絶縁膜26を形成する。
図4は、本発明の第2の実施形態に係わるバックゲートn型MISFETの製造工程を説明するための鳥瞰図ある。
図4(a)に示すように、比抵抗が0.005〜0.01Ωcmの単結晶シリコン基板10を用意する。n型の不純物を導入した後、アニールしゲート電極27を形成する。表面を洗浄した後、膜厚10nm程度のゲート絶縁膜26を形成する。
図4(b)に示すように、ゲート絶縁膜26上にカーボンナノチューブ22を形成する。カーボンナノチューブ22は、レーザーアブレーション法により形成された単層カーボンナノチューブを1,2-dichloroethane液を用いてゲート絶縁膜26上に散布した後、1,2-dichloroethane液を除去して形成する。カーボンナノチューブのバンドギャップはカーボンナノチューブの径(diameter:d)に逆比例するので、カーボンナノチューブの系dを大きくすることでコンタクト抵抗を減少させることができる。
図4(c)に示すように、リソグラフィ技術とRIE技術とを組み合わせて、ゲート絶縁膜をパターニングし、コンタクトホール28を形成する。コンタクトホール28の底面及び側壁はそれぞれゲート電極27及びゲート絶縁膜26である。
図4(d)に示すように、次にソース/ドレイン電極(Ti電極24,チタンカーバイト25)23およびゲート引出し電極29を形成する。例えば、チタンを堆積した後、電子ビームリソグラフィとリフトオフを用いて、Ti電極24およびゲート引出し電極29を形成する。850度でアニールし、Ti電極24とカーボンナノチューブ22との間にチタニウムカーバイト25を形成する。
p型MISFETのソース/ドレイン材料には、仕事関数の大きいメタル材料が有利であり、候補としてPtSi、Pd2Si、NiSi、CoSi2、Au、Pd、Cu、W、Mo等がある。一方、n型MISFETの場合は、仕事関数の小さいメタル材料が有利であり、候補としてErSi、TaSi2、Ti、TaSiN、窒素を注入したMo、等がある。
本実施形態によれば、バックゲート型のMISFETを形成することができる。
(第3の実施形態)
図5は、本発明の第3の実施形態に係わる半導体装置を示す断面図である。図5(a)は半導体装置の鳥瞰図、図5(b)は断面図である。
図5に示すように、単結晶シリコン基板10上に熱酸化膜11が形成されている。熱酸化膜11上に半導体性のカーボンナノチューブ32が形成されている。カーボンナノチューブ32の両端面に一対のソース/ドレイン電極33が形成されている。熱酸化膜11及びカーボンナノチューブ32上にゲート絶縁膜36が形成されている。ゲート絶縁膜36上にゲート電極37が形成されている。
図5は、本発明の第3の実施形態に係わる半導体装置を示す断面図である。図5(a)は半導体装置の鳥瞰図、図5(b)は断面図である。
図5に示すように、単結晶シリコン基板10上に熱酸化膜11が形成されている。熱酸化膜11上に半導体性のカーボンナノチューブ32が形成されている。カーボンナノチューブ32の両端面に一対のソース/ドレイン電極33が形成されている。熱酸化膜11及びカーボンナノチューブ32上にゲート絶縁膜36が形成されている。ゲート絶縁膜36上にゲート電極37が形成されている。
第1の実施形態と同様に、カーボンナノチューブ32のバンドギャップは、ソース/ドレイン電極33の仕事関数に対して図2に示す位置関係を持つことが好ましい。なお、多少であれば、図2に示す位置関係から外れても良い。
図6は、本発明の第3の実施形態に係わるn型MISFETの製造工程を説明するための鳥瞰図ある。
先ず、図6(a)に示すように、単結晶シリコン基板10を用意する。シリコン基板10の比抵抗は0.005−0.01Ωcmであることが好ましい。シリコン基板10の表面を洗浄する。シリコン基板10の表面に100nm程度の熱酸化膜11を形成する。
次に、熱酸化膜11上に一対のソース/ドレイン電極33を形成する。p型MISFETのソース/ドレイン材料には、仕事関数の大きいメタル材料が有利であり、候補としてPtSi、Pd2Si、NiSi、CoSi2、Au、Pd、Cu、W,Mo、Pt等がある。一方、n型MISFETの場合は、仕事関数の小さいメタル材料が有利であり、候補としてErSi、TaSi2、Ti、TaSiN、窒素を注入したMo、等がある。本実施形態では、Tiを用いた場合を示す。
次いで、図6(b)に示すように、一対のソース/ドレイン電極33間に、カーボンナノチューブ32を形成する。Y.Zhangらの提案したプロセス(参考文献:Y.Zhang et al., Science, vol.285, p.1719 (1999))を用いて、カーボンナノチューブの端部でソース/ドレイン電極33とカーボンナノチューブ32とを接合させる
次に、図6(c)に示すように、熱酸化膜11及びカーボンナノチューブ32上に、ゲート絶縁膜36及びゲート電極37を形成する。本実施形態のトランジスタではメタルを用いてソース/ドレイン電極をゲートより先に形成するので、ゲート形成後450℃以上の高温熱処理工程が存在しない。したがって、ゲート絶縁膜として、Ta2O5膜、TiO2膜、Si3N4膜、(Ba,Sr)TiO3、HfO2 、ZrO2 、La2O3 、Gd2O3、Y2O3、CaF2、CaSnF2、CeO2 、イットリア安定化ジルコニア、Al2O3 、ZrSiO4、HfSiO4、Gd2SiO5、2La2O3・3SiO2 、などの高誘電率膜や強誘電体膜を使用することができる。またゲート電極にはTiN、WN、Al、W、Ru、Mo、NiSi、WSi、CoSi2、TaN、TaSiN等のメタル材料を使用することができる。
次に、図6(c)に示すように、熱酸化膜11及びカーボンナノチューブ32上に、ゲート絶縁膜36及びゲート電極37を形成する。本実施形態のトランジスタではメタルを用いてソース/ドレイン電極をゲートより先に形成するので、ゲート形成後450℃以上の高温熱処理工程が存在しない。したがって、ゲート絶縁膜として、Ta2O5膜、TiO2膜、Si3N4膜、(Ba,Sr)TiO3、HfO2 、ZrO2 、La2O3 、Gd2O3、Y2O3、CaF2、CaSnF2、CeO2 、イットリア安定化ジルコニア、Al2O3 、ZrSiO4、HfSiO4、Gd2SiO5、2La2O3・3SiO2 、などの高誘電率膜や強誘電体膜を使用することができる。またゲート電極にはTiN、WN、Al、W、Ru、Mo、NiSi、WSi、CoSi2、TaN、TaSiN等のメタル材料を使用することができる。
本実施形態では、ゲート絶縁膜36としてSiO2 膜を10nm程度堆積する。ゲート絶縁膜36にコンタクトホールを形成し(図示せず)、窒素雰囲気、450℃でデンシファイする。電子ビームリソグラフィとリフトオフを用いて、約50nmの厚さのAlゲート電極37を形成する。最後に、フォーミングガス中、450℃でアニールし、界面準位を低減させる。
以上のように、カーボンナノチューブとメタルの接合をソース/ドレインに用いれば、典型的なカーボンナノチューブのバンドギャップが0.6eV程度と小さいため、また、カーボンナノチューブの端部でメタルとカーボンナノチューブを接合させているのでフェルミレベル・ピンニング効果が無く(弱く)なるため、ショットキーコンタクト抵抗を小さくでき、(またはゼロ/ネガティブなショットキーバリアハイトを形成でき)ショットキー・ソース/ドレインMISFETの駆動電流を増大させることができる。
(第4の実施形態)
図7は、本発明の第4の実施形態に係わるn型MISFETの製造工程を説明するための鳥瞰図である。
図7は、本発明の第4の実施形態に係わるn型MISFETの製造工程を説明するための鳥瞰図である。
ショットキー・ソース/ドレインCNTMISFET形成工程は第3の実施形態と同様なので省略する。本実施形態では、図7(a)に示すように、CNTMISFETが形成されたシリコン基板をダイシングしたチップ40を用意する。図7(b)に示すように、チップ40を裏面から研磨して薄くする(数十μm)。その後、図7(c)に示すように、裏面が研磨されたチップ40をあらかじめ用意しておいた湾曲基板41に特殊なボンドで接着する。湾曲基板によりカーボンナノチューブに機械的ストレスを加えることができる。湾曲基板41の設計を変更すれば、カーボンナノチューブに加わるストレスを制御できる。また、このBending方法によれば伸長,圧縮両方のストレス印加が可能である。図は伸長の場合を示した。カーボンナノチューブを1%歪ませると、バンドギャップを約0.1eV変化させることができる。カーボンナノチューブの価電子帯・伝導帯と、ソース/ドレインメタル材料の仕事関数の位置関係が図2のようになるようカーボンナノチューブに加えるストレスを制御する。
以上のように、カーボンナノチューブにストレスを加えれば、カーボンナノチューブのバンドギャップ(価電子帯、伝導帯レベル)を制御できるため、また、カーボンナノチューブの端部でメタルとカーボンナノチューブを接合させているのでフェルミレベル・ピンニング効果が無く(弱く)なるため、ショットキーコンタクト抵抗を小さくでき、ショットキー・ソース/ドレインMISFETの駆動電流を増大させることができる。
(第5の実施形態)
図8は、本発明の第5の実施形態に係わるn型およびp型MISFETの製造工程を説明するための鳥瞰図である。
図8は、本発明の第5の実施形態に係わるn型およびp型MISFETの製造工程を説明するための鳥瞰図である。
工程順に説明を行なうと、まず、図8(a)に示すように、比抵抗が0.005−0.01Ωcmである単結晶シリコン基板10を用意する。シリコン基板10の表面を洗浄した後、シリコン基板10上に100nm程度の熱酸化膜11を形成する。
次いで、p型MISFET用ソース/ドレイン電極を選択形成する。p型MISFETのソース/ドレイン材料には、仕事関数の大きいメタル材料が有利であり、候補としてPtSi、Pd2Si、NiSi、CoSi2、Au、Pd、Cu、W,Mo、Pt等がある。本実施形態では、図8(b)に示すように、電子ビームリソグラフィおよびリフトオフでMoソース/ドレイン電極53を形成する。
一方、n型MISFET用ソース/ドレイン電極63を選択形成する。n型MISFETの場合は、仕事関数の小さいメタル材料が有利であり、候補としてErSi、TaSi2、Ti、TaSiN、窒素を注入したMo、等がある。本実施形態では、Tiを用いる。図8(c)に示すように、電子ビームリソグラフィとリフトオフを用いて、Tiソース/ドレイン電極63を形成する。
図8(d)に示すように、レーザーアブレーション法により、一対のTiソース/ドレイン電極53の間、および一対のMoソース/ドレイン電極63の間に、単層カーボンナノチューブ74を形成する。Y.Zhangらの提案したプロセス(参考文献:Y.Zhang et al., Science, vol.285, p.1719 (1999))を用いて、単層カーボンナノチューブ74の端部でメタルソース/ドレイン53,63と単層カーボンナノチューブ74を接合させる。n型、p型のCNTを作り分けるには、例えば以下の方法を用いればよい。真空雰囲気下で全てのCNTをアニールし、酸素を離脱させ、n型のCNTに変化させる。その後、n型として動作させる予定のCNTFETをPMMAなどで覆い、その後、酸素を吸着させる。PMMAでカバーされていない方は酸素がドーパントとして働くためp型CNTFETになる。
次いで、図9(e)に示すように、カーボンナノチューブ上にゲート絶縁膜としてSiO2膜76を10nm程度堆積する。ゲート絶縁膜76堆積後、窒素雰囲気、450℃でデンシファイする。次いで、電子ビームリソグラフィとリフトオフを用いて、約50nmの厚さのMoゲート電極電極77を形成する。
本実施形態のトランジスタでは主成分がメタルであるソース/ドレイン電極がゲートより先に形成されるので、ゲート電極形成後450℃以上の高温熱処理工程が存在しない。したがって、ゲート絶縁膜として、Ta2O5膜、TiO2膜、Si3N4膜、(Ba,Sr)TiO3、HfO2、ZrO2、La2O3、Gd2O3、Y2O3、CaF2、CaSnF2、CeO2、イットリア安定化ジルコニア、Al2O3、ZrSiO4、HfSiO4、Gd2SiO5、2La2O3・3SiO2、などの高誘電率膜や強誘電体膜を使用することができる。ゲート電極には、TiN、WN、Al、W、Ru、Mo、NiSi、WSi、CoSi2、TaN、TaSiN等のメタル材料を使用することができる。
次いで、図9(f)に示すように、全面にSiO2膜81を堆積し、CMP法を用いてMoゲート電極77の頭が出るまで研磨する。図9(g)に示すように、p型MISFETが形成される領域のSiO2 膜81上にレジスト膜82を選択形成し、p型領域のMoゲート電極77’だけに窒素をイオン注入する。その後、レジスト膜82を除去した後、アニールする。図10(h)に、SiO2 膜を取った状態を示す。
以上のように、カーボンナノチューブとメタルの接合をソース/ドレインに用いれば、典型的なカーボンナノチューブのバンドギャップが0.6eV程度と小さいため、また、カーボンナノチューブの端部でメタルとカーボンナノチューブを接合させているのでフェルミレベル・ピンニング効果が無く(弱く)なるため、ショットキーコンタクト抵抗を小さくでき(またはゼロ/ネガティブなショットキーバリアハイトを形成でき)、ショットキー・ソース/ドレインMISFETの駆動電流を増大させることができる。
また、本実施形態のように、ソース/ドレイン材料とゲート材料の仕事関数がn型MISFET、p型MISFETごとに異なるデバイスを同一基板上に形成することにより、n型、p型両方のデバイスを高性能化することができる。
なお、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
10…単結晶シリコン基板,11…熱酸化膜,12…カーボンナノチューブ,13…ソース/ドレイン電極,14…チタン電極,15…チタニウムカーバイト,16…ゲート絶縁膜,17…ゲート電極
Claims (12)
- 基板上に形成された半導体性のカーボンナノチューブと、
前記カーボンナノチューブ側面に形成されたソース及びドレインであって、前記カーボンナノチューブの側面に接触形成されたメタルカーバイトと、前記メタルカーバイト上に形成されたメタル電極とを具備する前記ソース及びドレインと、
前記ソースとドレインとの間の前記カーボンナノチューブ上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを具備してなることを特徴とする半導体装置。 - ゲート電極と、
ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体性のカーボンナノチューブと、
前記カーボンナノチューブ側面に形成されたソース及びドレインであって、前記カーボンナノチューブの側面に接触形成されたメタルカーバイトと、前記メタルカーバイト上に形成されたメタル電極とを具備する前記ソース及びドレインとを具備してなることを特徴とする半導体装置。 - 前記カーボンナノチューブはp型半導体であり、
前記カーボンナノチューブの伝導帯底のエネルギーレベルが前記メタルカーバイトの仕事関数のエネルギーレベルよりも低いことを特徴とする請求項1又は2に記載の半導体装置。 - 前記カーボンナノチューブはn型半導体であり、
前記カーボンナノチューブの価電子帯頂上のエネルギーレベルが前記メタルカーバイトの仕事関数のエネルギーレベルよりも高いことを特徴とする請求項1又は2に記載の半導体装置。 - 前記カーボンナノチューブにはストレスが加えられていることを特徴とする3又は4に記載の半導体装置。
- 基板上に形成された半導体性のカーボンナノチューブと、
前記カーボンナノチューブ端部に接触形成されたメタルまたはメタルカーバイト材料からなるソース及びドレインと、
前記ソースとドレインとの間の前記カーボンナノチューブ上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを具備してなることを特徴とする半導体装置。 - 前記カーボンナノチューブはp型半導体であり、
前記カーボンナノチューブの伝導帯底のエネルギーレベルが前記メタルソース/ドレインの仕事関数のエネルギーレベルよりも低いことを特徴とする請求項6に記載の半導体装置。 - 前記カーボンナノチューブはn型半導体であり、
前記カーボンナノチューブの価電子帯頂上のエネルギーレベルが前記メタルソース/ドレインの仕事関数のエネルギーレベルよりも高いことを特徴とする請求項6に記載の半導体装置。 - 前記カーボンナノチューブにはストレスが加えられていることを特徴とする請求項7又は8に記載の半導体装置。
- 基板上に半導体性のカーボンナノチューブを形成する工程と、
前記カーボンナノチューブ側面に一対のメタル電極を形成する工程と、
前記メタル電極と前記カーボンナノチューブとの界面にメタルカーバイトを形成する工程と、
一対のメタル電極間の前記カーボンナノチューブ上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に半導体性のカーボンナノチューブを形成する工程と、
前記カーボンナノチューブ側面に一対のメタル電極を形成する工程と、
前記メタル電極と前記カーボンナノチューブとの界面にメタルカーバイトを形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 基板上に一対のソース電極及びドレイン電極を形成する工程と、
基板上に端面がソース電極及びドレイン電極にそれぞれコンタクトする半導体性のカーボンナノチューブを形成する工程と、
前記カーボンナノチューブ側面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005056276A JP2006245127A (ja) | 2005-03-01 | 2005-03-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005056276A JP2006245127A (ja) | 2005-03-01 | 2005-03-01 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006245127A true JP2006245127A (ja) | 2006-09-14 |
Family
ID=37051260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005056276A Pending JP2006245127A (ja) | 2005-03-01 | 2005-03-01 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006245127A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091566A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置 |
WO2009006663A2 (de) * | 2007-07-10 | 2009-01-15 | Electrovac Ag | Karbidschicht enthaltender verbundwerkstoff |
JP2009111377A (ja) * | 2007-10-11 | 2009-05-21 | Institute Of Physical & Chemical Research | 電子素子および電子素子の製造方法 |
WO2011014129A1 (en) * | 2009-07-31 | 2011-02-03 | Agency For Science, Technology And Research | A transistor arrangement and a method of forming a transistor arrangement |
US7932792B2 (en) * | 2008-02-22 | 2011-04-26 | Nokia Corporation | Nanotube device |
US8288236B2 (en) | 2009-11-30 | 2012-10-16 | International Business Machines Corporation | Field effect transistor having nanostructure channel |
GB2495826A (en) * | 2011-10-11 | 2013-04-24 | Ibm | Patterning contacts in carbon nanotube based transistor devices |
JP2013179274A (ja) * | 2012-02-09 | 2013-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
US8658461B2 (en) | 2009-11-30 | 2014-02-25 | International Business Machines Corporation | Self aligned carbide source/drain FET |
-
2005
- 2005-03-01 JP JP2005056276A patent/JP2006245127A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091566A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置 |
WO2009006663A2 (de) * | 2007-07-10 | 2009-01-15 | Electrovac Ag | Karbidschicht enthaltender verbundwerkstoff |
WO2009006663A3 (de) * | 2007-07-10 | 2009-06-04 | Electrovac Ag | Karbidschicht enthaltender verbundwerkstoff |
JP2009111377A (ja) * | 2007-10-11 | 2009-05-21 | Institute Of Physical & Chemical Research | 電子素子および電子素子の製造方法 |
US7932792B2 (en) * | 2008-02-22 | 2011-04-26 | Nokia Corporation | Nanotube device |
US8963118B2 (en) | 2009-07-31 | 2015-02-24 | Agency For Science, Technology And Research | Transistor arrangement and a method of forming a transistor arrangement |
WO2011014129A1 (en) * | 2009-07-31 | 2011-02-03 | Agency For Science, Technology And Research | A transistor arrangement and a method of forming a transistor arrangement |
US8288236B2 (en) | 2009-11-30 | 2012-10-16 | International Business Machines Corporation | Field effect transistor having nanostructure channel |
US8658461B2 (en) | 2009-11-30 | 2014-02-25 | International Business Machines Corporation | Self aligned carbide source/drain FET |
US8841652B2 (en) | 2009-11-30 | 2014-09-23 | International Business Machines Corporation | Self aligned carbide source/drain FET |
GB2495826B (en) * | 2011-10-11 | 2013-11-20 | Ibm | Patterning contacts in carbon nanotube devices |
US8803129B2 (en) | 2011-10-11 | 2014-08-12 | International Business Machines Corporation | Patterning contacts in carbon nanotube devices |
US8816328B2 (en) | 2011-10-11 | 2014-08-26 | International Business Machines Corporation | Patterning contacts in carbon nanotube devices |
GB2495826A (en) * | 2011-10-11 | 2013-04-24 | Ibm | Patterning contacts in carbon nanotube based transistor devices |
JP2013179274A (ja) * | 2012-02-09 | 2013-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006245127A (ja) | 半導体装置及びその製造方法 | |
US9306028B2 (en) | Graphene devices with local dual gates | |
TWI267926B (en) | A new method for high mobility enhancement strained channel CMOS with single workfunction metal-gate | |
TWI294665B (en) | Forming integrated circuits with replacement metal gate electrodes | |
JP4247257B2 (ja) | 半導体装置の製造方法 | |
CN109216371B (zh) | 制造半导体器件的方法以及半导体器件 | |
JP5511889B2 (ja) | TiC膜を含む半導体構造を形成する方法 | |
JP4939960B2 (ja) | 半導体装置およびその製造方法 | |
TW200843110A (en) | Semiconductor device manufacturing method and semiconductor device | |
TW201145487A (en) | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures | |
JP2006054423A (ja) | 半導体装置及びその製造方法 | |
JP2006344836A (ja) | 半導体装置及びその製造方法 | |
JP2006060045A (ja) | 半導体装置 | |
JP2007005721A (ja) | 半導体装置およびその製造方法 | |
TWI393176B (zh) | 製造具非二氧化矽閘介電質之一金屬氧化物矽裝置之方法 | |
JP2008205012A (ja) | 半導体装置およびその製造方法 | |
CN107039514A (zh) | Iii‑v族纳米线隧穿fet的方法及结构 | |
JP4398939B2 (ja) | 半導体装置 | |
US20090142899A1 (en) | Interfacial layer for hafnium-based high-k/metal gate transistors | |
JP2010118500A (ja) | 半導体装置及びその製造方法 | |
JP2008251955A (ja) | 半導体装置およびその製造方法 | |
CN109904235A (zh) | 场效应管的制作方法及场效应管 | |
CN113078153A (zh) | 半导体器件及其形成方法 | |
WO2011130890A1 (zh) | 以氮化铝为势垒层的mo基金属栅叠层结构的刻蚀方法 | |
JP2005079277A (ja) | 電界効果トランジスタ |