JP2009111377A - 電子素子および電子素子の製造方法 - Google Patents

電子素子および電子素子の製造方法 Download PDF

Info

Publication number
JP2009111377A
JP2009111377A JP2008265106A JP2008265106A JP2009111377A JP 2009111377 A JP2009111377 A JP 2009111377A JP 2008265106 A JP2008265106 A JP 2008265106A JP 2008265106 A JP2008265106 A JP 2008265106A JP 2009111377 A JP2009111377 A JP 2009111377A
Authority
JP
Japan
Prior art keywords
layer
electronic device
aluminum
mainly composed
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008265106A
Other languages
English (en)
Other versions
JP5515073B2 (ja
Inventor
Hisao Miyazaki
久生 宮▲崎▼
Kazuhito Tsukagoshi
一仁 塚越
Shunsuke Odaka
隼介 小高
Katsunobu Aoyanagi
克信 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIKEN Institute of Physical and Chemical Research
Original Assignee
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIKEN Institute of Physical and Chemical Research filed Critical RIKEN Institute of Physical and Chemical Research
Priority to JP2008265106A priority Critical patent/JP5515073B2/ja
Publication of JP2009111377A publication Critical patent/JP2009111377A/ja
Application granted granted Critical
Publication of JP5515073B2 publication Critical patent/JP5515073B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】グラファイトやグラフェン等を用いた新規な電子素子を提供する。
【解決手段】基板と、６員環からなる炭素同族体を主成分とする層と、一対の電極と、該一対の電極間に設けられた酸化アルミニウムを主成分とする層と、アルミニウムを主成分とする層とを有し、かつ、前記酸化アルミニウムを主成分とする層は、前記６員環からなる炭素同族体を主成分とする層とアルミニウムを主成分とする層の間に両層に隣接して設けられている、電子素子。
【選択図】なし

Description

本発明は、電子素子および電子素子の製造方法に関する。
次世代スイッチング材料としてグラファイトおよびグラフェンの研究が世界中で始まった。これはグラファイトやグラフェンの移動度がシリコンを大きく超える可能性があり、さらにカーボン材料であることからエコ材料としても可能性があるためである。
例えば、非特許文献１および非特許文献２には、Ｓｉ基板上のＳｉＯ2薄膜をゲート絶縁膜として用いた、グラファイト薄膜内のキャリア濃度についての報告がなされている。かかる文献に記載の素子では、基板をゲート電極として用いるため素子ごとのゲート操作ができない、ＳｉＯ2絶縁膜が厚いため、大きなゲート電圧（１００Ｖ程度）が必要、といった問題がある。
また、非特許文献３には、グラファイト薄膜の上に塗布したポリメチルメタクリレート（ＰＭＭＡ）樹脂膜をトップゲートの絶縁膜とし、グラファイト薄膜内部でのポテンシャルについて制御することが報告されている。しかしながら、ＰＭＭＡを塗布し大量の電子線照射をしてＰＭＭＡに架橋反応を起こさせなくてはならない点が煩雑であり、また、絶縁膜が４０ｎｍと十分には薄くないことから、ゲート電圧低減の効果は不十分である。
Electric Field Effect in Atomically Thin Carbon Films、K. S. Novoselov, A. K. Geim, S. V. Morozov, D. Jiang, Y. Zhang, S. V. Dubonos, I. V. Grigorieva, A. A. Firsov、Science Vol. 306, p.666、2004年 Fabrication and electric-field-dependent transport measurements of mesoscopic graphite devices、Yuanbo Zhang, Joshua P. Small, William V. Pontius, and Philip Kim、Applied Physics Letters、Vol. 86、 073104、2005年 Transport Measurements Across a Tunable Potential Barrier in Graphene、B. Huard, J. A. Sulpizio, N. Stander, K. Todd, B. Yang, and D. Goldhaber-Gordon、Physical Review Letters、Vol. 98、236803 (2007)
本願発明者らは、かかる従来技術のもと、グラファイトやグラフェン等を用いた有用な電子素子の作製を検討した。ここで、従来の電子素子のゲート構造は、チャネルに対して、ゲート位置が下側となるボトムゲート型電子素子あるいはゲート位置が上側になるトップゲート型電子素子が知られているが、いずれについても問題が多かった。
まず、ボトムゲート型電子素子の場合、ゲート電極上にゲート絶縁膜が形成されるため、通常、Ｓｉ基板上にＳｉＯ2薄膜を形成されたものが採用されていた。この場合、ＳｉＯ2薄膜の厚さがゲート絶縁膜の厚さとなっていた。そして、電子素子を同一基板上に作製する場合、ゲート電極が共通となってしまい、個別の動作制御が不可能であることから、実用発展への展開が見込めなかった。また、ゲート絶縁膜を薄くした場合、直上に形成したチャネルと電極端子からのリーク電流を抑えるために、絶縁膜は数十ｎｍ以上の厚さを必要とし、結果的にゲート電圧の印加効率を低下させるという問題があった。
一方、トップゲート型電子素子では、チャネルの上に絶縁膜を形成する必要があり、多くの場合、Ｓｉ酸化膜やＳｉ窒化膜、ならびにこれらの混合膜が使われていた。しかしながら、これらの薄膜を形成する場合、通常、５００℃以上での操作やプラズマ処理が必要であり、チャネルに大きなダメージを与えてしまっていた。また、この問題を回避するためにチャネルに有機材料を用いることも検討されていたが、有機材料は一般的に無機材料と比較して誘電率が低くゲート印加効率を低下させるという問題があった。さらに、有機材料では、長期使用に耐え得る絶縁膜の作製が困難であった。
本発明はこれらの問題点を解決することを目的としたものであって、次世代スイッチング材料として有用な、グラファイトやグラフェン等を用いた新規な電子素子を提供することを目的とする。
上記課題のもと、本願発明者が鋭意検討を行った結果、アルミニウム層をグラファイト上に直接に形成し、酸化することで、高い電圧効率で動作することを見出し、本発明を完成するに至った。具体的には、以下の手段により達成された。
（１）基板と、６員環からなる炭素同族体を主成分とする層と、一対の電極と、該一対の電極間に設けられた酸化アルミニウムを主成分とする層と、アルミニウムを主成分とする層とを有し、かつ、前記酸化アルミニウムを主成分とする層は、前記６員環からなる炭素同族体を主成分とする層とアルミニウムを主成分とする層の間に両層に隣接して設けられている、電子素子。
（２）前記基板の上に、前記６員環からなる炭素同族体を主成分とする層と、前記一対の電極と、前記酸化アルミニウムを主成分とする層と、前記アルミニウムを主成分とする層とを該順に有する、（１）に記載の電子素子。
（３）前記酸化アルミニウムを主成分とする層は、６員環からなる炭素同族体を主成分とする層と、該層に接するようにアルミニウムを主成分とする層とを設けた後、酸化させることにより形成されたものである、（１）または（２）に記載の電子素子。
（４）前記酸化アルミニウムを主成分とする層は、６員環からなる炭素同族体を主成分とする層と、該層に接するようにアルミニウムを主成分とする層とを設けた後、自然酸化させることにより形成されたものである、（１）または（２）に記載の電子素子。
（５）前記酸化アルミニウムを主成分とする層の厚さは、１〜１０ｎｍである、（１）〜（４）のいずれかに記載の電子素子。
（６）前記６員環からなる炭素同族体を主成分とする層の厚さが０．３〜１０ｎｍであり、前記アルミニウムを主成分とする層の厚さが１０〜１００ｎｍであり、前記酸化アルミニウムを主成分とする層の厚さは、１〜１０ｎｍである（１）〜（５）のいずれかに記載の電子素子。
（７）前記６員環からなる炭素同族体は、グラファイト、グフラフェンまたはカーボンナノチューブである、（１）〜（６）のいずれかに記載の電子素子。
（８）前記６員環からなる炭素同族体は、グラファイトまたはグラフェンである、（１）〜（７）のいずれかに記載の電子素子。
（９）基板上に、６員環からなる炭素同族体を主成分とする層を設ける工程と、前記層に接するようにアルミニウムを主成分とする層を設ける工程と、一対の電極を設ける工程と、６員環からなる炭素同族体を主成分とする層とアルミニウムを主成分とする層との間に酸化によって酸化アルミニウムを主成分とする層を設ける工程とを含むことを特徴とする、電子素子の製造方法。
（１０）前記基板上に、前記６員環からなる炭素同族体を主成分とする層、前記アルミニウムを主成分とする層、および、前記一対の電極を該順に設けることを特徴とする、（９）に記載の電子素子の製造方法。
（１１）前記電子素子が、（１）〜（８）のいずれかに記載の電子素子である、（９）または（１０）に記載の電子素子の製造方法。
（１２）前記酸化は、自然酸化により行う、（９）〜（１１）のいずれかに記載の電子素子の製造方法。
本発明により、従来の電子素子と比して、著しく高い電圧効率で動作する電子素子の提供が可能になった。また、本発明の電子素子は、従来の電子素子の製造方法に対して、極めて簡単なプロセスで製造できるため、効率的である。
以下において、本発明の内容について詳細に説明する。尚、本願明細書において「〜」とはその前後に記載される数値を下限値及び上限値として含む意味で使用される。また、６員環からなる炭素同族体を主成分とする層、酸化アルミニウムを主成分とする層、アルミニウムを主成分とする層における「主成分とする」とは、該層中において、その成分の含量（重量比）が最も多いことをいい、通常、不純物や電子素子の性能を高めるための添加剤等以外は含まれていないことを意味する。
本発明の電子素子は、基板と、６員環からなる炭素同族体を主成分とする層（以下、「６員環からなる炭素同族体層」ということがある）と、酸化アルミニウムを主成分とする層（以下、「酸化アルミニウム層」ということがある）と、アルミニウムを主成分とする層（以下、「アルミニウム層」ということがある）とを有し、かつ、酸化アルミニウム層は、６員環からなる炭素同族体層とアルミニウム層の間に両層に接するように設けられていることを特徴とする。今まで、電圧印加に効率的な構造の研究は全く提案されていなかった。本発明では、このような構成とすることにより、一般に使われる３００ｎｍ厚のＳｉＯ2膜を絶縁膜とする電子素子の１００倍以上の電圧効率で動作することに成功したのである。これは世界最高効率である。また、従来の無機絶縁膜を用いる場合、製造過程における高温プロセスによるダメージが問題となっていたが、このような問題も解決された。さらに、従来の有機絶縁膜を用いた場合と比して経時変化による劣化が少ないというメリットもある。
以下、本発明の電子素子について詳細に説明する。図１は、本発明の好ましい形態の一例を示したものである。
図１中、１は基板であり、これらの材質としては、電界効果トランジスタ等の分野において用いられているものを広く採用できる。一例を挙げると、Ｓｉをドープした基材の上にＳｉＯ2膜が設けられた基板やプラスチック基板を採用することができる。もちろん、これ以外の基板であってもよい。
図１中、２は６員環からなる炭素同族体層であり、３はアルミニウム層である。そして、本発明では、６員環からなる炭素同族体層２と、アルミニウム層３の間に両層に接するように酸化アルミニウム層が設けられている（図示せず）。本実施形態では、酸化アルミニウム層が電子素子の絶縁膜として働き、６員環からなる炭素同族体層がチャネルとして働き、アルミニウム層がゲート電極として働く。このような構成とすることにより、グラファイト等の６員環からなる炭素同族体の高い移動度を利用することができる。また、本実施形態の電子素子では、個々の電子素子ごとにゲート電圧操作ができる。さらに、後述する理由により、本実施形態の電子素子では、酸化アルミニウム層を薄くでき、かつ、高い誘電率を有するため、低ゲート電圧での動作が可能になる。加えて、バックゲートとトップゲートによって上下両面からポテンシャル制御が可能になり、面間に広がった電子波の制御ができるようになる可能性がある。また、ゲート絶縁膜が薄いため短距離でのポテンシャル変調が可能であり、素子の微細化に有利であるという利点もある。
本発明における６員環からなる炭素同族体層の厚さは、０．３ｎｍ〜１０ｎｍであることが好ましい。また、アルミニウム層の厚さは、１０ｎｍ以上であることが好ましく、１０〜１００ｎｍであることがより好ましい。さらに、酸化アルミニウム層の厚さは、１〜１０ｎｍであることが好ましい。
図１中、４および５はそれぞれソース電極およびドレイン電極を表す。ソース電極およびドレイン電極の材料は特に定めるものではなく、電界効果トランジスタの分野において採用されている電極が広く採用できる。例えば、チタン、金、クロム、プラチナ、銅等が挙げられる。
本実施形態では、トップゲート型について示したが、バックゲート型にも用いることができる。
また、本発明の電子素子は、本発明の趣旨を逸脱しない範囲内において、他の構成層が含まれていてもよい。
本発明の電子素子の厚さは、基板を含めない場合、通常、３０〜１００ｎｍであり、基板を含めた場合、通常、０．１〜１ｍｍである。
本発明の電子素子は、例えば、以下の方法に従って製造することができる。
まず、基板上に、６員環からなる炭素同族体層を設ける。該層を設ける方法は特に定めるものではないが、例えば、グラフェン等の薄膜を粘着テープにより劈開して基板上に転写して設けることができる。このような手段を採用することにより、平坦で清浄な結晶面を表面に出すことができ、薄いグラファイトを基板に付着させやすくなる。
次に、一対の電極を設ける。電極を設ける方法も公知の方法を採用できるが、例えば、電子線リソグラフィーおよび真空蒸着によって設けることができる。
その次に、６員環からなる炭素同族体層の上に、該層に接するように、アルミニウム層を形成する。アルミニウム層を設ける方法も特に定めるものではないが、例えば、電子線リソグラフィーおよび真空蒸着によって設けることができる。
アルミニウム層を設けた状態で、酸化させて、６員環からなる炭素同族体層とアルミニウム層の間に酸化アルミニウム層を設ける。酸化は、空気中に放置することによる自然酸化によって行うことが好ましい。また、酸化アルミニウム層は、６員環からなる炭素同族体層と接しているにもかかわらず、自然に酸化されるものであるから、自己修復性に優れるという利点もある。
本発明では、このような簡易な方法で酸化アルミニウム層を設けているが、６員環からなる炭素同族体層とアルミニウム層の間の絶縁性は、十分なものとすることができる。さらに、アルミニウム層にゲート電圧を印加することで、６員環からなる炭素同族体層の伝導性をゲート変調することができる。
尚、上記はトップゲート型の電子素子の製造方法について説明したが、ボトムゲート型の場合も、上記の方法を参照して製造することができる。
本発明の電子素子は、高移動度電界効果トランジスタ等に広く用いることができる。
以下に実施例を挙げて本発明をさらに具体的に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り、適宜、変更することができる。従って、本発明の範囲は以下に示す具体例に限定されるものではない。
図１の構成の電子素子を作製した。具体的には、以下の手段により行った。
高配向熱分解グラファイト（ＨＯＰＧ）（ＮＴ−ＭＤＴ製、ＧＲＢＳ）を粘着テープ上で劈開し、それを３００ｎｍ厚さの酸化膜付低抵抗Ｓｉ基板（フェローテックシリコン社製、１２４８８−１３１Ａ）に押し付け、キッシュグラファイトを基板上に付着させた。これを、光学顕微鏡で探し、電子線レジストを塗布し、電子ビームリソグラフィーおよび金属蒸着（チタン、５０ｎｍ厚）し、リフトオフによってソース電極およびドレイン電極を取り付けた。続いて、同様の方法でアルミニウム（３０ｎｍ厚）電極を取り付け、これをゲート電極とした（素子の厚さ：５０ｎｍ）。その光学顕微鏡写真を図２に示した。図２中、２２はグラファイト膜を、２３はトップゲート（アルミニウム）を、２４はソース電極（チタン）を、２５はドレイン電極（チタン）をそれぞれ示している。
その後、この素子を、空気中に約５時間放置し、アルミニウム電極とグラファイト間に自然に酸化膜を形成させた。
図３に、上記で得られた素子の、温度Ｔ＝２０８（Ｋ）における、ゲート電圧による抵抗Ｒ（ｋΩ）の変化を示す。本実施例で得られた電子素子の抵抗Ｒは、トップゲート電圧Ｖtg（Ｖ）に対してピーク構造を持つ両極性型の抵抗変化を示した。すなわち、抵抗ピークよりゲート電圧が低い側では正孔、高い側では電子が多数キャリアになっている。ここでトップゲート電圧１Ｖによる抵抗変化は、図３の挿入図との比較から明らかなとおり、バックゲート電圧が（Ｖbg）１００Ｖによる抵抗変化と同程度であることが認められた。すなわち、本実施例で得られた電子素子のトップゲートはバックゲートの約１／１００の低電圧で動作していることが確認された。また、バックゲートの印加により、トップゲートに対する抵抗変化の曲線がシフトしている様子が確認できた。バックゲート対する変化を細かく見ていくと、図４に示すように、トップゲートに対する抵抗のピークの位置は、バックゲートに対して一定の割合で変化していることがわかる。これは、トップゲートにより制御される薄膜上面のキャリア濃度が、バックゲートからも制御されていることを示している。このことから、このグラファイトは、電場侵入長より薄いか同程度であることが推測された。
本発明により、従来の電子素子より、著しく高い電圧効率で動作する電子素子の提供が可能になった。また、本発明の電子素子は、従来の技術に対して、極めて簡単なプロセスで製造できるため、効率的である。また、素子のグラフェンやグラファイトに対するダメージも低減できる。本発明では、アルミニウムを用いることにより、材料単価が低く、工業化に適したものとなった。さらに、ゲート電圧駆動に関しても、電圧印加効率を高めることになった。
図１は、本発明の電子素子の一例を示す概略図である。 図２は、本願実施例で作製した電子素子の光学顕微鏡観察の結果を示す。 図３は、本願実施例で作製した電子素子のゲート電圧による抵抗の変化を示す。 図４は、本願実施例で作製した電子素子のバックゲートの印加によるトップゲートの抵抗変化を示す図である。
符号の説明
１ 基板
２ ６員環からなる炭素同族体層
３ アルミニウム層
４ ソース電極
５ ドレイン電極
２２ グラファイト膜
２３ トップゲート
２４ ソース電極
２５ ドレイン電極

Claims (12)

  1. 基板と、６員環からなる炭素同族体を主成分とする層と、一対の電極と、該一対の電極間に設けられた酸化アルミニウムを主成分とする層と、アルミニウムを主成分とする層とを有し、かつ、前記酸化アルミニウムを主成分とする層は、前記６員環からなる炭素同族体を主成分とする層とアルミニウムを主成分とする層の間に両層に隣接して設けられている、電子素子。
  2. 前記基板の上に、前記６員環からなる炭素同族体を主成分とする層と、前記一対の電極と、前記酸化アルミニウムを主成分とする層と、前記アルミニウムを主成分とする層とを該順に有する、請求項１に記載の電子素子。
  3. 前記酸化アルミニウムを主成分とする層は、６員環からなる炭素同族体を主成分とする層と、該層に接するようにアルミニウムを主成分とする層とを設けた後、酸化させることにより形成されたものである、請求項１または２に記載の電子素子。
  4. 前記酸化アルミニウムを主成分とする層は、６員環からなる炭素同族体を主成分とする層と、該層に接するようにアルミニウムを主成分とする層とを設けた後、自然酸化させることにより形成されたものである、請求項１または２に記載の電子素子。
  5. 前記酸化アルミニウムを主成分とする層の厚さは、１〜１０ｎｍである、請求項１〜４のいずれか１項に記載の電子素子。
  6. 前記６員環からなる炭素同族体を主成分とする層の厚さが０．３〜１０ｎｍであり、前記アルミニウムを主成分とする層の厚さが１０〜１００ｎｍであり、前記酸化アルミニウムを主成分とする層の厚さは、１〜１０ｎｍである請求項１〜５のいずれか１項に記載の電子素子。
  7. 前記６員環からなる炭素同族体は、グラファイト、グフラフェンまたはカーボンナノチューブである、請求項１〜６のいずれか１項に記載の電子素子。
  8. 前記６員環からなる炭素同族体は、グラファイトまたはグラフェンである、請求項１〜７のいずれか１項に記載の電子素子。
  9. 基板上に、６員環からなる炭素同族体を主成分とする層を設ける工程と、前記層に接するようにアルミニウムを主成分とする層を設ける工程と、一対の電極を設ける工程と、６員環からなる炭素同族体を主成分とする層とアルミニウムを主成分とする層との間に酸化によって酸化アルミニウムを主成分とする層を設ける工程とを含むことを特徴とする、電子素子の製造方法。
  10. 前記基板上に、前記６員環からなる炭素同族体を主成分とする層、前記アルミニウムを主成分とする層、および、前記一対の電極を該順に設けることを特徴とする、請求項９に記載の電子素子の製造方法。
  11. 前記電子素子が、請求項１〜８のいずれか１項に記載の電子素子である、請求項９または１０に記載の電子素子の製造方法。
  12. 前記酸化は、自然酸化により行う、請求項９〜１１のいずれか１項に記載の電子素子の製造方法。
JP2008265106A 2007-10-11 2008-10-14 電子素子および電子素子の製造方法 Expired - Fee Related JP5515073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008265106A JP5515073B2 (ja) 2007-10-11 2008-10-14 電子素子および電子素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007265556 2007-10-11
JP2007265556 2007-10-11
JP2008265106A JP5515073B2 (ja) 2007-10-11 2008-10-14 電子素子および電子素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009111377A true JP2009111377A (ja) 2009-05-21
JP5515073B2 JP5515073B2 (ja) 2014-06-11

Family

ID=40674583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008265106A Expired - Fee Related JP5515073B2 (ja) 2007-10-11 2008-10-14 電子素子および電子素子の製造方法

Country Status (2)

Country Link
US (1) US8043978B2 (ja)
JP (1) JP5515073B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086937A (ja) * 2009-10-16 2011-04-28 Samsung Electronics Co Ltd グラフェン素子及びその製造方法
JP2011211175A (ja) * 2010-03-29 2011-10-20 Internatl Business Mach Corp <Ibm> 炭素ベース材料上の向上した結合界面を有する半導体構造体、その形成方法、及び、電子デバイス
JP2013522873A (ja) * 2010-03-08 2013-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション グラフェン・ベースの三次元集積回路デバイス
US8638163B2 (en) 2011-09-16 2014-01-28 Samsung Electronics Co., Ltd. Semiconductor device and method of operating the semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043978B2 (en) * 2007-10-11 2011-10-25 Riken Electronic device and method for producing electronic device
WO2010065517A1 (en) 2008-12-01 2010-06-10 The Trustees Of Columbia University In The City Of New York Electromechanical devices and methods for fabrication of the same
US8753468B2 (en) * 2009-08-27 2014-06-17 The United States Of America, As Represented By The Secretary Of The Navy Method for the reduction of graphene film thickness and the removal and transfer of epitaxial graphene films from SiC substrates
KR101049678B1 (ko) 2010-06-21 2011-07-14 주식회사 심텍 방열 인쇄회로기판 및 이를 제조하는 방법
US9842921B2 (en) * 2013-03-14 2017-12-12 Wisconsin Alumni Research Foundation Direct tunnel barrier control gates in a two-dimensional electronic system
EP3214038A1 (en) * 2016-03-04 2017-09-06 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Quantum dot circuit and a method of operating such a circuit
MX2019003483A (es) 2016-10-04 2019-09-02 Avent Inc Sondas rf frias.
CN114420695B (zh) * 2022-03-30 2022-07-15 北京元芯碳基集成电路研究院 一种碳纳米管熔丝器件及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
JP2004200365A (ja) * 2002-12-18 2004-07-15 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子
JP2004537174A (ja) * 2001-07-26 2004-12-09 テクニシェ ユニヴェルシテイト デルフト カーボンナノチューブを利用した電子デバイス
WO2005008784A1 (ja) * 2003-07-17 2005-01-27 Matsushita Electric Industrial Co., Ltd. 電界効果型トランジスタおよびその製造方法
JP2005223048A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP2006008454A (ja) * 2004-06-25 2006-01-12 Fuji Xerox Co Ltd 炭素微粒子構造体とその製造方法、およびこれを製造するための炭素微粒子転写体と炭素微粒子構造体製造用溶液、並びに炭素微粒子構造体を用いた炭素微粒子構造体電子素子とその製造方法、そして集積回路
JP2006245127A (ja) * 2005-03-01 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
JP2006240898A (ja) * 2005-03-01 2006-09-14 Internatl Business Mach Corp <Ibm> カーボンナノチューブの溶液処理ドーピング方法、半導体装置および半導体装置の形成方法
JP2006278586A (ja) * 2005-03-28 2006-10-12 Toyota Motor Corp デバイス、カーボンナノウォール、カーボンナノウォールの製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450862B1 (en) * 1990-03-27 1999-06-30 Kabushiki Kaisha Toshiba Organic thin film element
US6117635A (en) 1996-07-16 2000-09-12 Intergen Company Nucleic acid amplification oligonucleotides with molecular energy transfer labels and methods based thereon
KR100358056B1 (ko) * 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성방법
JP5165828B2 (ja) * 2002-02-09 2013-03-21 三星電子株式会社 炭素ナノチューブを用いるメモリ素子及びその製造方法
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7115916B2 (en) * 2002-09-26 2006-10-03 International Business Machines Corporation System and method for molecular optical emission
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
DE10250829B4 (de) * 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
DE10250830B4 (de) * 2002-10-31 2015-02-26 Qimonda Ag Verfahren zum Herstellung eines Schaltkreis-Arrays
WO2004094308A1 (en) * 2003-04-22 2004-11-04 Commissariat A L'energie Atomique A process for modifying at least one electrical property of a nanotube or a nanowire and a transistor incorporating it.
JP2005045188A (ja) * 2003-07-25 2005-02-17 Fuji Xerox Co Ltd 電子素子、集積回路およびその製造方法
FR2860780B1 (fr) * 2003-10-13 2006-05-19 Centre Nat Rech Scient Procede de synthese de structures filamentaires nanometriques et composants pour l'electronique comprenant de telles structures
US7767998B2 (en) * 2003-12-04 2010-08-03 Alcatel-Lucent Usa Inc. OFETs with active channels formed of densified layers
DE102004001340A1 (de) * 2004-01-08 2005-08-04 Infineon Technologies Ag Verfahren zum Herstellen eines Nanoelement-Feldeffektransistors, Nanoelement-Feldeffekttransistor und Nanoelement-Anordnung
US7180107B2 (en) * 2004-05-25 2007-02-20 International Business Machines Corporation Method of fabricating a tunneling nanotube field effect transistor
JP2005342937A (ja) * 2004-06-01 2005-12-15 National Printing Bureau 印刷機用ローラ及びその製造方法
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US20080108214A1 (en) * 2005-12-09 2008-05-08 Intel Corporation Threshold voltage targeting in carbon nanotube devices and structures formed thereby
US20070155065A1 (en) * 2005-12-29 2007-07-05 Borkar Shekhar Y Statistical circuit design with carbon nanotubes
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
JP5048752B2 (ja) * 2006-03-17 2012-10-17 ザ・ガバメント・オブ・ジ・ユナイテッド・ステイツ・オブ・アメリカ・レプリゼンテッド・バイ・ザ・セクレタリー・ディパートメント・オブ・ヘルス・アンド・ヒューマン・サービシーズ カーボン・ナノチューブ・トランジスタを用いる生物プローブ材料を有するセンサーを結合したマイクロアレイ用の装置
US20070286953A1 (en) * 2006-05-20 2007-12-13 Macpherson Charles D Solution processible materials and their use in electronic devices
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
WO2008020911A2 (en) * 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
US20080128760A1 (en) * 2006-12-04 2008-06-05 Electronics And Telecommunications Research Institute Schottky barrier nanowire field effect transistor and method for fabricating the same
US8258047B2 (en) * 2006-12-04 2012-09-04 General Electric Company Nanostructures, methods of depositing nanostructures and devices incorporating the same
US8389976B2 (en) * 2006-12-29 2013-03-05 Intel Corporation Methods of forming carbon nanotube transistors for high speed circuit operation and structures formed thereby
WO2009038606A2 (en) * 2007-06-01 2009-03-26 Northwestern University Transparent nanowire transistors and methods for fabricating same
EP2174122A2 (en) * 2007-06-08 2010-04-14 Bharath R Takulapalli Nano structured field effect sensor and methods of forming and using same
US7787292B2 (en) * 2007-06-29 2010-08-31 Intel Corporation Carbon nanotube fuse element
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
US8058802B2 (en) * 2007-09-28 2011-11-15 General Electric Company Thermal management article and method
US8043978B2 (en) * 2007-10-11 2011-10-25 Riken Electronic device and method for producing electronic device
US8319206B2 (en) * 2007-11-29 2012-11-27 Xerox Corporation Thin film transistors comprising surface modified carbon nanotubes
US7875878B2 (en) * 2007-11-29 2011-01-25 Xerox Corporation Thin film transistors

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
JP2004537174A (ja) * 2001-07-26 2004-12-09 テクニシェ ユニヴェルシテイト デルフト カーボンナノチューブを利用した電子デバイス
JP2004200365A (ja) * 2002-12-18 2004-07-15 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子
WO2005008784A1 (ja) * 2003-07-17 2005-01-27 Matsushita Electric Industrial Co., Ltd. 電界効果型トランジスタおよびその製造方法
JP2005223048A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP2006008454A (ja) * 2004-06-25 2006-01-12 Fuji Xerox Co Ltd 炭素微粒子構造体とその製造方法、およびこれを製造するための炭素微粒子転写体と炭素微粒子構造体製造用溶液、並びに炭素微粒子構造体を用いた炭素微粒子構造体電子素子とその製造方法、そして集積回路
JP2006245127A (ja) * 2005-03-01 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
JP2006240898A (ja) * 2005-03-01 2006-09-14 Internatl Business Mach Corp <Ibm> カーボンナノチューブの溶液処理ドーピング方法、半導体装置および半導体装置の形成方法
JP2006278586A (ja) * 2005-03-28 2006-10-12 Toyota Motor Corp デバイス、カーボンナノウォール、カーボンナノウォールの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086937A (ja) * 2009-10-16 2011-04-28 Samsung Electronics Co Ltd グラフェン素子及びその製造方法
JP2017112386A (ja) * 2009-10-16 2017-06-22 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． グラフェン素子及びその製造方法
JP2013522873A (ja) * 2010-03-08 2013-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション グラフェン・ベースの三次元集積回路デバイス
JP2011211175A (ja) * 2010-03-29 2011-10-20 Internatl Business Mach Corp <Ibm> 炭素ベース材料上の向上した結合界面を有する半導体構造体、その形成方法、及び、電子デバイス
US8638163B2 (en) 2011-09-16 2014-01-28 Samsung Electronics Co., Ltd. Semiconductor device and method of operating the semiconductor device

Also Published As

Publication number Publication date
JP5515073B2 (ja) 2014-06-11
US8043978B2 (en) 2011-10-25
US20090139752A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
JP5515073B2 (ja) 電子素子および電子素子の製造方法
Yamamoto et al. Self-limiting oxides on WSe2 as controlled surface acceptors and low-resistance hole contacts
Lee et al. Comparison of trapped charges and hysteresis behavior in hBN encapsulated single MoS2 flake based field effect transistors on SiO2 and hBN substrates
Ovchinnikov et al. Electrical transport properties of single-layer WS2
Zhang et al. Ambipolar MoS2 thin flake transistors
Chuang et al. High mobility WSe2 p-and n-type field-effect transistors contacted by highly doped graphene for low-resistance contacts
JP6004308B2 (ja) 薄膜デバイス
US9048319B2 (en) Thin film device and manufacturing method thereof
JP2009277803A (ja) 半導体装置、半導体装置の製造方法およびトランジスタ
US9929237B2 (en) Method for manufacturing graphine film electronic device
KR20140017399A (ko) 그래핀 반도체 및 이를 포함하는 전기소자
Moody et al. Atomic layer deposition of molybdenum oxides with tunable stoichiometry enables controllable doping of MoS2
US20150060768A1 (en) Method to improve performance characteristics of transistors comprising graphene and other two-dimensional materials
WO2018092025A1 (en) Lateral heterojunctions between a first layer and a second layer of transition metal dichalcogenide
JP2007150156A (ja) トランジスタおよびその製造方法
KR102037469B1 (ko) 그래핀 전자 소자 및 그 제조 방법
Orofeo et al. Ultrathin chemical vapor deposition (CVD)-grown hexagonal boron nitride as a high-quality dielectric for tunneling devices on rigid and flexible substrates
Yang et al. Interfacial interaction between HfO2 and MoS2: From thin films to monolayer
JP6606821B2 (ja) 層状物質の積層構造及びその製造方法
CN107611033A (zh) 基于铁电栅介质的负电容二硫化钼晶体管及其制备方法
KR20140090021A (ko) 그래핀 전자 소자 및 그 제조 방법
Xing et al. HfO2-passivated black phosphorus field effect transistor with long-termed stability and enhanced current on/off ratio
CN105409003B (zh) 用于改善金属氧化物半导体层的导电率的方法
Ma et al. van der Waals Contact for Two-Dimensional Transition Metal Dichalcogenides
Lee et al. Gradual edge contact between Mo and MoS2 formed by graphene-masked sulfurization for high-performance field-effect transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5515073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees