DE112009000709B4 - Selektive Bildung von dielektrischen Ätzstoppschichten - Google Patents

Selektive Bildung von dielektrischen Ätzstoppschichten Download PDF

Info

Publication number
DE112009000709B4
DE112009000709B4 DE112009000709.0T DE112009000709T DE112009000709B4 DE 112009000709 B4 DE112009000709 B4 DE 112009000709B4 DE 112009000709 T DE112009000709 T DE 112009000709T DE 112009000709 B4 DE112009000709 B4 DE 112009000709B4
Authority
DE
Germany
Prior art keywords
mesa
silicon
dielectric
etch stop
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112009000709.0T
Other languages
English (en)
Other versions
DE112009000709T5 (de
Inventor
Sean King
Jason Klaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112009000709T5 publication Critical patent/DE112009000709T5/de
Application granted granted Critical
Publication of DE112009000709B4 publication Critical patent/DE112009000709B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Ein Verfahren zum selektiven Bilden einer dielektrischen Ätzstoppschicht über eine gemusterte metallische Struktur mit: Freilegen einer Fläche der metallischen Struktur; selektives Bilden einer Silizium oder Germanium beinhaltenden Mesa über der freiliegenden Fläche der Metallstruktur, wobei das selektive Bilden umfasst: Diffundieren eines metallischen Dotanden von der metallischen Strukturmasse zu der Fläche der metallischen Struktur, um eine abgesonderte katalytische Metallschicht zu bilden, und Wachsenlassen mit dem metallischen Dotanden als einem Katalysator, einer Siliziummesa oder einer Germaniummesa über der Metallstruktur; Konvertieren wenigstens eines Bereichs der Mesa in ein Dielektrikum zum Bilden der Ätzstoppschicht, wobei das Konvertieren der Mesa in ein Dielektrikum das Oxidieren, Nitrifizieren oder Karbonisieren wenigstens einer äußeren Schale der Mesa mit wenigstens entweder einem Ablagerungsprozess oder einem Plasmaprozess aufweist; und Bilden eines Zwischendielektrikums (ILD) über der Ätzstoppschicht, wobei das ILD eine Zusammensetzung aufweist, die sich von derjenigen der dielektrischen Ätzstoppschicht unterscheidet.

Description

  • TECHNISCHES GEBIET
  • Ausführungsbeispiele der vorliegenden Erfindung liegen auf dem Gebiet von Halbleitern, insbesondere die selektive Bildung von dielektrischen Ätzstoppschichten betreffend.
  • HINTERGRUND
  • Übliche Transistorgatterelektroden können eine Hartmaske oder Ätzstoppschicht wie eine Siliziumnitridschicht über einer Polysiliziumgatterschicht aufweisen zum Schützen der Gatterschicht während eines nachfolgenden Ätzens, etwa einer Source/Drain-Kontaktätzung, die die Gatterelektrode kürzen kann, wenn sie exponiert wird. Bei dem üblichen subtraktiven Vorgang werden die Gatterschicht und sodann die Ätzstoppschicht aufeinander folgend abgelagert und gemeinsam geätzt, nach einem einzigen lithographischen Vorgang zum Bilden eines Gatterelektrodenstacks.
  • Als eine Loslösung von einem solchen subtraktiven Gatterelektrodenprozess sind Ersetzungsgatterprozesse zu den Verfahren der Wahl für eine fortgeschrittene Transistorherstellung geworden. Ein Ersetzungsgatterprozess verwendet typischerweise eine Dummystruktur oder einen Mandrel, um den andere Transistorstrukturen wie dielektrische Abstandhalter und dotierte Substratbereiche gebildet werden. Der Mandrel wird schließlich entfernt und durch ein Gatterelektrodenmaterial wie einem Metall, das geeignete Eigenschaften für einen Hochleistungstransistor hat, ersetzt.
  • Die Ersetzungsgatterelektrodenvorgänge, die additiv sind, eignen sich nicht gut zur Einbringung einer Stoppschicht über der Gatterschicht. Beispielsweise kann die Ersetzungsgatterschicht abgelagert und eingeebnet werden, es ist jedoch schwierig, eine dielektrische Ätzstoppschicht, die überschüssig zu der Gatterschichtablagerung abgelagert ist, zurück zu polieren. Derartige Vorgänge werden im Allgemeinen etwas von der Gatterschicht exponieren. Wenn, alternativ, eine dielektrische Schicht, die nach dem Einebnen des Gatterelektrodenmaterials abgelagert wird, muss die dielektrische Schicht sodann gemustert werden, so dass es eine Ätzstoppschicht über die gesamte Gatterelektrodenschicht erzeugt, während sie sich nicht erheblich in andere Bereiche der Einrichtung erstreckt, etwa über eine Source oder Drain des Transistors. Eine derartige Musterung der Stoppschicht erfordert einen zusätzlichen lithographischen Vorgang mit den zugehörigen Ausrichtungstoleranzen und Kosten.
  • US 2007/0228571 A1 offenbart ein Verfahren zum selektiven Bilden einer dielektrischen Ätzstoppschicht über eine gemusterte metallische Struktur mit Freilegen einer Fläche der metallischen Struktur, selektivem Bilden einer Silizium oder Germanium beinhaltenden Mesa über der freiliegenden Fläche der Metallstruktur, wobei das selektive Bilden umfasst: bilden einer katalytischen Metallschicht auf der freiliegenden Fläche der Metallstruktur mit einer höheren Konzentration eines katalytischen Metalls, als sie in einer Masse der Metallstruktur vorliegt, und Durchführen eines katalytisch verstärkten Wachstums der Mesa über der Metallstruktur, Konvertieren wenigstens eines Bereichs der Mesa in ein Dielektrikum zum Bilden der Ätzstoppschicht, wobei das Konvertieren der Mesa in ein Dielektrikum das Oxidieren, Nitrifizieren oder Karbonisieren wenigstens einer äußeren Schale der Mesa mit wenigstens einem Ablagerungsprozess oder einem Plasmaprozess aufweist, und Bilden eines Zwischendielektrikums über der Ätzstoppschicht, wobei das Zwischendielektrikum eine Zusammensetzung aufweist, die sich von derjenigen der dielektrischen Ätzstoppschicht unterscheidet.
  • Die vorliegende Erfindung liefert ein Verfahren gemäß Anspruch 1. Die Unteransprüche betreffen vorteilhafte Weiterbildungen desselben.
  • KURZE ERLÄUTERUNG DER ZEICHNUNGEN
  • Ausführungsbeispiele der vorliegenden Erfindung werden beispielhaft und ohne Beschränkung der Figuren der beiliegenden Zeichnungen erläutert, wobei:
  • 1 ein Flussdiagramm zum Bilden einer dielektrischen Gatterätzstoppschicht in Übereinstimmung mit besonderen Ausführungsbeispielen ist;
  • 2 eine Querschnittsansicht einer Struktur, nach dem Bilden einer Gatterelektrode, für die eine dielektrische Gatterätzstoppschicht ausgebildet ist, in Übereinstimmung mit einem Ausführungsbeispiel ist;
  • 3A eine Querschnittsansicht einer Struktur nach der nicht-erfindungsgemäßen selektiven Bildung einer Metallkappe auf der Fläche der Gatterelektrode zeigt;
  • 3B eine Querschnittsansicht einer Struktur nach der selektiven Bildung eines katalytischen Metalls auf der Fläche der Gatterelektrode in Übereinstimmung mit einem Ausführungsbeispiel zeigt;
  • 4A eine Querschnittsansicht einer Mesa, nachdem nicht erfindungsgemäß eine Metallkappe mit Silizium oder Germanium versehen ist, zeigt;
  • 4B eine Querschnittsansicht einer Struktur, nach der katalytischen Bildung einer Mesa über der Gatterelektrodenfläche zeigt;
  • 5A eine Querschnittsansicht einer Struktur, nachdem eine dielektrische Ätzstoppschicht der mit Silizium oder Germanium metallisierten Mesa über der Gatterelektrode in Übereinstimmung mit der Erfindung gebildet ist, zeigt;
  • 5B eine Querschnittsansicht einer Struktur, nachdem eine dielektrische Ätzstoppschicht von einer Mesa über der Gatterelektrode in Übereinstimmung mit einem Ausführungsbeispiel gebildet worden ist zeigt;
  • 6A eine Querschnittsansicht einer Struktur, nachdem die Kontakte in ein Zwischenschicht-Dielektrikum (ILD) geöffnet ist, das auf einer dielektrischen Ätzstoppschicht über der Gatterelektrode in Übereinstimmung mit einem Ausführungsbeispiel ausgebildet ist zeigt; und
  • 6B eine Querschnittsansicht einer Struktur, nachdem Kontakte in einer auf einer dielektrischen Ätzstoppschicht über der Gatterelektrode gebildeten ILD in Übereinstimmung mit einem Ausführungsbeispiel geöffnet ist, zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsbeispiele der Verfahren zum selektiven Bilden einer dielektrischen Ätzstoppschicht über eine gemusterte Metallstruktur mit einem weiteren Prozess werden beschrieben. Transistoren, die eine derartige Ätzstoppschicht über einer Gatterelektrode beinhalten, werden hier weiter beschrieben unter Bezugnahme auf die Zeichnungen. Bei bestimmten Ausführungsbeispielen ist die selektiv gebildete dielektrische Ätzstoppschicht über einer gemusterten Gatterelektrode geformt und nicht über der ILD benachbart zu der gemusterten Gatterelektrode ausgeformt. Wenigstens ein Bereich der Siliziumverbindung, der Germaniumverbindung, der Siliziummesa oder der Germaniummesa wird sodann oxidiert, nitrifiziert oder karbonisiert zur Bildung einer dielektrischen Ätzstoppschicht lediglich über der Gatterelektrode. Die dielektrische Ätzstoppschicht kann sodann die Gatterelektrode derart schützen, dass Bedingungen für eine Kontaktlithographie und ein Kontaktätzen verbessert werden können zum Schaffen einer größeren Prozesshöhe für kritische Dimensionen, Registrierung und Ausrichtung der Transistorkontakte.
  • Bestimmte Ausführungsbeispiele können ohne eine oder mehrere dieser besonderen Einzelheiten verwirklicht werden oder in Kombination mit anderen bekannten Verfahren, Materialien und Vorrichtungen. Obwohl in Zusammenhang mit einer Metallgatterelektrode beschrieben, können die hier beschriebenen Techniken geeignet angepasst werden auf andere gemusterte Metallstrukturen wie, ohne darauf begrenzt zu sein, auf Drahtverbindungen. In der nachfolgenden Beschreibung sind bestimmte Einzelheiten angegeben wie bestimmte Materialien, Dimensionen und Materialparameter usw., um ein vollständiges Verständnis der vorliegenden Erfindung zu erleichtern. In anderen Beispielen wurden bekannte Ausgestaltungs- und Herstellungstechniken nicht in besonderen Einzelheiten beschrieben, um eine unnötige Klarheit der vorliegenden Erfindung zu vermeiden. In dieser Beschreibung wird durchgehend auf „ein Ausführungsbeispiel” Bezug genommen, was bedeutet, dass ein bestimmtes Merkmal, eine Struktur, ein Material oder eine in Verbindung mit dem Ausführungsbeispiel beschriebene Charakteristik eingeschlossen wird in wenigstens einem Ausführungsbeispiel der Erfindung. Das Auftreten der Phase „in einem Ausführungsbeispiel” an verschiedenen Orten in der Beschreibung muss sich nicht notwendigerweise auf dasselbe Ausführungsbeispiel der Erfindung beziehen. Bestimmte Merkmale, Strukturen, Materialien oder Charakteristiken können in jeder geeigneten Weise in einem oder mehreren Ausführungsbeispielen kombiniert werden. Es versteht sich weiter, dass bestimmte Ausführungsbeispiele kombiniert werden können, wo sie nicht einander ausschließend sind.
  • Die Ausdrücke „über”, „unter”, „zwischen” und „auf”, wie sie hier verwendet werden, beziehen sich auf die Relativposition eines Elements in Bezug auf andere Elemente. Beispielsweise kann ein Element, das über oder unter einem anderen Element angeordnet ist, direkt in Kontakt mit dem anderen Element sein oder aber mehrere dazwischenliegende Elemente haben. Weiter kann ein Element, das zwischen Elementen angeordnet ist, direkt in Berührung mit den beiden Elementen sein oder aber kann ein oder mehrere dazwischen liegende Elemente haben. Im Gegensatz dazu ist ein erstes Element „auf” einem zweiten Element in Kontakt mit dem zweiten Element. Weiter ist die Relativposition eines Elements in Bezug auf andere Elemente vorgesehen unter der Annahme, dass Operationen durchgeführt werden relativ zu einem Substrat ohne Berücksichtigung der absoluten Ausrichtung des Substrats.
  • Es wird jetzt auf 1 Bezug genommen. Bei der Operation 101 wird ein Arbeitsfunktionsmaterial in einem Gatterelektrodengraben abgelagert, der frei geblieben ist durch einen Platzhalter oder eine Mandrelgatterelektrode als Teil eines Gatterersetzungsvorgangs. Bei der Operation 110 wird der Gatterelektrodengraben im Wesentlichen befüllt und sodann in der Operation 115 eingeebnet zur Bildung eines Halbleiters 200 oberhalb eines Substrats 202, wie weiter in 2 gezeigt.
  • Das Substrat 202 kann aus jedem Material zusammengesetzt sein, das geeignet ist zur Halbleiterherstellung. Bei einem Ausführungsbeispiel ist das Substrat 202 ein Massensubstrat bestehend aus einem Einkristall und einem Material, das, ohne darauf beschränkt zu sein, Silizium, Germanium, Silizium-Germanium, Siliziumkarbid oder ein halbleitendes III-V Material sein kann. Bei einem anderen Ausführungsbeispiel weist das Substrat 202 eine Massenschicht mit einer oberen epitaxialen Schicht auf. Bei einem besonderen Ausführungsbeispiel besteht die Massenschicht aus einem Einkristall oder einem Material, das, ohne darauf beschränkt zu sein, Silizium, Germanium, Silizium-Germanium, Siliziumkarbid, ein Halbleitermaterial einer III-V Verbindung und Quarz aufweisen kann, während die obere Epitaxialschicht aus einer Einkristallschicht besteht, die, ohne darauf begrenzt zu sein, Silizium, Germanium, Silizium-Germaniuim und ein Halbleitermaterial einer III-V Verbindung aufweisen kann. Bei einem anderen Ausführungsbeispiel weist das Substrat 202 eine obere epitaxiale Schicht auf der mittleren Isolationsschicht auf, die oberhalb einer unteren Massenschicht ist. Die obere epitaxiale Schicht besteht aus einer Einkristallschicht, die, ohne darauf beschränkt zu sein, aus Silizium (zum Beispiel zur Bildung eines Silizium-auf-Isolator (SOI) Halbleitersubstrat) Germanium, Silizium-Germanium und einem Halbleitermaterial einer III-V-Verbindung bestehen kann.
  • Die Isolationsschicht besteht aus einem Material, das, ohne darauf beschränkt zu sein, Siliziumdioxid, Siliziumnitrid und Silizium-Oxy-Nitride aufweisen kann. Die untere Massenschicht besteht aus einem Einkristall, das, ohne darauf beschränkt zu sein, Silizium, Germanium, Silizium-Germanium, Siliziumcarbid, ein Halbleitermaterial einer III-V-Verbindung und Quarz beinhalten kann. Das Substrat 202 kann weiter dotierte Verunreinigungsatome aufweisen.
  • Die Gatterdielektrikumschicht 208 kann aus jedem Material bestehen, das geeignet ist, um die Gatterelektrode 210 von dem Substrat 202 elektrisch zu isolieren. Bei einem Ausführungsbeispiel ist die Gatterdielektrikumschicht 208 durch einen thermischen Oxidationsvorgang oder einen chemischen Dampfablagerungsvorgang gebildet und besteht aus einem Material, wie, ohne darauf begrenzt zu sein, Siliziumdioxid oder Siliziumoxynitrid. Bei einem anderen Ausführungsbeispiel ist die Gatterdielektrikumschicht 208 durch atomische Schichtablagerung gebildet und besteht aus einem dielektrischen Material mit hohem k wie, ohne darauf begrenzt zu sein, Hafniumoxid, Zirkoniukoxid, Hafniumsilikat, Hafniumoxy-Nitrid oder Lanthamoxid.
  • Die Gatterelektrode 210 kann aus jedem Material bestehen, das zur Verwendung als eine Elektrode in einem Halbleiter geeignet ist. In Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung weist die Gatterelektrode 210 ein Metall auf. In bestimmten Ausführungsbeispielen bildet wenigstens ein Metall, das auf der freiliegenden Fläche der Gatterelektrode vorhanden ist, nicht sogleich eine Siliziumverbindung oder eine Germaniumverbindung oder ein schnelles katalytisches Wachstum von Silizium oder Germanium. Bei einem Ausführungsbeispiel weist die Gatterelektrode 210 ein Material wie, ohne darauf beschränkt zu sein, ein Nitrid, ein metallisches Karbid, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Ruthenium, Palladium, Platin, Kobalt, Nickel, metallische Aluminiumverbindungen, ein leitfähiges Metalloxid oder Kombination daraus. Bei einem bestimmten Ausführungsbeispiel besteht die Gatterelektrode 210 aus einem mehrschichtigen Metallstack einschließlich einem Arbeitsfunktionsmetall 210A und einem Spaltfüllungsmetall 210B.
  • Bei einem Ausführungsbeispiel sind die dielektrischen Seitenwandabstandshalter 214 durch Ablagern einer dielektrischen Schicht über dem Substrat 202 und einer Platzhalterelektrode und nachfolgendes Ätzen der dielektrischen Schicht mit einem anisotropen Ätzverfahren gebildet. Bei einem bestimmten Ausführungsbeispiel bestehen die dielektrischen Seitenwandabstandshalter 214 aus einem Material, das, ohne darauf begrenzt zu sein, Siliziumdioxid, Siliziumnitrid und Siliziumoxynitrid aufweisen. Die ILD 212 können jedes übliches Dielektrikum sein, wie, ohne darauf begrenzt zu sein, nicht dotierte oder dotierte (beispielsweise carbondotierte) Gläser.
  • Die Source- und Drainbereiche 204 sind gebildet durch Implantieren von dotierenden Verunreinigungsatomen in das Substrat 202, geblockt durch eine Platzhaltergatterelektrode und dielektrische Seitenwandabstandshalter 214. Die Source- und Drainbereiche 204 sind mit Spitzenextensionsbereichen einstückig zum weiteren Definieren eines Kanalbereichs 206. In Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung sind die Source- und Drainbereiche 204 dotierte Bereiche vom N-Typ. Bei einem Ausführungsbeispiel bestehen die Source- und Drainbereiche 204 aus Phosphor oder Arsen dotierten Verunreinigungsatomen mit einer Konzentration in dem Bereich von 5 × 1016–5 × 1019 Atomen/cm3. In Übereinstimmung mit einem weiteren Ausführungsbeispiel der vorliegenden Erfindung sind die Source- und Drainbereiche 204 Bereiche die P-Typ dotiert sind. Bei einem Ausführungsbeispiel bestehen die Source- und Drainbereiche 204 aus Bor dotierten Verunreinigungsatomen mit einer Konzentration in dem Bereich von 5 × 1016–5 × 1019 Atomen/cm3. Bei einem weiteren Ausführungsbeispiel sind die Source- und Drainbereiche 204 mit einem Silizidierungsvorgang metallisiert.
  • Wie in 3A gezeigt, wird nicht erfindungsgemäß nachfolgend an das Einebnen der Gatterschicht zur Bildung der Gatterelektrode eine Metallkappe 320 selektiv über der freiliegenden Fläche der Gatterelektrode 210 gebildet. Bei der nicht-erfindungsgemäßen Operation 120 von 1 weist das Metall, das wahlweise auf der Gatterelektrode ausgebildet wird, ein Metall auf, das geeignet ist zum Bilden einer Siliziumverbindung, einer Germaniumverbindung oder Mischungen daraus einfacher als ein Metall auf der freiliegenden Fläche der Gatterelektrode 220. Beispielhafte Metalle die in der Lage sind zur Bildung von Siliziumverbindungen weisen Kobalt, Nickel, Titan, Platin, Wolfram, Palladium, Kupfer, Tantal und Aluminium auf. Alle diese Metalle und Mischungen daraus als auch andere Metalle, die dem Fachmann bekannt sind zur Bildung von Siliziumverbindungen bei akzeptabel geringen Verfahrenstemperaturen können verwendet werden. Wenn sowohl das Arbeitsfunktionsmetall 210A als auch das Spaltfüllmetall 210B dazu in der Lage sind, eine Siliziumverbindung zu bilden, kann auf den Schritt 120 vollständig verzichtet werden. Das heißt, das Erfordernis für eine Metallkappe 320 als auch die Zusammensetzung mit der Metallkappe 320 ist abhängig von der Zusammensetzung der Gatterelektrode, die in der Operation 115 gebildet worden ist.
  • Bei einem nicht-erfindungsgemäßen Ausführungsbeispiel wird bei der Operation 125 ein katalytisches Material selektiv auf einer freiliegenden Fläche der Gatterelektrode 210 abgelagert zum Bilden der Metallkappe 320. Das katalytische Metall kann jedes Metall sein, das dazu in der Lage ist, katalytisch das Wachstum von Silizium, Germanium oder SiGe-Legierungen besser zu bewirken als ein Metall auf der freiliegenden Fläche der Gatterelektrode 210. Die Zusammensetzung der Metallkappe 320 kann wiederum gewählt werden basierend auf der Zusammensetzung der Gatterelektrode. Jedes Metall, das dem Fachmann bekannt ist als katalytisches Wachstum von Silizium, Germanium oder SiGe-Legierungen, kann auch für die Metallkappe 320 verwendet werden. Beispielhafte katalytische Metalle weisen Kobalt, Nickel, Palladium, Gold, Platin, Gallium und Mischungen aus diesen auf. Wenn sowohl das Arbeitsfunktionsmetall 210A als auch das Spaltfüllmetall 210B dazu in der Lage sind, das Wachstum von Silizium oder Germanium katalytisch zu bewirken, kann auf die Operation 125 vollständig verzichtet werden.
  • Bei bestimmten Implementationen kann das elektrolytische Plattieren oder das nichtelektrische Plattieren ausgeführt werden zum selektiven Ablagern der Metallkappe 320 (beispielsweise zum Zwecke des nachfolgenden Bilden einer Siliziumverbindung oder einem katalytischen Siliziumwachstum) auf eine Dicke zwischen ungefähr 2 nm und annähernd 30 nm auf der Gatterelektrodenfläche. Das nichtelektrische Plattieren ist ein Vorgang zum Ablagern einer Schicht von Material auf einer Fläche durch chemische Reduktion einer elektrolytischen Lösung bei dem Fehlen eines externen elektrischen Stroms. Das nichtelektrische Plattieren wird typischerweise durchgeführt durch Eintauchen eines Substrats in die Lösung eines nichtelektrischen Bades.
  • Bei einer Implementation wird eine aus Kobalt bestehende Metallkappe 320 nicht elektrisch auf der Gatterelektrode 210 abgelagert. Die Lösung in dem nichtelektrischen Bad zum Plattieren der Kobaltschicht kann Kobaltionen aufweisen, die erzeugt sind durch Kobaltchlorid (CoCl2) oder Kobaltsulfat CoSO4), einem komplexierenden Wirkstoff wie Zitronensäure, einem Pufferwirkstoff wie Ammoniumchlorid (NH4Cl) oder Ammoniumsulfat ((NH4)2SO4), einem reduzierendem Wirkstoff wie Hypophosphid, Dimethylaminoboran (DMAB), Borohydrat oder Formaldehyd und einem pH Justierer wie Tetramethylammoniumhydroxid (TMAH). Bei einer beispielhaften Implementation mit einer metallischen Gatterelektrode, Kobalt und Legierungen davon wie CoW, CoCr, CoRe oder CoMo mit kleineren Bestandteilen wie Phosphor (P) oder Boron (B), die von den reduzierenden Wirkstoffen auf die metallische Gatterelektrodenfläche abgelagert wurden, werden wahlweise auf einer Fläche der Gatterelektrode 210 zur Bildung einer Metallkappe 320 abgelagert.
  • Bei einer anderen Implementation werden Nickel und Legierungen davon nicht elektrisch selektiv abgelagert zur Bildung der Metallkappe 320. Jeder übliche nicht elektrische Nickelplatierungsvorgang kann verwendet werden. Eine beispielhafte Plattierungslösung beinhaltet eine Nickel aufweisende Verbindung oder einen reduzierenden Wirkstoff DMAB oder Glyoxylsäure, einem komplex bildenden Wirkstoff wie einer Karboxylsäure, Zitronensäure, Malonsäure, Milchsäure oder Oxalsäure, einem Pufferwirkstoff wie einem Aluminiumchlorid und einem pH-Einsteller wie TMAH.
  • Zur Implemenation unter Verwendung einer nichtelektrischen Ablagerung wird die Metallkappe 320 abgelagert, um im Wesentlichen die freiliegende Fläche der Gatterelektrode 210 derart abzudecken, dass die Kappe sich auf eine Höhe höher als die eingeebnete ILD 212 und höher als die dielektrischen Seitenwandabstandshalter 214 erstreckt. Die Seitenwände der Metallkappe 320 werden daher nach dem Vorgang 120 oder 125 exponiert, wie in 3A gezeigt. Bei einem anderen Ausführungsbeispiel ist die Dicke der Metallkappe 320 10% bis 20% dünner nahe dem Rand 321 der exponierten Gatterelektrodenfläche als über der longitudinalen Mittellinie 322 der exponierten Gatterelektrodenfläche. Bei einem Ausführungsbeispiel, das eine nicht-elektrische Ablagerung verwendet, deckt die Metallkappe 320 im Wesentlichen die exponierte Fläche der Gatterelektrode 210 ab und erstreckt sich lateral über die Seitenwände der Gatterelektrode 210 (beispielsweise über die Gatterdielektrikumschicht 208 und/oder über die dielektrischen Seitenwandabhalter 214) um annähernd die Randdicke der Metallkappe 320.
  • Bei einem Ausführungsbeispiel werden bei der Operation 130 von 1 katalytische Metalldotanden, die in der Masse der Gatterelektrode vorhanden sind, diffundiert zu der exponierten Fläche der Gatterelektrode. Es wird auf 3B Bezug genommen. Die abgesonderte katalytische Metallschicht 325 kann jedes der katalytischen Metalle beinhalten, die bei der an anderer Stelle beschriebene Metallkappe 320 verwendet worden ist. Die „Masse” der Gatterelektrode, von der das katalytische Metall abgesondert sein kann, weist das Arbeitsfunktionsmetall 210A und das Spaltenfüllmetall 210B auf, als auch jeden anderen Keim eines Metall eines Gatters kann während der Ablagerung der Gatterschicht verwendet werden (nicht gezeigt).
  • Bei einem solchen Ausführungsbeispiel wird die abgesonderte katalytische Metallschicht 325 mit einem Härtungsprozess gebildet, in dem das Substrat 202 einer erhöhten Temperatur ausgesetzt wird. Beispielsweise kann das Substrat einer Temperatur von zwischen annähernd 400°C und annähernd 1000°C für zwischen 30 Sekunden und 10 Minuten ausgesetzt werden. Aufgrund einer geringeren Flächenenergie des katalytischen Metalls können die katalytischen Metalldotanden diffundieren in und sich absondern an der Fläche der Gatterelektrode 210 zum Senken der freien Energie der Oberfläche. Vorbehandlungen, die die Diffusion des katalytischen Metalls erhöhen, können ebenfalls verwendet werden. Beispielsweise können bei einem Ausführungsbeispiel Amorphisationstechniken, die dem Fachmann bekannt sind, verwendet werden zum Amorphisieren eines Teiles der Gatterelektrode 210. Bei bestimmen Ausführungsbeispielen der Amorphisation kann ein Voramorphisationsimplantat, etwa ein GE-Implantat, zum Zerstören der oberen Schichten der Gatterelektrode 210 verwendet werden. Wenn die Fläche der Gatterelektrode 210 amorphisiert oder zerstört wird, haben die katalytischen Metallatome in dem amorphisierten Abschnitt der Gatterelektrode 210 einen hohen Diffusionseffizienten, was die Agglomeration von Metallatomen an der Gatterelektodenfläche fördert. Bei weiteren Ausführungsbeispielen wird eine Plasmabehandlung angewendet vor dem Härten, um Residuen, die auf der Fläche der Gatterelektrode 210 von der Gatterformation verblieben sind, zu reinigen, die das katalytische Metall daran hindern können, die Fläche zu erreichen. Die Plasmabehandlung kann 84,44–16887,50 (Pa·m3)/s (50–10000 sccm) von wenigstens H2, NH3 oder N2 bei einem Druck von 66,66–1333,22 Pa (0,5–10 Torr) beinhalten, bei einer Energie mit etwa 50–800 W einer RF-Leistung.
  • Die Dicke der abgesonderten katalytischen Metallschicht 325 ist abhängig sowohl von der Konzentration des katalytischen Metalldotanden in der Masse der Gatterelektrode und den Bedingungen, unter den der Dotand diffundiert wird. Bei einem Ausführungsbeispiel, bei dem das Abstandsfüllmetall 210B das katalytische Metall „wie abgelagert” beinhaltet, weist das Spaltenfüllmetall 210B zwischen etwa 1% und 50% katalytische Metalldotanden auf. Bei bestimmten Ausführungsbeispielen hat die abgesonderte katalytische Metallschicht 325 eine Dicke zwischen etwa 1 nm und etwa 50 nm. Die katalytische Metalldotandenkonzentration innerhalb der abgesonderten katalytischen Metallschicht 325 kann irgendwo zwischen 1% und 100% sein, wobei die höheren Konzentrationen von relativ geringer Dicke und in der Nähe zu der freiliegenden Gatterelektrodenfläche sind.
  • Bei bestimmten Ausführungsbeispielen bildet, wie in 3B gezeigt, die abgesonderte katalytische Metallschicht 325 keine Kappe mit einer Topographie oberhalb der eingeebneten dielektrischen Seitenwandabstandshalter 214 oder ILD, sondern bildet metallische Nanopartikel an der Fläche der Gatterelektrode 210. Die abgesonderte katalytische Metallschicht 325 kann daher in dem Dielektrikum eingebettet verbleiben benachbart zu dem dielektrischen Seitenwandabstandshalter 214. Bezüglich der nicht-erfindungsgemäßen Operationen 120 und 125, in denen die Metallkappe 320 selektiv abgelagert wird, kann die Substratfläche der Opertation 130 folgend vorteilhaft eben bleiben.
  • Es wird jetzt auf 1 Bezug genommen. Bei der nicht-erfindungsgemäßen Operation 135 wird wenigstens ein Bereich der Metallkappe 320, der bei der Operation 120 gemäß einer nicht zur vorliegenden Erfindung gehörigen Ausführungsform gebildet ist, in eine metallische Mesa 335, einer Siliziumverbindung oder einer metallischen Germaniumverbindung gewandelt, wie in 4A gezeigt. Im Allgemeinen kann jeder Prozess, der dem Fachmann bekannt ist zur Bildung einer Siliziumverbindung oder einer Germaniumverbindung des bestimmten Metalls selektiv bei dem Vorgang 120 abgelagert werden unter Nutzung der Operation 135. Der ausgewählte Vorgang ist abhängig sowohl von der Zusammensetzung des Kappenmetalls und der gewünschten Dicke der Silizium/Germaniumverbindungsschale, die von der Metallkappe 320 zu formen ist. Die Silizium/Germanium-Schalendicke kann zwischen 50% und 100% der Dicke der Metallkappe 320 betragen.
  • Es wird auf 4A Bezug genommen. Die Gesamtdicke der Metallkappe 320 wird in eine Mesa 335 einer metallischen Siliziumverbindung und/oder einer metallischen Germaniumverbindung gewandelt. Wenn die Gesamtumwandlung nicht stattfindet, ist die Dicke der Mesa 335 einer metallischen Siliziumverbindung und/oder einer metallischen Germaniumverbindung etwas geringer als die Dicke der Metallkappe 320 mit der Mesa 335 der metallischen Siliziumverbindung und/oder der metallischen Germaniumverbindung, die auf beiden Seiten der Oberfläche und den Seitenwänden der metallischen Kappe 320 ausgebildet ist. Weiter kann die Dicke der Siliziumverbindung auf der oberen Fläche unterschiedlich sein von derjenigen an den Seitenwänden.
  • Das Silizifizieren oder einer Germanisieren der Metallkappe 320 wird durch eine Gasphasenflächenreaktion eines Siliziumhydridgases oder eines Germaniuhydridgases ausgeführt. Beispielhafte Gasquellen schließen Silan (SiH4), Monomethylsilane, Trimethylsilan (TMS) und dergleichen ein. Bei einer Implementation wird eine chemische Dampfablagerung (CVD) verwendet um die Metallkappe 320 mit dem Hybridgas reagieren zu lassen. Bei anderen Implementationen wird ein plasmaverstärkter CVD-Vorgang (PECVD) angewendet, um die Metallkappe 320 mit dem hybriden Quellengas reagieren zu lassen. Bei einer Implementation wird eine Mesa 335 aus Kobaltsilizum aus einer Metallkappe 320 aus Kobalt gebildet. Bei anderen Implementationen wird eine Nickelsiliziummesa 335 aus einer Metallkappe 320 aus Nickel gebildet.
  • Bei einer alternativen Implementation wird das Bilden einer Siliziumverbindung/Germaniumverbindung der Metallkappe 320 über eine Reaktion einer festen Phase durchgeführt, wobei ein üblicher Ablagerungsprozess verwendet wird zum Bilden eines amorphen Siliziumfilms auf der Metallkappe 320 und über der ILD 212 (nicht gezeigt). Eine thermische Behandlung wird sodann ausgeführt um einen Bereich des amorphen Siliziumfilms mit der Metallkappe 320 reagieren zu lassen zum Bilden einer Mesa 335 aus einer metallischen Siliziumverbindung und/oder einer metallischen Germaniumverbindung. Das nichtreagierte amorphe Silizium wird sodann von der ILD 212 abgezogen unter Verwendung eines üblichen nass- oder trockenchemischen Beizvorgangs. Bei einem beispielhaften Vorgang wird zwischen etwa 5 nm und 10 nm eines amorpen Siliziums auf einer metallischen Kobaltkappe 320 abgelagert und zwischen 500°C und 850°C zur Bildung einer Kobaltsiliziummesa 335 gehärtet.
  • Bei einem anderen nicht-erfindungsgemäßen Ausführungsbeispiel, bei dem die bei der Operation 115 abgelagerte Gatterschicht dazu in der Lage ist, eine Silizium/Germanium-Verbindung zu bilden und auf die Operation 120 daher verzichtet wird, wird ein Teil der Gatterelektrode in eine Silizium- oder Germaniumverbindung bei der Operation 145 gewandelt unter Verwendung von derjenigen der Gasphase oder Festphase, wie es an anderer Stelle beschrieben worden ist zum Bilden der Mesa 335 aus einer metallischen Siliziumverbindung und/oder einer metallischen Germaniumverbindung. Der Bereich der Gatterelektrode, die gewandelt worden ist, kann etwa dieselbe Dicke haben, die für die Mesa aus einer Siliziumverbindung und/oder einer Germaniumverbindung vorgesehen ist. Bei bestimmten Ausführungsbeispielen kann der gewandelte Abschnitt zwischen 10–70% der gesamten Dicke der Gatterelektrode haben (die begrenzt ist durch die Auswirkung von nachteiligen Auswirkungen auf die Gattereigenschaft). Bei derartigen Ausführungsbeispielen kann die Elektrode 210 vorzugsweise planar mit der ILD 212 bleiben.
  • Es wird wieder auf 1 Bezug genommen. Wenn ein katalytisches Metall selektiv gebildet wird (beispielsweise durch nicht-erfindungsgemäße selektive Ablagerung bei der Operation 125 oder Oberflächenabsonderung bei der Operation 130) wird eine Nanomesa mit Silizium und/oder Germanium katalytisch in der Operation 145 gezüchtet. Jedes Verfahren des katalytisch verstärkten Silizium- oder Germaniumwachstums kann verwendet werden, um die Silizium- und/oder Germaniummesa 345 von 4B zu bilden.
  • Bei besonderen Ausführungsbeispielen wird ein metallisch-katalytisches Dampf-Flüssigkeitfest (VLS) Wachstumsvorgang verwendet. Obwohl theoretisch nicht begrenzt, wird der Mechanismus des VLS Prozesses im Allgemeinen verstanden unter Einschluss des Lösens in dem katalytischen Metall von Silizium oder Germanium aus einem Quellgas. Das gelöste Silizium/Germanium diffundiert sodann durch das katalytische Metall, das typischerweise bei der Prozesstemperatur flüssig ist, und fällt an der Fläche der Gatterelektrode 210 aus. Während diese Wachstumsvorgangs „fließt” wenigstens ein Teil des katalytischen Metalls (beispielsweise 350A) über das Silizium/Germanium-Wachstum an der Fläche der Gatterelektrode 210 während ein anderer teil des katalytischen Metalls, (beispielsweise 350B) vermutlich an der Schnittstelle der Gatterelektrode 210 und/oder der Germanium/Silizium und/oder der Germaniummesa 345 verbleibt.
  • Während jedes VLS-Verfahren, das dem Fachmann bekannt ist, für das besondere katalytische Metall, das in der Operation 125 verwendet wird, auch für die Operation 130 verwendet werden kann, weist ein beispielhafter PECVD-Prozess annähernd 84,44–33775 (Pa·m3)/s (50–20.000 sccm) eines inerten Stoffes He, Ar und Ne und 1,69–1688,75 (Pa·m3)/s (1–1000 sccm) Silizium- oder Germaniumquellgas, wie SiH4, Si3H8, Monomethylsilan und GeH4 auf bei einem Druck von 66,66–1333,66 Pa (0,5–10 Torr) und einer Temperatur von annähernd 200–400°C erregt mit etwa 5–500 W einer Sendeleistung. Ein beispielhafter CVD-Prozess schließt dieselben Bedingungen ein bei dem Fehlen einer Sendeleistung.
  • Sowohl die Dicke und die Morphologie einer Mesa aus Silizium und/oder Germanium/Silizium und/oder Germanium, das gewachsen ist durch VLS, sind abhängig von den Prozessbedingungen und der Natur der abgesonderten katalytischen Metallschicht 325. Bei bestimmten Ausführungsbeispielen besteht die Siliziummesa und/oder die Germaniummesa aus einer Mehrzahl von nahe beabstandeten Drähten, die im Wesentlichen die Fläche der Gatterelektrode 210 abdecken. Bei bestimmten Ausführungsbeispielen liegt die Dicke der Siliziummesa und/oder der Germaniummesa 345 zwischen etwa 1–10 nm und erstreckt sich von der katalytischen Fläche der Gatterelektrode 210 nach oben.
  • Es wird wieder auf 1 Bezug genommen. Anschließend an die Operation 145 kann der katalytische Metallbereich 350A, der auf der Fläche der Siliziummesa und/oder Germaniummesa 345 verbleibt, in der Operation 148 entfernt werden. Jede nasschemische Reinigung, die dem Fachmann bekannt ist als geeignet zur Entfernung eines bestimmten katalytischen Metalls kann bei der Operation 145 verwendet werden. In bestimmten anderen nicht-erfindungsgemäßen Ausführungsbeispielen wird auf die Operation 145 verzichtet und das restliche katalytische Metall kann auf der freiliegenden Fläche der Silizium- und/oder Germaniummesa 345.
  • Bei der Operation 150 wird eine dielektrische Ätzstoppschicht über der Gatterelektrode durch Wandeln in ein Dielektrikum wenigstens eines Teiles entweder einer metallischen Metallsiliziumdiode und/oder einer metallischen Germaniummesa 345 von 4B gebildet. Bei einem ersten Ausführungsbeispiel wird ein Bereich der Siliziumverbindungsmesa 335 in eine dielektrische Ätzstoppschicht 350, die in 5A gezeigt ist, gewandelt. Die dielektrische Ätzstoppschicht 350 kann ein Dielektrikum aufweisen, wie, ohne darauf begrenzt zu sein, ein Siliziumnitrid, Siliziumdioyid, Siliziumoxynitrid, Siliziumcarbid oder Siliziumcarbonitrid, abhängig von dem Vorgang, der in der Operation 150 ausgeführt wird.
  • Im Allgemeinen kann jeder Prozess, der dem Fachmann bekannt ist und der dazu in der Lage ist, ein elektrisch isolierende Schicht aus der Siliziumverbindungsmesa und/oder der Gemaniummesa 335 zu bilden, in der Operation 150 verwendet werden. Bei einem Ausführungsbeispiel wird ein Nitrierungsvorgang ausgeführt. Bei einem solchen Vorgang wird eine Flächenschicht aus einer metallischen Siliziumverbindung und/oder einer metallischen Germaniumverbindung-Mesa 335 (beispielsweise einem Kobaltsilizium) in eine Ätzstoppschicht 350 eines Nitritdielektrikums gewandelt. Die Ätzstoppschicht 350 aus einem Nitritdielektrikum wird vornehmlich Siliziumnitrid oder Germaniumnitrid sein, kann jedoch verbleibendes nitriertes Metall aufweisen. Bei einem Beispiel einer Kobaltsiliziumverbindung wird das Kobaltsilizium bei einer Prozesstemperatur von etwa 400°C nitriert, um Silizium aus der Kobaltsiliziumverbindung (CoSix) und um eine Ätzstoppschicht 350 aus einem Nitriddielektrikum (SiN) als eine „Schale” oder „Kruste” zu bilden, die den inneren metallischen Kern 336 aus von Kobalt oder Silizium befreitem Kobaltsilizium. Dies tritt auf, da Kobaltnitride (CoN) bei 400°C nicht stabil ist und in Co und N2 zerfällt. Ähnliche Phänomene können auch bei anderen metallischen Siliziumverbindungen oder metallischen Germaniumverbindungen, die hier beschrieben werden, festgestellt werden. Aufgrund der isotropen Bildung des Dielektrikums kann die Schalenstruktur der dielektrischen Ätzstoppschicht 350, wenn nicht die ganze Silizium- und/oder Germaniummesa 335 gewandelt wird, durch eine größere Dicke T charakterisiert werden über einen Rand 521 der Gatterelektrode 210 als über eine Längsmittellinie 522 der Gatterlektrode 210, wie in 5A dargestellt.
  • Bei einer bestimmten Implementation kann die Nitrierung der Operation 150 mit einem Nitrogenquellengas ausgeführt werden wie, ohne darauf begrenzt zu sein, N2 oder NH3, das in einem Plasma bei etwa 200–450°C erregt ist zum Wandeln etwa 1–10 nm einer Mesa 335 aus einer metallischen Siliziumverbindung in eine Ätzstoppschicht eines Siliziumnitriddielektrikums. Bei einer anderen Implementation wird eine Plasmanitration bei Raumtemperatur ausgeführt zum Wandeln etwa 1–5 nm einer Mesa 335 einer metallischen Siliziumverbindung in eine Ätzstoppschicht eines Siliziumnitriddielektrikums. Bei einem anderen Ausführungsbeispiel wird eine Nitrogenhärtung unter Verwendung eines Nitrogenquellgases wie N2 und NH3 bei etwa 600–850°C ausgeführt zum Wandeln von 5–15 nm einer Mesa 335 aus Siliziumverbindung in eine Ätzstoppschicht eines Siliziumnitriddielektrikums. Bei noch einem weiteren Ausführungsbeispiel wird Stickstoff durch einen Ionenstrahl implantiert zum Wandeln etwa 1–10 nm der Mesa 335 aus einer Siliziumverbindung in eine Ätzstoppschicht eines Siliziumnitriddielektrikums. Ein ähnlicher Vorgang kann ausgeführt werden mit einem Quellengas, das geeignet ist zur Bildung einer dielektrischen Ätzstoppschicht einschließlich den anderen Dielektrika, die hier an anderer Stelle beschrieben sind.
  • Bei einem weiteren Ausführungsbeispiel wird bei der Operation 150 ein Bereich einer Mesa 335 aus Silizium und/oder Germanium von 4B in eine dielektrische Ätzstoppschicht 355 gewandelt, die in 5B gezeigt ist. Die dielektrische Ätzstoppschicht 355 kann ein Dielektrikum aufweisen, ohne darauf begrenzt zu sein, ein Siliziumnitrid, Siliziumdioxid, Siliziumoxynitrid, Siliziumcarbid oder Siliziumcarbonitrid. Bei solchen Implementationen, bei denen auf die Operation 148 verzichtet wird, kann ein verbleibendes katalytisches Metall auf der Fläche der Silizium- und/oder Germaniummesa 345 zu diesem Zeitpunkt oxidiert werden.
  • Jeder Prozess, der dem Fachmann bekannt ist, der dazu in der Lage ist, eine elektrisch isolierende Schicht aus einer Silizium- und/oder Germaniummesa 345 zu bilden, kann in der Operation 150 verwendet werden. Beispielsweise kann eine Nitration oder Oxidation ausgeführt werden. Bei bestimmten Ausführungsbeispielen können allgemein bekannte Oxidationsprozesse verwendet werden zur Bildung einer dielektrischen Ätzstoppschicht 335 aus Siliziumoxid und/oder Germaniumoxid. Bei anderen Ausführungsbeispielen kann ein Carbonisierungsvorgang ausgeführt werden zum Wandeln wenigstens eines Bereichs der Silizium- und/oder Germaniummesa 345 in eine dielektrische Schicht (beispielsweise Siliziumcarbid). Bei einer beispielhaften Implementation wird eine Silizium- und/oder Germaniumesa 345 nitriert durch wenigstens einen der Prozesse, die an irgend einer Stelle hier beschrieben worden ist zum Nitrieren der Mesa 335 aus einer metallischen Silizium- und/oder Germaniumverbindung. Für eine solche Implementation muss die Dicke der dielektrischen Ätzstoppschicht 355 größer sein als die Dicke der dielektrischen Ätzstoppschicht 350, die unter denselben Bedingungen erstellt worden ist abhängig von dem Verfahren der Nitrierung kann die Dicke der dielektrischen Ätzstoppschicht 350 im Bereich von etwa 5–15 nm liegen.
  • Bei Ausführungsbeispielen, bei denen eine isotrope Bildung der dielektrischen Ätzstoppschicht 355 gegeben ist, kann, wenn nicht die ganze Silizium- und/oder Germaniummesa 345 gewandelt wird, die Schalenstruktur der dielektrischen Ätzstoppschicht 335 charakterisiert sein durch eine größere Dicke T über einen Rand 521 der Gatterelektrode als über eine Längsmittellinie 522 einer Gatterelektrode, wie in 5B gezeigt. Bei anderen Ausführungsbeispielen, bei denen die dielektrische Ätzstoppschicht 355 anisotrop gebildet ist (d. h. durch ein verstärktes Plasma oder Strahlimplantierungsverfahren) kann die Schalenstruktur der dielektrischen Ätzstoppschicht 355 charakterisiert sein durch eine größere Dicke T über die Längsmittellinie 522 der Gatterelektrode als über den Rand 521 der Gatterelektrode.
  • Zurück zu 1. Bei der Operation 160 wird die ILD 660 sodann gebildet über die dielektrische Ätzstoppschicht 350 oder 355, gezeigt in 6A bzw. 6B. Die ILD 660 kann jedes dem Fachmann bekanntes Dielektrikum aufweisen, beispielsweise ein solches, wie dieses zuvor für das ILD 212 beschrieben worden ist und kann durch jedes übliche Verfahren abgelagert sein. Bei einem besonders bevorzugten Ausführungsbeispiel weisen sowohl das ILD 660 und das ILD 212 Materialien auf, die von denen der dielektrischen Ätzstoppschicht 350 oder 355 unterschiedlich ist. Einrichtungskontakte 670 jeder üblichen Metallurgie können sodann geöffnet werden zu Source/Drains 204 gemeinsam mit dem Kontakt 680 zu der Gatterelektrode 210.
  • Wie in 6A gezeigt, schneidet der Kontakt 680 die dielektrische Ätzstoppschicht 350 derart, dass Differenzen in der Ätztiefe zwischen Einrichtungskontakten 670 und 680 der Selektivität einer Kontaktätzung zwischen der dielektrischen Ätzstoppschicht 355 und der ILD 660 und/oder ILD 212 zugerechnet werden. 6B zeigt einen ähnlichen Zustand für Ausführungsbeispiele die eine dielektrische Ätzstoppschicht 355 verwendet. Wie weiter in den 6A und 6B gezeigt ist, höhlen die dielektrischen Ätzstoppschichten 350 und 355 in Kombination mit den dielektrischen Seitenwandabstandshaltern 214 vollständig die Gatterelektrode 210 in elektrisch isolierende Materialien ein, die einen hohen Widerstand haben gegenüber dem jeweiligen Ätzprozess, der eingesetzt wird zum Öffnen der Einrichtungskontakte 670 und 680. Dieser hohe Ätzwiderstand kann verwendet werden zum Erweitern des Ätzprozessfensters und dadurch die Ätzneigung reduzieren, die Profilsteuerung zu Verbessern usw. Weiter kann, wo zwei gesonderte maskierte Ätzungen verwendet werden zur Bildung des Einrichtungskontakts 670 und des Einrichtungskontakts 680, die dielektrische Ätzstoppschicht 350 einen Kontakt 670 verhindern bei einer Fehlausrichtung über der Gatterelektrode 210 vor einem Kurzschluss der Gatterelektrode 210 zu den Source/Drains 204. Derartige Verbesserungen können übersetzt werden in verbesserte kritische Dimensionen und Registrationsbudgets.
  • Wie in 6B gezeigt, kann in Abhängigkeit von dem Ausmaß der Silizidierung/Germaniumisierung, die in dem Schritt 135 durchgeführt werden, der innere metallische Kern 336 in der Gerätestruktur verbleiben als ein Artefakt und kann entweder durchgeätzt werden während eines Schritts in der Kontaktätzung oder kann verwendet werden als ein Kontakt mit geringem Widerstand. Ähnlich kann, wie in 6B gezeigt, die Silizium- und/oder Germaniummesa 345 in der Einrichtungsstruktur verbleiben und kann auch durchgeätzt werden während eines Schritts der Kontaktätzung. Wie weiter gezeigt, kann der katalytische Metallbereich 350B auch in der Einrichtungsstruktur verbleiben als ein Prozessartefakt.

Claims (4)

  1. Ein Verfahren zum selektiven Bilden einer dielektrischen Ätzstoppschicht über eine gemusterte metallische Struktur mit: Freilegen einer Fläche der metallischen Struktur; selektives Bilden einer Silizium oder Germanium beinhaltenden Mesa über der freiliegenden Fläche der Metallstruktur, wobei das selektive Bilden umfasst: Diffundieren eines metallischen Dotanden von der metallischen Strukturmasse zu der Fläche der metallischen Struktur, um eine abgesonderte katalytische Metallschicht zu bilden, und Wachsenlassen mit dem metallischen Dotanden als einem Katalysator, einer Siliziummesa oder einer Germaniummesa über der Metallstruktur; Konvertieren wenigstens eines Bereichs der Mesa in ein Dielektrikum zum Bilden der Ätzstoppschicht, wobei das Konvertieren der Mesa in ein Dielektrikum das Oxidieren, Nitrifizieren oder Karbonisieren wenigstens einer äußeren Schale der Mesa mit wenigstens entweder einem Ablagerungsprozess oder einem Plasmaprozess aufweist; und Bilden eines Zwischendielektrikums (ILD) über der Ätzstoppschicht, wobei das ILD eine Zusammensetzung aufweist, die sich von derjenigen der dielektrischen Ätzstoppschicht unterscheidet.
  2. Das Verfahren nach Anspruch 1, wobei die Mesa wächst durch Aussetzen der abgesonderten katalytischen Metallschicht unter ein hydriertes Siliziumquellgas.
  3. Das Verfahren nach Anspruch 1, wobei die abgesonderte katalytische Metallschicht wenigstens Gallium, Palladium, Platin und/oder Kobalt aufweist.
  4. Das Verfahren nach Anspruch 1, weiter mit dem Entfernen der abgesonderten katalytischen Metallschicht von der Fläche der Mesa durch Nassätzen der abgesonderten katalytischen Metallschicht.
DE112009000709.0T 2008-06-30 2009-06-25 Selektive Bildung von dielektrischen Ätzstoppschichten Active DE112009000709B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/165,515 2008-06-30
US12/165,515 US7759262B2 (en) 2008-06-30 2008-06-30 Selective formation of dielectric etch stop layers
PCT/US2009/048636 WO2010002694A2 (en) 2008-06-30 2009-06-25 Selective formation of dielectric etch stop layers

Publications (2)

Publication Number Publication Date
DE112009000709T5 DE112009000709T5 (de) 2011-09-29
DE112009000709B4 true DE112009000709B4 (de) 2017-11-23

Family

ID=41446321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009000709.0T Active DE112009000709B4 (de) 2008-06-30 2009-06-25 Selektive Bildung von dielektrischen Ätzstoppschichten

Country Status (6)

Country Link
US (1) US7759262B2 (de)
JP (1) JP5406280B2 (de)
KR (1) KR101167419B1 (de)
CN (1) CN101981670B (de)
DE (1) DE112009000709B4 (de)
WO (1) WO2010002694A2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8202776B2 (en) 2009-04-22 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for protecting a gate structure during contact formation
DE102009046260B4 (de) * 2009-10-30 2020-02-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US8450216B2 (en) 2010-08-03 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact etch stop layers of a field effect transistor
CN102403264B (zh) * 2010-09-17 2014-03-12 中芯国际集成电路制造(北京)有限公司 金属栅mos器件的接触孔刻蚀方法
KR101815527B1 (ko) * 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8580635B2 (en) * 2011-12-05 2013-11-12 International Business Machines Corporation Method of replacing silicon with metal in integrated circuit chip fabrication
US8759172B2 (en) * 2012-04-18 2014-06-24 International Business Machines Corporation Etch stop layer formation in metal gate process
US20130295767A1 (en) * 2012-05-02 2013-11-07 Globalfoundries Inc. Increased transistor performance by implementing an additional cleaning process in a stress liner approach
CN103545184B (zh) * 2012-07-13 2017-03-01 中芯国际集成电路制造(上海)有限公司 金属栅极、其形成方法及cmos晶体管
CN103545258B (zh) * 2012-07-13 2017-03-01 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其形成方法
KR101878754B1 (ko) 2012-09-13 2018-07-17 삼성전자주식회사 대면적 갈륨 나이트라이드 기판 제조방법
US9337083B2 (en) * 2013-03-10 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer metal contacts
US9293585B2 (en) * 2013-03-11 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method of forming same
CN104299939B (zh) * 2013-07-16 2017-09-22 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
US9384988B2 (en) * 2013-11-19 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gate protection caps and method of forming the same
US9312354B2 (en) * 2014-02-21 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact etch stop layers of a field effect transistor
US9406559B2 (en) * 2014-07-03 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure and method for forming the same
US9722038B2 (en) * 2015-09-11 2017-08-01 International Business Machines Corporation Metal cap protection layer for gate and contact metallization
CN107785260A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
TW201840903A (zh) * 2016-11-20 2018-11-16 美商應用材料股份有限公司 選擇性沉積無腐蝕金屬觸點之方法
US10062784B1 (en) * 2017-04-20 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned gate hard mask and method forming same
TWI762194B (zh) * 2017-07-18 2022-04-21 美商應用材料股份有限公司 在金屬材料表面上沉積阻擋層的方法
US10566428B2 (en) * 2018-01-29 2020-02-18 Raytheon Company Method for forming gate structures for group III-V field effect transistors
US10685872B2 (en) * 2018-05-30 2020-06-16 International Business Machines Corporation Electrically isolated contacts in an active region of a semiconductor device
EP3689324A1 (de) 2019-02-04 2020-08-05 Symrise AG Neue kühlstoffe und zubereitungen, die diese enthalten
US11315829B2 (en) 2019-08-26 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphous layers for reducing copper diffusion and method forming same
US11532517B2 (en) 2020-02-04 2022-12-20 Tokyo Electron Limited Localized etch stop layer
US11269718B1 (en) 2020-06-29 2022-03-08 Amazon Technologies, Inc. Root cause detection and corrective action diagnosis system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228571A1 (en) * 2006-04-04 2007-10-04 Chen-Hua Yu Interconnect structure having a silicide/germanide cap layer
US20070278599A1 (en) * 2006-05-08 2007-12-06 Samsung Electronics Co., Ltd. Semiconductor device and methods thereof
DE112005003007T5 (de) * 2004-12-20 2008-01-24 Infineon Technologies Ag Transistorbauelement und Verfahren zu seiner Herstellung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953614A (en) * 1997-10-09 1999-09-14 Lsi Logic Corporation Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step
JP2000133594A (ja) * 1998-08-18 2000-05-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
KR20020029531A (ko) * 2000-10-13 2002-04-19 박종섭 다마신 금속게이트를 이용한 반도체소자의 제조방법
KR100502407B1 (ko) * 2002-04-11 2005-07-19 삼성전자주식회사 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법
KR100873800B1 (ko) * 2002-07-19 2008-12-15 매그나칩 반도체 유한회사 탄소나노튜브를 이용한 반도체 소자의 실리사이드 형성방법
JP2004273790A (ja) * 2003-03-10 2004-09-30 Sony Corp 半導体装置の製造方法
US7220635B2 (en) * 2003-12-19 2007-05-22 Intel Corporation Method for making a semiconductor device with a metal gate electrode that is formed on an annealed high-k gate dielectric layer
US6972222B2 (en) * 2004-01-09 2005-12-06 Taiwan Semiconductor Manufacturing Company Temporary self-aligned stop layer is applied on silicon sidewall
US7126199B2 (en) * 2004-09-27 2006-10-24 Intel Corporation Multilayer metal gate electrode
CN100483673C (zh) * 2006-08-10 2009-04-29 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
KR100809330B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 게이트 스페이서로 인한 응력이 배제된 반도체 소자 및 그제조 방법
US7777344B2 (en) * 2007-04-11 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transitional interface between metal and dielectric in interconnect structures
US9385034B2 (en) * 2007-04-11 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Carbonization of metal caps
JP5396837B2 (ja) * 2008-06-27 2014-01-22 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005003007T5 (de) * 2004-12-20 2008-01-24 Infineon Technologies Ag Transistorbauelement und Verfahren zu seiner Herstellung
US20070228571A1 (en) * 2006-04-04 2007-10-04 Chen-Hua Yu Interconnect structure having a silicide/germanide cap layer
US20070278599A1 (en) * 2006-05-08 2007-12-06 Samsung Electronics Co., Ltd. Semiconductor device and methods thereof

Also Published As

Publication number Publication date
US20090321795A1 (en) 2009-12-31
KR101167419B1 (ko) 2012-07-19
WO2010002694A3 (en) 2010-03-18
US7759262B2 (en) 2010-07-20
JP5406280B2 (ja) 2014-02-05
KR20100123741A (ko) 2010-11-24
JP2011524080A (ja) 2011-08-25
CN101981670A (zh) 2011-02-23
DE112009000709T5 (de) 2011-09-29
WO2010002694A2 (en) 2010-01-07
CN101981670B (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
DE112009000709B4 (de) Selektive Bildung von dielektrischen Ätzstoppschichten
DE102017127206B4 (de) Verfahren zur herstellung einer kontaktstruktur für ein halbleiter-bauelement
DE102017119616B4 (de) Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren
DE102018107997B4 (de) Selektive abdeckprozesse und dadurch ausgebildete strukturen
DE102015113184B4 (de) Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen
DE102014109562B4 (de) Verfahren zum Ausbilden einer Halbleitervorrichtung und Verfahren zum Ausbilden einer Kontaktstruktur
DE102006009225B4 (de) Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete
DE112005002302B4 (de) Verfahren zur Herstellung von Metallgate-Transistoren mit epitaktischen Source- und Drainregionen und MOS-Transistor
DE112006001705B4 (de) Verfahren zur Herstellung eines Integrierten Komplementär-Metalloxid-Halbleiter-Schaltkreises unter Verwendung eines erhöhten Source-Drains und eines Ersatz-Metall-Gates
DE112008000974B4 (de) Durch Verformung verbesserte Halbleiterbauelemente und Verfahren zu deren Herstellung
DE102009015748B4 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE112011101378B4 (de) Epitaxie von Delta-Monoschicht-Dotierstoffen für eingebettetes Source/Drain-Silicid
DE102020101271A1 (de) Bottom-up-Bildung von Kontaktsteckern
DE102021100965A1 (de) Epitaxiale strukturen für halbleitervorrichtungen
DE102021110710A1 (de) Nanoschicht-feldeffekttransistorvorrichtung und herstellungsverfahren
DE102019121152A1 (de) Sperrfreier ansatz zur bildung von kontaktstiften
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102019118061A1 (de) Selektive doppelsilizidherstellung unter verwendung eines maskenlosen herstellungsprozessablaufs
DE102021107846A1 (de) Halbleitervorrichtung und verfahren
DE102019129773B4 (de) Transistoren mit reduzierten defekten und verfahren zu deren herstellung
DE102019113425B4 (de) Finfet-aufbau und verfahren mit reduzierter finnenknickung
DE102012100006A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102021111910A1 (de) Interconnect-struktur und deren herstellungsverfahren
DE102020121101A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102021100467A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final