DE112004001163T5 - Halbleiteranordnung eines vertikalen Typs - Google Patents

Halbleiteranordnung eines vertikalen Typs Download PDF

Info

Publication number
DE112004001163T5
DE112004001163T5 DE112004001163T DE112004001163T DE112004001163T5 DE 112004001163 T5 DE112004001163 T5 DE 112004001163T5 DE 112004001163 T DE112004001163 T DE 112004001163T DE 112004001163 T DE112004001163 T DE 112004001163T DE 112004001163 T5 DE112004001163 T5 DE 112004001163T5
Authority
DE
Germany
Prior art keywords
area
region
semiconductor
semiconductor region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112004001163T
Other languages
English (en)
Other versions
DE112004001163B4 (de
Inventor
Shoichi Kariya Yamauchi
Hitoshi Kariya Yamaguchi
Takashi Suzuki
Kyoko Nakashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112004001163T5 publication Critical patent/DE112004001163T5/de
Application granted granted Critical
Publication of DE112004001163B4 publication Critical patent/DE112004001163B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Halbleitereinrichtung, welche eine Halbleiteranordnung eines vertikalen Typs aufweist, mit:
einem Halbleitersubstrat (1), welches einen ersten Leitfähigkeitstyp aufweist;
einem Säulengebiet (4), welches ein erstes Halbleitergebiet (2), das den ersten Leitfähigkeitstyp aufweist, und ein zweites Halbleitergebiet (3) enthält, das einen zweiten Leitfähigkeitstyp aufweist, wobei die ersten und zweiten Halbleitergebiete (2, 3) jeweils vorbestimmte Tiefen in einer Substrattiefenrichtung des Halbleitersubstrats (1) aufweisen, wobei das in dem ersten Halbleitergebiet (2) angeordnete zweite Halbleitergebiet (4) eine polygonale Form aufweist, welche von einer Substratoberflächenseite aus betrachtet eine Streifenform beinhaltet, wobei jedes der ersten und zweiten Halbleitergebiete (2, 3) eine Vielzahl von Teilen enthält, welche voneinander um einen vorbestimmten Abstand getrennt sind, und wobei die ersten und zweiten Halbleitergebiete (2, 3) auf dem Halbleitersubstrat (1) abwechselnd ausgerichtet derart vorgesehen sind, dass eine Säulenstruktur gebildet ist;
einem dritten Halbleitergebiet (21), welches auf dem Halbleitersubstrat (1) angeordnet ist, den ersten Leitfähigkeitstyp aufweist und außerhalb des...

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung eines vertikalen Typs, welche eine hohe Durchbruchspannung aufweist und beispielsweise für einen MOS geeignet ist.
  • Eine Struktur eines herkömmlichen MOS-Feldeffekttransistors eines vertikalen Typs (d.h. eines MOSFETs eines vertikalen Typs) oder dergleichen ist in 11 dargestellt (siehe die japanische Veröffentlichung der Patentanmeldung Nr. 2002-184985). Entsprechend der Struktur sind ein N-Leitfähigkeitstyp-Halbleitergebiet 2 und ein P-Leitfähigkeitstyp-Halbleitergebiet 3 in einem Graben mit einer vorbestimmten Tiefe in Richtung der Substrattiefe angeordnet. Diese Gebiete 2, 3 sind abwechselnd ausgerichtet auf einem Halbleitersubstrat 1 vorgesehen. Dies ist eine als "Super-Junction-Struktur" (super-junction structure) bekannte säulenartige Struktur. Ein Säulen- bzw. Spaltengebiet (column region) 4 mit der säulenartigen Struktur ist auf dem Halbleitersubstrat 1 gebildet. Ein aktives Gebiet 13 ist auf dem Säulengebiet 4 derart gebildet, dass eine Vorrichtungsstruktur mit einer hohen Durchbruchspannung und einem niedrigen Einschaltwiderstand bereitgestellt wird. Das aktive Gebiet 13 setzt sich zusammen aus einem Sourcegebiet 7, einem Gategebiet 11 und einem Body-Gebiet (body region) 6.
  • In einem äußeren Randgebiet 141 des Säulengebiets ist es wichtig, eine Durchbruchspannung an einer Verbindung zwischen einem N-Leitfähigkeitstyp-Halbleitergebiet (d.h. einem N-Leitfähigkeitstyp-Säulengebiet 2) und einem P-Leitfähigkeitstyp-Halbleitergebiet (d.h. einem P-Leitfähigkeitstyp-Säulengebiet 3) zu erhöhen. Dementsprechend besitzt der herkömmliche MOSFET eines vertikalen Typs einen Querschnitt, in welchem das N-Leitfähigkeitstyp-Säulengebiet 2 und das P-Leitfähigkeitstyp-Säulengebiet 3 auf dem Halbleitersubstrat 1 abwechselnd ausgerichtet sind bzw. abwechselnd ausgerichtet vorgesehen sind. Ein Abstand von einem entlegenst äußeren Randgebiet des aktiven Gebiets 13 bis zu einem Abschlussende (terminal end) 16 des Säulengebiets 4 ist gleich der Tiefe des Säulengebiets 4 oder größer.
  • 2A zeigt ein Layout-Diagramm, welches das Säulengebiet 4 darstellt, das derart konstruiert ist, dass das N-Leitfähigkeitstyp-Säulengebiet 2 und das P-Leitfähigkeitstyp-Säulengebiet 3 abwechselnd ausgerichtet auf dem Halbleitersubstrat vorgesehen sind.
  • Wie in 2A dargestellt, ist das P-Leitfähigkeitstyp-Säulengebiet 3 derart konstruiert, dass die vielen Gebiete als rechtwinklige Streifenform ausgerichtet sind und jedes Gebiet eine polygonale Form aufweist. Dabei besitzt das Polygon mit der rechtwinkligen Streifenform ein Paar von breiten Seiten, welche einander zugewandt sind. Des weiteren besitzt das Polygon ein anderes Paar von schmalen Seiten, welche an beiden Enden der breiten Seiten angeordnet sind. Dementsprechend wird beispielsweise im Falle eines Vierecks das Polygon durch Ausbreiten eines Paars der zugewandten Seiten des Vierecks erlangt, welches zwei Paare von zugewandten Seiten aufweist. Die ausgebreiteten Seiten liefern breite Seiten, und die anderen Seiten liefern schmale Seiten. In einem Fall, bei welchem das Polygon ein Sechseck ist, wird ein Paar von zugewandten Seiten derart ausgebreitet, dass das eine Paar von ausgebreiteten Seiten ein Paar von breiten Seiten liefert und die anderen zwei Paare von zugewandten Seiten zwei Paare von schmalen Seiten liefern. Dabei ist in 2A das aktive Gebiet 13 als gestrichelte Linie derart dargestellt, dass die Positionierungsbeziehung des aktiven Gebiets 13 klar definiert ist.
  • Herkömmlicher Weise ist eine Struktur mit einem Querschnitt entlang der Linie IA-IA in 2A gut bekannt. Der IA-IA-Querschnitt entspricht einem Gebiet, welches der breiten Seite des P-Leitfähigkeitstyp-Säulengebiets in der Struktur entspricht, in welcher das N-Leitfähigkeitstyp-Säulengebiet 2 und das P-Leitfähigkeitstyp-Säulengebiet 3 abwechselnd mit einer rechtwinkligen Streifenform auf dem Halbleitersubstrat ausgerichtet sind.
  • Jedoch wurden keine wesentlichen Studien über eine effektive Struktur einer Struktur entsprechend dem in 2B dargestellten IB-IB-Querschnitt durchgeführt. Der IB-IB-Querschnitt entspricht dem Gebiet, welches der schmalen Seite des P-Leitfähigkeitstyp-Säulengebiets 3 zugewandt ist. Es ist offensichtlich, dass auf der Substratoberfläche die Durchbruchspannung größer wird, wenn sich der Abstand von dem entlegenst äußeren Randgebiet des aktiven Gebiets 13 zu dem Abschlussende des Säulengebiets 4 vergrößert. Im Allgemeinen wird es verlangt, dass die Halbleiteranordnung minimiert wird. Daher wird es verlangt, eine Bedingung bzw. einen Zustand im Zusammenhang mit einer Anordnung bzw. Vorrichtung einer kleinen Größe, welche eine hohe Durchbruchspannung und einen geringen Einschaltwiderstand besitzt, zu schaffen.
    •
  • Im Hinblick auf die obige Schwierigkeit ist es Aufgabe der vorliegenden Erfindung, eine Struktur zu schaf fen, welche eine Anordnung mit einer kleinen Größe liefert, die eine hinreichende Durchbruchspannung und einen hinreichenden Einschaltwiderstand in einer Halbleiteranordnung mit einer hohen Durchschlagspannung liefert, in welcher ein N-Leitfähigkeitstyp-Säulengebiet und ein P-Leitfähigkeitstyp-Säulengebiet abwechselnd auf einem Halbleitersubstrat ausgerichtet sind.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale der unabhängigen Ansprüche.
  • Kurzfassung der Erfindung
  • Zur Lösung der Aufgabe haben die Erfinder Studien bezüglich des Abstands zwischen dem Abschlussende (terminal end) 17 des aktiven Gebiets 13 und dem Abschlussende 16 der schmalen Seite des P-Leitfähigkeitstyp-Säulengebiets 3 in dem Säulen- bzw. Spaltengebiet (column region) 4 durchgeführt. Das Abschlussende 17 des aktiven Gebiets 13 wird als Abschlussende eines Body-Kontaktgebiets (body contact region) bestimmt. Der Abstand wird als Länge L des Abschlussendegebiets bzw. des Gebiets des Abschlussendes (terminal end region length L) definiert. Die Erfinder haben Kenntnis darüber erlangt, dass es erfordert wird, dass die Länge L des Abschlussendegebiets gleich der Tiefe einer Verarmungsschicht ist, welche sich in Richtung der Substrattiefe des Säulengebiets ausbreitet, wenn das Säulengebiet vollständig verarmt ist.
  • Ein Abriss der Kenntnisse wird unter Bezugnahme auf die Figuren erläutert. 3 zeigt eine partielle Querschnittsansicht, welche die Struktur des Säulengebiets 4 darstellt, in welchem das N-Leitfähigkeitstyp-Säulengebiet 2 und das P-Leitfähigkeitstyp-Säulengebiet 3 abwechselnd ausgerichtet sind. Wie in dieser Figur dargestellt, ist das Gebiet, welches das N-Leitfähigkeitstyp-Säulenge biet 2 und das P-Leitfähigkeitstyp-Säulengebiet 3 enthält, derart entworfen, dass das Säulengebiet 4 vollständig verarmt wird. Insbesondere ist das Gebiet derart entworfen, dass jeweils eine Hälfte einer Breite (d.h. WN oder WP) jedes Säulengebiets in einer horizontalen Richtung einer Substratoberfläche verarmt wird, und eine ganze Tiefe (d.h. D) jedes Säulengebiets in einer vertikalen Richtung der Substratoberfläche jeweils verarmt wird. Um die Durchbruchspannung der Halbleiteranordnung auf der Grundlage der Säulenstruktur zu bestimmen, wird verlangt, dass die Breite der Verarmungsschicht, welche sich in der horizontalen Richtung der Substratoberfläche ausbreitet, gleich der Tiefe der Verarmungsschicht ist, welche sich in der vertikalen Richtung des Substrats ausbreitet. Somit erfordert es der Abstand von dem Abschlussende 17 des aktiven Gebiets 13, welches als Abschlussende des Body-Kontaktgebiets 8 definiert wird, zu dem Abschlussende 16 des Säulengebiets 4 wie folgt entworfen zu werden.
  • Das Entwerfen des Abstands wird unter Bezugnahme auf 4 erklärt, welche eine perspektivische Querschnittsansicht zeigt, die die Halbleiteranordnung mit der Säulenstruktur darstellt. Wenn der Anordnung die Durchbruchspannung angelegt wird, ist das Abschlussende der Verarmungsschicht, d.h. das entlegenst äußere Randgebiet der Verarmungsschicht, welche sich von dem Abschlussende des aktiven Gebiets 13 in der horizontalen Richtung des Substrats ausbreitet, außerhalb des Abschlussendes 16 des Säulengebiets um die Länge der Hälfte der Breite (d.h. WN) des N-Leitfähigkeitstyp-Säulengebiets angeordnet. Dementsprechend ist das Abschlussende 16 des Säulengebiets an einer Position angeordnet, welche von dem Abschlussende 17 des aktiven Gebiets um einen Abstand getrennt ist, welcher durch Subtrahieren der Länge der Hälfte der Breite des N-Leitfähigkeitstyp-Säulengebiets von dem Abstand entsprechend der Tiefe (d.h. D) des Säulengebiets erlangt wird. In diesem Fall breitet sich die Verarmungsschicht, welche sich in einem Gebiet ausbreitet, das der schmalen Seite des P-Leitfähigkeitstyp-Säulengebiets 3 zugewandt ist, derart aus, dass sie äquivalent zu der Verarmungsschicht ist, die sich in der vertikalen Richtung der Substratoberfläche ausbreitet. Daher konzentriert sich das elektrische Feld nicht an einem bestimmten Teil der Verarmungsschicht. Somit wird der Abstand von dem Abschlussende 17 des aktiven Gebiets, das der schmalen Seite des aktiven Gebiets zugewandt ist, bis zu einem PN-Übergang, welcher an dem Abschlussende 16 des Säulengebiets angeordnet ist, das der schmalen Seite des Säulengebiets zugewandt ist, als Länge L des Abschlussendegebiets definiert. Wenn die Länge L der numerischen Formel 1 genügt, gibt es keinen Abschnitt, welcher eine niedrige Durchbruchspannung aufweist, die niedriger als ein Entwurfswert ist. Somit ist es möglich, die Halbleiteranordnung eines vertikalen Typs mit minimalen Dimensionen, einer hinreichenden Durchbruchspannung und einem hinreichenden Einschaltwiderstand zu entwerfen und herzustellen. L + WN/2 ≥ D (Numerische Formel Nr. 1)
  • Dabei stellt L die Länge des Abschlussendegebiets dar, es stellt WN die Breite des N-Leitfähigkeitstyp-Säulengebiets dar, und es stellt D die Tiefe der Säulenstruktur dar.
  • Bei der vorliegenden Erfindung wird die Länge L des Abschlussendegebiets als der Abstand zwischen dem Abschlussende des Body-Kontaktgebiets (8) als dem Abschlussende (17) des aktiven Gebiets bis zu dem Abschlussende (16) des Säulengebiets definiert. Die Breite des ersten Halbleitergebiets (2) wird als W1 definiert, und die Tiefe des Säulengebiets wird das D definiert. Die vorliegende Erfindung ist derart charakterisiert, dass die Anordnung entworfen wird, um der Formel L ≥ D – W1/2 zu genügen.
  • Somit ist es möglich, dass sich die Breite der Verarmungsschicht, welche sich von der Innenseite des Säulengebiets (4) auf das Abschlussende (16) des Säulengebiets zu ausbreitet, äquivalent zu der Breite der Verarmungsschicht ausdehnt, welche sich von der Innenseite des Säulengebiets in der Richtung der Tiefe des Substrats ausbreitet. Somit wird verhindert, dass sich das elektrische Feld an einem bestimmten Teil in einer Richtung konzentriert, welche der schmalen Seite der Säulenstruktur zugewandt ist. Die Durchbruchspannung der Halbleiteranordnung eines vertikalen Typs (d.h. des MOSFETs eines vertikalen Typs) wird verbessert.
  • In einer anderen Ausführungsform der vorliegenden Erfindung ist die Halbleiteranordnung eines vertikalen Typs auf einem Substrat einer (110)-Si-Oberfläche, welches einen ersten Leitfähigkeitstyp aufweist, gebildet, und die Anordnung enthält ein Halbleitergebiet (3), welches einen zweiten Leitfähigkeitstyp und einen Umriss (d.h. eine äußere Form) aufweist, der sich aus einer Oberfläche zusammensetzt, die wenigstens ein Paar von einer (111)-Si-Oberfläche eines Siliziumkristalls enthält. Der Abstand von dem Abschlussende des Body-Kontaktgebiets (5), welches das Abschlussende (17) des aktiven Gebiets liefert, bis zu dem Abschlussendabschnitt (terminal end portion) (16), welcher auf der schmalen Seite des zweiten Halbleitergebiets (3) in dem Säulengebiet (4) angeordnet ist, wird als die Länge L des Abschlussendegebiets definiert. Die Breite des ersten Halbleitergebiets wird als W1 definiert, und die Tiefe der Säulenstruktur wird als D definiert. Die andere Ausführungsform ist dahingehend cha rakterisiert, dass die Anordnung derart konstruiert ist, dass die Beziehung L ≥ (D-W1/2)/sin35,27° erfüllt wird.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung ist des weiteren die Halbleiteranordnung eines vertikalen Typs auf einem Substrat mit einer (110)-Si-Oberfläche gebildet, welche den ersten Leitfähigkeitstyp aufweist, und die Anordnung enthält ein Halbleitergebiet (3), welches einen zweiten Leitfähigkeitstyp und einen Umriss (d.h. eine äußere Form) aufweist, welche sich aus einer Oberfläche zusammensetzt, die wenigstens ein Paar von einer (111)-Si-Oberfläche eines Siliziumkristalls enthält. Der Abstand von dem Abschlussende des Body-Kontaktgebiets (8), welches das Abschlussende (17) des aktiven Gebiets liefert, bis zu dem Abschlussendabschnitt (16), welcher auf der schmalen Seite des zweiten Halbleitergebiets (3) in dem Säulengebiet (4) angeordnet ist, wird als die Länge L des Abschlussendegebiets definiert. Die Breite des ersten Halbleitergebiets wird als W1 definiert, es wird die Tiefe der Säulenstruktur als D definiert, und es wird die Tiefe des Body-Gebiets (body region) als DB definiert. Die weitere Ausführungsform ist dadurch charakterisiert, dass die Anordnung derart konstruiert ist, dass die Beziehung L ≥ {(D – W1/2)/sin35.27°} + (DB/tan35.27°) erfüllt wird.
  • Die bei den anderen Ausführungsformen der vorliegenden Erfindung beschriebenen obigen Strukturen ermöglichen es, dass sich die Verarmungsschicht, welche sich auf das Abschlussende (16) des Säulengebiets zu ausbreitet, ausdehnt, um äquivalent zu der Verarmungsschicht zu sein, die sich von der Innenseite des Säulengebiets (4) aus in der Richtung der Tiefe des Substrats ausbreitet. Da verhindert wird, dass sich das elektrische Feld an einem bestimmten Teil in einem Gebiet konzentriert, welches der schmalen Seite der Säulenstruktur zugewandt ist, wird die Durchbruchspannung der Halbleiteranordnung eines vertikalen Typs (d.h. des MOSFETs eines vertikalen Typs) verbessert.
    •
  • Dabei entspricht dieses oben beschriebene und in Klammern eingefügte Bezugszeichen jeder Einrichtung einer konkreten Einrichtung, welche in später beschriebenen Ausführungsformen beschrieben wird.
  • 1A und 1B zeigen Querschnittsansichten, welche einen vertikalen MOSFET einer ersten Ausführungsform der vorliegenden Erfindung darstellen.
  • 2A zeigt ein Layoutdiagramm, welches den vertikalen MOSFET der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 2B zeigt ein Layoutdiagramm, welches einen vertikalen MOSFET eines anderen Beispiels der ersten Ausführungsform darstellt.
  • 2C zeigt ein Layoutdiagramm, welches einen vertikalen MOSFET eines weiteren anderen Beispiels der ersten Ausführungsform darstellt.
  • 2D zeigt ein Layoutdiagramm, welches einen vertikalen MOSFET eines noch weiteren anderen Beispiels der ersten Ausführungsform darstellt.
  • 3 zeigt eine Ansicht, welche einen Ausbreitungszustand einer Verarmungsschicht in einem Säulengebiet der vorliegenden Erfindung darstellt.
  • 4 zeigt eine Ansicht, welche eine Position eines Abschlussendes des Säulengebiets der vorliegenden Erfindung erläutert.
  • 5 zeigt einen Graphen, welcher eine Länge eines Abschlussendegebiets in Abhängigkeit der Durchbruchspannung des MOSFETs eines vertikalen Typs der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 6A und 6B zeigen Querschnittsansichten, welche einen MOSFET eines vertikalen Typs einer zweiten Ausführungsform der vorliegenden Erfindung darstellen.
  • 7A und 7B zeigen Querschnittsansichten, welche einen MOSFET eines vertikalen Typs einer dritten Ausführungsform der vorliegenden Erfindung darstellen.
  • 8 zeigt Layoutdiagramm, welches den MOSFET eines vertikalen Typs der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 9A und 9B zeigen Querschnittsansichten, welche einen MOSFET eines vertikalen Typs einer vierten Ausführungsform der vorliegenden Erfindung darstellen.
  • 10 zeigt eine Querschnittsansicht, welche einen MOSFET eines vertikalen Typs einer fünften Ausführungsform der vorliegenden Erfindung darstellt.
  • 11 zeigt eine Ansicht, welche eine herkömmliche Struktur darstellt.
  • Bevorzugte Ausführungsformen der Erfindung
  • Erste Ausführungsform
  • 1A und 1B zeigen Querschnittsansichten, welche einen MOSFET eines vertikalen Typs einer ersten Ausführungsform der vorliegenden Erfindung darstellen.
  • 1A stellt eine Struktur entsprechend einer IA-IA-Querschnittsansicht dar, welche einer schmalen Seite eines in 2 dargestellten P-Leitfähigkeitstyp-Säulen- bzw. Spaltengebiet 3 zugewandt ist. Um diese Ausführungsform leicht zu verstehen, stellt 1B eine Struktur entsprechend einer IB-IB-Querschnittsansicht dar, welche einer breiten Seite des in 2 dargestellten P-Leitfähigkeitstyp-Säulengebiets 3 zugewandt ist. Diese Struktur ist üblicherweise bekannt.
  • Der in den obigen Figuren dargestellte MOSFET eines vertikalen Typs wird nun erläutert. Der MOSFET eines vertikalen Typs ist auf einem Halbleitersubstrat gebildet, welches einen N+-Leitfähigkeitstyp aufweist. Der MOSFET enthält ein N+-Leitfähigkeitstyp-Draingebiet 1, ein Säulen- bzw. Spaltengebiet 4, ein N+-Leitfähigkeitstyp-Sourcegebiet 7, ein P-Leitfähigkeitstyp-Body-Gebiet (body region) 6, ein P+-Leitfähigkeitstyp-Body-Kontaktgebiet (body contact region) 8 und ein Grabengate 11.
  • Das N+-Leitfähigkeitstyp-Draingebiet 1 ist aus dem N+-Leitfähigkeitstyp-Halbleitersubstrat gebildet. Die beispielsweise aus Aluminium hergestellte Elektrode wird auf einer Rückseite des Halbleitersubstrats angebracht.
  • Das Säulen- bzw. Spaltengebiet (column region) 4 ist auf dem N+-Leitfähigkeitstyp-Draingebiet 1 angeordnet. Wie in 1B dargestellt, setzt sich die Säulenstruktur, welche das Säulengebiet 4 bildet, aus dem P-Leitfähigkeitstyp-Säulengebiet 3 und dem N-Leitfähigkeitstyp-Säulengebiet 2 zusammen, welche abwechselnd ausgerichtet sind bzw. abwechselnd ausgerichtet gebildet sind. Das P-Leitfähigkeitstyp-Säulengebiet 3 ist aus einem einkristallinen P-Leitfähigkeitstyp-Halbleiter hergestellt. Das N-Leitfähigkeitstyp-Säulengebiet 2 ist aus einem einkristallinen N-Leitfähigkeitstyp-Halbleiter hergestellt. In
  • 1A ist lediglich ein Querschnitt des P-Leitfähigkeitstyp-Säulengebiets 3 in dem Säulengebiet 4 dargestellt. Jedoch ist tatsächlich das N-Leitfähigkeitstyp-Säulengebiet 2 in dem Säulengebiet 4 vorhanden. Das N-Leitfähigkeitstyp-Säulengebiet 2 ist aus einkristallinem N-Leitfähigkeitstyp-Silizium hergestellt und benachbart zu dem Säulengebiet 3 in Richtung der Tiefe entsprechend der Figur angeordnet. Das N-Leitfähigkeitstyp-Säulengebiet 2 kann als Driftgebiet des MOSFETs eines vertikalen Typs angenommen werden, so dass ein Drainstrom durch das N-Leitfähigkeitstyp-Säulengebiet 2 fließt.
  • Ein N-Leitfähigkeitstyp-Halbleitergebiet 21 ist außerhalb des Säulengebiets 4 angeordnet. Eine Grenze bzw. Grenzschicht zwischen dem N-Leitfähigkeitstyp-Halbleitergebiet 21 und dem P-Leitfähigkeitstyp-Säulengebiet 3 in 1A bildet ein Säulengebietsabschlussende bzw. Spaltenabschlussende (column region terminal end) 16. Ein einkristallines P–-Leitfähigkeitstyp-Halbleitergebiet 5 ist auf dem Säulengebiet 4 oder auf sowohl dem Säulengebiet 4 als auch dem einkristallinen N-Leitfähigkeitstyp-Halbleitergebiet 21 angeordnet, welches außerhalb des Säulengebiets 4 angeordnet ist.
  • Ein P-Leitfähigkeitstyp-Body-Gebiet 6 ist, wie in 1B dargestellt, auf einem Substratoberflächenabschnitt des einkristallinen P–-Leitfähigkeitstyp-Halbleitergebiets 5 gebildet. Ein N+-Leitfähigkeitstyp-Sourcegebiet 7, ein P+-Leitfähigkeitstyp-Bodykontaktgebiet 8 und ein Graben sind in dem P-Leitfähigkeitstyp-Body-Gebiet 6 gebildet. Ein Gateisolierfilm 9 ist auf einer Seitenwand und auf einem Boden des Grabens gebildet. Der Gateisolierfilm 9 ist beispielsweise aus einem Siliziumoxidfilm hergestellt. Eine aus Polysilizium oder dergleichen hergestellte Elektrode ist in dem Graben derart eingebettet, dass ein Grabengate 11 gebildet ist. Das N+-Leitfähig keitstyp-Sourcegebiet 7 ist auf der Oberfläche des P-Leitfähigkeitstyp-Body-Gebiets 6 und um das Grabengate 11 herum angeordnet. Wenn bei dieser Struktur eine Spannung an das Grabengate 11 angelegt wird, wird ein Kanal in einem Gebiet gebildet, welches entlang der Seitenwand des Grabengates 11 angeordnet ist, das zwischen dem Sourcegebiet 7 und dem Puffergebiet 12 in Sandwichbauart angeordnet ist.
  • Das P+-Leitfähigkeitstyp-Bodykontaktgebiet 8 ist auf der Oberfläche des P-Leitfähigkeitstyp-Body-Gebiets 6 angeordnet. Es ist ausreichend, dass das P+-Leitfähigkeitstyp-Bodykontaktgebiet 8 wenigstens in dem P-Leitfähigkeitstyp-Body-Gebiet 6 gebildet ist, welches zwischen den Grabengates 11 angeordnet ist. Das P+-Leitfähigkeitstyp-Bodykontaktgebiet 8 ist ebenfalls auf der Oberfläche des P-Leitfähigkeitstyp-Gebiets 6 gebildet, welches auf dem entlegenst äußeren Randgebiet des aktiven Gebiets 13 angeordnet ist. Somit kann das elektrische Potential des P-Leitfähigkeitstyp-Body-Gebiets 6, welches auf dem entlegenst äußeren Randgebiet des aktiven Gebiets 13 angeordnet ist, derart festgelegt werden, dass eine parasitäre Operation nicht auftritt.
  • Das N-Leitfähigkeitstyp-Puffergebiet 12 ist derart angeordnet, dass es das N-Leitfähigkeitstyp-Säulengebiet 2 als das Driftgebiet, das Grabengate 11 und das P-Leitfähigkeitstyp-Body-Gebiet 6 berührt. Das Grabengate 11 ist derart gebildet, dass es das N-Leitfähigkeitstyp-Puffergebiet 12 erreicht. Dieses Puffergebiet 12 kann nicht nur unter dem Grabengebiet 11, sondern ebenfalls unter dem gesamten aktiven Gebiet 13 gebildet sein. Es wird jedoch bevorzugt, dass das Puffergebiet 12 lediglich unter dem Grabengate 11 gebildet ist. Dies liegt daran, dass das zwischen dem Grabengate 11 angeordnete P-Leitfähigkeitstyp-Body-Gebiet 6 von dem P-Leitfähigkeitstyp-Säu lengebiet 3 elektrisch derart getrennt ist, dass das P-Leitfähigkeitstyp-Body-Gebiet 3 einen floatenden Zustand annimmt.
  • In den vertikalen MOSFET mit der obigen Struktur wird die Länge L des Abschlussendegebiets als der Abstand von dem Abschlussende des aktiven Gebiets 17 zu dem PN-Übergang definiert. Das Abschlussende des aktiven Gebiets 17 wird durch das entlegenst äußere Randgebiet des P+-Leitfähigkeitstyp-Body-Kontaktgebiets 8 bestimmt. Der PN-Übergang ist auf dem Säulengebietsabschlussende 16 angeordnet. Das aktive Gebiet 13 und das einkristalline N-Leitfähigkeitstyp-Halbleitergebiet 21 sind über die Länge des Abschlussendegebiets getrennt gebildet, wobei die Länge L des Abschlussendegebiets der numerischen Formel Nr. 2 genügt. Dabei wird die numerische Formel Nr. 2 derart erlangt, dass der Ausdruck WN/2 in der numerischen Formel Nr. 1 von einer Seite auf die andere Seite verschoben wird. L ≥ D + WN/2 (Numerische Formel Nr. 2)
  • Dabei stellt L die Länge des Abschlussendegebiets dar, es stellt WN die Breite des N-Leitfähigkeitstyp-Säulengebiets dar, und es stellt D die Tiefe der Säulenstruktur dar.
  • Des weiteren ist das einkristalline N-Leitfähigkeitstyp-Gebiet 22 von der Oberfläche aus gebildet, um das einkristalline Gebiet 21 zu berühren. Insbesondere ist das einkristalline N-Leitfähigkeitstyp-Gebiet 22 über dem einkristallinen N-Leitfähigkeitstyp-Siliziumgebiet 21 und außerhalb des einkristallinen P–-Leitfähigkeitstyp-Halbleitergebiets 5 angeordnet. Dieses einkristalline Gebiet 22 ist von derselben Position der Abschlussendeposition (terminal end position) des P-Leitfähigkeitstyp-Säulenge biets 3 aus oder von der Außenseite der Abschlussendeposition aus auf das äußere Randgebiet des aktiven Gebiets 13 zu angeordnet. Somit umgeben die einkristallinen Gebiete 21, 22 das entlegenst äußere Randgebiet der Anordnung.
  • Die obige Struktur sorgt dafür, dass die Verarmungsschicht, welche sich von der Innenseite des Säulengebiets 4 aus auf das Säulengebietsabschlussende 16 zu ausbreitet, sich äquivalent zu der Verarmungsschicht ausbreitet, welches sich von der Innenseite des Säulengebiets 4 aus in Richtung der Tiefe des Substrats ausbreitet. Dementsprechend wird verhindert, dass sich das elektrische Feld an dem Gebiet konzentriert, welches der schmalen Seite der Säulenstruktur zugewandt ist, so dass die Durchbruchspannung des MOSFETs eines vertikalen Typs verbessert ist.
  • 5 zeigt einen Graphen, welcher die Länge L des Abschlussendegebiets in Abhängigkeit der Durchbruchspannung in dem vertikalen MOSFET mit der entworfenen Durchbruchspannung von etwa 220 V dieser Ausführungsform darstellt. Die vertikale Achse des Graphen stellt die Durchbruchspannung dar, die horizontale Achse stellt die Länge des Abschlussendegebiets L dar. Wenn die Länge des Abschlussendegebiets L in einem Bereich von L < D – WN/2 liegt, genügt die Durchbruchspannung nicht dem Entwurfswert. Wenn die Länge L des Abschlussendegebiets in einem Bereich von L > D – WN/2 liegt, ist die Durchbruchspannung nahe dem Entwurfswert gesättigt bzw. liegt die Durchbruchspannung nahe dem Entwurfswert. Somit wird L = D – WN/2 zu der Grenze bzw. Grenzschicht. Dementsprechend wird, wie in diesem Graphen dargestellt, bestätigt, dass die minimale Dimension der Länge L des Abschlussendegebiets durch den Ausdruck L ≥ D – WN/2 beschrieben werden kann.
  • Dabei wird, wie oben beschrieben, die Länge L des Abschlussendegebiets durch Fokussieren lediglich auf die Wiederholungsstruktur der PN-Übergänge in dem Säulengebiet 4 bestimmt. Daher wird die Wiederholungsstruktur der PN-Übergänge zwischen der Pufferschicht 12 und dem einkristallinen P–-Leitfähigkeitstyp-Halbleitergebiet 5 nicht berücksichtigt. Die PN-Übergänge sind in der Tiefe der Pufferschicht 12 gebildet. Dies liegt daran, dass die Durchbruchspannung des vertikalen MOSFETs dieser Ausführungsform durch die Tiefe des Säulengebiets 4 bestimmt wird, so dass die Durchbruchspannung nicht durch die Pufferschicht 12 bestimmt wird. Dementsprechend wird, wie oben beschrieben, die Länge L des Abschlussendegebiets lediglich durch Fokussieren auf die Wiederholungsstruktur der PN-Übergänge in dem Säulengebiet 4 bestimmt.
  • Des weiteren wird eine in 2A dargestellte Streifenstruktur als Beispiel der Säulenstruktur dargestellt. Die Säulenstruktur kann durch eine andere Struktur neben der Streifenstruktur wie einer in 2B dargestellten Quadratflächenstruktur, einer in 2C dargestellten Sechseckflächenstruktur und einer in 2D dargestellten Kreisflächenstruktur gebildet werden.
  • In diesen Fällen erfüllt die minimale Dimension der Länge L des Abschlussendegebiets, d.h. der Abstand zwischen dem aktiven Gebiet 13 und dem Abschlussende des Säulengebiets 4 die oben beschriebene Beziehung. Das aktive Gebiet 13 wird als strichpunktierte Linie in 2B bis 2D dargestellt, und das Abschlussende des Säulengebiets 4 wird als gestrichelte Linie in 2B bis 2D dargestellt. Dabei wird der Abstand zwischen den Flächen als WN definiert.
  • Des Weiteren kann die Gatestruktur ebenfalls durch die Streifenstruktur und eine periodische Struktur mit einer Punkt- bzw. Flächenstruktur (dot structure) ähnlich wie die Säulenstruktur gebildet werden. Sogar dann, wenn die Gatestruktur durch die Streifenstruktur gebildet wird, kann die Streifenstruktur eine Positionsbeziehung besitzen, welche nicht nur parallel zu der Säulenstruktur, sondern ebenfalls senkrecht oder schräg bzw. geneigt zu der Säulenstruktur verläuft.
  • Zweite Ausführungsform
  • 6A zeigt eine Querschnittsansicht, welche einen MOSFET eines vertikalen Typs einer zweiten Ausführungsform der vorliegenden Erfindung darstellt. Diese Ausführungsform unterscheidet sich von der ersten Ausführungsform, wobei der Unterschied darin besteht, dass kein einkristallines P–-Leitfähigkeitstyp-Halbleitergebiet 5 und kein N-Leitfähigkeitstyp-Puffergebiet 12 in der Querschnittsansicht der 1A und 1B auf der Substratoberfläche angeordnet ist, so dass die Säulenstruktur die Substratoberfläche erreicht, welche kein P-Body-Gebiet 6 enthält.
  • Das Layout auf der Substratoberfläche entspricht der IA-IA-Querschnittsstruktur, welche der schmalen Seite des P-Leitfähigkeitstyp-Säulengebiets 3 zugewandt ist, welches ähnlich wie bei der ersten Ausführungsform ist. Dabei wird 6 beschrieben, um diese Ausführungsform leicht verstehen zu können. 6B stellt eine Struktur entsprechend der IB-IB-Querschnittsstruktur dar, welche der breiten Seite des in 2A dargestellten P-Leitfähigkeitstyp-Säulengebiets 3 zugewandt ist, wobei die Struktur üblicherweise gut bekannt ist.
  • Bei der zweiten Ausführungsform sind das aktive Gebiet 13 und dem N-Leitfähigkeitstyp-Halbleitergebiet 21, welches aus einkristallinem N-Leitfähigkeitstyp-Silizium gebildet ist, gebildet, um der numerischen Formel Nr. 2 zu genügen, welche der gleiche Ausdruck wie bei der ersten Ausführungsform ist.
  • Somit kann bei der zweiten Ausführungsform die Verarmungsschicht, welche sich von der Innenseite des Säulengebiets 4 aus auf das Säulengebietsabschlussende 16 zu ausbreitet, sich äquivalent zu der Verarmungsschicht ausbreiten, welche sich auf die Richtung der Substrattiefe des Säulengebiets 4 zu ausbreitet. Dementsprechend wird verhindert, dass sich das elektrische Feld an dem Gebiet konzentriert, welches der schmalen Seite der Säulenstruktur zugewandt ist, so dass die Durchbruchspannung des MOSFETs eines vertikalen Typs verbessert ist.
  • Dritte Ausführungsform
  • 7A zeigt eine Querschnittsansicht, welche einen MOSFET eines vertikalen Typs einer dritten Ausführungsform der vorliegenden Erfindung darstellt. 7A stellt eine Struktur entsprechend der VIIA-VIIA-Querschnittsstruktur dar, welche der schmalen Seite des in 8 dargestellten P-Leitfähigkeitstyp-Säulengebiets 3 zugewandt ist. Dabei wird 5 beschrieben, um diese Ausführungsform leichter verständlich zu machen. 7B stellt eine Struktur entsprechend der IIB-IIB-Querschnittsstruktur dar, welche der breiten Seite des in 8 dargestellten P-Leitfähigkeitstyp-Säulengebiets 3 zugewandt ist, wobei die Struktur üblicherweise gut bekannt ist.
  • Wenn bei dieser Ausführungsform, ähnlich wie bei der ersten Ausführungsform, die Säulenstruktur gebildet wird, wird ein Si-Substrat verwendet, welches eine (110)-Oberfläche aufweist. Die Säulenstruktur wird durch ein Nassätzverfahren unter Verwendung einer Oberflächenausrich tung in Abhängigkeit einer Ätzrate gebildet. Daher unterscheidet sich die Form der Säule von derjenigen bei den oben beschriebenen Ausführungsformen. Die anderen fundamentalen Strukturen sind ähnlich wie jene der ersten Ausführungsform.
  • Bei der ersten und zweiten Ausführungsform ist die PN-Übergangsoberfläche an dem Säulengebietsabschlussende 16 senkrecht zu der horizontalen Richtung der Substratoberfläche angeordnet. Jedoch besitzt bei der dritten Ausführungsform, wie in 7A dargestellt, die Oberfläche des PN-Übergangs an dem Säulengebietsabschlussende 16 einen Winkel von 35,27 Grad von der horizontalen Richtung der Substratoberfläche aus. Der Bereich der Verarmungsschicht, welche sich in dem Substrat ausbreitet, ist nahezu gleich wie bei der oben beschriebenen Ausführungsform, so dass sich die Verarmungsschicht in einem Bereich mit einer Länge ausbreitet, welche erlangt wird durch Addieren der Länge einer Hälfte der Breite WN des N-Leitfähigkeitstyp-Säulengebiets zu dem Abstand von dem Abschlussende 17 des aktiven Gebiets aus zu dem Abschlussende 16 auf der schmalen Seite des P-Leitfähigkeitstyp-Säulengebiets 3 in dem Säulengebiet 4. Die Länge L des Abschlussendegebiets auf der Substratoberfläche – kann durch eine trigonometrische Funktion ausgedrückt werden. Insbesondere wird die Länge L wie folgt ausgedrückt.
  • Zuerst fällt eine senkrechte Linie von dem Abschlussende 17 des aktiven Gebiets in dem Säulengebiet auf der Substratoberfläche in Richtung der Tiefe des Substrats ab. Ein Schnittpunkt zwischen der senkrechten Linie und der Grenze zwischen dem P–-Leitfähigkeitstyp-Halbleitergebiet 5 und dem P-Leitfähigkeitstyp-Säulengebiet 3 wird als Startpunkt 18 definiert. Es wird ein kreisförmiger Bogen, welcher einen Radius aufweist, gezo gen, wobei der Radius durch Subtrahieren der Breite WN des N-Leitfähigkeitstyp-Säulengebiets von der Tiefe der Säule erlangt wird. Der kreisförmige Bogen berührt die (111)-Si-Oberfläche, wobei ein Kontaktpunkt zwischen dem kreisförmigen Bogen und dem Säulengebietsabschlussende 16 vorhanden ist. Danach fällt eine normale Linie von dem Kontaktpunkt zu dem Abschlussende des Säulengebiets 4 ab. Ausgehend von einer Beziehung zwischen der normalen Linie, der Länge L des Abschlussendegebiets und einem wert von sin35.27°, kann die Länge L des Abschlussendegebiets als Produkt des Abstands und l/sin35.27° ausgedrückt werden, wobei der Abstand durch Subtrahieren der Hälfte der Länge der Breite WN des N-Leitfähigkeitstyp-Säulengebiets von der Säulentiefe D erlangt wird. Dementsprechend wird die Länge L des Abschlussendegebiets derart festgelegt, dass die numerische Formel Nr. 3 erfüllt wird. L ≥ (D – WN/2)/sin35.27° (Numerische Formel Nr. 3)
  • Dabei stellt L die Länge des Abschlussendegebiets dar, es stellt WN die Breite des N-Leitfähigkeitstyp-Säulengebiets dar, und es stellt D die Tiefe der Säulenstruktur dar.
  • Somit wird eine Länge des Abschlussendegebiets als der Abstand von dem Abschlussende 17 des aktiven Gebiets bis zu dem PN-Übergang an dem Abschlussende des Säulengebiets 16 auf der Substratoberfläche definiert. Das Abschlussende 17 wird durch das entlegenst äußere Randgebiet des P+-Leitfähigkeitstyp-Body-Kontaktgebiets 8 bestimmt. Das N-Leitfähigkeitstyp-Halbleitergebiet 21, welches sich aus dem aktiven Gebiet 13 und dem einkristallinen N-Leitfähigkeitstyp-Silizium zusammensetzt, wird derart gebildet, dass es um die Länge L des Abschlussendegebiets getrennt ist, welche der numerischen Formel Nr. 3 genügt.
  • Bei der obigen Struktur breitet sich die Verarmungsschicht, welche sich von der Innenseite des Säulengebiets 4 aus auf das Abschlussende des Säulengebiets 16 zu ausbreitet, äquivalent zu der Verarmungsschicht aus, welche sich von dem Säulengebiet 4 aus in die Richtung der Substrattiefe ausbreitet. Dementsprechend wird verhindert, dass eine Konzentration des elektrischen Felds an einem Gebiet auftritt, welches der schmalen Seite der Säulenstruktur zugewandt ist, so dass die Durchbruchspannung des MOSFETs eines vertikalen Typs verbessert ist.
  • Vierte Ausführungsform
  • 9A zeigt eine Querschnittsansicht, welche einen MOSFET eines vertikalen Typs einer vierten Ausführungsform der vorliegenden Erfindung darstellt. Der Unterschied zu der dritten Ausführungsform besteht darin, dass kein P–-Leitfähigkeitstyp-Halbleitergebiet 5 und kein N-Puffergebiet 12 auf der Substratoberfläche, wie in der Querschnittsansicht von 7A und 7B der dritten Ausführungsform dargestellt, vorhanden sind. Stattdessen ist das P-Leitfähigkeitstyp-Body-Gebiet 6 in dem Säulengebiet 4 angeordnet.
  • Das Layout auf der Substratoberfläche besitzt ähnlich wie bei der dritten Ausführungsform eine Struktur entsprechend der VIIA-VIIA-Querschnittsstruktur, welche der schmalen Seite des zweiten Halbleitergebiets 3 zugewandt ist, das, wie in 8 dargestellt, den zweiten Leitfähigkeitstyp aufweist. Dabei ist 9B derart beschrieben, dass diese Ausführungsform leicht zu verstehen ist. 9B stellt eine Struktur entsprechend der VIIB-VIIB-Querschnittsstruktur dar, welche der breiten Seite des zweiten Halbleitergebiets 3 zugewandt ist, das, wie in 2A dargestellt, den zweiten Leitfähigkeitstyp aufweist, wobei die Struktur üblicherweise gut bekannt ist.
  • Bei der vierten Ausführungsform ist kein P–-Leitfähigkeitstyp-Halbleitergebiet 5 und kein N-Leitfähigkeitstyp-Puffergebiet 12, wie bezüglich der dritten Ausführungsform beschrieben, vorhanden. Daher ist die PN-Übergangsoberfläche an dem Abschlussende 14, welches auf der Substratoberfläche vorhanden ist, im Vergleich mit der dritten Ausführungsform auf dem äußeren Randgebiet angeordnet. Insbesondere sind das aktive Gebiet 13 und das einkristalline N-Leitfähigkeitstyp-Siliziumgebiet 21 derart gebildet, dass sie der numerischen Formel Nr. 4 genügen. Die numerische Formel Nr. 4 wird erlangt durch Hinzufügen eines Terms (d.h. DB/tan35.27°) der numerischen Formel Nr. 3. Der Term besitzt einen Parameter der Tiefe (d.h. DB) des P-Leitfähigkeitstyp-Body-Gebiets, wie in 9A dargestellt. L ≥ {(D – WN/2)/sin35.27°} + (DB/tan35.27°) (Numerische Formel Nr. 4)
  • Dabei stellt L die Länge des Abschlussendegebiets dar, es stellt WN die Breite des N-Leitfähigkeitstyp-Säulengebiets dar, es stellt D die Tiefe der Säulenstruktur dar, und es stellt DB die Tiefe des P-Leitfähigkeitstyp-Body-Gebiets dar.
  • Somit breitet sich in der vierten Ausführungsform ähnlich wie in der dritten Ausführungsform die Verarmungsschicht, welche sich von der Innenseite des Säulengebiets 4 aus auf das Abschlussende des Säulengebiets 16 ausbreitet, äquivalent zu der Verarmungsschicht aus, welche sich in Richtung der Tiefe des Substrats ausbreitet. Dementsprechend wird verhindert, dass sich das elektri sche Feld an dem Gebiet konzentriert, welches der schmalen Seite der Säulenstruktur zugewandt ist, so dass die Durchbruchspannung des MOSFETs eines vertikalen Typs verbessert ist.
  • Fünfte Ausführungsform
  • Bei dieser Ausführungsform wird bezüglich einer Ecke des in der vierten Ausführungsform beschriebenen Säulengebiets verhindert, dass das elektrische Feld an einem Gebiet sich konzentriert, welches der schmalen Seite der Säulenstruktur zugewandt ist, so dass die Durchbruchspannung des MOSFETs eines vertikalen Typs verbessert ist. Insbesondere ist, wie in 10 dargestellt, die schmale Seite der Säule außerhalb eines Bereichs der Länge L des Abschlussendegebiets angeordnet, wobei der Bereich als kreisförmiger Abschnitt dargestellt ist, welcher von der Länge L des Abschlussendegebiets von dem Abschlussende des aktiven Gebiets 17, von der Oberseite des Substrats aus betrachtet, getrennt ist.
  • Die Beziehung der bei den obigen Ausführungsformen beschriebenen Länge L des Abschlussendegebiets kann ähnlich auf die Ecke des Säulengebiets 4 angewandt werden. Insbesondere breitet sich in einem Fall, bei welchem die Länge L des Abschlussendegebiets einer der numerischen Formeln Nr. 2 bis Nr. 4 genügt, die Ecke der Verarmungsschicht kreisförmig auf den äußeren Rand zu, von dem Startpunkt der Ecke des aktiven Gebiets von der oberen Seite des Substrats aus betrachtet, aus, wenn die Durchbruchspannung auf die Anordnung angewandt bzw. angelegt wird. Zu diesem Zeitpunkt ist das P-Leitfähigkeitstyp-Säulengebietsabschlussende 161 derart entworfen, dass es außerhalb eines Bereichs der Länge L des Abschlussendegebiets befindlich ist, so dass die Länge L des Abschlussendegebiets an der Ecke des Säulengebiets 4 in je der Ausführungsform der numerischen Formel Nr. 2, Nr. 3 oder Nr. 4 genügt, welche bezüglich der obigen Ausführungsformen beschrieben wurden. Dementsprechend sorgt die bezüglich dieser Ausführungsform beschriebene Struktur dafür, dass verhindert wird, dass ein Abschnitt mit einer niedrigen Durchbruchspannung lokal in der ganzen Halbleiteranordnung gebildet wird.
  • Weitere Ausführungsformen
  • Bezüglich des Säulengebiets 4 werden die Breite (d.h. WN oder WP) des P-Leitfähigkeitstyp- oder des N-Leitfähigkeitstyp-Säulengebiets und die Konzentration in dem P-Leitfähigkeitstyp- oder dem N-Leitfähigkeitstyp-Säulengebiet nicht besonders beschrieben. Jedoch kann die Breite (d.h. WN oder WP) des P-Leitfähigkeitstyp- oder des N-Leitfähigkeitstyp-Säulengebiets und die Konzentration in dem P-Leitfähigkeitstyp- oder dem N-Leitfähigkeitstyp-Säulengebiet in der gesamten Substratoberfläche konstant sein.
  • Obwohl die vorliegende Erfindung auf den vertikalen MOSFET angewandt wird, kann des weiteren die vorliegende Erfindung auf andere vertikale Halbleiteranordnungen angewandt werden. Obwohl der vertikale MOSFET den N-Leitfähigkeitstyp aufweist, kann der vertikale MOSFET den P-Leitfähigkeitstyp aufweisen.
  • Vorstehend wurde eine Halbleiteranordnung eines vertikalen Typs offenbart. In einer MOSFET-Anordnung eines vertikalen Typs, welche eine Super-Junction-Struktur (super junction structure) aufweist, wobei ein N-Leitfähigkeitstyp-Säulengebiet (2) und ein P-Leitfähigkeitstyp-Säulengebiet (3) abwechselnd ausgerichtet vorgesehen sind, ist bezüglich einem Abstand zwischen einem Abschlussende (17) eines aktiven Gebiets (13) und einem Ab schlussende (16) eines Säulengebiets (4) das Abschlussende (16) des Säulengebiets (4) an einer Position angeordnet, welche von dem Abschlussende (17) des aktiven Gebiets um einen Abstand getrennt ist, welcher erlangt wird durch Subtrahieren der Hälfte der Breite des N-Leitfähigkeitstyp-Säulengebiets (2) von dem Abstand, welcher der Tiefe des Säulengebiets (4) entspricht. Somit wird eine Konzentration eines elektrischen Felds an einem bestimmten Abschnitt in einem Gebiet, welches einer schmalen Seite der Säulenstruktur zugewandt ist, derart verhindert, dass eine Durchbruchspannung des MOSFETs eines vertikalen Typs verbessert ist.
  • Zusammenfassung
  • In einer MOSFET-Anordnung eines vertikalen Typs, welche eine Super-Junction-Struktur aufweist, wobei ein N-Leitfähigkeitstyp-Säulengebiet (2) und ein P-Leitfähigkeitstyp-Säulengebiet (3) abwechselnd ausgerichtet vorgesehen sind, ist bezüglich einem Abstand zwischen einem Anschlussende (17) eines aktiven Gebiets (13) und einem Anschlussende (16) eines Säulengebiets (4) das Anschlussende (16) des Säulengebiets (4) an einer Position angeordnet, welche von dem Anschlussende (17) des aktiven Gebiets um einen Abstand getrennt ist, welcher erlangt wird durch Subtrahieren der Hälfte der Breite des N-Leitfähigkeitstyp-Säulengebiets (2) von dem Abstand, welcher der Tiefe des Säulengebiets (4) entspricht. Somit wird eine Konzentration eines elektrischen Felds an einem bestimmten Abschnitt in einem Gebiet, welches einer schmalen Seite der Säulenstruktur zugewandt ist, derart verhindert, dass eine Durchbruchspannung des MOSFETs eines vertikalen Typs verbessert ist.

Claims (6)

  1. Halbleitereinrichtung, welche eine Halbleiteranordnung eines vertikalen Typs aufweist, mit: einem Halbleitersubstrat (1), welches einen ersten Leitfähigkeitstyp aufweist; einem Säulengebiet (4), welches ein erstes Halbleitergebiet (2), das den ersten Leitfähigkeitstyp aufweist, und ein zweites Halbleitergebiet (3) enthält, das einen zweiten Leitfähigkeitstyp aufweist, wobei die ersten und zweiten Halbleitergebiete (2, 3) jeweils vorbestimmte Tiefen in einer Substrattiefenrichtung des Halbleitersubstrats (1) aufweisen, wobei das in dem ersten Halbleitergebiet (2) angeordnete zweite Halbleitergebiet (4) eine polygonale Form aufweist, welche von einer Substratoberflächenseite aus betrachtet eine Streifenform beinhaltet, wobei jedes der ersten und zweiten Halbleitergebiete (2, 3) eine Vielzahl von Teilen enthält, welche voneinander um einen vorbestimmten Abstand getrennt sind, und wobei die ersten und zweiten Halbleitergebiete (2, 3) auf dem Halbleitersubstrat (1) abwechselnd ausgerichtet derart vorgesehen sind, dass eine Säulenstruktur gebildet ist; einem dritten Halbleitergebiet (21), welches auf dem Halbleitersubstrat (1) angeordnet ist, den ersten Leitfähigkeitstyp aufweist und außerhalb des Säulengebiets (4) angeordnet ist; einem fünften Halbleitergebiet (5), welches den zweiten Leitfähigkeitstyp aufweist, wobei das vierte Halbleitergebiet (5) auf dem dritten Halbleitergebiet (21) und auf dem Säulengebiet (4) oder auf einem Bereich von dem Säulengebiet (4) bis zu der Außenseite des Säulengebiets (4) angeordnet ist; einem fünften Halbleitergebiet (22), welches außerhalb des vierten Halbleitergebiets (5) und auf dem drit ten Halbleitergebiet (21) angeordnet ist, wobei sich das fünfte Halbleitergebiet (22) von einer Oberfläche der Anordnung bis zu dem dritten Halbleitergebiet (21) ausbreitet; einem Body-Gebiet (6), welches den zweiten Leitfähigkeitstyp aufweist und auf der Seite der Substratoberfläche des dritten Halbleitergebiets (21) angeordnet ist; einem Sourcegebiet (7), welches den ersten Leitfähigkeitstyp aufweist; einem Body-Kontaktgebiet (8), welches den zweiten Leitfähigkeitstyp aufweist; einem Graben, wobei das Sourcegebiet (7), das Body-Kontaktgebiet (8) und der Graben in dem Body-Gebiet (6) angeordnet sind; einer Gateisolierschicht (9), welche auf einer Seitenwand und einem Boden des Grabens angeordnet ist; und einem Grabengate (11), welches derart gebildet ist, dass eine Elektrode (10) in dem Graben durch die Gateisolierschicht (9) eingebettet ist, wobei das Sourcegebiet (7) um das Grabengate (11) herum und auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Body-Kontaktgebiet (8) auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Grabengate (11) derart angeordnet ist, dass es das Puffergebiet (12) erreicht, das Halbleitersubstrat (1) und das erste Halbleitergebiet (2) elektrisch verbunden sind, das Säulengebiet (4), welches das Sourcegebiet (7), das Body-Gebiet (6), das Body-Kontaktgebiet (8) und das Grabengate (11) enthält, ein aktives Gebiet (13) bildet, das Body-Kontaktgebiet (8) ein Abschlussende als Abschlussende (17) des aktiven Gebiets (13) aufweist, das zweite Halbleitergebiet (3) ein Abschlussende (16) auf einer schmalen Seite des zweiten Halbleitergebiets (3) in dem Säulengebiet (4) aufweist, ein Abstand von dem Abschlussende (17) des Body-Kontaktgebiets (8) zu dem Abschlussende (16) des zweiten Halbleitergebiets (3) als Länge L des Gebiets des Abschlussendes definiert ist, wobei das erste Halbleitergebiet (2) eine als W1 definierte Breite aufweist und die Säulenstruktur eine als D definierte Tiefe aufweist, und die Länge L des Gebiets des Abschlussendes, die Breite des ersten Halbleitergebiets W1 und die Tiefe der Säulenstruktur D der Beziehung L ≥ D – W1/2 genügen.
  2. Halbleitereinrichtung, welche eine Halbleiteranordnung eines vertikalen Typs aufweist, mit: einem Halbleitersubstrat (1), welches einen ersten Leitfähigkeitstyp aufweist; einem Säulengebiet (4), welches ein erstes Halbleitergebiet (2), das einen ersten Leitfähigkeitstyp aufweist, und ein zweites Halbleitergebiet (3) enthält, das einen zweiten Leitfähigkeitstyp aufweist, wobei die ersten und zweiten Halbleitergebiete (2, 3) eine vorbestimmte Tiefe in einer Substrattiefenrichtung des Halbleitersubstrats (1) aufweisen, wobei das zweite Halbleitergebiet (3), welches in dem ersten Halbleitergebiet (2) angeordnet ist, eine polygonale Form aufweist, die von einer Substratoberflächeseite aus betrachtet eine Streifenform beinhaltet, wobei sowohl das erste als auch zweite Halbleitergebiet (2, 3) eine Vielzahl von Teilen enthält, die um einen vorbestimmten Abstand jeweils voneinander getrennt sind, und wobei die ersten und zweiten Halbleitergebiete (2, 3) auf dem Halbleitersubstrat (1) abwechselnd ausgerichtet derart vorgesehen sind, dass eine Säulenstruktur gebildet ist; einem dritten Halbleitergebiet (21), welches auf dem Halbleitersubstrat (1) angeordnet ist, den ersten Leitfähigkeitstyp aufweist und außerhalb des Säulengebiets (4) angeordnet ist; einem vierten Halbleitergebiet (5), welches den zweiten Leitfähigkeitstyp aufweist, wobei das vierte Halbleitergebiet (5) auf dem dritten Halbleitergebiet (21) und auf dem Säulengebiet (4) oder auf einem Bereich von dem Säulengebiet (4) bis zu der Außenseite des Säulengebiets (4) angeordnet ist; einem fünften Halbleitergebiet (22), welches außerhalb des vierten Halbleitergebiets (5) und auf dem dritten Halbleitergebiet (21) angeordnet ist, wobei sich das fünfte Halbleitergebiet (22) von einer Oberfläche der Anordnung bis zu dem dritten Halbleitergebiet (21) ausbreitet; einem Body-Gebiet (6), welches den zweiten Leitfähigkeitstyp aufweist und auf der Substratoberflächenseite des dritten Halbleitergebiets (21) angeordnet ist; einem Sourcegebiet (7), welches den ersten Leitfähigkeitstyp aufweist; einem Body-Kontaktgebiet (8), welches den zweiten Leitfähigkeitstyp aufweist; einem Graben, wobei das Sourcegebiet (7), das Body-Kontaktgebiet (8) und der Graben in dem Body-Gebiet (6) angeordnet sind; einer Gateisolierschicht (9), welche auf einer Seitenwand und einem Boden des Grabens angeordnet ist; einem Grabengate (11), welches derart gebildet ist, dass eine Elektrode (10) in dem Graben durch die Gateisolierschicht (9) eingebettet ist; und einem Puffergebiet (12), welches den ersten Leitfähigkeitstyp aufweist und derart angeordnet ist, dass das Grabengate (11), das Body-Gebiet (6) und das erste Halbleitergebiet (2) berührt werden, wobei das Sourcegebiet (7) um das Grabengate (11) herum und auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Body-Kontaktgebiet (8) auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Grabengate (11) derart angeordnet ist, dass es das Puffergebiet (12) erreicht, das Halbleitersubstrat (1) und das erste Halbleitergebiet (2) elektrisch verbunden sind, das Säulengebiet (4), welches das Sourcegebiet (7), das Body-Gebiet (6), das Body-Kontaktgebiet (8) und das Grabengate (11) enthält, ein aktives Gebiet (13) bildet, wobei das Body-Kontaktgebiet (8) ein Abschlussende (17) als Abschlussende (17) des aktiven Gebiets (13) aufweist, das zweite Halbleitergebiet (3) ein Abschlussende (16) auf einer schmalen Seite des zweiten Halbleitergebiets (3) in dem Säulengebiet (4) aufweist, ein Abstand von dem Abschlussende (17) des Body-Kontaktgebiets (8) bis zu dem Abschlussende (16) des zweiten Halbleitergebiets (3) als Länge L des Gebiets des Abschlussendes definiert ist, das erste Halbleitergebiet (2) eine als W1 definierte Breite aufweist und die Säulenstruktur eine als D definierte Tiefe aufweist, und die Länge L des Gebiets des Abschlussendes, die Breite W1 des ersten Halbleitergebiets und die Tiefe D der Säulenstruktur der Beziehung L ≥ D – W1/2 genügen.
  3. Halbleitereinrichtung, welche eine Halbleiteranordnung eines vertikalen Typs aufweist, mit: einem Halbleitersubstrat (1), welches einen ersten Leitfähigkeitstyp aufweist; einem Säulengebiet (4), welches ein erstes Halbleitergebiet (2), das den ersten Halbleitertyp aufweist, und ein zweites Halbleitergebiet (3) enthält, das einen zweiten Leitfähigkeitstyp aufweist, wobei die ersten und zweiten Gebiete (2, 3) eine vorbestimmte Tiefe in einer Substrattiefenrichtung des Halbleitersubstrats (1) aufweisen, wobei das zweite Halbleitergebiet (3), welches in dem ersten Halbleitergebiet (2) angeordnet ist, eine polygonale Form aufweist, welche von der Substratoberflä chenseite aus betrachtet eine Streifenform beinhaltet, wobei jedes der ersten und zweite Halbleitergebiete (2, 3) eine Vielzahl von Teilen enthält, welche jeweils voneinander um einen vorbestimmten Abstand getrennt sind, und wobei die ersten und zweiten Halbleitergebiete (2, 3) auf dem Halbleitersubstrat (1) abwechselnd ausgerichtet derart vorgesehen sind, dass eine Säulenstruktur gebildet ist; einem Body-Gebiet (6), welches den zweiten Leitfähigkeitstyp aufweist und auf der Substratoberflächenseite des Säulengebiets (4) angeordnet ist; einem Sourcegebiet (7), welches den ersten Leitfähigkeitstyp aufweist; einem Body-Kontaktgebiet (8), welches den zweiten Leitfähigkeitstyp aufweist; einem Graben, wobei das Sourcegebiet (7), das Body-Kontaktgebiet (8) und der Graben in dem Body-Gebiet (6) angeordnet sind; einer Gateisolierschicht (9), welche auf einer Seitenwand und einem Boden des Grabens angeordnet ist; und einem Grabengate (11), welches derart gebildet ist, dass eine Elektrode (10) in dem Graben durch die Gateisolierschicht (9) eingebettet ist, wobei das Sourcegebiet (7) um das Grabengate (11) herum und auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Body-Kontaktgebiet (8) auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Grabengate (11) derart angeordnet ist, dass es das erste Halbleitergebiet (2) erreicht, das Halbleitersubstrat (1) und das erste Halbleitergebiet (2) elektrisch verbunden sind, das Säulengebiet (4), welches das Sourcegebiet (7), das Body-Gebiet (6), das Body-Kontaktgebiet (8) und das Grabengate (11) enthält, ein aktives Gebiet (13) bildet, das Body-Kontaktgebiet (8) ein Abschlussende (17) als Abschlussende (17) des aktiven Gebiets (13) aufweist, das zweite Halbleitergebiet (3) ein Abschlussende (16) auf einer schmalen Seite des zweiten Halbleitergebiets (3) in dem Säulengebiet (4) aufweist, ein Abstand von dem Abschlussende (17) des Body-Kontaktgebiets (8) bis zu dem Abschlussende (16) des zweiten Halbleitergebiets (3) als Länge L des Gebiets des Abschlussendes definiert ist, das erste Halbleitergebiet (2) eine als W1 definierte Breite aufweist, und die Säulenstruktur eine als D definierte Tiefe aufweist, und die Länge L des Gebiets des Abschlussendes, die Breite W1 des ersten Halbleitergebiets und die Tiefe D der Säulenstruktur der Beziehung L ≥ D – W1/2 genügen.
  4. Halbleitereinrichtung, welche eine Halbleiteranordnung eines vertikalen Typs aufweist, mit: einem Halbleitersubstrat (1), welches eine (110)-Si-Oberfläche und einen ersten Leitfähigkeitstyp aufweist; einem Säulengebiet (4), welches ein erstes Halbleitergebiet (2), das den ersten Leitfähigkeitstyp aufweist, und ein zweites Halbleitergebiet (3) enthält, das einen zweiten Leitfähigkeitstyp aufweist, wobei die ersten und zweiten Halbleitergebiete (2, 3) eine vorbestimmte Tiefe in einer Substrattiefenrichtung des Halbleitersubstrats (1) aufweisen, wobei das zweite Halbleitergebiet (3), welches in dem ersten Halbleitergebiet (2) angeordnet ist, eine polygonale Form aufweist, welche von einer Substratoberflächenseite aus betrachtet eine Streifenform beinhaltet, wobei jedes der ersten und zweiten Halbleitergebiete (2, 3) eine Vielzahl von Teilen enthält, welche jeweils voneinander um einen vorbestimmten Abstand getrennt sind, und wobei die ersten und zweiten Halbleitergebiete (2, 3) auf dem Halbleitersubstrat (1) abwechselnd ausgerichtet derart vorgesehen sind, dass eine Säulenstruktur gebildet ist; einem dritten Halbleitergebiet (21), welches auf dem Halbleitersubstrat (1) angeordnet ist, den ersten Leitfä higkeitstyp aufweist und außerhalb des Säulengebiets (4) angeordnet ist; einem vierten Halbleitergebiet (5), welches den zweiten Leitfähigkeitstyp aufweist, wobei das vierte Halbleitergebiet (5) auf dem dritten Halbleitergebiet (21) und auf dem Säulengebiet (4) oder auf einem Bereich von dem Säulengebiet (4) bis zu der Außenseite des Säulengebiets (4) angeordnet ist; einem fünften Halbleitergebiet (22), welches außerhalb des vierten Halbleitergebiets (5) und auf dem dritten Halbleitergebiet (21) angeordnet ist, wobei sich das fünfte Halbleitergebiet (22) von einer Oberfläche der Anordnung bis zu dem dritten Halbleitergebiet (21) ausbreitet; einem Body-Gebiet (6), welches den zweiten Leitfähigkeitstyp aufweist und auf der Substratoberflächenseite des dritten Halbleitergebiets (21) angeordnet ist; einem Sourcegebiet (7), welches den ersten Leitfähigkeitstyp aufweist; einem Body-Kontaktgebiet (8), welches den zweiten Leitfähigkeitstyp aufweist; einem Graben, wobei das Sourcegebiet (7), das Body-Kontaktgebiet (8) und der Graben in dem Body-Gebiet (6) angeordnet sind; einer Gateisolierschicht (9), welche auf einer Seitenwand und einem Boden des Grabens angeordnet ist; und einem Grabengate (11), welches derart vorgesehen ist, dass eine Elektrode (10) in dem Graben durch die Gateisolierschicht (9) eingebettet ist, wobei das zweite Halbleitergebiet (3) eine Oberfläche enthält, die sich aus einer äußeren Form zusammensetzt, wobei die Oberfläche wenigstens ein Paar von (111)-Si-Oberflächen enthält. das Sourcegebiet (7) um das Grabengate (11) herum und auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Body-Kontaktgebiet (8) auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Grabengate (11) derart angeordnet ist, dass es das Puffergebiet (12) erreicht, das Halbleitersubstrat (1) und das erste Halbleitergebiet (2) elektrisch verbunden sind, das Säulengebiet (4), welches das Sourcegebiet (7), das Body-Gebiet (6), das Body-Kontaktgebiet (8) und das Grabengate (11) enthält, ein aktives Gebiet (13) bildet, das Body-Kontaktgebiet (8) ein Abschlussende (17) als Abschlussende (17) des aktiven Gebiets (13) aufweist, das zweite Halbleitergebiet (3) ein Abschlussende (16) auf einer schmalen Seite des zweiten Halbleitergebiets (3) in dem Säulengebiet (4) aufweist, ein Abstand von dem Abschlussende (17) des Body-Kontaktgebiets (8) bis zu dem Abschlussende (16) des zweiten Halbleitergebiets (3) als Länge L des Gebiets des Abschlussendes definiert ist, wobei das erste Halbleitergebiet (2) eine als W1 definierte Breite aufweist und die Säulenstruktur eine als D definierte Tiefe aufweist, und die Länge L des Gebiets des Abschlussendes, die Breite W1 des ersten Halbleitergebiets und die Tiefe D der Säulenstruktur der Beziehung L ≥ (D – W1/2)/sin35,27° genügen.
  5. Halbleitereinrichtung, welche eine Halbleiteranordnung eines vertikalen Typs aufweist, mit: einem Halbleitersubstrat (1), welches eine (110)-Si-Oberfläche und einen ersten Leitfähigkeitstyp aufweist; einem Säulengebiet (4), welches ein erstes Halbleitergebiet (2), das den ersten Leitfähigkeitstyp aufweist, und ein zweites Halbleitergebiet (3) enthält, das einen zweiten Leitfähigkeitstyp aufweist, wobei die ersten und zweiten Halbleitergebiete (2, 3) eine vorbestimmte Tiefe in einer Substrattiefenrichtung des Halbleitersubstrats (1) aufweisen, wobei das in dem ersten Halbleitergebiet (2) angeordnete zweite Halbleitergebiet (3) eine polygonale Form aufweist, welche von einer Substratoberflächenseite aus betrachtet eine Streifenform beinhaltet, wobei jedes der ersten und zweiten Halbleitergebiete (2, 3) eine Vielzahl von Teilen enthält, welche jeweils von einander um einen vorbestimmten Abstand getrennt sind, und wobei die ersten und zweiten Halbleitergebiete (2, 3) auf dem Halbleitersubstrat (1) abwechselnd ausgerichtet derart vorgesehen sind, dass eine Säulenstruktur gebildet ist; einem dritten Halbleitergebiet (21), welches auf dem Halbleitersubstrat (1) angeordnet ist, den ersten Leitfähigkeitstyp aufweist und außerhalb des Säulengebiets (4) angeordnet ist; einem vierten Halbleitergebiet (5), welches den zweiten Leitfähigkeitstyp aufweist, wobei das vierte Halbleitergebiet (5) auf dem dritten Halbleitergebiet (21) angeordnet ist und auf dem Säulengebiet (4) oder auf einem Bereich von dem Säulengebiet (4) bis zu der Außenseite des Säulengebiets (4) angeordnet ist; einem fünften Halbleitergebiet (22), welches außerhalb des vierten Halbleitergebiets (5) und auf dem dritten Halbleitergebiet (21) angeordnet ist, wobei sich das fünfte Halbleitergebiet (22) von einer Oberfläche der Anordnung bis zu dem dritten Halbleitergebiet (21) ausbreitet; einem Body-Gebiet (6), welches den zweiten Leitfähigkeitstyp aufweist und auf der Substratoberflächenseite des dritten Halbleitergebiets (21) angeordnet ist; einem Sourcegebiet (7), welches den ersten Leitfähigkeitstyp aufweist; einem Body-Kontaktgebiet (8), welches den zweiten Leitfähigkeitstyp aufweist; einem Graben, wobei das Sourcegebiet (7), das Body-Kontaktgebiet (8) und der Graben in dem Body-Gebiet (6) angeordnet sind, einer Gateisolierschicht (9), welche auf einer Seitenwand und einem Boden des Grabens angeordnet ist; einem Grabengate (11), welches derart gebildet ist, dass eine Elektrode (10) in dem Graben durch die Gateisolierschicht (9) eingebettet ist; und einem Puffergebiet (12), welches den ersten Leitfähigkeitstyp aufweist und derart angeordnet ist, dass es das Grabengate (11), das Body-Gebiet (6) und das erste Halbleitergebiet (12) berührt, wobei das zweite Halbleitergebiet (3) eine Oberfläche enthält, die sich aus einer äußeren Form zusammensetzt, wobei die Oberfläche wenigstens ein Paar von (111)-Si-Oberflächen enthält, das Sourcegebiet (7) um das Grabengate (11) herum und auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Body-Kontaktgebiet (8) auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Grabengate (11) derart angeordnet ist, das es das Puffergebiet (12) erreicht, das Halbleitersubstrat (1) und das erste Halbleitergebiet (2) elektrisch verbunden sind, das Säulengebiet (4), welches das Sourcegebiet (7), das Body-Gebiet (6), das Body-Kontaktgebiet (8) und das Grabengate (11) enthält, ein aktives Gebiet (13) bildet, das Body-Kontaktgebiet (8) ein Abschlussende (17) als Abschlussende (17) des aktiven Gebiets (13) aufweist, das zweite Halbleitergebiet (3) ein Abschlussende (16) auf einer schmalen Seite des zweiten Halbleitergebiets (3) in dem Säulengebiet (4) aufweist, ein Abstand von dem Abschlussende (17) des Body-Kontaktgebiets (8) bis zu dem Abschlussende (16) des zweiten Halbleitergebiets (3) als Länge L des Gebiets des Abschlussendes definiert ist, wobei das erste Halbleitergebiet (2) eine als W1 definierte Breite aufweist und die Säulenstruktur eine als D definierte Tiefe aufweist, und die Länge L des Gebiets des Abschlussendes, die Breite W1 des ersten Halbleitergebiets und die Tiefe D der Säulenstruktur der Beziehung L ≥ (D – W1/2)/sin35,27° genügen.
  6. Halbleitereinrichtung, welche eine Halbleiteranordnung eines vertikalen Typs aufweist, mit: einem Halbleitersubstrat (1), welches eine (110)-Si-Oberfläche und einen ersten Leitfähigkeitstyp aufweist; einem Säulengebiet (4), welches ein erstes Halbleitergebiet (2), das einen ersten Leitfähigkeitstyp aufweist, und ein zweites Halbleitergebiet (3) enthält, das einen zweiten Leitfähigkeitstyp aufweist, wobei die ersten und zweiten Halbleitergebiete (2, 3) eine vorbestimmte Tiefe in einer Substrattiefenrichtung des Halbleitersubstrats (1) aufweisen, wobei das zweite Halbleitergebiet (3), welches in dem ersten Halbleitergebiet (2) angeordnet ist, eine polygonale Form aufweist, welche von einer Substratoberflächenseite aus betrachtet eine Streifenform beinhaltet, wobei jedes der ersten und zweiten Halbleitergebiete (2, 3) eine Vielzahl von Teilen enthält, die jeweils um einen vorbestimmten Abstand voneinander getrennt sind, und wobei die ersten und zweiten Halbleitergebiete (2, 3) auf dem Halbleitersubstrat (1) abwechselnd ausgerichtet derart vorgesehen sind, dass eine Säulenstruktur gebildet ist; einem Body-Gebiet (6), welches den zweiten Leitfähigkeitstyp aufweist und auf der Substratoberflächenseite des Säulengebiets (4) angeordnet ist; einem Sourcegebiet (7), welches den ersten Leitfähigkeitstyp aufweist; einem Body-Kontaktgebiet (8), welches den zweiten Leitfähigkeitstyp aufweist; einem Graben, bei welchem das Sourcegebiet (7), das Body-Kontaktgebiet (8) und der Graben in dem Body-Gebiet (6) angeordnet sind; einer Gateisolierschicht (9), welche auf einer Seitenwand und einem Boden des Grabens angeordnet ist; und einem Grabengate (11), welches derart gebildet ist, dass eine Elektrode (10) in dem Graben durch die Gateisolierschicht (9) eingebettet ist, wobei das zweite Halbleitergebiet (3) eine Oberfläche enthält, die sich aus einer äußeren Form zusammensetzt, wobei die Oberfläche wenigstens ein Paar von (111)-Si-Oberflächen enthält, das Sourcegebiet (7) um das Grabengate (11) herum und auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Body-Kontaktgebiet (8) auf einer Oberfläche des Body-Gebiets (6) angeordnet ist, das Grabengate (11) derart angeordnet ist, dass es das Puffergebiet (12) erreicht, das Halbleitersubstrat (1) und das erste Halbleitergebiet (2) elektrisch verbunden sind, das Säulengebiet (4), welches das Sourcegebiet (7), das Body-Gebiet (6), das Body-Kontaktgebiet (8) und das Grabengate (11) enthält, ein aktives Gebiet (13) bildet, das Body-Kontaktgebiet (8) ein Abschlussende (17) als Abschlussende (17) des aktiven Gebiets (13) aufweist, das zweite Halbleitergebiet (3) ein Abschlussende (16) auf einer schmalen Seite des zweiten Halbleitergebiets (3) in dem Säulengebiet (4) aufweist, ein Abstand von dem Abschlussende (17) des Body-Kontaktgebiets (8) bis zu dem Abschlussende (16) des zweiten Halbleitergebiets (3) als Länge L des Gebiets des Abschlussendes definiert ist, das erste Halbleitergebiet (2) eine als W1 definierte Breite aufweist, die Säulenstruktur eine als D definierte Tiefe aufweist, und das Body-Gebiet (6) eine als DB definierte Tiefe aufweist, und die Länge L des Gebiets des Abschlussendes, die Breite W1 des ersten Halbleitergebiets, die Tiefe D der Säulenstruktur und die Tiefe DB des Body-Gebiets der Beziehung L ≥ {(D – W1/2)/sin35,27°} + (DB/tan35,27°) genügen.
DE112004001163.9T 2003-08-20 2004-08-20 Halbleiteranordnung eines vertikalen Typs Expired - Fee Related DE112004001163B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003295946 2003-08-20
JP2003-295946 2003-08-20
PCT/JP2004/011969 WO2005020275A2 (ja) 2003-08-20 2004-08-20 縦型半導体装置

Publications (2)

Publication Number Publication Date
DE112004001163T5 true DE112004001163T5 (de) 2006-07-06
DE112004001163B4 DE112004001163B4 (de) 2017-12-28

Family

ID=34213574

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004001163.9T Expired - Fee Related DE112004001163B4 (de) 2003-08-20 2004-08-20 Halbleiteranordnung eines vertikalen Typs

Country Status (5)

Country Link
US (1) US7170119B2 (de)
KR (1) KR100726383B1 (de)
CN (1) CN1823421B (de)
DE (1) DE112004001163B4 (de)
WO (1) WO2005020275A2 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
JP4840738B2 (ja) * 2005-03-15 2011-12-21 株式会社デンソー 半導体装置とその製造方法
JP5074671B2 (ja) 2005-04-28 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7285469B2 (en) 2005-09-02 2007-10-23 Intersil Americas Bipolar method and structure having improved BVCEO/RCS trade-off made with depletable collector columns
US7687851B2 (en) * 2005-11-23 2010-03-30 M-Mos Semiconductor Sdn. Bhd. High density trench MOSFET with reduced on-resistance
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US7595542B2 (en) * 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
WO2009039441A1 (en) * 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP4748149B2 (ja) * 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US8575695B2 (en) * 2009-11-30 2013-11-05 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode
CN102157377B (zh) * 2010-02-11 2012-10-03 上海华虹Nec电子有限公司 超结vdmos器件及其制造方法
US8629020B2 (en) 2010-10-25 2014-01-14 Electronics & Telecommunications Research Institute Semiconductor device and method of fabricating the same
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
WO2013103514A1 (en) 2012-01-04 2013-07-11 The Trustees Of The Stevens Institute Of Technology Clay-containing thin films as carriers of absorbed molecules
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
US20170338302A1 (en) * 2016-05-23 2017-11-23 Infineon Technologies Ag Power Semiconductor Device with Charge Balance Design
US10002920B1 (en) * 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices
CN107302023A (zh) * 2017-07-13 2017-10-27 深圳市金誉半导体有限公司 超结型沟槽功率mosfet器件及其制备方法
CN109713038A (zh) * 2017-10-26 2019-05-03 深圳尚阳通科技有限公司 一种超级结器件及制造方法
CN111341829B (zh) * 2018-12-18 2022-08-30 深圳尚阳通科技有限公司 超结结构及其制造方法
CN111755504B (zh) * 2020-07-13 2024-02-23 电子科技大学 一种横向变掺杂终端结构及设计方法和制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3899231B2 (ja) 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
EP1267415A3 (de) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
CN1181559C (zh) * 2001-11-21 2004-12-22 同济大学 一种半导体器件
JP4126915B2 (ja) * 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
US7135718B2 (en) 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3925319B2 (ja) 2002-06-14 2007-06-06 富士電機デバイステクノロジー株式会社 半導体素子

Also Published As

Publication number Publication date
US7170119B2 (en) 2007-01-30
CN1823421B (zh) 2010-04-28
DE112004001163B4 (de) 2017-12-28
CN1823421A (zh) 2006-08-23
KR20060014044A (ko) 2006-02-14
WO2005020275A2 (ja) 2005-03-03
WO2005020275A3 (ja) 2005-04-14
KR100726383B1 (ko) 2007-06-08
US20060170037A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
DE112004001163B4 (de) Halbleiteranordnung eines vertikalen Typs
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10220810B4 (de) Halbleiterbauteil
DE19854915C2 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE10120030B4 (de) Lateralhalbleiterbauelement
DE102005052734B4 (de) Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE10041344B4 (de) SJ-Halbleitervorrichtung
DE60225768T2 (de) LDMOS-Feldeffekttransistoren
DE102006046853B4 (de) Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE112009005299B4 (de) Halbleitervorrichtung
DE102006055131A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112013006445T5 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112007001454T5 (de) Aufbau und Verfahren zum Ausbilden eines Trench-Fet mit abgeschirmtem Gate, wobei die Abschirm- und die Gate-Elektrode miteinander verbunden sind
DE10153739A1 (de) Halbleiterbauelement
DE102004029435A1 (de) Feldplattentrenchtransistor
DE112005001434B4 (de) MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode
DE102010042691A1 (de) Halbleitervorrichtung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112015001353T5 (de) Halbleitervorrichtung
DE102006060374B4 (de) Halbleiterbauteil
DE102012200056A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung hiervon
DE112004001846B4 (de) LDMOS-Transistor
DE102004054286A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee