DE10361649A1

DE10361649A1 - Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung

Info

Publication number: DE10361649A1
Application number: DE10361649A
Authority: DE
Inventors: Soon-Sung Gunpo Yoo; Youn-Gyoung Uigwang Chang; Heung-Lyul Suwon Cho; Seung-Hee Dalseo Nam
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2002-12-30
Filing date: 2003-12-30
Publication date: 2004-07-22
Anticipated expiration: 2023-12-31
Also published as: US20040126917A1; KR100904757B1; KR20040060453A; CN1236353C; US6960484B2; JP2004212964A; DE10361649B4; TW200412467A; CN1512253A; JP3860165B2; TWI238283B

Abstract

Ein Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung weist folgende Schritte auf: Ausbilden einer Gateleitung, eines Gateanschlusses und einer Gatelelektrode auf einem ersten Substrat im Laufe eines ersten Maskenprozesses; Ausbilden einer Datenleitung, eines Datenanschlusses, einer Sourceelektrode, einer Drainelektrode und einer aktiven Schicht auf dem ersten Substrat, welches die Gateleitung, den Gateanschluss und die Gateleketrode aufweist, im Laufe eines zweiten Maskenprozesses; Ausbilden einer Pixelektrode und einer Datenanschlussstelle auf dem ersten Substrat, welches die Datenleitung, den Datenanschluss, die Sourceelektrode und die Drainelektrode aufweist, im Laufe eines dritten Maskenprozesses; Ausbilden einer Passivierungsschicht auf der gesamten Oberfläche des ersten Substrats, welches die Pixelelektrode und die Datenanschlussstelle aufweist; Aneinanderfügen des ersten Substrats, welches die Passivierungsschicht aufweist, mit einem zweiten Substrat, wobei ein Gateanschlussabschnitt, welcher den Gateanschluss aufweist, und ein Datenanschlussabschnitt, welcher den Datenanschluss aufweist, von dem zweiten Substrat freigelegt werden; Zuführen eines Flüssigkristallmaterials in eine Lücke zwischen dem ersten Substrat und dem zweiten Substrat; und Entfernen der Passivierungsschicht in dem Gateanschlussabschnitt und dem Datenanschlussabschnitt, welche von dem zweiten Substrat freigelegt sind.

Description

Die vorliegende Erfindung betrifft eine Flüssigkristallanzeigevorrichtung (LCD = liquid crystal display"), und insbesondere ein Verfahren zum Herstellen der Flüssigkristallanzeigevorrichtung.

Eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) wird auf Basis der optischen Anisotropie- und Polarisationseigenschaften eines Flüssigkristallmaterials angesteuert. Im allgemeinen weist die LCD-Vorrichtung zwei Substrate, welche mit Abstand voneinander und einander gegenüberliegend angeordnet sind, und eine zwischen den zwei Substraten eingefügte Flüssigkristallschicht auf. Jedes der Substrate weist eine Elektrode auf, und die Elektroden von jedem Substrat sind ebenfalls einander gegenüberliegend angeordnet. Eine Spannung wird an jede Elektrode angelegt, und folglich wird ein elektrisches Feld zwischen den Elektroden induziert. Die Ausrichtung der Flüssigkristallmoleküle wird mittels Variation der Intensität oder der Richtung des elektrischen Feldes geändert. Die LCD-Vorrichtung zeigt ein Bild mittels Variation des Licht-Transmissionsgrades gemäß der Anordnung der Flüssigkristallmoleküle an.

Eine Aktivmatrix-Flüssigkristallanzeigevorrichtung (AMLCD = „active matrix liquid crystal display"), welche Dünnschichttransistoren als Schaltvorrichtung für eine Mehrzahl von Pixeln aufweist, ist aufgrund ihrer hohen Auflösung und ihrer schnell bewegten Bilder weithin verwendet worden.

Eine LCD-Vorrichtung gemäß dem Stand der Technik wird nachfolgend detailliert unter Bezugnahme auf die Abbildungen beschrieben.

1 ist eine schematische räumliche Ansicht, in welcher eine LCD-Vorrichtung gemäß dem Stand der Technik dargestellt ist. In der LCD-Vorrichtung sind ein oberes Substrat 10 und ein unteres Substrat 30 mit Abstand voneinander und einander gegenüberliegend angeordnet, und eine Flüssigkristallschicht 50 ist zwischen dem oberen Substrat 10 und dem unteren Substrat 30 eingefügt.

Wenigstens eine Gateleitung 32 und wenigstens eine Datenleitung 34 sind auf der Innenseite des unteren Substrats 30 (d. h. der Seite, welche dem oberen Substrat 10 zugewandt ist) ausgebildet. Die Gateleitung 32 und die Datenleitung 34 kreuzen einander, so dass sie einen Pixelbereich P definieren. Ein Dünnschichttransistor T ist als Schaltelement an der Kreuzungsstelle der Gateleitung 32 und der Datenleitung 34 ausgebildet. Obwohl in der Abbildung nicht im Detail dargestellt, weist der Dünnschichttransistor T eine Gateelektrode, eine Sourceelektrode, eine Drainelektrode und eine aktive Schicht auf. Eine Mehrzahl solcher Dünnschichttransistoren T ist in einer Matrixform so angeordnet, dass diese entsprechend anderen Kreuzungsstellen von Gateleitungen und Datenleitungen angeordnet sind. Eine Pixelelektrode 46, welche an den Dünnschichttransistor T angeschlossen ist, ist in dem Pixelbereich P ausgebildet.

Das obere Substrat 10 weist eine schwarze Matrix 14, eine Farbfilterschicht 12 und eine gemeinsame Elektrode 16 aufeinanderfolgend auf der Innenseite (d. h. der Seite, welche dem unteren Substrat 30 zugewandt ist) auf. Die Farbfilterschicht 12 reflektiert Licht in einem spezifischen Wellenlängenbereich und weist drei Subfarbfilter roter (R), grüner (G) und blauer (B) Farbe auf. Die schwarze Matrix 14 ist zwischen den Subfarbfiltern angeordnet und blockiert Licht in einem Bereich, wo die Flüssigkristallmoleküle nicht gesteuert werden. Jedes Subfarbfilter der Farbfilterschicht 12 ist entsprechend der Pixelelektrode 46 an dem Pixelbereich P angeordnet.

Ein oberer Polarisator 52 und ein unterer Polarisator 54, von denen jeder ein linearer Polarisator sein kann, welcher nur für Licht durchlässig ist, welches zu seiner Lichttransmissionsachse linear polarisiert ist, sind jeweils über den Außenflächen des oberen Substrats 10 bzw. des unteren Substrats 30 angeordnet. Zusätzlich ist eine Hintergrundbeleuchtungseinrichtung als Lichtquelle über der Außenfläche des unteren Polarisators 54 angeordnet.

Das untere Substrat 30, welcher die Dünnschichttransistoren T und die Pixelelektroden 46 in Matrixform angeordnet aufweist, kann wie üblich als ein Matrixsubstrat bezeichnet werden.

2 zeigt eine Draufsicht eines Matrixsubstrats einer LCD-Vorrichtung gemäß dem Stand der Technik. Gemäß 2 ist eine Gateleitung 64 in einer ersten Richtung ausgebildet, und eine Datenleitung 78 ist in einer zweiten Richtung ausgebildet, welche die erste Richtung kreuzt. Die Gateleitung 64 und die Datenleitung 78 kreuzen einander und definieren einen Pixelbereich P. Ein Dünnschichttransistor T ist als Schaltelement an der Kreuzungsstelle der Gateleitung 64 und der Datenleitung 78 ausgebildet. Eine Pixelelektrode 94 ist in dem Pixelbereich P ausgebildet. Der Dünnschichttransistor T weist eine Gateelektrode 62, welche an die Gateleitung 64 angeschlossen ist und Abtastsignale empfängt, eine Sourceelektrode 74, welche an die Datenleitung 78 angeschlossen ist und Datensignale empfängt, und eine Drainelektrode 76, welche mit Abstand von der Sourceelektrode 74 angeordnet ist, auf. Der Dünnschichttransistor T weist ferner eine aktive Schicht 72 zwischen der Gateelektrode 62 und der Sourceelektrode 74 und der Drainelektrode 76 auf. Die Pixelelektrode 94 ist an den Dünnschichttransistor T mittels Kontaktierung an die Drainelektrode 76 angeschlossen.

Eine metallische Struktur 88 von inselförmiger Geometrie überlappt die Gateleitung 64. Die metallische Struktur 88 ist aus dem gleichen Material wie die Datenleitung 78 hergestellt. Die Pixelelektrode 94 überlappt ebenfalls die Gateleitung 64 und ist an die metallische Struktur 88 angeschlossen. Folglich bilden die Gateleitung 64 und die metallische Struktur 88 einen Speicherkondensator C_ST mit einer dazwischen angeordneten (nicht gezeigten) isolierenden Schicht, wobei die überlappte Gateleitung 64 als eine erste Elektrode des Speicherkondensators C_ST und die metallische Struktur 88 als eine zweite Elektrode des Speicherkondensators C_S _T dient.

Zusätzlich ist ein Gateanschluss 68 an einem Ende der Gateleitung 64 ausgebildet, und ein Datenanschluss 82 ist an einem Ende der Datenleitung 78 ausgebildet. Eine Gateanschlussstelle 96 und eine Datenanschlussstelle 98, welche eine inselförmige Geometrie aufweisen und aus dem gleichen Material wie die Pixelelektrode 94 hergestellt sind, überlappen den Gateanschluss 68 bzw. den Datenanschluss 82.

3A bis 3E, 4A bis 4E und 5A bis 5E sind Querschnittsansichten zur Darstellung eines Verfahrens zur Herstellung eines Matrixsubstrats gemäß dem Stand der Technik. 3A bis 3E entsprechen Querschnitten entlang der Linie III-III' aus 2, 4A bis 4E entsprechen Querschnitten entlang der Linie IV-IV' aus 2 und 5A bis 5E entsprechen Querschnitten entlang der Linie v-v' aus 2.

Wie in 3A, 4A und 5A dargestellt ist, werden eine Gateleitung 64, eine Gateelektrode 62 und ein Gateanschluss 68 auf einem transparenten isolierenden Substrat 60 ausgebildet, indem eine erste metallische Schicht abgeschieden wird und die erste metallische Schicht mittels eines ersten Maskenprozesses strukturiert wird, welcher ein Photolithographieprozess ist, bei dem ein Photoresist und eine Maske verwendet werden. Obwohl es in den Abbildungen nicht gezeigt ist, erstreckt sich die Gateelektrode 62 von der Gateleitung 64, und der Gateanschluss 68 ist an einem Ende der Gateleitung 64 angeordnet.

Wie in 3B, 4B und 5B dargestellt ist, werden eine erste isolierende Schicht, eine Schicht aus amorphem Silizium und eine Schicht aus dotiertem amorphem Silizium aufeinanderfolgend auf dem Substrat 60 abgeschieden, welches die Gateleitung 64, die Gateelektrode 62 und den Gateanschluss 68 hierauf aufweist, und die Schicht aus dotiertem amorphem Silizium und die Schicht aus amorphem Silizium werden mittels eines zweiten Maskenprozesses strukturiert. Folglich wird eine Struktur 73a aus dotiertem amorphem Silizium und eine aktive Schicht 72 über der Gateelektrode 62 ausgebildet. Die erste isolierende Schicht dient als eine Gateisolationsschicht 70.

Wie in 3C, 4C und 5C dargestellt ist, werden eine Datenleitung 78, eine Sourceelektrode 74, eine Drainelektrode 76, eine metallische Struktur 80 und ein Datenanschluss 82 auf dem Substrat 60 ausgebildet, welche die Schicht 73a aus dotiertem amorphem Silizium von 3B und die aktive Schicht 72 hierauf aufweist, indem eine zweite metallische Schicht abgeschieden wird und diese im Laufe eines dritten Maskenprozesses strukturiert wird. Die Sourceelektrode 74 und die Drainelektrode 76 werden über der aktiven Schicht 72 mit Abstand voneinander aufgebracht. Die metallische Struktur 80 überlappt partiell die Gateleitung 64. Obwohl es in den Abbildungen nicht gezeigt ist, kreuzt die Datenleitung 78 die Gateleitung 64, und der Datenanschluss 82 ist an einem Ende der Datenleitung 78 angeordnet.

Als nächstes wird die Schicht 73a aus dotiertem amorphem Silizium von 3B, welche zwischen der Sourceelektrode 74 und der Drainelektrode 76 freigelegt ist, entfernt. Folglich wird eine ohmsche Kontaktschicht 73 fertiggestellt und die aktive Schicht 72 wird freigelegt. Ein freigelegter Abschnitt der aktiven Schicht 72 wird ein Kanal "ch" eines Dünnschichttransistors T, welcher die Gateelektrode 62, die Sourceelektrode 74, die Drainelektrode 76 und die aktive Schicht 72 aufweist.

Wie in 3D, 4D und 5D dargestellt ist, wird eine zweite isolierende Schicht auf dem Substrat 60 ausgebildet, welche den Dünnschichttransistor T hierauf aufweist, und wird mit der Gateisolationsschicht 70 im Laufe eines vierten Maskenprozesses strukturiert, wodurch eine Passivierungsschicht 84, welche ein Drainkontaktloch 86, ein Kondensatorkontaktloch 88, ein Gateanschlusskontaktloch 90 und ein Datenanschlusskontaktloch 92 aufweist, ausgebildet wird. Das Drainkontaktloch 86, das Kondensatorkontaktloch 88, das Gateanschlusskontaktloch 90 und das Datenanschlusskontaktloch 92 legen die Drainelektrode 76, die metallische Struktur 80, den Gateanschluss 68 bzw. den Datenanschluss 82 frei.

Als nächstes werden, wie in 3E, 4E und 5E dargestellt ist, eine Pixelelektrode 94, eine Gateanschlussstelle 96 und eine Datenanschlussstelle 98 auf der Passivierungsschicht 84 ausgebildet, indem ein transparentes leitfähiges Material aufgebracht wird und das transparente leitfähige Material im Laufe eines fünften Maskenprozesses strukturiert wird. Die Pixelelektrode 94 wird nicht nur an die Drainelektrode 76 über das Drainkontaktloch 86, sondern auch an die metallische Struktur 80 über das Kondensatorkontaktloch 88 angeschlossen. Die Gatenanschlussstelle 96 wird an den Gateanschluss 68 über das Gateanschlusskontaktloch 90 angeschlossen, und die Datenanschlussstelle 98 wird an den Datenanschluss 82 durch das Datenanschlusskontaktloch 92 angeschlossen. Die Pixelelektrode 94 wird in dem Pixelbereich P ausgebildet. Die Gateleitung 64 und die metallische Struktur 80, welche einander überlappen, bilden einen Speicherkondensator C_S _T mit der Gateisolationsschicht 70, welche zwischen der Gateleitung 64 und der metallischen Struktur 80 eingefügt ist.

Das Matrixsubstrat wird mittels eines Fünf-Masken-Prozesses hergestellt, und der Maskenprozess weist mehrere Schritte der Reinigung, Beschichtung mit einer Photoresistschicht, Freilegung durch eine Maske, Entwicklung der Photoresistschicht und des Ätzens auf. Daher können Herstellungszeit, -kosten und -ausschuss verringert werden, indem die Anzahl der Photolithographieprozesse reduziert wird.

Dementsprechend betrifft die vorliegende Erfindung ein Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung, bei dem im wesentlichen eines oder mehrere Probleme aufgrund der Beschränkungen und Nachteile des Standes der Technik vermieden werden.

Gemäß der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung bereitgestellt, bei welchem die Produktivität infolge kürzerer Prozesse und geringerer Kosten erhöht wird.

Weitere Merkmale und Vorteile der Erfindung werden in der nachfolgenden Beschreibung dargelegt und aus der Beschreibung oder der Ausführung der Erfindung deutlich. Diese und weitere Vorteile der Erfindung werden mittels des Aufbaus realisiert und erreicht, wie er insbesondere in der Beschreibung und den Patentansprüchen sowie den beigefügten Abbildungen dargelegt ist.

Um diese und weitere Vorteile zu erreichen und gemäß dem Ziel der vorliegenden Erfindung, wie sie ausgeführt und umfassend beschrieben ist, weist ein Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung folgende Schritte auf: Ausbilden einer Gateleitung, eines Gateanschlusses und einer Gateelektrode auf einem ersten Substrat im Laufe eines ersten Maskenprozesses; Ausbilden einer Datenleitung, eines Datenanschlusses, einer Sourceelektrode, einer Drainelektrode und einer aktiven Schicht auf dem ersten Substrat, welches die Gateleitung, den Gateanschluss und die Gateelektrode aufweist, im Laufe eines zweiten Maskenprozesses; Ausbilden einer Pixelelektrode und einer Datenanschlussstelle auf dem ersten Substrat, welches die Datenleitung, den Datenanschluss, die Sourceelektrode und die Drainelektrode aufweist, im Laufe eines dritten Maskenprozesses; Ausbilden einer Passivierungsschicht auf der gesamten Oberfläche des ersten Substrats, welches die Pixelelektrode und die Datenanschlussstelle aufweist; Aneinanderfügen des ersten Substrats, welches die Passivierungsschicht aufweist, mit einem zweiten Substrat, wobei ein Gateanschlussabschnitt, welcher den Gateanschluss aufweist, und ein Datenanschlussabschnitt, welcher den Datenanschluss aufweist, von dem zweiten Substrat freigelegt werden; Zuführen eines Flüssigkristallmaterials in eine Lücke zwischen dem ersten Substrat und dem zweiten Substrat; und Entfernen der Passivierungsschicht in dem Gateanschlussabschnitt und dem Datenanschlussabschnitt, welche von dem zweiten Substrat freigelegt sind.

Gemäß einem anderen Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung folgende Schritte auf: Ausbilden einer Gateleitung, eines Gateanschlusses und einer Gateelektrode auf einem ersten Substrat im Verlauf eines ersten Maskenprozesses; Ausbilden einer Datenleitung, eines Datenanschlusses, einer Source-/Drain-Struktur und einer aktiven Schicht auf dem ersten Substrat, welches die Gateleitung, den Gateanschluss und die Gateelektrode aufweist, im Laufe eines zweiten Maskenprozesses; Ausbilden einer Pixelelektrode, einer Datenpufferstruktur und einer Datenanschlussstelle auf dem ersten Substrat, welches die Datenleitung, den Datenanschluss und die Source-/Drain-Struktur aufweist, im Verlauf eines dritten Maskenprozesses, und Strukturieren der Source-/Drain-Struktur unter Verwendung der Pixelelektrode und der Datenpufferstruktur als Maske, wodurch eine Sourceelektrode und eine Drainelektrode ausgebildet werden; Ausbilden einer Passivierungsschicht auf der gesamten Oberfläche des ersten Substrats, welches die Pixelelektrode, die Datenpufferstruktur und die Datenanschlussstelle aufweist; Aneinanderfügen des ersten Substrats, welches die Passivierungsschicht aufweist, mit einem zweiten Substrat, wobei ein Gateanschlussabschnitt, welcher den Gateanschluss aufweist, und ein Datenanschlussabschnitt, welcher den Datenanschluss aufweist, von dem zweiten Substrat freigelegt werden; Zuführen eines Flüssigkristallmaterials in eine Lücke zwischen dem ersten Substrat und dem zweiten Substrat; und Entfernen der Passivierungsschicht in dem Gateabschnitt und dem Anschlussabschnitt, welche von dem zweiten Substrat freigelegt werden.

Es versteht sich, dass sowohl die obige allgemeine Beschreibung als auch die nachfolgende detaillierte Beschreibung beispielhaft sind und zur Erläuterung dienen und eine weitere Erläuterung der beanspruchten Erfindung geben sollen.

Die beigefügten Abbildungen, welche ein weitergehendes Verständnis der Erfindung liefern sollen und einen Teil der Beschreibung bilden, stellen Ausführungsformen der Erfindung dar und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.
Es zeigen:
1 eine schematische räumliche Ansicht, in welcher eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) gemäß dem Stand der Technik dargestellt ist;
2 eine Draufsicht eines Matrixsubstrats für eine LCD-Vorrichtung gemäß dem Stand der Technik;
3A bis 3E, 4A bis 4E und 5A bis 5E Querschnittsansichten zur Darstellung eines Verfahrens zur Herstellung eines Matrixsubstrats gemäß dem Stand der Technik;
6A bis 6C Drauf sichten zur Darstellung eines Verfahrens zur Herstellung eines Matrixsubstrats gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
7A bis 7H, 8A bis 8H und 9A bis 9H Querschnittsansichten zur Darstellung des Verfahrens zur Herstellung des Matrixsubstrats gemäß der ersten Ausführungsform der vorliegenden Erfindung;
10 eine schematische Ansicht zur Darstellung eines Anschlussöffnungsprozesses bei einer Flüssigkristallanzeigevorrichtung gemäß der vorliegenden Erfindung;
11A und 11B Querschnittsansichten von Anschlussabschnitten nach dem Prozess von 10;
12A bis 12D, 13A bis 13D und 14A bis 14D Querschnittsansichten zur Darstellung eines Verfahrens zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
15 eine Draufsicht eines Matrixsubstrats gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
16, 17 und 18 Querschnittsansichten gemäß den Linien XVI-XVI', XVII-XVII' bzw. XVIII-XVIII' aus 15;
19 eine Draufsicht eines Matrixsubstrats gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
20A bis 20C, 21A bis 21C und 22A bis 22C Querschnittsansichten zur Darstellung eines Verfahrens zur Herstellung der Matrixsubstratvorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung;
23A bis 23F, 24A bis 24F und 25A bis 25F Querschnittsansichten zur Darstellung eines Verfahrens zur Herstellung eines Matrixsubstrats gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
26A bis 26C, 27A bis 27C und 28A bis 28C Querschnittsansichten zur Darstellung eines Verfahrens zur Herstellung eines Matrixsubstrats gemäß einer sechsten Ausführungsform der vorliegenden Erfindung;
29A bis 29F, 30A bis 30F und 31A bis 31F Querschnittsansichten zur Darstellung eines Verfahrens zur Herstellung eines Matrixsubstrats gemäß einer siebten Ausführungsform der vorliegenden Erfindung; und
32A bis 32G, 33A bis 33G und 34A bis 34G Querschnittsansichten zur Darstellung eines Verfahrens zur Herstellung eines Matrixsubstrats gemäß einer achten Ausführungsform der vorliegenden Erfindung.
Nun wird im Detail auf Ausführungsformen der vorliegenden Erfindung Bezug genommen, welche in den beigefügten Abbildungen dargestellt sind.
6A bis 6C, 7A bis 7H, 8A bis 8H und 9A bis 9H stellen ein Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) gemäß einer ersten Ausführungsform der vorliegenden Erfindung dar. 6A bis 6C sind Draufsichten zur Darstellung eines Verfahrens zur Herstellung des Matrixsubstrats gemäß der ersten Ausführungsform der vorliegenden Erfindung. 7A bis 7H, 8A bis 8H und 9A bis 9H sind Querschnittsansichten zur Darstellung des Verfahrens zur Herstellung des Matrixsubstrats gemäß der ersten Ausführungsform der vorliegenden Erfindung.
Gemäß 6A, 7A, 8A und 9A werden eine Gateleitung 112, eine Gateelektrode 114 und ein Gateanschluss 116 auf einem Substrat 110 ausgebildet, indem eine erste metallische Schicht abgeschieden wird und diese mittels eines ersten Maskenprozesses strukturiert wird. Die Gateleitung 112 wird in einer ersten Richtung ausgebildet, und die Gateelektrode 114 wird so ausgebildet, dass sie sich von der Gateleitung 112 aus erstreckt. Der Gateanschluss 116 wird an einem Ende der Gateleitung 112 angeordnet. Ein Teil der Gateleitung 112 dient als eine Elektrode eines Speicherkondensators.
Die erste metallische Schicht weist eine Doppelschichtstruktur auf. Eine untere Schicht der ersten metallischen Schicht wird aus einem Material mit einem relativ niedrigen Widerstand gebildet, wie etwa Aluminium-Neodym (AlNd), und eine obere Schicht der ersten metallischen Schicht wird aus einem transparenten leitfähigen Material, wie etwa Indium-Zinn-Oxid (ITO = „indium tin Oxide") gebildet. Daher weisen die Gateleitung 112, die Gateelektrode 114 und der Gateanschluss 116 jeweils eine erste Schicht 112a, 114a bzw. 116a und eine zweite Schicht 112b, 114b bzw. 116b auf.
Als nächstes werden, wie in 6B, 7B bis 7E, 8B bis 8E und 9B bis 9E dargestellt ist, eine aktive Schicht 132, eine Datenleitung 144, eine Sourceelektrode 134, eine Drainelektrode 136, eine Kondensatorelektrode 138 und ein Datenanschluss 140 im Laufe eines zweiten Maskenprozesses ausgebildet.
Der zweite Maskenprozess wird nachfolgend unter Bezugnahme auf die Abbildungen detailliert beschrieben.
Als erstes werden, wie in 7B, 8B und 9B dargestellt ist, eine Gateisolationsschicht 120, eine Schicht 122 aus amorphem Silizium, eine Schicht 123 aus dotiertem amorphem Silizium und eine zweite metallische Schicht 124 aufeinanderfolgend auf dem Substrat 110 aufgebracht, welches die Gateleitung 112, die Gateelektrode 114 und den Gateanschluss 116 hierauf aufweist.
Als nächstes wird eine Photoresistschicht auf der zweiten Metallschicht 124 schichtweise aufgebracht, belichtet und entwickelt, wodurch eine erste Photoresiststruktur 126a, eine zweite Photoresiststruktur 126b, eine dritte Photoresiststruktur 126c und eine vierte Photoresiststruktur 126d gebildet werden. Die erste Photoresiststruktur 126a wird entsprechend der Gateelektrode 114 angeordnet, die zweite Photoresiststruktur 126b wird entsprechend der Gateleitung 112 angeordnet, die dritte Photoresiststruktur 126c wird entsprechend einem Datenanschluss, welcher später gebildet wird, angeordnet, und die vierte Photoresiststruktur 126d wird entsprechend dem Gateanschluss 116 angeordnet. Obwohl es in den Abbildungen nicht gezeigt ist, werden die erste Photoresiststruktur 126a und die dritte Photoresiststruktur 126c aneinander angeschlossen. Dies bedeutet, dass die dritte Photoresiststruktur 126c an einem Ende der ersten Photoresiststruktur 126a angeordnet wird. Die erste Photoresiststruktur 126a bedeckt die Gateelektrode 114 und weist einen Abschnitt erster Dicke und einen Abschnitt zweiter Dicke auf, wobei der Abschnitt zweiter Dicke dünner als der Abschnitt erster Dicke ist und entsprechend dem mittleren Abschnitt der Gateelektrode 114 aufgrund der Streubelichtung angeordnet ist. Die zweite Photoresiststruktur 126b, die dritte Photoresiststruktur 126c und die vierte Photoresiststruktur 126d weisen die gleiche Dicke wie der Abschnitt erster Dicke der ersten Photoresiststruktur 126a auf. Die vierte Photoresiststruktur 126d weist auch eine Öffnung 128 auf, die entsprechend dem mittleren Abschnitt des Gateanschlusses 116 angeordnet ist.
Bei der Beugungsbelichtung wird eine Halbtonmaske oder eine Schlitzmaske verwendet, und folglich wird ein erwartungsgemäßer Abschnitt der Photoresistschicht selektiv dünner als die anderen Abschnitte ohne einen zusätzlichen Maskenprozess ausgebildet.
Wie in 7C, 8C und 9C dargestellt ist, werden die zweite metallische Schicht 124, die Schicht 123 aus dotiertem amorphem Silizium und die Schicht 122 aus amorphem Silizium unter Verwendung der ersten Photoresiststruktur 126a, der zweiten Photoresiststruktur 126b, der dritten Photoresiststruktur 126c und der vierten Photoresiststruktur 126d strukturiert, und folglich werden eine Datenleitung 144, eine Source/-Drainstruktur 131, eine Kondensatorelektrode 138, ein Datenanschluss 140, eine Struktur 130 aus dotiertem amorphem Silizium, eine aktive Schicht 132 und eine Gateanschlusspufferstruktur 142 ausgebildet. Zu diesem Zeitpunkt existieren Schichten 122a, 122b und 122c aus amorphem Silizium und Schichten 123a, 123b und 123c aus dotiertem amorphem Silizium unter der Datenleitung 144, dem Datenanschluss 140, der Kondensatorelektrode 138 und der Gateanschlusspufferstruktur 142. Die Gateanschlusspufferstruktur 142 weist ein Loch 143 durch die Schicht 123c aus dotiertem amorphem Silizium und die Schicht 122c aus amorphem Silizium auf.
Wie in 7d, 8d und 9d dargestellt ist, wird der Abschnitt zweiter Dicke d1 der ersten Photoresiststruktur 126a von 7C im Laufe eines Veraschungsprozesses entfernt, und der mittlere Abschnitt der Source-/Drain-Struktur 131 von 7C, welcher von der ersten Photoresiststruktur 126a freigelegt wird, wird entfernt, wodurch eine Sourceelektrode 134 und eine Drainelektrode 136 gebildet werden. Die Sourceelektrode 134 und die Drainelektrode 136 bilden einen Dünnschichttransistor T mit der Gateelektrode 114. Hierbei werden die erste Photoresiststruktur 126a, die zweite Photoresiststruktur 126b, die dritte Photoresiststruktur 126c und die vierte Photoresiststruktur 126d, welche die erste Dicke aufweisen, ebenfalls partiell entfernt, und die erste Photoresiststruktur 126a, die zweite Photoresiststruktur 126b, die dritte Photoresiststruktur 126c und die vierte Photoresiststruktur 126d werden verdünnt.
Als nächstes werden, wie in 7E, 8E und 9E dargestellt ist, die verbleibenden Photoresiststrukturen 126a, 126b, 126c und 126d aus 7D, 8D und 9D entfernt.
Die Datenleitung 144 wird in einer zweiten Richtung ausgebildet und kreuzt die Gateleitung 112, so dass ein Pixelbereich P definiert wird. Der Datenanschluss 140 ist an einem Ende der Datenleitung 144 angeordnet. Die Sourceelektrode 134 wird an die Datenleitung 144 angeschlossen, und die Drainelektrode 136 wird mit Abstand von der Sourceelektrode 134 über der Gateelektrode 114 angeordnet. Die Kondensatorelektrode 138 überlappt die Gateleitung 112. Die Gateanschlusspufferstruktur 142 überdeckt den Gateanschluss 116 und weist das Loch 143 entsprechend dem mittleren Abschnitt des Gateanschlusses 116 auf, wie oben ausgeführt wurde. Die Gateanschlusspufferstruktur 142 bedeckt vorzugsweise Ränder des Gateanschlusses 116, um zu verhindern, dass der Gateanschluss 116 von einem Ätzmittel während eines Prozesses zum Öffnen des Gateanschlusses 116 später beschädigt wird. Wenn der Gateanschluss 116 dem Ätzmittel ausgesetzt wird, kann der Gateanschluss 116 schlechte Kontaktierungseigenschaften zu dem Substrat 110 aufweisen. Allerdings kann die Gateanschlusspufferstruktur 142 bei einfachen Prozessen weggelassen werden.
Wie in 6C, 7F bis 7H, 8F bis 8H und 9F bis 9H dargestellt ist, werden eine Pixelelektrode 146, eine Gateanschlussstelle 142 und eine Datenanschlussstelle 148 im Laufe eines dritten Maskenprozesses ausgebildet, und anschließend wird eine Passivierungsschicht 150 ausgebildet.
Der dritte Maskenprozess wird nachfolgend detailliert unter Bezugnahme auf die Abbildungen beschrieben.
Gemäß 7F, 8F und 9F werden eine Pixelelektrode 146, eine Datenpufferstruktur 145 und eine Datenanschlussstelle 148 auf dem Substrat 110 ausgebildet, welches die Datenleitung 144, die Sourceelektrode 134, die Drainelektrode 136, die Kondensatorelektrode 138, den Datenanschluss 140 und die Gateanschlusspufferstruktur 142 hierauf aufweist, indem ein transparentes leitfähiges Material abgeschieden und im Laufe eines dritten Maskenprozesses strukturiert wird. Die Pixelelektrode 146 wird in dem Pixelbereich P abgeschieden. Die Pixelelektrode 146 kontaktiert die Drainelektrode 136 und die Kondensatorelektrode 138 und bedeckt diese. Die Datenpufferstruktur 145 bedeckt die Datenleitung 144 und die Sourceelektrode 134, und die Datenanschlussstelle 148 bedeckt den Datenanschluss 140. Die Datenanschlussstelle 148 ist an die Datenpufferstruktur 145 angeschlossen. Hierbei können die Datenleitung 144, die Sourceelektrode 134, die Drainelektrode 136, die Kondensatorelektrode 138 und der Datenanschluss 140 beschädigt werden, da das transparente leitfähige Material direkt hierauf ausgebildet ist. Folglich schützt die Datenpufferstruktur 145 die Datenleitung 144 und die Sourceelektrode 134 während des dritten Maskenprozesses. Die Pufferstruktur 145 kann weggelassen werden, wenn die Datenleitung 144, die Sourceelektrode 134, die Drainelektrode 136, die Kondensatorelektrode 138 und der Datenanschluss 140 nicht beschädigt werden können.
Wie in 7G, 8G und 9G dargestellt ist, wird die Struktur 130 aus dotiertem amorphem Silizium von 7F, welche zwischen der Sourceelektrode 134 und der Drainelektrode 136 freigelegt ist, entfernt. Folglich wird eine ohmsche Kontaktschicht 133 fertiggestellt, und die aktive Schicht 132 wird freigelegt. Zu diesem Zeitpunkt kann die aktive Schicht 132 partiell geätzt werden. Die freigelegte aktive Schicht 132 wird ein Kanal "ch" des Dünnschichttransistors T. Ebenso wird der Kanal "ch" vorzugsweise nach dem Ausbilden der Pixelelektrode 146 ausgebildet, da der Kanal "ch" während des dritten Maskenprozesses beschädigt werden kann, wenn der Kanal "ch" vor der Pixelelektrode 146 ausgebildet wird.
Wie oben ausgeführt, kontaktiert die Pixelelektrode 146 die Kondensatorelektrode 138, und die Kondensatorelektrode 138 überlappt die Gateleitung 112, so dass ein Speicherkondensator C_S _T ausgebildet wird.
Als nächstes wird, wie in 7H, 8H und 9H dargestellt ist, eine Passivierungsschicht 150 auf einer gesamten Fläche des Substrats 110 ausgebildet, wo die Pixelelektrode 146, die Datenpufferstruktur 145 und die Datenanschlussstelle 148 ausgebildet sind, indem ein isolierendes Material abgeschieden oder schichtweise aufgebracht wird. Das isolierende Material weist vorzugsweise Silizium auf und kann aus den Materialien Siliziumnitrid (SiNx) und Siliziumoxid (SiOx) ausgewählt werden. Hierbei kann die Passivierungsschicht 150 weggelassen werden und eine Ausrichtungsschicht, welche auf der Oberseite des Substrats 110 gebildet ist und Flüssigkristallmoleküle anordnet, kann als die Passivierungsschicht dienen.
Der Gateanschluss und der Datenanschluss werden nach dem Ausbilden eines Flüssigkristallpaneels, einschließlich dem Aneinanderfügen des Matrixsubstrats und eines Farbfiltersubstrats und Zuführen von Flüssigkristallmaterial in eine Lücke zwischen dem Matrixsubstrat und dem Farbfiltersubstrat, geöffnet. Das Zuführen von Flüssigkristallmaterial in die Lücke zwischen dem Matrixsubstrat und dem Farbfiltersubstrat beinhaltet ein Einspritzen oder Einbringen des Flüssigkristalls.
10 zeigt einen Prozess zum Öffnen von Anschlussabschnitten einer Flüssigkristallanzeigevorrichtung gemäß der vorliegenden Erfindung. Gemäß 10 besitzt ein Flüssigkristallpaneel 160, welches ein erstes Substrat 162 und ein zweites Substrat 164 aufweist, einen Anzeige-Bereich A und einen Nichtanzeige-Bereich B. Das erste Substrat 162 kann ein Matrixsubstrat sein und kann einen Gateanschlussabschnitt B1 und einen Datenanschlussabschnitt B2 in dem Nichtanzeige-Bereich B aufweisen. Das zweite Substrat 164, welches ein Farbfiltersubstrat sein kann, ist kleiner als das erste Substrat 162, so dass die Anschlussabschnitte B1 und B2 freigelegt werden. Gateanschlüsse in dem Gateanschlussabschnitt B1 und Datenanschlüsse in dem Datenanschlussabschnitt B2 können die gleichen Strukturen wie bei der oben beschriebenen ersten Ausführungsform aufweisen. Obwohl es in der Abbildung nicht gezeigt ist, wird eine Dichtungsstruktur zwischen dem ersten Substrat 162 und dem zweiten Substrat 164 ausgebildet, welche den Anzeige-Bereich A umschließt. Außerdem wird eine Flüssigkristallschicht in die Dichtungsstruktur zwischen dem ersten Substrat 162 und dem zweiten Substrat 164 eingefügt.
Der Gateanschlussabschnitt B1 des Flüssigkristallpaneels 160 wird in ein Ätzmittel 170 in einem Behälter 172 eingetaucht, und anschließend wird der Datenanschlussabschnitt B2 eingetaucht. Das Ätzmittel 170 entfernt selektiv nur isolierende Materialien. Folglich wird eine (nicht gezeigte) isolierende Schicht in dem Gateanschlussabschnitt B1 und dem Datenanschlussabschnitt B2, welche die Passivierungsschicht 150 der ersten Ausführungsform sein kann, entfernt. Hierbei weist die isolierende Schicht Silizium auf, und das Ätzmittel kann Flusssäure (HF) aufweisen. Anstelle dieses Nassätzverfahrens unter Verwendung des Ätzmittels kann die isolierende Schicht mittels eines Trockenätzverfahrens unter Verwendung eines Plasmas oder mittels eines Verfahrens unter Verwendung eines Lasers entfernt werden.
11A und 11B zeigen Querschnitte der Anschlussabschnitte nach dem Prozess von 10, und entsprechen dem nächsten Schritt von 8H bzw. 9H.
Gemäß 11A werden die Gateisolationsschicht 120, die Schicht 122a aus amorphem Silizium, die Schicht 123a aus dotiertem amorphem Silizium, der Datenanschluss 140 und die Datenanschlussstelle 148 auf dem Substrat 110 ausgebildet, und die Passivierungsschicht 150 von 8H wird im Laufe des Prozesses aus 10 entfernt, wodurch die Datenanschlussstelle 148 freigelegt wird. Während des Prozesses von 10 dient die Datenanschlussstelle 148 als Ätzmaske, und die Gateisolationsschicht 120, welche von der Datenanschlussstelle 148 freigelegt wird, wird ebenfalls entfernt.
Gemäß 11B wird der Gateanschluss 116, welcher die erste Schicht 116a und die zweite Schicht 116b aufweist, auf dem Substrat 110 ausgebildet, und die Gateisolationsschicht 120 bedeckt den Gateanschluss 116. Die Schicht 122c aus amorphem Silizium, die Schicht 123c aus dotiertem amorphem Silizium und die Gateanschlusspufferstruktur 142 werden auf der Gateisolationsschicht 120 ausgebildet. Die Passivierungsschicht 150 von 9H wird mit der Gateisolationsschicht 120 während des Prozesses aus 10 entfernt, und folglich werden die Gateanschlusspufferstruktur 142 und der Gateanschluss 116 freigelegt. Hierbei wird die zweite Schicht 116b des Gateanschlusses 116, welche aus einem transparenten leitfähigen Material hergestellt ist, durch das Loch 143 freigelegt.
In der ersten Ausführungsform der vorliegenden Erfindung können, obwohl die Gateleitung 112, die Gateelektrode 114 und der Gateanschluss 116 eine Doppelschichtstruktur aufweisen, die Gateleitung 112, die Gateelektrode 114 und der Gateanschluss 116 auch eine Einfachschicht sein.
12A bis 12D, 13A bis 13D und 14A bis 14D zeigen ein Verfahren zum Herstellen eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
Gemäß 12A, 13A und 14A werden eine Gateleitung 212, eine Gateelektrode 214 und ein Gateanschluss 216 auf einem Substrat 210 ausgebildet, indem eine erste metallische Schicht abgeschieden wird und im Laufe eines ersten Maskenprozesses strukturiert wird. Obwohl es in der Abbildung nicht gezeigt ist, wird die Gateleitung 212 in einer ersten Richtung ausgebildet, die Gateelektrode 214 wird so ausgebildet, dass sie sich von der Gateleitung 212 aus erstreckt, und der Gateanschluss 216 wird an einem Ende der Gateleitung 212 angeordnet. Ein Teil der Gateleitung 212 dient als eine Elektrode eines Speicherkondensators.
Die erste metallische Schicht ist eine Einfachschicht und kann aus einem metallischen Material gebildet werden, welches einen relativ niedrigen Widerstand aufweist, wie etwa Aluminium-Neodym (AlNd). Daher weisen die Gateleitung 212, die Gateelektrode 214 und der Gateanschluss 216 kein transparentes leitfähiges Material auf.
Wie in 12B, 13B und 14B dargestellt ist, werden eine Gateisolationsschicht 220, eine aktive Schicht 232, eine Struktur 230 aus dotiertem amorphem Silizium, eine Datenleitung 244, eine Sourceelektrode 234, eine Drainelektrode 236, eine Kondensatorelektrode 238, ein Datenanschluss 240 und eine Gateanschlusspufferstruktur 242 auf dem Substrat, welches die Gateleitung 212, die Gateelektrode 214 und den Gateanschluss 216 aufweist, mittels eines zweiten Maskenprozesses ausgebildet.
Die aktive Schicht 232 und die Struktur 230 aus dotiertem amorphem Silizium werden über der Gateelektrode 214 aufgebracht. Die Sourceelektrode 234 wird an die Datenleitung 244 angeschlossen, und die Drainelektrode 236 wird mit Abstand von der Sourceelektrode 234 über der Gateelektrode 214 angeordnet. Die Struktur 230 aus dotiertem amorphem Silizium wird zwischen der Sourceelektrode 234 und der Drainelektrode 236 freigelegt. Die Kondensatorelektrode 238 überlappt die Gateleitung 212, und die Gateanschlusspufferstruktur 242 bedeckt den Gateanschluss 216. Die Gateanschlusspufferstruktur 242 weist ein Loch 243 auf, welches entsprechend dem mittleren Abschnitt des Gateanschlusses 216 angeordnet ist. Schichten 222a, 222b und 222c aus amorphem Silizium und Schichten 223a, 223b und 223c aus dotiertem amorphem Silizium werden unter der Datenleitung 244 und dem Datenanschluss 240, der Kondensatorelektrode 238 bzw. der Gateanschlusspufferstruktur 242 angeordnet.
Der zweite Maskenprozess ist der gleiche Prozess wie in 7B bis 7E, 8B bis 8E und 9B bis 9E.
Als nächstes werden gemäß 12C, 13C und 14C eine Pixelelektrode 246, eine Datenpufferstruktur 245 und eine Datenanschlussstelle 248 auf dem Substrat 210, welches die Datenleitung 244, die Sourceelektrode 234, die Drainelektrode 236, die Kondensatorelektrode 238, den Datenanschluss 240 und die Gateanschlusspufferstruktur 242 hierauf aufweist, ausgebildet, indem ein transparentes leitfähiges Material abgeschieden und mittels eines dritten Maskenprozesses strukturiert wird. Die Pixelelektrode 246 wird in einem Pixelbereich P aufgebracht. Die Pixelelektrode 246 kontaktiert die Drainelektrode 236 und die Kondensatorelektrode 238 und bedeckt diese. Die Datenpufferstruktur 245 bedeckt die Datenleitung 244 und die Sourceelektrode 234, und die Datenanschlussstelle 248 bedeckt den Datenanschluss 240.
Anschließend wird die Struktur 230 aus dotiertem amorphem Silizium von 12B, welche zwischen der Sourceelektrode 234 und der Drainelektrode 236 freigelegt ist, entfernt. Folglich wird eine ohmsche Kontaktschicht 233 fertiggestellt, und die aktive Schicht 232 wird freigelegt. Zu diesem Zeitpunkt kann die aktive Schicht 232 partiell geätzt werden. Die freigelegte aktive Schicht 232 wird ein Kanal "ch" eines Dünnschichttransistors. Ebenso wird der Kanal "ch" vorzugsweise nach Ausbilden der Pixelelektrode 246 gebildet, da der Kanal "ch" während eines dritten Maskenprozesses beschädigt werden kann, wenn der Kanal "ch" vor der Pixelelektrode 246 ausgebildet wird.
Wie oben ausgeführt, kontaktiert die Pixelelektrode 246 die Kondensatorelektrode 238, und die Kondensatorelektrode 238 überlappt die Gateleitung 212, so dass ein Speicherkondensator C_S _T gebildet wird.
Wie in 12D, 13D und 14D dargestellt ist, wird eine Passivierungsschicht 250 auf der gesamten Oberfläche des Substrats 210, wo die Pixelelektrode 246, die Datenpufferstruktur 245 und die Datenanschlussstelle 248 ausgebildet sind, gebildet, indem ein isolierendes Material abgeschieden oder schichtweise aufgebracht wird. Das isolierende Material weist vorzugsweise Silizium auf und kann aus den Materialien Siliziumnitrid (SiNx) und Siliziumoxid (SiOx) ausgewählt werden.
Der Gateanschluss 216 und die Datenanschlussstelle können im Laufe des Anschlussöffnungsprozesses der ersten Ausführungsform geöffnet werden.
In der zweiten Ausführungsform gibt es, da der Gateanschluss 216 keine Schicht aus transparentem leitfähigen Material aufweist, keine transparente leitfähige Schicht zwischen dem Gateanschluss 216 und einem (nicht gezeigten) äußeren Schaltkreis, welcher später, nach dem Anschlussöffnungsprozess, an den Gateanschluss 216 angeschlossen wird.
Im allgemeinen wurden, da Anschlussabschnitte einer Flüssigkristallanzeigevorrichtung an den äußeren Schaltkreis mittels eines TAB-Verfahrens (TAB = „tape automatic bonding") angeschlossen werden, eine transparente leitfähige Schicht auf Gate- und Datenanschlüssen ausgebildet, um zu verhindern, dass die Anschlüsse bei Nachbehandlungsprozessen der Atmosphäre ausgesetzt werden, und um die Kontakteigenschaften zu Anschlüssen des äußeren Schaltkreises zu verbessern.
Ein COG-Verfahren (COG = „chip on glass" = "Chip auf Glas"), bei welchem es keine zusätzliche Schicht aus transparentem leitfähigen Material zwischen den Anschlüssen und dem äußeren Schaltkreis gibt, kann nicht verwendet werden, um die Anschlüsse und den äußeren Schaltkreis zu verbinden. Folglich kann der freigelegte Gateanschluss 216 nicht aus transparentem leitfähigen Material gebildet sein. Dies bedeutet, dass in dem Gateanschlussabschnitt der Gateanschluss 216, welcher aus einem undurchlässigen metallischen Material hergestellt ist, freigelegt wird und an den äußeren Schaltkreis angeschlossen wird. Anderseits ist in dem Datenanschlussabschnitt die Datenanschlussstelle 248, welche aus einem transparenten leitfähigen Material hergestellt ist, freigelegt und an den äußeren Schaltkreis angeschlossen.
15, 16, 17 und 18 zeigen ein Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Das Matrixsubstrat gemäß der dritten Ausführungsform besitzt den gleichen Aufbau wie in der ersten Ausführungsform, bis auf die Datenpufferstruktur auf der Datenleitung.
15 ist eine Draufsicht des Matrixsubstrats gemäß der dritten Ausführungsform der vorliegenden. Erfindung. In 15 kreuzen eine Gateleitung 312 und eine Datenleitung 344 einander, so dass sie einen Pixelbereich P definieren, und ein Dünnschichttransistor T, welcher eine Gateelektrode 314, eine aktive Schicht 332, eine Sourceelektrode 334 und eine Drainelektrode 336 aufweist, ist an der Kreuzungsstelle der Gateleitung 312 und der Datenleitung 344 ausgebildet. Eine Pixelelektrode 346 ist in dem Pixelbereich P ausgebildet und an die Drainelektrode 336 und eine Kondensatorelektrode 338 angeschlossen. Die Kondensatorelektrode 338 überlappt die Gateleitung 312. Ein Gateanschluss 316 ist an einem Ende der Gateleitung 312 ausgebildet, und ein Datenanschluss 340 ist an einem Ende der Datenleitung 344 ausgebildet. Eine Datenanschlussstelle 348 von inselförmiger Geometrie bedeckt den Datenanschluss 340. Eine Gateanschlusspufferstruktur 342, welche ein Loch 343 aufweist, dass entsprechend dem mittleren Abschnitt des Gateanschlusses 316 angeordnet ist, bedeckt den Gateanschluss 316.
16, 17 und 18 sind Querschnittsansichten entlang der Linien XVI-XVI', XVII-XVII' bzw. XVIII-XVIII' aus 15, und zeigen das Matrixsubstrat nach dem Anschlussöffnungsprozess von 10.
Wie in 16, 17 und 18 gezeigt ist, werden eine Pixelelektrode 346 und eine Datenanschlussstelle 348, welche aus einem transparenten leitfähigen Material hergestellt sind, auf dem Substrat 310 ausgebildet, welches die Datenleitung 344, die Sourceelektrode 334, die Drainelektrode 336, die Kondensatorelektrode 338, den Datenanschluss 340 und die Gateanschlusspufferstruktur 342 hierauf aufweist. Die Pixelelektrode 346 kontaktiert die Drainelektrode 336 und die Kondensatorelektrode 338 und bedeckt diese. Die Datenanschlussstelle 348 bedeckt den Datenanschluss 340.
In der dritten Ausführungsform gibt es keine transparente leitfähige Struktur auf der Datenleitung 344 und der Sourceelektrode 334.
19, 20A bis 20C, 21A bis 21C und 22A bis 22C zeigen ein Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Das Matrixsubstrat gemäß der vierten Ausführungsform besitzt denselben Aufbau wie in der ersten Ausführungsform, bis auf die Kondensatorelektrode über der Gateleitung.
19 ist eine Draufsicht des Matrixsubstrats gemäß der vierten Ausführungsform der vorliegenden Erfindung. Gemäß 19 kreuzen eine Gateleitung 412 und eine Datenleitung 444 einander, so dass sie einen Pixelbereich P definieren, und ein Dünnschichttransistor T, welcher eine Gateelektrode 414, eine aktive Schicht 432, eine Sourceelektrode 434 und eine Drainelektrode 436 aufweist, ist an der Kreuzungsstelle der Gateleitung 412 und der Datenleitung 444 ausgebildet. Die Gateelektrode 414 erstreckt sich von der Gateleitung 412, und die Sourceelektrode 434 erstreckt sich von der Datenleitung 444. Die Drainelektrode 436 ist mit Abstand von der Sourceelektrode über der Gateelektrode 414 angeordnet. Die aktive Schicht 432 ist zwischen der Sourceelektrode 434 und der Drainelektrode 436 freigelegt. Eine Pixelelektrode 446 ist in dem Pixelbereich P ausgebildet und an die Drainelektrode 436 angeschlossen. Die Pixelelektrode 446 überlappt die Gateleitung 412, so dass ein Speicherkondensator C_ST ausgebildet wird. Ein Gateanschluss 416 ist an einem Ende der Gateleitung 412 ausgebildet, und ein Datenanschluss 440 ist an einem Ende der Datenleitung 444 ausgebildet. Eine Gateanschlusspufferstruktur 442, welche ein Loch 443 aufweist, das entsprechend dem mittleren Abschnitt des Gateanschlusses 416 angeordnet ist, bedeckt den Gateanschluss 416. Eine Datenpufferstruktur 445, welche aus dem gleichen Material wie die Pixelelektrode 446 hergestellt ist, bedeckt die Datenleitung 444 und die Sourceelektrode 434. Die Datenanschlussstelle 448 bedeckt den Datenanschluss 440 und ist an die Datenpufferstruktur 445 angeschlossen.
20A bis 20C, 21A bis 21C und 22A bis 22C zeigen Querschnittsansichten zur Darstellung eines Verfahrens zum Herstellen der Matrixsubstratvorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung. 20A bis 20C entsprechen Querschnitten entlang der Linie XX-XX' von 19, 21A bis 21C entsprechen Querschnitten entlang der Linie XXI-XXI' von 19, und 22A bis 22C entsprechen Querschnitten entlang der Linie XXII-XXII' von 19.
Gemäß 20A, 21A und 22A werden eine Gateleitung 412, eine Gateelektrode 414 und ein Gateanschluss 416 auf einem Substrat 410 im Laufe eines ersten Maskenprozesses ausgebildet. Als nächstes werden eine Gateisolationsschicht 420, eine Schicht 422 aus amorphem Silizium, eine Schicht 423 aus dotiertem amorphem Silizium und eine metallische Schicht 424 aufeinanderfolgend auf dem Substrat 410 aufgebracht, welches die Gateleitung 412, die Gateelektrode 414 und den Gateanschluss 416 hierauf aufweist, und eine erste Photoresiststruktur 426a, eine zweite Photoresiststruktur 426b und eine dritte Photoresiststruktur 426c werden auf der metallischen Schicht 424 ausgebildet. Die erste Photoresiststruktur 426a ist der Gateelektrode 414 entsprechend angeordnet, die zweite Photoresiststruktur 426b ist dem Datenanschluss 440 entsprechend angeordnet, welcher später gebildet wird, und die dritte Photoresiststruktur 426c ist entsprechend dem Gateanschluss 416 angeordnet.
Obwohl es in den Abbildungen nicht gezeigt ist, werden die erste Photoresiststruktur 426a und die zweite Photoresiststruktur 426b aneinander angeschlossen. Dies bedeutet, dass die zweite Photoresiststruktur 426b an einem Ende der ersten Photoresiststruktur 426a angeordnet wird. Die erste Photoresiststruktur 426a bedeckt die Gateelektrode 414 und weist einen Abschnitt erster Dicke und einen Abschnitt zweiter Dicke auf, wobei der Abschnitt zweiter Dicke dünner als der Abschnitt erster Dicke ist und entsprechend dem mittleren Abschnitt der Gateelektrode 414 aufgrund der Beugungsbelichtung angeordnet ist. Die zweite Photoresiststruktur 426b und die dritte Photoresiststruktur 426c besitzen die gleiche Dicke wie der Abschnitt erster Dicke der ersten Photoresiststruktur 426a. Die dritte Photoresiststruktur 426c weist auch eine Öffnung 428a auf, welche entsprechend dem mittleren Abschnitt des Gateanschlusses 416 angeordnet ist.
Wie in 20B, 21B und 22B dargestellt ist, werden die metallische Schicht 424, die Schicht 423 aus dotiertem amorphem Silizium und die Schicht 422 aus amorphem Silizium von 20A, 21A und 22a geätzt, wobei die erste Photoresiststruktur 426a, die zweite Photoresiststruktur 426b und die dritte Photoresiststruktur 426c als Ätzmasken verwendet werden, und folglich werden eine Datenleitung 444, eine Source-/Drain-Struktur 431, ein Datenanschluss 440, eine Struktur 430 aus dotiertem amorphem Silizium, eine aktive Schicht 432 und eine Gateanschlusspufferstruktur 442 ausgebildet. Hierbei werden die metallische Schicht 424, die Schicht 423 aus dotiertem amorphem Silizium und die Schicht 422 aus amorphem Silizium über der Gateleitung 412 entfernt.
Zu diesem Zeitpunk existieren Schichten 422a und 422c aus amorphem Silizium und Schichten 423a und 423c aus dotiertem amorphem Silizium unter der Datenleitung 444, dem Datenanschluss 440 und der Gateanschlusspufferstruktur 442. Die Gateanschlusspufferstruktur 442 besitzt ein Loch 443 durch die Schicht 423c aus dotiertem amorphem Silizium und die Schicht 422c aus amorphem Silizium.
Source- und Drainelektroden werden im Verlauf des Prozesses gemäß 7D, 8D und 9D (oben beschrieben) ausgebildet, und die verbleibenden Photoresiststrukturen werden entfernt.
Die aktive Schicht 432, die Datenleitung 444, die Sourceelektrode 434, die Drainelektrode 436, der Datenanschluss 440 und die Gateanschlusspufferstruktur 442 werden im Laufe eines zweiten Maskenprozesses ausgebildet.
Wie in 20C, 21C und 22C dargestellt ist, werden eine Pixelelektrode 446, eine Datenpufferstruktur 445 und eine Datenanschlussstelle 448 auf dem Substrat 410 ausgebildet, welches die Datenleitung 444, die Sourceelektrode 434, die Drainelektrode 436, den Datenanschluss 440 und die Gateanschlusspufferstruktur 442 hierauf aufweist, indem ein transparentes leitfähiges Material abgeschieden wird und dieses im Laufe eines dritten Maskenprozesses strukturiert wird. Die Pixelelektrode 446 wird in einem Pixelbereich P angeordnet und kontaktiert die Drainelektrode 436. Die Pixelelektrode überlappt die Gateleitung 412, so dass ein Speicherkondensator C_ST ausgebildet wird. Die Datenpufferstruktur 445 bedeckt die Datenleitung 444 und die Sourceelektrode 434, und die Datenanschlussstelle 448 bedeckt den Datenanschluss 440. Die Datenanschlussstelle 448 wird an die Datenpufferstruktur 445 angeschlossen.
Als nächstes wird die Struktur 430 aus dotiertem amorphem Silizium von 20B, welche zwischen der Sourceelektrode und der Drainelektrode freigelegt ist, entfernt. Folglich wird eine ohmsche Kontaktschicht 433 fertiggestellt, und die aktive Schicht 432 wird freigelegt. Zu diesem Zeitpunkt kann die aktive Schicht 432 partiell geätzt werden. Die freigelegte aktive Schicht 432 wird ein Kanal eines Dünnschichttransistors T.
Obwohl es in den Abbildungen nicht gezeigt ist, wird eine Passivierungsschicht auf der gesamten Oberfläche des Substrats 410 ausgebildet, welches die Pixelelektrode 446, die Datenpufferstruktur 445 und die Datenanschlussstelle 448 hierauf aufweist.
Der Gateanschlussabschnitt und der Datenanschlussabschnitt werden im Laufe des Anschlussöffnungsprozesses von 10 freigelegt, nachdem ein Flüssigkristallpaneel ausgebildet wurde, wobei die Gateisolationsschicht 420 auf der Gateelektrode 416 ebenfalls entfernt wird, wodurch eine zweite Schicht 416b der Gateelektrode 416 freigelegt wird.
23A bis 23F, 24A bis 24F und 25A bis 25F stellen ein Verfahren zum Herstellen eines Matrixsubstrats gemäß einer fünften Ausführungsform der vorliegenden Erfindung dar.
Gemäß 23A, 24A und 25A werden eine Gateleitung 512, eine Gateelektrode 514 und ein Gateanschluss 516 auf einem Substrat 510 ausgebildet, indem eine erste metallische Schicht abgeschieden wird und diese im Laufe eines ersten Maskenprozesses strukturiert wird. Die erste metallische Schicht weist einen Doppelschichtaufbau auf. Eine untere Schicht der ersten metallischen Schicht wird aus einem Material gebildet, welches einen relativ niedrigen Widerstand aufweist, und eine obere Schicht der ersten metallischen Schicht wird aus einem transparenten leitfähigen Material gebildet.
Wie in 23B, 24B und 25B dargestellt ist, werden eine Gateisolationsschicht 520, eine Schicht 522 aus amorphem Silizium, eine Schicht 523 aus dotiertem amorphem Silizium und eine zweite metallische Schicht 524 aufeinanderfolgend auf dem Substrat 510 aufgebracht, welches die Gateleitung 512, die Gateelektrode 514 und den Gateanschluss 516 hierauf aufweist. Als nächstes werden eine erste Photoresiststruktur 526a, eine zweite Photoresiststruktur 526b, eine dritte Photoresiststruktur 526c und eine vierte Photoresiststruktur 526d auf der zweiten metallischen Schicht 524 ausgebildet, indem eine Photoresistschicht schichtweise aufgebracht wird und die Photoresiststruktur im Laufe eines zweiten Maskenprozesses freigelegt und entwickelt wird. Die erste Photoresiststruktur 526a ist entsprechend der Gateelektrode 514 angeordnet, die zweite Photoresiststruktur 526b ist entsprechend der Gateleitung 512 angeordnet, die dritte Photoresiststruktur 526c ist entsprechend einem Datenanschluss angeordnet, welcher später gebildet werden wird, und die vierte Photoresiststruktur 526d ist entsprechend dem Gateanschluss 516 angeordnet. Obwohl es in den Abbildungen nicht gezeigt ist, werden die erste Photoresiststruktur 526a und die dritte Photoresiststruktur 526c aneinander angeschlossen. Dies bedeutet, dass die dritte Photoresiststruktur 526c an einem Ende der ersten Photoresiststruktur 526a angeordnet wird. Die erste Photoresiststruktur 526a, die zweite Photoresiststruktur 526b, die dritte Photoresiststruktur 526c und die vierte Photoresiststruktur 526d weisen die gleiche Dicke auf. Die vierte Photoresiststruktur 526d weist eine Öffnung 528 auf, welche entsprechend dem mittleren Abschnitt des Gateanschlusses 516 angeordnet ist.
Wie in 23C, 24C und 25C gezeigt ist, werden die zweite metallische Schicht 524, die Schicht 523 aus dotiertem amorphem Silizium und die Schicht 522 aus amorphem Silizium von 23B, 24B und 25B unter Verwendung der ersten Photoresiststruktur 526a, der zweiten Photoresiststruktur 526b, der dritten Photoresiststruktur 526c und der vierten Photoresiststruktur 526d von 23B, 24B und 25B als Ätzmasken geätzt, und folglich werden eine Datenleitung 544, eine Source-/Drainstruktur 531, eine Kondensatorelektrode 538, ein Datenanschluss 540, eine Struktur 530 aus dotiertem amorphem Silizium, eine aktive Schicht 532 und eine erste Gateanschlusspufferstruktur 542 ausgebildet. Hierbei existieren Schichten 522a, 522b und 522c aus amorphem Silizium und Schichten 523a, 523b und 523c aus dotiertem amorphem Silizium unter der Datenleitung 544 und dem Datenanschluss 540, der Kondensatorelektrode 538 und der ersten Gateanschlusspufferstruktur 542. Die erste Gateanschlusspufferstruktur 542 weist ein Loch 543 auf, welches entsprechend dem mittleren Abschnitt des Gateanschlusses 516 angeordnet ist.
Als nächstes werden die erste Photoresiststruktur 526a, die zweite Photoresiststruktur 526b, die dritte Photoresiststruktur 526c und die vierte Photoresiststruktur 526d von 23B, 24B und 25B entfernt, und eine Pixelelektrode 546, eine Datenpufferstruktur 545, eine Datenanschlussstelle 548 und eine zweite Gateanschlusspufferstruktur 551 werden ausgebildet, indem ein transparentes leitfähiges Material abgeschieden wird und dieses im Laufe eines dritten Maskenprozesses strukturiert wird. Die Pixelelektrode 546 wird in einem Pixelbereich P angeordnet.
Wie in 23D, 24D und 25D dargestellt ist, wird die Source-/Drain-Struktur 531 aus 23C unter Verwendung der Datenpufferstruktur 545 und der Pixelelektrode 546 als Ätzmaske entfernt, wodurch eine Sourceelektrode 534 und eine Drainelektrode 536 ausgebildet werden und die Struktur 530 aus dotiertem amorphem Silizium freigelegt wird.
Als nächstes wird, wie in 23E, 24E und 25E dargestellt ist, die Struktur 530 aus dotiertem amorphem Silizium aus 23D unter Verwendung der Sourceelektrode 534 und der Drainelektrode 536 als Ätzmaske entfernt. Folglich wird eine ohmsche Kontaktschicht 533 fertiggestellt, und die aktive Schicht 532 wird freigelegt. Zu diesem Zeitpunkt kann die aktive Schicht 532 partiell geätzt werden. Die freigelegte aktive Schicht 532 wird ein Kanal "ch" eines Dünnschichttransistors T.
Die Pixelelektrode 546 kontaktiert die Drainelektrode 536 und die Kondensatorelektrode 538. Die Gateelektrode 514, die aktive Schicht 532, die Sourceelektrode 534 und die Drainelektrode 536 bilden den Dünnschichttransistor T. Die Kondensatorelektrode 538 überlappt die Gateleitung 512, so dass ein Speicherkondensator C_ST ausgebildet wird. Die Datenpufferstruktur 545 bedeckt die Datenleitung 544 und die Sourceelektrode 534, und die Datenanschlussstelle 548 bedeckt den Datenanschluss 540. Die Datenanschlussstelle 548 ist an die Datenpufferstruktur 545 angeschlossen.
Wie in 23F, 24F und 25F gezeigt ist, wird eine Passivierungsschicht 550 auf der gesamten Oberfläche des Substrats 510 ausgebildet, welches den Dünnschichttransistor T, die Pixelelektrode 546, den Speicherkondensator C_ST und die Datenanschlussstelle 548 hierauf aufweist, indem ein isolierendes Material abgeschieden oder schichtweise aufgebracht wird.
Als nächstes werden der Gateanschlussabschnitt und der Datenanschlussabschnitt im Laufe des Anschlussöffnungsprozesses von 10 nach dem Bilden eines Flüssigkristallpaneels freigelegt. Daher werden die Datenanschlussstelle 548 und der Gateanschluss 516 freigelegt.
26A bis 26C, 27A bis 27C und 28A bis 28C stellen ein Verfahren zur Herstellung eines Matrixsubstrats gemäß einer sechsten Ausführungsform der vorliegenden Erfindung dar.
Wie in 26A, 27A und 28A gezeigt ist, werden eine Gateleitung 612, eine Gateelektrode 614 und ein Gateanschluss 616 auf einem Substrat 610 ausgebildet, indem eine erste metallische Schicht abgeschieden und diese im Laufe eines ersten Maskenprozesses strukturiert wird. Als nächstes werden eine Gateisolationsschicht 620, eine Schicht aus amorphem Silizium, eine Schicht aus dotiertem amorphem Silizium und eine zweite metallische Schicht aufeinanderfolgend auf dem Substrat 610 aufgebracht, und eine erste Photoresiststruktur 626a, eine zweite Photoresiststruktur 626b und eine dritte Photoresiststruktur 626c werden auf der zweiten metallischen Schicht ausgebildet, indem eine Photoresistschicht schichtweise aufgebracht wird und die Photoresistschicht im Laufe eines zweiten Maskenprozesses freigelegt und entwickelt wird. Die erste Photoresiststruktur 626a wird entsprechend der Gateelektrode 614 angeordnet, die zweite Photoresiststruktur 626b wird entsprechend einem Datenanschluss angeordnet, welcher später gebildet werden wird, und die dritte Photoresiststruktur 626c wird entsprechend dem Gateanschluss 616 angeordnet. Obwohl es in den Abbildungen nicht gezeigt ist, werden die erste Photoresiststruktur 626a und die zweite Photoresiststruktur 626b aneinander angeschlossen. Dies bedeutet, dass die zweite Photoresiststruktur 626b an einem Ende der ersten Photoresiststruktur 626a angeordnet wird. Die erste Photoresiststruktur 626a, die zweite Photoresiststruktur 626b und die dritte Photoresiststruktur 626c besitzen die gleiche Dicke. Die dritte Photoresiststruktur 626c weist eine Öffnung auf, welche entsprechend dem mittleren Abschnitt des Gateanschlusses 616 angeordnet ist.
Als nächstes werden die zweite metallische Schicht, die Schicht aus dotiertem amorphem Silizium und die Schicht aus amorphem Silizium unter Verwendung der ersten Photoresiststruktur 626a, der zweiten Photoresiststruktur 626b und der dritten Photoresiststruktur 626c als Ätzmasken geätzt, und folglich werden eine Datenleitung 644, eine Source-/Drain-Struktur 631, ein Datenanschluss 640, eine Struktur 630 aus dotiertem amorphem Silizium, eine aktive Schicht 632 und eine erste Gateanschlusspufferstruktur 642 ausgebildet. Hierbei existieren Schichten 622a und 622c aus amorphem Silizium und Schichten 623a und 623c aus dotiertem amorphem Silizium unter der Datenleitung 644 und dem Datenanschluss 540 bzw. der ersten Gateanschlusspufferstruktur 642. Die erste Gateanschlusspufferstruktur 642 weist ein Loch 643 auf, welches entsprechend dem mittleren Abschnitt des Gateanschlusses 616 angeordnet ist.
Wie in 26B, 27B und 28B dargestellt ist, werden die erste Photoresiststruktur 626a, die zweite Photoresiststruktur 626b und die dritte Photoresiststruktur 626c von 26A, 27A und 28A entfernt, und eine Pixelelektrode 646, eine Datenpufferstruktur 645, eine Datenanschlussstelle 648 und eine zweite Gateanschlusspufferstruktur 651 werden ausgebildet, indem ein transparentes leitfähiges Material abgeschieden und dieses im Laufe eines dritten Maskenprozesses strukturiert wird. Anschließend wird die Source-/Drain-Struktur 631 von 26A unter Verwendung der Datenpufferstruktur 645 und der Pixelelektrode 646 als Ätzmaske strukturiert, wodurch eine Sourceelektrode 634 und eine Drainelektrode 636 ausgebildet werden und die Struktur 630 aus dotiertem amorphem Silizium freigelegt wird.
Wie in 26C, 27C und 28C dargestellt ist, wird die Struktur 630 aus dotiertem amorphem Silizium von 26B unter Verwendung der Sourceelektrode 634 und der Drainelektrode 636 als Ätzmaske geätzt. Als nächstes wird eine Passivierungsschicht 650 auf der gesamten Oberfläche des Substrats 610 ausgebildet, welches einen Dünnschichttransistor T, die Pixelelektrode 646, einen Speicherkondensator C_ST und die Datenanschlussstelle 648 hierauf aufweist, indem ein isolierendes Material abgeschieden oder schichtweise aufgebracht wird, wobei der Speicherkondensator C_ST die Pixelelektrode 646 und die Gateleitung 612 aufweist.
Das Matrixsubstrat gemäß der sechsten Ausführungsform wird den Anschlussöffnungsprozess nach Aneinanderfügung mit einem Farbfiltersubstrat durchlaufen.
29A bis 29F, 30A bis 30F und 31A bis 31F zeigen ein Verfahren zum Herstellen eines Matrixsubstrats gemäß einer siebten Ausführungsform der vorliegenden Erfindung.
Gemäß 29A, 30A und 31A werden eine Gateleitung 712, eine Gateelektrode 714 und ein Gateanschluss 716 auf einem Substrat 710 ausgebildet, indem eine erste metallische Schicht abgeschieden und im Laufe eines ersten Maskenprozesses strukturiert wird. Die erste metallische Schicht kann eine Einfachschicht mit einem relativ niedrigen Widerstand sein.
Wie in 29B, 30B und 31B dargestellt ist, werden eine Gateisolationsschicht 720, eine Schicht 722 aus amorphem Silizium, eine Schicht 723 aus dotiertem amorphem Silizium und eine zweite metallische Schicht 724 aufeinanderfolgend auf dem Substrat 710 aufgebracht, welches die Gateleitung 712, die Gateelektrode 714 und den Gateanschluss 716 hierauf aufweist. Als nächstes werden die erste Photoresiststruktur 726a, die zweite Photoresiststruktur 726b, die dritte Photoresiststruktur 726c und die vierte Photoresiststruktur 726d ausgebildet, indem eine Photoresistschicht schichtweise aufgebracht wird und die Photoresistschicht im Laufe eines zweiten Maskenprozesses freigelegt und entwickelt wird. Die erste Photoresiststruktur 726a wird entsprechend der Gateelektrode 714 angeordnet, die zweite Photoresiststruktur 726b wird entsprechend der Gateleitung 714 angeordnet, die dritte Photoresiststruktur 726c wird entsprechend einem Datenanschluss angeordnet, welcher später gebildet werden wird, und die vierte Photoresiststruktur 726d wird entsprechend der dem Gateanschluss 716 angeordnet. Obwohl es in den Figuren nicht gezeigt ist, werden die erste Photoresiststruktur 726a und die dritte Photoresiststruktur 726c aneinander angeschlossen. Dies bedeutet, dass die dritte Photoresiststruktur 726c an einem Ende der ersten Photoresiststruktur 726a angeordnet wird. Die erste Photoresiststruktur 726a, die zweite Photoresiststruktur 726b, die dritte Photoresiststruktur 726c und die vierte Photoresiststruktur 726d weisen die gleiche Dicke auf. Die vierte Photoresiststruktur 726d weist eine Öffnung 728 auf, welche entsprechend dem mittleren Abschnitt des Gateanschlusses 716 angeordnet ist.
Wie in 29C, 30C und 31C gezeigt ist, werden die zweite metallische Schicht 724, die Schicht 723 aus dotiertem amorphem Silizium und die Schicht 722 aus amorphem Silizium von 29B, 30B und 31B unter Verwendung der ersten Photoresiststruktur 726a, der zweiten Photoresiststruktur 726b, der dritten Photoresiststruktur 726c und der vierten Photoresiststruktur 726d als Ätzmasken geätzt, und folglich werden eine Datenleitung 744, eine Source-/Drain-Struktur 731, eine Kondensatorelektrode 738, ein Datenanschluss 740, eine Struktur 730 aus dotiertem amorphem Silizium, eine aktive Schicht 732 und eine Gateanschlusspufferstruktur 742 ausgebildet. Hierbei existieren Schichten 722a, 722b und 722c aus amorphem Silizium und Schichten 723a, 723b und 723c aus dotiertem amorphem Silizium unter der Datenleitung 744 und dem Datenanschluss 740, der Kondensatorelektrode 738 und der ersten Gateanschlusspufferstruktur 742. Zu diesem Zeitpunkt wird die Gateisolationsschicht 720 ebenfalls geätzt und der Gateanschluss 716 wird von einem Kontaktloch 743 freigelegt, welches in der Gateanschlusspufferstruktur 742, der Schicht 723c aus dotiertem amorphem Silizium, der Schicht 722c aus amorphem Silizium und der Gateisolationsschicht 720 ausgebildet ist.
Als nächstes werden, wie in 29D, 30D und 31D dargestellt ist, die erste Photoresiststruktur 726a, die zweite Photoresiststruktur 726b, die dritte Photoresiststruktur 726c und die vierte Photoresiststruktur 726d von 29C, 30C und 31C entfernt, und eine Pixelelektrode 746, eine Datenpufferstruktur 745, eine Datenanschlussstelle 748 und eine Gateanschlussstelle 752 werden ausgebildet, indem ein transparentes leitfähiges Material abgeschieden wird und dieses im Laufe eines dritten Maskenprozesses strukturiert wird. Die Pixelelektrode 746 wird in einem Pixelbereich P angeordnet.
Wie in 29E, 30E und 31E dargestellt ist, werden die Source-/Drain-Struktur 731 und die Struktur 730 aus dotiertem amorphem Silizium von 29D entfernt, indem die Datenpufferstruktur 745 und die Pixelelektrode 746 als Ätzmaske verwendet werden, wodurch eine Sourceelektrode 734, eine Drainelektrode 736 und eine ohmsche Kontaktschicht 733 ausgebildet werden und die aktive Schicht 732 freigelegt wird. Zu diesem Zeitpunkt kann die aktive Schicht 732 partiell entfernt werden. Die freigelegte aktive Schicht 732 wird ein Kanal "ch" eines Dünnschichttransistors T.
Die Pixelelektrode 746 kontaktiert die Drainelektrode 736 und die Kondensatorelektrode 738 und bedeckt diese. Die Gateelektrode 714, die aktive Schicht 732, die Sourceelektrode 734 und die Drainelektrode 736 bilden den Dünnschichttransistor T. Die Kondensatorelektrode 738 überlappt die Gateleitung 712, so dass ein Speicherkondensator C_ST ausgebildet wird. Die Datenpufferstruktur 745 bedeckt die Datenleitung 744 und die Sourceelektrode 734, und die Datenanschlussstelle 748 bedeckt den Datenanschluss 740. Die Datenanschlussstelle 748 wird an die Datenpufferstruktur 745 angeschlossen. Zusätzlich wird die Gateanschlussstelle 752 an den Gateanschluss 716 durch das Kontaktloch 743 angeschlossen.
Wie in 29F, 30F und 31F gezeigt ist, wird eine Passivierungsschicht 750 auf der gesamten Oberfläche des Substrats 710 ausgebildet, welches den Dünnschichttransistor T, die Pixelelektrode 746, den Speicherkondensator C_ST, die Datenanschlussstelle 748 und die Gateanschlussstelle 752 hierauf aufweist, indem ein isolierendes Material abgeschieden oder schichtweise aufgebracht wird.
Als nächstes werden der Gateanschlussabschnitt und der Datenanschlussabschnitt im Laufe des Anschlussöffnungsprozesses von 10 nach dem Ausbilden eines Flüssigkristallpaneels freigelegt. Zu diesem Zeitpunkt braucht nur die Passivierungsschicht 750 in dem Gateanschlussabschnitt und dem Datenanschlussabschnitt entfernt zu werden, und folglich können die Datenanschlussstelle 748 und die Gateanschlussstelle 752 freigelegt sein.
32A bis 32G, 33A bis 33G und 34A bis 34G stellen ein Verfahren zum Herstellen eines Matrixsubstrats gemäß einer achten Ausführungsform der vorliegenden Erfindung dar.
Wie in 32A, 33A und 34A gezeigt ist, werden eine Gateleitung 812, eine Gateelektrode 814 und ein Gateanschluss 816 auf einem Substrat 810 ausgebildet, indem eine erste metallische Schicht abgeschieden und im Laufe eines ersten Maskenprozesses strukturiert wird. Die erste metallische Schicht kann eine Einfachschicht mit einem relativ geringen Widerstand sein. Eine Gateisolationsschicht 820, eine Schicht 822 aus amorphem Silizium, eine Schicht 823 aus dotiertem amorphem Silizium und eine zweite metallische Schicht 824 werden aufeinanderfolgend auf dem Substrat 810 aufgebracht, welches die Gateleitung 812, die Gateelektrode 814 und den Gateanschluss 816 hierauf aufweist. Als nächstes wird eine Photoresistschicht auf der zweiten metallischen Schicht 824 schichtweise aufgebracht, und die Photoresistschicht wird im Laufe eines zweiten Maskenprozesses belichtet und entwickelt, wodurch eine erste Photoresiststruktur 826a, eine zweite Photoresiststruktur 826b, eine dritte Photoresiststruktur 826c und eine vierte Photoresiststruktur 826d ausgebildet werden.
Die erste Photoresiststruktur 826a wird entsprechend der Gateelektrode 814 angeordnet, die zweite Photoresiststruktur 826b wird entsprechend der Gateleitung 814 angeordnet, die dritte Photoresiststruktur 826c wird entsprechend einem Datenanschluss angeordnet, welcher später gebildet werden wird, und die vierte Photoresiststruktur 826d wird entsprechend einem Gateanschluss 816 angeordnet. Obwohl es in den Abbildungen nicht gezeigt ist, werden die erste Photoresiststruktur 826a und die dritte Photoresiststruktur 826c aneinander angeschlossen. Dies bedeutet, dass die dritte Photoresiststruktur 826c an einem Ende der ersten Photoresiststruktur 826a angeordnet wird. Die erste Photoresiststruktur 826a bedeckt die Gateelektrode 814 und weist einen Bereich erster Dicke und einen Bereich zweiter Dicke auf, wobei der Bereich zweiter Dicke dünner als der Bereich erster Dicke ist und entsprechend dem mittleren Abschnitt der Gateelektrode 814 aufgrund einer Beugungsbelichtung angeordnet ist. Die zweite Photoresiststruktur 826b, die dritte Photoresiststruktur 826c und die vierte Photoresiststruktur 826d besitzen die gleiche Dicke wie der Bereich erster Dicke der ersten Photoresiststruktur 826a. Die vierte Photoresiststruktur 826d weist auch eine Öffnung 828 auf, welche entsprechend dem mittleren Abschnitt des Gateanschlusses 816 angeordnet ist.
Bei der Beugungsbelichtung wird eine Halbtonmaske oder eine Schlitzmaske verwendet, und folglich wird ein erwartungsgemäßer Abschnitt der Photoresiststruktur selektiv dünner als andere Abschnitte ohne einen zusätzlichen Maskenprozess ausgebildet.
Wie in 32B, 33B und 34B dargestellt ist, werden die zweite metallische Schicht 824, die Schicht 823 aus dotiertem amorphem Silizium und die Schicht 822 aus amorphem Silizium unter Verwendung der ersten Photoresiststruktur 826a, der zweiten Photoresiststruktur 826b, der dritten Photoresiststruktur 826c und der vierten Photoresiststruktur 826d als Ätzmaske strukturiert, und folglich werden eine Datenleitung 844, eine Source-/Drain-Struktur 831, eine Kondensatorelektrode 838, ein Datenanschluss 840, eine Struktur 830 aus dotiertem amorphem Silizium, eine aktive Schicht 832 und eine Gateanschlusspufferstruktur 842 ausgebildet. Hierbei existieren Schichten 822a, 822b und 822c aus amorphem Silizium und Schichten 823a, 823b und 823c aus dotiertem amorphem Silizium unter der Datenleitung 844 und dem Datenanschluss 840, der Kondensatorelektrode 838 und der Gateanschlusspufferstruktur 842.
Zu diesem Zeitpunkt wird auch die Gateisolationsschicht 820 geätzt, und der Gateanschluss 816 wird von einem Kontaktloch 843 freigelegt, welches in der Gateanschlusspufferstruktur 842, der Schicht 823c aus dotiertem amorphem Silizium, der Schicht 822c aus amorphem Silizium und der Gateisolationsschicht 820 ausgebildet ist.
Wie in 32C, 33C und 34C dargestellt ist, wird der Abschnitt zweiter Dicke d1 der ersten Photoresiststruktur 826a von 32B im Laufe eines Veraschungsprozesses entfernt, und folglich wird der mittlere Abschnitt der Source-/Drain-Struktur 831 von 32C freigelegt. Zu diesem Zeitpunkt werden auch die erste Photoresiststruktur 826a, die zweite Photoresiststruktur 826b, die dritte Photoresiststruktur 826c und die vierte Photoresiststruktur 826d mit der ersten Dicke partiell entfernt, und die erste Photoresiststruktur 826a, die zweite Photoresiststruktur 826b, die dritte Photoresiststruktur 826c und die vierte Photoresiststruktur 826d werden verdünnt.
Als nächstes wird, wie in 32D, 33D und 34D dargestellt ist, die freigelegte Source-/Drain-Struktur 831 von 32C entfernt, wodurch eine Sourceelektrode 834 und eine Drainelektrode 836 gebildet wird und die Struktur 830 aus dotiertem amorphem Silizium freigelegt wird.
Der Datenanschluss 840 wird an einem Ende der Datenleitung 844 angeordnet. Die Sourceelektrode 834 wird an die Datenleitung 844 angeschlossen, und die Drainelektrode 836 wird mit Abstand von der Sourceelektrode 834 über der Gateelektrode 814 angeordnet. Die Kondensatorelektrode 838 überlappt die Gateleitung 812.
Wie in 32E, 33E und 34E gezeigt ist, werden die verbleibenden Photoresiststrukturen 826a, 826b, 826c und 826d entfernt, und eine Pixelelektrode 846, eine Datenpufferstruktur 845, eine Datenanschlussstelle 848 und eine Gateanschlussstelle 852 werden auf dem Substrat 810 ausgebildet, welches die Datenleitung 844, die Sourceelektrode 834, die Drainelektrode 836, die Kondensatorelektrode 838, den Datenanschluss 840 und die Gatenanschlusspufferstruktur 842 hierauf aufweist, indem ein transparentes leitfähiges Material abgeschieden wird und dieses im Laufe eines dritten Maskenprozesses strukturiert wird. Die Pixelelektrode 846 kontaktiert die Drainelektrode 836 und die Kondensatorelektrode 838 und bedeckt diese. Die Datenpufferstruktur 845 bedeckt die Datenleitung 844 und die Sourceelektrode 834, und die Datenanschlussstelle 848 bedeckt den Datenanschluss 840. Die Datenanschlussstelle 848 wird an die Datenpufferstruktur 845 angeschlossen. Die Gateanschlussstelle 852 wird an den Gateanschluss 816 durch das Kontaktloch 843 angeschlossen.
Wie in 32F, 33F und 34F dargestellt ist, wird die Struktur 830 aus dotiertem amorphem Silizium von 32E, welche zwischen der Sourceelektrode 834 und der Drainelektrode 836 freigelegt ist, entfernt. Folglich wird eine ohmsche Kontaktschicht 833 fertiggestellt, und die aktive Schicht 832 wird freigelegt. Zu diesem Zeitpunkt kann die aktive Schicht 832 partiell geätzt werden. Die freigelegte aktive Schicht 832 wird ein Kanal "ch" eines Dünnschichttransistors T. Wie oben ausgeführt wurde, kontaktiert die Pixelelektrode 846 die Kondensatorelektrode 838, und die Kondensatorelektrode 838 überlappt die Gateleitung 812, so dass ein Speicherkondensator C_ST ausgebildet wird.
Als nächstes wird, wie in 32G, 33G und 34G dargestellt ist, eine Passivierungsschicht 850 auf der gesamten Oberfläche des Substrats 810 ausgebildet, welches den Dünnschichttransistor T, die Pixelelektrode 846, den Speicherkondensator C_ST, die Datenanschlussstelle 848 und die Gateanschlussstelle 852 hierauf aufweist, indem ein isolierendes Material abgeschieden oder schichtweise aufgebracht wird.
Der Gateanschlussabschnitt und der Datenanschlussabschnitt können im Laufe des Anschlussöffnungsprozesses von 10 nach dem Ausbilden eines Flüssigkristallpaneels freigelegt werden. Zu diesem Zeitpunkt braucht nur die Passivierungsschicht 50 in dem Gateanschlussabschnitt und dem Datenanschlussabschnitt entfernt zu werden, und folglich können die Datenanschlussstelle 848 und die Gateanschlussstelle 852 freigelegt werden.
Das Matrixsubstrat gemäß der vorliegenden Erfindung wird unter Verwendung von drei Masken hergestellt. Daher werden bei dem Verfahren zur Herstellung des Matrixsubstrats gemäß der vorliegenden Erfindung die Anzahl der Prozesse und die Kosten verringert, und die Produktivität wird vergrößert.
Es versteht sich für den Fachmann, dass diverse Modifikationen und Variationen bei der Herstellung und der Anwendung der vorliegenden Erfindung durchgeführt werden können, ohne von dem Grundgedanken oder der Reichweite der Erfindung abzuweichen. Folglich deckt die vorliegende Erfindung Modifikationen und Variationen der Erfindung ab, solange diese innerhalb der Reichweite der beigefügten Ansprüche und ihren Äquivalenten liegen.

Claims

Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung, wobei das Verfahren folgende Schritte aufweist: Ausbilden einer Gateleitung, eines Gateanschlusses und einer Gateelektrode auf einem ersten Substrat im Laufe eines ersten Maskenprozesses; Ausbilden einer Datenleitung, eines Datenanschlusses, einer Sourceelektrode, einer Drainelektrode und einer aktiven Schicht auf dem ersten Substrat, welches die Gateleitung, den Gateanschluss und die Gateelektrode aufweist, im Laufe eines zweiten Maskenprozesses; Ausbilden einer Pixelelektrode und einer Datenanschlussstelle auf dem ersten Substrat, welches die Datenleitung, den Datenanschluss, die Sourceelektrode und die Drainelektrode aufweist, im Laufe eines dritten Maskenprozesses; Ausbilden einer Passivierungsschicht auf der gesamten Oberfläche des ersten Substrats, welches die Pixelelektrode und die Datenanschlussstelle aufweist; Aneinanderfügen des ersten Substrats, welches die Passivierungsschicht aufweist, mit einem zweiten Substrat, wobei ein Gateanschlussabschnitt, welcher den Gateanschluss aufweist, und ein Datenanschlussabschnitt, welcher den Datenanschluss aufweist, von dem zweiten Substrat freigelegt werden; Zuführen eines Flüssigkristallmaterials in eine Lücke zwischen dem ersten Substrat und dem zweiten Substrat; und Entfernen der Passivierungsschicht in dem Gateanschlussabschnitt und dem Datenanschlussabschnitt, welche von dem zweiten Substrat freigelegt sind.
Verfahren nach Anspruch 1, wobei das Zuführen von Flüssigkristallmaterial ein Einspritzen des Flüssigkristallmaterials aufweist.
Verfahren nach Anspruch 1, wobei das Zuführen von Flüssigkristallmaterial ein Aufbringen des Flüssigkristallmaterials aufweist.
Verfahren nach einem der Ansprüche 1 bis 3, wobei das Entfernen der Passivierungsschicht in dem Gateanschlussabschnitt und dem Datenanschlussabschnitt ein Eintauchen der Flüssigkristallanzeigevorrichtung in ein Ätzmittel aufweist.
Verfahren nach Anspruch 4, wobei die Passivierungsschicht entweder aus Siliziumnitrid oder Siliziumoxid hergestellt ist.
Verfahren nach Anspruch 5, wobei das Ätzmittel Flusssäure (HF) aufweist.
Verfahren nach einem der Ansprüche 1 bis 6, wobei der zweite Maskenprozess folgende Schritte aufweist: Ausbilden einer Gateisolationsschicht auf dem ersten Substrat, welches die Gateleitung, die Gateelektrode und den Gateanschluss aufweist; Aufbringen einer Schicht aus amorphem Silizium, einer Schicht aus dotiertem amorphem Silizium und einer metallischen Schicht über der Gateisolationsschicht; Bereitstellen einer Photoresiststruktur, welche einen Abschnitt erster Dicke und einen Abschnitt zweiter Dicke aufweist, über der zweiten metallischen Schicht, wobei die zweite Dicke kleiner als die erste Dicke ist; Selektives Entfernen von Abschnitten der metallischen Schicht, der Schicht aus dotiertem amorphem Silizium und der Schicht aus amorphem Silizium entsprechend der Photoresiststruktur; Entfernen eines Abschnitts der Photoresiststruktur, welcher die zweite Dicke aufweist; Selektives Ätzen der metallischen Schicht, welche mittels Entfernens des Abschnitts der Photoresiststruktur, welcher die zweite Dicke aufweist, freigelegt wurde; und Entfernen der verbleibenden Photoresiststruktur.
Verfahren nach Anspruch 7, wobei der dritte Maskenprozess ein selektives Ätzen der Schicht aus dotiertem amorphem Silizium aufweist, welche mittels des selektiven Ätzens der metallischen Schicht freigelegt wird, die durch Entfernen der Photoresiststruktur, welche die zweite Dicke aufweist, freigelegt wurde.
Verfahren nach Anspruch 7 oder 8, wobei der zweite Maskenprozess ferner ein selektives Entfernen der Gateisolationsschicht aufweist.
Verfahren nach einem der Ansprüche 1 bis 9, wobei der dritte Maskenprozess ein Ausbilden einer Datenpufferstruktur aufweist, welche die Datenleitung und die Sourceelektrode bedeckt.
Verfahren nach einem der Ansprüche 1 bis 10, wobei die Gateleitung, die Gateelektrode und der Gateanschluss Aluminium aufweisen.
Verfahren nach Anspruch 11, wobei die Gateleitung, die Gateelektrode und der Gateanschluss ferner eine Schicht aus transparentem leitfähigem Material aufweisen.
Verfahren nach einem der Ansprüche 1 bis 12, wobei eine Schicht aus amorphem Silizium und eine Schicht aus dotiertem amorphem Silizium unter der Datenleitung und dem Datenanschluss ausgebildet werden.
Verfahren nach einem der Ansprüche 1 bis 13, wobei der zweite Maskenprozess ein Ausbilden einer Kondensatorelektrode über der Gateleitung aufweist.
Verfahren nach Anspruch 14, wobei die Pixelelektrode die Kondensatorelektrode kontaktiert, wodurch die Kondensatorelektrode einen Speicherkondensator mit der Gateleitung bildet.
Verfahren nach Anspruch 14 oder 15, wobei eine Schicht aus amorphem Silizium und eine Schicht aus dotiertem amorphem Silizium unter der Kondensatorelektrode gebildet werden.
Verfahren nach einem der Ansprüche 1 bis 16, wobei der zweite Maskenprozess ferner ein Ausbilden einer Gateanschlusspufferstruktur über dem Gateanschluss aufweist, wobei die Gateanschlusspufferstruktur ein Loch aufweist, welches entsprechend einem mittleren Abschnitt des Gateanschlusses angeordnet ist.
Verfahren nach Anspruch 17, wobei eine Schicht aus amorphem Silizium und eine Schicht aus dotiertem amorphem Silizium unter der Gateanschlusspufferstruktur ausgebildet werden.
Verfahren nach Anspruch 17 oder 18, wobei der dritte Maskenprozess ferner ein Ausbilden einer Gateanschlussstelle aufweist, welche an den Gateanschluss durch das Loch angeschlossen wird, welches entsprechend dem mittleren Abschnitt des Gateanschlusses angeordnet ist.
Verfahren nach einem der Ansprüche 1 bis 19, wobei im zweiten Maskenprozess eine Schlitzmaske verwendet wird.
Verfahren nach einem der Ansprüche 1 bis 19, wobei im zweiten Maskenprozess eine Halbtonmaske verwendet wird.
Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung, wobei das Verfahren folgende Schritte aufweist: Ausbilden einer Gateleitung, eines Gateanschlusses und einer Gateelektrode auf einem ersten Substrat im Verlauf eines ersten Maskenprozesses; Ausbilden einer Datenleitung, eines Datenanschlusses, einer Source-/Drain-Struktur und einer aktiven Schicht auf dem ersten Substrat, welches die Gateleitung, den Gateanschluss und die Gateelektrode aufweist, im Laufe eines zweiten Maskenprozesses; Ausbilden einer Pixelelektrode, einer Datenpufferstruktur und einer Datenanschlussstelle auf dem ersten Substrat, welches die Datenleitung, den Datenanschluss und die Source/Drain-Struktur aufweist, im Verlauf eines dritten Maskenprozesses, und Strukturieren der Source-/Drain-Struktur unter Verwendung der Pixelelektrode und der Datenpufferstruktur als Maske, wodurch eine Sourceelektrode und eine Drainelektrode ausgebildet werden; Ausbilden einer Passivierungsschicht auf der gesamten Oberfläche des ersten Substrats, welches die Pixelelektrode, die Datenpufferstruktur und die Datenanschlussstelle aufweist; Aneinanderfügen des ersten Substrats, welches die Passivierungsschicht aufweist, mit einem zweiten Substrat, wobei ein Gateanschlussabschnitt, welcher den Gateanschluss aufweist, und ein Datenanschlussabschnitt, welcher den Datenanschluss aufweist, von dem zweiten Substrat freigelegt werden; Zuführen eines Flüssigkristallmaterials in eine Lücke zwischen dem ersten Substrat und dem zweiten Substrat; und Entfernen der Passivierungsschicht in dem Gateabschnitt und dem Anschlussabschnitt, welche von dem zweiten Substrat freigelegt werden.
Verfahren nach Anspruch 22, wobei das Zuführen von Flüssigkristallmaterial entweder ein Einspritzen oder ein Aufbringen des Flüssigkristallmaterials aufweist.
Verfahren nach Anspruch 22 oder 23, wobei das Entfernen der Passivierungsschicht in dem Gateanschlussabschnitt und dem Datenanschlussabschnitt ein Eintauchen der Flüssigkristallanzeigevorrichtung in ein Ätzmittel aufweist.
Verfahren nach Anspruch 24, wobei die Passivierungsschicht entweder aus Siliziumnitrid oder aus Siliziumoxid hergestellt wird.
Verfahren nach Anspruch 25, wobei das Ätzmittel Flusssäure (HF) aufweist.
Verfahren nach einem der Ansprüche 22 bis 26, wobei der zweite Maskenprozess folgende Schritte aufweist: Ausbilden einer Gateisolationsschicht auf dem ersten Substrat, welches die Gateleitung, die Gateelektrode und den Gateanschluss aufweist; Aufbringen einer Schicht aus amorphem Silizium, einer Schicht aus dotiertem amorphem Silizium und einer metallischen Schicht über der Gateisolationsschicht; Bereitstellen einer Photoresiststruktur über der metallischen Schicht; Selektives Entfernen von Abschnitten der metallischen Schicht, der Schicht aus dotiertem amorphem Silizium und der Schicht aus amorphem Silizium entsprechend der Photoresiststruktur; und Entfernen der verbleibenden Photoresiststruktur.
Verfahren nach Anspruch 27, wobei der dritte Maskenprozess ein selektives Ätzen der Schicht aus dotiertem amorphem Silizium unter Verwendung der Sourceelektrode und der Drainelektrode als Maske aufweist.
Verfahren nach Anspruch 27 oder 28, wobei der zweite Maskenprozess ferner einen Schritt des selektiven Entfernens der Gateisolationsschicht aufweist.
Verfahren nach einem der Ansprüche 22 bis 29, wobei die Gateleitung, die Gateelektrode und der Gateanschluss Aluminium aufweisen.
Verfahren nach Anspruch 30, wobei die Gateleitung, die Gateelektrode und der Gateanschluss ferner eine Schicht aus transparentem leitfähigem Material aufweisen.
Verfahren nach einem der Ansprüche 22 bis 31, wobei eine Schicht aus amorphem Silizium und eine Schicht aus dotiertem amorphem Silizium unter der Datenleitung und dem Datenanschluss ausgebildet werden.
Verfahren nach einem der Ansprüche 22 bis 32, wobei der zweite Maskenprozess ein Anordnen einer Kondensatorelektrode über der Gateleitung aufweist.
Verfahren nach Anspruch 33, wobei die Pixelelektrode die Kondensatorelektrode kontaktiert, wodurch die Kondensatorelektrode einen Speicherkondensator mit der Gateleitung bildet.
Verfahren nach Anspruch 33 oder 34, wobei eine Schicht aus amorphem Silizium und eine Schicht aus dotiertem amorphem Silizium unter der Kondensatorelektrode gebildet werden.
Verfahren nach einem der Ansprüche 33 bis 35, wobei der zweite Maskenprozess ferner ein Ausbilden einer Gateanschlusspufferstruktur über dem Gateanschluss aufweist, wobei die Gateanschlusspufferstruktur ein Loch aufweist, welches entsprechend einem mittleren Abschnitt des Gateanschlusses angeordnet ist.
Verfahren nach Anspruch 36, wobei eine Schicht aus amorphem Silizium und eine Schicht aus dotiertem amorphem Silizium unter der Gateanschlusspufferstruktur ausgebildet werden.
Verfahren nach Anspruch 36 oder 37, wobei der dritte Maskenprozess ferner ein Ausbilden einer Gateanschlussstelle aufweist, welche an den Gateanschluss durch das Loch, welches entsprechend dem mittleren Abschnitt des Gateanschlusses angeordnet ist, angeschlossen ist.