DE10310842A1 - Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse und Verfahren zur Herstellung desselben - Google Patents

Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE10310842A1
DE10310842A1 DE10310842A DE10310842A DE10310842A1 DE 10310842 A1 DE10310842 A1 DE 10310842A1 DE 10310842 A DE10310842 A DE 10310842A DE 10310842 A DE10310842 A DE 10310842A DE 10310842 A1 DE10310842 A1 DE 10310842A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
electronic component
plastic mass
plastic
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10310842A
Other languages
English (en)
Other versions
DE10310842B4 (de
Inventor
Robert Hagen
Simon Jerebic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10310842A priority Critical patent/DE10310842B4/de
Priority to EP04718612A priority patent/EP1606841A2/de
Priority to US10/548,854 priority patent/US7508083B2/en
Priority to PCT/DE2004/000461 priority patent/WO2004082018A2/de
Publication of DE10310842A1 publication Critical patent/DE10310842A1/de
Application granted granted Critical
Publication of DE10310842B4 publication Critical patent/DE10310842B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

Die Erfindung betrifft ein elektronisches Bauteil, das einen Halbleiterchip (1) aufweist. Dieser Halbleiterchip (1) ist in einem Kunststoffgehäuse (6) derart eingebettet, dass seine Rückseite (3) und seine Randseiten (4, 5) in einer Kunststoffmasse (7) eingebettet sind. Die Randseiten (4, 5) und/oder die Rückseite (3) des Halbleiterchips (2) weisen einen Verankerungsbereich (10) auf, über den der Halbleiterchip (1) mit der umgebenden Kunststoffmasse (7) formschlüssig in Eingriff steht. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des Bauteils.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil, das einen Halbleiterchip mit einer Oberseite, mit einer Rückseite und mit Randseiten sowie ein Kunststoffgehäuse aufweist. Dabei ist der Halbleiterchip in dem Kunststoffgehäuse derart eingebettet, dass die Rückseite und die Randseiten des Halbleiterchips von einer Kunststoffmasse umgeben sind, während die Oberseite des Halbleiterchips frei von Kunststoffmasse bleibt. Darüber hinaus betrifft die Erfindung ein Verfahren zur Herstellung des elektronischen Bauteils.
  • Bei elektronischen Bauteilen, die darauf basieren, dass sie keine Chipinsel aufweisen, auf welcher der Halbleiterchip fixiert ist, sondern bei denen der Halbleiterchip nur von der umgebenden Kunststoffmasse des Gehäuses gehalten wird, besteht die Gefahr einer erhöhten Mikrorissbildung bis hin zur Delamination des Halbleiterchips. Diese Gefahr wird größer, wenn zusätzlich die Oberseite des Halbleiterchips frei von Kunststoffmasse zu halten ist, und somit der Halbleiterchip nicht allseitig von Kunststoffmasse umgeben ist.
  • Aufgabe der Erfindung ist es, ein zuverlässiges elektronisches Bauteil anzugeben, das einen Halbleiterchip aufweist, der vollständig auf seiner Rückseite und seinen Randseiten von einer Kunststoffmasse umgeben ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein elektronisches Bauteil angegeben, das einen Halbleiterchip aufweist. Dieser Halbleiterchip hat seinerseits eine Oberseite, eine Rückseite und Randseiten. Der Halbleiterchip ist in einem Kunststoffgehäuse eingebaut und wird dabei von einer Kunststoffmasse auf der Rückseite und den Randseiten umgeben. Die Oberseite des Halbleiterchips kann dann teilweise oder ganz frei von Kunststoffmasse bleiben und mit der Oberseite des Kunststoffgehäuses eine ebene Fläche bilden. Dabei weisen die Randseiten und/oder die Rückseite des Halbleiterchips mindestens einen Verankerungsbereich auf, über den der Halbleiterchip mit der umgebenden Kunststoffmasse formschlüssig in Eingriff steht.
  • Ein derartiges Bauteil hat den Vorteil, dass aufgrund des Formschlusses zwischen Halbleiterchip und Kunststoffmasse eine Mikrorissbildung und eine Ausbreitung von Mikrorissen in der Kunststoffmasse vermindert wird, was die Zuverlässigkeit erhöht. Gleichzeitig kann durch Formgebung des Verankerungsbereichs ein Ausbreiten von Mikrorissen in Richtung auf die Oberfläche des Kunststoffgehäuses vermindert werden.
  • In einer ersten Ausführungsform der Erfindung weisen die Randseiten des Halbleiterchips ein Profil auf, das zu der Oberseite des Halbleiterchips einen stumpfen Winkel bildet. Mit diesem stumpfen Winkel der Randseiten wird erreicht, dass sich die Kunststoffmasse allmählich mit abnehmender Stärke zur Oberseite des Kunststoffgehäuses hin über die Randseiten des Halbleiterchip stülpt. Neben einem Formschluss zwischen Halbleiterchip und Kunststoffmasse wird gleichzeitig erreicht, dass der Halbleiterchip im Bereich seiner Oberseite zu den Randseiten hin keine scharfe rechtwinkelige Kante bil det, sondern vielmehr einen weichen Übergang mit Hilfe des stumpfen Winkels schafft.
  • Ferner können die Randseiten eine Stufe aufweisen. Diese Stufe kann einerseits tief innerhalb des Volumens des Kunststoffgehäuses liegen oder an der Oberseite des Halbleiterchips angeordnet sein. Eine Anordnung der den Halbleiterchip verankernden Stufe der Randseiten in der Tiefe der Kunststoffmasse hat den Vorteil, dass Mikrorisse aufgrund von Thermospannungen in der Tiefe des Kunststoffgehäuses entstehen und nicht in der Nähe der Oberseite des Kunststoffgehäuses.
  • Wird die Stufe im Bereich der Oberseite des Halbleiterchip angeordnet, so dass diese Stufe den Halbleiterchip wie einen Tellerrand umgibt, so hat dies den Vorteil, dass Mikrorisse, die im Volumen der Kunststoffmasse am Boden des tellerförmigen Halbleiterchips entstehen, durch den Randbereich des Halbleiterchips, der durch die Stufe gekennzeichnet ist, nicht auf die Oberseite des elektronischen Bauteils durchdringen können. Sie werden vielmehr von dem stufenförmigen Rand des Halbleiterchips davon abgehalten, Mikrorisse auch an der Oberseite des Kunststoffgehäuses zu entwickeln.
  • Darüber hinaus können die Randseiten derart gestaltet sein, dass sie Ausbuchtungen aufweisen, mit denen sie mit der Kunststoffmasse verzahnt sind. Diese Ausbuchtungen sind aufgrund ihrer Abrundungen geeignet, keinerlei Mikrorisse in dem Kunststoffmaterial entstehen zu lassen. Außerdem kann die der Oberfläche am nächsten kommende Abrundung derart gestaltet sein, dass sich die Kunststoffmasse allmählich mit abnehmender Dicke an das Niveau der Oberseite des Halbleiterchips angleicht.
  • Eine weitere Möglichkeit neben der Strukturierung des Profils der Randseiten besteht darin, eine intensive Verankerung zwischen dem Halbleitermaterial und der Kunststoffmasse durch Aufbringen von Dendriten auf die einzubettenden Oberseiten des Halbleiterchips zu erreichen. Dendriten verhindern nicht nur eine Ausbreitung von Mikrorissen in der Kunststoffmasse, sondern bilden auch eine intensive Verzahnung zwischen dem Halbleiterchip und der Kunststoffmasse. Darüber hinaus können die Dendriten ein von dem Halbleiterchip unterschiedliches Material, wie eine Oxidkeramik oder ein Metall aufweisen. Außerdem können die Dendriten auf unterschiedlich vorprofilierten Verankerungsbereichen eines Halbleiterchips zusätzlich angebracht sein.
  • Eine weitere Möglichkeit der Verankerung besteht darin, die Rückseite des Halbleiterchips mit Hinterschneidungen zu versehen, die eine formschlüssige Verbindung zwischen Kunststoffmasse und Halbleiterchipmaterial bilden. Derartige Hinterschneidungen können in Form von Schwalbenschwanzstrukturen oder anderen stufenförmigen Einkerbungen durch Hochgeschwindigkeitsfräser auf der Rückseite der Halbleiterchips eingebracht werden oder durch entsprechenden Laserabtrag oder durch Unterätzungen in einem Ätzverfahren.
  • Ein Verfahren zur Herstellung eines Halbleiterchips mit Verankerungsbereichen für eine den Halbleiterchip umgebende Kunststoffmasse weist die nachfolgenden Verfahrensschritte auf.
  • Zunächst wird ein Halbleiterwafer bereitgestellt, der in Zeilen und Spalten angeordnete integrierte Schaltungen in mehreren Halbleiterchippositionen aufweist. Dieser Halbleiterwafer wird anschließend in Halbleiterchips mittels einer Profilsäge und/oder mittels Laserabtrag unter Profilierung der Randseiten und/oder der Rückseite des Halbleiterchips getrennt. Nach dem Auftrennen des Halbleiterwafers in Halbleiterchips mit profilierten Randseiten und/oder profilierten Rückseiten wird ein Halbleiterchip in eine Kunststoffmasse unter Freilassen der Oberseite des Halbleiterchips eingebettet. Dabei bildet die Oberseite des Halbleiterchips und die Oberseite der Kunststoffmasse eine gemeinsame ebene Fläche aus.
  • Dieses Verfahren hat den Vorteil, dass mehrere Halbleiterchips gleichzeitig bei einem Trennverfahren von Halbleiterchips aus einem Halbleiterwafer mit Verankerungsbereichen versehen werden können. Anschließend ist es möglich diese profilierten Halbleiterchips in eine plattenförmig aufgebaute Kunststoffmasse einzubringen, so dass ein Nutzen entsteht, der nun mit fest verankerten Halbleiterchips in der Kunststoffplatte weiterverarbeitet werden kann.
  • Bei dem Profilsägen können die oben erwähnten stufenförmigen Randseiten oder auch ein stumpfer Winkel der Randseiten zu der Oberseite herausgearbeitet werden. Um Hinterschneidungen in die Rückseite einzubringen, ist es sinnvoll, den Halbleiterwafer noch vor dem Zerteilen auf seiner Rückseite mit entsprechenden Frässpuren zu versehen, die Hinterschneidungen aufweisen. Erfolgt das Trennen durch Laserabtrag, so kann gleichzeitig mit dem Ausbilden der Trennfugen auch die Rückseite des Halbleiterchips in der vorgegebenen Weise wie oben beschrieben profiliert werden.
  • Sowohl profilierte Halbleiterchip als auch unprofilierte Halbleiterchip können vor dem Einbetten des Halbleiterchips in eine Kunststoffmasse in ein chemischen oder galvanischen Bad eingetaucht werden, wobei sich Dendriten aus Oxidkeramiken oder aus Metall auf den Randseiten und/oder auf der Rückseite des Halbleiterchips abscheiden. Diese fein strukturierten Dendriten verbessern nicht nur die Formschlüssigkeit, sondern vermindern auch die Mikrorissgefahr im Bereich des Übergangs von Halbleiterchip zur Kunststoffmasse.
  • Zusammenfassend kann festgestellt werden, dass die oft unzureichende gegenseitige Haftung der einzelnen Bestandteile eines elektronischen Bauteils, wie Halbleiterchip, Chipkleber, Moldmasse in Verbindung mit Umgebungseinflüssen, wie Temperaturzyklen, eine sogenannte Delamination und Risse bewirken kann. Delaminationen und Mikrorisse stellen prinzipiell einen Qualitätsmangel dar und können je nach Ausprägung und Umgebungsbedingungen Chipbrüche und/oder Brüche der Bondverbindungen induzieren und somit zum elektrischen Ausfall des Halbleiterbauelements führen.
  • Diese Gefahr ist besonders groß bei einseitig gemoldeten Chips, da diese bei Temperaturwechseln durch Spannungen aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten des Gehäuses, beispielsweise zwischen Gehäuse und Endgeräteplatte, Risse entlang der Chipkanten aufweisen können. Diese Risse entlang der Chipkanten können zu Abrissen von Leiterbahnen der auf die gemeinsame Oberfläche von Kunststoffgehäuse und Halbleiterchip aufgebrachten Dünnschichtumverdrahtungen führen. Dabei breiten sich diese Risse und/oder Delaminationen insbesondere entlang geradliniger Kanten aus. Dieses wird noch unterstützt durch die quaderförmige Form von Halbleiterchips. Diese Quaderform und die glatten Oberflächen dieser Quader sind durch die Herstellungsprozesse bedingt. Dabei werden die vier seitlichen Mantelflächen durch den Prozess der Chipvereinzelung erzeugt. Diese Flächen sind aus prozesstechnischen Gründen eben und zueinander rechtwinkelig was die Mikrorissausbreitung fördert.
  • Die bei dem Herstellungsprozess auftretende Rauhigkeit sowohl makroskopisch als auch mikroskopisch reicht nicht aus, um eine sichere Verankerung des Halbleiterchips in der Kunststoffmasse für alle Belastungen zu gewährleisten. Durch die erfindungsgemäß Vergrößerung der Grenzfläche zwischen Halbleiterchip und Kunststoffmasse sinkt die Gefahr des Auftretens und der Ausbreitung von Delaminationen und Mirkorissen zwischen diesen beiden Materialien. Das Ausbreiten entlang der sonst geradlinigen Randseiten des Halbleiterchips wird damit behindert und erfindungsgemäß lässt sich durch die Veränderung der Randseiten und der Rückseite des Halbleiterchips nicht nur eine verbesserte chemische Grenzflächenhaftung, sondern auch ein mechanischer Formschluss durch Hinterschneidungen erreichen.
  • Somit können durch die erfindungsgemäßen Maßnahmen Risse vollständig unterdrückt werden oder auftretende Risse gezwungen werden, sich langsamer auszubreiten, oder die Risse werden durch eine Stufe oder Schräge vor einem Ausbreiten bis an die gemeinsame Oberseite aus Chipoberfläche und Kunststoffgehäuse gehindert.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils einer ersten Ausführungsform der Erfindung,
  • 2 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung,
  • 3 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils einer dritten Ausführungsform der Erfindung,
  • 4 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils einer vierten Ausführungsform der Erfindung,
  • 5 zeigt einen Querschnitt durch einen Ausschnitt im Randbereich des Halbleiterchips eines elektronischen Bauteils einer fünften Ausführungsform der Erfindung,
  • 6 zeigt einen Querschnitt durch einen Ausschnitt im Randseitenbereich des Halbleiterchips eines elektronischen Bauteils einer sechsten Ausführungsform der Erfindung.
  • 1 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils einer ersten Ausführungsform der Erfindung. Das elektronische Bauteil weist ein Kunststoffgehäuse 6 mit einer Kunststoffmasse 7 auf, die einen Halbleiterchip 1 auf seiner Rückseite 3 und auf seinen Randseiten 4 und 5 vollständig umgibt. Die Oberseite 2 des Halbleiterchips 1 ist von der Kunststoffmasse 7 freigehalten und bildet mit der Oberseite 8 des Kunststoffgehäuses 6 eine gemeinsame ebene Fläche 9.
  • Auf der gemeinsamen ebenen Fläche 9 können Dünnfilmstrukturen, wie Leiterbahnen und andere Verdrahtungskomponenten aufgebracht werden, um beispielsweise hier nicht gezeigte Kontaktflächen, die auf der Oberseite 2 des Halbleiterchips 1 angeordnet sind, mit entsprechenden, hier nicht gezeigten Außenkontakten auf der Oberseite des Kunststoffgehäuses zu verbinden. Die Randseiten 4 und 5 dieser ersten Ausführungsform der Erfindung weisen in einem Verankerungsbereich 10 eine Stufe 11 auf. Diese Stufe 11 unterbricht die glatten Randseiten 4 und 5, so dass Mikrorisse, die in der Tiefe der Kunststoffmasse 7 entstehen oder die von den Bauteilaußenflächen ausgehend in Richtung Chip verlaufen, durch die tellerrandförmig ausgebildeten Randseiten 4 und 5 vom Ausbreiten auch bis zur gemeinsamen Fläche 9 behindert werden. Um diese Schutzwirkung zu erreichen, ist die Dicke der Stufe 11 wesentlich geringer als die Gesamtdicke des Halbleiterchips. In dieser Ausführungsform der Erfindung weist die Stufe 11 eine Dicke von ca. 20 bis 300 μm auf, während die Dicke des gesamten Halbleiterchips 1 zwischen 50 und 750 μm liegt. Es können auch andere absolute Größen angewendet werden, wenn in etwa dieselben Proportionen eingehalten werden. Das Verhältnis zwischen Dicke der Stufe und Chipdicke kann etwa 0,1 bis 0,3-0,4 oder sogar bis ca. 0,8 betragen.
  • 2 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied der Ausführungsform gemäß 2 unterscheidet sich von der Ausführungsform nach 1 dadurch, dass die Stufe 11 auf den Randseiten 4 und 5 des Halbleiterchips nicht an der Oberseite 2 des Halbleiterchips angeordnet ist, sondern auf der Rückseite 3. Mit dieser Anordnung wird ein sicherer Formschluss erreicht und gleichzeitig dafür gesorgt, dass Mikrorisse im wesentlichen im Bereich der Rückseite 3, das heißt also innerhalb der Kunststoffmasse 7 an der dort angeordnete Stufe entstehen und sich horizontal ausbreiten und sich weniger in Richtung auf die Oberseite 8 des Kunststoffgehäuses ausbreiten.
  • 3 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Im Unterschied zu den vorhergehenden beiden Figuren wird in 3 eine Ausführungsform der Erfindung gezeigt, bei der die Randseiten 4 und 5 des Halbleiterchips 1 in einem stumpfen Winkel α zur Oberseite 2 des Halbleiterchips 1 ausgerichtet sind. Mit einem derartigen Profil der Randseiten 4 und 5 wird erreicht, dass sich die Kunststoffmasse 7 mit abnehmende Dicke in Richtung auf die Oberseite 2 des Halbleiterchips 1 stülpt. Außerdem breiten sich Mikrorisse bevorzugt an dem spitzen Winkel zwischen Rückseite 3 und Seitenrändern 4 und 5 des Halbleiterchips 1 in der Tiefe der Kunststoffmasse 7 aus, jedoch nicht in der Nähe der Oberseite 8 des Kunststoffgehäuses 6.
  • 4 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils gemäß einer vierten Ausführungsform der Erfindung. Bei dieser Ausführungsform der Erfindung sind die Seitenränder 4 und 5 glatt belassen worden, jedoch ist ein Verankerungsbereich 10 auf der Rückseite 3 des Halbleiterchips angeordnet, der Hinterschneidungen 14 aufweist. Mikrorisse die in diesem auf der Rückseite 3 des Halbleiterchips 1 angeordneten Verankerungsbereich 10 entstehen breiten sich nicht in Richtung auf die gemeinsame Fläche 9 aus. Eine der artige formschlüssige Verankerung 10 eines Halbleiterchips 1 in einer Kunststoffmasse 7 kann verstärkt werden, wenn die Seitenränder 4 und 5 mikroskopisch kleine Strukturen in Form von Dendriten oder Ausbuchtungen aufweisen, wie es die 5 und 6 zeigen.
  • 5 zeigt einen Querschnitt durch einen Ausschnitt im Randseitenbereich des Halbleiterchips 1 eines Bauteils einer fünften Ausführungsform der Erfindung. In dem Randbereich sind Ausbuchtungen 12 angeordnet. Diese Auswölbungen 12 sind abgerundet, so dass Mikrorisse an ihnen abgleiten können.
  • 6 zeigt einen Querschnitt eines Ausschnitts im Randseitenbereich des Halbleiterchips 1 eines Bauteils einer sechsten Ausführungsform der Erfindung. In diesem Fall ist die Randseite 4 mit Dendriten 13 versehen, die beispielsweise in einem galvanischen Bad auf der Randseite 4 abgeschieden wurden. Derartige Dendriten 13 sorgen für einen intensiven Formschluss zwischen Halbleiterchip 1 und Kunststoffmasse 7 und können auch auf der hier nicht gezeigten Rückseite 3 des Halbleiterchips 1 aufgebracht werden. Diese Dendriten sind in einem galvanischen Bad auf der Randseite 4 abgeschieden und weisen Oxidkeramiken auf.
  • Genauso ist es denkbar, Oberflächenbereiche auch gezielt abzutragen, um eine ähnlich aufgeraute Randseite zu erzeugen.
    • 1
    Halbleiterchip
    2
    Oberseite des Halbleiterchips
    3
    Rückseite des Halbleiterchips
    4,
    5 Randseiten des Halbleiterchips
    6
    Kunststoffgehäuse
    7
    Kunststoffmasse
    8
    Oberseite des Kunststoffgehäuses
    9
    ebene Fläche
    10
    Verankerungsbereich
    11
    Stufe
    12
    Ausbuchtung
    13
    Dendriten
    14
    Hinterschneidung
    α
    stumpfer Winkel

Claims (8)

  1. Elektronisches Bauteil, das einen Halbleiterchip (1) mit einer Oberseite (2), mit einer Rückseite (3) und mit Randseiten (4, 5) und ein Kunststoffgehäuse (6) aufweist, wobei der Halbleiterchip (1) in dem Kunststoffgehäuse (6) derart eingebettet ist, dass die Rückseite (3) und/oder die Randseiten (4, 5) des Halbleiterchips (1) von einer Kunststoffmasse (7) umgeben sind, wobei die Randseiten (4, 5) und/oder die Rückseite (3) des Halbleiterchips (2) mindestens einen Verankerungsbereich (10) aufweisen, über den der Halbleiterchip (1) mit der umgebenden Kunststoffmasse (7) formschlüssig in Eingriff steht.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Randseiten (4, 5) ein Profil aufweisen, dass zu der Oberseite (2) in einem stumpfen Winkel (a) geneigt ist.
  3. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Randseiten (4, 5) eine Stufe (11) aufweisen.
  4. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Randseiten (4, 5) Ausbuchtungen (12) aufweisen.
  5. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Randseiten (4, 5) und/oder die Rückseite (3) galva nisch oder chemisch aufgebrachte Dendriten (13) aufweist.
  6. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rückseite (3) des Halbleiterchips (1) eine den Halbleiterchip in der Kunststoffmasse (7) verankernde Hinterscheidung (14) oder Unterätzung aufweist.
  7. Verfahren zur Herstellung eines Halbleiterchips (1) mit Verankerungsbereichen (10) für eine den Halbleiterchip (1) umgebende Kunststoffmasse (7), wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten integrierten Schaltungen in Halbleiterchippositionen, – Trennen des Halbleiterwafers in Halbleiterchips (1) mittels einer Profilsäge und/oder mittels Laserabtrag unter Profilierung der Randseiten (4, 5) und/oder der Rückseite (3) des Halbleiterchips (1), – Einbetten des Halbleiterchips (1) in eine Kunststoffmasse (7).
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass vor dem Einbetten des Halbleiterchips (1) in eine Kunststoffmasse (7) der Halbleiterchip (1) mit seinen Randseiten (4, 5) und/oder seiner Rückseite (3) in ein Bad zur chemischen oder galvanischen Abscheidung von Dendriten (13) auf den Randseiten (4, 5) und/oder auf der Rückseite (3) eingetaucht wird.
DE10310842A 2003-03-11 2003-03-11 Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse Expired - Fee Related DE10310842B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10310842A DE10310842B4 (de) 2003-03-11 2003-03-11 Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse
EP04718612A EP1606841A2 (de) 2003-03-11 2004-03-09 Elektronisches bauteil mit halbleiterchip und kunststoffgehäuse und verfahren zur herstellung desselben
US10/548,854 US7508083B2 (en) 2003-03-11 2004-03-09 Electronic component comprising a semiconductor chip and a plastic housing, and method for producing the same
PCT/DE2004/000461 WO2004082018A2 (de) 2003-03-11 2004-03-09 Elektronisches bauteil mit halbleiterchip und kunststoffgehäuse und verfahren zur herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10310842A DE10310842B4 (de) 2003-03-11 2003-03-11 Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse

Publications (2)

Publication Number Publication Date
DE10310842A1 true DE10310842A1 (de) 2004-09-30
DE10310842B4 DE10310842B4 (de) 2007-04-05

Family

ID=32920753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10310842A Expired - Fee Related DE10310842B4 (de) 2003-03-11 2003-03-11 Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse

Country Status (4)

Country Link
US (1) US7508083B2 (de)
EP (1) EP1606841A2 (de)
DE (1) DE10310842B4 (de)
WO (1) WO2004082018A2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005023949B4 (de) 2005-05-20 2019-07-18 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
US20070111399A1 (en) * 2005-11-14 2007-05-17 Goida Thomas M Method of fabricating an exposed die package
DE102006060629A1 (de) * 2006-12-21 2008-06-26 Robert Bosch Gmbh Elektrisches Bauelement
JP4525786B2 (ja) * 2008-03-31 2010-08-18 Ｔｄｋ株式会社 電子部品及び電子部品モジュール
JP2012199420A (ja) * 2011-03-22 2012-10-18 Fujitsu Ltd 半導体装置
JP2014192347A (ja) * 2013-03-27 2014-10-06 Murata Mfg Co Ltd 樹脂封止型電子機器およびそれを備えた電子装置
GB2514547A (en) 2013-05-23 2014-12-03 Melexis Technologies Nv Packaging of semiconductor devices
KR101933424B1 (ko) * 2017-11-29 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7247124B2 (ja) * 2020-01-07 2023-03-28 三菱電機株式会社 半導体モジュール
JP2022043997A (ja) 2020-09-04 2022-03-16 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4401588A1 (de) * 1994-01-20 1995-07-27 Ods Gmbh & Co Kg Verfahren zum Verkappen eines Chipkartenmoduls, Chipkartenmodul, und Vorrichtung zum Verkappen
DE19509262A1 (de) * 1995-03-15 1996-09-19 Siemens Ag Halbleiterbauelement mit Kunststoffumhüllung
DE19940564C2 (de) * 1999-08-26 2002-03-21 Infineon Technologies Ag Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
DE10206661A1 (de) * 2001-02-20 2002-09-26 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143851A (ja) 1986-12-08 1988-06-16 Nec Corp 半導体装置
JP2694871B2 (ja) 1988-11-26 1997-12-24 三菱電機株式会社 半導体装置
JPH0563112A (ja) 1991-09-03 1993-03-12 Sony Corp 半導体装置
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4401588A1 (de) * 1994-01-20 1995-07-27 Ods Gmbh & Co Kg Verfahren zum Verkappen eines Chipkartenmoduls, Chipkartenmodul, und Vorrichtung zum Verkappen
DE19509262A1 (de) * 1995-03-15 1996-09-19 Siemens Ag Halbleiterbauelement mit Kunststoffumhüllung
DE19940564C2 (de) * 1999-08-26 2002-03-21 Infineon Technologies Ag Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
DE10206661A1 (de) * 2001-02-20 2002-09-26 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 05063112 A. In: Pat. Abst. of Japan *

Also Published As

Publication number Publication date
US20060255478A1 (en) 2006-11-16
DE10310842B4 (de) 2007-04-05
EP1606841A2 (de) 2005-12-21
WO2004082018A2 (de) 2004-09-23
US7508083B2 (en) 2009-03-24
WO2004082018A3 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
DE3122981C2 (de)
DE2447284A1 (de) Verfahren zum aufbringen einer gleichmaessigen goldplattierung an keramischen substraten
DE112015001948B4 (de) Einsatz und Werkzeughalter zu seiner Befestigung
DE10310842A1 (de) Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse und Verfahren zur Herstellung desselben
DE102015115824A1 (de) Optoelektronisches Bauelement
DE102011086312B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012100231B4 (de) Halbleiterchip
DE3343034A1 (de) Gehaeuse aus metall und kunststoff mit erhoehter zuverlaessigkeit fuer halbleitervorrichtungen
EP3707972A1 (de) Verfahren und vorrichtung zur integration von halbleiter-wafern
DE102006017115A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE19808932A1 (de) Schaltungsplatte
DE112016000307B4 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10340129B4 (de) Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
EP0664524B1 (de) Verfahren zum Verkappen eines Chipkartenmoduls
DE102016103354A1 (de) Optoelektronisches bauteil mit einem leiterrahmen
DE102014115201A1 (de) Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
DE102012106431B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102020200817B3 (de) Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
DE10333840A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102012207593A1 (de) Verfahren zum herstellen von bauteilen, bauteile und formwerkzeug
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
DE10063041B4 (de) Verfahren zum Herstellen einer integrierten Leadless-Gehäuse-Schaltung und integrierte Leadless-Gehäuse-Schaltung
EP3217428B1 (de) Mehrfachsubstrat sowie verfahren zu dessen herstellung
DE2348494A1 (de) Leitungsloser chiptraeger mit aeusseren anschluessen und verfahren zu seiner herstellung
DE102010026312A1 (de) Anschlusskontakt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001