EP1606841A2 - Elektronisches bauteil mit halbleiterchip und kunststoffgehäuse und verfahren zur herstellung desselben - Google Patents

Elektronisches bauteil mit halbleiterchip und kunststoffgehäuse und verfahren zur herstellung desselben

Info

Publication number
EP1606841A2
EP1606841A2 EP04718612A EP04718612A EP1606841A2 EP 1606841 A2 EP1606841 A2 EP 1606841A2 EP 04718612 A EP04718612 A EP 04718612A EP 04718612 A EP04718612 A EP 04718612A EP 1606841 A2 EP1606841 A2 EP 1606841A2
Authority
EP
European Patent Office
Prior art keywords
semiconductor chip
edge sides
electronic component
plastic
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04718612A
Other languages
English (en)
French (fr)
Inventor
Robert-Christian Hagen
Simon Jerebic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1606841A2 publication Critical patent/EP1606841A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Definitions

  • the invention relates to an electronic component which has a semiconductor chip with an upper side, with a rear side and with edge sides, and a plastic housing.
  • the semiconductor chip is embedded in the plastic housing in such a way that the rear side and the edge sides of the semiconductor chip are surrounded by a plastic compound, while the upper side of the semiconductor chip remains free of plastic compound.
  • the invention also relates to a method for producing the electronic component.
  • the object of the invention is to provide a reliable electronic component which has a semiconductor chip which is completely surrounded on its rear side and on its edge sides by a plastic compound.
  • an electronic component that has a semiconductor chip.
  • This semiconductor chip in turn has an upper side, a rear side and edge sides.
  • the semiconductor chip is installed in a plastic housing and is surrounded by a plastic compound on the back and the edges.
  • the top of the semiconductor chip can then remain partially or completely free of plastic compound and form a flat surface with the top of the plastic housing.
  • the edge sides and / or the rear side of the semiconductor chip have at least one anchoring area, via which the semiconductor chip interlocks with the surrounding plastic compound.
  • micro-crack formation and spread of micro-cracks in the plastic mass is reduced, which increases reliability.
  • shape of the anchoring area can prevent microcracks from spreading towards the surface of the plastic housing.
  • the edge sides of the semiconductor chip have a profile which forms an obtuse angle to the top side of the semiconductor chip.
  • the edge sides can have a step.
  • this step can lie deep within the volume of the plastic housing or can be arranged on the top of the semiconductor chip.
  • An arrangement of the step of the edge sides anchoring the semiconductor chip in the depth of the plastic compound has the advantage that microcracks occur due to thermal stress in the depth of the plastic housing and not in the vicinity of the top of the plastic housing.
  • the step is arranged in the area of the upper side of the semiconductor chip, so that this step surrounds the semiconductor chip like a plate edge, this has the advantage that microcracks, which arise in the volume of the plastic mass at the bottom of the plate-shaped semiconductor chip, through the edge area of the semiconductor chip is characterized by the level, can not penetrate the top of the electronic component. Rather, the step-shaped edge of the semiconductor chip prevents them from developing microcracks on the upper side of the plastic housing.
  • edge sides can be designed such that they have bulges with which they are interlocked with the plastic compound. Because of their rounding, these bulges are suitable for preventing any microcracks from occurring in the plastic material.
  • the rounding closest to the surface can be designed such that the plastic mass gradually adapts to the level of the upper side of the semiconductor chip as the thickness decreases.
  • a further possibility is to achieve an intensive anchoring between the semiconductor material and the plastic mass by applying dendrites to the upper sides of the semiconductor chip to be embedded. Dendrites not only prevent microcracks from spreading in the plastic compound, but also form an intensive interlocking between the semiconductor chip and the plastic compound.
  • the dendrites can be different from the semiconductor chip
  • the dendrites can be additionally attached to differently pre-profiled anchoring areas of a semiconductor chip.
  • Another way of anchoring is to provide the back of the semiconductor chip with undercuts which form a positive connection between the plastic aces and the semiconductor chip material.
  • undercuts can be made in the form of dovetail structures or other step-shaped notches by high-speed milling cutters on the back of the semiconductor chips or by appropriate laser ablation or by under-etching in an etching process.
  • a method for producing a semiconductor chip with anchoring areas for a plastic compound surrounding the semiconductor chip has the following method steps.
  • a semiconductor wafer which has integrated circuits arranged in rows and columns in a plurality of semiconductor chip positions. This semiconductor wafer is then separated in semiconductor chips by means of a profile saw and / or by means of laser ablation with profiling of the edge sides and / or the rear side of the semiconductor chip. After the semiconductor wafer has been separated into semiconductor chips with profiled edge sides and / or profiled rear sides, a semiconductor chip is embedded in a plastic compound while leaving the top side of the semiconductor chip free. The top of the semiconductor chip and the top of the plastic compound form a common flat surface.
  • This method has the advantage that a plurality of semiconductor chips can be provided with anchoring regions simultaneously in a semiconductor chip separation process from a semiconductor wafer. Subsequently, it is possible to incorporate these profiled semiconductor chips into a plate-shaped plastic mass, so that a benefit arises which can now be processed further with firmly anchored semiconductor chips in the plastic plate.
  • the above-mentioned step-shaped edge sides or an obtuse angle of the edge sides to the top can be worked out.
  • Both profiled semiconductor chips and unprofiled semiconductor chips can be embedded in a plastic or chemical or galvanic compound before the semiconductor chip is embedded Bath are immersed, with dendrites made of oxide ceramics or metal being deposited on the edges and / or on the back of the semiconductor chip. These finely structured dendrites not only improve the form-fit, but also reduce the risk of microcracks in the area of the transition from the semiconductor chip to the plastic compound.
  • delaminations and microcracks represent a lack of quality and, depending on the type and environmental conditions, can induce chip breaks and / or breaks in the bond connections and thus lead to the electrical failure of the semiconductor component.
  • the roughness that occurs in the manufacturing process, both macroscopically and microscopically, is not sufficient to ensure secure anchoring of the semiconductor chip in the plastic compound for all loads. Due to the enlargement of the interface between the semiconductor chip and the plastic mass according to the invention, the risk of delamination and microcracks occurring and spreading between these two materials is reduced. The spreading along the otherwise rectilinear edge sides of the semiconductor chip is thus hindered and, according to the invention, changing the edge sides and the rear side of the semiconductor chip not only improves chemical interface adhesion, but also mechanical interlocking through undercuts.
  • Cracks can thus be completely suppressed by the measures according to the invention, or cracks that occur can be forced to spread more slowly, or the cracks are prevented by a step or bevel from spreading up to the common upper side of the chip surface and plastic housing.
  • FIG. 1 shows a cross section through a section of an electronic component of a first embodiment of the invention
  • FIG. 2 shows a cross section through a section of an electronic component of a second embodiment of the invention
  • FIG. 3 shows a cross section through a section of an electronic component of a third embodiment of the invention
  • FIG. 4 shows a cross section through a section of an electronic component of a fourth embodiment of the invention
  • FIG. 5 shows a cross section through a section in the edge region of the semiconductor chip of an electronic component of a fifth embodiment of the invention
  • Figure 6 shows a cross section through a section in
  • Edge side region of the semiconductor chip of an electronic component of a sixth embodiment of the invention is asymmetrical edge side region of the semiconductor chip of an electronic component of a sixth embodiment of the invention.
  • FIG. 1 shows a cross section through a section of an electronic component of a first embodiment of the invention.
  • the electronic component has a plastic housing 6 with a plastic compound 7, which completely surrounds a semiconductor chip 1 on its rear side 3 and on its edge sides 4 and 5.
  • the top 2 of the semiconductor chip 1 is kept free from the plastic compound 7 and forms a common flat surface 9 with the top 8 of the plastic housing 6.
  • On the common flat surface 9 can be thin-film structures, such as interconnects and ⁇ other wiring components applied to the contact surfaces, for example, not shown here, which are arranged on the upper side 2 of the semiconductor chip 1, with corresponding, not 'shown here, external contacts on the upper side of the plastic housing to connect.
  • the edge sides 4 and 5 of this first embodiment of the invention have a step 11 in an anchoring area 10.
  • This step 11 interrupts the smooth edge sides 4 and 5, so that microcracks which arise in the depth of the plastic compound 7 or which run from the component outer surfaces in the direction of the chip also extend through the plate edge-shaped edge sides 4 and 5 to the common area 9 are hindered.
  • the thickness of the step 11 is significantly less than the total thickness of the semiconductor chip.
  • the stage 11 has a thickness of approximately 20 to 300 ⁇ m, while the thickness of the entire semiconductor chip 1 is between 50 and 750 ⁇ m. Other absolute sizes can also be used if roughly the same proportions are observed.
  • the ratio between the thickness of the step and the chip thickness can be approximately 0.1 to 0.3-0.4 or even up to approximately 0.8.
  • Figure 2 shows a cross section through a section of an electronic component according to a second embodiment of the invention.
  • Components with the same functions as in FIG. 1 are identified by the same reference symbols and are not discussed separately.
  • the difference between the embodiment according to FIG. 2 differs from the embodiment according to FIG. 1 in that the step 11 on the edge sides 4 and 5 of the semiconductor chip is not arranged on the top side 2 of the semiconductor chip, but on the rear side 3.
  • the arrangement ensures a secure " positive fit " and at the same time ensures that microcracks occur essentially in the area of the rear side 3, that is to say within the plastic mass 7 at the step located there, and spread horizontally and less towards the top side 8 of the plastic housing spread.
  • FIG. 3 shows a cross section through a section of an electronic component according to a third embodiment of the invention.
  • Components with the same functions as in the previous figures are identified by the same reference symbols and are not discussed separately.
  • FIG. 3 shows an embodiment of the invention in which the edge sides 4 and 5 of the semiconductor chip 1 are oriented at an obtuse angle ⁇ to the top side 2 of the semiconductor chip 1.
  • ⁇ obtuse angle
  • Figure 4 shows a cross section through a section of an electronic component according to a fourth embodiment of the invention.
  • the side edges 4 and 5 have been left smooth, but an anchoring area 10 is arranged on the rear side 3 of the semiconductor chip, which has undercuts 14. Microcracks, the anchoring region 10 arranged in this on the rear side 3 of the semiconductor chip 1 do not spread in the direction of the common surface 9.
  • One of the- Like form-fitting anchoring 10 of a semiconductor chip 1 in a plastic mass 7 can be reinforced if the side edges 4 and 5 have microscopic structures in the form of dendrites or bulges, as shown in FIGS. 5 and 6.
  • FIG. 5 shows a cross section through a section in the edge side region of the semiconductor chip 1 of a component of a fifth embodiment of the invention.
  • Bulges 12 are arranged in the edge region. These bulges 12 are rounded off so that microcracks can slide on them.
  • FIG. 6 shows a cross section of a detail in the edge side region of the semiconductor chip 1 of a component of a sixth embodiment of the invention. In this case it is
  • Edge side 4 provided with dendrites 13, which were deposited on edge side 4, for example in a galvanic bath.
  • dendrites 13 ensure an intensive positive fit between the semiconductor chip 1 and the plastic compound 7 and can also be seen on the rear side 3 of the
  • Semiconductor chips 1 are applied. These dendrites are deposited in a galvanic bath on the edge side 4 and have oxide ceramics.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil, das einen Halbleiterchip (1). Dieser Halbleiterchip (1) ist in einem Kunststoffgehäuse (6) derart eingebettet, dass seine Rückseite (3) und seine Randseiten (4, 5) in einer Kunststoffmasse (7) eingebettet sind. Die Randseiten (4, 5) und/oder die Rückseite (3) des Halbleiterchips (2) weisen einen Verankerungsbereich (10) auf, über den der Halbleiterchip (1) mit der umgebenden Kunststoffmasse (7) formschlüssig in Eingriff steht. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des Bauteils.

Description

Beschreibung
Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse und Verfahren zur Herstellung desselben
Die Erfindung betrifft ein elektronisches Bauteil, das einen Halbleiterchip mit einer Oberseite, mit einer Rückseite und mit Randseiten sowie ein Kunststoffgehäuse aufweist. Dabei ist der Halbleiterchip in dem Kunststoffgehäuse derart einge- bettet, dass die Rückseite und die Randseiten des Halbleiterchips von einer Kunststoffmasse umgeben sind, während die 0- berseite des Halbleiterchips frei von Kunststoffmasse bleibt. Darüber hinaus betrifft die Erfindung ein Verfahren zur Herstellung des elektronischen Bauteils.
Bei elektronischen Bauteilen, die darauf basieren, dass sie keine Chipinsel aufweisen, auf welcher der Halbleiterchip fixiert ist, sondern bei denen der Halbleiterchip nur von der umgebenden Kunststoffmasse des Gehäuses gehalten wird, be- steht die Gefahr einer erhöhten Mikrorissbildung bis hin zur Delamination des Halbleiterchips. Diese Gefahr wird größer, wenn zusätzlich die Oberseite des Halbleiterchips frei von Kunststoffmasse zu halten ist, und somit der Halbleiterchip nicht allseitig von Kunststoffmasse umgeben ist.
Aufgabe der Erfindung ist es, ein zuverlässiges elektronisches Bauteil anzugeben, das einen Halbleiterchip aufweist, der vollständig auf seiner Rückseite und seinen Randseiten von einer Kunststoffmasse umgeben ist.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. Erfindungsgemäß wird ein elektronisches Bauteil angegeben, das einen Halbleiterchip aufweist. Dieser Halbleiterchip hat seinerseits eine Oberseite, eine Rückseite und Randseiten. Der Halbleiterchip ist in einem Kunststoffgehäuse eingebaut und wird dabei von einer Kunststoffmasse auf der Rückseite und den Randseiten umgeben. Die Oberseite des Halbleiterchips kann dann teilweise oder ganz frei von Kunststoffmasse bleiben und mit der Oberseite des Kunststoffgehäuses eine ebene Fläche bilden. Dabei weisen die Randseiten und/oder die Rückseite des Halbleiterchips mindestens einen Verankerungsbereich auf, über den der Halbleiterchip mit der umgebenden Kunststoffmasse formschlüssig in Eingriff steht.
Ein derartiges Bauteil hat den Vorteil, dass aufgrund des
Formschlusses zwischen Halbleiterchip und Kunststoffmasse eine Mikrorissbildung und eine Ausbreitung von Mikrorissen in der Kunststoffmasse vermindert wird, was die Zuverlässigkeit erhöht . Gleichzeitig kann durch Formgebung des Verankerungs- bereichs ein Ausbreiten von Mikrorissen in Richtung auf die Oberfläche des Kunststoffgehäuses vermindert werden.
In einer ersten Ausführungsform der Erfindung weisen die Randseiten des Halbleiterchips ein Profil auf, das zu der 0- berseite des Halbleiterchips einen stumpfen Winkel bildet.
Mit diesem stumpfen Winkel der Randseiten wird erreicht, dass sich die Kunststoffmasse allmählich mit abnehmender Stärke zur Oberseite des Kunststoffgehäuses hin über die Randseiten des Halbleiterchip stülpt. Neben einem Formschluss zwischen Halbleiterchip und Kunststoffmasse wird gleichzeitig erreicht, dass der Halbleiterchip im Bereich seiner Oberseite zu den Randseiten hin keine scharfe rechtwinkelige Kante bil- det, sondern vielmehr einen weichen Übergang mit Hilfe des stumpfen Winkels schafft.
Ferner können die Randseiten eine Stufe aufweisen. Diese Stu- fe kann einerseits tief innerhalb des Volumens des Kunststoffgehäuses liegen oder an der Oberseite des Halbleiterchips angeordnet sein. Eine Anordnung der den Halbleiterchip verankernden Stufe der Randseiten in der Tiefe der Kunststoffmasse hat den Vorteil, dass Mikrorisse aufgrund von Thermospannungen in der Tiefe des Kunststoffgehäuses entstehen und nicht in der Nähe der Oberseite des Kunststoffgehäuses.
Wird die Stufe im Bereich der Oberseite des Halbleiterchip angeordnet, so dass diese Stufe den Halbleiterchip wie einen Tellerrand umgibt, so hat dies den Vorteil, dass Mikrorisse, die im Volumen der Kunststoffmasse am Boden des tellerförmigen Halbleiterchips entstehen, durch den Randbereich des Halbleiterchips, der durch die Stufe gekennzeichnet ist, nicht auf die Oberseite des elektronischen Bauteils durchdringen können. Sie werden vielmehr von dem stufenförmigen Rand des Halbleiterchips davon abgehalten, Mikrorisse auch an der Oberseite des Kunststoffgehäuses zu entwickeln.
Darüber hinaus können die Randseiten derart gestaltet sein, dass sie Ausbuchtungen aufweisen, mit denen sie mit der Kunststoffmasse verzahnt sind. Diese Ausbuchtungen sind aufgrund ihrer Abrundungen geeignet, keinerlei Mikrorisse in dem Kunststoffmaterial entstehen zu lassen. Außerdem kann die der Oberfläche am nächsten kommende Abrundung derart gestaltet sein, dass sich die Kunststoffmasse allmählich mit abnehmender Dicke an das Niveau der Oberseite des Halbleiterchips angleicht. Eine weitere Möglichkeit neben der Strukturierung des Profils der Randseiten besteht darin, eine intensive Verankerung zwischen dem Halbleitermaterial und der Kunststoffmasse durch Aufbringen von Dendriten auf die einzubettenden Oberseiten des Halbleiterchips zu erreichen. Dendriten verhindern nicht nur eine Ausbreitung von Mikrorissen in der Kunststoffmasse, sondern bilden auch eine intensive Verzahnung zwischen dem Halbleiterchip und der Kunststoffmasse. Darüber hinaus können die Dendriten ein von dem Halbleiterchip unterschiedliches
Material, wie eine Oxidkeramik oder ein Metall aufweisen. Außerdem können die Dendriten auf unterschiedlich vorprofilierten Verankerungsbereichen eines Halbleiterchips zusätzlich angebracht sein.
Eine weitere Möglichkeit der Verankerung besteht darin, die Rückseite des Halbleiterchips mit Hinterschneidungen zu versehen, die eine formschlüssige Verbindung zwischen Kunststoff asse und Halbleiterchipmaterial bilden. Derartige Hin- terschneidungen können in Form von Schwalbenschwanzstrukturen oder anderen stufenförmigen Einkerbungen durch Hochgeschwindigkeitsfräser auf der Rückseite der Halbleiterchips eingebracht werden oder durch entsprechenden Laserabtrag oder durch ünterätzungen in einem Ätzverfahren.
Ein Verfahren zur Herstellung eines Halbleiterchips mit Verankerungsbereichen für eine den Halbleiterchip umgebende Kunststoffmasse weist die nachfolgenden Verfahrensschritte auf.
Zunächst wird ein Halbleiterwafer bereitgestellt, der in Zeilen und Spalten angeordnete integrierte Schaltungen in mehreren Halbleiterchippositionen aufweist. Dieser Halbleiterwafer wird anschließend in Halbleiterchips mittels einer Profilsäge und/oder mittels Laserabtrag unter Profilierung der Randseiten und/oder der Rückseite des Halbleiterchips getrennt. Nach dem Auftrennen des Halbleiterwafers in Halbleiterchips mit profilierten Randseiten und/oder profilierten Rückseiten wird ein Halbleiterchip in eine Kunststoffmasse unter Freilassen der Oberseite des Halbleiterchips eingebettet. Dabei bildet die Oberseite des Halbleiterchips und die Oberseite der Kunststoffmasse eine gemeinsame ebene Fläche aus.
Dieses Verfahren hat den Vorteil, dass mehrere Halbleiterchips gleichzeitig bei einem Trennverfahren von Halbleiterchips aus einem Halbleiterwafer mit Verankerungsbereichen versehen werden können. Anschließend ist es möglich diese profilierten Halbleiterchips in eine plattenförmig aufgebaute Kunststoffmasse einzubringen, so dass ein Nutzen entsteht, der nun mit fest verankerten Halbleiterchips in der Kunststoffplatte weiterverarbeitet werden kann.
Bei dem Profilsägen können die oben erwähnte stufenförmige Randseiten oder auch ein stumpfer Winkel der Randseiten zu der Oberseite herausgearbeitet werden. Um Hinterschneidungen in die Rückseite einzubringen, ist es sinnvoll, den Halbleiterwafer noch vor dem Zerteilen auf seiner Rückseite mit ent- sprechenden Frässpuren zu versehen, die Hinterschneidungen aufweisen. Erfolgt das Trennen durch Laserabtrag, so kann gleichzeitig mit dem Ausbilden der Trennfugen auch die Rückseite des Halbleiterchips in der vorgegebenen Weise wie oben beschrieben profiliert werden.
Sowohl profilierte Halbleiterchip als auch unprofilierte Halbleiterchip können vor dem Einbetten des Halbleiterchips in eine Kunststoffmasse in ein chemischen oder galvanischen Bad eingetaucht werden, wobei sich Dendriten aus Oxidkeramiken oder aus Metall auf den Randseiten und/oder auf der Rückseite des Halbleiterchips abscheiden. Diese fein strukturierten Dendriten verbessern nicht nur die Formschlüssigkeit, sondern vermindern auch die Mikrorissgefahr im Bereich des Übergangs von Halbleiterchip zur Kunststoffmasse.
Zusammenfassend kann festgestellt werden, dass die oft unzureichende gegenseitige Haftung der einzelnen Bestandteile ei- nes elektronischen Bauteils, wie Halbleiterchip, Chipkleber, Moldmasse in Verbindung mit Umgebungseinflüssen, wie Temperaturzyklen, eine sogenannte Delamination und Risse bewirken kann. Delaminationen und Mikrorisse stellen prinzipiell einen Qualitätsmangel dar und können je nach Ausprägung und Uirtge- bungsbedingungen Chipbrüche und/oder Brüche der Bondverbindungen induzieren und somit zum elektrischen Ausfall des Halbleiterbauelements führen.
Diese Gefahr ist besonders groß bei einseitig gemoldeten Chips, da diese bei Temperaturwechseln durch Spannungen aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten des Gehäuses, beispielsweise zwischen Gehäuse und Endgeräteplatte, Risse entlang der Chipkanten aufweisen können. Diese Risse entlang der Chipkanten können zu Abrissen von Leiter- bahnen der auf die gemeinsame Oberfläche von Kunststoffgehäuse und Halbleiterchip aufgebrachten Dünnschichtumverdrahtun- gen führen. Dabei breiten sich diese Risse und/oder Delaminationen insbesondere entlang geradliniger Kanten aus. Dieses wird noch unterstützt durch die quaderförmige Form von Halb- leiterchips. Diese Quaderform und die glatten Oberflächen dieser Quader sind durch die Herstellungsprozesse bedingt. Dabei werden die vier seitlichen Mantelflächen durch den Pro- zess der Chipvereinzelung erzeugt. Diese Flächen sind aus prozesstechnischen Gründen eben und zueinander rechtwinkelig was die Mikrorissausbreitung fördert.
Die bei dem Herstellungsprozess auftretende Rauhigkeit sowohl makroskopisch als auch mikroskopisch reicht nicht aus, um eine sichere Verankerung des Halbleiterchips in der Kunststoffmasse für alle Belastungen zu gewährleisten. Durch die erfindungsgemäß Vergrößerung der Grenzfläche zwischen Halbleiterchip und Kunststoffmasse sinkt die Gefahr des Auftretens und der Ausbreitung von Delaminationen und Mirkorissen zwischen diesen beiden Materialien. Das Ausbreiten entlang der sonst geradlinigen Randseiten des Halbleiterchips wird damit behindert und erfindungsgemäß lässt sich durch die Veränderung der Randseiten und der Rückseite des Halbleiterchips nicht nur eine verbesserte chemische Grenzflächenhaftung, sondern auch ein mechanischer Formschluss durch Hinterschneidungen erreichen.
Somit können durch die erfindungsgemäßen Maßnahmen Risse vollständig unterdrückt werden oder auftretende Risse gezwungen werden, sich langsamer auszubreiten, oder die Risse werden durch eine Stufe oder Schräge vor einem Ausbreiten bis an die gemeinsame Oberseite aus Chipoberfläche und Kunststoffgehäuse gehindert.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
Figur 1 zeigt einen Querschnitt durch einen Ausschnitt ei- nes elektronischen Bauteils einer ersten Ausführungsform der Erfindung, Figur 2 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung,
Figur 3 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils einer dritten Ausführungsform der Erfindung,
Figur 4 zeigt einen Querschnitt durch einen Ausschnitt ei- nes elektronischen Bauteils einer vierten Ausführungsform der Erfindung,
Figur 5 zeigt einen Querschnitt durch einen Ausschnitt im Randbereich des Halbleiterchips eines elektronischen Bauteils einer fünften Ausführungsform der Erfindung,
Figur 6 zeigt einen Querschnitt durch einen Ausschnitt im
Randseitenbereich des Halbleiterchips eines elektronischen Bauteils einer sechsten Ausführungsform der Erfindung.
Figur 1 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils einer ersten Ausführungsform der Er- findung. Das elektronische Bauteil weist ein Kunststoffgehäu- se 6 mit einer Kunststoffmasse 7 auf, die einen Halbleiterchip 1 auf seiner Rückseite 3 und auf seinen Randseiten 4 und 5 vollständig umgibt. Die Oberseite 2 des Halbleiterchips 1 ist von der Kunststoffmasse 7 freigehalten und bildet mit der Oberseite 8 des Kunststoffgehäuses 6 eine gemeinsame ebene Fläche 9. Auf der gemeinsamen ebenen Fläche 9 können Dünnfilmstrukturen, wie Leiterbahnen und ^andere Verdrahtungskomponenten aufgebracht werden, um beispielsweise hier nicht gezeigte Kontaktflächen, die auf der Oberseite 2 des Halbleiterchips 1 angeordnet sind, mit entsprechenden, hier nicht' gezeigten Außenkontakten auf der Oberseite des Kunststoffgehäuses zu verbinden. Die Randseiten 4 und 5 dieser ersten Ausführungsform der Erfindung weisen in einem Verankerungsbereich 10 eine Stufe 11 auf. Diese Stufe 11 unterbricht die glatten Randsei- ten 4 und 5, so dass Mikrorisse, die in der Tiefe der Kunststoffmasse 7 entstehen oder die von den Bauteilaußenflächen ausgehend in Richtung Chip verlaufen, durch die tellerrand- förmig ausgebildeten Randseiten 4 und 5 vom Ausbreiten auch bis zur gemeinsamen Fläche 9 behindert werden. Um diese Schutzwirkung zu erreichen, ist die Dicke der Stufe 11 wesentlich geringer als die Gesamtdicke des Halbleiterchips. In dieser Ausführungsform der Erfindung weist die Stufe 11 eine Dicke von ca. 20 bis 300 μm auf, während die Dicke des gesamten Halbleiterchips 1 zwischen 50 und 750 μm liegt. Es können auch andere absolute Größen angewendet werden, wenn in etwa dieselben Proportionen eingehalten werden. Das Verhältnis zwischen Dicke der Stufe und Chipdicke kann etwa 0,1 bis 0,3- 0,4 oder sogar bis ca. 0,8 betragen.
Figur 2 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in Figur 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied der Ausführungsform ge- maß Figur 2 unterscheidet sich von der Ausführungsform nach Figur 1 dadurch, dass die Stufe 11 auf den Randseiten 4 und 5 des Halbleiterchips nicht an der Oberseite 2 des Halbleiterchips angeordnet ist, sondern auf der Rückseite 3. Mit dieser Anordnung wird ein sicherer "Formschluss erreicht und gleichzeitig dafür gesorgt, dass Mikrorisse im wesentlichen im Bereich der Rückseite 3, das heißt also innerhalb der Kunststoffmasse 7 an der dort angeordnete Stufe entstehen und sich horizontal ausbreiten und sich weniger in Richtung auf die Oberseite 8 des Kunststoffgehäuses ausbreiten.
Figur 3 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Im Unterschied zu den vorhergehenden beiden Figuren wird in Figur 3 eine Ausführungsform der Erfindung gezeigt, bei der die Randseiten 4 und 5 des Halbleiterchips 1 in einem stumpfen Winkel α zur Oberseite 2 des Halbleiterchips 1 ausgerichtet sind. Mit einem derartigen Profil der Randseiten 4 und 5 wird erreicht, dass sich die Kunststoffmasse 7 mit abnehmende Dicke in Richtung auf die Oberseite 2 des Halbleiterchips 1 stülpt. Außerdem breiten sich Mikrorisse bevorzugt an dem spitzen Winkel zwischen Rückseite 3 und Seitenrändern 4 und 5 des Halbleiterchips 1 in der Tiefe der Kunststoffmasse 7 aus, jedoch nicht in der Nähe der Oberseite 8 des Kunststoffgehäuses 6.
Figur 4 zeigt einen Querschnitt durch einen Ausschnitt eines elektronischen Bauteils gemäß einer vierten Ausführungsform der Erfindung. Bei dieser Ausführungsform der Erfindung sind die Seitenränder 4 und 5 glatt belassen worden, jedoch ist ein Verankerungsbereich 10 auf der Rückseite 3 des Halblei- terchips angeordnet, der Hinterschneidungen 14 aufweist. Mikrorisse die in diesem auf der Rückseite 3 des Halbleiterchips 1 angeordneten Verankerungsbereich 10 entstehen breiten sich nicht in Richtung auf die gemeinsame Fläche 9 aus . Eine der- artige formschlüssige Verankerung 10 eines Halbleiterchips 1 in einer Kunststoffmasse 7 kann verstärkt werden, wenn die Seitenränder 4 und 5 mikroskopisch kleine Strukturen in Form von Dendriten oder Ausbuchtungen aufweisen, wie es die Figu- ren 5 und 6 zeigen.
Figur 5 zeigt einen Querschnitt durch einen Ausschnitt im Randseitenbereich des Halbleiterchips 1 eines Bauteils einer fünften Ausführungsform der Erfindung. In dem Randbereich sind Ausbuchtungen 12 angeordnet. Diese Auswölbungen 12 sind abgerundet, so dass Mikrorisse an ihnen abgleiten können.
Figur 6 zeigt einen Querschnitt eines Ausschnitts im Randseitenbereich des Halbleiterchips 1 eines Bauteils einer sechs- ten Ausführungsform der Erfindung. In diesem Fall ist die
Randseite 4 mit Dendriten 13 versehen, die beispielsweise in einem galvanischen Bad auf der Randseite 4 abgeschieden wurden. Derartige Dendriten 13 sorgen für einen intensiven Form- schluss zwischen Halbleiterchip 1 und Kunststoffmasse 7 und können auch auf der hier nicht gezeigten Rückseite 3 des
Halbleiterchips 1 aufgebracht werden. Diese Dendriten sind in einem galvanischen Bad auf der Randseite 4 abgeschieden und weisen Oxidkeramiken auf.
Genauso ist es denkbar, Oberflächenbereiche auch gezielt abzutragen, um eine ähnlich aufgeraute Randseite zu erzeugen.

Claims

Patentansprüche
1. Elektronisches Bauteil, das einen Halbleiterchip (1) mit einer Oberseite
(2), mit einer Rückseite (3) und mit . Randseiten (4, 5) und ein Kunststoffgehäuse (6) aufweist, wobei der Halbleiterchip (1) in dem Kunststoffgehäuse (6) derart eingebettet ist, dass die Rückseite (3) und/oder die Randseiten (4, 5) des Halbleiterchips (1) von einer KunstStoffmasse (7) umgeben sind, wobei die Randseiten (4, 5) und/oder die Rückseite
(3) des Halbleiterchips (2) mindestens einen Verankerungsbereich (10) aufweisen, über den der Halbleiterchip (1) mit der umgebenden Kunststoffmasse (7) formschlüssig in Eingriff steht.
Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Randseiten (4, 5) ein Profil aufweisen, dass zu der
Oberseite (2) in einem stumpfen Winkel (α) geneigt ist.
Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Randseiten (4, 5) eine Stufe (11) aufweisen.
4. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Randseiten (4, 5) Ausbuchtungen (12) aufweisen.
5. Elektronisches Bauteil nach einem der vorhergehenden An- sprüche, dadurch gekennzeichnet, dass die Randseiten (4, 5) und/oder die Rückseite (3) galva- nisch oder chemisch aufgebrachte Dendriten (13) aufweist.
Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rückseite (3) des Halbleiterchips (1) eine den Halbleiterchip in der Kunststoffmasse (7) verankernde Hinterscheidung (14) oder Unterätzung aufweist.
7. Verfahren zur Herstellung eines Halbleiterchips (1) mit Verankerungsbereichen (10) für eine den Halbleiterchip (1) umgebende Kunststoffmasse (7), wobei das Verfahren folgende Verfahrensschritte aufweist: - Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten integrierten Schaltungen in Halbleiterchippositionen,
Trennen des Halbleiterwafers in Halbleiterchips (1) mittels einer Profilsäge und/oder mittels Laserab- trag unter Profilierung der Randseiten (4, 5) und/oder der Rückseite (3) des Halbleiterchips (1), Einbetten des Halbleiterchips (1) in eine Kunststoffmasse (7) .
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass vor dem Einbetten des Halbleiterchips (1) in eine Kunststoffmasse (7) der Halbleiterchip (1) mit seinen Randseiten (4, 5) und/oder seiner Rückseite (3) in ein Bad zur chemischen oder galvanischen Abscheidung von Dendriten (13) auf den Randseiten (4, 5) und/oder auf der Rückseite (3) eingetaucht wird.
EP04718612A 2003-03-11 2004-03-09 Elektronisches bauteil mit halbleiterchip und kunststoffgehäuse und verfahren zur herstellung desselben Withdrawn EP1606841A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10310842A DE10310842B4 (de) 2003-03-11 2003-03-11 Elektronisches Bauteil mit Halbleiterchip und Kunststoffgehäuse
DE10310842 2003-03-11
PCT/DE2004/000461 WO2004082018A2 (de) 2003-03-11 2004-03-09 Elektronisches bauteil mit halbleiterchip und kunststoffgehäuse und verfahren zur herstellung desselben

Publications (1)

Publication Number Publication Date
EP1606841A2 true EP1606841A2 (de) 2005-12-21

Family

ID=32920753

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04718612A Withdrawn EP1606841A2 (de) 2003-03-11 2004-03-09 Elektronisches bauteil mit halbleiterchip und kunststoffgehäuse und verfahren zur herstellung desselben

Country Status (4)

Country Link
US (1) US7508083B2 (de)
EP (1) EP1606841A2 (de)
DE (1) DE10310842B4 (de)
WO (1) WO2004082018A2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005023949B4 (de) 2005-05-20 2019-07-18 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
US20070111399A1 (en) * 2005-11-14 2007-05-17 Goida Thomas M Method of fabricating an exposed die package
DE102006060629A1 (de) * 2006-12-21 2008-06-26 Robert Bosch Gmbh Elektrisches Bauelement
JP4525786B2 (ja) * 2008-03-31 2010-08-18 Ｔｄｋ株式会社 電子部品及び電子部品モジュール
JP2012199420A (ja) * 2011-03-22 2012-10-18 Fujitsu Ltd 半導体装置
JP2014192347A (ja) * 2013-03-27 2014-10-06 Murata Mfg Co Ltd 樹脂封止型電子機器およびそれを備えた電子装置
GB2514547A (en) 2013-05-23 2014-12-03 Melexis Technologies Nv Packaging of semiconductor devices
KR101933424B1 (ko) * 2017-11-29 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7247124B2 (ja) * 2020-01-07 2023-03-28 三菱電機株式会社 半導体モジュール
JP2022043997A (ja) * 2020-09-04 2022-03-16 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器
US20230215833A1 (en) * 2022-01-03 2023-07-06 Wolfspeed, Inc. Limiting Failures Caused by Dendrite Growth on Semiconductor Chips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143851A (ja) 1986-12-08 1988-06-16 Nec Corp 半導体装置
JP2694871B2 (ja) 1988-11-26 1997-12-24 三菱電機株式会社 半導体装置
JPH0563112A (ja) 1991-09-03 1993-03-12 Sony Corp 半導体装置
DE4401588C2 (de) * 1994-01-20 2003-02-20 Gemplus Gmbh Verfahren zum Verkappen eines Chipkarten-Moduls und Chipkarten-Modul
DE19509262C2 (de) * 1995-03-15 2001-11-29 Siemens Ag Halbleiterbauelement mit Kunststoffumhüllung und Verfahren zu dessen Herstellung
DE19940564C2 (de) * 1999-08-26 2002-03-21 Infineon Technologies Ag Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
DE10206661A1 (de) * 2001-02-20 2002-09-26 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004082018A2 *

Also Published As

Publication number Publication date
US20060255478A1 (en) 2006-11-16
DE10310842B4 (de) 2007-04-05
WO2004082018A2 (de) 2004-09-23
DE10310842A1 (de) 2004-09-30
US7508083B2 (en) 2009-03-24
WO2004082018A3 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
DE102014204600B4 (de) Wafer, integrierter schaltungschip und verfahren zur herstellung eines integrierten schaltungschips
DE102006045939B4 (de) Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
EP1606841A2 (de) Elektronisches bauteil mit halbleiterchip und kunststoffgehäuse und verfahren zur herstellung desselben
DE112015001948T5 (de) Einsatz und Werkzeughalter zu seiner Befestigung
WO2019091728A1 (de) Verfahren und vorrichtung zur integration von halbleiter-wafern
DE3343034A1 (de) Gehaeuse aus metall und kunststoff mit erhoehter zuverlaessigkeit fuer halbleitervorrichtungen
DE10340129B4 (de) Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
DE102006017115A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE19808932A1 (de) Schaltungsplatte
DE3235310C2 (de) Verfahren zur Herstellung eines an seinen Kanten gepanzerten Werkstückes
DE102004027960A1 (de) Elektrische Leistungs-Halbleitervorrichtung
DE102006027283A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE102014115201A1 (de) Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
DE112011105215B4 (de) Bauelementträgerverbund und Verfahren zur Herstellung einer Mehrzahl von Bauelementträgerbereichen
AT523432B1 (de) Formteil
DE102015105752B4 (de) Halbleiteranordnung mit Reservoir für Markermaterial
DE102014203075B4 (de) Magnetsensor und Verfahren zu dessen Herstellung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10333840A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
EP3211666A1 (de) Mehrfachsubstrat
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
EP1811099A3 (de) Bauplatte zur Herstellung eines Eckelements
DE102006009540A1 (de) Substrat für ein substratbasiertes elektronisches Bauelement und elektronisches Bauelement mit verbesserter Zuverlässigkeit
DE102004061307B4 (de) Halbleiterbauteil mit Passivierungsschicht
DE2348494A1 (de) Leitungsloser chiptraeger mit aeusseren anschluessen und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050818

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

17Q First examination report despatched

Effective date: 20090701

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INTEL MOBILE COMMUNICATIONS GMBH

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20131001