DE102004061307B4 - Halbleiterbauteil mit Passivierungsschicht - Google Patents

Halbleiterbauteil mit Passivierungsschicht Download PDF

Info

Publication number
DE102004061307B4
DE102004061307B4 DE102004061307A DE102004061307A DE102004061307B4 DE 102004061307 B4 DE102004061307 B4 DE 102004061307B4 DE 102004061307 A DE102004061307 A DE 102004061307A DE 102004061307 A DE102004061307 A DE 102004061307A DE 102004061307 B4 DE102004061307 B4 DE 102004061307B4
Authority
DE
Germany
Prior art keywords
metal
passivation layer
areas
layer
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004061307A
Other languages
English (en)
Other versions
DE102004061307A1 (de
Inventor
Matthias Dr.-Ing. Stecher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004061307A priority Critical patent/DE102004061307B4/de
Priority to JP2005366627A priority patent/JP2006179916A/ja
Priority to US11/313,178 priority patent/US7470993B2/en
Publication of DE102004061307A1 publication Critical patent/DE102004061307A1/de
Application granted granted Critical
Publication of DE102004061307B4 publication Critical patent/DE102004061307B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleiterbauteil, mit:
– einem Halbleiterkörper (1),
– einer oberhalb des Halbleiterkörpers (1) angeordneten Metall-/Isolationsstruktur (2), die mehrere in lateraler Richtung nebeneinander liegende Bereiche jeweils aus Metall (81, 82, 83) zur Versorgung des Halbleiterkörpers (1) mit elektrischem Strom und an die Metallbereiche (81, 82, 83) lateral angrenzende und diese voneinander elektrisch isolierende Bereiche aus Isolationsmaterial (10) aufweist, wobei die freiliegenden Bereiche der obersten Metalllage (83) und die nach oben freiliegenden Bereiche der vom Metall der Metallbereiche nicht bedeckten Bereiche des Isolationsmaterials (10) zumindest teilweise mit einer mit den Metallbereichen in elektrischem Kontakt und mit dem Isolationsmaterial (10) in Berührung stehenden Passivierungschicht (3) aus einem Metall oder einer metallhaltigen Verbindung gemeinsam bedeckt sind, wobei das Metall oder die Metallverbindung der Passivierungsschicht (3) so gewählt ist, dass es oder sie freiliegende Oberflächenabschnitte der Metallbereiche der obersten Metalllage (83) passiviert, eine sehr hohe Reissfestigkeit bei aufgrund thermischer Beanspruchung lateral auf die Passivierungsschicht...

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit Passivierungsschicht.
  • In der Regel werden Halbleiterbauteile mit einer Passivierungsschicht versehen, um die Einflüsse der Umwelt, beispielsweise Temperaturschwankungen oder Feuchtigkeit, auf die Halbleiterbauteile möglichst gering zu halten. Die Passivierungsschicht kann weiterhin zur mechanischen Stabilisierung der Halbleiterbauteile dienen.
  • Wird ein Halbleiterbauteil mit Passivierungsschicht starken Temperaturschwankungen ausgesetzt, so können aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten von Passivierungsschicht und von an die Passivierungsschicht angrenzenden Bereichen des Halbleiterbauteils Risse in der Passivierungsschicht entstehen. Dies ist insbesondere dann der Fall, wenn das Halbleiterbauteil durch eine Pressmasse, die an die Passivierungsschicht angrenzt, nach außen hin abgeschlossen wird, da die thermischen Ausdehnungskoeffizienten von Passivierungsschicht und Pressmasse stark voneinander abweichen können. Entsteht ein Riss innerhalb eines kritischen Bereichs des Halbleiterbauteils, beispielsweise in einem Bereich, der zwei leitende Gebiete voneinander isoliert, so kann der Riss zur Beeinträchtigung der Funktionsweise des Halbleiterbauteils führen. Im schlimmsten Fall führt die Rissbildung zu einem Totalausfall des Halbleiterbauteils.
  • In der folgenden Beschreibung wird unter Bezugnahme auf die 1 bis 3 die vorangehend beschriebene Problematik beispielhaft erläutert.
  • In 1 ist ein Querschnitt eines Ausschnitts eines typischen Leistungs-Halbleiterbauteils gezeigt. Auf einem Halbleiterkörper 1, der in dieser Ausführungsform aus Silizium besteht, ist eine Metall-/Isolationsstruktur 2 angeordnet, die wiederum von einer Passivierungsschicht 3 bedeckt wird. Auf der Passivierungsschicht 3 ist eine Pufferschicht 4 vorgesehen, auf der wiederum eine Pressmassenschicht 5, die als Gehäuseabschluss fungiert, angeordnet ist. Die Metall-/Isolationsstruktur 2 weist in dieser Ausführungsform eine erste bis dritte Metallebene 6, 7 und 8 auf, die durch leitfähige Verbindungen 9 miteinander elektrisch verbunden sind. Die Metallebenen 6, 7, 8 sind in unterschiedliche Metallebenen-Bereiche aufgeteilt (in dieser Ausführungsform ist die erste Metallebene 6 in fünf Metallebenen-Bereiche 61 –65 und die zweite bzw. dritte Metallebene 7, 8 in jeweils drei Metallebenen Bereiche 71 –73 bzw. 81 –83 aufgeteilt), die durch Isolationsstrukturen 10 voneinander elektrisch isoliert sind.
  • Da die thermischen Ausdehnungskoeffizienten von der Passivierungsschicht 3 und der Pressmassenschicht 5 in der Regel stark unterschiedlich ausfallen, treten bei Temperaturschwankungen starke in lateraler Richtung ausgerichtete Zugkräfte an dem Übergang zwischen der Passivierungsschicht 3 und der Pufferschicht 4 auf, was durch die in 2 gezeigten Pfeile 11 angedeutet wird. Überschreiten die Zugspannungen bestimmte Schwellenwerte, so entstehen innerhalb der Passivierungsschicht 2 Risse 12. Die Risse 12 entstehen insbesondere in Bereichen der Passivierungsschicht 3, die an Kanten 13 der obersten Metallebene (dritte Metallebene 8) angrenzen.
  • In 3a ist eine mikroskopische Aufnahme eines Bereichs aus 2 gezeigt, der mit Bezugsziffer 15 gekennzeichnet ist. Deutlich zu sehen ist ein Riss 12, der sich an einer Kante 13 des Metallbereichs 82 innerhalb der Passivierungsschicht 3 ausgebildet hat. Der in 3a gezeigte Riss 12 ist unkritisch, da über diesen Riss keine Feuchtigkeit in den Halbleiterkörper 1 bzw. in isolierende Zwischenbereiche (Isolationsstruktur 10) gelangen kann.
  • Kritischer gestaltet sich die Situation in einem Fall, wie er in 3b gezeigt ist. 3b zeigt eine Draufsicht auf ein Halbleiterbauteil mit einer Metallisierung 16. Die Metallisierung 16 wird durch isolierende Bereiche 17 durchsetzt bzw. unterbrochen. Oberhalb der Metallisierung 16 sowie der isolierenden Bereiche 17 ist eine Passivierungsschicht (hier durchsichtig) vorgesehen, in der Risse 12 aufgrund thermischer Beanspruchung entstanden sind. Die Risse 12 verlaufen oberhalb der isolierenden Bereiche 17 und stellen damit ein ernst zu nehmendes Risiko dar, da aufgrund der Risse 12 eine ordnungsgemäße Isolation zwischen den einzelnen Bereichen der Metallisierung 16 bzw. zwischen unterhalb der Metallisierung liegenden leitenden Bereichen nicht mehr gewährleistet ist. Ein aus US 5811874 bekanntes Halbleiterbauteil weist in seinem Randbereich eine als Schutzring dienende Schicht aus Metall oder einer metallhaltigen Verbindung auf, welche über einem Isolierfilm abgeschieden ist. Desweiteren befindet sich auf dem metallischen Schutzring eine Passivierungsschicht aus nicht leitendem Material, die auch bereichsweise den Isolierfilm bedeckt. Zur Absorption von mechanischen Spannungen ist der Schutzring mit Schlitzen speziell an gerundeten Teilen versehen.
  • WO 99/20089 A1 beschreibt eine als Verbindungselement für Halbleiterbauteile dienende Mehrschichtplatte, die segmentierte Abschnitte aus Isolationsmaterial und metallischen Verbindungsstrukturen aufweist. Dabei können metallische Verbindungsstrukturen freiliegende Bereiche anderer darunter liegender metallischer Verbindungsstrukturen elektrisch kontaktieren und bereichsweise mit freiliegenden Teilen der Isolationsbereiche in Berührung stehen.
  • Aus WO 03/085735 A1 ist ein BEOL-Prozess (Back-End-Off-Line-Prozess) für Kupfermetallbahnen bekannt, bei denen nach oben freiliegende Oberflächen der Kupfermetallbahnen durch eine als Passivierlage dienende CoWP oder CoP oder Ru-Deckschicht bedeckt sind.
  • US 2003/0197280 A1 beschreibt ein Halbleiterbauteil mit einer maschenartigen Versteifungsstruktur zwischen mehreren übereinanderliegenden Metalllagen. Diese Versteifungsstruktur ist besonders vorteilhaft, wenn das jeweilige ILD (Inter-Level-Dielektrikum) aus einem Low-k-Dielektrikum (z. B. einem organischen Polymer besteht). 5 dieser Druckschrift zeigt eine aus Siliciumoxid oder Siliciumnitrid bestehende Passivierlage, die ganzflächig eine oberste Metallisierungsschicht bedeckt.
  • Die der Erfindung zugrunde liegende Aufgabe ist, ein Halbleiterbauteil anzugeben, dessen Funktionsweise bei Rissbildung in der Passivierungsschicht nicht bzw. nur in geringem Ausmaß beeinträchtigt wird.
  • Zur Lösung dieser Aufgabe stellt die Erfindung ein Halbleiterbauteil gemäß Patentanspruch 1 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens befinden sich in den Unteransprüchen.
  • Das erfindungsgemäße Halbleiterbauteil weist zur Lösung dieser Aufgabe auf:
    • – einen Halbleiterkörper,
    • – eine oberhalb des Halbleiterkörpers angeordneten Metall-/Isolationsstruktur, die mehrere in lateraler Richtung nebeneinander liegende Bereiche jeweils aus Metall zur Versorgung des Halbleiterkörpers mit elektrischem Strom und an die Metallbereiche lateral angrenzende und diese voneinander elektrisch isolierende Bereiche aus Isolationsmaterial aufweist, wobei die freiliegenden Bereiche der obersten Metalllage und die nach oben freiliegenden Bereiche der vom Metall der Metallbereiche nicht bedeckten Bereiche des Isolationsmaterials zumindest teilweise mit einer mit den Metallbereichen in elektrischem Kontakt und mit dem Isolationsmaterial in Berührung stehenden Passivierungschicht aus einem Metall oder einer metallhaltigen Verbindung gemeinsam bedeckt sind, wobei das Metall bzw. die Metallverbindung der Passivierungsschicht so gewählt ist, dass es bzw. sie freiliegende Oberflächenabschnitte der Metallbereiche der obersten Metalllage passiviert, eine sehr hohe Reissfestigkeit bei aufgrund thermischer Beanspruchung lateral auf die Passivierungsschicht einwirkenden Zugkräften, eine gute Haftfestigkeit auf dem Metall der Metallbereiche und keine oder nur eine schwache Haftfestigkeit auf dem Isolationsmaterial der Metall-Isolationsstruktur hat.
  • Vorzugsweise besteht die Passivierungsschicht aus NiP, NiB, NiRe, W oder TiN bzw. aus einer Kombination derartiger Elemente/Verbindungen. Wird W, Ti oder TiN beziehungsweise eine Kombination aus diesen Metallen eingesetzt, so müssen im Falle der Verwendung eines Sputterprozesses leitende Verbindungen zwischen den Leiterbahnen aufgebrochen werden, beispielsweise mittels einer Photostrukturierung.
  • Die Verwendung derartiger Materialien hat mehrerlei Vorteile. Zum einen weist eine Passivierungsschicht aus Metall bzw. einer metallhaltigen Verbindung eine sehr hohe Reißfestigkeit auf. Zum anderen ist die Haftfestigkeit zwischen derartigen Materialien und den üblicherweise für die Isolationsbereiche verwendeten Materialien (z. B. Oxid, Nitrid, SiC, Oxidnitrid beziehungsweise eine Kombination aus diesen Materialien) nur sehr schwach. Dies bedeutet, dass Risse in der Passivierungsschicht, die oberhalb eines Isolationsbereichs verlaufen, sich nur sehr schwer in den Isolationsbereich hinein fortpflanzen können. Damit ist die Wahrscheinlichkeit, dass oberhalb der Isolationsbereiche verlaufende Risse zum Totalausfall des Halbleiterbauteils führen, relativ gering.
  • Die beschriebenen Vorteile kommen insbesondere dann zum Tragen, wenn die Passivierungsschicht aus NiP besteht, und das Material der Metallbereiche Aluminium ist.
  • Das direkte Ronden von Bonddrähten auf der Passivierungsschicht ist mitunter problematisch, da sich nicht jedes Passivierungsschicht-Material für die Nutzung als Bondkontaktfläche eignet. In einer bevorzugten Ausführungsform werden daher zumindest Teilbereiche der Passivierungsschicht mit dünnen Schichten aus Pd oder Au, die als Bondkontaktflächen dienen, belegt, so dass dem Halbleiterkörper ein elektrischer Strom über die Pd- bzw. Au-Schicht, die Passivierungsschicht und den damit elektrisch verbundenen Metallbereichen der Metall-Isolationsstruktur zuführbar ist.
  • Typische Dicken der Passivierungsschicht betragen zwischen 50 nm und 5 μm. Die Erfindung ist jedoch nicht auf derartige Dickenbereiche beschränkt.
  • Durch die bereits beschriebenen Zugkräfte, die in lateraler Richtung an der Passivierungsschicht angreifen, kann nicht nur die Passivierungsschicht selbst, sondern auch ein unterhalb der Passivierungsschicht liegender Metallbereich beschädigt werden. So treten bei großen Zugkräften Verformungen in den Metallbereichen auf, die im Extremfall zum Umknicken bzw. Abreißen bestimmter Metallbereich führen können.
  • Um dies zu vermeiden, können die Metallbereiche mit Stabilisierungsstrukturen durchsetzt werden. Dazu werden die Metallbereiche jeweils in mehrere nebeneinander angeordnete, voneinander beabstandete Metall-Unterbereiche aufgeteilt, und die zwischen den Metall-Unterbereichen befindlichen Freiräume durch die Passivierungsschicht (zumindest teilweise) aufgefüllt, derart, dass die Metall-Unterbereiche durch die Passivierungsschicht miteinander elektrisch verbunden sind. Teile der Metallbereiche werden also durch andere leitende Materialien (das leitende Material der Passivierungsschicht) ersetzt. Die Metallbereiche werden auf diese Weise von leitenden Stabilisierungsstrukturen durchsetzt. Die Stabilisierungsstrukturen können auch durch Aussparungen in den Metall bereichen gebildet werden, die durch die Passivierungsschicht zumindest teilweise aufgefüllt sind.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 einen Ausschnitt eines bekannten Leistungs-Halbleiterbauteils in Querschnittsdarstellung.
  • 2 einen Ausschnitt des in 1 gezeigten Leistungs-Halbleiterbauteils bei Zugspannung in lateraler Richtung.
  • 3a eine mikroskopische Aufnahme eines Ausschnitts aus 2.
  • 3b eine Draufsicht auf einen Ausschnitt eines bekannten Halbleiterbauteils.
  • 4 einen Ausschnitt einer ersten bevorzugten Ausführungsform des erfindungsgemäßen Halbleiterbauteils in Querschnittsdarstellung.
  • 5 einen Ausschnitt einer zweiten bevorzugten Ausführungsform des erfindungsgemäßen Halbleiterbauteils in Querschnittsdarstellung.
  • 6 eine bevorzugte Ausführungsform eines Metallbereichs in einem erfindungsgemäßen Halbleiterbauteil in Draufsicht.
  • 7 eine weitere bevorzugte Ausführungsform eines Metallbereichs in einem erfindungsgemäßen Halbleiterbauteil in Draufsicht.
  • In den Figuren sind identische bzw. einander entsprechende Bauteile bzw. Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet.
  • In 4 ist eine erste bevorzugte Ausführungsform des erfindungsgemäßen Halbleiterbauteils gezeigt. Der wesentliche Unterschied dieser Ausführungsform zu der in 2 gezeigten Ausführungsform besteht darin, dass das Material der Passivierungsschicht 3 aus einem Metall bzw. aus einer metallhaltigen Verbindung besteht. Vorzugsweise ist das Material der Passivierungsschicht 3 NiP. Die Verwendung dieses Materials hat zur Folge, dass die Passivierungsschicht an den mit Bezugsziffer 18 gekennzeichneten Stellen nicht bzw. äußerst schwach auf den Isolationsstrukturen 10 haftet. Wenn ein Riss innerhalb der Passivierungsschicht 3 oberhalb der Isolationsstrukturen 10 entsteht bzw. sich in Richtung der Isolationsstrukturen 10 ausbreitet, so wird dieser Riss mit einer nur sehr geringen Wahrscheinlichkeit auf die Isolationsstrukturen 10 "überspringen" und damit diese beschädigen, da die Passivierungsschicht 3 auf den Bereichen 18 nicht haftet. Die Verwendung eines derartigen Passivierungsschicht-Materials hat, wie bereits erwähnt, weiterhin den Vorteil, dass die Reißfestigkeit der Passivierungsschicht 3 sehr hoch ist.
  • In 5 ist eine Ausführungsform gezeigt, in der ein Metallbereich der obersten Metallebene 8, beispielsweise der Metallbereich 82 , in mehrere Metall-Unterbereiche 19, 20 sowie 21 aufgeteilt ist. Die Metall-Unterbereiche 19, 20, 21 sind durch Freiräume 22 voneinander getrennt, die durch die Passivierungsschicht 3 aufgefüllt werden. Die Passivierungs schicht 3 verbindet also die Metall-Unterbereiche 19 bis 21 elektrisch miteinander. Die mit Passivierungsschicht-Material aufgefüllten Freiräume 22 stellen Stabilisierungsstrukturen dar, die den Metallbereich 82 durchsetzen. Auf diese Art und Weise kann einer Verformung des Metallbereichs 82 vorgebeugt werden.
  • In 6 und 7 sind Draufsichten auf einen horizontalen Querschnitt eines Metallbereichs, beispielsweise des Metallbereichs 82 gezeigt. Der Metallbereich 82 wird durch vertikal verlaufende Aussparungen (Gräben, Löcher) 22 durchsetzt, die, wie in 6 angedeutet ist, beliebige geometrische Formen aufweisen können.
  • In 7 ist gezeigt, dass die Aussparungen 22 auch in Form zusammenhängender Gräben ausgebildet sein können. In dieser Ausführungsform ist der Metallbereich 82 in vier Metall-Unterbereiche 23, 24, 25 sowie 26 aufgeteilt. Die Aussparungen 22 bilden stabilisierende Querverstrebungen aus und verhindern bei starken Zugkräften in lateraler Richtung eine Beschädigung der Metall-Unterbereiche 23, 24, 25 sowie 26 durch Verformung bzw. Abreißen.
  • In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erörtert werden.
  • Bei Power-IC-Technologien werden in der Regel große Power-DMOS-Transistoren an die Chip-Ränder platziert. Die Transistoren haben große Metallplatten, deren Größen zwischen einigen 0,01 mm2 und einigen mm2 liegen können und zum Mold-Compound (Pressmasse) des Plastik-Packages hin mit einer mehreren 100 nm-dicken Passivierung isoliert sind (1). Da der Chip, die Spinne, auf der der Chip befestigt ist, und die Pressmasse unterschiedliche Ausdehnungskoeffizienten haben, werden große Zugkräfte auf die Passivierung ausgeübt. Oft kann die oberste Metalllage, bestehend aus Aluminium oder Kupfer, die Kräfte nicht aufnehmen (Artikel 1 und 2). Es kommt deshalb zu Passivierungsrissen und gegebenenfalls zu Ausfällen des Chips während des Betriebs. Die Robustheit des Chips wird in der Regel bestimmt, indem mehrere Temperaturzyklen durchlaufen werden. Um die Risse zu minimieren, wird häufig eine Pufferschicht wie beispielsweise ein Polyimid zwischen Chip-Passivierung und Pressmasse vorgesehen.
  • Bisher war es möglich, die Risse einigermaßen gering zu halten. Durch die zunehmende Miniaturisierung der Funktionen werden neuerdings in der Metallisierung Planarisierungstechniken wie CMP (Chemisch-Mechanisches Polieren) benutzt. Diese führen zu absolut planaren Metallisierungsoberflächen. Dadurch können sich die Pressmassenkräfte über die Flächen aufsummieren, womit es zu einer immensen Anzahl von großen Rissen kommt (2 und 3). Breiten sich diese auch in der elektrischen Isolation zwischen den einzelnen Metallisierungsebenen (Interlayer Dielektrikum (ILD)) aus, so kann Feuchtigkeit in den Chip eindringen. Im schlimmsten Fall kommt es zu Kurzschlüssen, z. B. wenn Metall in die Risse hineingedrückt wird.
  • Diese Effekte kommen verstärkt zum Tragen, wenn durch die Miniaturisierung bedingt die oberste Metallschicht dick ausfällt, um höhere Stromdichten aufzunehmen. Dadurch nimmt die Verformbarkeit (Plastifizierung) von Aluminium zu. Dies kann zu "umkippenden" Metallleitungen führen.
  • Da grundsätzlich die Risse an den Kanten der obersten Metalllage entstehen und danach längs dieser nach unten ins ILD laufen (3), muss entweder die Rissbildung selbst oder das Hineinlaufen des Risses in das ILD verhindert werden.
  • Ferner sollte die Passivierung so geschaffen sein, dass die zu passivierende Metallbahn ihre Form aufgrund der durch die Pressmasse induzierten Schubkräfte beibehält, da sonst mit einer Abnahme der Elektromigration (Zuverlässigkeit der zu passivierenden Metallbahn unter Strom) zu rechnen ist. Diese Anforderungen können über eine Beschichtung der obersten Metallbahnen durch ein Metall erreicht werden (2).
  • Metalle weisen eine erheblich höhere Reißfestigkeit gegenüber den in der Regel eingesetzten Passivierungsschicht-Materialien (Nitride und Oxide) auf. Bevorzugt wird NiP eingesetzt. Das NiP kann beispielsweise autogalvanisch abgeschieden werden. Bevorzugte Passivierungsschichtdicken liegen zwischen 50 nm und 5 μm. NiP hat den Vorteil, dass dieses Material nicht so leicht wie ein Oxid oder ein Nitrid reißt, und dass es auf Aluminium, nicht jedoch auf dem darunter liegenden ILD haftet. Damit ist es unwahrscheinlich, dass ein Riss im NiP auf das ILD überspringt. Da das NiP sehr hart ist, kann sich auch das Aluminium nicht verformen.
  • Um große Aluminiumgebiete trotz der immensen Kräfte, die durch die Pressmasse bewirkt werden, formstabil zu halten, können große Aluminiumgebiete (allgemeiner: die oberste Metallisierung) in kleinere Gebiete strukturiert werden (siehe 5). Die dabei entstehenden Abstände zwischen den kleineren Gebieten sollten aber geringer als die zweifache Dicke der Passivierungsschicht (NiP) ausfallen, damit die kleineren Gebiete über das NiP wieder elektrisch miteinander verbunden werden. Die Strukturierung der obersten Metallisierung kann auf unterschiedliche Art und Weise durchgeführt werden: Zum einen ist es vorstellbar, Löcher irgendwelcher Form in die oberste Metallschicht einzubringen, die entweder vollständig oder nur teilweise mit NiP aufgefüllt werden (siehe 6). Im letzteren Fall erhöht sich der Schichtwiderstand und ist deshalb nicht erstrebenswert. Eine andere Möglichkeit ist die Zerlegung der Metalllage in separate Metallgebiete, die dann wieder über das NiP der Passivierungsschicht elektrisch verbunden werden (siehe 7).
  • Da die Bondzuverlässigkeit auf NiP nicht sehr hoch ist, ist eine zusätzliche Pd-, Au- oder Pd/Au-Abscheidung auf dem NiP vorteilhaft. Diese Schichten können sehr dünn ausfallen und sind insbesondere im Bereich der Pads zum Anschluss der Bonddrähte notwendig. Derartige Schichten würden aber auf dem restlichen NiP nicht stören, so dass diese Schichten auch dort (d. h. ganzflächig über die Passivierungsschicht) abgeschieden werden können. Die Haftung zwischen der so passivierten obersten Metallisierung und der Pufferschicht (vorzugsweise Imid) oder der Pressmasse kann, falls keine Pufferschicht benutzt wird, über einen chemischen oder mechanischen Haftvermittler (Ein Haftvermittler ist mit einem Kleber vergleichbar. Beispielsweise kann Imid als Haftvermittler zwischen einer Chippassivierung und einer Pressmasse eingesetzt werden) erzeugt werden. Weiterhin können Imide und Pressmassen, die auf Edelmetallen und ILD-Schichten gleichzeitig haften, verwendet werden.
  • Ein wesentlicher Aspekt der Erfindung ist demnach das Ersetzen der Oxid- oder Nitridpassivierung der obersten Metallschicht durch ein passivierendes Metall wie NiP, NiB oder NiRe. Andere Metalle wie W oder TiN sind auch vorstellbar. Diese Schichten lassen sich nicht selektiv abscheiden, weswegen ein zusätzlicher selektiver Entfernungsprozess benötigt wird. NiP, NiB oder NiRe haben den Vorteil, dass sie auf ILDs grundsätzlich nicht haften. So können Risse, die wegen den großen vorhandenen Schubkräften in diese induziert werden, nicht ins ILD laufen.
  • In 5 ist gezeigt, dass Zugkräfte aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten im Wesentlichen im Mold-Compound entstehen, das sich in der Regel 8-Mal mehr ausdehnt oder zusammenzieht als Siliziumchip und Metallisierung. Die Zugkräfte werden etwas über die Pufferschicht 4 (vorzugsweise Imid) abgebaut und sind von außen in das Innere des Chips gerichtet, da die Pressmasse bei ungefähr 180°C um den Chip gespritzt wird. Die Betriebstemperatur des Chips liegt in der Regel darunter.
  • Da NiP im Vergleich zu den standardmäßig verwendeten Metallen (Al und Cu) leitend ist, lassen sich über NiP leitende Querverstrebungen einbauen. Diese stabilisieren die oberste Metalllage gegenüber den Schubkräften aus der Pressmasse.
  • In 6 ist ein horizontaler Schnitt durch eine große Metallschicht gezeigt, zu sehen sind die Seitenwandpassivierung und die strukturierte zu passivierende Metallschicht. Die Querverstrebungen können Gebiete innerhalb der obersten Metalllage sein. Sie müssen nicht zusammenhängend sein. In 7 ist gezeigt, dass auch durchgehende Querverstrebungen möglich sind. Diese sollten eher bei großen Metallgebieten eingesetzt werden.
    • 1
    Halbleiterkörper
    2
    Metall-/Isolationsstruktur
    3
    Passivierungsschicht
    4
    Pufferschicht
    5
    Pressmassenschicht
    6
    erste Metallebene
    7
    zweite Metallebene
    8
    dritte Metallebene
    9
    leitfähige Verbindung
    10
    Isolationsstruktur
    11
    Pfeil
    12
    Riss
    13
    Kante
    14
    Bereich
    15
    Bereich
    16
    Metallisierung
    17
    isolierender Bereich
    18
    Bereich
    19
    Metall-Unterbereich
    20
    Metall-Unterbereich
    21
    Metall-Unterbereich
    22
    Freiraum
    23
    Metall-Unterbereich
    24
    Metall-Unterbereich
    25
    Metall-Unterbereich
    26
    Metall-Unterbereich

Claims (6)

  1. Halbleiterbauteil, mit: – einem Halbleiterkörper (1), – einer oberhalb des Halbleiterkörpers (1) angeordneten Metall-/Isolationsstruktur (2), die mehrere in lateraler Richtung nebeneinander liegende Bereiche jeweils aus Metall (81 , 82 , 83 ) zur Versorgung des Halbleiterkörpers (1) mit elektrischem Strom und an die Metallbereiche (81 , 82 , 83 ) lateral angrenzende und diese voneinander elektrisch isolierende Bereiche aus Isolationsmaterial (10) aufweist, wobei die freiliegenden Bereiche der obersten Metalllage (83 ) und die nach oben freiliegenden Bereiche der vom Metall der Metallbereiche nicht bedeckten Bereiche des Isolationsmaterials (10) zumindest teilweise mit einer mit den Metallbereichen in elektrischem Kontakt und mit dem Isolationsmaterial (10) in Berührung stehenden Passivierungschicht (3) aus einem Metall oder einer metallhaltigen Verbindung gemeinsam bedeckt sind, wobei das Metall oder die Metallverbindung der Passivierungsschicht (3) so gewählt ist, dass es oder sie freiliegende Oberflächenabschnitte der Metallbereiche der obersten Metalllage (83 ) passiviert, eine sehr hohe Reissfestigkeit bei aufgrund thermischer Beanspruchung lateral auf die Passivierungsschicht (3) einwirkenden Zugkräften, eine gute Haftfestigkeit auf dem Metall der Metallbereiche (81 , 82 , 83 ) und keine oder nur eine schwache Haftfestigkeit auf dem Isolationsmaterial (10) der Metall-Isolationsstruktur (2) hat.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Passivierungsschicht (3) aus NiP, NiB, NiRe, W oder TiN besteht oder aus einer Kombination derartiger Elemente/Verbindungen.
  3. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, dass auf der Passivierungsschicht (3) eine Schicht aus Pd, Au oder einer Kombination derartiger Elemente angeordnet ist.
  4. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Dicke der Passivierungsschicht (3) zwischen 50 nm und 5 μm beträgt.
  5. Halbleiterbauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens ein Metallbereich (82 ) in mehrere nebeneinander angeordnete, voneinander beabstandete Metall-Unterbereiche (19, 20, 21) aufgeteilt ist, wobei zwischen den Metall-Unterbereichen (19, 20, 21) befindliche Freiräume (22) durch die Passivierungsschicht (3) wenigstens teilweise aufgefüllt werden, derart, dass die Metall-Unterbereiche (19, 20, 21) durch die Passivierungsschicht (3) miteinander elektrisch verbunden sind.
  6. Halbleiterbauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens ein Metallbereich (82 ) eine Aussparung (22) aufweist, die durch die Passivierungsschicht (3) zumindest teilweise aufgefüllt wird.
DE102004061307A 2004-12-20 2004-12-20 Halbleiterbauteil mit Passivierungsschicht Expired - Fee Related DE102004061307B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004061307A DE102004061307B4 (de) 2004-12-20 2004-12-20 Halbleiterbauteil mit Passivierungsschicht
JP2005366627A JP2006179916A (ja) 2004-12-20 2005-12-20 パッシベーション層を有する半導体素子
US11/313,178 US7470993B2 (en) 2004-12-20 2005-12-20 Semiconductor component with passivation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004061307A DE102004061307B4 (de) 2004-12-20 2004-12-20 Halbleiterbauteil mit Passivierungsschicht

Publications (2)

Publication Number Publication Date
DE102004061307A1 DE102004061307A1 (de) 2006-06-29
DE102004061307B4 true DE102004061307B4 (de) 2008-06-26

Family

ID=36580241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004061307A Expired - Fee Related DE102004061307B4 (de) 2004-12-20 2004-12-20 Halbleiterbauteil mit Passivierungsschicht

Country Status (3)

Country Link
US (1) US7470993B2 (de)
JP (1) JP2006179916A (de)
DE (1) DE102004061307B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006052202B3 (de) 2006-11-06 2008-02-21 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102007034330A1 (de) * 2007-07-24 2009-01-29 Robert Bosch Gmbh Vorrichtung und Verfahren zur Detektierung von Substanzen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811874A (en) * 1996-07-18 1998-09-22 Samsung Electronics Co., Ltd. Semiconductor chip package device having a rounded or chamfered metal layer guard ring
WO1999020089A1 (en) * 1997-10-14 1999-04-22 Zms, Llc Stratified composite dielectric and method of fabrication
WO2003085735A1 (en) * 2002-04-02 2003-10-16 Infineon Technologies Ag Beol process for cu metallizations free from al-wirebond pads
US20030197280A1 (en) * 2002-02-15 2003-10-23 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310569A (en) * 1980-03-10 1982-01-12 Trw Inc. Method of adhesion of passivation layer to gold metalization regions in a semiconductor device
JPH01302842A (ja) * 1988-05-31 1989-12-06 Nec Corp 多層配線構造の半導体装置
US5300461A (en) * 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US5716888A (en) * 1993-06-30 1998-02-10 United Microelectronics Corporation Stress released VLSI structure by void formation
US5494853A (en) * 1994-07-25 1996-02-27 United Microelectronics Corporation Method to solve holes in passivation by metal layout
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811874A (en) * 1996-07-18 1998-09-22 Samsung Electronics Co., Ltd. Semiconductor chip package device having a rounded or chamfered metal layer guard ring
WO1999020089A1 (en) * 1997-10-14 1999-04-22 Zms, Llc Stratified composite dielectric and method of fabrication
US20030197280A1 (en) * 2002-02-15 2003-10-23 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
WO2003085735A1 (en) * 2002-04-02 2003-10-16 Infineon Technologies Ag Beol process for cu metallizations free from al-wirebond pads

Also Published As

Publication number Publication date
JP2006179916A (ja) 2006-07-06
US7470993B2 (en) 2008-12-30
US20060163742A1 (en) 2006-07-27
DE102004061307A1 (de) 2006-06-29

Similar Documents

Publication Publication Date Title
DE10337569B4 (de) Integrierte Anschlussanordnung und Herstellungsverfahren
DE60026905T2 (de) Chipträger
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE102015205704B4 (de) Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung
WO2006034680A1 (de) Halbleiterchip mit einer metallbeschichtungsstruktur und verfahren zur herstellung desselben
DE102013226544A1 (de) Halbleitervorrichtung
WO2015077808A1 (de) Leiterplattenstruktur
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE10345247B4 (de) Verwendung von Leiterbahnen als Krallkörper
DE102014113465A1 (de) Elektronisches Bauteil
DE102016216308B4 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102009027530A1 (de) Leiterplatte
DE102004061307B4 (de) Halbleiterbauteil mit Passivierungsschicht
DE102017117165A1 (de) Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
DE102021200044A1 (de) Anschlussträger, optoelektronische vorrichtung und verfahren zum herstellen eines anschlussträgers
DE112019001349T5 (de) Integrierte schaltungs- (ic-) vorrichtung mit einem kraftminderungssystem zur reduzierung von schäden unterhalb von pads, die durch drahtbonden verursacht werden
WO2022263543A1 (de) Leiterplattenanordnung
DE112004003008T5 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102008026347B4 (de) Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
DE102019215471B4 (de) Elektronisches Bauteil mit einer Kontaktieranordnung und Verfahren zur Herstellung eines elektronischen Bauteils
DE102007002807B4 (de) Chipanordnung
DE10108081B4 (de) Anordnung eines Halbleiterchips auf einem Substrat
DE10339762B4 (de) Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
EP1424730B1 (de) Halbleiterchip mit Anschlusskontaktflächen und Anordnung eines solchen Halbleiterchips auf einem Träger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee