DE102021207369A1 - Halbleiterspeichervorrichtung und verfahren zum herstellen derselben - Google Patents

Halbleiterspeichervorrichtung und verfahren zum herstellen derselben Download PDF

Info

Publication number
DE102021207369A1
DE102021207369A1 DE102021207369.7A DE102021207369A DE102021207369A1 DE 102021207369 A1 DE102021207369 A1 DE 102021207369A1 DE 102021207369 A DE102021207369 A DE 102021207369A DE 102021207369 A1 DE102021207369 A1 DE 102021207369A1
Authority
DE
Germany
Prior art keywords
layer
source
air gap
forming
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021207369.7A
Other languages
English (en)
Inventor
Chang Soo Lee
Young Ho Yang
Sung Soon Kim
Hee Soo Kim
Hee Do Na
Min Sik Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of DE102021207369A1 publication Critical patent/DE102021207369A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden eine Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen der Halbleiterspeichervorrichtung bereitgestellt. Die Halbleiterspeichervorrichtung umfasst eine erste Source-Schicht, eine zweite Source-Schicht auf der ersten Source-Schicht, einen Stapel auf der zweiten Source-Schicht, eine Kanalstruktur, die durch den Stapel und die zweite Source-Schicht verläuft, und eine gemeinsame SourceLeitung, die durch den Stapel und die zweite Source-Schicht verläuft. Die zweite Source-Schicht umfasst einen Luftspalt und eine den Luftspalt umgebende leitfähige Schicht.

Description

  • QUERVERWEIS AUF ZUGEHÖRIGE ANMELDUNG
  • Die vorliegende Anmeldung nimmt gemäß 35 U.S.C. §119(a) die Priorität der am 3. Dezember 2020 beim koreanischen Amt für geistiges Eigentum eingereichten koreanischen Patentanmeldung Nr. 10-2020-0167805 in Anspruch, wobei deren gesamte Offenbarung hiermit durch Bezugnahme enthalten ist.
  • HINTERGRUND
  • 1. Technisches Gebiet
  • Die vorliegende Offenbarung betrifft eine Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen derselben und insbesondere eine dreidimensionale Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen derselben.
  • 2. Stand der Technik
  • Eine Halbleiterspeichervorrichtung ist eine Speichervorrichtung, die unter Verwendung eines Halbleiters wie beispielsweise Silizium (Si), Germanium (Ge), Galliumarsenid (GaAs) oder Indiumphosphid (InP) ausgeführt ist. Halbleiterspeichervorrichtungen werden allgemein als flüchtige Speichervorrichtungen oder nichtflüchtige Speichervorrichtungen klassifiziert.
  • Eine flüchtige Speichervorrichtung ist eine Speichervorrichtung, in der gespeicherte Daten verloren gehen, wenn eine Stromversorgung unterbrochen wird. Flüchtige Speichervorrichtungen umfassen ein statisches RAM (SRAM), ein dynamisches RAM (DRAM), ein synchrones DRAM (SDRAM) und dergleichen. Eine nichtflüchtige Speichervorrichtung ist eine Speichervorrichtung, die gespeicherte Daten auch dann beibehält, wenn eine Stromversorgung unterbrochen wird. Nichtflüchtige Speichergeräte umfassen einen Nur-Lese-Speicher (Read Only Memory - ROM), ein programmierbares ROM (PROM), ein elektrisch programmierbares ROM (EPROM), ein elektrisch löschbares und programmierbares ROM (EEPROM), einen Flash-Speicher, ein Phasenübergangs-RAM (PRAM), ein magnetisches RAM (MRAM), ein resistives RAM (RRAM), ein ferroelektrisches RAM (FRAM) und dergleichen. Ein Flash-Speicher wird im Allgemeinen als NOR-Typ oder NAND-Typ klassifiziert.
  • Mit zunehmender Verwendung tragbarer elektronischer Vorrichtungen nimmt auch die Verwendung von nichtflüchtigen Halbleiterspeichervorrichtungen zu, und eine hohe Integration und eine große Kapazität sind für die Tragbarkeit und ausreichende Speicherung erforderlich. Für solch hohe Integrations- und große Kapazitätsanforderungen sind dreidimensionale Halbleiterspeichervorrichtungen vorgeschlagen worden.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung stellt eine Halbleiterspeichervorrichtung, die in der Lage ist, die Betriebszuverlässigkeit durch Verbessern einer elektrischen Eigenschaft zu verbessern, und ein Verfahren zum Herstellen derselben bereit.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung umfasst eine Halbleiterspeichervorrichtung eine erste Source-Schicht, eine zweite Source-Schicht auf der ersten Source-Schicht, einen Stapel auf der zweiten Source-Schicht, eine Kanalstruktur, die durch den Stapel und die zweite Source-Schicht verläuft, und eine gemeinsame SourceLeitung, die durch den Stapel und die zweite Source-Schicht verläuft. Die zweite Source-Schicht umfasst einen Luftspalt und eine leitfähige Schicht, die den Luftspalt umgibt.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung umfasst ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung ein Bilden einer Source-Struktur mit einer Source-Opferstruktur, ein Bilden eines Stapels auf der Source-Struktur, ein Bilden eines durch den Stapel verlaufenden Grabens, ein Bilden eines Hohlraums bzw. einer Kavität durch Entfernen der Source-Opferstruktur durch den Graben, ein Bilden einer ersten Materialschicht mit einem Luftspalt in dem Hohlraum, ein Freilegen eines Seitenabschnitts des Luftspalts durch Ätzen eines Abschnitts der ersten Materialschicht und ein Bilden einer zweiten Materialschicht, die in Kontakt mit dem freiliegenden Seitenabschnitt des Luftspalts steht.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung umfasst ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung ein Bilden einer Source-Struktur mit einer Source-Opferstruktur, ein Bilden eines Stapels auf der Source-Struktur, ein Bilden einer durch den Stapel und die Source-Struktur verlaufenden Kanalstruktur, ein Bilden eines durch den Stapel verlaufenden Grabens, ein Bilden eines Hohlraums, durch den eine untere Seitenfläche der Kanalstruktur durch Entfernen der Source-Opferstruktur durch den Graben freigelegt wird, und ein Bilden einer leitfähigen Schicht mit einem Luftspalt in dem Hohlraum. Die leitfähige Schicht umfasst eine erste Materialschicht, die mit einer unteren Seitenwand der Kanalstruktur in Kontakt steht und mit einer oberen Fläche, einer unteren Fläche und einer ersten Seitenfläche des Luftspalts in Kontakt steht. Die leitfähige Schicht umfasst auch eine zweite Materialschicht, die mit einer zweiten Seitenfläche des Luftspalts in Kontakt steht.
  • Eine Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Technologie kann einen Prozessfehler aufgrund einer Fuge oder einer Lücke innerhalb einer leitfähigen Schicht, die mit einer Kanalstruktur in Kontakt steht, verbessern, wodurch eine elektrische Eigenschaft und die Zuverlässigkeit der Halbleiterspeichervorrichtung verbessert werden.
  • Figurenliste
    • 1A zeigt eine Draufsicht einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 1B zeigt eine Querschnittsansicht entlang einer Linie A-A' von 1A.
    • 2A bis 2J zeigen Querschnittsansichten, die ein Herstellungsverfahren einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
    • 3 ist ein Blockdiagramm, das eine Konfiguration bzw. Anordnung eines Speichersystems gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 4 zeigt ein Blockdiagramm, das eine Konfiguration bzw. Anordnung eines Computersystems gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Im Folgenden wird eine Ausführungsform der vorliegenden Offenbarung beschrieben. In den Zeichnungen sind Dicken und Abstände zur Vereinfachung der Beschreibung dargestellt und können in Bezug auf tatsächliche physische Dicken und Abstände übertrieben sein. Beim Beschreiben der vorliegenden Offenbarung können bekannte Konfigurationen bzw. Anordnungen ungeachtet des Kerns der vorliegenden Offenbarung weggelassen werden. Es sollte beachtet werden, dass beim Hinzufügen von Bezugszeichen zu den Komponenten jeder Zeichnung dieselben Komponenten, wenn möglich, dieselbe Ziffer haben, obwohl dieselben Komponenten in unterschiedlichen Zeichnungen gezeigt sind.
  • In der gesamten Beschreibung umfasst in einem Fall, in dem ein Abschnitt mit einem anderen Abschnitt „verbunden“ ist, der Fall nicht nur einen Fall, in dem der Abschnitt mit dem anderen Abschnitt „direkt verbunden“ ist, sondern auch einen Fall, in dem der Abschnitt mit dem anderen Abschnitt „indirekt verbunden“ ist, wobei ein anderes Element dazwischen eingefügt ist. In der gesamten Beschreibung bedeutet in einem Fall, in dem ein Abschnitt eine Komponente umfasst, der Fall, dass der Abschnitt ferner andere Komponenten umfassen kann, ohne andere Komponenten auszuschließen, sofern nicht ausdrücklich anders angegeben.
  • 1A zeigt eine Draufsicht einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. 1B zeigt eine Querschnittsansicht entlang einer Linie A-A' von 1A.
  • Unter Bezugnahme auf die 1A und 1B kann die Halbleiterspeichervorrichtung ein Substrat 100 umfassen. Das Substrat 100 kann die Form einer Platte aufweisen, die sich entlang einer Ebene erstreckt, die durch eine erste Richtung D1 und eine zweite Richtung D2 definiert ist. Das Substrat 100 kann ein Einkristall-Halbleitersubstrat sein. Zum Beispiel kann das Substrat 100 ein Bulk-Siliziumsubstrat, ein Siliziumauf-Isolator-Substrat, ein Germanium-Substrat, ein Germaniumauf-Isolator-Substrat, ein Silizium-Germanium-Substrat oder ein durch ein selektives epitaktisches Wachstumsverfahren gebildeter epitaxialer Dünnfilm sein.
  • Das Substrat 100 kann einen ersten Stapelbereich SR1, einen zweiten Stapelbereich SR2 und einen Trenn- bzw. Separationsbereich DR umfassen. Der erste Stapelbereich SR1 und der zweite Stapelbereich SR2 können in der ersten Richtung D1 voneinander beabstandet sein, wobei der Trennbereich DR dazwischen eingefügt ist. Der Trennbereich DR kann einer von einer Vielzahl von Schlitzbereichen sein, die die Stapel trennen.
  • Auf dem Substrat 100 kann eine Source-Struktur SL vorgesehen sein. Die Source-Struktur SL kann ein leitfähiges Material umfassen.
  • Zum Beispiel kann die Source-Struktur SL, wie gezeigt, erste bis dritte Source-Schichten SL1, SL2 und SL3 umfassen. Als weiteres Beispiel kann die Source-Struktur SL abweichend von dem gezeigten aus einer einzelnen Schicht gebildet sein. Im Folgenden wird ein Beispiel beschrieben, bei dem die Source-Struktur SL die erste bis dritte Source-Schicht SL1, SL2 und SL3 umfasst, wobei aber eine Struktur der Source-Struktur SL nicht darauf beschränkt ist.
  • Abweichend von der gezeigten können in einer von der vorliegenden Ausführungsform verschiedenen Ausführungsform eine Peripherieschaltungsstruktur und eine Verbindungsstruktur zwischen dem Substrat 100 und der Source-Struktur SL vorgesehen werden. Die Peripherieschaltungsstruktur kann NMOS-Transistoren, PMOS-Transistoren, einen Widerstand und einen Kondensator umfassen. Die NMOS-Transistoren, die PMOS-Transistoren, der Widerstand und der Kondensator können als Elemente verwendet werden, die einen Zeilendecoder, einen Spaltendecoder, eine Seitenpufferschaltung und eine Eingabe-/Ausgabeschaltung konfigurieren bzw. bilden. Die Verbindungsstruktur kann einen Kontaktanschluss und einen Draht bzw. eine Leitung umfassen.
  • Zur Vereinfachung der Beschreibung wird in der vorliegenden Ausführungsform die Source-Struktur SL direkt auf dem Substrat 100 vorgesehen. Die erste Source-Schicht SL1 kann auf dem Substrat 100 bereitgestellt sein. Die erste Source-Schicht SL1 kann die Form einer Platte aufweisen, die sich entlang einer Ebene erstreckt, die durch die erste Richtung D1 und die zweite Richtung D2 definiert ist. Zum Beispiel kann die erste Source-Schicht SL1 Polysilizium umfassen.
  • Die zweite Source-Schicht SL2 kann auf der ersten Source-Schicht SL1 vorgesehen sein. Die dritte Source-Schicht SL3 kann auf der zweiten Source-Schicht SL2 vorgesehen sein. Auf der dritten Source-Schicht SL3 kann ein Stapel CE vorgesehen sein. Die zweite und dritte Source-Schicht SL2 und SL3 und der Stapel CE können auf dem ersten und zweiten Stapelbereich SR1 und SR2 des Substrats 100 vorgesehen sein. Eine gemeinsame Sourceleitung 200 kann auf dem Trennbereich DR des Substrats 100 vorgesehen sein. Die gemeinsame Sourceleitung 200 kann durch den Stapel CE, die zweite Source-Schicht SL2 und die dritte Source-Schicht SL3 verlaufen.
  • Die gemeinsame Sourceleitung 200 kann sich in die zweite Richtung D2 erstrecken. Die gemeinsame Sourceleitung 200 kann ein leitfähiges Material umfassen. Beispielsweise kann die gemeinsame Sourceleitung 200 Polysilizium oder Wolfram umfassen.
  • Die zweite Source-Schicht SL2 kann die Form einer Platte aufweisen, die sich entlang einer Ebene erstreckt, die durch die erste Richtung D1 und die zweite Richtung D2 definiert wird. Die zweite Source-Schicht SL2 kann eine leitfähige Schicht CL und einen Luftspalt AG umfassen. Die leitfähige Schicht CL kann mit der ersten Source-Schicht SL1 und der dritten Source-Schicht SL3 verbunden sein. Der Luftspalt AG kann innerhalb der leitfähigen Schicht CL vorgesehen sein. Mit anderen Worten kann der Luftspalt AG von der leitfähigen Schicht CL umgeben sein. Die leitfähige Schicht CL kann eine erste Materialschicht pCL1 und eine zweite Materialschicht pCL2 umfassen. Die erste Materialschicht pCL1 kann mit einer oberen Fläche, einer unteren Fläche und einer ersten Seitenfläche des Luftspalts AG in Kontakt stehen. Die zweite Materialschicht pCL2 kann mit einer zweiten Seitenfläche des Luftspalts AG in Kontakt stehen. Die erste Seitenfläche des Luftspalts AG ist eine Seitenfläche benachbart zu einer später zu beschreibenden Kanalstruktur CS, und die zweite Seitenfläche des Luftspalts AG ist eine Seitenfläche benachbart zu der gemeinsamen SourceLeitung 200. Der Luftspalt AG kann von der Kanalstruktur CS durch die erste Materialschicht pCL1 beabstandet sein und kann von der gemeinsamen Sourceleitung 200 durch die zweite Materialschicht pCL2 beabstandet sein. Die leitfähige Schicht CL kann mit der später zu beschreibenden Kanalstruktur CS in Kontakt stehen. Beispielsweise kann die erste Materialschicht pCL1 der leitfähigen Schicht CL mit der Kanalstruktur CS in Kontakt stehen. Die leitfähige Schicht CL kann mit der gemeinsamen Sourceleitung 200 in Kontakt stehen. Zum Beispiel können die erste Materialschicht pCL1 und die zweite Materialschicht pCL2 mit der gemeinsamen Sourceleitung 200 in Kontakt stehen.
  • Zum Beispiel kann die erste Materialschicht pCL1 Polysilizium umfassen, das mit einem Dotierstoff dotiert ist. Beispielsweise kann die zweite Materialschicht pCL2 aus Polysilizium, mit einem Dotierstoff dotiertem Polysilizium, einer Oxidschicht oder einer Metallschicht gebildet sein.
  • Die dritte Source-Schicht SL3 kann eine Form einer Platte aufweisen, die sich entlang einer Ebene erstreckt, die durch die erste Richtung D1 und die zweite Richtung D2 definiert ist. Zum Beispiel kann die dritte Source-Schicht SL3 Polysilizium umfassen.
  • Der Stapel CE kann ein erstes isolierendes Muster IP1, zweite isolierende Muster IP2, Gate-Muster GP und Abdeckmuster CP umfassen.
  • Das erste isolierende Muster IP1 kann auf der dritten Source-Schicht SL3 vorgesehen sein. Zum Beispiel kann das erste isolierende Muster IP1 Siliziumoxid umfassen.
  • Die zweiten isolierenden Muster IP2 und die Gate-Muster GP können auf dem ersten isolierenden Muster IP1 vorgesehen sein. Die zweiten isolierenden Muster IP2 und die Gate-Muster GP können abwechselnd entlang der dritten Richtung D3 gestapelt sein. Die dritte Richtung D3 kann eine Richtung sein, die eine obere Fläche des Substrats 100 kreuzt. Zum Beispiel kann die dritte Richtung D3 eine Richtung senkrecht zu der oberen Fläche des Substrats 100 sein.
  • Die Gate-Muster GP können eine leitfähige Gate-Schicht umfassen. Zum Beispiel kann die leitfähige Gate-Schicht eine dotierte Siliziumschicht, eine Metallsilicidschicht, Wolfram, Nickel und Kobalt umfassen und kann als eine Wortleitung, die mit einer Speicherzelle verbunden ist, oder als eine Auswahlleitung, die mit einem Auswahltransistor verbunden ist, verwendet werden. Die Gate-Muster GP können ferner eine Gate-Sperrschicht umfassen, die die leitfähige Gate-Schicht umgibt. Zum Beispiel kann die Gate-Sperrschicht zumindest eines von Titannitrid und Tantalnitrid umfassen. Zum Beispiel können die zweiten isolierenden Muster IP2 Siliziumoxid umfassen.
  • Jedes der Abdeckmuster CP kann zwischen den zweiten isolierenden Mustern IP2 angeordnet sein. Jedes der Abdeckmuster CP kann zwischen dem Gate-muster GP und der gemeinsamen Sourceleitung 200 vorgesehen sein. Das Gate-Muster GP und die gemeinsame Sourceleitung 200 können durch das Abdeckmuster CP voneinander getrennt sein. Das Gate-Muster GP und die gemeinsame Sourceleitung 200 können durch das Abdeckmuster CP elektrisch voneinander getrennt sein. Zum Beispiel können die Abdeckmuster CP Siliziumoxid umfassen.
  • Abweichend von dem gezeigten kann ein isolierender Abstandshalter bzw. Spacer (nicht gezeigt) das Gate-Muster GP und die gemeinsame Sourceleitung 200 anstelle der Abdeckmuster CP elektrisch voneinander trennen. Der isolierende Abstandshalter kann sich entlang einer Seitenwand der gemeinsamen Sourceleitung 200 erstrecken. Zum Beispiel kann der isolierende Abstandshalter Siliziumoxid umfassen.
  • Die Halbleiterspeichervorrichtung gemäß der vorliegenden Ausführungsform kann ferner die Kanalstrukturen CS umfassen, die durch den Stapel CE verlaufen. Die Kanalstruktur CS kann durch die zweite Source-Schicht SL2 und die dritte Source-Schicht SL3 verlaufen. Die Kanalstrukturen CS können sich in die dritte Richtung D3 erstrecken. Die Kanalstruktur CS kann mit der ersten Source-Schicht SL1 in Kontakt stehen. Ein unterster Abschnitt der Kanalstruktur CS kann in der ersten Source-Schicht SL1 vorgesehen sein. Die Kanalstruktur CS kann mit der zweiten Source-Schicht SL2 in Kontakt stehen.
  • Jede der Kanalstrukturen CS kann eine Füllschicht FI, eine die Füllschicht FI umgebende Kanalschicht CH, eine einen oberen Abschnitt der Kanalschicht CH umgebende erste Tunnelschicht TI1, eine einen unteren Abschnitt der Kanalschicht CH umgebende zweite Tunnelschicht TI2, eine die erste Tunnelschicht TI1 umgebende erste Speicherschicht DS1, eine die zweite Tunnelschicht TI2 umgebende zweite Speicherschicht DS2, eine die erste Sperrschicht DS1 umgebende erste Sperrschicht BI1 und eine die zweite Speicherschicht DS2 umgebende zweite Sperrschicht BI2 umfassen.
  • Die Füllschicht FI und die Kanalschicht CH können durch die zweite Source-Schicht SL2 verlaufen. Eine Seitenwand der Kanalschicht CH kann mit der leitfähigen Schicht CL der zweiten Source-Schicht SL2 in Kontakt stehen. Das heißt, die Seitenwand der Kanalschicht CH kann in Kontakt mit der ersten Materialschicht pCL1 stehen. Die erste und zweite Tunnelschicht TI1 und TI2 können in der dritten Richtung D3 durch die zweite Source-Schicht SL2 voneinander beabstandet sein. Die erste und zweite Speicherschicht DS1 und DS2 können in der dritten Richtung D3 durch die zweite Source-Schicht SL2 voneinander beabstandet sein. Die zweite Tunnelschicht TI2, die zweite Speicherschicht DS2 und die zweite Sperrschicht BI2 können in der ersten Source-Schicht SL1 vorgesehen sein.
  • Beispielsweise kann die Füllschicht FI Siliziumoxid umfassen. Zum Beispiel kann die Kanalschicht CH dotiertes Polysilizium oder undotiertes Polysilizium umfassen. Die erste und zweite Tunnelschicht TI1 und TI2 können ein Oxid umfassen, das zum Ladungs-Tunneln fähig ist. Zum Beispiel können die erste und zweite Tunnelschicht TI1 und TI2 Siliziumoxid umfassen. Zum Beispiel können die erste und die zweite Tunnelschicht TI1 und TI2 eine erste Dicke aufweisen, die zum Ladungs-Tunneln fähig ist. Die erste und zweite Speicherschicht DS1 und DS2 können ein Material umfassen, das eine Ladung einfangen kann. Zum Beispiel können die erste und die zweite Speicherschicht DS1 und DS2 zumindest eines von Nitrid, Silizium, einem Phasenwechselmaterial und einem Nanopunkt umfassen. Die erste und die zweite Sperrschicht BI1 und BI2 können ein Oxid umfassen, das in der Lage ist, eine Bewegung einer Ladung zu blockieren. Zum Beispiel können die erste und die zweite Sperrschicht BI1 und BI2 Siliziumoxid umfassen. Zum Beispiel können die erste und die zweite Sperrschicht BI1 und BI2 eine zweite Dicke aufweisen, die in der Lage ist, eine Bewegung einer Ladung zu blockieren. Die zweite Dicke kann dicker als die erste Dicke sein.
  • Die Halbleiterspeichervorrichtung gemäß der vorliegenden Ausführungsform kann ferner Bitleitungen BL umfassen, die mit den Kanalstrukturen CS verbunden sind. Die Bitleitungen BL können sich in die erste Richtung D1 erstrecken. Die Bitleitungen BL können derart angeordnet sein, dass sie in der zweiten Richtung D2 voneinander beabstandet sind. Jede der Bitleitungen BL kann über Bitleitungskontakte (nicht gezeigt) mit den Kanalstrukturen CS elektrisch verbunden sein. Die Bitleitungen BL können ein leitfähiges Material umfassen. Zum Beispiel können die Bitleitungen BL Wolfram, Aluminium oder Kupfer umfassen.
  • In der Halbleiterspeichervorrichtung gemäß der vorliegenden Ausführungsform kann die zweite Source-Schicht SL2 die leitfähige Schicht CL und den Luftspalt AG umfassen, und der Luftspalt AG kann durch die zweite Materialschicht pCL2 von der gemeinsamen Sourceleitung 200 beabstandet sein. Darüber hinaus können während eines Prozesses zum Bilden der zweiten Materialschicht pCL2 eine Position und eine horizontale Länge des in der zweiten Source-Schicht SL2 gebildeten Luftspalts AG durch Durchführen eines Ätzprozesses der ersten Materialschicht pCL1 derart eingestellt werden, dass die zweite Seitenfläche des Luftspalts AG freiliegt. Da außerdem der Luftspalt AG von der ersten Materialschicht pCL1 und der zweiten Materialschicht pCL2 umgeben ist, kann verhindert werden, dass die zweite Source-Schicht SL2 beschädigt wird, indem ein Einströmen einer Chemikalie während eines anschließend durchgeführten Prozesses verhindert wird.
  • 2A bis 2J zeigen Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
  • Der Kürze halber werden die gleichen Bezugszeichen für Komponenten verwendet, die unter Bezugnahme auf 1A und 1B beschrieben sind, und sich wiederholende Beschreibungen werden weggelassen.
  • Das nachfolgend beschriebene Herstellungsverfahren ist nur eine Ausführungsform eines Verfahrens zum Herstellen der Halbleiterspeichervorrichtung gemäß 1A und 1B und das Verfahren zum Herstellen der Halbleiterspeichervorrichtung gemäß den 1A bis 1B ist nicht auf das unten beschriebene Herstellungsverfahren beschränkt.
  • Unter Bezugnahme auf 2A kann die Source-Struktur SL auf dem Substrat 100 gebildet werden. Die Source-Struktur SL kann die erste Source-Schicht SL1, eine Source-Opferstruktur SSC und die dritte Source-Schicht SL3 umfassen.
  • Zum Beispiel kann die Source-Opferstruktur SSC, wie gezeigt, erste bis dritte Source-Opferschichten SSC1, SSC2 und SSC3 umfassen. Als weiteres Beispiel, das sich von dem gezeigten unterscheidet, kann die Source-Opferstruktur SSC aus einer einzelnen Schicht gebildet sein. Im Folgenden wird ein Beispiel beschrieben, bei dem die Source-Opferstruktur SSC die erste bis dritte Source-Opferschicht SSC1, SSC2 und SSC3 umfasst, aber eine Struktur der Source-Opferstruktur SSC ist nicht darauf beschränkt.
  • Die Source-Struktur SL kann durch sequentielles Bilden der ersten Source-Schicht SL1, der ersten bis dritten Source-Opferschichten SSC1, SSC2 und SSC3 und der dritten Source-Schicht SL3 auf dem Substrat 100 gebildet werden.
  • Anschließend kann eine erste Isolierschicht IL1 auf der Source-Struktur SL gebildet werden, und zweite Isolierschichten IL2 und die Gate-Opferschichten GSC können abwechselnd auf der ersten Isolierschicht IL1 gestapelt werden.
  • Zum Beispiel kann die erste Source-Opferschicht SSC1 ein Oxid oder ein Material mit hoher Dielektrizitätskonstante (High-k) umfassen. Zum Beispiel kann das Material mit hoher Dielektrizitätskonstante Al2O3 umfassen. Zum Beispiel kann die zweite Source-Opferschicht SSC2 Polysilizium umfassen. Zum Beispiel kann die dritte Source-Opferschicht SSC3 ein Oxid oder ein Material mit hoher Dielektrizitätskonstante (High-k) umfassen.
  • Zum Beispiel können die erste Isolierschicht IL1 und die zweite Isolierschicht IL2 Siliziumoxid umfassen. Die Gate-Opferschicht GSC kann ein Material mit einer hohen Ätzselektivität in Bezug auf die zweite Isolierschicht IL2 umfassen. Zum Beispiel kann die Gate-Opferschicht GSC Siliziumnitrid umfassen.
  • Unter Bezugnahme auf 2B können die Kanalstrukturen CS gebildet werden, die durch die ersten bis dritten Source-Opferschichten SSC1, SSC2 und SSC3, die dritte Source-Schicht SL3, die erste Isolierschicht IL1, die zweiten Isolierschichten IL2 und die Gate-Opferschichten GSC verlaufen. Die Kanalstruktur CS kann eine vorläufige Sperrschicht pBI, eine vorläufige Speicherschicht pDS, eine vorläufige Tunnelschicht pTI, die Kanalschicht CH und die Füllschicht FI umfassen.
  • Ein Bilden der Kanalstrukturen CS kann umfassen ein Bilden von Löchern HO, die durch die ersten bis dritten Source-Opferschichten SSC1, SSC2 und SSC3, die dritte Source-Schicht SL3, die erste Isolierschicht IL1, die zweiten Isolierschichten IL2 und die Gate-Opferschichten GSC verlaufen, und ein sequentielles Füllen jedes der Löcher HO mit der vorläufigen Sperrschicht pBI, der vorläufigen Speicherschicht pDS, der vorläufigen Tunnelschicht pTI, der Kanalschicht CH und der Füllschicht FI.
  • Zum Beispiel kann die vorläufige Sperrschicht pBI Siliziumoxid umfassen. Zum Beispiel kann die vorläufige Speicherschicht pDS zumindest eines von Nitrid, Silizium, einem Phasenwechselmaterial und einem Nanopunkt umfassen. Zum Beispiel kann die vorläufige Tunnelschicht pTI Siliziumoxid umfassen.
  • Ein Graben TR kann gebildet werden, der durch die erste Isolierschicht IL1, die zweiten Isolierschichten IL2 und die Gate-Opferschichten GSC verläuft. Der Graben TR kann durch zumindest einen Abschnitt der Source-Struktur SL verlaufen. Zum Beispiel kann der Graben TR durch die dritte Source-Schicht SL3 der Source-Struktur SL verlaufen.
  • Der Graben TR kann sich in die zweite Richtung D2 erstrecken. Eine obere Fläche der dritten Source-Opferschicht SSC3 kann durch den Graben TR freigelegt werden, und Seitenwände der dritten Source-Schicht SL3, der ersten und zweiten Isolierschicht IL1 und IL2 und der Gate-Opferschichten GSC können freigelegt werden. Der Graben TR kann den Trennbereich DR des Substrats 100 vertikal überlappen.
  • Eine Abstandsschicht SP kann gebildet werden, die die obere Fläche der dritten Source-Opferschicht SSC3 konform bedeckt, die durch den Graben TR freigelegt ist, und die Seitenwände der dritten Source-Schicht SL3, die erste und zweite Isolierschicht IL1 und IL2 und die Gate-Opferschichten GSC konform bedeckt.
  • Zum Beispiel kann die Abstandsschicht SP, wie gezeigt, eine erste bis dritte Abstandsschicht SP1, SP2 und SP3 umfassen. Als weiteres Beispiel kann die Abstandsschicht SP abweichend von dem gezeigten aus einer einzelnen Schicht gebildet werden. Im Folgenden wird ein Beispiel beschrieben, bei dem die Abstandsschicht SP die erste bis dritte Abstandsschicht SP1, SP2 und SP3 umfasst, aber eine Struktur der Abstandsschicht SP ist darauf nicht beschränkt.
  • Die erste Abstandsschicht SP1 kann auf den Graben TR definierenden Oberflächen gebildet werden. Zum Beispiel kann die erste Abstandsschicht SP1 Siliziumnitrid umfassen. Die zweite Abstandsschicht SP2 kann auf der ersten Abstandsschicht SP1 gebildet werden und die dritte Abstandsschicht SP3 kann auf der zweiten Abstandsschicht SP2 gebildet werden. Zum Beispiel kann die zweite Abstandsschicht SP2 Siliziumoxid umfassen und die dritte Abstandsschicht SP3 kann Siliziumnitrid umfassen.
  • Gemäß der Bildung der Löcher HO und des Grabens TR kann die erste Isolierschicht IL1 als das erste isolierende Muster IP1 gebildet werden und die zweiten Isolierschichten IL2 können die zweiten isolierenden Muster IP2 sein.
  • Unter Bezugnahme auf 2C kann ein Abschnitt von jeder der ersten bis dritten Abstandsschichten SP1, SP2 und SP3 und der zweiten Source-Opferschicht SSC2 entfernt werden. Ein Entfernen eines Abschnitts jeder der ersten bis dritten Abstandsschichten SP1, SP2 und SP3 und der zweiten Source-Opferschicht SSC2 kann umfassen ein Entfernen eines Abschnitts jeder der ersten bis dritten Abstandsschichten SP1, SP2 und SP3, eines Abschnitts der dritte Source-Opferschicht SSC3 und eines Abschnitts der zweiten Source-Opferschicht SSC2 durch einen Rückätzprozess und ein Entfernen der gesamten zweiten Source-Opferschicht SSC2 durch einen Deep-Out-Prozess.
  • Nach dem Entfernen der gesamten zweiten Source-Opferschicht SSC2 können die vorläufige Sperrschicht pBI, die vorläufige Speicherschicht pDS und die vorläufige Tunnelschicht pTI der Kanalstruktur CS strukturiert werden. Durch Strukturieren kann die vorläufige Sperrschicht pBI als die erste und zweite Sperrschicht BI1 und BI2 gebildet werden, und die vorläufige Speicherschicht pDS kann als die erste und zweite Speicherschicht DS1 und DS2 gebildet werden, und die vorläufige Tunnelschicht pTI kann als die erste und zweite Tunnelschicht TI1 und TI2 gebildet werden. Gleichzeitig mit dem Strukturieren der vorläufigen Sperrschicht pBI, der vorläufigen Speicherschicht pDS und der vorläufigen Tunnelschicht pTI der Kanalstruktur CS können die erste Source-Opferschicht SSC1 und die dritte Source-Opferschicht SSC3 entfernt werden und die zweite und dritte Abstandsschicht SP2 und SP3 können entfernt werden. Wenn die erste bis dritte Source-Opferschicht SSC1, SSC2 und SSC3 entfernt werden und die vorläufige Sperrschicht pBI, die vorläufige Speicherschicht pDS und die vorläufige Tunnelschicht pTI strukturiert werden, kann ein Hohlraum CA zwischen der ersten Source-Schicht SL1 und der dritten Source-Schicht SL3 gebildet werden. Der Hohlraum CA kann einen durch Entfernen der ersten bis dritten Source-Opferschichten SSC1, SSC2 und SSC3 gebildeten Leerraum und einen durch Ätzen der vorläufigen Sperrschicht pBI, der vorläufigen Speicherschicht pDS und der vorläufigen Tunnelschicht pTI gebildeten Leerraum umfassen.
  • Unter Bezugnahme auf 2D kann die erste Materialschicht pCL1 gebildet werden, die einen Abschnitt oder den gesamten Hohlraum CA, der in 2C oben beschrieben wird, und einen Abschnitt des Grabens TR füllt. Die erste Materialschicht pCL1 kann in den Hohlraum CA gefüllt werden und kann die Luftspalte AG, wie beispielsweise eine Fuge oder einen Hohlraum darin umfassen. Die erste Materialschicht pCL1 kann Oberflächen der ersten Source-Schicht SL1, der dritten Source-Schicht SL3 und der Kanalstruktur CS bedecken, die den Hohlraum CA definieren. Die erste Materialschicht pCL1 kann eine Seitenwand der ersten Abstandsschicht SP1 bedecken. Die erste Materialschicht pCL1 kann entlang von durch den Graben TR und den Hohlraum CA freigelegten Oberflächen gebildet werden.
  • Die erste Materialschicht pCL1 kann aus Polysilizium gebildet sein, das mit einer Verunreinigung dotiert ist. Zum Beispiel kann die erste Materialschicht pCL1 aus Polysilizium gebildet sein, das mit zumindest einem Dotierstoff aus Bor, Phosphor, Arsen, Kohlenstoff, Stickstoff und Wasserstoff dotiert ist.
  • Unter Bezugnahme auf 2E wird der in der ersten Materialschicht pCL1 gebildete Luftspalt AG durch Durchführen eines Ätzprozesses freigelegt. Der Ätzprozess kann unter Verwendung eines Trockenätzprozesses oder eines Nassätzprozesses durchgeführt werden. Bei dem Ätzprozess kann ein Ätzprozessrezeptur derart eingerichtet sein, dass eine Ätzrate in einer isotropen oder horizontalen Richtung unter Verwendung eines Ätzgases und einer Chemikalie, die in der Lage ist, die erste Materialschicht pCL1 zu ätzen, hoch ist. Während des Ätzprozesses wird beispielsweise zumindest eines von HBr, Cl2, F2, SC-1, NF4 und NH3 verwendet, um eine Seitenfläche des in der ersten Materialschicht pCL1 gebildeten Luftspalts AG freizulegen. Dabei kann ein Öffnungsabschnitt des Luftspalts AG derart gebildet werden, dass eine Breite eines Ein- bzw. Zugangs breiter als die eines Innenabschnitts ist.
  • Unter Bezugnahme auf 2F wird die zweite Materialschicht pCL2 entlang der freigelegten Oberfläche der ersten Materialschicht pCL1 gebildet. Zu diesem Zeitpunkt wird die zweite Materialschicht pCL2 bis zu einem Teilbereich des Luftspalts AG gebildet, und eine freiliegende Seitenfläche des Luftspalts AG wird durch die zweite Materialschicht pCL2 abgeschirmt. Demzufolge kann eine Länge des Luftspalts AG in horizontaler Richtung im Vergleich zu dem Luftspalt AG von 2D, der in der ersten Materialschicht pCL1 während des Bildungsprozesses der ersten Materialschicht pCL1 gebildet wird, verringert werden, und die Kontinuität mit einem benachbarten Luftspalt AG wird blockiert.
  • Die zweite Materialschicht pCL2 kann aus Polysilizium, Oxid, Metall oder Polysilizium gebildet werden, das mit zumindest einem Dotierstoff aus Bor, Phosphor, Arsen, Kohlenstoff, Stickstoff und Wasserstoff dotiert ist.
  • Vor einem Bilden der zweiten Materialschicht pCL2 kann zusätzlich entlang der Oberfläche der ersten Materialschicht pCL1 ein dünner Film bzw. eine dünne Schicht auf Oxid- oder Kohlenstoffbasis (nicht gezeigt) gebildet werden.
  • Unter Bezugnahme auf 2G wird ein Ätzprozess durchgeführt, um die zweite Materialschicht pCL2 und die erste Materialschicht pCL1, die in dem Graben TR gebildet sind, zu entfernen, so dass die Seitenwand der ersten Abstandsschicht SP1 freigelegt wird. Durch den oben beschriebenen Ätzprozess kann die zweite Materialschicht pCL2 nur auf einer Seitenfläche des Luftspalts AG verbleiben, und die Seitenfläche der in dem Hohlraum gebildeten ersten Materialschicht pCL1 kann freigelegt werden. 2G zeigt, dass die erste Materialschicht pCL1 an einer Seitenwand der dritten Source-Schicht SL3 verbleibt. Die auf der Seitenwand der dritten Source-Schicht SL3 gebildete erste Materialschicht pCL1 kann jedoch während des oben beschriebenen Ätzprozesses entfernt werden, um die Seitenwand der dritten Source-Schicht SL3 freizulegen. Der oben beschriebene Ätzprozess kann unter Verwendung eines Trockenätzprozesses oder eines Nassätzprozesses durchgeführt werden.
  • Die erste Materialschicht pCL1, die zweite Materialschicht pCL2 und der in dem Hohlraum gebildete Luftspalt AG können als die zweite Source-Schicht SL2 definiert werden.
  • Unter Bezugnahme auf 2H kann die erste Abstandsschicht SP1 entfernt werden, und somit können die freigelegten Gate-Opferschichten GSC entfernt werden. Während des Prozesses zum Entfernen der Gate-Opferschichten GSC kann eine Öffnung des Luftspalts AG durch die zweite Materialschicht pCL2 abgeschirmt werden, und somit kann verhindert werden, dass eine Ätzchemikalie in den Luftspalt AG strömt bzw. fließt.
  • Darüber hinaus kann eine Sperrschicht entlang freiliegender Oberflächen der ersten Materialschicht pCL1, der zweiten Materialschicht pCL2 und der ersten Source-Schicht SL1 gebildet werden, bevor die erste Abstandsschicht SP1 entfernt wird. Die Sperrschicht kann aus Siliziumoxid gebildet werden. Die Sperrschicht kann durch Oxidieren der freiliegenden Oberflächen der ersten Materialschicht pCL1, der zweiten Materialschicht pCL2 und der ersten Source-Schicht SL1 gebildet werden, und die Sperrschicht kann derart gebildet werden, dass sie eine gleichförmige Dicke oder eine gleichförmige Filmqualität auf den Oberflächen der ersten Materialschicht pCL1, der zweiten Materialschicht pCL2 und der ersten Source-Schicht SL1 aufweist. Die Sperrschicht kann verhindern, dass die erste Source-Schicht SL1, die erste Materialschicht pCL1 und die zweite Materialschicht pCL2 aufgrund des Ätzmittels (zum Beispiel Phosphorsäure) beschädigt werden, das in einem anschließend durchgeführten Entfernungsprozess der Gate-Opferschichten GSC verwendet wird.
  • Unter Bezugnahme auf 2I können die Gate-Muster GP zwischen den zweiten isolierenden Mustern IP2 gebildet werden. Anschließend können die Abdeckmuster CP, die die Gate-Muster GP bedecken, gebildet werden. Die Abdeckmuster CP können dazu dienen, die gemeinsame Sourceleitung 200 und die später gebildeten Gate-Muster GP elektrisch zu trennen. Die Abdeckmuster CP können durch teilweises Oxidieren der Gate-Muster GP gebildet werden. Alternativ können die Abdeckmuster CP gebildet werden, indem einige der Gate-Muster GP entfernt werden und ein Isoliermaterial in dem leeren Raum gebildet wird, aus dem einige der Gate-Muster GP entfernt worden sind.
  • Unter Bezugnahme auf 2J kann die gemeinsame Sourceleitung 200 in dem Graben TR und dem Hohlraum CA gebildet werden. Die gemeinsame Sourceleitung 200 kann den Graben TR und den Hohlraum CA vollständig füllen. Anschließend können die mit den Kanalstrukturen CS verbundenen Bitleitungskontakte gebildet werden und mit den Bitleitungskontakten verbundene Bitleitungen können gebildet werden.
  • 3 zeigt ein Blockdiagramm, das eine Konfiguration eines Speichersystems 1100 gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • Unter Bezugnahme auf 3 umfasst das Speichersystem 1100 eine Speichervorrichtung 1120 und eine Speichersteuerung 1110.
  • Die Speichervorrichtung 1120 kann die unter Bezugnahme auf die 1A und 1B beschriebene Struktur aufweisen. Die Speichervorrichtung 1120 kann ein Multi-Chip-Package sein, das aus mehreren Flash-Speicherchips gebildet ist.
  • Die Speichersteuerung 1110 ist eingerichtet, um die Speichervorrichtung 1120 zu steuern und kann einen statischen Direktzugriffsspeicher (Static Random Access Memory - SRAM) 1111, eine Zentraleinheit (Central Processing Unit - CPU) 1112, eine Host-Schnittstelle 1113, eine Fehlerkorrekturcode-(Error Correction Code - ECC) Schaltung 1114 und eine Speicherschnittstelle 1115 umfassen. Das SRAM 1111 wird als Operationsspeicher der CPU 1112 verwendet, die CPU 1112 führt alle Steueroperationen für einen Datenaustausch der Speichersteuerung 1110 durch und die Hostschnittstelle 1113 umfasst ein Datenaustauschprotokoll eines mit dem Speichersystem 1100 verbundenen Hosts. Darüber hinaus erkennt und korrigiert die ECC-Schaltung 1114 Fehler, die in Daten umfasst sind, die von der Speichervorrichtung 1120 gelesen werden, und die Speicherschnittstelle 1115 führt eine Schnittstellenrealisierung bzw. Verbindung mit der Speichervorrichtung 1120 durch. Des Weiteren kann die Speichersteuerung 1110 ferner einen Nur-Lese-Speicher (Read Only Memory - ROM) umfassen, der Codedaten für die Verbindung mit dem Host speichert.
  • Das oben beschriebene Speichersystem 1100 kann eine Speicherkarte oder eine Solid State Disk (SSD) sein, mit der die Speichervorrichtung 1120 und die Speichersteuerung 1110 kombiniert sind. Wenn das Speichersystem 1100 zum Beispiel eine SSD ist, kann die Speichersteuerung 1110 mit der Außenseite (zum Beispiel einem Host) über zumindest eines von verschiedenen Schnittstellen kommunizieren, wie beispielsweise Universal Serial Bus (USB), Multimedia Card (MMC), Embedded MMC (MCM), Peripheral Component Interconnection (PCI), PCI Express (PCI-E), Serial Advanced Technology Attachment (SATA), Parallel Advanced Technology Attachment (PATA), Small Computer System Interface (SCSI), Enhanced Small Disk Interface (ESDI) und Integrated Drive Electronics (IDE).
  • 4 zeigt in Blockdiagramm, das eine Konfiguration eines Computersystems 1200 gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • Unter Bezugnahme auf 4 kann das Computersystem 1200 eine CPU 1220, einen Direktzugriffsspeicher (RAM) 1230, eine Benutzerschnittstelle 1240, ein Modem 1250 und ein Speichersystem 1210 umfassen, die elektrisch mit einem Systembus 1260 verbunden sind. Wenn das Computersystem 1200 ein mobiles Gerät bzw. eine mobile Vorrichtung ist, kann darüber hinaus eine Batterie zum Zuführen einer Betriebsspannung an das Computersystem 1200 umfasst sein, und ferner können ein Anwendungschipsatz, ein Kamerabildprozessor (Camera Image Processor - CIS), ein mobiler D-RAM und dergleichen umfasst sein.
  • Das Speichersystem 1210 kann mit einer Speichervorrichtung 1212 und einer Speichersteuerung 1211 ausgebildet sein, wie unter Bezugnahme auf 3 beschrieben.
  • Obwohl die technische Lehre der vorliegenden Offenbarung unter Verwendung von Ausführungsformen beschrieben worden ist, sollte beachtet werden, dass die oben beschriebenen Ausführungsformen dem Zweck der Beschreibung und nicht der Einschränkung dienen. Darüber hinaus wird der Fachmann verstehen, dass verschiedene zusätzliche Ausführungsformen innerhalb des Schutzumfangs der technischen Lehre der vorliegenden Offenbarung möglich sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020200167805 [0001]

Claims (20)

  1. Halbleiterspeichervorrichtung, aufweisend: eine erste Source-Schicht; eine zweite Source-Schicht auf der ersten Source-Schicht; einen Stapel auf der zweiten Source-Schicht; eine Kanalstruktur, die durch den Stapel und die zweite Source-Schicht verläuft; und eine gemeinsame Sourceleitung, die durch den Stapel und die zweite Source-Schicht verläuft, wobei die zweite Source-Schicht einen Luftspalt und eine den Luftspalt umgebende leitfähige Schicht umfasst.
  2. Halbleiterspeichervorrichtung nach Anspruch 1, wobei der Luftspalt in einem Bereich zwischen der Kanalstruktur und der gemeinsamen Sourceleitung angeordnet ist.
  3. Halbleiterspeichervorrichtung nach Anspruch 1, wobei der Luftspalt von der Kanalstruktur und der gemeinsamen Sourceleitung durch die leitfähige Schicht beabstandet ist.
  4. Halbleiterspeichervorrichtung nach Anspruch 1, wobei die leitfähige Schicht aufweist: eine erste Materialschicht, die in Kontakt mit einer oberen Fläche, einer unteren Fläche und einer ersten Seitenfläche des Luftspalts benachbart zu der Kanalstruktur steht; und eine zweite Materialschicht, die mit einer zweiten Seitenfläche des Luftspalts benachbart zu der gemeinsamen Sourceleitung in Kontakt steht.
  5. Halbleiterspeichervorrichtung nach Anspruch 4, wobei die erste Materialschicht mit einer Verunreinigung dotiertes Polysilizium aufweist.
  6. Halbleiterspeichervorrichtung nach Anspruch 4, wobei die erste Materialschicht Polysilizium aufweist, das mit zumindest einem von Bor, Phosphor, Arsen, Kohlenstoff, Stickstoff und/oder Wasserstoff dotiert ist.
  7. Halbleiterspeichervorrichtung nach Anspruch 4, wobei die zweite Materialschicht Polysilizium, mit einer Verunreinigung dotiertes Polysilizium, eine Oxidschicht oder eine Metallschicht aufweist.
  8. Halbleiterspeichervorrichtung nach Anspruch 4, wobei ein Abschnitt der ersten Materialschicht mit der gemeinsamen Sourceleitung in Kontakt steht.
  9. Halbleiterspeichervorrichtung nach Anspruch 4, wobei ein Abschnitt der zweiten Materialschicht mit der gemeinsamen Sourceleitung in Kontakt steht.
  10. Halbleiterspeichervorrichtung nach Anspruch 1, wobei der Stapel abwechselnd gestapelte isolierende Muster und Gate-Muster umfasst.
  11. Halbleiterspeichervorrichtung nach Anspruch 1, wobei die Kanalstruktur aufweist: eine Kanalschicht, die sich in einer vertikalen Richtung erstreckt; eine Tunnelschicht, die die Kanalschicht umgibt; eine Speicherschicht, die die Tunnelschicht umgibt; und eine Sperrschicht, die die Speicherschicht umgibt, und die zweite Source-Schicht mit der Kanalschicht in einem unteren Bereich der Kanalstruktur in Kontakt steht.
  12. Verfahren zum Herstellen einer Halbleiterspeichervorrichtung, das Verfahren aufweisend: Bilden einer Source-Struktur mit einer Source-OpferStruktur; Bilden eines Stapels auf der Source-Struktur; Bilden eines Grabens, der durch den Stapel verläuft; Bilden eines Hohlraums durch Entfernen der Source-Opferstruktur durch den Graben; Bilden einer ersten Materialschicht mit einem Luftspalt in dem Hohlraum; Freilegen eines Seitenabschnitts des Luftspalts durch Ätzen eines Abschnitts der ersten Materialschicht; und Bilden einer zweiten Materialschicht, die in Kontakt mit dem freigelegten Seitenabschnitt des Luftspalts steht.
  13. Verfahren nach Anspruch 12, ferner aufweisend ein Bilden einer gemeinsamen Sourceleitung in einem leeren Raum des Grabens und des Hohlraums.
  14. Verfahren nach Anspruch 12, wobei ein Bilden der zweiten Materialschicht aufweist: Bilden der zweiten Materialschicht entlang einer Oberfläche der ersten Materialschicht, so dass der Luftspalt durch die zweite Materialschicht abgeschirmt wird; und Ätzen eines Abschnitts der zweiten Materialschicht, so dass die zweite Materialschicht nur an dem freigelegten Seitenabschnitt des Luftspalts verbleibt.
  15. Verfahren nach Anspruch 12, wobei die erste Materialschicht derart geätzt wird, dass ein Eingang zu einer Öffnung des Luftspalts breiter als ein innerer Abschnitt des Luftspalts ist.
  16. Verfahren nach Anspruch 12, wobei ein Ätzen des Abschnitts der ersten Materialschicht ein Ätzen des Abschnitts der ersten Materialschicht unter Verwendung von zumindest einem von HBr, Cl2, F2, SC-1, NF4 und NH3 aufweist.
  17. Verfahren zum Herstellen einer Halbleiterspeichervorrichtung, das Verfahren aufweisend: Bilden einer Source-Struktur mit einer Source-OpferStruktur; Bilden eines Stapels auf der Source-Struktur; Bilden einer Kanalstruktur, die durch den Stapel und die Source-Struktur verläuft; Bilden eines Grabens, der durch den Stapel verläuft; Bilden eines Hohlraums, durch den eine untere Seitenfläche der Kanalstruktur freigelegt wird, durch Entfernen der Source-Opferstruktur durch den Graben; und Bilden einer leitfähigen Schicht mit einem Luftspalt in dem Hohlraum, wobei die leitfähige Schicht umfasst: eine erste Materialschicht, die mit einer unteren Seitenwand der Kanalstruktur in Kontakt steht und mit einer oberen Fläche, einer unteren Fläche und einer ersten Seitenfläche des Luftspalts in Kontakt steht; und eine zweite Materialschicht, die mit einer zweiten Seitenfläche des Luftspalts in Kontakt steht.
  18. Verfahren nach Anspruch 17, wobei ein Bilden der leitfähigen Schicht aufweist: Bilden der ersten Materialschicht mit dem Luftspalt in dem Hohlraum; Ätzen der ersten Materialschicht derart, dass die zweite Seitenfläche des Luftspalts freigelegt wird; Bilden der zweiten Materialschicht entlang einer Oberfläche der ersten Materialschicht derart, dass die zweite Seitenfläche des Luftspalts abgeschirmt wird; und Ätzen eines Abschnitts der zweiten Materialschicht derart, dass die zweite Materialschicht nur auf der zweiten Seitenfläche des Luftspalts verbleibt.
  19. Verfahren nach Anspruch 17, wobei die erste Materialschicht mit einer Verunreinigung dotiertes Polysilizium aufweist.
  20. Verfahren nach Anspruch 17, wobei die zweite Materialschicht Polysilizium, mit einer Verunreinigung dotiertes Polysilizium, eine Oxidschicht oder eine Metallschicht aufweist.
DE102021207369.7A 2020-12-03 2021-07-12 Halbleiterspeichervorrichtung und verfahren zum herstellen derselben Pending DE102021207369A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0167805 2020-12-03
KR1020200167805A KR20220078343A (ko) 2020-12-03 2020-12-03 반도체 메모리 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
DE102021207369A1 true DE102021207369A1 (de) 2022-06-09

Family

ID=81655381

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021207369.7A Pending DE102021207369A1 (de) 2020-12-03 2021-07-12 Halbleiterspeichervorrichtung und verfahren zum herstellen derselben

Country Status (5)

Country Link
US (2) US11799003B2 (de)
KR (1) KR20220078343A (de)
CN (1) CN114597218A (de)
DE (1) DE102021207369A1 (de)
TW (1) TW202224105A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116406164B (zh) * 2023-06-09 2023-10-20 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908823B1 (ko) 2006-09-29 2009-07-21 주식회사 하이닉스반도체 벌브형 리세스드 채널을 구비한 트랜지스터의 형성 방법
US9524979B2 (en) * 2014-09-08 2016-12-20 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
KR20210028307A (ko) * 2019-09-03 2021-03-12 삼성전자주식회사 반도체 장치 및 이의 동작 방법
KR20210108548A (ko) * 2020-02-25 2021-09-03 삼성전자주식회사 3차원 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20220078343A (ko) 2022-06-10
US20240006495A1 (en) 2024-01-04
US11799003B2 (en) 2023-10-24
CN114597218A (zh) 2022-06-07
US20220181455A1 (en) 2022-06-09
TW202224105A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
DE102019122665B4 (de) Halbleitervorrichtung
DE112015000500B4 (de) Speichereinrichtung mit Hohlkanalsäulenstruktur und gestapelten dünnen Kanälen sowie Verfahren zu deren Herstellung
US8759224B2 (en) Method of forming a pattern structure for a semiconductor device
DE102016114578A1 (de) Dreidimensionale Halbleitervorrichtung
DE102015101205A1 (de) Halbleitervorrichtungen mit leitfähigen Kontaktstellen und Verfahren zum Herstellen derselben
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE102020111648B4 (de) Halbleiterspeichervorrichtungen
DE102007033017A1 (de) Integrierte Schaltkreise, Verfahren zum Herstellen eines integrierten Schaltkreises, Speichermodule, Computersysteme
DE102011007746A1 (de) Flashspeicher mit Mehrzustandsarchitektur
DE102012210675B4 (de) Speicher-Vorrichtung mit Rippenstruktur und doppeltem Gate und Verfahren zu deren Herstellung
CN110718532B (zh) 半导体元件及其制作方法
DE102019214214A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
KR20150017600A (ko) 반도체 메모리 소자
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102021003279A1 (de) Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung
DE102021207369A1 (de) Halbleiterspeichervorrichtung und verfahren zum herstellen derselben
DE102021208171A1 (de) Speichervorrichtung und herstellungsverfahren der speichervorrichtung
DE102008029811A1 (de) Verfahren zur Herstellung eines Flash-Speicher-Bausteins
DE102020108091A1 (de) Halbleitervorrichtung
DE102020131752A1 (de) Gate-endkappenarchitekturen, die einen relativ kurzen vertikalen stapel aufweisen
DE102020108092A1 (de) Halbleitervorrichtungen
DE102022203724A1 (de) Halbleiterspeichervorrichtung und herstellungsverfahren der halbleiterspeichervorrichtung
US11257836B2 (en) Dummy vertical structures for etching in 3D NAND memory and other circuits
DE102021119273A1 (de) Halbleitervorrichtung und Datenspeichersystem mit derselben

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115070

Ipc: H10B0053300000