DE102022203724A1 - Halbleiterspeichervorrichtung und herstellungsverfahren der halbleiterspeichervorrichtung - Google Patents

Halbleiterspeichervorrichtung und herstellungsverfahren der halbleiterspeichervorrichtung Download PDF

Info

Publication number
DE102022203724A1
DE102022203724A1 DE102022203724.3A DE102022203724A DE102022203724A1 DE 102022203724 A1 DE102022203724 A1 DE 102022203724A1 DE 102022203724 A DE102022203724 A DE 102022203724A DE 102022203724 A1 DE102022203724 A1 DE 102022203724A1
Authority
DE
Germany
Prior art keywords
contact
layer
pattern
conductive
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022203724.3A
Other languages
English (en)
Inventor
Kang Sik Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of DE102022203724A1 publication Critical patent/DE102022203724A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Es werden eine Halbleiterspeichervorrichtung und ein Herstellungsverfahren einer Halbleiterspeichervorrichtung bereitgestellt. Die Halbleiterspeichervorrichtung umfasst einen leitfähigen Gate-Kontakt, der einen Kontaktbereich einer gestuften Stapelstruktur durchdringt, die eine Vielzahl von isolierenden Zwischenschichten und eine Vielzahl von leitfähigen Mustern umfasst, die abwechselnd gestapelt sind.

Description

  • HINTERGRUND
  • 1. Technisches Gebiet
  • Die vorliegende Offenbarung betrifft allgemein eine Halbleiterspeichervorrichtung und ein Herstellungsverfahren einer Halbleiterspeichervorrichtung und insbesondere eine dreidimensionale Halbleiterspeichervorrichtung und ein Herstellungsverfahren einer dreidimensionalen Halbleiterspeichervorrichtung.
  • 2. Stand der Technik
  • Eine Halbleiterspeichervorrichtung umfasst Speicherzellen, die Daten speichern können. Eine dreidimensionale Halbleiterspeichervorrichtung umfasst ein dreidimensionales Speicherzellenfeld.
  • Um den Integrationsgrad des dreidimensionalen Speicherzellenfeldes zu verbessern, kann eine gestapelte Anzahl von Speicherzellen erhöht werden. Wenn die gestapelte Anzahl von Speicherzellen erhöht wird, können Herstellungsprozesse der dreidimensionalen Halbleiterspeichervorrichtung kompliziert werden und die strukturelle Stabilität der dreidimensionalen Halbleiterspeichervorrichtung kann sich verschlechtern.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung wird eine Halbleiterspeichervorrichtung bereitgestellt, umfassend: einen ersten leitfähigen Gate-Kontakt; ein erstes Kontaktisoliermuster, das den ersten leitfähigen Gate-Kontakt umgibt; ein erstes leitfähiges Muster bzw. Leitungsmuster, das das erste Kontaktisoliermuster umgibt; und ein zweites leitfähiges Muster, das über dem ersten leitfähigen Muster angeordnet ist, wobei das zweite leitfähige Muster den ersten leitfähigen Gate-Kontakt umgibt, wobei das zweite leitfähige Muster umfasst: einen ersten Randteil, der mit dem ersten Kontaktisoliermuster überlappt, wobei der erste Randteil in Kontakt steht mit dem ersten leitfähigen Gate-Kontakt; und einen ersten Basis- bzw. Bodenteil, der von dem ersten leitfähigen Gate-Kontakt durch den ersten Randteil beabstandet ist, sich von dem ersten Randteil und weg von dem ersten leitfähigen Gate-Kontakt erstreckt und wobei der erste Basisteil dicker als der erste Randteil ist.
  • Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung wird eine Halbleiterspeichervorrichtung bereitgestellt, umfassend: ein horizontales dotiertes Halbleitermuster; eine gestufte Stapelstruktur mit einer Vielzahl von isolierenden Zwischenschichten und einer Vielzahl von leitfähigen Mustern, die abwechselnd auf dem horizontalen dotierten Halbleitermuster gestapelt sind, wobei die gestufte Stapelstruktur einen Zellenbereich, der mit dem horizontalen dotierten Halbleitermuster überlappt, und einen sich von dem Zellenbereich erstreckenden Kontaktbereich umfasst; eine Zellenkanalschicht in Kontakt mit dem horizontalen dotierten Halbleitermuster, wobei die Zellenkanalschicht den Zellenbereich der gestuften Stapelstruktur durchdringt; eine Vielzahl von leitfähigen Gate-Kontakten, die den Kontaktbereich der gestuften Stapelstruktur durchdringen, wobei sich die Vielzahl von leitfähigen Gate-Kontakten bis zu einer Ebene erstrecken, auf der das horizontale dotierte Halbleitermuster angeordnet ist; und eine Schutzschicht, die eine Seitenwand jedes der leitfähigen Gate-Kontakte durchdringt.
  • Gemäß noch einer weiteren Ausführungsform der vorliegenden Offenbarung wird eine Halbleiterspeichervorrichtung bereitgestellt, umfassend: eine gestufte Stapelstruktur mit einer Vielzahl von isolierenden Zwischenschichten und einer Vielzahl von leitfähigen Mustern, die abwechselnd gestapelt sind, wobei die gestufte Stapelstruktur einer Zellenbereich und einen sich von dem Zellenbereich erstreckenden Kontaktbereich umfasst; ein horizontales dotiertes Halbleitermuster, das unter dem Zellenbereich der gestuften Stapelstruktur angeordnet ist; eine untere Isolierschicht, die unter dem Kontaktbereich der gestuften Stapelstruktur im Wesentlichen auf einer Ebene angeordnet ist, auf der die horizontale dotierte Halbleitermuster angeordnet ist; eine Vielzahl von unteren Kontakten, die die untere Isolierschicht durchdringen; eine Zellenkanalschicht in Kontakt mit dem horizontalen dotierten Halbleitermuster, wobei die Zellenkanalschicht den Zellenbereich der gestuften Stapelstruktur durchdringt; und eine Vielzahl von leitfähigen Gate-Kontakten, die mit der Vielzahl von unteren Kontakten verbunden sind, wobei die Vielzahl von leitfähigen Gate-Kontakten den Kontaktbereich der gestuften Stapelstruktur durchdringen.
  • Gemäß noch einer weiteren Ausführungsform der vorliegenden Offenbarung wird ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung bereitgestellt, das Verfahren umfassend: Bilden einer vorläufigen gestuften Stapelstruktur, umfassend eine untere isolierende Zwischenschicht, eine mittlere isolierende Zwischenschicht, eine obere isolierende Zwischenschicht, eine untere Opferschicht mit einem unteren Basisteil zwischen der unteren isolierenden Zwischenschicht und der mittleren isolierenden Zwischenschicht und einem unteren Randteil, der weiter zu einem Seitenabschnitt als die mittlere isolierende Zwischenschicht von dem unteren Basisteil vorsteht und dünner als der untere Basisteil ist, und eine obere Opferschicht mit einem oberen Basisteil zwischen der mittleren isolierenden Zwischenschicht und der oberen isolierenden Zwischenschicht und einem oberen Randteil, der weiter zu einem Seitenabschnitt als die obere isolierende Zwischenschicht von dem oberen Basisteil vorsteht und dünner ist als der obere Basisteil; Bilden einer Füllisolierschicht, die die vorläufige gestufte Stapelstruktur bedeckt; Bilden eines Kontaktlochs, das die Füllisolierschicht, den oberen Randteil, die mittlere isolierende Zwischenschicht, den unteren Basisteil und die untere isolierende Zwischenschicht durchdringt; Ersetzen des oberen Randteils durch ein Opfer-Pad durch das Kontaktloch; Ersetzen eines Abschnitts des unteren Basisteils durch ein Kontaktisoliermuster durch das Kontaktloch; und Bilden einer Stützstruktur, die von dem Kontaktisoliermuster und dem Opfer-Pad in dem Kontaktloch umgeben ist.
  • Gemäß noch einer weiteren Ausführungsform der vorliegenden Offenbarung wird ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung bereitgestellt, das Verfahren umfassend: Bilden einer unteren Stapelstruktur, in der eine horizontale Schicht und eine Schutzschicht gestapelt sind; Isolieren der unteren Stapelstruktur in ein vorläufiges horizontales Muster und eine vorläufige Kontaktstruktur; Bilden einer vorläufigen gestuften Stapelstruktur durch Stapeln einer unteren isolierenden Zwischenschicht, einer unteren Opferschicht, einer mittleren isolierenden Zwischenschicht, einer oberen Opferschicht und einer oberen isolierenden Zwischenschicht über dem vorläufigen horizontalen Muster und der vorläufigen Kontaktstruktur; Bilden einer Stützstruktur, die die vorläufige gestufte Stapelstruktur durchdringt, wobei sich die Stützstruktur zu der Innenseite der vorläufigen Kontaktstruktur erstreckt; Ersetzen jeder der unteren Opferschicht und der oberen Opferschicht durch ein leitfähiges Muster; und Ersetzen der horizontalen Schicht der vorläufigen Kontaktstruktur und der Stützstruktur durch einen leitfähigen Gate-Kontakt.
  • Gemäß noch einer weiteren Ausführungsform der vorliegenden Offenbarung wird ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung bereitgestellt, das Verfahren umfassend: Bilden einer unteren Stapelstruktur, in der eine horizontale Schicht und eine Schutzschicht gestapelt sind; Isolieren der unteren Stapelstruktur in ein vorläufiges horizontales Muster und eine vorläufige Kontaktstruktur; Bilden eines unteren Kontakts, der die vorläufige Kontaktstruktur durchdringt; Bilden einer vorläufigen gestuften Stapelstruktur mit einer Vielzahl von isolierenden Zwischenschichten und einer Vielzahl von Opferschichten, die abwechselnd gestapelt werden, über einer unteren Struktur mit dem vorläufigen horizontalen Muster, der vorläufigen Kontaktstruktur und dem unteren Kontakt; Ätzen der vorläufigen gestuften Stapelstruktur, um einen Schlitz, der einen Zellenbereich der vorläufigen gestuften Stapelstruktur durchdringt, der mit der horizontalen Schicht überlappt, und ein Kontaktloch, das einen Kontaktbereich der vorläufigen gestuften Stapelstruktur durchdringt, der mit dem unteren Kontakt überlappt, zu bilden; Bilden einer Stützstruktur, die in dem Kontaktloch angeordnet ist, wobei sich die Stützstruktur zwischen den isolierenden Zwischenschichten erstreckt; Ersetzen jeder der Opferschichten durch ein leitfähiges Muster; und Ersetzen eines Abschnitts der Stützstruktur in dem Kontaktloch durch einen leitfähigen Gate-Kontakt, der mit dem unteren Kontakt verbunden ist.
  • Figurenliste
    • 1 zeigt ein Diagramm, das eine schematische Anordnung einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 2 zeigt eine Draufsicht, die einen Abschnitt einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 3A, 3B und 3C zeigen Schnittdarstellungen der in 2 gezeigten Halbleiterspeichervorrichtung.
    • 4 zeigt eine vergrößerte Schnittdarstellung eines in 3B gezeigten Bereichs AR1.
    • 5 zeigt eine Schnittdarstellung, die eine Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 6 zeigt eine vergrößerte Schnittdarstellung eines in 5 gezeigten Bereichs AR2.
    • 7A und 7B zeigen Schnittdarstellungen, die einen Prozess zum Isolieren einer unteren Stapelstruktur in eine Vielzahl von Mustern gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
    • 8A, 8B, 9A, 9B, 10A und 10B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden einer vorläufigen gestuften Stapelstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
    • 11A, 11B, 12A, 12B, 13A und 13B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden eines Kontaktlochs und eines Blindlochs (Dummy-Lochs) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
    • 14A, 14B, 15A, 15B, 16A, 16B, 17A und 17B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden eines Opfer-Pads und eines Kontaktisoliermusters gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
    • 18 zeigt eine Schnittdarstellung, die ein Verfahren zum Bilden eines Kanallochs gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 19A, 19B, 20A, 20B, 21, 22A und 22B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden eines vorläufigen Speichermusters, einer Kanalstruktur, einer ersten Stützstruktur und einer zweiten Stützstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
    • 23A, 23B, 24A, 24B, 25A und 25B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden einer Blockier- bzw. Sperrisolierschicht und eines leitfähigen Musters gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
    • 26, 27, 28A, 28B, 29A, 29B, 30A, 30B, 31A, 31B, 32A und 32B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden eines gemeinsamen Source-Musters, eines leitfähigen Gate-Kontakts und eines Dummy-Kontakts gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
    • 33A, 33B, 33C, 33D, 33E, 33F, 33G, 33H, 33I und 33J zeigen Schnittdarstellungen, die ein Herstellungsverfahren einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
    • 34A, 34B, 34C, 34D, 34E, 34F, 34G, 34H, 34I, 34J, 34K, 34L, 34M, 34N und 340 zeigen Schnittdarstellungen, die ein Herstellungsverfahren einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenlegung darstellen.
    • 35 zeigt ein Blockdiagramm, das eine Anordnung eines Speichersystems gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 36 zeigt ein Blockdiagramm, das eine Anordnung eines Computersystems gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • DETAILLIERTE BESCHREIBUNG
  • Hierin offenbarte spezifische strukturelle und funktionelle Beschreibungen dienen lediglich der Veranschaulichung zum Zwecke der Beschreibung von Ausführungsformen gemäß dem Konzept der vorliegenden Offenbarung. Ausführungsformen gemäß dem Konzept der vorliegenden Offenbarung können in verschiedenen Formen realisiert bzw. implementiert werden, und sie sollten nicht derart ausgelegt werden, dass sie auf die hierin dargelegten spezifischen Ausführungsformen beschränkt sind.
  • Im Folgenden werden die Begriffe „erste“ und „zweite“ verwendet, um eine Komponente von einer anderen Komponente zu unterscheiden, und sollen nicht eine bestimmte Anzahl oder Reihenfolge von Komponenten bedeuten. Die Begriffe können verwendet werden, um verschiedene Komponenten zu beschreiben, aber die Komponenten sind nicht durch die Begriffe beschränkt. Es versteht sich, dass, wenn ein Element als mit einem anderen Element „gekoppelt“ oder „verbunden“ bezeichnet wird, es direkt mit dem anderen Element gekoppelt oder verbunden sein kann oder dazwischenliegende Elemente vorhanden sein können. Im Gegensatz dazu sollte klar sein, dass, wenn ein Element als „direkt gekoppelt“ oder „direkt verbunden“ mit einem anderen Element bezeichnet wird, keine dazwischenliegenden Elemente vorhanden sind.
  • Ausführungsformen stellen eine Halbleiterspeichervorrichtung und ein Herstellungsverfahren einer Halbleiterspeichervorrichtung bereit, die die strukturelle Stabilität und die Stabilität in Herstellungsprozessen verbessern können.
  • 1 zeigt ein Diagramm, das eine schematische Anordnung einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • Unter Bezugnahme auf 1 kann die Halbleiterspeichervorrichtung ein Speicherzellenfeld 20 und eine periphere Schaltung bzw. Peripherieschaltung 30 zum Steuern des Speicherzellenfeldes 20 umfassen. Das Speicherzellenfeld 20 kann über der Peripherieschaltung 30 angeordnet sein. Demzufolge kann in einer Ausführungsform die Fläche eines Substrats, die von dem Speicherzellenfeld 20 und der Peripherieschaltung 30 eingenommen wird, reduziert werden.
  • Das Speicherzellenfeld 20 kann eine Vielzahl von Speicherblöcken umfassen. Jeder Speicherblock kann mit der Peripherieschaltung 30 über eine Bitleitung BL1 oder BL2, eine Wortleitung WL, eine Source-Auswahlleitung SSL, eine Drain-Auswahlleitung DSL1 oder DSL2 und ein gemeinsames Source-Muster CSL verbunden sein.
  • Jeder Speicherblock kann eine Vielzahl von Bitleitungen umfassen. Die Vielzahl von Bitleitungen können eine erste Bitleitung BL1 und eine zweite Bitleitung BL2 umfassen. Die Anzahl der Bitleitungen ist nicht auf die in der Zeichnung gezeigte beschränkt.
  • Zu jeder Bitleitung BL1 und BL2 kann eine Vielzahl von Speicherzellen-Strings parallelgeschaltet sein. Jeder Speicherblock kann einen ersten Speicherzellen-String CS1, einen zweiten Speicherzellen-String CS2, einen dritten Speicherzellen-String CS3 und einen vierten Speicherzellen-String CS4 umfassen, die dem gemeinsamen Source-Muster CSL parallelgeschaltet sind. In einer Ausführungsform können der erste Speicherzellen-String CS1 und der dritte Speicherzellen-String CS3 der ersten Bitleitung BL1 parallelgeschaltet sein, und der zweite Speicherzellen-String CS2 und der vierte Speicherzellen-String CS4 können der Bitleitung BL2 parallelgeschaltet sein. Die Anzahl von Speicherzellen-Strings, die mit jeder Bitleitung BL1 oder BL2 verbunden sind, und die Anzahl von Speicherzellen-Strings, die mit dem gemeinsamen Source-Muster CSL verbunden sind, sind nicht auf die in der Zeichnung gezeigten beschränkt.
  • Der erste Speicherzellen-String CS1, der zweite Speicherzellen-String CS2, der dritte Speicherzellen-String CS3 und der vierte Speicherzellen-String CS4 können mit einer Vielzahl von Wortleitungen WL verbunden sein. Der erste Speicherzellen-String CS1, der zweite Speicherzellen-String CS2, der dritte Speicherzellen-String CS3 und der vierte Speicherzellen-String CS4 können gemeinsam mit jeder Wortleitung WL verbunden sein.
  • Der erste Speicherzellen-String CS1, der zweite Speicherzellen-String CS2, der dritte Speicherzellen-String CS3 und der vierte Speicherzellen-String CS4, die gemeinsam mit jeder Wortleitung WL verbunden sind, können mit zwei oder mehr voneinander isolierten Source-Auswahlleitungen getrennt verbunden sein oder mit zwei oder mehr voneinander isolierten Drain-Auswahlleitungen getrennt verbunden sein. In einer Ausführungsform können der erste Speicherzellen-String CS1, der zweite Speicherzellen-String CS2, der dritte Speicherzellen-String CS3 und der vierte Speicherzellen-String CS4 gemeinsam mit der Source-Auswahlleitung SSL verbunden sein. Der erste Speicherzellen-String CS1 und der zweite Speicherzellen-String CS2, die jeweils mit der ersten und zweiten Bitleitung BL1 und BL2 verbunden sind, können gemeinsam mit einer ersten Drain-Auswahlleitung DSL1 verbunden sein, und der dritte Speicherzellen-String CS3 und der vierte Speicherzellen-String CS4, die jeweils mit der ersten und zweiten Bitleitung BL1 und BL2 verbunden sind, können gemeinsam mit einer zweiten Drain-Auswahlleitung DSL2 verbunden sein. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt, und die Verbindungsstruktur von Speicherzellen-Strings, Drain-Auswahlleitungen und Source-Auswahlleitungen kann verschieden sein.
  • Jeder Speicherzellen-String CS1, CS2, CS3 oder CS4 kann einen Source-Auswahltransistor SST, einen Drain-Auswahltransistor DST und eine Vielzahl von Speicherzellen MC umfassen, die miteinander in Reihe geschaltet sind. Jeder Speicherzellen-String CS1, CS2, CS3 oder CS4 kann über den Source-Auswahltransistor SST mit dem gemeinsamen Source-Muster CSL verbunden sein. Jeder Speicherzellen-String CS1, CS2, CS3 oder CS4 kann mit einer ihm entsprechenden Bitleitung BL1 oder BL2 über den Drain-Auswahltransistor DST verbunden sein. Die Vielzahl von Speicherzellen MC können zwischen dem Source-Auswahltransistor SST und dem Drain-Auswahltransistor DST durch eine Zellenkanalschicht in Reihe geschaltet sein.
  • Ein Gate des Source-Auswahltransistors SST kann mit der Source-Auswahlleitung SSL verbunden sein. Ein Gate des Drain-Auswahltransistors DST kann mit der Drain-Auswahlleitung DSL1 oder DSL2 verbunden sein. Ein Gate der Speicherzelle MC kann mit einer dieser entsprechenden Wortleitung WL verbunden sein.
  • Die Peripherieschaltung 30 kann einen Source-Treiber SD, einen Seitenpuffer PB und einen Zeilendecodierer RD umfassen.
  • Der Source-Treiber SD kann mit dem Speicherzellenarray 20 durch das gemeinsame Source-Muster CSL verbunden sein. Der Source-Treiber SD kann eine Spannung, die für einen Betrieb des Speicherzellenfeldes 20 notwendig ist, an das gemeinsame Source-Muster CSL übertragen.
  • Der Zeilendecodierer RD kann mit dem Speicherzellenfeld 20 durch die Vielzahl von Wortleitungen WL, die Source-Auswahlleitung SSL und die erste und die zweite Drain-Auswahlleitung DSL1 und DSL2 verbunden sein. Der Zeilendecodierer RD kann eingerichtet sein, um Betriebsspannungen an die Vielzahl von Wortleitungen WL, die Source-Auswahlleitung SSL und die erste und die zweite Drain-Auswahlleitung DSL1 und DSL2 als Antwort auf ein Zeilenadressensignal zu übertragen.
  • Der Seitenpuffer PB kann mit dem Speicherzellenfeld 20 durch die erste und die zweite Bitleitung BL1 und BL2 verbunden sein. Der Seitenpuffer PB kann wahlweise die erste und die zweite Bitleitung BL1 und BL2 gemäß darin eingegebenen externen Daten vorladen, um Daten in der Speicherzelle zu speichern. Der Seitenpuffer PB kann einen Strom oder eine Spannung der ersten und zweiten Bitleitung BL1 und BL2 erfassen, um Daten aus der Speicherzelle MC zu lesen.
  • Der Source-Treiber SD, der Seitenpuffer PB und der Zeilendecodierer RD können durch Verbindungen bzw. Verbindungsleitungen mit der Vielzahl von Wortleitungen WL, der Source-Auswahlleitung SSL, der ersten und zweiten Drain-Auswahlleitung DSL1 und DSL2 und der ersten und zweiten Bitleitung BL1 und BL2 verbunden sein.
  • 2 zeigt eine Draufsicht, die einen Abschnitt einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • Unter Bezugnahme auf 2 kann die Halbleiterspeichervorrichtung eine Vielzahl von gestuften Stapelstrukturen ST umfassen, die voneinander durch eine Vielzahl von Schlitzen SI isoliert sind. Jede gestufte Stapelstruktur ST kann eine Zellenbereich CAR, einen Kontaktbereich CTR und einen Erweiterungsbereich ER umfassen.
  • Der Zellenbereich CAR der gestuften Stapelstruktur ST kann von einer Vielzahl von Zellenanschlüssen (Zellen-Plugs) CPL durchdrungen sein. Die Vielzahl von Zellenanschlüssen CPL können in einer XY-Ebene eines XYZ-Koordinatensystems im Zickzack angeordnet sein. Die Anordnung der Vielzahl von Zellenanschlüssen CPL ist nicht darauf beschränkt. Jeder Zellenanschluss CPL kann sich in einer Z-Achsenrichtung des XYZ-Koordinatensystems erstrecken. Der Zellenanschluss CPL kann verschiedene Querschnittsformen aufweisen, einschließlich einer kreisförmigen Form, einer elliptischen Form, einer polygonalen Form, einer quadratischen Form und dergleichen.
  • Die Kontaktbereich CTR der gestuften Stapelstruktur ST kann sich von dem Zellenbereich CAR erstrecken. Der Kontaktbereich CTR der gestuften Stapelstruktur ST kann von einer Vielzahl von leitfähigen Gate-Kontakten 181A durchdrungen sein. Jeder leitfähige Gate-Kontakt 181A kann sich in der Z-Achsenrichtung erstrecken. Der leitfähige Gate-Kontakt 181A kann verschiedene Querschnittsformen aufweisen, einschließlich einer kreisförmigen Form, einer elliptischen Form, einer polygonalen Form, einer quadratischen Form und dergleichen. Der leitfähige Gate-Kontakt 181A kann mit einer Fläche gebildet werden, die breiter ist als die des Zellenanschlusses CPL auf der XY-Ebene.
  • Der Erweiterungsbereich ER der gestuften Stapelstruktur ST kann sich von dem Kontaktbereich CTR erstrecken. Der Erweiterungsbereich ER der gestuften Stapelstruktur ST kann von einer Vielzahl von Dummy-Kontakten 181B durchdrungen sein. Der Dummy-Kontakt 181B kann verschiedene Querschnittsformen aufweisen, einschließlich einer kreisförmigen Form, einer elliptischen Form, einer polygonalen Form, einer quadratischen Form und dergleichen. Jeder Dummy-Kontakt 181B kann mit einer Fläche gebildet werden, die breiter ist als die des Zellenanschlusses CPL auf der XY-Ebene. In einer Ausführungsform kann der Dummy-Kontakt 181B mit einer Fläche gebildet werden, die im Wesentlichen gleich derjenigen des leitfähigen Gate-Kontakts 181A auf der XY-Ebene ist.
  • Zumindest ein Drain-Isolationsschlitz DSI kann zwischen den zueinander benachbarten Schlitzen SI angeordnet sein. Die erste Drain-Auswahlleitung DSL1 und die zweite Drain-Auswahlleitung DSL2, die in 1 gezeigt sind, können durch den Drain-Isolationsschlitz DSI voneinander isoliert sein. Der Drain-Isolationsschlitz DSI kann in der gestuften Stapelstruktur ST vergraben sein. In Richtung der Z-Achse kann der Drain-Isolationsschlitz DSI kürzer als der Schlitz SI sein.
  • 3A, 3B und 3C zeigen Schnittdarstellungen, der in 2 gezeigten Halbleiterspeichervorrichtung. 3A stellt einen Schnitt des Zellenbereichs CAR der gestuften Stapelstruktur ST entlang der in 2 gezeigten Linie A-A' dar. 3B stellt einen Schnitt des Kontaktbereichs CTR der gestuften Stapelstruktur ST entlang der in 2 gezeigten Linie B-B' dar. 3C stellt einen Schnitt des Erweiterungsbereichs ER der gestuften Stapelstruktur ST entlang der in 2 gezeigten Linie C-C' dar.
  • Unter Bezugnahme auf 3A bis 3C kann die gestufte Stapelstruktur ST auf einer ersten unteren Isolierschicht 101 angeordnet sein, die von einer Vielzahl von unteren Kontakten 103A und einer Vielzahl von unteren Dummy-Kontakten 103B durchdrungen ist. Die Vielzahl von unteren Kontakten 103A und die Vielzahl von unteren Dummy-Kontakten 103B können aus verschiedenen leitfähigen Materialien gebildet sein.
  • Die Halbleiterspeichervorrichtung kann eine horizontale Source-Schicht 10 und eine zweite untere Isolierschicht 104 zwischen der ersten unteren Isolierschicht 101 und der gestuften Stapelstruktur ST umfassen.
  • Die horizontale Source-Schicht 10 kann ein erstes Halbleitermuster 105A, ein horizontales dotiertes Halbleitermuster 173H und ein zweites Halbleitermuster 111A umfassen, die auf der ersten unteren Isolierschicht 101 gestapelt sind. Jedes des ersten Halbleitermusters 105A, des horizontalen dotierten Halbleitermusters 173H und des zweiten Halbleitermusters 111A kann zumindest eine von einer Verunreinigung vom n-Typ und einer Verunreinigung vom p-Typ umfassen. In einer Ausführungsform kann jedes des ersten Halbleitermusters 105A, des horizontal dotierten Halbleitermusters 173H und des zweiten Halbleitermusters 111A eine n-Typ-Verunreinigung umfassen. Die horizontale Source-Schicht 10 kann mit dem Zellenbereich CAR der gestuften Stapelstruktur ST überlappen.
  • Die zweite untere Isolierschicht 104 kann auf einer Ebene angeordnet sein, die im Wesentlichen gleich der der horizontalen Source-Schicht 10 ist. In einer Ausführungsform ist die zweite untere Isolierschicht 104 unter dem Kontaktbereich CTR der gestuften Stapelstruktur ST im Wesentlichen auf einer Ebene angeordnet, die gleich einer Ebene ist, auf der das horizontale dotierte Halbleitermuster 173H angeordnet ist. Die zweite untere Isolierschicht 104 kann zwischen der ersten unteren Isolierschicht 101 und sowohl dem Kontaktbereich CTR als auch dem Erweiterungsbereich ER der gestuften Stapelstruktur ST angeordnet sein.
  • Der Zellenanschluss PL kann sich zum Inneren der horizontalen Source-Schicht 10 erstrecken. In einer Ausführungsform kann der Zellenanschluss CPL das zweite Halbleitermuster 111A und das horizontale dotierte Halbleitermuster 173H durchdringen und sich zum Inneren des ersten Halbleitermusters 105A erstrecken. Der Zellenanschluss CPL kann eine Kanalstruktur CH und ein die Kanalstruktur CH umgebendes Speichermuster 151A umfassen.
  • Das horizontal dotierte Halbleitermuster 173H kann das Speichermuster 151A durchdringen, um mit der Kanalstruktur CH in Kontakt zu stehen. Das Speichermuster 151A kann durch das horizontal dotierte Halbleitermuster 173H in ein erstes Speichermuster 151P1 und ein zweites Speichermuster 151P2 isoliert werden. Das erste Speichermuster 151P1 kann zwischen der Kanalstruktur CH und der gestuften Stapelstruktur ST angeordnet sein. Das zweite Speichermuster 151P2 kann zwischen der Kanalstruktur CH und dem ersten Halbleitermuster 105A angeordnet sein.
  • In einer Ausführungsform kann das Speichermuster 151a eine Tunnelisolierschicht, eine Datenspeicherschicht und eine erste Sperrisolierschicht umfassen. Die Tunnelisolierschicht kann sich entlang einer Oberfläche der Kanalstruktur CH erstrecken und ein Isoliermaterial umfassen, durch das Ladungen tunneln können. Die Datenspeicherschicht kann sich entlang der Oberfläche der Kanalstruktur CH erstrecken, wobei die Tunnelisolierschicht dazwischen angeordnet ist. Die Datenspeicherschicht kann eine Materialschicht umfassen, die in der Lage ist, Daten zu speichern, die unter Verwendung des Fowler-Nordheim-Tunnelns geändert werden. In einer Ausführungsform kann die Datenspeicherschicht eine Nitridschicht umfassen, in der Ladungen eingefangen werden können. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt, und die Datenspeicherschicht kann ein Phasenänderungsmaterial, einen Nanopunkt und dergleichen umfassen. Die erste Sperrisolierschicht kann sich entlang der Oberfläche der Kanalstruktur CH mit der Tunnelisolierschicht und der Datenspeicherschicht erstrecken, die dazwischen angeordnet sind. Die erste Sperrisolierschicht kann ein Isoliermaterial umfassen, das in der Lage ist, die Bewegung von Ladungen zu blockieren.
  • Die Kanalstruktur CH kann eine Zellenkanalschicht 153A, ein Kernisoliermuster 155A und ein Abdeckmuster 157 umfassen. Die Zellenkanalschicht 153A wird als ein Kanal eines Speicherzellen-Strings verwendet. Die Zellenkanalschicht 153A kann mit dem horizontalen dotierten Halbleitermuster 173H der horizontalen Source-Schicht 10 verbunden sein.
  • Die Zellkanalschicht 153A kann auf dem Speichermuster 151A angeordnet sein. Die Zellenkanalschicht 153a kann aus einem Halbleitermaterial gebildet sein. Beispielsweise kann die Zellenkanalschicht 153a Silizium umfassen. Das Kernisoliermuster 155A und das Abdeckmuster 157 können einen zentralen Bereich der Kanalstruktur CH füllen. Das Kernisoliermuster 155a kann Oxid umfassen. Das Abdeckmuster 157 kann auf dem Kernisoliermuster 155A angeordnet sein und eine Seitenwand umfassen, die von einem oberen Ende der Zellenkanalschicht 153A umgeben ist. Das Abdeckmuster 157 kann eine dotierte Halbleiterschicht umfassen, die zumindest eine von einer Verunreinigung vom n-Typ und einer Verunreinigung vom p-Typ umfasst.
  • Die gestufte Stapelstruktur ST kann eine Vielzahl von isolierenden Zwischenschichten IL und eine Vielzahl von leitfähigen Mustern CP umfassen, die abwechselnd in der Z-Achsenrichtung gestapelt sind.
  • Die Vielzahl von leitfähigen Mustern CP können als die Source-Auswahlleitung SSL, die Vielzahl von Wortleitungen WL und die Drain-Auswahlleitung DSL1 oder DSL2 verwendet werden, die in 1 gezeigt sind. In einer Ausführungsform kann eine unterste Schicht unter der Vielzahl von leitfähigen Mustern CP als die in 1 gezeigte Source-Auswahlleitung SSL verwendet werden, eine oberste Schicht unter der Vielzahl von leitfähigen Mustern CP kann als die in 1 gezeigte Drain-Auswahlleitung DSL1 oder DSL2 verwendet werden, und eine Vielzahl von Zwischenschichten zwischen der untersten Schicht und der obersten Schicht unter der Vielzahl von leitfähigen Mustern CP kann als die Vielzahl von in 1 gezeigten Wortleitungen WL verwendet werden.
  • Die Vielzahl von leitfähigen Mustern CP erstreckt sich von dem Zellenbereich CAR der gestuften Stapelstruktur ST zu dem Kontaktbereich CTR und dem Erweiterungsbereich ER. Die Vielzahl von Kontaktmustern CP kann eine gestufte Struktur in dem Kontaktbereich CTR und dem Erweiterungsbereich ER bilden. Zu diesem Zweck kann sich die Vielzahl von leitfähigen Mustern CP derart erstrecken, um eine größere Länge aufzuweisen, wenn sie in dem Kontaktbereich CTR und dem Erweiterungsbereich ER näher an die zweite untere Isolierschicht 104 herankommt. In einer Ausführungsform kann sich die Vielzahl von leitfähigen Mustern CP derart erstrecken, um eine größere Länge in einer X-Achsenrichtung aufzuweisen, wenn sie in dem Kontaktbereich CTR und dem Erweiterungsbereich ER näher an die zweite untere Isolierschicht 104 herankommt.
  • Jedes leitfähige Muster CP kann einen Randteil CE und einen sich von dem Randteil CE erstreckenden Basisteil CB umfassen. Eine Vielzahl von Randteilen CE der Vielzahl von leitfähigen Mustern CP kann die gestufte Struktur in dem Kontaktbereich CTR und dem Erweiterungsbereich ER bilden. Eine Vielzahl von Basisteilen CB der Vielzahl von Kontaktmustern CP kann sich von der Vielzahl von Randteilen CE zu dem Zellenbereich CAR erstrecken, um den Zellenanschluss CPL zu umgeben.
  • Die gestufte Stapelstruktur ST kann durch eine Füllisolierschicht 131 bedeckt sein. Die Füllisolierschicht 131 kann eine erste Füllisolierschicht 131A und eine zweite Füllisolierschicht 131B auf der ersten Füllisolierschicht 131A umfassen. Die erste Füllisolierschicht 131A kann mit dem Kontaktbereich CTR und dem Erweiterungsbereich ER der gestuften Stapelstruktur ST überlappen, um die Vielzahl von Randteilen CE der Vielzahl von leitfähigen Muster CP zu bedecken. Die zweite Füllisolierschicht 131B kann sich derart erstrecken, um den Zellenbereich CAR, den Kontaktbereich CTR und den Erweiterungsbereich ER der gestuften Stapelstruktur ST zu bedecken. Die Füllisolierschicht 131 kann von dem Zellenanschluss CPL und dem Schlitz SI durchdrungen sein.
  • Die Füllisolierschicht 131 und die Vielzahl von Randteilen CE können von einer Vielzahl von leitfähigen Gate-Kontakten 181A und einer Vielzahl von Dummy-Kontakten 181B durchdrungen sein. Die Vielzahl von leitfähigen Gate-Kontakten 181A kann jeweils eine Vielzahl von Randteilen CE in dem Kontaktbereich CTR durchdringen, und die Vielzahl von Dummy-Kontakten 181B kann jeweils eine Vielzahl von Randteilen CE in dem Erweiterungsbereich ER durchdringen. Sowohl der leitfähige Gate-Kontakt 181A als auch der Dummy-Kontakt 181B können von zumindest einem der Vielzahl von leitfähigen Mustern CP und zumindest einer der Vielzahl von isolierenden Zwischenschichten IL umgeben sein. Zumindest einer der Vielzahl von leitfähigen Gate-Kontakten 181A und der Vielzahl von Dummy-Kontakten 181B kann den Basisteil CB zumindest eines der Vielzahl von leitfähigen Mustern CP durchdringen.
  • Die Vielzahl von leitfähigen Gate-Kontakten 181A und die Vielzahl von Dummy-Kontakten 181B könnten nicht nur von der Vielzahl von Basisteilen CB der Vielzahl von leitfähigen Mustern CP beabstandet sein, sondern auch von der Vielzahl von leitfähigen Mustern CP durch eine Vielzahl von Kontaktisoliermustern 141 isoliert sein. Die Vielzahl von Kontaktisoliermustern 141 kann ein erstes Kontaktisoliermuster 141A und ein zweites Kontaktisoliermuster 141B umfassen. Das erste Kontaktisoliermuster 141A kann zwischen dem leitfähigen Gate-Kontakt 181A und dem Basisteil CB des leitfähigen Musters CP angeordnet sein. Das erste Kontaktisoliermuster 141A kann eine Seitenwand eines dazu korrespondierenden leitfähigen Gate-Kontakts 181A umgeben. Das zweite Kontaktisoliermuster 141B kann zwischen dem Dummy-Kontakt 181B und dem Basisteil CB des leitfähigen Musters CP angeordnet sein. Das zweite Kontaktisoliermuster 141B kann einen ihm entsprechenden Dummy-Kontakt 181B umgeben.
  • Die Vielzahl von leitfähigen Gate-Kontakten 181A und die Vielzahl von Dummy-Kontakten 181B können sich bis zu einer Ebene erstrecken, auf der die horizontale Source-Schicht 10 angeordnet ist. Beispielsweise können sich die Vielzahl von leitfähigen Gate-Kontakten 181A und die Vielzahl von Dummy-Kontakten 181B derart erstrecken, dass sie die zweite untere Isolierschicht 104 durchdringen. An einer Seitenwand des leitfähigen Gate-Kontakts 181A und einer Seitenwand des Dummy-Kontakts 181B kann zumindest eine mit einer Schutzschicht gefüllte Aussparung definiert sein. In einer Ausführungsform kann die Halbleiterspeichervorrichtung eine erste Schutzschicht 107 und eine zweite Schutzschicht 109 umfassen, die in der Z-Achsenrichtung auf einer Ebene voneinander beabstandet sind, auf der die horizontale Source-Schicht 10 und die zweite untere Isolierschicht 104 angeordnet sind. Die erste Schutzschicht 107 und die zweite Schutzschicht 109 können die Seitenwand des leitfähigen Gate-Kontakts 181A durchdringen oder die Seitenwand des Dummy-Kontakts 181B durchdringen. Sowohl die erste Schutzschicht 107 als auch die zweite Schutzschicht 109 können eine Seitenwand eines leitfähigen Gate-Kontakts 181A oder eines Dummy-Kontakts 181B umgeben, der diesem entspricht.
  • Der Schlitz SI kann mit einer Seitenwand-Isolierschicht 171 und einem leitfähigen vertikalen Kontakt 173VC gefüllt sein. Die Seitenwand-Isolierschicht 171 kann sich entlang Seitenwänden der Vielzahl von leitfähigen Mustern CP und der Vielzahl von isolierenden Zwischenschichten IL erstrecken. Der Schlitz SI und die Seitenwand-Isolierschicht 171 können sich derart erstrecken, um das zweite Halbleitermuster 111A zu durchdringen. Der leitfähige vertikale Kontakt 173VC kann auf der Seitenwand-Isolierschicht 171 angeordnet sein und in einem mittleren Bereich des Schlitzes S1 angeordnet sein. Der leitfähige vertikale Kontakt 173VC könnte nicht nur von der Vielzahl von leitfähigen Mustern CP beabstandet sein, sondern durch die Seitenwand-Isolierschicht 171 auch von der Vielzahl von leitfähigen Mustern CP isoliert sein. Der leitfähige vertikale Kontakt 173VC kann sich in der Z-Achsenrichtung erstrecken, um parallel zu der Zellenkanalschicht 153A von dem horizontalen dotierten Halbleitermuster 173H zu verlaufen. In einer Ausführungsform kann der leitfähige vertikale Kontakt 173VC mit dem horizontalen dotierten Halbleitermuster 173H integriert sein und aus dem gleichen Material wie das horizontale dotierte Halbleitermuster 173H gebildet sein. Die Ausführungsform der vorliegenden Offenbarung ist jedoch nicht darauf beschränkt. In einer anderen Ausführungsform kann der leitfähige vertikale Kontakt 173VC ein leitfähiges Material umfassen, das sich von dem des horizontalen dotierten Halbleitermusters 173H unterscheidet. Beispielsweise kann der leitfähige vertikale Kontakt 173VC ein Metall umfassen. Der leitfähige vertikale Kontakt 173VC und das horizontale dotierte Halbleitermuster 173H können als das in 7 gezeigte gemeinsame Source-Muster CSL verwendet werden.
  • Die Halbleiterspeichervorrichtung kann eine zweite Sperrisolierschicht 161 umfassen, die sich entlang einer Oberfläche jedes leitfähigen Musters CP erstreckt. Die zweite Sperrisolierschicht 161 kann ein isolierendes Material mit einer Dielektrizitätskonstante umfassen, die höher ist als diejenige der ersten Sperrisolierschicht des Speichermusters 151A. In einer Ausführungsform kann die erste Sperrisolierschicht Siliziumoxid umfassen, und die zweite Sperrisolierschicht 161 kann ein Metalloxid wie etwa Aluminiumoxid umfassen.
  • Die zweite Sperrisolierschicht 161 kann eine erste Öffnung OP1, die der Seitenwand-Isolierschicht 171 zugewandt ist, eine zweite Öffnung OP2, die jedem leitfähigen Gate-Kontakt 181A zugewandt ist, und eine dritte Öffnung OP3, die jedem Dummy-Kontakt 181B zugewandt ist, umfassen. Das leitfähige Muster CP kann durch die erste Öffnung OP1 in Kontakt mit der Seitenwand-Isolierschicht 171 stehen. Das leitfähige Muster CP kann durch die zweite Öffnung OP2 in Kontakt mit einem ihm entsprechenden leitfähigen Gate-Kontakt 181A stehen. Das leitfähige Muster CP kann durch die dritte Öffnung OP3 in Kontakt mit einem ihm entsprechenden Dummy-Kontakt 181B stehen.
  • Jeder leitfähige Gate-Kontakt 181A kann mit einem ihm entsprechenden Randteil CE in Kontakt stehen und von dem ihm entsprechenden Randteil CE umgeben sein. Jeder Dummy-Kontakt 181B kann mit einem ihm entsprechenden Randteil CE in Kontakt stehen und von dem ihm entsprechenden Randteil CE umgeben sein. Der Basisteil CB des leitfähigen Musters CP kann dicker sein als der Randteil CE des leitfähigen Musters CP. Demzufolge kann eine Breite sowohl der zweiten Öffnung OP2 als auch der dritten Öffnung OP3 in der Z-Achsen-Richtung schmaler sein als die der ersten Öffnung OP1 in der Z-Achsen-Richtung.
  • Die Füllisolierschicht 131 kann durch eine obere Isolierschicht UI bedeckt sein. Die obere Isolierschicht UI kann eine erste obere Isolierschicht 191 über der Füllisolierschicht 131 und eine zweite obere Isolierschicht 195 über der ersten oberen Isolierschicht 191 umfassen.
  • Das Abdeckmuster 157 des Zellenanschlusses CPL kann über einen Bitleitungskontakt 193A mit einer Bitleitung BL verbunden sein. Die Bitleitung BL kann auf einer Ebene angeordnet sein, auf der die zweite obere Isolierschicht 195 angeordnet ist. Das heißt, die Bitleitung BL kann auf der ersten oberen Isolierschicht 191 angeordnet sein. Der Bitleitungskontakt 193A kann die erste obere Isolierschicht 191 durchdringen und das Abdeckmuster 157 und die Bitleitung BL miteinander verbinden.
  • Die Vielzahl von leitfähigen Gate-Kontakten 181A kann über eine Vielzahl von oberen Kontakten 193B mit einer Vielzahl von oberen Leitungen UL verbunden sein. Die erste obere Isolierschicht 191 kann zwischen der Vielzahl von oberen Kontakte 193B ausfüllen. Die zweite obere Isolierschicht 195 kann zwischen der Vielzahl von oberen Leitungen UL ausfüllen. Die Vielzahl von oberen Leitungen UL, die Vielzahl von oberen Kontakten 193B, die Vielzahl von leitfähigen Gate-Kontakten 181A und die Vielzahl von unteren Kontakten 103A können als Verbindungen zum Verbinden der Vielzahl von leitfähigen Mustern CP mit dem in 1 gezeigten Zeilendecodierer verwendet werden.
  • Die Vielzahl von unteren Dummy-Kontakten 103B und die Vielzahl von Dummy-Kontakten 181B können als schwebende Muster verbleiben, die nicht elektrisch mit der in 1 gezeigten Peripherieschaltung 30 verbunden sind. Zu diesem Zweck können obere Oberflächen der Vielzahl von Dummy-Kontakten 181B durch die obere Isolierschicht UI bedeckt sein.
  • Gemäß der Ausführungsform der vorliegenden Offenbarung werden der Kontaktbereich CTR und der Erweiterungsbereich ER in zueinander ähnlichen Strukturen gebildet, und somit kann ein Herstellungsprozess zum Bereitstellen des Erweiterungsbereichs ER unter Verwendung eines Herstellungsprozesses zum Bereitstellen des Kontaktbereichs CTR durchgeführt werden. Demzufolge können gemäß der Ausführungsform der vorliegenden Offenbarung Herstellungsprozesse der Halbleiterspeichervorrichtung vereinfacht werden.
  • 4 zeigt eine vergrößerte Schnittdarstellung des in 3B gezeigten Bereichs AR1.
  • Unter Bezugnahme auf 4 kann die Vielzahl von leitfähigen Gate-Kontakten 181A einen ersten leitfähigen Gate-Kontakt A1, der von einer relativ großen Anzahl von leitfähigen Mustern CP umgeben ist, und einen zweiten leitfähigen Gate-Kontakt A2, der von einer relativ kleinen Anzahl von leitfähigen Mustern CP umgeben ist, umfassen. Der erste leitfähige Gate-Kontakt A1 und der zweite leitfähige Gate-Kontakt A2 können voneinander beabstandet sein.
  • Die Vielzahl von leitfähigen Mustern CP können ein erstes leitfähiges Muster CP1, das an einem relativ unteren Abschnitt angeordnet ist, und ein zweites leitfähiges Muster CP2, das an einem relativ oberen Abschnitt angeordnet ist, umfassen. Das heißt, das zweite leitfähige Muster CP2 kann über dem ersten leitfähigen Muster CP1 angeordnet sein. Eine der Vielzahl von isolierenden Zwischenschichten IL kann zwischen dem ersten leitfähigen Muster CP1 und dem zweiten leitfähigen Muster CP2 angeordnet sein.
  • Das erste leitfähige Muster CP1 und das zweite leitfähige Muster CP2 können sich parallel zueinander erstrecken, um den ersten leitfähigen Gate-Kontakt A1 zu umgeben. Das erste Kontaktisoliermuster 141A kann zwischen dem ersten leitfähigen Gate-Kontakt A1 und dem ersten leitfähigen Muster CP1 angeordnet sein. Das erste leitfähige Muster CP1 kann von dem ersten leitfähigen Gate-Kontakt A1 durch das erste Kontaktisoliermuster 141A isoliert sein. Das erste leitfähige Muster CP1 kann sich derart erstrecken, dass es den zweiten leitfähigen Gate-Kontakt A2 umgibt.
  • Die zweite Sperrisolierschicht 161 kann eine Seitenwand des ersten Kontaktisoliermusters 141A umgeben. Die zweite Sperrisolierschicht 161 kann sich entlang einer Oberfläche sowohl des ersten leitfähigen Musters CP1 als auch des zweiten leitfähigen Musters CP2 erstrecken, die der ersten Füllisolierschicht 131A zugewandt sind, und sich entlang einer Oberfläche sowohl des ersten leitfähigen Musters CP1 als auch des zweiten leitfähigen Musters CP2 erstrecken, die der isolierenden Zwischenschicht IL zugewandt sind. Die zweite Öffnung OP2 der zweiten Sperrisolierschicht 161 kann sowohl auf einer Ebene ausgerichtet sein, auf der das erste leitfähige Muster CP1 angeordnet ist, als auch auf einer Ebene, auf der das zweite leitfähige Muster CP2 angeordnet ist. Ein Randteil CE sowohl des ersten leitfähigen Musters CP1 als auch des zweiten leitfähigen Musters CP2 kann durch die zweite Öffnung OP2 in Kontakt mit einem dazu entsprechenden leitfähigen Gate-Kontakt 181A stehen.
  • Beispielsweise kann das zweite leitfähige Muster CP2 einen ersten Randteil E1, der in Kontakt mit dem ersten leitfähigen Gate-Kontakt A1 steht, und einen ersten Basisteil B1, der sich von dem ersten Randteil E1 erstreckt, umfassen. Das erste leitfähige Muster CP1 kann einen zweiten Randteil E2, der in Kontakt mit dem zweiten leitfähigen Gate-Kontakt A2 steht, und einen zweiten Basisteil B2, der sich von dem zweiten Randteil E2 erstreckt, umfassen. Wie unter Bezugnahme auf 3A bis 3C beschrieben, kann eine Dicke D2 von jedem des ersten Randteils E1 und des zweiten Randteils E2 kleiner sein als die D1 von jedem des ersten Basisteils B1 und des zweiten Basisteils B2.
  • Der erste Randteil E1 des zweiten leitfähigen Musters CP2 kann mit dem ersten Kontaktisoliermuster 141A überlappen. Der erste Randteil E1 kann den ersten leitfähigen Gate-Kontakt A1 umgeben. Die erste Füllisolierschicht 131A kann zwischen dem ersten Randteil E1 des zweiten leitfähigen Musters CP2 und dem zweiten leitfähigen Gate-Kontakt A2 angeordnet sein.
  • Ein erstes Kontaktisoliermuster 141A, das mit dem ersten Randteil E1 unter der Vielzahl von ersten Kontaktisoliermustern 141A überlappt, kann von dem zweiten Basisteil B2 des ersten leitfähigen Musters CP1 umgeben sein. Der zweite leitfähige Gate-Kontakt A2 kann von dem ersten Kontaktisoliermuster 141A beabstandet sein, das mit dem ersten Randteil E1 überlappt. Der zweite leitfähige Gate-Kontakt A2 kann eine Seitenwand aufweisen, die in Kontakt mit dem zweiten Randteil E2 des ersten leitfähigen Musters CP1 steht. Der zweite Randteil E2 kann sich von dem zweiten Basisteil B2 erstrecken und den zweiten leitfähigen Gate-Kontakt A2 umgeben.
  • 5 zeigt eine Schnittdarstellung, die eine Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt. Genauer gesagt zeigt 5 eine Schnittdarstellung, die eine modifizierte Ausführungsform der gestuften Stapelstruktur darstellt. 5 stellt einen Kontaktbereich CTR' einer gestuften Stapelstruktur ST' gemäß einer Ausführungsform der vorliegenden Offenbarung dar. Der in 5 gezeigte Kontaktbereich CTR' kann sich von dem in 3A gezeigten Zellenbereich CAR erstrecken. Obwohl in der Zeichnung nicht gezeigt, kann ein Erweiterungsbereich der gestuften Stapelstruktur ST', der sich von dem in 5 gezeigten Kontaktbereich CTR' erstreckt, in einer Struktur gebildet werden, die der des in 5 gezeigten Kontaktbereichs CTR' ähnlich ist. 6 zeigt eine vergrößerte Schnittdarstellung des in 5 gezeigten Bereichs AR2. Im Folgenden werden zur Vereinfachung der Beschreibung Beschreibungen, die sich mit denjenigen überlappen, die in 3A bis 3C und 4 gezeigt sind, weggelassen.
  • Unter Bezugnahme auf 5 und 6 kann eine zweite untere Isolierschicht 104 auf einer ersten unteren Isolierschicht 101 angeordnet sein, die von einer Vielzahl von unteren Kontakten 103A durchdrungen wird. Die zweite untere Isolierschicht 104 kann von einer Vielzahl von leitfähigen Gate-Kontakten 181A' durchdrungen sein, die jeweils mit der Vielzahl von unteren Kontakten 103A verbunden sind. Die Vielzahl von leitfähigen Gate-Kontakte 181A' kann die gestufte Stapelstruktur ST' durchdringen. Eine erste Schutzschicht 107 und eine zweite Schutzschicht 109 können in jedem leitfähigen Gate-Kontakt 181A' vergraben sein.
  • Eine Vielzahl von leitfähigen Mustern CP' und eine Vielzahl von isolierenden Zwischenschichten IL der gestuften Stapelstruktur ST' können abwechselnd in der Z-Achsen-Richtung angeordnet sein. Jedes leitfähige Muster CP' kann einen Randteil CE' und einen Basisteil CB, der sich von dem Randteil CE' erstreckt, umfassen. Eine Vielzahl von Randteilen CE' der Vielzahl von leitfähigen Mustern CP' kann eine gestufte Struktur in dem Kontaktbereich CTR' bilden. Der Basisteil CB kann 171 durch eine erste Öffnung OP1 einer zweiten Sperrisolierschicht 161 in Kontakt mit einer Seitenwand-Isolierschicht stehen, wie in 3A gezeigt, und der Randteil CE' kann durch eine zweite Öffnung OP2' der zweiten Sperrisolierschicht 161 in Kontakt mit einem diesen entsprechenden leitfähigen Gate-Kontakt 181A' stehen, wie in 5 und 6 gezeigt. Eine Dicke D2' des Randteils CE' kann größer sein als die D1 des Basisteils CB. Darüber hinaus kann eine Breite der in 5 und 6 gezeigten zweiten Öffnung OP2' in der Z-Achsenrichtung größer sein als die der in 3A gezeigten ersten Öffnung in der Z-Achsenrichtung.
  • Die Vielzahl von Randteilen CE' der Vielzahl von leitfähigen Mustern CP' kann von Seitenwänden der Vielzahl von isolierenden Zwischenschichten IL beabstandet sein. Eine erste Füllisolierschicht 131A einer Füllisolierschicht 131 kann sich zwischen einer isolierenden Zwischenschicht IL und einem Randteil CE' erstrecken, die auf der gleichen Ebene aneinander angrenzen bzw. zueinander benachbart sind.
  • Jeder leitfähige Gate-Kontakt 181A' kann sich in der Z-Achsenrichtung erstrecken, um die gestufte Stapelstruktur ST', die erste Füllisolierschicht 131A und eine zweite Füllisolierschicht 131B zu durchdringen. Ein Randteil CE' eines leitfähigen Musters CP' kann einen dazu entsprechenden leitfähigen Gate-Kontakt 181A' umgeben.
  • Ein Kontaktisoliermuster 141 kann mit einem Randteil CE' eines leitfähigen Musters CP' überlappen und von einem Basisteil CB eines anderen leitfähigen Musters CP' umgeben sein, das unter dem Randteil CE' des leitfähigen Musters CP' angeordnet ist. Der leitfähige Gate-kontakt 181A' kann durch das Kontaktisoliermuster 141 von dem Basisteil CB isoliert sein.
  • Im Folgenden werden Herstellungsverfahren von Halbleiterspeichervorrichtungen gemäß Ausführungsformen der vorliegenden Offenbarung beschrieben.
  • 7A und 7B zeigen Schnittdarstellungen, die einen Prozess zum Isolieren einer unteren Stapelstruktur in eine Vielzahl von Mustern gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
  • Unter Bezugnahme auf 7A und 7B kann die untere Stapelstruktur eine erste Schutzschicht 107, eine horizontale Schicht 201 auf der ersten Schutzschicht 107 und eine zweite Schutzschicht 109 auf der horizontalen Schicht 201 umfassen.
  • Bevor die untere Stapelstruktur gebildet wird, kann ein Prozess zum Bilden einer ersten unteren Isolierschicht 101, die von einer Vielzahl von unteren Kontakten 103A und einer Vielzahl von unteren Dummy-Kontakten 103B durchdrungen wird, und ein Prozess zum Stapeln einer ersten Halbleiterschicht auf der ersten unteren Isolierschicht 101 durchgeführt werden. Obwohl dies in den Zeichnungen nicht gezeigt ist, kann die erste untere Isolierschicht 101 auf einer peripheren Schaltungsstruktur gebildet werden, die den Source-Treiber SD, den Seitenpuffer PB und den Zeilendecodierer RD umfasst, die in 1 gezeigt sind. Die erste Halbleiterschicht ist eine Schicht für eine Vielzahl von ersten Halbleitermustern 105A, 105B und 105C und kann zumindest eine Verunreinigung vom n-Typ und eine Verunreinigung vom p-Typ umfassen. In einer Ausführungsform kann die erste Halbleiterschicht eine Verunreinigung vom n-Typ umfassen.
  • Die erste Schutzschicht 107, die horizontale Schicht 201 und eine zweite Schutzschicht 109 der unteren Stapelstruktur können auf der ersten Halbleiterschicht gestapelt werden. Die horizontale Schicht 201 kann aus Materialien mit einer Ätzselektivität in Bezug auf die erste Schutzschicht 107 und die zweite Schutzschicht 109 ausgewählt werden. Die erste Schutzschicht 107 und die zweite Schutzschicht 109 können dasselbe Material umfassen. In einer Ausführungsform können die erste Schutzschicht 107 und die zweite Schutzschicht 109 Siliziumoxid umfassen, und die horizontale Schicht 201 kann undotiertes Silizium umfassen.
  • Nachdem die untere Stapelstruktur gebildet ist, kann eine zweite Halbleiterschicht auf der zweiten Schutzschicht 109 gebildet werden. Die zweite Halbleiterschicht ist eine Schicht für eine Vielzahl von zweiten Halbleitermustern 111A, 111B und 111C und kann eine undotierte Halbleiterschicht oder eine dotierte Halbleiterschicht sein, die zumindest eine Verunreinigung vom n-Typ und eine Verunreinigung vom p-Typ umfasst. In einer Ausführungsform kann die zweite Halbleiterschicht eine Verunreinigung vom n-Typ umfassen.
  • Anschließend können die zweite Halbleiterschicht, die untere Stapelstruktur und die erste Halbleiterschicht durch einen Ätzprozess unter Verwendung eines Fotolithografieprozesses geätzt werden. Demzufolge kann die zweite Halbleiterschicht in die Vielzahl von zweiten Halbleitermustern 111A, 111B und 111C isoliert werden. Darüber hinaus kann die untere Stapelstruktur in ein vorläufiges horizontales Muster 200A, eine Vielzahl von vorläufigen Kontaktstrukturen 200B und eine Vielzahl von vorläufigen Dummy-Strukturen 200C isoliert werden. Des Weiteren kann die erste Halbleiterschicht in die Vielzahl von ersten Halbleitermustern 105A, 105B und 105C isoliert werden. Die Vielzahl von ersten Halbleitermustern 105A, 105B und 105C können sich jeweils mit dem vorläufigen horizontalen Muster 200A, der Vielzahl von vorläufigen Kontaktstrukturen 200B und der Vielzahl von vorläufigen Dummy-Strukturen 200C überlappen. Das vorläufige horizontale Muster 200A kann mit der ersten unteren Isolierschicht 101 überlappen. Die Vielzahl von vorläufigen Kontaktstrukturen 200B können sich jeweils mit der Vielzahl von unteren Kontakten 103A überlappen. Die Vielzahl von vorläufigen Dummy-Strukturen 200C kann sich jeweils mit der Vielzahl von unteren Dummy-Kontakten 103B überlappen. Die Vielzahl von zweiten Halbleitermustern 111A, 111B und 111C kann sich jeweils mit dem vorläufigen horizontalen Muster 200A, der Vielzahl von vorläufigen Kontaktstrukturen 200B und der Vielzahl von vorläufigen Dummy-Strukturen 200C überlappen.
  • 8A, 8B, 9A, 9B, 10A und 10B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden einer vorläufigen gestuften Stapelstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
  • Unter Bezugnahme auf 8A und 8B kann eine zweite untere Isolierschicht 104 in Zwischenräume zwischen der Vielzahl von ersten Halbleitermustern 105A, 105B und 105C gefüllt werden. Die zweite untere Isolierschicht 104 kann zwischen das vorläufige horizontale Muster 200A, die Vielzahl von vorläufigen Kontaktstrukturen 200B und die Vielzahl von vorläufigen Dummy-Strukturen 200C und zwischen die Vielzahl von zweiten Halbleitermuster 111A, 111B und 111C gefüllt werden.
  • Anschließend kann eine Vielzahl von ersten Materialschichten 221 und eine Vielzahl von zweiten Materialschichten 223 abwechselnd in der Z-Achsenrichtung auf der zweiten unteren Isolierschicht 104 und der Vielzahl von zweiten Halbleitermustern 111A, 111B und 111C gestapelt werden.
  • Anschließend kann eine Vielzahl von ersten vorläufigen Löchern H1A, H1B und H1C gebildet werden, die die Vielzahl von ersten Materialschichten 221 und die Vielzahl von zweiten Materialschichten 223 durchdringen und sich zum Inneren der Vielzahl von ersten Halbleitermustern 105A, 105B und 105C erstrecken. Die Vielzahl von ersten vorläufigen Löchern H1A, H1B und H1C kann ein erstes vorläufiges Kanalloch H1A, eine Vielzahl von ersten vorläufigen Kontaktlöchern H1B und eine Vielzahl von ersten vorläufigen Dummy-Löchern H1C umfassen. Das erste vorläufige Kanalloch H1A kann das zweite Halbleitermuster 111A und das vorläufige horizontale Muster 200A durchdringen und sich zum Inneren des ersten Halbleitermusters 105A erstrecken. Jedes erste vorläufige Kontaktloch H1B kann ein dazu entsprechendes zweites Halbleitermuster 111B und eine dazu entsprechende vorläufige Kontaktstruktur 200B durchdringen und sich zum Inneren eines dazu entsprechenden ersten Halbleitermusters 105B erstrecken. Jedes erste vorläufige Dummy-Loch H1C kann ein dazu entsprechendes zweites Halbleitermuster 111C und eine dazu entsprechende vorläufige Dummy-Struktur 200C durchdringen und sich zum Inneren des dazu entsprechenden ersten Halbleitermusters 105C erstrecken. Sowohl eine Breite W2 des ersten vorläufigen Kontaktlochs H1B als auch eine Breite W3 des ersten vorläufigen Dummy-Lochs H1C können breiter gebildet sein als die Breite W1 des ersten vorläufigen Kanallochs H1A. Die Breite W2 des ersten vorläufigen Kontaktlochs H1B und die Breite W3 des ersten vorläufigen Dummy-Lochs H1C können gleich sein oder sich voneinander unterscheiden.
  • Wenn Ätzprozesse zum Bilden der Vielzahl von ersten vorläufigen Löchern H1A, H1B und H1C durchgeführt werden, können die Vielzahl von ersten Halbleitermustern 105A, 105B und 105C als eine Ätzstoppschicht verwendet werden.
  • Anschließend können die ersten vorläufigen Löcher H1A, H1B und H1C jeweils mit einer Vielzahl von Opfersäulen 225A, 225B und 225C gefüllt werden. Die Vielzahl von Opfersäulen 225A, 225B und 225C kann eine erste Opfersäule 225A, eine Vielzahl von zweiten Opfersäulen 225B und eine Vielzahl von dritten Opfersäulen 225C umfassen. Die erste Opfersäule 225A kann das erste vorläufige Kanalloch H1A füllen. Jede zweite Opfersäule 225B kann ein ihr entsprechendes erstes vorläufiges Kontaktloch H1B füllen. Jede dritte Opfersäule 225C kann ein ihr entsprechendes erstes vorläufiges Dummy-Loch H1C füllen.
  • Unter Bezugnahme auf die 9A und 9B kann eine Vielzahl von dritten Materialschichten 227 und eine Vielzahl von vierten Materialschichten 229 abwechselnd in der Z-Achsenrichtung auf der Stapelstruktur aus der Vielzahl von ersten Materialschichten 221 und der Vielzahl von zweiten Materialschichten 223 und der Vielzahl von Opfersäulen 225A, 225B und 225C gestapelt werden.
  • Eine unterste dritte Materialschicht 227 in der Stapelstruktur der Vielzahl von dritten Materialschichten 227 und der Vielzahl von vierten Materialschichten 229 kann mit einer obersten ersten Materialschicht 221 in der Stapelstruktur der Vielzahl von ersten Materialienschichten und der Vielzahl von zweiten Materialschichten 223 in Kontakt stehen. Die Vielzahl von dritten Materialschichten 227 kann mit dem gleichen Material wie die Vielzahl von zweiten Materialschichten 223 ausgebildet sein, und die Vielzahl von vierten Materialschichten 229 kann mit dem gleichen Material wie die Vielzahl von ersten Materialschichten 221 ausgebildet sein.
  • Die Vielzahl von ersten Materialschichten 221 und die Vielzahl von vierten Materialschichten 229 können mit einem Isoliermaterial für isolierende Zwischenschichten ausgebildet sein. Die Vielzahl von zweiten Materialschichten 223 und die Vielzahl von dritten Materialschichten 227 können mit einem Material ausgebildet sein, das eine Ätzselektivität in Bezug auf die Vielzahl von ersten Materialschichten 221 und die Vielzahl von vierten Materialschichten 229 aufweist. In einer Ausführungsform können die Vielzahl von zweiten Materialschichten 223 und die Vielzahl von dritten Materialschichten 227 Siliziumnitrid umfassen. Die Vielzahl von Opfersäulen 225A, 225B und 225C kann mit einem Material ausgebildet sein, das eine Ätzselektivität in Bezug auf die Vielzahl von ersten Materialschichten 221, die Vielzahl von zweiten Materialschichten 223, die Vielzahl von dritten Materialschichten 227 und die Vielzahl von vierten Materialschichten 229 aufweist. In einer Ausführungsform kann die Vielzahl von Opfersäulen 225A, 225B und 225C ein Metall wie etwa Wolfram umfassen.
  • Unter Bezugnahme auf die 10A und 10B können die Vielzahl von ersten Materialschichten 221, die Vielzahl von zweiten Materialschichten 223, die Vielzahl von dritten Materialschichten 227 und die Vielzahl von vierten Materialschichten 229 derart geätzt werden, dass eine vorläufige gestufte Stapelstruktur 220 definiert wird. Die vorläufige gestufte Stapelstruktur 220 kann mit einer Vielzahl von isolierenden Zwischenschichten IL und einer Vielzahl von Opferschichten SC ausgebildet sein, die abwechselnd in der Z-Achsenrichtung angeordnet sind. Die Vielzahl von isolierenden Zwischenschichten IL kann mit der Vielzahl von verbleibenden ersten Materialschichten 221 und der Vielzahl von verbleibenden vierten Materialschichten 229 ausgebildet sein. Die Vielzahl von Opferschichten SC können mit der Vielzahl von verbleibenden zweiten Materialschichten 223 und der Vielzahl von verbleibenden dritten Materialschichten 227 ausgebildet sein. Jede der Vielzahl von isolierenden Zwischenschichten IL und der Vielzahl von Opferschichten SC kann eine Plattenform aufweisen, die sich auf einer XY-Ebene erstreckt.
  • Die vorläufige gestufte Stapelstruktur 220 kann einen Zellenbereich CAR, einen Kontaktbereich CTR, der sich von dem Zellenbereich CAR erstreckt, und einen Erweiterungsbereich ER, die sich von dem Kontaktbereich CTR erstreckt, umfassen. Die vorläufige gestufte Stapelstruktur 220 kann eine gestufte Struktur in dem Kontaktbereich CTR und dem Erweiterungsbereich ER bilden. Zu diesem Zweck kann die Vielzahl von Opferschichten SC derart strukturiert werden, dass sie eine größere Länge aufweisen, je näher sie der zweiten unteren Isolierschicht 104 in dem Kontaktbereich CTR und dem Erweiterungsbereich ER kommen. In einer Ausführungsform kann die Vielzahl von Opferschichten SC eine größere Länge in der X-Achsen-Richtung aufweisen, je näher sie der zweiten unteren Isolierschicht 104 in dem Kontaktbereich CTR und dem Erweiterungsbereich ER kommen.
  • Jede Opferschicht SC kann einen Basisteil SB und einen Randteil SE umfassen, der sich von dem Basisteil SB erstreckt. Der Basisteil SB kann zwischen zueinander in der Z-Achsenrichtung benachbarten isolierenden Zwischenschichten IL angeordnet sein, und eine obere Oberfläche des Randteils kann geöffnet sein.
  • Eine Vielzahl von Basisteilen SB der Vielzahl von Opferschichten SC kann mit dem vorläufigen horizontalen Muster 200A in dem Zellenbereich CAR überlappen.
  • Eine Vielzahl von Randteilen SE der Vielzahl von Opferschichten SC kann die gestufte Struktur in dem Kontaktbereich CTR und dem Erweiterungsbereich ER bilden. Beispielsweise kann die Vielzahl von isolierenden Zwischenschichten IL eine untere isolierende Zwischenschicht LIL, eine mittlere isolierende Zwischenschicht MIL und eine obere isolierende Zwischenschicht UIL umfassen, die in der Z-Achsenrichtung gestapelt sind. Die Vielzahl von Opferschichten SC kann eine untere Opferschicht LSC zwischen der unteren isolierenden Zwischenschicht LIL und der mittleren isolierenden Zwischenschicht MIL und eine obere Opferschicht USC zwischen der mittleren isolierenden Zwischenschicht MIL und der oberen isolierenden Zwischenschicht UIL umfassen. Die untere Opferschicht LSC kann einen unteren Basisteil LB zwischen der unteren isolierenden Zwischenschicht LIL und der mittleren isolierenden Zwischenschicht MIL und einen unteren Randteil LE, der weiter zu einem Seitenabschnitt als die mittlere isolierende Zwischenschicht MIL von dem unteren Basisteil LB vorsteht hervorsteht, umfassen. Die obere Opferschicht USC kann einen oberen Basisteil UB zwischen der mittleren isolierenden Zwischenschicht MIL und der oberen isolierenden Zwischenschicht UIL und einen oberen Randteil UE, der weiter zu einem Seitenabschnitt als die obere isolierende Zwischenschicht UIL von dem oberen Basisteil UB hervorsteht, umfassen.
  • Die erste Opfersäule 225A kann in dem Zellenbereich CAR der vorläufigen gestuften Stapelstruktur 220 vergraben sein. Einige der Vielzahl von Randteilen SE können mit einigen der Vielzahl von zweiten Opfersäulen 225B und der Vielzahl von dritten Opfersäulen 225C überlappen, und einige andere der Vielzahl von zweiten Opfersäulen 225B und der Vielzahl von dritten Opfersäulen 225C können weiter in der Z-Achsenrichtung hervorstehen als einige andere der Vielzahl von Randteilen SE.
  • Anschließend kann ein Abschnitt von jedem der Vielzahl von Randteilen SE geätzt werden, so dass die Vielzahl von Randteilen SE eine Dicke D22 aufweist, die dünner ist als die D11 der Vielzahl von Basisteilen SB. Demzufolge kann sowohl der obere Randteil UE als auch der untere Randteil LE eine Dicke aufweisen, die dünner ist als diejenige des oberen Basisteils UB und des unteren Basisteils LB.
  • 11A, 11B, 12A, 12B, 13A und 13B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden eines Kontaktlochs und eines Dummy-Lochs gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
  • Unter Bezugnahme auf 11A und 11B kann eine Füllisolierschicht 131 über der vorläufigen gestuften Stapelstruktur 220 gebildet werden. Die Füllisolierschicht 131 kann eine erste Füllisolierschicht 131A, die den Kontaktbereich CTR und den Erweiterungsbereich ER der vorläufigen gestuften Stapelstruktur 220 bedeckt, und eine zweite Füllisolierschicht 131B auf der ersten Füllisolationsschicht 131A umfassen. Eine Oberfläche der ersten Füllisolierschicht 131A kann im Wesentlichen planarisiert werden. Die zweite Füllisolierschicht 131B kann sich derart erstrecken, um den Zellenbereich CAR der vorläufigen gestuften Stapelstruktur 220 zu bedecken.
  • Unter Bezugnahme auf 12A und 12B können die Füllisolierschicht 131 und die vorläufige gestufte Stapelstruktur 220, die mit der Vielzahl von zweiten Opfersäulen 225B und der Vielzahl von dritten Opfersäulen 225C überlappen, geätzt werden. Demzufolge kann eine Vielzahl von zweiten vorläufigen Kontaktlöchern H2B und eine Vielzahl von zweiten vorläufigen Dummy-Löchern H2C gebildet werden, die die Vielzahl von zweiten Opfersäulen 225B und die Vielzahl von dritten Opfersäulen 225C freilegen.
  • Jedes zweite vorläufige Kontaktloch H2B kann die Füllisolierschicht 131 und den Kontaktbereich CTR der vorläufigen gestuften Stapelstruktur 200 durchdringen, die mit einer dazu entsprechenden zweiten Opfersäule 225b überlappen. Jedes zweite vorläufige Dummy-Loch H2C kann die Füllisolierschicht 131 und den Erweiterungsbereich ER der vorläufigen gestuften Stapelstruktur 220 durchdringen, die mit einer dazu entsprechenden dritten Opfersäule 225C überlappen. Eine Breite des zweiten vorläufigen Kontaktlochs H2B kann gleich oder verschieden von der des zweiten vorläufigen Dummy-Lochs H2C sein. Die Breite sowohl des zweiten vorläufigen Kontaktlochs H2B als auch des zweiten vorläufigen Dummy-Lochs H2C kann größer als die des ersten vorläufigen Kanallochs H1A gebildet werden.
  • Unter Bezugnahme auf die 13A und 13B können die Vielzahl von zweiten Opfersäulen 225B und die Vielzahl von dritten Opfersäulen 225C, die in 12A und 12B gezeigt sind, durch die Vielzahl von zweiten vorläufigen Kontaktlöchern H2B und die Vielzahl von zweiten vorläufigen Dummy-Löchern H2C entfernt werden. Demzufolge können die Vielzahl von ersten vorläufigen Kontaktlöchern H1B und die Vielzahl von ersten vorläufigen Dummy-Löchern H1C geöffnet werden. Die Vielzahl von ersten vorläufigen Kontaktlöchern H1B kann jeweils mit der Vielzahl von zweiten vorläufigen Kontaktlöchern H2B verbunden sein, und demzufolge kann eine Vielzahl von Kontaktlöchern HB definiert werden. Die Vielzahl von ersten vorläufigen Dummy-Löchern H1C kann mit der Vielzahl von zweiten vorläufigen Dummy-Löchern H2C verbunden sein, und demzufolge kann eine Vielzahl von Dummy-Löchern HC definiert werden.
  • Die Vielzahl von Randteilen SE der Vielzahl von Opferschichten SC kann jeweils von der Vielzahl von Kontaktlöchern HB und der Vielzahl von Dummy-Löchern HC durchdrungen werden. Jedes Kontaktloch HB kann den Kontaktbereich CTR der vorläufigen gestuften Stapelstruktur 220, ein dazu entsprechendes zweites Halbleitermuster 111B und eine dazu entsprechendes vorläufige Kontaktstruktur 200B durchdringen und sich zu der Innenseite eines dazu entsprechenden ersten Halbleitermusters 105B erstrecken. Jedes Dummy-Loch HC kann den Erweiterungsbereich ER der vorläufigen gestuften Stapelstruktur 220, ein dazu entsprechendes zweites Halbleitermuster 111C und eine dazu entsprechende vorläufige Dummy-Struktur 200C durchdringen und sich zu der Innenseite eines dazu entsprechenden ersten Halbleitermusters 105C erstrecken. Eine Breite des Kontaktlochs HB kann gleich oder verschieden von der Breite WC des Dummy-Lochs HC sein.
  • Im Folgenden wird die Struktur eines Kontaktlochs, das die obere Opferschicht USC, die mittlere isolierende Zwischenschicht MIL, die untere Opferschicht LSC und die untere isolierende Zwischenschicht LIL durchdringt, die unter Bezugnahme auf 10A festgelegt sind, basierend auf einem Referenzloch R unter der Vielzahl von Kontaktlöchern HB detaillierter beschrieben. Das Referenzloch R kann von der oberen isolierenden Zwischenschicht UIL beabstandet sein. Das Referenzloch R kann den oberen Randteil UE der oberen Opferschicht USC und den unteren Basisteil LB der unteren Opferschicht LSC durchdringen.
  • 14A, 14B, 15A, 15B, 16A, 16B, 17A und 17B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden eines Opfer-Pads und eines Kontaktisoliermusters gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
  • Unter Bezugnahme auf 14A und 14B kann die Vielzahl von Randteilen SE der Vielzahl von Opferschichten SC, die in 13A und 13B gezeigt sind, durch das Kontaktloch HB und das Dummy-Loch HC entfernt werden. Demzufolge kann eine Vielzahl von ersten Aussparungsbereichen 231 in Bereichen definiert werden, in denen die Vielzahl von Randteilen SE entfernt sind. Während die Vielzahl von Randteilen SE entfernt wird, kann die Vielzahl von Basisteilen SB durch das Kontaktloch HB und das Dummy-Loch HC geätzt werden. Demzufolge kann eine Vielzahl von zweiten Aussparungsbereichen 233 in Bereichen definiert werden, in denen die Vielzahl von Basisteilen SB entfernt sind. Aufgrund eines Dickenunterschieds zwischen dem Randteil SE und dem Basisteil SB kann der erste Aussparungsbereich 231 in der Z-Achsenrichtung schmaler als der zweite Aussparungsbereich 233 definiert sein.
  • Unter Bezugnahme auf 15 und 15B kann eine Opfer-Pad-Schicht 241 entlang Oberflächen des ersten Aussparungsbereichs 231, des zweiten Aussparungsbereichs 233, des Kontaktlochs HB und des Dummy-Lochs HC gebildet werden. Die Opfer-Pad-Schicht 241 kann sich entlang einer Oberfläche der Füllisolierschicht 131 erstrecken.
  • Die Opfer-Pad-Schicht 241 kann aus dem gleichen Material wie die Vielzahl von Opferschichten SC gebildet sein. Die Opfer-Pad-Schicht 241 kann die Vielzahl von eine relativ schmale Breite aufweisenden ersten Aussparungsbereichen 231 füllen. Die Opfer-Pad-Schicht 241 kann sich entlang Oberflächen der Vielzahl von zweiten Aussparungsbereichen 233 erstrecken. Der zweite Aussparungsbereich 233 mit einer relativ großen Breite wird nicht vollständig mit der Opfer-Pad-Schicht 241 gefüllt, wobei aber ein mittlerer Bereich des zweiten Aussparungsbereichs 233 geöffnet werden kann.
  • Unter Bezugnahme auf die 16A und 16B kann die in 15A und 15B gezeigte Opfer-Pad-Schicht 241 geätzt werden, um in eine Vielzahl von Opfer-Pads 241p isoliert zu werden. Jedes Opfer-Pad 241p kann in einem ihm entsprechenden ersten Aussparungsbereich 231 verbleiben. Die Vielzahl von zweiten Aussparungsbereichen 233 können durch einen Ätzprozess der Opfer-Pad-Schicht 241 geöffnet werden.
  • Unter Bezugnahme auf die 17A und 17B kann die Vielzahl von zweiten Aussparungsbereichen 233 jeweils mit einer Vielzahl von Kontaktisoliermustern 141 durch das Kontaktloch HB und das Dummy-Loch HC gefüllt werden. Die Vielzahl von Kontaktisoliermustern 141 kann ein Material mit einer Ätzselektivität in Bezug auf die Vielzahl von Opferschichten SC und die Vielzahl von Opfer-Pads 241p umfassen.
  • Wie oben beschrieben, kann der Randteil SE der Opferschicht SC, die in den 13A und 13B gezeigt ist, durch das Opfer-Pad 241P, wie in 17A und 17B gezeigt, ersetzt werden, und ein Abschnitt des Basisteils SB der Opferschicht SC, der in den 13A und 13B gezeigt ist, kann durch das Kontaktisoliermuster 141 ersetzt werden. Das Kontaktisoliermuster 141 kann automatisch an einer Zielposition ausgerichtet werden, indem eine Dickendifferenz zwischen dem Basisteil SB und dem Randenteil SE der Opferschicht SC verwendet wird, die in 13A und 13B gezeigt sind. Genauer gesagt kann das Kontaktisoliermuster 141 automatisch derart ausgerichtet werden, dass es mit dem Opfer-Pad 241P überlappt. Außerdem kann Kontaktisoliermuster 141 automatisch zwischen den isolierenden Zwischenschichten IL ausgerichtet werden. Ebenfalls kann das Kontaktisoliermuster 141 automatisch an einer Seitenwand des Basisteils SB der Opferschicht SC ausgerichtet werden, die sowohl dem Kontaktloch HB als auch dem Dummy-Loch HC zugewandt ist.
  • 18 zeigt eine Schnittdarstellung, die ein Verfahren zum Bilden eines Kanallochs gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • Unter Bezugnahme auf 18 können die Füllisolierschicht 131 und der Zellenbereich CAR der vorläufigen gestuften Stapelstruktur 220, die mit der in 17A gezeigten ersten Opfersäule 225A überlappen, geätzt werden. Demzufolge kann ein zweites vorläufiges Kanalloch H2A gebildet werden, das die in 17A gezeigte erste Opfersäule 225A freilegt.
  • Anschließend kann die erste Opfersäule 225A, die in 17A gezeigt ist, durch das zweite vorläufige Kanalloch H2A entfernt werden. Demzufolge kann das erste vorläufige Kanalloch H1A geöffnet werden. Das zweite vorläufige Kanalloch H2A kann mit dem ersten vorläufigen Kanalloch H1A verbunden sein, und demzufolge kann ein Kanalloch HA definiert werden. Das Kanalloch HA könnte nicht nur die Vielzahl von Basisteilen SB der Vielzahl von Opferschichten SC und die Vielzahl von isolierenden Zwischenschichten IL durchdringen, sondern auch ein dazu entsprechendes zweites Halbleitermuster 111A durchdringen. Außerdem kann das Kanalloch HA das vorläufige horizontale Muster 200A durchdringen und sich zu der Innenseite eines dazu entsprechenden ersten Halbleitermusters 105A erstrecken. Eine Breite WA des Kanallochs HA kann schmaler sein als diejenige WB des Kontaktlochs HB und diejenige WC des Dummy-Lochs, die in 17B gezeigt sind.
  • 19A, 19B, 20A, 20B, 21, 22A und 22B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden eines vorläufigen Speichermusters, einer Kanalstruktur, einer ersten Stützstruktur und einer zweiten Stützstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
  • Unter Bezugnahme auf 19A und 19B kann eine Speicherschicht 151 entlang einer Oberfläche von jedem des Kanallochs HA, der Vielzahl von Kontaktlöchern HB und der Vielzahl von Dummy-Löchern HC gebildet werden. Eine erste Sperrisolierschicht, eine Datenspeicherschicht und eine Tunnelisolierschicht können nacheinander gestapelt werden, wodurch die Speicherschicht 151 gebildet wird. Eine Seitenwand des Kontaktisoliermusters 141 und eine Seitenwand des Opfer-Pads 241P können durch die Speicherschicht 151 bedeckt sein.
  • Anschließend kann eine Kanalschicht 153 entlang einer Oberfläche der Speicherschicht 151 gebildet werden. Ein zentraler bzw. mittlerer Bereich von jedem des Kanallochs HA, der Vielzahl von Kontaktlöchern HB und der Vielzahl von Dummy-Löchern HC ist nicht vollständig mit der Kanalschicht 153 gefüllt, aber ein Abschnitt des zentralen Bereichs kann geöffnet sein.
  • Anschließend können ein Prozess zum Bilden eines Isoliermaterials auf einer Oberfläche der Kanalschicht 153 und ein Prozess zum Planarisieren des Isoliermaterials zum Freilegen der Kanalschicht 153 durchgeführt werden. Demzufolge kann das Isoliermaterial zu einem vorläufigen Kernisoliermuster 155PA in dem Kanalloch HA, einer Vielzahl von ersten Dummy-Kernisoliermustern 155B in der Vielzahl von Kontaktlöchern HB und einer Vielzahl von zweiten Dummy-Kernisoliermustern 155C in der Vielzahl von Dummy-Löchern HC isoliert werden. Der zentrale Bereich des Kanallochs HA kann mit dem vorläufigen Kernisoliermuster 155PA gefüllt werden. Da das Kontaktloch HB breiter gebildet ist als das Kanalloch HA, wird der zentrale Bereich des Kontaktlochs HB nicht vollständig mit dem ersten Dummy-Kernisoliermuster 155B gefüllt, aber ein Abschnitt des zentralen Bereichs kann geöffnet werden. Da das Dummy-Loch HC breiter als das Kanalloch HA gebildet ist, wird der zentrale Bereich des Dummy-Lochs HC nicht vollständig mit dem zweiten Dummy-Kernisoliermuster 155C gefüllt, aber ein Abschnitt des zentralen Bereichs kann geöffnet werden.
  • Unter Bezugnahme auf 20A und 20B kann eine erste obere Schutzschicht 261 auf der Kanalschicht 153 gebildet werden. Die erste obere Schutzschicht 261 kann unter Verwendung eines Abscheideprozesses mit einer niedrigen Stufenabdeckung gebildet werden, so dass ein Hohlraum 263 in dem zentralen Bereich sowohl des Kontaktlochs HB als auch des Dummy-Lochs HC definiert werden kann. In einer Ausführungsform kann die erste obere Schutzschicht 261 durch plasmaunterstützte chemische Gasphasenabscheidung (PECVD) gebildet werden. Beispielsweise kann die erste obere Schutzschicht 261 durch plasmaunterstütztes TEOS (Plasma Enhanced Tetraethyl Orthosilicate - PETEOS) gebildet werden. Die Ausführungsform der vorliegenden Offenbarung ist nicht darauf beschränkt.
  • Unter Bezugnahme auf 21 kann ein Abschnitt der ersten oberen Schutzschicht 261, der sich mit dem Zellbereich CAR der vorläufigen gestuften Stapelstruktur 220 überlappt, entfernt werden. Zu diesem Zweck kann ein (nicht gezeigtes) Maskenmuster als eine Ätzbarriere verwendet werden, das den Zellenbereich CAR der vorläufigen gestuften Stapelstruktur 220 öffnet und den Kontaktbereich CTR und den Erweiterungsbereich der vorläufigen gestuften Stapelstruktur 220 blockiert. Demzufolge kann ein Abschnitt des vorläufigen Kernisoliermusters 155PA, das in 20A gezeigt ist, freigelegt werden. Anschließend kann der freigelegte Abschnitt des vorläufigen Kernisoliermusters entfernt werden, wodurch ein Kernisoliermuster 155A und eine Kernnut 265 definiert werden. Das Maskenmuster kann entfernt werden, nachdem das Kernisoliermuster 155A gebildet ist.
  • Das erste Dummy- Kernisoliermuster 155B, das den Kontaktbereich CTR der vorläufigen gestuften Stapelstruktur 220 durchdringt, und das zweite Dummy-Kernisoliermuster 155C, das den Erweiterungsbereich ER der vorläufigen gestuften Stapelstruktur 220 durchdringt, die in 20B gezeigt sind, kann durch die erste obere Schutzschicht geschützt werden.
  • Unter Bezugnahme auf 22A und 22B kann ein Abdeckmuster 157 gebildet werden, um die in 21 gezeigte Kernnut 265 zu füllen. Der Prozess zum Bilden des Abdeckmusters 157 kann einen Prozess zum Füllen der in 21 gezeigten Kernnut 265 und einen Prozess zum Planarisieren des dotierten Halbleitermaterials zum Freilegen der Füllisolierschicht umfassen. Die in 21 gezeigte erste obere Schutzschicht 361 wird durch Planarisierung entfernt, so dass der mittlere Bereich sowohl des Kontaktlochs HB als auch des Dummy-Lochs HC geöffnet werden kann.
  • Durch Planarisierung kann die in 21 gezeigte Kanalschicht 153 in eine Zellenkanalschicht 153A, eine Vielzahl von ersten Dummy-Kanalschichten 153B und eine Vielzahl von zweiten Dummy-Kanalschichten 153C isoliert werden. Durch Planarisierung kann die in 21 gezeigte Speicherschicht in ein Speichermuster 151A, eine Vielzahl von ersten Dummy-Speichermustern 151B und eine Vielzahl von zweiten Dummy-Speichermustern 151C isoliert werden.
  • Durch die oben beschriebenen Prozesse kann das Kanalloch HA mit dem Speichermuster 151A und einer Kanalstruktur CH gefüllt werden. Die Kanalstruktur CH kann die Zellenkanalschicht 153A, das Kernisoliermuster 155A und das Abdeckmuster 157 umfassen. Darüber hinaus kann eine erste Stützstruktur 150[1] in dem Kontaktloch HB gebildet werden. Die erste Stützstruktur 150[1] kann ein erstes Dummy-Speichermuster 151B, eine erste Dummy-Kanalschicht 153B und ein erstes Dummy-Kernisoliermuster 155B umfassen. Des Weiteren kann eine zweite Stützstruktur 150[2] in dem Dummy-Loch HC gebildet werden. Die zweite Stützstruktur 150[2] kann ein zweites Dummy-Speichermuster 151C, eine zweite Dummy-Kanalschicht 153C und ein zweites Dummy-Kernisoliermuster 155C umfassen.
  • Die erste Stützstruktur 150[1] kann den Kontaktbereich CTR der vorläufigen gestuften Stapelstruktur 220 durchdringen und sich bis zu der Innenseite einer dazu entsprechenden vorläufigen Kontaktstruktur 200b erstrecken. Die zweite Stützstruktur 150[2] kann den Erweiterungsbereich ER der vorläufigen gestuften Stapelstruktur 220 durchdringen und sich zu der Innenseite einer dazu entsprechenden vorläufigen Dummy-Struktur 200C erstrecken. Sowohl die erste Stützstruktur 150[1] als auch die zweite Stützstruktur 150[2] können von dem Kontaktisoliermuster 141 und dem Opfer-Pad 241P umgeben sein. Die erste Stützstruktur 150[1] und die zweite Stützstruktur 150[2] werden unter Verwendung eines Prozesses zum Bilden des Speichermusters 151A und der Kanalstruktur CH gebildet, und somit können Herstellungsprozesse der Halbleiterspeichervorrichtung vereinfacht werden.
  • 23A, 23B, 24A, 24B, 25A und 25B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden einer Blockier- bzw. Sperrisolierschicht und eines leitfähigen Musters gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
  • Unter Bezugnahme auf 23A und 23B kann eine zweite obere Schutzschicht 271 über der Füllisolierschicht 131 gebildet werden. Die zweite obere Schutzschicht 271 kann durch einen Abscheideprozess mit einer niedrigen Stufenabdeckung gebildet werden, so dass ein Hohlraum 273 in dem mittleren Bereich sowohl des Kontaktlochs HB als auch des Dummy-Lochs HC definiert werden kann. Die zweite obere Schutzschicht 271 kann die Kanalstruktur CH, das Speichermuster 151A, die erste Stützstruktur 150[1] und die zweite Stützstruktur 150[2] bedecken.
  • Unter Bezugnahme auf die 24A und 24B können die Vielzahl von isolierenden Zwischenschichten IL und die Vielzahl von Opferschichten SC in dem Zellenbereich CAR der in 23A gezeigten vorläufigen gestuften Stapelstruktur 220 geätzt werden, wodurch ein erster vorläufiger Schlitz SI1 gebildet wird. Anschließend können die Vielzahl von Opferschichten SC und die Vielzahl von Opfer-Pads 241P, die in den 23A und 23B gezeigt sind, selektiv durch den ersten vorläufigen Schlitz S11 entfernt werden. Demzufolge kann eine Vielzahl von Gate-Bereiche 275 geöffnet werden. Jeder Gate-Bereich 275 kann zwischen in der Z-Achsen-Richtung benachbarten isolierenden Zwischenschichten IL definiert sein und sich zwischen der Füllisolierschicht 131 und einer isolierenden Zwischenschicht IL erstrecken, die der in Z-Achsen-Richtung zueinander benachbart sind. Das Kontaktisoliermuster 141, die erste Stützstruktur 150[1] und die zweite Stützstruktur 150[2] können durch die Vielzahl von Gate-Bereichen 275 freigelegt werden.
  • Die Vielzahl von Gate-Bereichen 275 kann einen oberen Gate-Bereich 275U und einen unteren Gate-Bereich 275L umfassen. Der obere Gate-Bereich 275U kann in einem Bereich definiert werden, in dem die in 23A gezeigte obere Opferschicht USC und ein Opfer-Pad 241P auf der gleichen Ebene wie diese entfernt werden, und der untere Gate-Bereich 275L kann in einem Bereich definiert werden, in dem die in 23A gezeigte untere Opferschicht LSC und ein Opfer-Pad 241P auf der gleichen Ebene wie diese entfernt werden.
  • Unter Bezugnahme auf die 25A und 25B kann eine zweite Sperrisolierschicht 161 entlang einer Oberfläche des in den 24A und 25B gezeigten Gate-Bereichs 275 gebildet werden. Die zweite Sperrisolierschicht 161 kann eine erste Öffnung OP1 aufweisen, die dem ersten vorläufigen Schlitz SI1 zugewandt ist. Die zweite Sperrisolierschicht 161 kann sich entlang einer Seitenwand sowohl der ersten Stützstruktur 150[1] als auch der zweiten Stützstruktur 150[2] erstrecken. Die zweite Sperrisolierschicht 161 kann sich entlang einer Seitenwand des Kontaktisoliermusters 141 erstrecken.
  • Anschließend kann ein mittlerer Bereich des Gate-Bereichs 275, der durch die zweite Sperrisolierschicht 161 geöffnet wird, mit einem ersten leitfähigen Material gefüllt werden. Das erste leitfähige Material kann in den in 24A und 24B gezeigten Gate-Bereich 275 durch die erste Öffnung OP1 eingeführt werden. Anschließend kann das erste leitfähige Material in dem ersten vorläufigen Schlitz SI1 entfernt werden, wodurch eine Vielzahl von leitfähigen Mustern CP gebildet wird, die in der Vielzahl von Gate-Bereichen 275 angeordnet und in der Z-Achsen-Richtung voneinander isoliert sind. Die Vielzahl von leitfähigen Mustern CP kann ein oberes leitfähiges Muster UCP in dem in 24A gezeigten oberen Gate-Bereich 275U und ein unteres leitfähiges Muster LCP in dem in 24A gezeigten unteren Gate-Bereich 275L umfassen.
  • Jedes leitfähige Muster CP kann einen Basisteil CB und einen Randteil CE mit einer Dicke, die dünner als die des Basisteils CB ist, aufweisen. Der Basisteil CB kann die Randstruktur CH und das Speichermuster 151A umgeben. Der Randteil CE kann eine erste Stützstruktur 150[1] und eine zweite Stützstruktur 150[2] umgeben, die diesem entsprechen.
  • Durch die erste Stützstruktur 150[1] und die zweite Stützstruktur 150[2] kann ein Zwischenraum bzw. eine Lücke zwischen in der Z-Achsen-Richtung benachbarten isolierenden Zwischenschichten IL stabil aufrechterhalten werden.
  • 26, 27, 28A, 28B, 29A, 29B, 30A, 30B, 31A, 31B, 32A und 32B zeigen Schnittdarstellungen, die ein Verfahren zum Bilden eines gemeinsamen Source-Musters, eines leitfähigen Gate-Kontakts und eines Dummy-Kontakts gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen.
  • Unter Bezugnahme auf 26 kann ein zweiter vorläufiger Schlitz SI2 gebildet werden, der mit dem ersten vorläufigen Schlitz SI1 verbunden ist. Der zweite vorläufige Schlitz SI2 kann sich derart erstrecken, um das zweite Halbleitermuster 111A zu durchdringen. Ein Schlitz SI kann durch den ersten vorläufigen Schlitz SI1 und den zweiten vorläufigen Schlitz SI2, die miteinander verbunden sind, definiert werden.
  • Unter Bezugnahme auf 27 kann eine Seitenwand-Isolierschicht 171 auf einer Seitenwand des Schlitzes SI gebildet werden. Während die Seitenwand-Isolierschicht 171 geätzt wird, um eine untere Fläche bzw. Bodenfläche des Schlitzes S1 freizulegen, kann ein Abschnitt der zweiten Schutzschicht 109 des vorläufigen horizontalen Musters 200A, das in 26 gezeigt ist, entfernt werden. Demzufolge kann die horizontale Schicht 201 des vorläufigen horizontalen Musters 200A, das in 26 gezeigt ist, freigelegt werden.
  • Anschließend kann die horizontale Schicht 201 des vorläufigen horizontalen Musters 200A, das in 26 gezeigt ist, durch den Schlitz SI selektiv entfernt werden. Demzufolge können die erste Schutzschicht 107 und die zweite Schutzschicht 109 des vorläufigen horizontalen Musters 200A, das in 26 gezeigt ist, freigelegt werden. Anschließend kann ein Abschnitt des Speichermusters 151A durch einen Bereich entfernt werden, in dem das vorläufige horizontale Muster 200A entfernt ist, wodurch die Zellenkanalschicht 153A freigelegt wird.
  • Während der Abschnitt des Speichermusters 151A entfernt wird, können die erste Schutzschicht 107 und die zweite Schutzschicht 109 des in 26 gezeigten vorläufigen horizontalen Musters 200A entfernt werden. Demzufolge können das erste Halbleitermuster 105A und das zweite Halbleitermuster 111A freigelegt werden.
  • Durch die oben beschriebenen Prozesse kann ein horizontaler Raum 277 zwischen dem ersten Halbleitermuster 105A und dem zweiten Halbleitermuster 111A geöffnet werden. Darüber hinaus kann das Speichermuster 151A durch den horizontalen Raum 277 in ein erstes Speichermuster 151P1 und ein zweites Speichermuster 151P2 isoliert werden.
  • Unter Bezugnahme auf 28A und 28B kann eine dotierte Halbleiterschicht 173 gebildet werden, um den horizontalen Raum 277 und den Schlitz SI, die in 27 gezeigt sind, zu füllen. Die dotierte Halbleiterschicht 173 kann eine Verunreinigung vom n-Typ umfassen. Die dotierte Halbleiterschicht 173 kann sich erstrecken, um mit der zweiten oberen Schutzschicht 271 zu überlappen, und in Kontakt mit der Zellenkanalschicht 153A stehen.
  • Unter Bezugnahme auf 29A und 29B können ein Abschnitt der dotierten Halbleiterschicht 173 über der ersten Stützstruktur 150[1] und der zweiten Stützstruktur 150[2], die in den 28A und 28B gezeigt sind, und ein Abschnitt der zweiten oberen Schutzschicht 271 entfernt werden. Zu diesem Zweck kann die dotierte Halbleiterschicht 173 in dem Zellenbereich CAR blockiert werden, und ein Maskenmuster (nicht gezeigt), das die dotierte Halbleiterschicht 173 in dem Kontaktbereich CTR und der Erweiterungsbereich ER freilegt, kann als eine Ätzbarriere verwendet werden. Die dotierte Halbleiterschicht 173 und die zweite obere Schutzschicht 271 können geätzt werden, wodurch die erste Stützstruktur 150[1] und die zweite Stützstruktur 150[2], die in den 28A und 28B gezeigt sind, freigelegt werden. Das Maskenmuster kann entfernt werden, nachdem die dotierte Halbleiterschicht 173 und die zweite obere Schutzschicht 271 geätzt wurden.
  • Anschließend können die erste Stützstruktur 150[1] und die zweite Stützstruktur 150[2], die in den 28A und 28B gezeigt sind, entfernt werden. Demzufolge können das Kontaktloch HB und das Dummy-Loch HC geöffnet werden. Die zweite Sperrisolierschicht 161 und das Kontaktisoliermuster 141 können durch das Kontaktloch HB und das Dummy-Loch HC freigelegt werden.
  • 30A zeigt eine vergrößerte Schnittdarstellung des in 29A gezeigten Bereichs AR3.
  • Unter Bezugnahme auf 30A, wenn die in 28A gezeigte erste Stützstruktur 105[1] entfernt wird, können die zweite Sperrisolierschicht 161 und das Kontaktisoliermuster 141 durch das Kontaktloch HB freigelegt werden.
  • Obwohl dies in der vergrößerten Schnittdarstellung nicht gezeigt ist, wenn die in 28B gezeigte zweite Stützstruktur 150[2] entfernt wird, können die zweite Sperrisolierschicht 161 und das Kontaktisoliermuster 141 durch das in 28B gezeigte Dummy-Loch HC freigelegt werden.
  • 30B stellt eine Ausführungsform eines nachfolgenden Prozesses dar, der nach den Prozessen fortgesetzt wird, die unter Bezugnahme auf die 29A, 29B und 30A sind.
  • Unter Bezugnahme auf 30B kann ein Abschnitt der zweiten Sperrisolierschicht 161, der freigelegt ist, durch das Kontaktloch HB entfernt werden. Demzufolge kann eine zweite Öffnung OP2 definiert werden. Der Randteil CE des leitfähigen Musters CP kann durch die zweite Öffnung OP2 freigelegt werden.
  • Obwohl es in der vergrößerten Schnittdarstellung nicht gezeigt ist, kann ein Abschnitt der zweiten Sperrisolierschicht 161, der freigelegt ist, durch das in 29B gezeigte Dummy-Loch HC entfernt werden. Demzufolge kann eine dritte Öffnung OP3 definiert werden, wie es in 31B gezeigt ist, und ein der dritten Öffnung OP3 entsprechender Randteil CE eines leitfähigen Musters CP kann durch die dritte Öffnung OP3 freigelegt werden.
  • Obwohl ein Abschnitt der zweiten Sperrisolierschicht 161 entfernt wird, kann das Kontaktisoliermuster 141 verbleiben, um den Randteil CE des leitfähigen Musters CP zu überlappen.
  • Unter Bezugnahme auf 31A und 31B kann die horizontale Schicht 201 der vorläufigen Kontaktstruktur 200B, die in 29A gezeigt ist, und die horizontale Schicht 201 der vorläufigen Dummy-Struktur 200C, die in 29B gezeigt ist, durch das Kontaktloch HB und das Dummy-Loch HC entfernt werden. Darüber hinaus können das erste Halbleitermuster 105B und das zweite Halbleitermuster 111B, die sich mit der in 29A gezeigten vorläufigen Kontaktstruktur 200B überlappen, und das erste Halbleitermuster 105C und das zweite Halbleitermuster 111C, die sich mit der in 29B gezeigten vorläufigen Dummy-Struktur 200C überlappen, entfernt werden.
  • Ein erster untere Aussparungsbereich 283A kann in einem Bereich definiert werden, in dem jedes der in den 29A und 29B gezeigten Halbleitermuster 105B und 105C entfernt wird, ein zweiter unterer Aussparungsbereich 283B kann in einem Bereich definiert werden, in dem die in 29A und 29B gezeigte horizontale Schicht 201 entfernt wird, und ein dritter unterer Aussparungsbereich 283C kann in einem Bereich definiert werden, in dem jedes der zweiten Halbleitermuster 111B und 111C, die in den 29A und 29B gezeigt sind, entfernt wird. Während die ersten Halbleitermuster 105B und 105C, die horizontale Schicht 201 und die zweiten Halbleitermuster 111B und 111C, die in 29A und 29B gezeigt sind, entfernt werden, kann ein Abschnitt der dotierten Halbleiterschicht 173, die über der zweiten oberen Schutzschicht 271 angeordnet ist, entfernt werden.
  • Die erste Schutzschicht 107 und die zweite Schutzschicht 109 können an Grenzen zwischen dem ersten unteren Aussparungsbereich 283A, dem zweiten unteren Aussparungsbereich 283B und dem dritten unteren Aussparungsbereich 283C verbleiben.
  • Unter Bezugnahme auf 32A und 32B können das Kontaktloch HB, das Dummy-Loch HC, der erste untere Aussparungsbereich 283A, der zweite untere Aussparungsbereich 283B und der dritte untere Aussparungsbereich 283C, die in den 31A und 31B gezeigt sind, mit einem zweiten leitfähigen Material gefüllt werden. Anschließend kann das zweite leitfähige Material geätzt werden, so dass die Füllisolierschicht 131 freigelegt wird. Demzufolge können ein leitfähiger Gate-Kontakt 181A und ein Dummy-Kontakt 181B definiert werden.
  • Die in 31A gezeigte dotierte Halbleiterschicht kann durch einen Planarisierungsprozess zum Bilden des leitfähigen Gate-Kontakts 181A und des Dummy-Kontakts 181B planarisiert werden. Demzufolge kann die in 31A gezeigte dotierte Halbleiterschicht 173 als ein gemeinsames Source-Muster CSL verbleiben. Das gemeinsame Source-Muster CSL kann ein horizontales dotiertes Halbleitermuster 173H und einen leitfähigen vertikalen Kontakt 173VC umfassen. Das horizontale dotierte Halbleitermuster 173H kann in Kontakt mit der Zellenkanalschicht 153A der Kanalstruktur CH stehen und zwischen dem ersten dotierten Halbleitermuster 105A und dem zweiten dotierten Halbleitermuster 111A angeordnet sein. Der leitfähige vertikale Kontakt 173VC kann sich in der Z-Achsenrichtung von dem horizontalen dotierten Halbleitermuster 173H erstrecken. Der leitfähige vertikale Kontakt 173VC kann durch die Seitenwand-Isolierschicht 171 von der Vielzahl von leitfähigen Mustern bzw. Leitungsmustern CP isoliert sein.
  • Der leitfähige Gate-Kontakt 181A könnte nicht nur das in 31A gezeigte Kontaktloch HB füllen, sondern auch den ersten unteren Aussparungsbereich 283A, den zweiten unteren Aussparungsbereich 283B und den dritten unteren Aussparungsbereich 283C füllen, die mit dem in 31A gezeigten Kontaktloch HB verbunden sind. Der leitfähige Gate-Kontakt 181A kann durch die zweite Öffnung OP2 in Kontakt mit einem Randteil CE eines dazu entsprechenden leitfähigen Musters CP stehen. Ein Basisteil CB des leitfähigen Musters CP kann von dem leitfähigen Gate-Kontakt 181A durch das verbleibende Kontaktisoliermuster 141 beabstandet sein.
  • Der Dummy-Kontakt 181B könnte nicht nur das in 31B gezeigte Dummy-Loch HC füllen, sondern auch den ersten unteren Aussparungsbereich 283A, den zweiten unteren Aussparungsbereich 283B und den dritten unteren Aussparungsbereich 283C füllen, die mit dem in 31B gezeigten Dummy-Loch HC verbunden sind. Der Dummy-Kontakt 181B kann durch die dritte Öffnung OP3 in Kontakt mit einem Randteil CE eines dazu entsprechenden leitfähigen Musters CP stehen. Ein Basisteil CB des leitfähigen Musters CP kann von dem Dummy-Kontakt 181B durch das verbleibende Kontaktisoliermuster 141 beabstandet sein.
  • Die erste Schutzschicht 107 und die zweite Schutzschicht 109 werden nicht entfernt, sondern können in einem Prozess zum Ersetzen der in 28A gezeigten ersten Stützstruktur 150[1] und der in 29A gezeigten horizontalen Schicht 201 der vorläufigen Kontaktstruktur 200B durch den leitfähigen Gate-Kontakt 181A und Ersetzen der in 28B gezeigten zweiten Stützstruktur 150[2] und der in 29A gezeigten horizontalen Schicht 201 der vorläufigen Dummy-Struktur 200C durch den Dummy-Kontakt 181B verbleiben.
  • Anschließend werden nachfolgende Prozesse zum Bilden der oberen Isolierschicht UI, des Bitleitungskontakts 193A, des oberen Kontakts 193B, der Bitleitung BL und der oberen Leitung UL, die in den 3A, 3B und 3C gezeigt sind, durchgeführt.
  • 33A, 33B, 33C, 33D, 33E, 33F, 33G, 33H, 33I und 33J zeigen Schnittdarstellungen, die ein Herstellungsverfahren einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen. 33A bis 33J zeigen Schnittdarstellungen, die eine modifizierte Ausführungsform eines Prozesses zum Bilden von Opfer-Pads darstellen. 33A bis 33J stellen einen Kontaktbereich CTR' einer vorläufigen gestuften Stapelstruktur 320 dar. Obwohl dies in den Zeichnungen nicht gezeigt ist, kann die vorläufige gestufte Stapelstruktur 320 einen Erweiterungsbereich umfassen, der sich von dem Kontaktbereich CTR' erstreckt, und ein Prozess für den Erweiterungsbereich kann ähnlich zu dem für den Kontaktbereich CTR' durchgeführt werden, was später beschrieben wird.
  • Unter Bezugnahme auf 33A kann eine erste untere Isolierschicht 101 gebildet werden, die von einer Vielzahl von unteren Kontakten 103A, wie unter Bezugnahme auf die 7A und 7B beschrieben, einer Vielzahl von vorläufigen Kontaktstrukturen 200B und einer zweiten unteren Isolierschicht 104 durchdrungen wird.
  • Anschließend, wie unter Bezugnahme auf die 8A, 8B, 9A, 9B, 10A und 10B beschrieben, wird die vorläufige gestufte Stapelstruktur 320 über der zweiten unteren Isolierschicht 104 gebildet. Die vorläufige gestufte Stapelstruktur 320 kann mit einer Vielzahl von isolierenden Zwischenschichten IL und einer Vielzahl von Opferschichten SC' ausgebildet sein, die abwechselnd über der zweiten unteren Isolierschicht 104 angeordnet werden. Eine Vielzahl von Opfersäulen 225B kann in einem Abschnitt des Kontaktbereichs CTR' der vorläufigen gestuften Stapelstruktur 320 vergraben sein. Die Vielzahl von Opfersäulen 225B kann sich zu der Innenseite jeder der Vielzahl von vorläufigen Kontaktstrukturen 200B erstrecken.
  • Die Vielzahl von Opferschichten SC' kann derart strukturiert sein, dass sie zu einem Seitenabschnitt hin eine längere Länge aufweisen, je näher sie der zweiten unteren Isolierschicht 104 in dem Kontaktbereich CTR' kommen. Jede Opferschicht SC' kann einen Basisteil SB' und einen Randteil SE' umfassen, der sich von dem Basisteil SB' erstreckt. Der Basisteil SB' kann zwischen in der Z-Achsenrichtung zueinander benachbarten isolierenden Zwischenschichten IL angeordnet sein, und eine obere Oberfläche des Randteils SE' kann geöffnet sein. Eine Vielzahl von Randteilen SE' der Vielzahl von Opferschichten SC' kann eine gestufte Struktur in dem Kontaktbereich CTR' bilden. Die Opferschicht SC' kann mit einem Material ausgebildet sein, das eine Ätzselektivität in Bezug auf die isolierende Zwischenschicht IL aufweist.
  • Anschließend können Abstandshaltermuster 301 gebildet werden. Die Abstandshaltermuster 301 können an Seitenwänden eines Randteils SE' und einer isolierenden Zwischenschicht IL angeordnet sein, die jede der Stufen der vorläufigen gestuften Stapelstruktur 320 bilden. Das Abstandshaltermuster 301 kann mit einem Material ausgebildet sein, das eine Ätzselektivität in Bezug auf die Opferschicht SC' aufweist. Jeder der Vielzahl von Randteilen SE' kann einen Bereich, der mit einem Abstandshaltermuster 301 auf seiner Oberseite überlappt, und einen Bereich, der nicht mit dem Abstandshaltermuster 301 überlappt, aber freigelegt ist, umfassen.
  • Beispielsweise kann die Vielzahl von isolierenden Zwischenschichten IL eine untere isolierende Zwischenschicht LIL, eine mittlere isolierende Zwischenschicht MIL und eine obere isolierende Zwischenschicht UIL umfassen, die in der Z-Achsenrichtung gestapelt sind. Die Vielzahl von Opferschichten SC' kann eine untere Opferschicht LSC' zwischen der unteren isolierenden Zwischenschicht LIL und der mittleren isolierenden Zwischenschicht MIL und eine obere Opferschicht USC' zwischen der mittleren isolierenden Zwischenschicht MIL und der oberen isolierenden Zwischenschicht UIL umfassen. Die untere Opferschicht LSC' kann einen unteren Basisteil LB' zwischen der unteren isolierenden Zwischenschicht LIL und der mittleren isolierenden Zwischenschicht MIL und einen unteren Randteil LE', der weiter zu einem Seitenabschnitt als die mittlere isolierende Zwischenschicht MIL von dem unteren Basisteil LB' hervorsteht, umfassen. Die obere Opferschicht USC' kann einen oberen Basisteil UB' zwischen der mittleren isolierenden Zwischenschicht MIL und der oberen isolierenden Zwischenschicht UIL und einen oberen Randteil UE', der weiter zu einem Seitenabschnitt als die obere isolierende Zwischenschicht UIL von dem oberen Basisteil UB' hervorsteht, umfassen. Zumindest eines einer Vielzahl von Abstandshaltermustern kann auf dem unteren Randteil LE' angeordnet sein. Ein Teil einer oberen Fläche bzw. Oberseite des unteren Randteils LE' kann mit dem Abstandshaltermuster 301 überlappen, und ein anderer Teil der oberen Fläche des unteren Randteils LE' überlappt nicht mit dem Abstandshaltermuster 301, kann aber freigelegt werden. Das Abstandshaltermuster 301, das mit einem Abschnitt der oberen Oberfläche des unteren Randteils LE' überlappt, kann sich entlang einer Seitenwand der mittleren isolierenden Zwischenschicht MIL und einer Seitenwand des oberen Randteils UE' erstrecken.
  • Unter Bezugnahme auf 33B können erste Opfer-Pads 303 jeweils auf der Vielzahl von Randteilen SE' gebildet werden. Das erste Opfer-Pad 303 kann mit dem gleichen Material wie die Opferschicht SC' ausgebildet sein.
  • Das erste Opfer-Pad 303 kann mit einem Abschnitt der Oberseite des Randteils SE' der Opferschicht SC' überlappen, der durch das Abstandshaltermuster 301 freigelegt ist. Das erste Opfer-Pad 303 kann durch das Abstandshaltermuster 301 von der Opferschicht SC' beabstandet sein.
  • Der Prozess zum Bilden des ersten Opfer-Pads 303 ist nicht auf das oben beschriebene Beispiel beschränkt und kann vielfältig sein.
  • Unter Bezugnahme auf 33C kann das in 33B gezeigte Abstandshaltermuster 301 entfernt werden. Anschließend kann eine erste Füllisolierschicht 131A gebildet werden, wie es unter Bezugnahme auf die 11A und 11B beschrieben ist. Die erste Füllisolierschicht 131A kann die vorläufige gestufte Stapelstruktur 320 bedecken und einen Vorsprungsteil 131P umfassen, der einen Bereich füllt, in dem das in 33B gezeigte Abstandshaltermuster 301 entfernt ist. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt. In einer Ausführungsform kann das mit einem isolierenden Material ausgebildete Abstandshaltermuster 301 verbleiben und die erste Füllisolierschicht 131A kann das verbleibende Abstandshaltermuster 301 bedecken.
  • Unter Bezugnahme auf 33D kann eine zweite Füllisolierschicht 131B auf der ersten Füllisolierschicht 131A gebildet werden, wie unter Bezugnahme auf die 11A und 11B beschrieben. Demzufolge kann eine Füllisolierschicht 131, die die erste Füllisolierschicht 131A und die zweite Füllisolierschicht 131B umfasst, über der vorläufigen gestuften Stapelstruktur 320 gebildet werden.
  • Anschließend können die Füllisolierschicht 131 und die vorläufige gestufte Stapelstruktur 320, die sich mit der Vielzahl von in 33C gezeigten Opfersäulen 225B überlappen, geätzt werden. Anschließend kann die Vielzahl von in 33C gezeigten Opfersäulen 225B entfernt werden. Demzufolge kann eine Vielzahl von Kontaktlöchern HB' gebildet werden.
  • Die Vielzahl von Randteilen SE' der Vielzahl von Opferschichten SC' kann jeweils von der Vielzahl von Kontaktlöchern HB' durchdrungen werden. Jedes Kontaktloch HB' kann den Kontaktbereich CTR' der vorläufigen gestuften Struktur 320 und ein zweites Halbleitermuster 111B und eine vorläufige Kontaktstruktur 200B, die dazu korrespondieren, durchdringen und sich zu der Innenseite eines dazu entsprechenden ersten Halbleitermusters 105B erstrecken. Die ersten Opfer-Pads 303 können jeweils von der Vielzahl von Kontaktlöchern HB' durchdrungen werden.
  • Wie unter Bezugnahme auf 13A beschrieben, kann ein Referenzloch R' unter der Vielzahl von Kontaktlöchern HB' von der oberen isolierenden Zwischenschicht UIL beabstandet sein und die mittlere isolierende Zwischenschicht MIL, die obere Opferschicht USC', die untere Opferschicht LSC' und die untere isolierende Zwischenschicht LIL durchdringen. Beispielsweise kann das Referenzloch R' den oberen Randteil UE' der oberen Opferschicht USC' und den unteren Basisteil LB' der unteren Opferschicht LSC' durchdringen.
  • Unter Bezugnahme auf 33E kann die Vielzahl von Randteilen SE' der Vielzahl von Opferschichten SC' und die Vielzahl von ersten Opfer-Pads 303, die in 33D gezeigt sind, durch die Vielzahl von Kontaktlöchern HB' entfernt werden. Demzufolge kann eine Vielzahl von ersten Aussparungsbereichen 311 definiert werden. Während die Vielzahl von ersten Opfer-Pads 303 und die Vielzahl von Randteilen SE', die in 33D gezeigt sind, entfernt werden, kann die Vielzahl von Basisteilen SB' durch die Vielzahl von Kontaktlöchern HB' geätzt werden. Demzufolge kann eine Vielzahl von zweiten Aussparungsbereichen 313 in Bereichen definiert werden, in denen die Vielzahl von Basisteilen SB' entfernt ist. Aufgrund des Entfernens des ersten Opfer-Pads 303 kann der erste Aussparungsbereich 311 derart definiert werden, dass er eine Breite aufweist, die in der Z-Achsenrichtung breiter ist als die des zweiten Aussparungsbereichs 313.
  • Unter Bezugnahme auf 33F kann eine Kontaktisolierschicht 141L entlang Oberflächen des ersten Aussparungsbereichs 311, des zweiten Aussparungsbereichs 313 und des Kontaktlochs HB' gebildet werden. Die Kontaktisolierschicht 141L kann sich entlang einer Oberfläche der Füllisolierschicht 131 erstrecken. Die Kontaktisolierschicht 141L kann aus einem Material gebildet sein, das eine Ätzselektivität in Bezug auf die Opferschicht SC' aufweist.
  • Die Kontaktisolierschicht 141L kann den zweiten eine relativ schmale Breite aufweisenden Aussparungsbereich 313 füllen. Der erste Aussparungsbereich 311 mit einer relativ großen Breite wird nicht vollständig mit der Kontaktisolierschicht 141L gefüllt, aber ein mittlerer Bereich des ersten Aussparungsbereichs 311 kann geöffnet werden.
  • Unter Bezugnahme auf 33G kann die in 33F gezeigte Kontaktisolierschicht 141L geätzt werden, um in eine Vielzahl von Kontaktisoliermustern 141 isoliert zu werden. Jedes Kontaktisoliermuster 141 kann in einem ihm entsprechenden zweiten Aussparungsbereich 313 verbleiben. Die Vielzahl von ersten Aussparungsbereichen 311 kann durch den Prozess des Ätzens der Kontaktisolierschicht 141L geöffnet werden.
  • Unter Bezugnahme auf 33H kann die Vielzahl von ersten Aussparungsbereichen 311 jeweils mit einer Vielzahl von zweiten Opfer-Pads 331 durch die Vielzahl von Kontaktlöchern HB' gefüllt werden. Das zweite Opfer-Pad 331 kann aus dem gleichen Material wie die Opferschicht SC' gebildet sein. Das zweite Opfer-Pad 331 kann in der Z-Achsenrichtung dicker als die Opferschicht SC' gebildet sein.
  • Wie oben beschrieben, kann ein Abschnitt des Basisteils SB' der in 33D gezeigten Opferschicht SC' durch das Kontaktisoliermuster 141 ersetzt werden, wobei der Randteil SE' der in 33D gezeigten Opferschicht SC' und das erste Opfer-Pad 303 durch das zweite Opfer-Pad 331 ersetzt werden. Das Kontaktisoliermuster 141 kann automatisch an einer Zielposition durch eine Differenz zwischen einer Gesamtdicke des Randteils SE' der in 33D gezeigten Opferschicht SC' und des ersten Opfer-Pads 303 und einer Dicke des Basisteils SB' der Opferschicht SC' ausgerichtet werden.
  • Unter Bezugnahme auf 33I kann eine Stützstruktur 150[1] in dem Kontaktloch HB' unter Verwendung der Prozesse verwendet werden, die oben unter Bezugnahme auf die 19A, 19B, 20A, 20B, 21, 22A und 22B beschrieben sind. Die Stützstruktur 150[1] kann ein Dummy-Speichermuster 151B, eine Dummy-Kanalschicht 153B und ein Dummy-Kernisoliermuster 155B umfassen.
  • Anschließend, wie unter Bezugnahme auf die 23A und 23B beschrieben, kann eine obere Schutzschicht 271 über der Füllisolierschicht 131 derart gebildet werden, dass ein Hohlraum 273 in dem Kontaktloch HB' definiert werden kann.
  • Unter Bezugnahme auf 33J können die Vielzahl von Opferschichten SC' und die Vielzahl von zweiten Opfer-Pads 331, die in 33I gezeigt sind, unter Verwendung der Prozesse entfernt werden, die unter Bezugnahme auf 24A und 24B beschrieben sind. Demzufolge kann eine Vielzahl von Gate-Bereichen 375 geöffnet werden.
  • Nachfolgend können die unter Bezugnahme auf die 25A, 25B, 26, 27, 28A, 28B, 29A, 29B, 30A, 30B, 31A, 31B, 32A und 32B beschriebenen Prozesse durchgeführt werden.
  • 34A bis 340 zeigen Schnittdarstellungen, die ein Herstellungsverfahren einer Halbleiterspeichervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen. 34A bis 340 stellen ein Herstellungsverfahren von Teilbereichen der Halbleiterspeichervorrichtung dar, die einem Zellenbereich CAR'' und einem Kontaktbereich CTR'' einer Gate-Stapelstruktur entsprechen. Obwohl dies in den folgenden Zeichnungen nicht gezeigt ist, kann die Gate-Stapelstruktur einen Erweiterungsbereich umfassen, wie er unter Bezugnahme auf 2 beschrieben ist, und ein Herstellungsprozess in dem Erweiterungsbereich kann ähnlich zu dem in dem Kontaktbereich CTR'' durchgeführt werden, was später beschrieben wird. Im Folgenden werden überlappende Beschreibungen von Komponenten, die mit den in 7A bis 32B gezeigten identisch sind, weggelassen.
  • Unter Bezugnahme auf 34A können eine erste Halbleiterschicht, eine untere Stapelstruktur und eine zweite Halbleiterschicht auf einer ersten unteren Isolierschicht 101 gestapelt werden. Die untere Stapelstruktur kann eine erste Schutzschicht 107, eine horizontale Schicht 201 auf der ersten Schutzschicht 107 und eine zweite Schutzschicht 109 auf der horizontalen Schicht 201 umfassen, wie unter Bezugnahme auf die 7A und 7B beschrieben.
  • Anschließend, wie unter Bezugnahme auf die 7A und 7B beschrieben, können die zweite Halbleiterschicht, die untere Stapelstruktur und die erste Halbleiterschicht geätzt werden. Demzufolge kann die erste Halbleiterschicht in eine Vielzahl von ersten Halbleitermustern 105A und 105B isoliert werden, die sich mit der ersten unteren Isolierschicht 101 überlappen. Die zweite Halbleiterschicht kann in eine Vielzahl von zweiten Halbleitermustern 111A und 111B isoliert werden, die sich jeweils mit der Vielzahl von ersten Halbleitermustern 105A und 105B überlappen. Darüber hinaus kann die untere Stapelstruktur in ein vorläufiges horizontales Muster 200A und eine Vielzahl von vorläufigen Kontaktstrukturen 200B isoliert werden. Das vorläufige horizontale Muster 200A kann zwischen einem ersten Halbleitermuster 105A und einem zweiten Halbleitermuster 111A des Zellenbereichs CAR'' angeordnet sein, und die Vielzahl von vorläufigen Kontaktstrukturen 200B kann zwischen einer Vielzahl von ersten Halbleitermustern 105B und einer Vielzahl von zweiten Halbleitermustern 111B des Kontaktbereichs CTR'' angeordnet sein.
  • Anschließend können Räume zwischen der Vielzahl von ersten Halbleitermustern 105A und 105B mit einer zweiten unteren Isolierschicht 104 gefüllt werden. Die zweite untere Isolierschicht 104 kann zwischen der vorläufigen horizontalen Struktur 200A und der Vielzahl von vorläufigen Kontaktstrukturen 200B und zwischen der Vielzahl von zweiten Halbleiterstrukturen 111A und 111B füllen.
  • Anschließend kann eine Vielzahl von unteren Kontakten 403A gebildet werden. Jeder untere Kontakt 403A kann das zweite Halbleitermuster 111B die vorläufige Kontaktstruktur 200B, das erste Halbleitermuster 105B und die erste untere Isolierschicht 101 in dem Kontaktbereich CTR'' durchdringen.
  • Unter Bezugnahme auf 34B, wie unter Bezugnahme auf 8A und 8B beschrieben, können eine Vielzahl von ersten Materialschichten 221 und eine Vielzahl von zweiten Materialschichten 223 abwechselnd in der Z-Achsenrichtung auf der zweiten unteren Isolierschicht 104 und der Vielzahl von zweiten Halbleitermustern 111A und 111B gestapelt werden.
  • Anschließend kann ein erstes vorläufiges Kanalloch H1A gebildet werden, das die Vielzahl von ersten Materialschichten 221 und die Vielzahl von zweiten Materialschichten 223 durchdringt und sich bis zu der Innenseite der ersten Halbleiterstruktur 105A in dem Zellbereich CAR'' erstreckt. Das erste vorläufige Kanalloch H1A kann das zweite Halbleitermuster 111A und das vorläufige horizontale Muster 200A durchdringen und sich zu der Innenseite des ersten Halbleitermusters 105A erstrecken.
  • Anschließend, wie unter Bezugnahme auf die 8A und 8B beschrieben, kann das erste vorläufige Kanalloch H1A mit einer Opfersäule 225A gefüllt werden. Während das erste vorläufige Kanalloch H1A und die Opfersäule 225A gebildet werden, können die Vielzahl von ersten Materialschichten 221 und die Vielzahl von zweiten Materialschichten 223 in einem Zustand verbleiben, in dem die Vielzahl von ersten Materialschichten 221 und die Vielzahl von zweiten Materialschichten 223 mit der Vielzahl von unteren Kontakten 403A in dem Kontaktbereich CTR'' überlappen.
  • Anschließend, wie unter Bezugnahme auf die 9A und 9B beschrieben, können eine Vielzahl von dritten Materialschichten 227 und eine Vielzahl von vierten Materialschichten 229 auf der Opfersäule 225A abwechselnd über der Stapelstruktur der Vielzahl von ersten Materialschichten 221 und der Vielzahl von zweiten Materialschichten 223 und der Opfersäule 225A gestapelt werden.
  • Unter Bezugnahme auf 34C kann eine Ätzstoppschicht 410 über der Stapelstruktur der Vielzahl von dritten Materialschichten 227 und der Vielzahl von vierten Materialschichten 229 gebildet werden. Die Ätzstoppschicht 410 kann eine Nitridschicht umfassen. Nachdem die Ätzstoppschicht 410 gebildet ist, können die Ätzstoppschicht 410, die Vielzahl von dritten Materialschichten 227 und die Vielzahl von vierten Materialschichten 229, die mit der in 34B gezeigten Opfersäule 225A überlappen, geätzt werden, wodurch ein zweites vorläufiges Kanalloch H2A gebildet wird. Das zweite vorläufige Kanalloch H2A kann die in 34B gezeigten Opfersäule 225A freilegen, während es die Ätzstoppschicht 410, die Vielzahl von dritten Materialschichten 227 und die Vielzahl von vierten Materialschichten 229 durchdringt.
  • Anschließend kann die in 34B gezeigte Opfersäule 225A durch das zweite vorläufige Kanalloch H2A entfernt werden. Demzufolge kann das erste vorläufige Kanalloch H1A geöffnet werden. Das zweite vorläufige Kanalloch H2A kann mit dem ersten vorläufigen Kanalloch H1A verbunden sein, und dementsprechend kann ein Kanalloch HA'' definiert werden. Das Kanalloch HA'' kann die Vielzahl von ersten Materialschichten 221, die Vielzahl von zweiten Materialschichten 223, die Vielzahl von dritten Materialschichten 227, die Vielzahl von vierten Materialschichten 229, die zweite Halbleiterschicht 111a und das vorläufige horizontale Muster 200A in dem Zellenbereich CAR" durchdringen. Außerdem kann sich das Kanalloch HA" zu der Innenseite der ersten Halbleiterstruktur 105a erstrecken. Während das Kanalloch HA" gebildet wird, können die Vielzahl von ersten Materialschichten 221, die Vielzahl von zweiten Materialschichten 223, die Vielzahl von dritten Materialschichten 227 und die Vielzahl von vierten Materialschichten 229 in einem Zustand verbleiben, in dem die Vielzahl von ersten Materialschichten 221, die Vielzahl von zweiten Materialschichten 223, die Vielzahl von dritten Materialschichten 227 und die Vielzahl von vierten Materialschichten 229 mit der Vielzahl von unteren Kontakten 403A in dem Kontaktbereich CTR" überlappen.
  • Anschließend können ein Speichermuster 151A und eine Kanalstruktur CH in dem Kanalloch HA" gebildet werden. Die Kanalstruktur CH kann eine Zellenkanalschicht 153A, ein Kernisoliermuster 155A und ein Abdeckmuster 157 umfassen.
  • Der Prozess zum Bilden des Speichermusters 151A und der Kanalstruktur CH kann einen Prozess zum Bilden einer Speicherschicht durch sequentielles Stapeln einer ersten Sperrisolierschicht, einer Datenspeicherschicht und einer Tunnelisolierschicht entlang einer Oberfläche des Kanallochs HA", einen Prozess zum Bilden einer Kanalschicht entlang einer Oberfläche der Speicherschicht, einen Prozess zum Füllen eines zentralen Bereichs des Kanallochs HA" mit dem Kernisoliermuster 155A und dem Abdeckmuster 157 und ein Prozess zum Entfernen eines Abschnitts sowohl der Speicherschicht als auch einer Kanalschicht durch Durchführen eines Planarisierungsprozesses zum Freilegen der Ätzstoppschicht 410 umfassen.
  • Unter Bezugnahme auf 34D, wie unter Bezugnahme auf 10A und 10B beschrieben, können die Vielzahl von ersten Materialschichten 221, die Vielzahl von zweiten Materialschichten 223, die Vielzahl von dritten Materialschichten 227 und die Vielzahl von vierten Materialschichten 229 derart geätzt werden, dass eine vorläufige gestufte Stapelstruktur 220 definiert wird. Die Vielzahl von ersten Materialschichten 221 und die Vielzahl von vierten Materialschichten 229 können als eine Vielzahl von isolierenden Zwischenschichten IL verbleiben, und die Vielzahl von zweiten Materialschichten 223 und die Vielzahl von dritten Materialschichten 227 können als eine Vielzahl von Opferschichten SC verbleiben. Wie unter Bezugnahme auf 10A und 10B beschrieben, kann jede Opferschicht SC einen Basisteil SB und einen Randteil SE, der sich von dem Basisteil SB erstreckt, umfassen. Der Randteil SE kann dünner bleiben als das Basisteil SB.
  • Anschließend kann ein verbleibender Abschnitt der in 34C gezeigten Ätzstoppschicht 410 entfernt werden. Anschließend kann eine Füllisolierschicht 420 gebildet werden, um den Zellenbereich CAR" und der Kontaktbereich CTR" der vorläufigen gestuften Stapelstruktur 220 zu bedecken.
  • Unter Bezugnahme auf 34E können die Füllisolierschicht 420 und die vorläufige gestufte Stapelstruktur 220 derart geätzt werden, dass ein erster vorläufiger Schlitz S11 und eine Vielzahl von Kontaktlöchern HB" definiert werden. Während der erste vorläufige Schlitz SI1 und die Vielzahl von Kontaktlöchern HB" gebildet werden, können das zweite Halbleitermuster 111A des Zellenbereichs CAR" und die Vielzahl von unteren Kontakten 403A des Kontaktbereichs CTR" als eine Ätzstoppschicht verwendet werden. Die Vielzahl von Kontaktlöchern HB" wird durch Verwenden des Prozesses zum Bilden des ersten vorläufigen Schlitzes SI1 definiert, und somit kann das Herstellungsverfahren der Halbleiterspeichervorrichtung vereinfacht werden.
  • Der erste vorläufige Schlitz S11 kann die Füllisolierschicht 420 und die vorläufige gestufte Stapelstruktur 220 in dem Zellenbereich CAR" durchdringen. Der erste vorläufige Schlitz SI1 kann eine Vielzahl von Basisteilen SB der Vielzahl von Opferschichten SC durchdringen. Die Vielzahl von Kontaktlöchern HB" kann die Füllisolierschicht 420 und die vorläufige gestufte Stapelstruktur 220 in dem Kontaktbereich CTR" durchdringen, um jeweils die Vielzahl von unteren Kontakten 403A freizulegen. Eine Vielzahl von Randteilen SE der Vielzahl von Opferschichten SC kann jeweils von der Vielzahl von Kontaktlöchern HB' durchdrungen sein.
  • Unter Bezugnahme auf 34F kann eine erste obere Schutzschicht 431 über der Füllisolierschicht 420 gebildet werden. Die erste obere Schutzschicht 431 kann unter Verwendung eines Abscheidungsprozesses mit einer niedrigen Stufenabdeckung gebildet werden, so dass ein Hohlraum 433 in einem mittleren Bereich von jedem des ersten vorläufigen Schlitzes S11 und der Vielzahl von Kontaktlöchern HB" definiert werden kann.
  • Unter Bezugnahme auf 34G kann ein Abschnitt der ersten oberen Schutzschicht 431, der mit dem Kontaktbereich CTR" der vorläufigen gestuften Stapelstruktur 220 überlappt, entfernt werden. Demzufolge kann die Vielzahl von Kontaktlöchern HB" geöffnet werden und die Vielzahl von Randteilen SE der Vielzahl von Opferschichten SC kann jeweils durch die Vielzahl von Kontaktlöchern HB" freigelegt werden.
  • Unter Bezugnahme auf 34H, wie unter Bezugnahme auf 14A und 14B beschrieben, kann die Vielzahl von Opferschichten SC durch die Vielzahl von Kontaktlöchern HB" geätzt werden, wodurch eine Vielzahl von ersten Vertiefungsgebieten 231 und eine Vielzahl von zweiten Aussparungsbereichen 233 definiert werden.
  • Jeder erste Aussparungsbereich 231 kann in einem Bereich definiert sein, in dem der Randteil SE der in 34G gezeigten Opferschicht SC entfernt wird. Jeder zweite Aussparungsbereich 233 kann in einem Bereich definiert sein, in dem ein Abschnitt des Basisteils SB der Opferschicht SC, der unter dem in 34G gezeigten Randteil SE angeordnet ist, entfernt wird.
  • Anschließend kann ein Opfer-Pad 241p in dem ersten Aussparungsbereich 231 unter Verwendung der Prozesse, die unter Bezugnahme auf die 15A und 15B beschrieben sind, und der Prozesse, die unter Bezugnahme auf die 16A und 16B beschrieben sind, gebildet werden.
  • Unter Bezugnahme auf 34I kann eine Kontaktisolierschicht 441 entlang einer Oberfläche des Kontaktlochs HB" gebildet werden. Die Kontaktisolierschicht 441 kann den zweiten Aussparungsbereich 233 füllen. Ein mittlerer Bereich des Kontaktlochs HB " wird nicht durch die Kontaktisolierschicht 441 gefüllt, sondern kann geöffnet werden. Die Kontaktisolierschicht 441 kann sich entlang einer Oberfläche der Füllisolierschicht 420 in dem Kontaktbereich CTR" erstrecken und sich entlang einer oberen Oberfläche der ersten oberen Schutzschicht 431 in dem Zellenbereich CAR" erstrecken. Die Kontaktisolierschicht 441 kann aus einem Material gebildet sein, das eine Ätzselektivität in Bezug auf die Opferschicht SC aufweist. In einer Ausführungsform kann die Kontaktisolierschicht 441 eine Oxidschicht umfassen.
  • Anschließend kann eine Auskleidungsschicht 443 über der Kontaktisolierschicht 441 gebildet werden. Die Auskleidungsschicht 443 kann ein Material umfassen, das eine Ätzselektivität in Bezug auf die Kontaktisolierschicht 441 aufweist. In einer Ausführungsform kann die Auskleidungsschicht 443 Silizium umfassen. Der zentrale Bereich des Kontaktlochs HB" wird nicht mit der Auskleidungsschicht 443 gefüllt, sondern kann geöffnet werden.
  • Unter Bezugnahme auf 34J kann eine zweite obere Schutzschicht 445 auf der Auskleidungsschicht 443 gebildet werden. Die zweite obere Schutzschicht 445 kann unter Verwendung eines Abscheidungsprozesses mit einer geringen Stufenabdeckung gebildet werden, so dass ein Hohlraum 451 in dem mittleren Bereich der Vielzahl von Kontaktlöchern HB" definiert werden kann.
  • Unter Bezugnahme auf 34K kann ein Abschnitt von jeder der zweiten oberen Schutzschicht 445, der Auskleidungsschicht 443 und der Kontaktisolierschicht 441, die mit dem Zellbereich CAR" der vorläufigen gestuften Stapelstruktur 220 überlappen, entfernt werden. Anschließend kann ein Abschnitt der ersten oberen Schutzschicht 431 entfernt werden, so dass der erste vorläufige Schlitz SI1 geöffnet wird. Zu diesem Zweck kann ein (nicht gezeigtes) Maskenmuster als Ätzbarriere verwendet werden, das den Zellenbereich CAR" der vorläufigen gestuften Stapelstruktur 220 öffnet und den Kontaktbereich CTR" blockiert. Nachdem der erste vorläufige Schlitz SI1 geöffnet ist, kann das Maskenmuster entfernt werden.
  • Unter Bezugnahme auf 34L kann die Vielzahl von Opferschichten SC und die Vielzahl von Opfer-Pads 241P der in 34K gezeigten vorläufigen gestuften Stapelstruktur 220 durch den ersten vorläufigen Schlitz SI1 entfernt werden. Demzufolge kann eine Vielzahl von Gate-Bereichen 275 definiert werden, wie es in den 24A und 24B gezeigt ist. Die Kontaktisolierschicht 441 und die Auskleidungsschicht 443, die in der Vielzahl von Kontaktlöchern HB" verbleiben, können als eine Stützstruktur verwendet werden, die stabil einen Zwischenraum bzw. eine Lücke zwischen isolierenden Zwischenschichten IL aufrechterhält, die in der Z-Achsenrichtung benachbart zueinander sind. Die Kontaktisolierschicht 441 der Stützstruktur kann sich zwischen den zueinander benachbarten isolierenden Zwischenschichten IL erstrecken.
  • Anschließend, wie unter Bezugnahme auf die 25A und 25B beschrieben, können eine zweite Sperrisolierschicht 161 und eine Vielzahl von leitfähigen Mustern CP gebildet werden. Wie unter Bezugnahme auf 25A und 25B beschrieben, kann jedes leitfähige Muster CP durch eine erste Öffnung OP1 der zweiten Sperrisolierschicht 161 freigelegt werden. Wie unter Bezugnahme auf 25A und 25B beschrieben, kann jedes leitfähige Muster CP einen Basisteil CB und einen Randteil CE mit einer Dicke, die dünner ist als die des Basisteils CB, aufweisen. Der Basisteil CB kann die Kanalstruktur CH und das Speichermuster 151A umgeben.
  • Unter Bezugnahme auf 34M, wie unter Bezugnahme auf 26 beschrieben, kann ein zweiter vorläufiger Schlitz SI2 gebildet werden, der das zweite Halbleitermuster 111A durchdringt, wodurch ein Schlitz SI definiert wird. Anschließend, wie unter Bezugnahme auf 27 beschrieben, nachdem eine Seitenwand-Isolierschicht 171 auf einer Seitenwand des Schlitzes S1 gebildet wurde, können Abschnitte des in 34L gezeigten vorläufigen horizontalen Musters 200A und des in 34L gezeigten Speichermusters entfernt werden. Demzufolge kann der horizontale Raum 277 geöffnet werden und ein erstes Speichermuster 151P1 und ein zweites Speichermuster 151P2 können durch den horizontalen Raum 277 voneinander isoliert werden. Darüber hinaus kann eine Seitenwand der Zellenkanalschicht 153A durch den horizontalen Zwischenraum 277 freigelegt werden.
  • Anschließend, wie unter Bezugnahme auf 28A und 28B beschrieben, kann eine dotierte Halbleiterschicht 173 gebildet werden, um den horizontalen Raum 277 und den Schlitz SI zu füllen. Die dotierte Halbleiterschicht 173 kann sich derart erstrecken, um die erste obere Schutzschicht 431 und die zweite obere Schutzschicht 445 zu bedecken.
  • Unter Bezugnahme auf 34N können ein Abschnitt der dotierten Halbleiterschicht 173 und die obere Schutzschicht 445 und die Auskleidungsschicht 443, die in 34M gezeigt sind, entfernt werden, indem ein Ätzprozess verwendet wird, der als eine Ätzbarriere ein Maskenmuster (nicht gezeigt) verwendet, das den Zellenbereich CAR" blockiert und den Kontaktbereich CTR" öffnet. Anschließend kann ein Abschnitt der in 34M gezeigten Kontaktisolierschicht 441 durch einen Ätzprozess wie etwa Rückätzen entfernt werden, wodurch ein Abschnitt der zweiten Sperrisolierschicht 161 freigelegt wird. Ein Abschnitt der zweiten Sperrisolierschicht 161, der einer Seitenwand des in 34M gezeigten Kontaktlochs HB" zugewandt ist, kann freigelegt werden, und ein Abschnitt der Kontaktisolierschicht 441 zwischen den in 34M gezeigten isolierenden Zwischenschichten kann als das Kontaktisoliermuster 441P in dem zweiten Aussparungsbereich verbleiben. Darüber hinaus kann die Vielzahl von Kontaktlöchern HB" geöffnet werden.
  • Anschließend, wie unter Bezugnahme auf die 30A und 30B beschrieben, kann ein Abschnitt der zweiten Sperrisolierschicht 161 entfernt werden, wodurch eine zweite Öffnung OP2 definiert wird. Der Randteil CE des leitfähigen Musters CP kann durch die zweite Öffnung OP2 der zweiten Sperrisolierschicht 161 freigelegt werden. Das Maskenmuster kann entfernt werden, nachdem die zweite Öffnung OP2 gebildet ist.
  • Unter Bezugnahme auf 34O, nachdem die Vielzahl von in 34M gezeigten Kontaktlöchern HB" mit einem leitfähigen Material gefüllt ist, kann ein Planarisierungsprozess durchgeführt werden, um die Füllisolierschicht 420 freizulegen. Demzufolge kann eine Vielzahl von leitfähigen Gate-Kontakten 181A gebildet werden, die jeweils mit der Vielzahl von unteren Kontakten 403A verbunden sind. Das zweite Halbleitermuster 111B, die vorläufige Kontaktstruktur 200B und das erste Halbleitermuster 105B können verbleiben, um jeden unteren Kontakt 403A in dem Kontaktbereich CTR" zu umgeben.
  • Die in 34M gezeigte dotierte Halbleiterschicht 173 kann durch den oben beschriebenen Planarisierungsprozess als ein gemeinsames Source-Muster CSL verbleiben. Wie unter Bezugnahme auf 32A beschrieben, kann das gemeinsame Source-Muster CSL in ein horizontales dotiertes Halbleitermuster 173H und einen leitfähigen vertikalen Kontakt 173VC unterteilt sein und in Kontakt mit der Zellenkanalschicht 153A stehen.
  • Anschließend können nachfolgende Prozesse zum Bilden der oberen Isolierschicht UI, des Bitleitungskontakts 193A, des oberen Kontakts 193H, der Bitleitung BL und der oberen Leitung UL, die in den 3A, 3B und 3C gezeigt sind, durchgeführt werden.
  • 34A bis 34M stellen eine Ausführungsform eines Herstellungsverfahrens eines leitfähigen Musters CP mit einem Basisteil CB und einem Randteil CE mit einer Dicke dar, die dünner ist als die des Basisteils CB. Die Ausführungsform der vorliegenden Offenbarung ist jedoch nicht darauf beschränkt. In einer anderen Ausführungsform kann der Randteil des leitfähigen Musters dicker als der Basisteil des leitfähigen Musters gebildet werden, indem die in den 33A bis 33J gezeigten Prozesse verwendet werden.
  • 35 zeigt ein Blockdiagramm, das eine Anordnung eines Speichersystems gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • Unter Bezugnahme auf 35 umfasst das Speichersystem 1100 eine Speichervorrichtung 1120 und eine Speichersteuerung 1110.
  • Die Speichervorrichtung 1120 kann ein Multi-Chip-Gehäuse sein, das mit einer Vielzahl von Flash-Speicherchips ausgeführt ist. Die Speichervorrichtung 1120 kann eine Vielzahl von leitfähigen Mustern, die in einer gestuften Form gestapelt sind, und einen leitfähigen Gate-Kontakt umfassen, der einen Randteil eines leitfähigen Musters unter der Vielzahl von leitfähigen Mustern durchdringt und mit dem Randteil in Kontakt steht. Die Vielzahl von leitfähigen Mustern kann umfassen ein unteres leitfähiges Muster, das unter dem Randteil des leitfähigen Musters in Kontakt mit einem leitfähigen Gate-Kontakt angeordnet ist, und der leitfähige Gate-Kontakt kann das untere leitfähige Muster durchdringen. Der leitfähige Gate-Kontakt kann von dem unteren leitfähigen Muster durch ein Kontaktisoliermuster isoliert sein. Außerdem kann die Speichervorrichtung 1120 umfassen ein horizontales dotiertes Halbleitermuster, das unter der Vielzahl von leitfähigen Mustern angeordnet ist, und eine Zellenkanalschicht, die mit dem horizontalen dotierten Halbleitermuster verbunden ist und sich derart erstreckt, um von der Vielzahl von leitfähigen Mustern umgeben zu sein. Der leitfähige Gate-Kontakt kann sich bis zu einer Ebene erstrecken, auf der das horizontale dotierte Halbleitermuster angeordnet ist, und eine Aussparung aufweisen, in die eine Schutzschicht auf der Ebene eingefügt ist, auf der das horizontale dotierte Halbleitermuster angeordnet ist. Alternativ kann sich der leitfähige Gate-Kontakt derart erstrecken, um in Kontakt mit einem unteren Kontakt zu stehen, der sich bis zu der Ebene erstreckt, auf der das horizontale dotierte Halbleitermuster angeordnet ist.
  • Die Speichersteuerung 1110 ist eingerichtet, um die Speichervorrichtung 1120 zu steuern, und kann einen statischen Direktzugriffsspeicher (Static Random Access Memory - SRAM) 1111, eine zentrale Verarbeitungseinheit (Central Processing Unit - CPU) 1112, eine Host-Schnittstelle 1113, eine Fehlerkorrekturcode-(Error Correction Code - ECC) Schaltung 1114 und eine Speicherschnittstelle 1115 umfassen. Der SRAM 1111 wird als ein Betriebsspeicher der CPU 1112 verwendet, die CPU 1112 führt Gesamtsteueroperationen für einen Datenaustausch der Speichersteuerung 1110 durch, und die Host-Schnittstelle 1113 umfasst ein Datenaustauschprotokoll für einen mit dem Speichersystem 1100 verbundenen Host. Die ECC-Schaltung 1114 erfasst und korrigiert einen Fehler, der in aus der Speichervorrichtung 1120 gelesenen Daten umfasst ist, und die Speicherschnittstelle 1115 bildet eine Schnittstelle mit der Speichervorrichtung 1120. Die Speichersteuerung 1110 kann ferner einen ROM zum Speichern von Codedaten zur Schnittstellenbildung mit dem Host und dergleichen umfassen.
  • Das wie oben beschrieben ausgeführte Speichersystem 1100 kann eine Speicherkarte oder eine Solid State Disk (SSD) sein, in der die Speichervorrichtung 1120 mit der Steuerung 1110 kombiniert ist. Wenn das Speichersystem 1100 beispielsweise eine SSD ist, kann die Speichersteuerung 1100 mit der Außenseite (z.B. dem Host) über eines von verschiedenen Schnittstellenprotokollen, wie etwa ein USB-(Universal Serial Bus) Protokoll, ein Multimediakarten-(Multi-Media Card) Protokoll, ein PCI-(Peripheral Component Interconnection) Protokoll, ein PCI-E-(PCI-Express) Protokoll, ein ATA-(Advanced Technology Attachment) Protokoll, ein SATA-(Serial-ATA) Protokoll, ein PATA-(Parallel-ATA) Protokoll, ein SCSI-(Small Computer System Interface) Protokoll, ein ESDI-(Enhanced Small Disk Interface) Protokoll und ein IDE-(Integrated Drive Electronics) Protokoll kommunizieren.
  • 36 zeigt ein Blockdiagramm, das eine Anordnung eines Computersystems gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • Unter Bezugnahme auf 36 kann das Computersystem 1200 eine CPU 1220, einen Arbeitsspeicher (RAM) 1230, eine Benutzerschnittstelle 1240, ein Modem 1250 und ein Speichersystem 1210 umfassen, die elektrisch mit einem Systembus 1260 verbunden sind. Wenn das Computersystem 1200 eine mobile Vorrichtung ist, kann ferner eine Batterie zum Zuführen einer Betriebsspannung an das Computersystem 1200 umfasst sein, und ein Anwendungschipsatz, ein Kamerabildprozessor (Camer Image Processor - CIS), ein mobiles D-RAM und dergleichen können ferner umfasst sein.
  • Das Speichersystem 1210 kann mit einer Speichervorrichtung 1212 und einer Speichersteuerung 1211 ausgebildet sein.
  • Die Speichervorrichtung 1212 kann identisch zu der unter Bezugnahme auf 35 beschriebenen Speichervorrichtung 1120 eingerichtet sein.
  • Gemäß einer Ausführungsform kann ein Kontaktisoliermuster an einer Zielposition selbstausgerichtet werden, indem ein Dickenunterschied eines Opfermaterials verwendet wird, das in zumindest einem von einer Opferschicht und Opfer-Pad umfasst ist. Demzufolge kann die Stabilität von Herstellungsprozessen verbessert werden.
  • Gemäß einer Ausführungsform wird eine Stützstruktur mit einem leitfähigen Gate-Kontakt angeordnet, so dass die Fläche, die von dem leitfähigen Gate-Kontakt und der Stützstruktur eingenommen wird, reduziert werden kann. Darüber hinaus können in einer Ausführungsform, obwohl keine separate Stützstruktur an der Peripherie des leitfähigen Gate-Kontakts angeordnet ist, die strukturelle Stabilität und die Stabilität eines Herstellungsprozesses durch eine Stützstruktur verbessert werden, die zuvor in einem Bereich gebildet wird, in dem der leitfähige Gate-Kontakt anzuordnen ist.
  • Obwohl einige Stützstrukturen, die an der Peripherie des leitfähigen Gate-Kontakts angeordnet sind, weggelassen werden, kann gemäß einer Ausführungsform die Stabilität von Herstellungsprozessen verbessert werden. Somit kann in einer Ausführungsform die Fläche des leitfähigen Gate-Kontakts, die der weggelassenen Fläche der Stützstruktur entspricht, vergrößert werden.

Claims (42)

  1. Halbleiterspeichervorrichtung, aufweisend: einen ersten leitfähigen Gate-Kontakt; ein erstes Kontaktisoliermuster, das den ersten leitfähigen Gate-Kontakt umgibt; ein erstes leitfähiges Muster, das das erste Kontaktisoliermuster umgibt; und ein zweites leitfähiges Muster, das über dem ersten leitfähigen Muster angeordnet ist, wobei das zweite leitfähige Muster den ersten leitfähigen Gate-Kontakt umgibt, wobei das zweite leitfähige Muster umfasst: einen ersten Randteil, der mit dem ersten Kontaktisoliermuster überlappt, wobei der erste Randteil in Kontakt mit dem ersten leitfähigen Gate-Kontakt steht; und einen ersten Basisteil, der von dem ersten leitfähigen Gate-Kontakt durch den ersten Randteil beabstandet ist, sich von dem ersten Randteil und weg von dem ersten leitfähigen Gate-Kontakt erstreckt und wobei der erste Basisteil dicker als der erste Randteil ist.
  2. Halbleiterspeichervorrichtung nach Anspruch 1, wobei das erste leitfähige Muster umfasst: einen zweiten Basisteil, der mit dem ersten Randteil des zweiten leitfähigen Musters überlappt, wobei der zweite Basisteil dicker als der erste Randteil ist; und einen zweiten Randteil, der sich von dem zweiten Basisteil erstreckt, wobei der zweite Randteil dünner als der zweite Basisteil ist.
  3. Halbleiterspeichervorrichtung nach Anspruch 2, ferner aufweisend einen zweiten leitfähigen Gate-Kontakt, der von dem zweiten Randteil des ersten leitfähigen Musters umgeben ist, wobei der zweite leitfähige Gate-Kontakt eine Seitenwand in Kontakt mit dem zweiten Randteil aufweist.
  4. Halbleiterspeichervorrichtung nach Anspruch 1, ferner aufweisend: eine isolierende Zwischenschicht zwischen dem ersten leitfähigen Muster und dem zweiten leitfähigen Muster; eine Seitenwand-Isolierschicht, die sich entlang Seitenwänden des ersten leitfähigen Musters, des zweiten leitfähigen Musters und der isolierenden Zwischenschicht erstreckt; einen leitfähigen vertikalen Kontakt auf der Seitenwand-Isolierschicht; und eine Sperrisolierschicht, die sich entlang einer Oberfläche sowohl des ersten leitfähigen Musters als auch des zweiten leitfähigen Musters erstreckt.
  5. Halbleiterspeichervorrichtung nach Anspruch 4, wobei die Sperrisolierschicht eine erste Öffnung, die der Seitenwand-Isolierschicht zugewandt ist, und eine zweite Öffnung, die dem ersten leitfähigen Gate-Kontakt zugewandt ist, umfasst, und wobei die zweite Öffnung schmaler als die erste Öffnung ist.
  6. Halbleiterspeichervorrichtung nach Anspruch 1, ferner aufweisend: einen Dummy-Kontakt, der das erste leitfähige Muster und das zweite leitfähige Muster durchdringt; ein zweites Kontaktisoliermuster, das zwischen dem Dummy-Kontakt und zumindest einem von dem ersten leitfähigen Muster und dem zweiten leitfähigen Muster angeordnet ist; und eine obere Isolierschicht auf einer oberen Oberfläche des Dummy-Kontakts.
  7. Halbleiterspeichervorrichtung, aufweisend: ein horizontales dotiertes Halbleitermuster; eine gestufte Stapelstruktur mit einer Vielzahl von isolierenden Zwischenschichten und einer Vielzahl von leitfähigen Mustern, die abwechselnd auf dem horizontalen dotierten Halbleitermuster gestapelt sind, wobei die gestufte Stapelstruktur einen Zellenbereich, der mit dem horizontalen dotierten Halbleitermuster überlappt, und einen sich von dem Zellenbereich erstreckenden Kontaktbereich umfasst; eine Zellenkanalschicht in Kontakt mit dem horizontalen dotierten Halbleitermuster, wobei die Zellenkanalschicht den Zellenbereich der gestuften Stapelstruktur durchdringt; eine Vielzahl von leitfähigen Gate-Kontakten, die den Kontaktbereich der gestuften Stapelstruktur durchdringen, wobei sich die Vielzahl von leitfähigen Gate-Kontakten bis zu einer Ebene erstreckt, auf der das horizontale dotierte Halbleitermuster angeordnet ist; und eine Schutzschicht, die eine Seitenwand jedes der leitfähigen Gate-Kontakte durchdringt.
  8. Halbleiterspeichervorrichtung nach Anspruch 7, wobei die Vielzahl von leitfähigen Gate-Kontakten einen ersten leitfähigen Gate-Kontakt und einen zweiten leitfähigen Gate-Kontakt umfasst, die voneinander beabstandet sind, und wobei die Vielzahl von leitfähigen Mustern umfasst: ein erstes leitfähiges Muster, das den ersten leitfähigen Gate-Kontakt und den zweiten leiten leitfähigen den Gate-Kontakt umgibt; und ein zweites leitfähiges Muster, das über dem ersten leitfähigen Muster angeordnet ist, wobei das zweite leitfähige Muster von dem zweiten leitfähigen Gate-Kontakt beabstandet ist.
  9. Halbleiterspeichervorrichtung nach Anspruch 8, wobei das zweite leitfähige Muster einen ersten Randteil, der den ersten leitfähigen Gate-Kontakt umgibt, und einen ersten Basisteil, der sich von dem ersten Randteil zu der Zellenkanalschicht erstreckt, umfasst, wobei das erste leitfähige Muster einen zweiten Basisteil, der mit dem ersten Randteil des zweiten leitfähigen Musters überlappt und den ersten leitfähigen Gate-Kontakt umgibt, und einen zweiten Randteil, der sich derart erstreckt, um den zweiten leitfähigen Gate-Kontakt von dem zweiten Basisteil zu umgeben, umfasst, wobei der erste Randteil des zweiten leitfähigen Musters eine Seitenwand in Kontakt mit dem ersten leitfähigen Gate-Kontakt umfasst, und wobei der zweite Randteil des ersten leitfähigen Musters eine Seitenwand in Kontakt mit dem zweiten leitfähigen Gate-Kontakt umfasst.
  10. Halbleiterspeichervorrichtung nach Anspruch 9, wobei der erste Randteil und der zweite Randteil dünner als der erste Basisteil und der zweite Basisteil sind.
  11. Halbleiterspeichervorrichtung nach Anspruch 9, wobei der erste Randteil und der zweite Randteil dicker als der erste Basisteil und der zweite Basisteil sind.
  12. Halbleiterspeichervorrichtung nach Anspruch 9, ferner aufweisend ein Kontaktisoliermuster, das zwischen dem ersten leitfähigen Muster und dem ersten leitfähigen Gate-Kontakt angeordnet ist.
  13. Halbleiterspeichervorrichtung nach Anspruch 7, ferner aufweisend: einen leitfähigen vertikalen Kontakt, der sich parallel zu der Zellenkanalschicht von dem horizontalen dotierten Halbleitermuster erstreckt; eine Seitenwand-Isolierschicht zwischen dem leitfähigen vertikalen Kontakt und der gestuften Stapelstruktur; und eine Sperrisolierschicht, die sich entlang einer Oberfläche von jedem der Vielzahl von leitfähigen Mustern erstreckt, wobei die Sperrisolierschicht eine erste Öffnung, die der Seitenwand-Isolierschicht zugewandt ist, und eine zweite Öffnung, die einem entsprechenden leitfähigen Gate-Kontakt unter der Vielzahl von leitfähigen Gate-Kontakten zugewandt ist, umfasst.
  14. Halbleiterspeichervorrichtung nach Anspruch 13, wobei eine Breite der zweiten Öffnung schmaler als die der ersten Öffnung ist.
  15. Halbleiterspeichervorrichtung nach Anspruch 13, wobei eine Breite der zweiten Öffnung breiter als die der ersten Öffnung ist.
  16. Halbleiterspeichervorrichtung nach Anspruch 7, wobei die gestufte Stapelstruktur ferner einen Erweiterungsbereich umfasst, der sich von dem Kontaktbereich erstreckt.
  17. Halbleiterspeichervorrichtung nach Anspruch 16, ferner aufweisend: eine Vielzahl von oberen Kontakten, die mit der Vielzahl von leitfähigen Gate-Kontakten verbunden sind; eine Vielzahl von oberen Leitungen, die mit der Vielzahl von oberen Kontakten verbunden sind; eine Vielzahl von Dummy-Kontakten, die den Erweiterungsbereich der gestuften Stapelstruktur durchdringen, wobei sich die Vielzahl von Dummy-Kontakten bis zu einer Ebene erstreckt, auf der das horizontale dotierte Halbleitermuster angeordnet ist; und eine obere Isolierschicht, die zwischen der Vielzahl von oberen Kontakten und zwischen der Vielzahl von oberen Leitungen angeordnet ist, wobei die obere Isolierschicht die Vielzahl von Dummy-Kontakten bedeckt.
  18. Halbleiterspeichervorrichtung, aufweisend: eine gestufte Stapelstruktur mit einer Vielzahl von isolierenden Zwischenschichten und einer Vielzahl von leitfähigen Mustern, die abwechselnd gestapelt sind, wobei die gestufte Stapelstruktur einen Zellenbereich und einen sich von dem Zellenbereich erstreckenden Kontaktbereich umfasst; ein horizontales dotiertes Halbleitermuster, das unter dem Zellenbereich der gestuften Stapelstruktur angeordnet ist; eine untere Isolierschicht, die unter dem Kontaktbereich der gestuften Stapelstruktur auf einer Ebene angeordnet ist, auf der das horizontale dotierte Halbleitermuster angeordnet ist; eine Vielzahl von unteren Kontakten, die die untere Isolierschicht durchdringen; eine Zellenkanalschicht in Kontakt mit dem horizontalen dotierten Halbleitermuster, wobei die Zellenkanalschicht den Zellenbereich der gestuften Stapelstruktur durchdringt; und eine Vielzahl von leitfähigen Gate-Kontakten, die mit der Vielzahl von unteren Kontakten verbunden sind, wobei die Vielzahl von leitfähigen Gate-Kontakten den Kontaktbereich der gestuften Stapelstruktur durchdringt.
  19. Halbleiterspeichervorrichtung nach Anspruch 18, ferner aufweisend: eine erste Schutzschicht, eine horizontale Schicht und eine zweite Schutzschicht, die jeden der unteren Kontakte zwischen jedem der unteren Kontakte und der unteren Isolierschicht umgeben, wobei die erste Schutzschicht, die horizontale Schicht und die zweite Schutzschicht in einer Richtung gestapelt sind, in der die Vielzahl von isolierenden Zwischenschichten und die Vielzahl von leitfähigen Muster gestapelt sind; ein erstes Halbleitermuster, das unter der ersten Schutzschicht angeordnet ist, wobei das erste Halbleitermuster jeden der unteren Kontakte umgibt; und ein zweites Halbleitermuster, das auf der zweiten Schutzschicht angeordnet ist, wobei das zweite Halbleitermuster jeden der unteren Kontakte umgibt.
  20. Halbleiterspeichervorrichtung nach Anspruch 18, wobei die Vielzahl von leitfähigen Gate-Kontakten einen ersten leitfähigen Gate-Kontakt und einen zweiten leitfähigen Gate-Kontakt umfasst, die voneinander beabstandet sind, und wobei die Vielzahl von leitfähigen Muster umfasst: ein erstes leitfähiges Muster, das den ersten leitfähigen Gate-Kontakt und den zweiten leitfähigen Gate-Kontakt umgibt; und ein zweites leitfähiges Muster, das über dem ersten leitfähigen Muster angeordnet ist, wobei das zweite leitfähige Muster von dem zweiten leitfähigen Gate-Kontakt beabstandet ist.
  21. Halbleiterspeichervorrichtung nach Anspruch 20, wobei das zweite leitfähige Muster einen ersten Randteil, der den ersten leitfähigen Gate-Kontakt umgibt, und einen ersten Basisteil, der sich von dem ersten Randteil zu der Zellenkanalschicht erstreckt, umfasst, wobei das erste leitfähige Muster einen zweiten Basisteil, der mit dem ersten Randteil des zweiten leitfähigen Musters überlappt und den ersten leitfähigen Gate-Kontakt umgibt, und einen zweiten Randteil, der sich derart erstreckt, um den zweiten leitfähigen Gate-Kontakt von dem zweiten Basisteil zu umgeben, umfasst, wobei der erste Randteil des zweiten leitfähigen Musters eine Seitenwand in Kontakt mit dem ersten leitfähigen Gate-Kontakt umfasst, und wobei der zweite Randteil des ersten leitfähigen Musters eine Seitenwand in Kontakt mit dem zweiten leitfähigen Gate-Kontakt umfasst.
  22. Halbleiterspeichervorrichtung nach Anspruch 21, wobei der erste Randteil und der zweite Randteil eine Dicke aufweisen, die sich von der des ersten Basisteils und des zweiten Basisteils unterscheidet.
  23. Verfahren zum Herstellen einer Halbleiterspeichervorrichtung, das Verfahren aufweisend: Bilden einer vorläufigen gestuften Stapelstruktur, umfassend eine untere isolierende Zwischenschicht, eine mittlere isolierende Zwischenschicht, eine obere isolierende Zwischenschicht, eine untere Opferschicht mit einem unteren Basisteil zwischen der unteren isolierenden Zwischenschicht und der mittleren isolierenden Zwischenschicht und einem unteren Randteil, der weiter zu einem Seitenabschnitt als die mittlere isolierende Zwischenschicht von dem unteren Basisteil vorsteht und dünner als der untere Basisteil ist, und eine obere Opferschicht mit einem oberen Basisteil zwischen der mittleren isolierenden Zwischenschicht und der oberen isolierenden Zwischenschicht und einem oberen Randteil, der weiter zu einem Seitenabschnitt als die obere isolierende Zwischenschicht von dem oberen Basisteil vorsteht und dünner ist als der obere Basisteil; Bilden einer Füllisolierschicht, die die vorläufige gestufte Stapelstruktur bedeckt; Bilden eines Kontaktlochs, das die Füllisolierschicht, den oberen Randteil, die mittlere isolierende Zwischenschicht, den unteren Basisteil und die untere isolierende Zwischenschicht durchdringt; Ersetzen des oberen Randteils durch ein Opfer-Pad durch das Kontaktloch; Ersetzen eines Abschnitts des unteren Basisteils durch ein Kontaktisoliermuster durch das Kontaktloch; und Bilden einer Stützstruktur, die von dem Kontaktisoliermuster und dem Opfer-Pad in dem Kontaktloch umgeben ist.
  24. Verfahren nach Anspruch 23, ferner aufweisend: Bilden eines Kanallochs, das die obere isolierende Zwischenschicht, den oberen Basisteil, die mittlere isolierende Zwischenschicht, den unteren Basisteil und die untere isolierende Zwischenschicht durchdringt; Bilden einer Speicherschicht entlang einer Oberfläche des Kanallochs; Bilden einer Kanalschicht entlang einer Oberfläche der Speicherschicht; und Füllen eines mittleren Bereichs des Kanallochs mit einem Kernisoliermuster und einem Abdeckmuster auf dem Kernisoliermuster.
  25. Verfahren nach Anspruch 24, wobei die Stützstruktur die Speicherschicht und die Kanalschicht, die sich zu der Innenseite des Kontaktlochs erstrecken, und ein auf der Kanalschicht in dem Kontaktloch angeordnetes Dummy-Kernisoliermuster umfasst.
  26. Verfahren nach Anspruch 25, ferner aufweisend: Bilden einer oberen Schutzschicht, die die Stützstruktur und das Abdeckmuster bedeckt, so dass ein Hohlraum in dem Kontaktloch definiert wird; Bilden eines Schlitzes, der die obere Schutzschicht, die obere isolierende Zwischenschicht, den oberen Basisteil, die mittlere isolierende Zwischenschicht, den unteren Basisteil und die untere isolierende Zwischenschicht durchdringt; Entfernen der unteren Opferschicht, der oberen Opferschicht und des Opfer-Pads, um die Stützstruktur und das Kontaktisoliermuster freizulegen; Bilden einer Sperrisolierschicht entlang einer Oberfläche eines unteren Gate-Bereichs, in dem die untere Opferschicht entfernt ist, und eines oberen Gate-Bereichs, in dem die obere Opferschicht und das Opfer-Pad entfernt sind; und Füllen eines mittleren Bereichs sowohl des unteren Gate-Bereichs als auch des oberen Gate-Bereichs mit einem leitfähigen Muster.
  27. Verfahren nach Anspruch 26, ferner aufweisend: Freilegen eines Abschnitts der Sperrisolierschicht und des Kontaktisoliermusters durch Entfernen der Stützstruktur; Entfernen des freigelegten Abschnitts der Sperrisolierschicht, um einen Randteil des leitfähigen Musters freizulegen, das mit dem Kontaktisoliermuster überlappt; und Füllen eines Bereichs, in dem die Stützstruktur entfernt ist, mit einem leitfähigen Gate-Kontakt, um in Kontakt mit dem Randteil des leitfähigen Musters zu stehen.
  28. Verfahren zum Herstellen einer Halbleiterspeichervorrichtung, das Verfahren aufweisend: Bilden einer unteren Stapelstruktur, in der eine horizontale Schicht und eine Schutzschicht gestapelt sind; Isolieren der unteren Stapelstruktur in ein vorläufiges horizontales Muster und eine vorläufige Kontaktstruktur; Bilden einer vorläufigen gestuften Stapelstruktur durch Stapeln einer unteren isolierenden Zwischenschicht, einer unteren Opferschicht, einer mittleren isolierenden Zwischenschicht, einer oberen Opferschicht und einer oberen isolierenden Zwischenschicht über dem vorläufigen horizontalen Muster und der vorläufigen Kontaktstruktur; Bilden einer Stützstruktur, die die vorläufige gestufte Stapelstruktur durchdringt, wobei sich die Stützstruktur zu der Innenseite der vorläufigen Kontaktstruktur erstreckt; Ersetzen jeder der unteren Opferschicht und der oberen Opferschicht durch ein leitfähiges Muster; und Ersetzen der horizontalen Schicht der vorläufigen Kontaktstruktur und der Stützstruktur durch einen leitfähigen Gate-Kontakt.
  29. Verfahren nach Anspruch 28, wobei die Schutzschicht der unteren Stapelstruktur in dem leitfähigen Gate-Kontakt verbleibt.
  30. Verfahren nach Anspruch 28, wobei die untere Opferschicht einen unteren Basisteil zwischen der unteren isolierenden Zwischenschicht und der mittleren isolierenden Zwischenschicht und einen unteren Randteil, der weiter zu einem Seitenabschnitt als die mittlere isolierende Zwischenschicht von dem unteren Basisteil vorsteht, umfasst, wobei die obere Opferschicht einen oberen Basisteil zwischen der mittleren isolierenden Zwischenschicht und der oberen isolierenden Zwischenschicht und einen oberen Randteil, der weiter zu einem Seitenabschnitt als die obere isolierende Zwischenschicht von dem oberen Basisteil vorsteht, umfasst.
  31. Verfahren nach Anspruch 30, wobei der untere Randteil dünner als der untere Basisteil gebildet ist und der obere Randteil dünner als der obere Basisteil gebildet ist.
  32. Verfahren nach Anspruch 31, wobei das Bilden der Stützstruktur umfasst: Bilden eines Kontaktlochs, das den oberen Randteil, die mittlere isolierende Zwischenschicht, den unteren Basisteil und die untere isolierende Zwischenschicht durchdringt; Entfernen eines Abschnitts des unteren Basisteils und des oberen Randteils durch das Kontaktloch; Bilden eines Opfer-Pads, das einen ersten Aussparungsbereich füllt, in dem der obere Randteil entfernt ist; Bilden eines Kontaktisoliermusters, das einen zweiten Aussparungsbereich füllt, in dem der Abschnitt des unteren Basisteils entfernt ist; Bilden einer Speicherschicht entlang einer Seitenwand des Kontaktlochs, um eine Seitenwand sowohl des Opfer-Pads als auch des Kontaktisoliermusters zu bedecken; Bilden einer Kanalschicht entlang einer Oberfläche der Speicherschicht; und Bilden eines Dummy-Kernisoliermusters auf der Kanalschicht.
  33. Verfahren nach Anspruch 32, wobei das Ersetzen sowohl der unteren Opferschicht als auch der oberen Opferschicht durch das leitfähige Muster umfasst: Bilden einer oberen Schutzschicht, die die Stützstruktur bedeckt, so dass ein Hohlraum in dem Kontaktloch definiert wird; Bilden eines Schlitzes, der die obere Schutzschicht, die obere isolierende Zwischenschicht, den oberen Basisteil der oberen Opferschicht, die mittlere isolierende Zwischenschicht, den unteren Basisteil der unteren Opferschicht und die untere isolierende Zwischenschicht durchdringt; Entfernen der unteren Opferschicht, der oberen Opferschicht und des Opfer-Pads durch den Schlitz, um die Stützstruktur und das Kontaktisoliermuster freizulegen; Bilden einer Sperrisolierschicht entlang einer Oberfläche sowohl eines unteren Gate-Bereichs, in dem die untere Opferschicht entfernt ist, als auch eines oberen Gate-Bereichs, in dem die obere Opferschicht und das Opfer-Pad entfernt sind; und Füllen eines mittleren Bereichs sowohl des unteren Gate-Bereichs als auch des oberen Gate-Bereichs mit einem ersten leitfähigen Material.
  34. Verfahren nach Anspruch 33, wobei das Ersetzen der horizontalen Schicht der vorläufigen Kontaktstruktur und der Stützstruktur durch den leitfähigen Gate-Kontakt umfasst: Freilegen eines Abschnitts der Sperrisolierschicht und des Kontaktisoliermusters durch Entfernen der Stützstruktur; Entfernen des Abschnitts der Sperrisolierschicht, um einen Randteil des leitfähigen Musters freizulegen, der mit dem Kontaktisoliermuster überlappt; und Füllen eines Bereichs, in dem die Stützstruktur entfernt ist, mit einem zweiten leitfähigen Material, um in Kontakt mit dem Randteil des leitfähigen Musters zu stehen.
  35. Verfahren nach Anspruch 30, ferner aufweisend ein Bilden eines ersten Opfer-Pads auf dem oberen Randteil.
  36. Verfahren nach Anspruch 35, wobei das Bilden der Stützstruktur umfasst: Bilden eines Kontaktlochs, das das erste Opfer-Pad, den oberen Randteil, die mittlere isolierende Zwischenschicht, den oberen Basisteil und die untere isolierende Zwischenschicht durchdringt; Entfernen eines Abschnitts des unteren Basisteils, des oberen Randteils und des ersten Opfer-Pads durch das Kontaktloch; Bilden eines zweiten Opfer-Pads, das einen ersten Aussparungsbereich füllt, in dem der obere Randteil und das erste Opfer-Pad entfernt sind; Bilden eines Kontaktisoliermusters, das einen zweiten Aussparungsbereich füllt, in dem der Abschnitt des unteren Basisteils entfernt ist; Bilden einer Speicherschicht entlang einer Seitenwand des Kontaktlochs, um eine Seitenwand sowohl des zweiten Opfer-Pads als auch des Kontaktisoliermusters zu bedecken; Bilden einer Kanalschicht entlang einer Oberfläche der Speicherschicht; und Bilden eines Dummy-Kernisoliermusters auf der Kanalschicht.
  37. Verfahren nach Anspruch 36, wobei das Ersetzen sowohl der unteren Opferschicht als auch der oberen Opferschicht durch das leitfähige Muster umfasst: Bilden einer oberen Schutzschicht, die die Stützstruktur bedeckt, so dass ein Hohlraum in dem Kontaktloch definiert wird; Entfernen der unteren Opferschicht, der oberen Opferschicht und des zweiten Opfer-Pads, um die Stützstruktur und das Kontaktisoliermuster freizulegen; Bilden einer Sperrisolierschicht entlang einer Oberfläche sowohl eines unteren Gate-Bereichs, in dem die untere Opferschicht entfernt ist, als auch eines oberen Gate-Bereichs, in dem die obere Opferschicht und das zweite Opfer-Pad entfernt sind; und Füllen eines mittleren Bereichs sowohl des unteren Gate-Bereichs als auch des oberen Gate-Bereichs mit einem ersten leitfähigen Material.
  38. Verfahren nach Anspruch 30, ferner aufweisend: Bilden eines Kanallochs, das die obere isolierende Zwischenschicht, den oberen Basisteil, die mittlere isolierende Zwischenschicht, den unteren Basisteil und die untere isolierende Zwischenschicht durchdringt, wobei sich das Kanalloch zu der Innenseite der horizontalen Schicht des vorläufigen horizontalen Musters erstreckt; Bilden einer Speicherschicht entlang einer Oberfläche des Kanallochs; Bilden einer Kanalschicht entlang einer Oberfläche der Speicherschicht; Füllen eines mittleren Bereichs des Kanallochs mit einem Kernisoliermuster und einem Abdeckmuster auf dem Kernisoliermuster; Bilden eines Schlitzes, der die vorläufige gestufte Stapelstruktur durchdringt, wobei der Schlitz die horizontale Schicht des vorläufigen horizontalen Musters freilegt; Entfernen der horizontalen Schicht des vorläufigen horizontalen Musters, um einen Abschnitt der Speicherschicht durch den Schlitz freizulegen; Entfernen des freigelegten Teils der Speicherschicht, um einen Abschnitt der Kanalschicht freizulegen; und Füllen eines Bereichs, in dem die horizontale Schicht entfernt ist, mit einer dotierten Halbleiterschicht, um in Kontakt mit der Kanalschicht zu stehen.
  39. Verfahren zum Herstellen einer Halbleiterspeichervorrichtung, das Verfahren aufweisend: Bilden einer unteren Stapelstruktur, in der eine horizontale Schicht und eine Schutzschicht gestapelt sind; Isolieren der unteren Stapelstruktur in ein vorläufiges horizontales Muster und eine vorläufige Kontaktstruktur; Bilden eines unteren Kontakts, der die vorläufige Kontaktstruktur durchdringt; Bilden einer vorläufigen gestuften Stapelstruktur mit einer Vielzahl von isolierenden Zwischenschichten und einer Vielzahl von Opferschichten, die abwechselnd gestapelt werden, über einer unteren Struktur mit dem vorläufigen horizontalen Muster, der vorläufigen Kontaktstruktur und dem unteren Kontakt; Ätzen der vorläufigen gestuften Stapelstruktur, um einen Schlitz, der einen Zellenbereich der vorläufigen gestuften Stapelstruktur durchdringt, der mit der horizontalen Schicht überlappt, und ein Kontaktloch, das einen Kontaktbereich der vorläufigen gestuften Stapelstruktur durchdringt, der mit dem unteren Kontakt überlappt, zu bilden; Bilden einer Stützstruktur, die in dem Kontaktloch angeordnet ist, wobei sich die Stützstruktur zwischen den isolierenden Zwischenschichten erstreckt; Ersetzen jeder der Opferschichten durch ein leitfähiges Muster; und Ersetzen eines Abschnitts der Stützstruktur in dem Kontaktloch durch einen leitfähigen Gate-Kontakt, der mit dem unteren Kontakt verbunden ist.
  40. Verfahren nach Anspruch 39, wobei eine der Vielzahl von Opferschichten einen Randteil, der mit dem unteren Kontakt überlappt, und einen Basisteil, der sich von dem Randteil zu dem Zellenbereich der vorläufigen gestuften Stapelstruktur erstreckt, umfasst und eine Dicke aufweist, die sich von der des Randteils unterscheidet, und wobei das Kontaktloch den Randteil durchdringt.
  41. Verfahren nach Anspruch 40, wobei das Bilden der Stützstruktur umfasst: Bilden einer ersten oberen Schutzschicht, die mit dem Zellenbereich der vorläufigen gestuften Stapelstruktur überlappt, so dass ein Hohlraum in dem Schlitz definiert wird; Entfernen eines Abschnitts einer unteren Opferschicht, die mit dem Randteil überlappt, unter der Vielzahl von Opferschichten und des Randteils durch das Kontaktloch; Füllen eines ersten Aussparungsbereichs, in dem der Randteil entfernt ist, mit einem Opfer-Pad; Bilden einer Kontaktisolierschicht entlang einer Seitenwand des Kontaktlochs, um einen zweiten Aussparungsbereich zu füllen, in dem der Abschnitt der unteren Opferschicht entfernt wird; und Bilden einer Auskleidungsschicht auf der Kontaktisolierschicht.
  42. Verfahren nach Anspruch 41, wobei das Ersetzen jeder der Opferschichten durch das leitfähige Muster umfasst: Bilden einer zweiten oberen Schutzschicht, die mit dem Kontaktbereich der vorläufigen gestuften Sackstruktur überlappt; Entfernen eines Abschnitts der ersten oberen Schutzschicht, so dass der Schlitz geöffnet wird; Entfernen der Vielzahl von Opferschichten und des Opfer-Pads durch den Schlitz; und Füllen jedes der Bereiche, in denen die Vielzahl von Opferschichten und das Opfer-Pad entfernt sind, mit einem leitfähigen Material.
DE102022203724.3A 2021-06-14 2022-04-13 Halbleiterspeichervorrichtung und herstellungsverfahren der halbleiterspeichervorrichtung Pending DE102022203724A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0076983 2021-06-14
KR1020210076983A KR20220167688A (ko) 2021-06-14 2021-06-14 반도체 메모리 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE102022203724A1 true DE102022203724A1 (de) 2022-12-15

Family

ID=84192693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022203724.3A Pending DE102022203724A1 (de) 2021-06-14 2022-04-13 Halbleiterspeichervorrichtung und herstellungsverfahren der halbleiterspeichervorrichtung

Country Status (5)

Country Link
US (1) US20220399365A1 (de)
KR (1) KR20220167688A (de)
CN (1) CN115548026A (de)
DE (1) DE102022203724A1 (de)
TW (1) TW202249245A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078784A (ko) * 2018-12-21 2020-07-02 삼성전자주식회사 3차원 반도체 메모리 장치

Also Published As

Publication number Publication date
CN115548026A (zh) 2022-12-30
US20220399365A1 (en) 2022-12-15
KR20220167688A (ko) 2022-12-21
TW202249245A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
DE102019122665B4 (de) Halbleitervorrichtung
US10566347B2 (en) Semiconductor device and method of manufacturing the same
US10163930B2 (en) Semiconductor device and manufacturing method thereof
DE102020111648B4 (de) Halbleiterspeichervorrichtungen
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102016114578A1 (de) Dreidimensionale Halbleitervorrichtung
DE102006053159B4 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur
DE102015101205A1 (de) Halbleitervorrichtungen mit leitfähigen Kontaktstellen und Verfahren zum Herstellen derselben
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE102013200684A1 (de) Nicht-flüchtige Speichervorrichtung und Verfahren zur Herstellung derselben
DE102011007746A1 (de) Flashspeicher mit Mehrzustandsarchitektur
DE102020111649B4 (de) Integrierte Schaltungsvorrichtung
DE102019214214A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102018111376A1 (de) Integrierte Schaltungsvorrichtungen
DE102021208171A1 (de) Speichervorrichtung und herstellungsverfahren der speichervorrichtung
DE102021120369A9 (de) Halbleitervorrichtung und elektronisches system
DE102022203724A1 (de) Halbleiterspeichervorrichtung und herstellungsverfahren der halbleiterspeichervorrichtung
DE102020108091B4 (de) Halbleitervorrichtung
DE102020108092A1 (de) Halbleitervorrichtungen
DE102021207369A1 (de) Halbleiterspeichervorrichtung und verfahren zum herstellen derselben
DE102021119273A1 (de) Halbleitervorrichtung und Datenspeichersystem mit derselben
DE102021113548A1 (de) Halbleitervorrichtungen und Datenspeichersysteme mit denselben
DE10219841B4 (de) Kontaktplugausbildung für Bauelemente mit gestapelten Kondensatoren
DE102022203925A1 (de) Halbleiterspeichervorrichtung und herstellungsverfahren der halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027112000

Ipc: H10B0020000000