DE102021003279A1 - Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung - Google Patents

Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung Download PDF

Info

Publication number
DE102021003279A1
DE102021003279A1 DE102021003279.9A DE102021003279A DE102021003279A1 DE 102021003279 A1 DE102021003279 A1 DE 102021003279A1 DE 102021003279 A DE102021003279 A DE 102021003279A DE 102021003279 A1 DE102021003279 A1 DE 102021003279A1
Authority
DE
Germany
Prior art keywords
channel
insulating
openings
pattern
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021003279.9A
Other languages
English (en)
Inventor
Kun Young Lee
Dong Hyoub KIM
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of DE102021003279A1 publication Critical patent/DE102021003279A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Eine Halbleitereinrichtung enthält eine gestapelte Struktur mit leitenden Schichten und isolierenden Schichten, die abwechselnd miteinander gestapelt sind, eine isolierenden Säule, die durch die gestapelte Struktur hindurchgeht, ein erstes Kanalmuster, das eine Seitenwand der isolierenden Säule umgibt, ein zweites Kanalmuster, das die Seitenwand der isolierenden Säule umgibt, einen ersten Isolator, der zwischen dem ersten Kanalmuster und dem zweiten Kanalmuster ausgebildet ist, und eine Speicherschicht, die das erste Kanalmuster, das zweite Kanalmuster und den ersten Isolator umgibt, wobei die Speicherschicht eine erste Öffnung aufweist, die sich zwischen dem ersten Kanalmuster und dem zweiten Kanalmuster befindet.

Description

  • QUERVERWEIS AUF VERWANDTE ANWENDUNG
  • Die vorliegende Anmeldung beansprucht gemäß 35 U.S.C. § 119(a) die Priorität für die koreanische Patentanmeldung Nr. 10-2020-0078380 , die am 26. Juni 2020 beim koreanischen Amt für geistiges Eigentum eingereicht wurde und deren gesamte Offenbarung durch Bezugnahme hier aufgenommen ist.
  • HINTERGRUND
  • 1. Technisches Gebiet
  • Verschiedene Ausführungsformen der Erfindung beziehen sich allgemein auf eine elektronische Einrichtung und insbesondere auf eine Halbleitereinrichtung und ein Verfahren zur Herstellung der Halbleitereinrichtung.
  • 2. Verwandter Sachstand
  • Nichtflüchtige Speichereinrichtungen behalten gespeicherte Daten unabhängig von Ein- und Ausschaltbedingungen bei. Die Erhöhung der Integrationsdichte von zweidimensionalen nichtflüchtigen Speichereinrichtungen, bei denen die Speicherzellen in einer einzigen Schicht über einem Substrat gebildet werden, ist kürzlich begrenzt worden. Daher wurden dreidimensionale nichtflüchtige Speichereinrichtungen vorgeschlagen, bei denen die Speicherzellen in vertikaler Richtung über ein Substrat gestapelt sind. Darüber hinaus wurden verschiedene Strukturen und Herstellungsverfahren entwickelt, um die Betriebszuverlässigkeit von dreidimensionalen nichtflüchtigen Speichereinrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform kann eine Halbleitereinrichtung eine gestapelte Struktur mit leitenden Schichten und isolierenden Schichten, die abwechselnd miteinander gestapelt sind, eine isolierende Säule, die durch die gestapelte Struktur verläuft, ein erstes Kanalmuster, das eine Seitenwand der isolierenden Säule umgibt, ein zweites Kanalmuster, das die Seitenwand der isolierenden Säule umgibt, einen ersten Isolator zwischen dem ersten Kanalmuster und dem zweiten Kanalmuster und eine Speicherschicht, die das erste Kanalmuster, das zweite Kanalmuster und den ersten Isolator umgibt, enthalten, wobei die Speicherschicht eine erste Öffnung aufweist, die zwischen dem ersten Kanalmuster und dem zweiten Kanalmuster angeordnet ist.
  • Gemäß einer Ausführungsform kann eine Halbleitereinrichtung eine gestapelte Struktur mit leitenden Schichten und isolierenden Schichten, die abwechselnd miteinander gestapelt sind, eine Source-Kontaktstruktur, die durch die gestapelte Struktur hindurchgeht, Kanalstrukturen, die durch die gestapelte Struktur hindurchgehen und um die Source-Kontaktstruktur herum angeordnet sind, isolierende Muster mit jeweils einem ersten Abschnitt, der eine Seitenwand der Source-Kontaktstruktur umgibt, und zweiten Abschnitten, die aus dem ersten Abschnitt herausragen und sich in die Kanalstrukturen hinein erstrecken, und Isolatoren, die sich zwischen den zweiten Abschnitten befinden, die in einer Stapelrichtung benachbart zueinander sind, umfassen.
  • Gemäß einer Ausführungsform kann ein Verfahren zum Herstellen einer Halbleitereinrichtung das Ausbilden einer gestapelten Struktur mit ersten Materialschichten und zweiten Materialschichten, die abwechselnd aufeinander gestapelt sind, das Ausbilden von Kanalstrukturen, die durch die gestapelte Struktur hindurchgehen, wobei jede der Kanalstrukturen eine Kanalschicht enthält, das Ausbilden einer ersten Öffnung, die durch die gestapelte Struktur hindurchgeht, wobei die erste Öffnung zwischen den Kanalstrukturen angeordnet ist, das Ausbilden von zweiten Öffnungen, die Kontaktpunkte mit den Kanalstrukturen aufweisen durch Ätzen der zweiten Materialschichten durch die erste Öffnung hindurch, und das Strukturieren der Kanalstrukturen durch die Kontaktpunkte hindurch, um die Kanalschicht in Kanalmuster zu trennen, umfassen.
  • Gemäß einer Ausführungsform kann eine Halbleitereinrichtung eine gestapelte Struktur mit leitenden Schichten und isolierenden Schichten, die abwechselnd miteinander gestapelt sind, eine isolierende Säule, die durch die gestapelte Struktur verläuft, ein erstes Kanalmuster, das eine Seitenwand der isolierenden Säule umgibt, ein zweites Kanalmuster, das die Seitenwand der isolierenden Säule umgibt, einen ersten Isolator zwischen dem ersten Kanalmuster und dem zweiten Kanalmuster, und eine Speicherschicht, die das erste Kanalmuster, das zweite Kanalmuster und den ersten Isolator umgibt, enthalten, wobei die Speicherschicht Öffnungen bereitstellt, die das erste und das zweite Kanalmuster oder die isolierende Säule auf Ebenen freilegen, die den isolierenden Schichten entsprechen.
  • Figurenliste
    • 1A und 1B sind Diagramme, die den Aufbau einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen;
    • 2A bis 2F sind Diagramme, die den Aufbau einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen;
    • 3A bis 3E sind Diagramme, die den Aufbau einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen;
    • 4 ist ein Diagramm, das die Struktur einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt;
    • 5A und 5B sind Diagramme, die den Aufbau einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen;
    • 6A und 6B sind Diagramme, die den Aufbau einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen;
    • 7A bis 7D, 8A bis 8C, 9A und 9B, 10A bis 10C, 11A bis 11C, 12A bis 12C, 13A bis 13D, und 14A bis 14D sind Diagramme, die ein Herstellungsverfahren einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulichen;
    • 15A bis 15C, 16A bis 16C, und 17A bis 17C sind Diagramme, die ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß einer Ausführungsform veranschaulichen;
    • 18A und 18B, 19A bis 19C, 20A bis 20C und 21A und 21B sind Diagramme, die ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulichen;
    • 22 ist ein Diagramm, das ein Speichersystem gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt;
    • 23 ist ein Diagramm, das ein Speichersystem gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt;
    • 24 ist ein Diagramm, das ein Speichersystem gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt;
    • 25 ist ein Diagramm, das ein Speichersystem gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt; und
    • 26 ist ein Diagramm, das ein Speichersystem gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Vorteile und Merkmale der vorliegenden Erfindung und Verfahren zu ihrer Verwirklichung werden aus Ausführungsformen deutlich, die nachstehend unter Bezugnahme auf die beiliegenden Zeichnungen ausführlich beschrieben werden. Sie können jedoch in verschiedenen Formen verkörpert werden und sollten nicht als auf die hier dargelegten Ausführungsformen beschränkt verstanden werden. Vielmehr werden diese Ausführungsformen zur Verfügung gestellt, damit diese Offenbarung gründlich und vollständig ist und dem Fachmann den Umfang der beispielhaften Ausführungsformen vollständig vermittelt.
  • Wenn in der folgenden Beschreibung der Ausführungsformen ein Parameter als „vorbestimmt oder vorgegeben“ bezeichnet wird, kann damit gemeint sein, dass ein Wert des Parameters im Voraus festgelegt wird, wenn der Parameter in einem Prozess oder einem Algorithmus verwendet wird. Der Wert des Parameters kann festgelegt werden, wenn der Prozess oder der Algorithmus beginnt, oder er kann während eines Zeitraums festgelegt werden, in dem der Prozess oder der Algorithmus ausgeführt wird.
  • Es sei darauf hingewiesen, dass, obwohl die Begriffe „erstes“, „zweites“, „drittes“ usw. hier zur Beschreibung verschiedener Elemente verwendet werden, diese Elemente nicht durch diese Begriffe eingeschränkt werden sollten. Diese Begriffe werden nur verwendet, um ein Element von einem anderen Element zu unterscheiden. So könnte ein erstes Element in einigen Ausführungsformen als ein zweites Element in anderen Ausführungsformen bezeichnet werden, ohne von der Lehre der vorliegenden Offenbarung abzuweichen.
  • Wenn ein Element als „verbunden“ oder „gekoppelt“ mit einem anderen Element bezeichnet wird, kann es direkt mit dem anderen Element verbunden oder gekoppelt sein, oder es können dazwischenliegende Elemente vorhanden sein. Wenn ein Element dagegen als „direkt verbunden“ oder „direkt gekoppelt“ mit einem anderen Element bezeichnet wird, sind keine dazwischenliegenden Elemente vorhanden.
  • Verschiedene Ausführungsformen sind auf eine Halbleitereinrichtung mit einer stabilisierten Struktur und verbesserten Eigenschaften sowie auf ein Herstellungsverfahren dafür gerichtet.
  • 1A und 1B sind Diagramme, die den Aufbau einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen. 1A ist eine Draufsicht auf eine Leiterebene C_LV, und 1B ist eine A-A'-Querschnittsansicht.
  • Bezugnehmend auf 1A und 1B kann eine Halbleitereinrichtung eine gestapelte Struktur ST, eine Kanalstruktur CH und eine Source-Kontaktstruktur SCT enthalten und kann außerdem eine Basis 10 enthalten.
  • Die gestapelte Struktur ST kann die leitende Ebene C_LV mit einem leitenden Material und eine isolierende Ebene I_LV mit einem isolierenden Material enthalten. Gemäß einer Ausführungsform kann die gestapelte Struktur ST leitende Schichten 11 und isolierende Schichten 12 enthalten, die abwechselnd miteinander gestapelt sind. Die leitenden Schichten 11 und die isolierenden Schichten 12 können in einer dritten Richtung III aufeinandergestapelt sein.
  • Mindestens eine oberste leitende Schicht und mindestens eine unterste leitende Schicht unter den leitenden Schichten 11 können Auswahlleitungen sein, und die übrigen leitenden Schichten können Wortleitungen sein. Die leitenden Schichten 11 können ein leitendes Material, wie z. B. Polysilizium, oder ein Metall, wie z. B. Wolfram (W) oder Molybdän (Mo), enthalten. Die isolierenden Schichten 12 können ein isolierendes Material wie Oxid, Nitrid oder Luftspalte enthalten.
  • Die Kanalstruktur CH kann durch die gestapelte Struktur ST verlaufen. Genauer gesagt kann die Kanalstruktur CH durch die gestapelte Struktur ST in der dritten Richtung III verlaufen und kann mit der Basis 10 gekoppelt sein. Die Basis 10 kann ein Halbleitersubstrat sein oder kann einen Source-Bereich oder eine Source-Schicht enthalten. Die Basis 10 kann eine untere Struktur mit einer peripheren Schaltung und einer Zwischenverbindung enthalten.
  • Die Kanalstruktur CH kann eine Kanalschicht 14 und außerdem eine isolierende Säule 15, eine Speicherschicht M oder ein leitendes Pad 16 enthalten. Die isolierende Säule 15 kann durch die gestapelte Struktur ST verlaufen und ein isolierendes Material wie z. B. Oxid enthalten. Die Kanalschicht 14 kann eine Seitenwand der isolierenden Säule 15 umgeben. Die Kanalschicht 14 kann sich auf einen Bereich beziehen, in dem ein Kanal einer Speicherzelle oder eines Auswahltransistors ausgebildet ist, und kann ein Halbleitermaterial oder eine Nanostruktur enthalten. Das leitende Pad 16 kann vorgesehen sein, um die Kanalschicht 14 mit Drähten, wie z. B. einer Bitleitung, elektrisch zu verbinden. Das leitende Pad 16 kann ein leitendes Material, wie z. B. Polysilizium, enthalten. Bei Fertigungsprozessen kann das leitende Pad 16 als Maskenmuster dienen.
  • Die Source-Kontaktstruktur SCT kann durch die gestapelte Struktur ST verlaufen und sich in der dritten Richtung III erstrecken. Die Source-Kontaktstruktur SCT kann einen Source-Kontaktstopfen 22 und einen isolierenden Abstandshalter 21 umfassen. Der Source-Kontaktstopfen 22 kann elektrisch mit der Basis 10 und entweder dem Source-Bereich oder der Source-Schicht, die in der Basis 10 enthalten ist, gekoppelt sein. Der Source-Kontaktstopfen 22 kann einen einlagigen Aufbau oder einen mehrlagigen Aufbau aufweisen. Die Mehrschichtstruktur kann eine erste leitende Schicht 22A und eine zweite leitende Schicht 22B umfassen, wobei die zweite leitende Schicht 22B einen geringeren Widerstand als die erste leitende Schicht 22A aufweist. Die zweite leitende Schicht 22B kann ein Material mit einem geringeren Widerstand als die erste leitende Schicht 22A enthalten. Gemäß einer Ausführungsform kann die erste leitende Schicht 22A Polysilizium enthalten und die zweite leitende Schicht 22B kann Metall, wie Wolfram oder Molybdän, enthalten. Der isolierende Abstandshalter 21 kann eine Seitenwand des Source-Kontaktstopfens 22 umgeben und kann ein isolierendes Material, wie z. B. Oxid, enthalten. Der Source-Kontaktstopfen 22 und die leitenden Schichten 11 können durch den isolierenden Abstandshalter 21 elektrisch voneinander isoliert sein.
  • Gemäß der voranstehend beschriebenen Struktur können die Source-Kontaktstrukturen SCT in Form von Stopfen, sogenannten Plugs, zwischen den Kanalstrukturen CH angeordnet sein.
  • 2A bis 2F sind Diagramme, die den Aufbau d.h. die Struktur einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen. 2A ist eine Draufsicht auf die isolierende Ebene I_LV. 2B ist eine Draufsicht auf die leitende Ebene C_LV. 2C ist eine B-B'-Querschnittsansicht. 2D ist eine perspektivische Ansicht, die den Aufbau der Source-Kontaktstruktur SCT und der isolierenden Muster 17 zeigt. 2E ist eine perspektivische Ansicht, in der die Struktur der ersten, zweiten und dritten Kanalmuster 14A, 14B und 14C dargestellt ist. 2F ist eine perspektivische Ansicht, in der der Aufbau der Speicherschicht M dargestellt ist.
  • Bezugnehmend auf die 2A bis 2F kann eine Halbleitereinrichtung die gestapelte Struktur ST, die Kanalstruktur CH und den ersten, zweiten und dritten Isolator 18A, 18B und 18C enthalten. Darüber hinaus kann die Halbleitereinrichtung auch die isolierenden Muster 17, die Source-Kontaktstruktur SCT oder die Basis 10 enthalten.
  • Die gestapelte Struktur ST kann die leitenden Schichten 11 und die isolierenden Schichten 12 enthalten, die abwechselnd miteinander gestapelt sind. Mindestens eine oberste leitende Schicht und mindestens eine unterste leitende Schicht unter den leitenden Schichten 11 können Auswahlleitungen sein, und die übrigen leitenden Schichten können Wortleitungen sein. Die leitenden Schichten 11 können ein leitendes Material, wie z. B. Polysilizium, oder ein Metall, wie z. B. Wolfram (W) oder Molybdän (Mo), enthalten. Die isolierenden Schichten 12 können ein isolierendes Material, wie Oxid, Nitrid oder Luftspalte, enthalten.
  • Die Kanalstruktur CH kann durch die gestapelte Struktur ST verlaufen. Die Kanalstruktur CH kann durch die gestapelte Struktur ST in der dritten Richtung III verlaufen und mit der Basis 10 gekoppelt sein. Die Basis 10 kann ein Halbleitersubstrat sein oder einen Source-Bereich oder eine Source-Schicht enthalten. Die Basis 10 kann eine untere Struktur mit einer peripheren Schaltung und einer Zwischenverbindung enthalten.
  • Die Kanalstruktur CH kann die ersten bis dritten Kanalmuster 14A bis 14C enthalten und kann außerdem die isolierende Säule 15 oder die Speicherschicht M enthalten. Die isolierende Säule 15 kann durch die Stapelstruktur ST hindurchgehen und ein isolierendes Material, wie z. B. Oxid, enthalten. Die Kanalmuster 14A bis 14C können sich auf einen Bereich beziehen, in dem ein Kanal einer Speicherzelle oder eines Auswahltransistors ausgebildet ist, und können ein Halbleitermaterial oder eine Nanostruktur enthalten.
  • Die Kanalmuster 14A bis 14C können eine Seitenwand der isolierenden Säule 15 umgeben und sich in der dritten Richtung III erstrecken. Die Kanalmuster 14A bis 14C können in einer horizontalen Richtung voneinander getrennt sein. Die horizontale Richtung kann parallel zu einer Ebene sein, die durch eine erste Richtung I und eine zweite Richtung II definiert ist. Die zweite Richtung II kann die erste Richtung I kreuzen. Die erste Richtung I und die zweite Richtung II können die dritte Richtung III kreuzen.
  • Die Kanalstruktur CH kann das erste Kanalmuster 14A und das zweite Kanalmuster 14B enthalten. Der erste Isolator 18A kann zwischen dem ersten Kanalmuster 14A und dem zweiten Kanalmuster 14B angeordnet sein, um das erste Kanalmuster 14A und das zweite Kanalmuster 14B voneinander zu trennen. In der dritten Richtung III kann der Abstand zwischen dem ersten Kanalmuster 14A und dem zweiten Kanalmuster 14B konstant oder variabel sein. Beispielsweise kann der Abstand zwischen dem ersten und dem zweiten Kanalmuster 14A und 14B in der isolierenden Ebene I_LV größer, im Wesentlichen gleich oder kleiner als der Abstand dazwischen in der leitenden Ebene C_LV sein.
  • Die Kanalstruktur CH kann außerdem das dritte Kanalmuster 14C enthalten. Das dritte Kanalmuster 14C kann die isolierende Säule 15 mit dem ersten Kanalmuster 14A und dem zweiten Kanalmuster 14B teilen und kann von dem ersten Kanalmuster 14A und dem zweiten Kanalmuster 14B getrennt sein. Der zweite Isolator 18B kann zwischen dem zweiten Kanalmuster 14B und dem dritten Kanalmuster 14C angeordnet sein. Der dritte Isolator 18C kann zwischen dem dritten Kanalmuster 14C und dem ersten Kanalmuster 14A angeordnet sein.
  • Die ersten bis dritten Isolatoren 18A bis 18C können sich in der leitenden Ebene C_LV befinden. In der Draufsicht können sich die ersten bis dritten Isolatoren 18A bis 18C zwischen der isolierenden Säule 15 und der Speicherschicht M befinden. Die ersten bis dritten Isolatoren 18A bis 18C können ein isolierendes Material wie Luftspalte oder isolierende Schichten enthalten.
  • Die Speicherschicht M kann die Kanalmuster 14A bis 14C und die Isolatoren 18A bis 18C umgeben und kann sich in der dritten Richtung III erstrecken. Die Speicherschicht M kann ferner mindestens eine der folgenden Schichten enthalten: eine Tunnelisolierschicht 13C, eine Datenspeicherschicht 13B und eine Sperrschicht 13A. Die Datenspeicherschicht 13B kann ein schwebendes Gate, ein Ladungsfängermaterial, Polysilizium, Nitrid, eine Nanostruktur, ein Material mit variablem Widerstand, ein Phasenwechselmaterial oder Ähnliches enthalten. Die Sperrschicht 13A kann ein dielektrisches High-k-Material (Material mit einem hohen k) enthalten. Die Speicherschicht M kann Öffnungen OP enthalten, die teilweise die Kanalmuster 14A bis 14C oder die isolierende Säule 15 freilegen. Die Öffnungen OP können sich zwischen den Kanalmustern 14A bis 14C in der isolierenden Ebene I_LV befinden.
  • 2F zeigt Öffnungen OP, die sich zwischen Speicherzellen MC befinden. Die Öffnung OP kann sich jedoch auch in benachbarte Speicherzellen MC erstrecken (wie durch Pfeile in 2F angedeutet). Gemäß einer Ausführungsform kann sich die Breite der Öffnung OP in der dritten Richtung III erstrecken. Gemäß einer Ausführungsform kann die Breite der Öffnung OP in der Ebene, die durch die erste Richtung I und die zweite Richtung II definiert ist, größer sein als der Abstand zwischen den Kanalmustern 14A bis 14C.
  • Obwohl nicht dargestellt, kann die Kanalstruktur CH außerdem leitende Pads enthalten. Die leitenden Pads können mit den Kanalmustern 14A bis 14C gekoppelt sein und können die Kanalmuster 14A bis 14C mit Drähten, wie z. B. einer Bitleitung, elektrisch koppeln.
  • Die Source-Kontaktstruktur SCT kann durch die gestapelte Struktur ST verlaufen und sich in die dritte Richtung III erstrecken. Die Source-Kontaktstruktur SCT kann den Source-Kontaktstopfen 22 und den isolierenden Abstandshalter 21 enthalten. Der Source-Kontaktstopfen 22 kann elektrisch mit der Basis 10 und entweder dem Source-Bereich oder der Source-Schicht, der bzw. die in der Basis 10 enthalten ist, gekoppelt sein. Der Source-Kontaktstopfen 22 kann eine einschichtige Struktur oder eine mehrschichtige Struktur aufweisen. Die mehrschichtige Struktur kann eine erste leitende Schicht und eine zweite leitende Schicht umfassen, wobei die zweite leitende Schicht einen geringeren Widerstand als die erste leitende Schicht aufweist. Gemäß einer Ausführungsform kann die erste leitende Schicht Polysilizium enthalten und die zweite leitende Schicht kann ein Metall, wie Wolfram oder Molybdän, enthalten. Der isolierende Abstandshalter 21 kann eine Seitenwand des Source-Kontaktstopfens 22 umgeben und kann ein isolierendes Material, wie z. B. Oxid, enthalten. Der Source-Kontaktstopfen 22 und die leitenden Schichten 11 können durch den isolierenden Abstandshalter 21 elektrisch voneinander isoliert sein.
  • Die isolierende Muster 17 können eine Seitenwand der Source-Kontaktstruktur SCT umgeben und in der dritten Richtung III übereinandergestapelt werden. Jedes der isolierenden Muster 17 kann einen ersten Abschnitt 17A, der die Seitenwand der Source-Kontaktstruktur SCT umgibt, und zweite Abschnitte 17B, die aus dem ersten Abschnitt 17A herausragen, umfassen.
  • Der erste Abschnitt 17A kann eine Schleifenform aufweisen und sich in der isolierenden Ebene I_LV befinden. Im Querschnitt kann der erste Abschnitt 17A zwischen den leitenden Schichten 11 angeordnet sein. Mit anderen Worten, in einem Abschnitt der gestapelten Struktur ST können die ersten Abschnitte 17A und die leitenden Schichten 11 abwechselnd miteinander gestapelt sein. Der erste Abschnitt 17A kann Punkte enthalten, die benachbarte Kanalstrukturen CH kontaktieren (nachstehend als „Kontaktpunkte“ bezeichnet).
  • Die zweiten Abschnitte 17B können aus den Kontaktpunkten herausragen und sich in die Kanalstrukturen CH hineinerstrecken. Der zweite Abschnitt 17B kann die Speicherschicht M durch die Öffnung OP durchdringen und sich in die Kanalmuster 14A bis 14C erstrecken. Daher können die Kanalmuster 14A bis 14C, die sich die isolierende Säule 15 teilen, durch die zweiten Abschnitte 17B in der isolierenden Ebene I_LV voneinander getrennt sein. Darüber hinaus können die Isolatoren 18A bis 18C zwischen den zweiten Abschnitten 17B angeordnet sein, die in der dritten Richtung III aneinander angrenzen. Daher können die Kanalmuster 14A bis 14C, die sich die isolierende Säule 15 teilen, durch die Isolatoren 18A bis 18C in der leitenden Ebene C_LV voneinander getrennt sein.
  • In einer Draufsicht kann eine Vielzahl von Kanalstrukturen CH um eine Source-Kontaktstruktur SCT angeordnet sein und die Abstände von der Source-Kontaktstruktur SCT zu diesen Kanalstrukturen CH können im Wesentlichen gleich sein. Gemäß einer Ausführungsform können die Kanalstrukturen CH in Form regelmäßiger Polygone oder konzentrischer Kreise angeordnet sein, und die Source-Kontaktstruktur SCT kann sich in deren Zentrum befinden. Die Kanalstrukturen CH, die um die Source-Kontaktstruktur SCT herum angeordnet sind, können in im Wesentlichen regelmäßigen Abständen angeordnet sein.
  • Gemäß der oben beschriebenen Struktur können die Speicherzellen MC oder Auswahltransistoren an den Kreuzungspunkten zwischen den Kanalmustern 14A bis 14C und den leitenden Schichten 11 angeordnet sein. Die Speicherzellen MC und die Auswahltransistoren, die sich die Kanalmuster 14A bis 14C teilen, können einen einzigen Speicherstring bilden. Daher kann eine Vielzahl von Speicherzellen MC entlang der Kanalstrukturen CH gestapelt werden, so dass der Integrationsgrad der Halbleitereinrichtung verbessert werden kann.
  • 3A bis 3E sind Diagramme, die den Aufbau einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen. 3A ist eine Draufsicht auf die isolierende Ebene I_LV. 3B ist eine Draufsicht auf die leitende Ebene C_LV. 3C ist eine B-B'-Querschnittsansicht. Außerdem sind 3D und 3E sind perspektivische Ansichten, die die Strukturen der Kanalmuster 14A bis 14C und der ersten, zweiten und dritten Speichermuster MPA, MPB und MPC zeigen. Nachstehend wird die Beschreibung bestimmter Elemente, die oben diskutiert werden, der Kürze halber weggelassen.
  • Unter Bezugnahme auf 3A bis 3E kann eine Halbleitereinrichtung die gestapelte Struktur ST, die Kanalstruktur CH und den ersten bis dritten Isolator 18A' bis 18C' enthalten. Darüber hinaus kann die Halbleitereinrichtung weiterhin isolierende Muster 17, die Source-Kontaktstruktur SCT oder die Basis 10 enthalten.
  • Die gestapelte Struktur ST kann die leitenden Schichten 11 und die isolierenden Schichten 12 enthalten, die abwechselnd miteinander gestapelt sind. Die Kanalstruktur CH kann die Kanalmuster 14A bis 14C enthalten und kann außerdem die isolierende Säule 15 oder die Speichermuster MPA bis MPC enthalten.
  • Die Kanalmuster 14A bis 14C können eine Seitenwand der isolierenden Säule 15 umgeben. Die Speichermuster MPA bis MPC können die Kanalmuster 14A bis 14C jeweils umgeben. Genauer gesagt kann das erste Speichermuster MPA das erste Kanalmuster 14A umgeben, das zweite Speichermuster MPB kann das zweite Kanalmuster 14B umgeben und das dritte Speichermuster MPC kann das dritte Kanalmuster 14C umgeben. Die Speichermuster MPA bis MPC können in horizontaler Richtung voneinander getrennt sein.
  • Die Breite zwischen den Speichermustern MPA bis MPC kann im Wesentlichen gleich oder verschieden von der Breite zwischen den Kanalmustern 14A bis 14C sein. Bezugnehmend auf 3D kann die Breite zwischen den Speichermustern MPA bis MPC im Wesentlichen gleich der Breite zwischen den Kanalmustern 14A bis 14C sein. Bezugnehmend auf 3E kann die Breite zwischen den Speichermustern MPA bis MPC größer sein als die Breite zwischen den Kanalmustern 14A bis 14C. In 3E können die Kanalmuster 14A bis 14C zwischen den Speichermustern MPA bis MPC freigelegt sein.
  • Die ersten bis dritten Isolatoren 18A' bis 18C' können sich in der leitenden Ebene C_LV befinden. Die ersten bis dritten Isolatoren 18A' bis 18C' können zwischen der isolierenden Säule 15 und den leitenden Schichten 11 angeordnet sein. Die ersten bis dritten Isolatoren 18A' bis 18C' können ein isolierendes Material enthalten oder Luftspalte aufweisen.
  • In der leitenden Ebene C_LV kann der erste Isolator 18A' zwischen dem ersten Kanalmuster 14A und dem zweiten Kanalmuster 14B und zwischen dem ersten Speichermuster MPA und dem zweiten Speichermuster MPB liegen. Der zweite Isolator 18B' kann zwischen dem zweiten Kanalmuster 14B und dem dritten Kanalmuster 14C und zwischen dem zweiten Speichermuster MPB und dem dritten Speichermuster MPC angeordnet sein. Darüber hinaus kann der dritte Isolator 18C' zwischen dem dritten Kanalmuster 14C und dem ersten Kanalmuster 14A sowie zwischen dem dritten Speichermuster MPC und dem ersten Speichermuster MPA angeordnet sein.
  • Jedes der isolierenden Muster 17 kann den ersten Abschnitt 17A, der die Seitenwand der Source-Kontaktstruktur SCT umgibt, und den zweiten Abschnitt 17B, der aus dem ersten Abschnitt 17A herausragt, umfassen.
  • Der zweite Abschnitt 17B kann sich zwischen den Speichermustern MPA bis MPC und den Kanalmustern 14A bis 14C erstrecken. Daher können die Kanalmuster 14A bis 14C, die sich die isolierende Säule 15 teilen, durch die zweiten Abschnitte 17B in der isolierenden Ebene I_LV voneinander getrennt sein. Die Speichermuster MPA bis MPC, die sich die isolierende Säule 15 teilen, können durch die zweiten Abschnitte 17B in der isolierenden Ebene I_LV voneinander getrennt sein.
  • Außerdem können die Isolatoren 18A' bis 18C' zwischen den zweiten Abschnitten 17B angeordnet sein, die in der dritten Richtung III aneinandergrenzen. Daher können die Kanalmuster 14A bis 14C, die sich die isolierende Säule 15 teilen, durch die Isolatoren 18A' bis 18C' in der leitenden Ebene C_LV voneinander getrennt sein. Daher können die Speichermuster MPA bis MPC, die sich die isolierende Säule 15 teilen, durch die Isolatoren 18A' bis 18C' in der leitenden Ebene C_LV voneinander getrennt sein.
  • Gemäß der voranstehend beschriebenen Struktur können die Speichermuster MPA bis MPC von Speicherzellen MC, die in horizontaler Richtung benachbart sind, voneinander getrennt werden. Daher können die Datenerhaltungseigenschaften verbessert werden.
  • 4 ist ein Diagramm, das den Aufbau einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt. 4 kann eine Draufsicht auf die isolierende Ebene I_LV sein. Nachstehend wird der Kürze halber auf die Beschreibung bestimmter Elemente verzichtet, die oben diskutiert werden.
  • Bezugnehmend auf 4 kann jedes der isolierenden Muster 17' einen ersten Abschnitt 17A und einen zweiten Abschnitt 17B' umfassen. Der zweite Abschnitt 17B' kann durch die Speicherschicht M verlaufen und kann sich zwischen den Kanalmustern 14A bis 14C erstrecken. Die Breite zwischen den Kanalmustern 14A bis 14C, die in horizontaler Richtung nebeneinanderliegen, kann größer sein als die Breite der Öffnung der Speicherschicht M. Daher kann der zweite Abschnitt 17B' in einer planaren Ansicht eine T-Form haben.
  • 5A und 5B sind Diagramme, die den Aufbau einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen. 5B ist eine B-B'-Querschnittsansicht von 5A. Nachstehend wird die Beschreibung bestimmter Elemente, die voranstehend diskutiert werden, der Kürze halber weggelassen.
  • Unter Bezugnahme auf 5A und 5B kann die Halbleitereinrichtung die gestapelte Struktur ST, die Kanalstruktur CH, einen Isolator 18, ein Isolationsmuster 31 und eine Verbindungsstruktur (33 bis 36) enthalten. Außerdem kann die Halbleitereinrichtung die Source-Kontaktstruktur SCT oder den Basis 10 enthalten.
  • Die Kanalstruktur CH kann die Kanalmuster 14A bis 14C enthalten und kann außerdem die isolierende Säule 15 oder die Speicherschicht M enthalten. Die Source-Kontaktstruktur SCT kann den Source-Kontaktstopfen 22 und den isolierenden Abstandshalter 21 enthalten.
  • Das Isolationsmuster 31 kann durch einen Abschnitt der gestapelten Struktur ST verlaufen. Das Isolationsmuster 31 kann tief genug sein, um durch mindestens eine oberste leitende Schicht zu verlaufen. Mindestens eine oberste leitende Schicht kann eine Auswahlleitung sein. Daher können eine Auswahlleitung und eine Wortleitung in unterschiedliche Formen strukturiert werden. Das Isolationsmuster 31 kann die Source-Kontaktstruktur SCT überlappen. Das Isolationsmuster 31 kann sich in der zweiten Richtung II erstrecken und durch die Source-Kontaktstrukturen SCT hindurchgehen, die in der zweiten Richtung II aneinandergrenzen.
  • Die Verbindungsstruktur (33 bis 36) kann elektrisch mit den Kanalstrukturen CH oder der Source-Kontaktstruktur SCT gekoppelt sein. Die Verbindungsstruktur (33 bis 36) kann einen Kontaktstopfen, Drähte und dergleichen enthalten. Der Kontaktstopfen und die Drähte können sich in der Isolierschicht (nicht dargestellt) befinden und können auf einer Vielzahl von Ebenen angeordnet sein.
  • Erste Kontaktstopfen 33 können jeweils mit den Kanalmustern 14A bis 14C gekoppelt werden. Erste Drähte 34 können über die ersten Kontaktstopfen 33 mit den Kanalmustern 14A bis 14C gekoppelt werden. Die ersten Drähte 34 können sich in der ersten Richtung I erstrecken und können gemeinsam mit den Kanalmustern 14A bis 14C gekoppelt sein, die in der ersten Richtung I benachbart sind. Gemäß einer Ausführungsform kann eine Kanalstruktur CH mit drei ersten Drähten 34 gekoppelt sein. Bei den ersten Drähten 34 kann es sich um Bitleitungen handeln.
  • Zweite Kontaktstopfen 35 können mit den Source-Kontaktstrukturen SCT gekoppelt sein. Zweite Drähte 36 können über die zweiten Kontaktstopfen 35 mit den Source-Kontaktstrukturen SCT gekoppelt sein. Einige der ersten Kontaktstopfen 33 können mit dem zweiten Kontaktstopfen 35 elektrisch gekoppelt sein, und die zweiten Drähte 36 können durch die ersten und zweiten Kontaktstopfen 33 und 35 mit der Source-Kontaktstruktur SCT gekoppelt sein. Die zweiten Drähte 36 können sich in der zweiten Richtung II erstrecken und können gemeinsam mit den Source-Kontaktstrukturen SCT gekoppelt sein, die in der zweiten Richtung II benachbart sind. Die zweiten Drähte 36 können eine Quellen- d.h. Source-Spannung anlegen und können über den ersten Drähten 34 angeordnet sein.
  • Der Abschnitt der gestapelten Struktur ST, der sich zwischen benachbarten zweiten Drähten 36 in der ersten Richtung I befindet, kann einen einzelnen Speicherblock MB bilden. Der einzelne Speicherblock MB kann mindestens ein Isolationsmuster 31 enthalten. Zusätzlich, obwohl in 5A und 5B nicht dargestellt ist, kann sich an einer Grenze zwischen den Speicherblöcken MB eine geschlitzte Isolationsstruktur befinden, die durch die gestapelte Struktur ST verläuft.
  • Gemäß dieser Ausführungsform, wie oben beschrieben, kann die Kanalstruktur CH die Speicherschicht M enthalten. Die Erfindung ist jedoch nicht darauf beschränkt. Die Kanalstruktur CH kann anstelle der Speicherschicht M, wie voranstehend unter Bezugnahme auf die 3A bis 3E beschrieben, Speichermuster M' enthalten. Darüber hinaus sind zum besseren Verständnis der vorliegenden Offenbarung in 5A nur Abschnitte der ersten Kontaktstopfen 33, der zweiten Kontaktstopfen 35 und der ersten Drähte 34 dargestellt.
  • 6A und 6B sind Diagramme, die die Struktur einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen. 6B ist eine C-C'-Querschnittsansicht von 6A. Nachstehend wird die Beschreibung bestimmter Elemente, die voranstehend diskutiert werden, der Kürze halber weggelassen.
  • Unter Bezugnahme auf 6A und 6B kann die Halbleitereinrichtung die gestapelte Struktur ST, die Kanalstruktur CH, den Isolator 18, das Isolationsmuster 31 und die Verbindungsstruktur (33 bis 36) enthalten. Darüber hinaus kann die Halbleitereinrichtung eine Source-Kontaktstruktur (SCT oder SCT') oder die Basis 10 enthalten. Die Kanalstruktur CH kann die Kanalmuster 14A bis 14C enthalten und kann ferner die isolierende Säule 15 oder die Speicherschicht M enthalten.
  • Die Source-Kontaktstruktur SCT kann den Source-Kontaktstopfen 22 und den isolierenden Abstandshalter 21 enthalten. Die Source-Kontaktstruktur SCT' kann einen Source-Kontaktstopfen 22' und einen isolierenden Abstandshalter 21' enthalten. Mindestens einer von dem Source-Kontaktstopfen 22 oder dem Source-Kontaktstopfen 22' kann eine Source-Schicht oder einen Source-Bereich kontaktieren und kann elektrisch mit der Source-Schicht oder dem Source-Bereich gekoppelt sein, die bzw. der in der Basis 10 enthalten ist.
  • Die Source-Kontaktstruktur SCT' kann die Stapelstruktur ST durchdringen und sich in die zweite Richtung II erstrecken. Die Source-Kontaktstruktur SCT' kann benachbarte Stapelstrukturen ST in der ersten Richtung I trennen. Die Source-Kontaktstruktur SCT' kann eine Breite aufweisen, die in der ersten Richtung I definiert ist, und eine Länge, die in der zweiten Richtung II definiert ist. Die Breite der Source-Kontaktstruktur SCT' kann in Abhängigkeit von ihrer Fläche variieren. Gemäß einer Ausführungsform kann die Source-Kontaktstruktur SCT' einen ersten Abschnitt P1 mit einer relativ großen Breite und einen zweiten Abschnitt P2 mit einer relativ kleinen Breite aufweisen. Die Source-Kontaktstruktur SCT' kann die ersten Abschnitte P1 und die zweiten Abschnitte P2 enthalten, die abwechselnd zueinander angeordnet sind. Der Source-Kontaktstopfen 22' kann nur im ersten Abschnitt P1 oder sowohl im ersten als auch im zweiten Abschnitt P1 und P2 ausgebildet sein.
  • Die gestapelte Struktur ST, die sich zwischen den in der ersten Richtung I benachbarten Source-Kontaktstrukturen SCT' befindet, kann ein einzelner Speicherblock MB sein. Der einzelne Speicherblock MB kann mindestens ein Isolationsmuster 31 enthalten.
  • Gemäß der Ausführungsform kann die Kanalstruktur CH die Speicherschicht M enthalten. Die Erfindung ist jedoch nicht darauf beschränkt. Wie oben mit Bezug auf die 3A bis 3D beschrieben, kann die Kanalstruktur CH anstelle der Speicherschicht M die Speichermuster MPA bis MPC enthalten. Außerdem sind zum besseren Verständnis der vorliegenden Offenbarung in 6A nur Abschnitte der ersten Kontaktstopfen 33 und der ersten Drähte 34 dargestellt.
  • 7A bis 7D und 8A bis 8C sind Ansichten, die ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulichen. 7A und 8A sind Draufsichten. 7B, 7C und 7D sind Querschnittsansichten, die entlang der Linie D-D' von 7A aufgenommen sind. 8B und 8C sind Querschnittsansichten, die entlang der Linie D-D' von 8A aufgenommen sind. Nachstehend wird die Beschreibung bestimmter Elemente, die oben diskutiert werden, der Kürze halber weggelassen.
  • Bezugnehmend auf 7A bis 7D kann die gestapelte Struktur ST auf einer Basis (nicht gezeigt) gebildet werden. Erste Öffnungen OP1 können durch die gestapelte Struktur ST gebildet werden und die Kanalstrukturen CH können jeweils in den ersten Öffnungen OP1 gebildet werden. Dieses Herstellungsverfahren wird nachstehend näher beschrieben.
  • Bezugnehmend auf 7A und 7B kann die gestapelte Struktur ST erste Materialschichten 51 und zweite Materialschichten 52 enthalten. Die ersten Materialschichten 51 können ein Material mit einer hohen Ätzselektivität in Bezug auf die zweiten Materialschichten 52 enthalten. Beispielsweise können die ersten Materialschichten 51 ein Opfermaterial, wie Nitrid, enthalten und die zweiten Materialschichten 52 können ein isolierendes Material, wie Oxid, enthalten. Die ersten Materialschichten 51 können beispielsweise ein leitendes Material, wie Polysilizium, Wolfram oder Molybdän, enthalten und die zweiten Materialschichten 52 können ein isolierendes Material, wie z. B. Oxid, enthalten.
  • Auf der gestapelten Struktur ST kann ein Maskenmuster 53 gebildet werden. Das Maskenmuster 53 kann ein Material mit einer hohen Ätzselektivität in Bezug auf die ersten Materialschichten 51 und die zweiten Materialschichten 52 enthalten. Das Maskenmuster 53 kann eine Kohlenstoffschicht, eine Nitridschicht oder ähnliches enthalten. Gemäß einer Ausführungsform kann das Maskenmuster 53 Siliziumkohlenstoffnitrid (SiCN) enthalten.
  • Anschließend können die ersten Öffnungen OP1 durch die gestapelte Struktur ST gebildet werden. Die ersten Öffnungen OP1 können durch Ätzen der gestapelten Struktur ST unter Verwendung des Maskenmusters 53 als Ätzbarriere gebildet werden. Die ersten Öffnungen OP1 können in Form regelmäßiger Polygone oder Kreise angeordnet sein und können in im Wesentlichen regelmäßigen Abständen angeordnet sein.
  • Anschließend kann eine Speicherschicht 54 in den ersten Öffnungen OP1 gebildet werden. Die Speicherschicht 54 kann mindestens eine Sperrschicht 54A, eine Datenspeicherschicht 54B und eine Tunnelisolierschicht 54C enthalten. Die Speicherschicht 54 kann in den ersten Öffnungen OP1 gebildet werden und kann über der Stapelstruktur ST angeordnet werden. Anschließend kann eine Kanalschicht 55 in der Speicherschicht 54 ausgebildet werden. Die Kanalschicht 55 kann konform entlang der Oberfläche der Speicherschicht 54 ausgebildet sein.
  • Anschließend können in den ersten Öffnungen OP1 jeweils isolierende Säulen 56 gebildet werden. Die isolierende Säulen 56 können ein isolierendes Material, wie z. B. Oxid, enthalten. Nachdem zunächst ein spaltfüllendes Material gebildet wurde, um die ersten Öffnungen OP1 zu füllen, kann das spaltfüllende Material teilweise entfernt werden, um die isolierende Säulen 56 zu bilden. Gemäß einer Ausführungsform können die isolierende Säulen 56 durch Ätzen des spaltfüllenden Materials durch einen Planarisierungsprozess oder einen Ätzprozess gebildet werden. Der Planarisierungsprozess kann ein chemisch-mechanischer Polierprozess (CMP) sein. Der Ätzprozess kann ein Nassätzprozess oder ein Trockenätzprozess sein.
  • Unter Bezugnahme auf 7A und 7C können die Kanalschicht 55 und die Speicherschicht 54, die durch die isolierende Säulen 56 freigelegt werden, geätzt werden. Die Kanalschicht 55, die Tunnelisolierschicht 54C, die Datenspeicherschicht 54B und die Sperrschicht 54A können nacheinander geätzt werden. Als Ergebnis können die oberen Abschnitte der ersten Öffnungen OP1 wieder geöffnet werden.
  • Obere Oberflächen der Kanalschicht 55 und der Speicherschicht 54 können durch die ersten Öffnungen OP1 freigelegt werden. Die oberen Oberflächen der isolierende Säule 56, der Kanalschicht 55, der Tunnelisolierschicht 54C, der Datenspeicherschicht 54B und der Sperrschicht 54A können sich im Wesentlichen auf der gleichen Ebene oder auf unterschiedlichen Ebenen befinden. Die Kanalschicht 55 kann weiter als die isolierende Säule 56 und die Speicherschicht 54 herausragen d.h. vorstehen. Die obere Oberfläche der Speicherschicht 54 kann eine gestufte Form aufweisen. Die obere Oberfläche der Tunnelisolierschicht 54C kann weiter vorstehen als die obere Oberfläche der Datenspeicherschicht 54B, und die obere Oberfläche der Datenspeicherschicht 54B kann weiter vorstehen als die Sperrschicht 54A. Die obere Oberfläche der Sperrschicht 54A kann höher sein als die obere Oberfläche der gestapelten Struktur ST, um eine Freilegung der gestapelten Struktur ST zu vermeiden. Gemäß einer Ausführungsform kann die obere Oberfläche der Sperrschicht 54A höher sein als eine obere Oberfläche der zweiten Materialschicht 52.
  • Bezugnehmen auf 7A und 7D können leitende Pads 57 in den ersten Öffnungen OP1 gebildet werden. Nachdem ein leitendes Material gebildet wurde, um die ersten Öffnungen OP1 zu füllen, kann das leitende Material planarisiert werden, um die leitenden Pads 57 zu bilden. Die leitenden Pads 57 können ein leitendes Material, wie z. B. Polysilizium, enthalten. Als Ergebnis können die Kanalstrukturen CH mit der Kanalschicht 55 gebildet werden. Jede der Kanalstrukturen CH kann die isolierende Säule 56, die Kanalschicht 55, die eine Seitenwand der isolierende Säule 56 umgibt, die Speicherschicht 54, die die Kanalschicht 55 umgibt, und das leitende Pad 57 umfassen.
  • Bezugnehmend auf 8A bis 8C kann eine zweite Öffnung OP2 durch die gestapelte Struktur ST gebildet werden und kann sich zwischen den Kanalstrukturen CH befinden, die nachstehend näher beschrieben werden.
  • Bezugnehmend auf 8A und 8B, kann das Maskenmuster 53 entfernt werden. Dadurch kann ein oberer Abschnitt der Kanalstruktur CH freigelegt werden und die Kanalstruktur CH kann weiter als eine obere Oberfläche der gestapelten Struktur ST herausragen. Anschließend kann ein Abstandshaltermaterial 58 gebildet werden. Das Abstandshaltermaterial 58 kann konform auf der oberen Oberfläche der gestapelten Struktur ST und dem vorstehenden oberen Abschnitt der Kanalstruktur CH gebildet werden. Das Abstandshaltermaterial 58 kann einen ersten Abschnitt 58A umfassen, der entlang der Seitenwand der Kanalstruktur CH ausgebildet ist, und einen zweiten Abschnitt 58B, der auf der oberen Oberfläche der gestapelten Struktur ST oder der oberen Oberfläche der Kanalstruktur CH ausgebildet ist. Das Abstandshaltermaterial 58 kann ein Material mit einer hohen Ätzselektivität in Bezug auf die ersten Materialschichten 51 und die zweiten Materialschichten 52 umfassen. Das Abstandshaltermaterial 58 kann Polysilizium enthalten.
  • Unter Bezugnahme auf 8A und 8C, kann das Abstandshaltermaterial 58 geätzt werden. Dadurch kann der zweite Abschnitt 58B aus dem Abstandshaltermaterial 58 entfernt werden und der erste Abschnitt 58A kann in Form eines Abstandshalters an den Seitenwänden der Kanalstrukturen CH verbleiben. Nachstehend wird der verbleibende erste Abschnitt als Abstandshalter 58A bezeichnet. Das Abstandshaltermaterial 58 kann einen Abschnitt der Oberseite der gestapelten Struktur ST freilegen, der der Mitte der jeweiligen Kanalstrukturen CH entspricht.
  • Die zweite Öffnung OP2 kann durch Ätzen der gestapelten Struktur ST unter Verwendung des leitenden Pads 57 und des Abstandshalters 58A als Ätzbarriere gebildet werden. In einer planaren Ansicht kann sich die zweite Öffnung OP2 in der Mitte der jeweiligen Kanalstrukturen CH befinden. Die ebene Form der zweiten Öffnung OP2 kann jedoch in Abhängigkeit von der Anzahl und Anordnung der benachbarten Kanalstrukturen CH variieren. In einer planaren Ansicht kann die zweite Öffnung OP2 eine Form wie z. B. einen Kreis, ein Rechteck, ein Sechseck oder ein Vieleck aufweisen.
  • Gemäß dem voranstehend beschriebenen Herstellungsverfahren kann die Position der zweiten Öffnung OP2 durch den Abstandshalter 58A definiert werden. Daher kann die zweite Öffnung OP2 durch Selbstausrichtung ohne Verwendung eines separaten Maskenmusters gebildet werden. Gemäß einer Ausführungsform können die zweiten Öffnungen OP2 als ein Pfad zum Strukturieren der Kanalstruktur CH oder zum Ersetzen der ersten Materialschichten 51 durch leitende Schichten dienen. Darüber hinaus kann in den zweiten Öffnungen OP2 eine Source-Kontaktstruktur ausgebildet werden, die jedoch nicht dargestellt ist.
  • 9A und 9B, 10A bis 10C, 11A bis 11C, 12A bis 12C, 13A bis 13D, und 14A bis 14D sind Diagramme, die ein Herstellungsverfahren für eine Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulichen. In den Zeichnungen zeigen die Querschnittsansichten E-E' Querschnitte. Nachstehend wird der Kürze halber auf die Beschreibung bestimmter Elemente verzichtet, die voranstehend diskutiert werden.
  • Bezugnehmend auf 9A und 9B kann die gestapelte Struktur ST die ersten Materialschichten 51 und die zweiten Materialschichten 52 enthalten, die abwechselnd miteinander gestapelt sind. Die Kanalstrukturen CH können durch die gestapelte Struktur ST gebildet werden. Die zweiten Öffnungen OP2 können zwischen den Kanalstrukturen CH ausgebildet sein. Gemäß einer Ausführungsform können die zweiten Öffnungen OP2 in selbstausrichtender Weise gebildet werden, wie voranstehend unter Bezugnahme auf die 7A bis 8C beschrieben. Die zweiten Öffnungen OP2 können jedoch auch durch einen Ätzprozess gebildet werden, der ein Maskenmuster verwendet.
  • Dritte Öffnungen OP3 können durch Ätzen der zweiten Materialschichten 52 durch die zweiten Öffnungen OP2 gebildet werden. Da die zweiten Materialschichten 52 selektiv geätzt werden, kann die Breite der zweiten Öffnung OP2 nur in den Ebenen erweitert werden, die den zweiten Materialschichten 52 entsprechen, und die dritten Öffnungen OP3 können an den verbreiterten Abschnitten der zweiten Öffnung OP2 ausgebildet werden. Da die zweiten Materialschichten 52 geätzt werden, können sich die dritten Öffnungen OP3 in einer horizontalen Richtung erstrecken. Daher können die dritten Öffnungen OP3 Kontaktpunkte aufweisen, die die Kanalstrukturen CH kontaktieren, die an die zweite Öffnung OP2 angrenzen. Darüber hinaus können die Kanalstrukturen CH durch die Kontaktpunkte freigelegt werden.
  • Unter Bezugnahme auf 10A bis 10C, kann die Kanalstruktur CH durch die dritten Öffnungen OP3 geätzt werden. Nachdem die Speicherschicht 54 durch die Kontaktpunkte geätzt wurde, kann die Kanalschicht 55 geätzt werden. Als Ergebnis können vierte Öffnungen OP4 durch die Speicherschicht 54 und die Kanalschicht 55 gebildet werden. Die vierten Öffnungen OP4 können sich nur auf den Ebenen befinden, die den zweiten Materialschichten 52 entsprechen. Wenn die Speicherschicht 54 und die Kanalschicht 55 geätzt werden, können die ersten Materialschichten 51 teilweise geätzt werden und die Breite der dritten Öffnung OP3 in der dritten Richtung III kann erweitert werden.
  • Unter Bezugnahme auf 11A bis 11C, kann die Kanalschicht 55 selektiv durch die vierten Öffnungen OP4 geätzt werden. Folglich können sich die vierten Öffnungen OP4 in der dritten Richtung III erstrecken und fünfte Öffnungen OP5 können in dem Bereich gebildet werden, aus dem die Kanalschicht 55 geätzt wird. Die fünften Öffnungen OP5 können sich nur in den Ebenen befinden, die den ersten Materialschichten 51 entsprechen. Die in der dritten Richtung III nebeneinander liegenden vierten Öffnungen OP4 können durch die fünften Öffnungen OP5 miteinander gekoppelt sein. Darüber hinaus kann die Kanalschicht 55 durch die vierten Öffnungen OP4 und die fünften Öffnungen OP5 in Kanalmuster 55A unterteilt sein.
  • Die Kanalschicht 55 kann selektiv geätzt werden. Genauer gesagt kann die Kanalschicht 55, die durch die vierten Öffnungen OP4 freigelegt ist, in horizontaler Richtung geätzt werden und die vierten Öffnungen OP4 können sich in horizontaler Richtung erstrecken. Somit können die vierten Öffnungen OP4 eine T-förmige Ebene auf Ebenen aufweisen, die den zweiten Materialschichten 52 entsprechen.
  • Unter Bezugnahme auf 12A bis 12C können isolierende Muster 59 gebildet werden. Nachdem ein isolierendes Material abgeschieden wurde, kann das isolierende Material in der zweiten Öffnung OP2 geätzt werden, um die isolierenden Muster 59 zu bilden. Das Isoliermaterial kann durch ein Verfahren, wie z. B. Atomlagenabscheidung (Atomic Layer Deposition; ALD), aufgebracht werden. Das Isoliermaterial kann durch Trockenätzen oder Nassätzen geätzt werden. Wenn das Isoliermaterial durch Trockenätzen geätzt wird, können die isolierenden Muster 59 flache Seitenwände aufweisen. Wenn das Isoliermaterial durch Nassätzen geätzt wird, können die isolierenden Muster 59 konkave Seitenwände aufweisen.
  • Die isolierenden Muster 59 können in den dritten Öffnungen OP3 und den vierten Öffnungen OP4 ausgebildet werden. Alternativ können die isolierenden Muster 59 in den dritten Öffnungen OP3 ausgebildet werden, und Luftspalte in den vierten Öffnungen OP4 können durch die isolierenden Muster 59 abgedichtet werden. Die isolierenden Muster 59 können ein isolierendes Material, wie z. B. Oxid oder Nitrid, enthalten.
  • In den fünften Öffnungen OP5 können Isolatoren 60 ausgebildet werden. Gemäß einer Ausführungsform können Luftspalte in den fünften Öffnungen OP5 durch die isolierenden Muster 59 abgedichtet werden, und die Isolatoren 60 können Luftspalte sein. Gemäß einer Ausführungsform können sich die isolierenden Muster 59 in die fünften Öffnungen OP5 hinein erstrecken, und die Isolatoren 60 können isolierende Schichten mit Oxid oder Nitrid sein.
  • Unter Bezugnahme auf 13A bis 13D können die ersten Materialschichten 51 durch leitende Schichten 61 ersetzt werden, was nachstehend noch mit näheren Einzelheiten beschrieben wird.
  • Unter Bezugnahme auf 13A, 13B und 13C können sechste Öffnungen OP6 durch Entfernen der ersten Materialschichten 51 durch die zweite Öffnung OP2 gebildet werden. Unter Bezugnahme auf 13A, 13B und 13D können die leitenden Schichten 61 in den sechsten Öffnungen OP6 ausgebildet werden. Nachdem ein leitendes Material aufgebracht wurde, um die sechsten Öffnungen OP6 zu füllen, kann das leitende Material in der zweiten Öffnung OP2 geätzt werden, um die leitenden Schichten 61 zu bilden. Genauer gesagt, kann das leitende Material, das auf Abschnitte der sechsten Öffnungen OP6 aufgebracht wird, die an die zweite Öffnung OP2 angrenzen, geätzt werden. Infolgedessen können die Abschnitte der sechsten Öffnungen OP6, die an die zweite Öffnung OP2 angrenzen, wieder geöffnet werden. Die leitenden Schichten 61 können ein Metall, wie Wolfram oder Molybdän, enthalten.
  • Unter Bezugnahme auf 14A bis 14D kann die Source-Kontaktstruktur SCT in der zweiten Öffnung OP2 ausgebildet werden, was nachstehend noch mit näheren Einzelheiten beschrieben wird.
  • Unter Bezugnahme auf 14A, 14B und 14C kann ein isolierender Abstandshalter 62 in der zweiten Öffnung OP2 gebildet werden. Gemäß einer Ausführungsform kann der isolierende Abstandshalter 62 durch Oxidieren der leitenden Schichten 61 gebildet werden. Der isolierende Abstandshalter 62 kann nicht in Ebenen gebildet werden, die den zweiten Materialschichten 52 entsprechen. Mit anderen Worten, der isolierende Abstandshalter 62 kann nur in Ebenen gebildet werden, die den leitenden Schichten 61 entsprechen. Außerdem kann der Abstandshalter 58A oxidiert sein, und der isolierende Abstandshalter 62 kann weiter an der Seitenwand des Abstandshalters 58A ausgebildet werden. Gemäß einer Ausführungsform kann der isolierende Abstandshalter 62 durch Aufbringen eines isolierenden Materials in der zweiten Öffnung OP2 gebildet werden. Der isolierende Abstandshalter 62 kann konform entlang einer Innenfläche der zweiten Öffnung OP2 ausgebildet sein. Der isolierende Abstandshalter 62 kann die wieder geöffneten sechsten Öffnungen OP6 ausfüllen und kann Vorsprünge an einer Seitenwand davon aufweisen. Die Vorsprünge können auf Ebenen angeordnet sein, die den leitenden Schichten 61 entsprechen.
  • Obwohl nicht dargestellt, kann der isolierende Abstandshalter 62 auch auf einer unteren Fläche der zweiten Öffnung OP2 (z. B. einer oberen Oberfläche einer Basis) ausgebildet werden. Beispielsweise kann die obere Oberfläche der Basis durch Ätzen eines Abschnitts des isolierenden Abstandshalters 62, der auf der unteren Fläche der zweiten Öffnung OP2 ausgebildet ist, freigelegt werden.
  • Unter Bezugnahme auf 14A, 14B und 14D kann ein Source-Kontaktstopfen 63 in der zweiten Öffnung OP2 gebildet werden. Anschließend kann ein Prozess zum Freilegen der Kanalmuster 55A durchgeführt werden. Die Kanalmuster 55A können durch Entfernen des leitenden Pads 57 freigelegt werden. Gemäß einer Ausführungsform können der Abstandshalter 58A, das leitende Pad 57 und die Source-Kontaktstruktur SCT durch einen chemisch-mechanischen Polierprozess (Chemical Mechanical Polishing; CMP) planarisiert werden, bis die Kanalmuster 55A freigelegt sind. Wie in 14A bis 14C gezeigt, können die zweiten Materialschichten 52 eine einheitliche Dicke aufweisen. Um jedoch einen gewissen Verlust während des Planarisierungsprozesses zu berücksichtigen, kann die oberste zweite Materialschicht 52 dicker sein als die anderen zweiten Materialschichten 52.
  • Obwohl nicht gezeigt, können weiterhin ein Isolationsmuster, das teilweise die gestapelte Struktur ST durchdringt, eine Schlitz-Isolationsstruktur, die sich an der Grenze zwischen den Speicherblöcken MB befindet, eine Verbindungsstruktur, die mit der Kanalstruktur CH gekoppelt ist, und eine Verbindungsstruktur, die mit der Source-Kontaktstruktur SCT gekoppelt ist, gebildet werden. Wenn die Basis eine Opferschicht zur Bildung einer Source-Schicht enthält, kann außerdem ein Prozess zum Ersetzen der Opferschicht durch die Source-Schicht (auch als Quellen-Schicht bezeichnet) durchgeführt werden.
  • Gemäß dem voranstehend beschriebenen Herstellungsverfahren können die dritten Öffnungen OP3 mit Kontaktpunkten mit den daran angrenzenden Kanalstrukturen CH durch selektives Erweitern der zweiten Öffnung OP2 in Ebenen gebildet werden, die den zweiten Materialschichten 52 entsprechen. Darüber hinaus kann durch selektives Ätzen der Kanalschicht 55 durch die dritten Öffnungen OP3 die Kanalschicht 55 in Kanalmuster 55A getrennt werden. Daher kann die Kanalstruktur CH mit den voneinander getrennten Kanalmustern 55A gebildet werden.
  • 15A bis 15C, 16A bis 16C, und 17A bis 17C sind Diagramme, die ein Verfahren zur Herstellung einer Halbleitereinriichtung gemäß einer Ausführungsform veranschaulichen. In den Zeichnungen zeigen die Querschnittsansichten F-F' Querschnitte. Nachstehend wird der Kürze halber auf die Beschreibung bestimmter Elemente verzichtet, die voranstehend diskutiert wurden.
  • 15A bis 15C können dem Herstellungsverfahren entsprechen, wie es voranstehend unter Bezugnahme auf 10A bis 10C beschrieben wurde. Unter Bezugnahme auf 15A bis 15C, können die Speicherschicht 54 und die Kanalschicht 55 durch die dritten Öffnungen OP3 geätzt werden. Nachdem die Speicherschicht 54 durch Kontaktpunkte geätzt wurde, kann die Kanalschicht 55 geätzt werden. Als Ergebnis können die vierten Öffnungen OP4 durch die Speicherschicht 54 und die Kanalschicht 55 gebildet werden.
  • Unter Bezugnahme auf 16A bis 16C, können die Kanalschicht 55 und die Speicherschicht 54 selektiv durch die vierten Öffnungen OP4 geätzt werden. Die Kanalschicht 55 kann selektiv geätzt werden, nachdem die Speicherschicht 54 selektiv geätzt wurde. Die Kanalschicht 55 kann durch Trockenätzung oder Nassätzung geätzt werden. Gemäß einer Ausführungsform kann die Kanalschicht 55 durch Verwendung von Tetra-Methyl-Ammonium-Hydroxid (TMAH) selektiv geätzt werden. Gemäß einer Ausführungsform kann mindestens eine der Tunnelisolierschicht 54C, der Datenspeicherschicht 54B und der Sperrschicht 54A geätzt werden. Infolgedessen können sich vierte Öffnungen OP4' in der dritten Richtung III erstrecken und fünfte Öffnungen OP5' können in dem Bereich gebildet werden, aus dem die Kanalschicht 55 und die Speicherschicht 54 geätzt werden.
  • Die vierten Öffnungen OP4', die in der dritten Richtung III nebeneinander liegen, können durch die fünften Öffnungen OP5' miteinander gekoppelt sein. Außerdem kann die Kanalschicht 55 durch die vierten Öffnungen OP4' und die fünften Öffnungen OP5' in Kanalmuster 55A unterteilt sein. Außerdem kann die Speicherschicht 54 durch die vierten Öffnungen OP4' und die fünften Öffnungen OP5' in Speichermuster 54' unterteilt sein.
  • Die Kanalschicht 55 kann selektiv geätzt werden. Insbesondere kann die Kanalschicht 55, die durch die vierten Öffnungen OP4' freigelegt wird, in horizontaler Richtung geätzt werden. Auf die gleiche Weise kann die Speicherschicht 54 selektiv geätzt werden. Genauer gesagt, kann die Speicherschicht 54, die durch die vierten Öffnungen OP4' freiliegt, in horizontaler Richtung geätzt werden. Daher können sich die vierten Öffnungen OP4' in horizontaler Richtung in Ebenen erstrecken, die den zweiten Materialschichten 52 entsprechen.
  • Unter Bezugnahme auf 17A bis 17C können die isolierenden Muster 59 in den dritten Öffnungen OP3 und den vierten Öffnungen OP4' gebildet werden. In den fünften Öffnungen OP5' können Isolatoren 60' ausgebildet werden. Die Isolatoren 60' können zwischen benachbarten Kanalmustern 55A in horizontaler Richtung und zwischen benachbarten Speichermustern 54' in horizontaler Richtung angeordnet sein. Wie voranstehend beschrieben, können die isolierenden Muster 59 flache Seitenwände oder konkave Seitenwände aufweisen. Darüber hinaus können sich die isolierenden Muster 59 in die fünften Öffnungen OP5' hinein erstrecken.
  • Anschließend können die ersten Materialschichten 51 durch die leitenden Schichten 61 ersetzt werden. Die Source-Kontaktstruktur SCT kann dann in der zweiten Öffnung OP2 ausgebildet werden.
  • Obwohl nicht dargestellt, kann zusätzlich ein Planarisierungsprozess durchgeführt werden, um die Kanalmuster 55A freizulegen. Darüber hinaus können ein Isolationsmuster, das einen Teil der gestapelten Struktur ST durchdringt, eine Verbindungsstruktur, die mit der Kanalstruktur CH gekoppelt ist, und eine Verbindungsstruktur, die mit der Source-Kontaktstruktur SCT gekoppelt ist, weiter ausgebildet werden. Wenn eine Basis eine Opferschicht zur Bildung einer Source-Schicht enthält, kann außerdem ein Prozess zum Ersetzen der Opferschicht durch die Source-Schicht durchgeführt werden.
  • Gemäß dem voranstehend beschriebenen Herstellungsverfahren kann die Kanalschicht 55 in die Kanalmuster 55A getrennt werden und die Speicherschicht 54 kann in die Speichermuster 54' getrennt werden. Daher kann die Kanalstruktur CH mit den voneinander getrennten Kanalmustern 55A und den voneinander getrennten Speichermustern 54' gebildet werden.
  • 18A und 18B, 19A bis 19C, 20A bis 20C und 21A und 21B sind Diagramme, die ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulichen. In den Zeichnungen zeigen die Querschnittsansichten G-G' Querschnitte. Nachstehend wird der Kürze halber auf die Beschreibung bestimmter Elemente verzichtet, die oben diskutiert werden.
  • Unter Bezugnahme auf 18A und 18B kann die gestapelte Struktur ST erste Materialschichten 71 und zweite Materialschichten 72 enthalten, die abwechselnd miteinander gestapelt sind. Die Kanalstrukturen CH können durch die gestapelte Struktur ST gebildet werden. Jede der Kanalstrukturen CH kann eine isolierende Säule 76, eine Kanalschicht 75, die eine Seitenwand der isolierenden Säule 76 umgibt, eine Speicherschicht 74, die die Kanalschicht 75 umgibt, und ein leitendes Pad 77 umfassen. Es kann ein Abstandshalter 78 gebildet werden, der die oberen Seitenwände der Kanalstrukturen CH umgibt.
  • Die zweiten Öffnungen OP2 und die Schlitze SL können durch die gestapelte Struktur ST hindurch gebildet werden und können sich zwischen den Kanalstrukturen CH befinden. Die gestapelte Struktur ST kann unter Verwendung des Abstandshalters 78 und des leitenden Pads 77 als Ätzbarriere geätzt werden, um die zweiten Öffnungen OP2 und die Schlitze SL zu bilden. Gemäß einer Ausführungsform können sich die Schlitze SL an einer Grenze zwischen den Speicherblöcken befinden, und die zweiten Öffnungen OP2 können in den Speicherblöcken gebildet werden.
  • Jeder der Schlitze SL kann sich in der zweiten Richtung II erstrecken. Der Schlitz SL kann einen ersten Abschnitt SL_A und einen zweiten Abschnitt SL_B umfassen. Der erste Abschnitt SL_A kann eine relativ große Breite aufweisen, und der zweite Abschnitt SL B kann eine relativ kleine Breite aufweisen. Der Schlitz SL kann eine Struktur aufweisen, bei der die ersten Abschnitte SL_A und die zweiten Abschnitte SL_B abwechselnd zueinander angeordnet sind.
  • Unter Bezugnahme auf 19A bis 19C können die zweiten Materialschichten 72 selektiv durch die zweiten Öffnungen OP2 und die Schlitze SL geätzt werden. Als Ergebnis können sich die zweiten Öffnungen OP2 in Ebenen erstrecken, die den zweiten Materialschichten 72 entsprechen, um die dritten Öffnungen OP3 zu bilden, die Kontaktpunkte mit den daran angrenzenden Kanalstrukturen CH aufweisen. Außerdem können sich die Schlitze SL in Ebenen erstrecken, die den zweiten Materialschichten 72 entsprechen, um dritte Öffnungen OP3' zu bilden, die Kontaktpunkte mit den daran angrenzenden Kanalstrukturen CH aufweisen.
  • Die Kanalstrukturen CH können durch die Kontaktpunkte der dritten Öffnungen OP3 geätzt werden. Dadurch können die vierten Öffnungen OP4 durch die Speicherschicht 74 und die Kanalschicht 75 gebildet werden. Darüber hinaus können die Kanalstrukturen CH' durch die Kontaktpunkte der dritten Öffnungen OP3' geätzt werden. Als Ergebnis können die vierten Öffnungen OP4' durch die Speicherschicht 74 und die Kanalschicht 75 gebildet werden. Die Kontaktpunkte der dritten Öffnungen OP3' können im Wesentlichen die gleiche Breite oder eine größere Breite als die Kontaktpunkte der dritten Öffnungen OP3 aufweisen. Entsprechend können die vierten Öffnungen OP4' im Wesentlichen die gleiche Breite wie die vierten Öffnungen OP4 oder eine größere Breite als diese aufweisen.
  • Anschließend kann durch selektives Ätzen der Kanalschicht 75 durch die vierten Öffnungen OP4 die Kanalschicht 75 in Kanalmuster 75A getrennt werden. Infolgedessen können die fünften Öffnungen OP5 in der Kanalstruktur CH gebildet werden. Darüber hinaus kann durch selektives Ätzen der Kanalschicht 75 durch die vierten Öffnungen OP4' die Kanalschicht 75 in Kanalmuster 75A' getrennt werden. Als Ergebnis können die fünften Öffnungen OP5' in der Kanalstruktur CH' gebildet werden. Die fünften Öffnungen OP5' können im Wesentlichen die gleiche oder eine größere Breite als die fünften Öffnungen OP5 aufweisen. Die Anzahl der Kanalmuster, die in der Kanalstruktur CH' enthalten sind, kann kleiner oder gleich der Anzahl der Kanalmuster sein, die in der Kanalstruktur CH enthalten sind.
  • Unter Bezugnahme auf 20A bis 20C können in den dritten Öffnungen OP3 und OP3' und den vierten Öffnungen OP4 und OP4' isolierende Muster 79 gebildet werden, und in den fünften Öffnungen OP5 und OP5' können Isolatoren 80 gebildet werden. Die isolierende Muster 79 können sich bis in die fünften Öffnungen OP5 und OP5' erstrecken oder Luftspalte in den fünften Öffnungen OP5 und OP5' abdichten. Anschließend können die ersten Materialschichten 71 durch die zweiten Öffnungen OP2 und die Schlitze SL durch leitende Schichten 81 ersetzt werden.
  • Anschließend können die Source-Kontaktstrukturen SCT und SCT' in den zweiten Öffnungen OP2 und den Schlitzen SL ausgebildet werden. Die Source-Kontaktstruktur SCT kann einen isolierenden Abstandshalter 82 und einen Source-Kontaktstopfen 83 enthalten. Der Source-Kontaktstopfen 83 kann eine erste leitende Schicht und eine zweite leitende Schicht enthalten. Die Source-Kontaktstruktur SCT' kann einen isolierenden Abstandshalter 82' und einen Source-Kontaktstopfen 83' enthalten. Der Source-Kontaktstopfen 83' kann eine erste leitende Schicht und eine zweite leitende Schicht enthalten. Gemäß einer Ausführungsform können sowohl die Source-Kontaktstruktur SCT als auch die Source-Kontaktstruktur SCT' elektrisch mit einer Source-Schicht einer Basis gekoppelt sein. Gemäß einer Ausführungsform können nur Abschnitte der Source-Kontaktstruktur SCT und der Source-Kontaktstruktur SCT' mit der Source-Schicht der Basis elektrisch gekoppelt werden. Anschließend kann ein Planarisierungsprozess durchgeführt werden, um die Kanalmuster 75A und 75A' freizulegen.
  • Unter Bezugnahme auf die 21A und 21B können isolierende Muster 84 gebildet werden. Nachdem Gräben durch die gestapelte Struktur ST bis zu einer vorbestimmten Tiefe gebildet wurden, können die isolierende Muster 84 in den Gräben gebildet werden. Gemäß einer Ausführungsform können die zweiten Materialschichten 72, die leitenden Schichten 81 und die Source-Kontaktstruktur SCT geätzt werden, um die Gräben zu bilden.
  • Es können Drähte 85 gebildet werden, die elektrisch mit den Kanalstrukturen CH und CH' gekoppelt sind. Die Drähte 85 können über der gestapelten Struktur ST ausgebildet sein und sich in der ersten Richtung erstrecken. Zum besseren Verständnis der vorliegenden Offenbarung sind die Drähte 85 in einem Teil von 21A dargestellt.
  • Gemäß dem voranstehend beschriebenen Herstellungsverfahren kann ein Schlitz gebildet werden, wenn die zweiten Öffnungen OP2 gebildet werden. Daher kann die Kanalstruktur CH mit den voneinander getrennten Kanalmustern 75A und die Kanalstruktur CH' mit den voneinander getrennten Kanalmustern 75A'\ gebildet werden. Darüber hinaus kann die gestapelte Struktur ST in Einheiten von Speicherblöcken unterteilt sein.
  • 22 ist ein Diagramm, das ein Speichersystem 1000 gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • Bezugnehmend auf 22 kann das Speichersystem 1000 eine Speichereinrichtung 1200, die zum Speichern von Daten konfiguriert ist, und einen Controller 1100, der die Kommunikation zwischen der Speichereinrichtung 1200 und einem Host 2000 durchführt, umfassen.
  • Der Host 2000 kann eine Einrichtung oder ein System sein, die bzw. das zum Speichern von Daten im Speichersystem 1000 oder zum Auslesen von Daten aus dem Speichersystem 1000 konfiguriert ist. Der Host 2000 kann Anforderungen für verschiedene Operationen erzeugen und die erzeugten Anforderungen an das Speichersystem 1000 ausgeben. Die Anforderungen können eine Programmanforderung für eine Programmoperation, eine Leseanforderung für eine Leseoperation und eine Löschanforderung für eine Löschoperation umfassen. Der Host 2000 kann mit dem Speichersystem 1000 kommunizieren, indem er mindestens ein Schnittstellenprotokoll unter Peripheral Component Interconnect Express (PCle), Advanced Technology Attachment (ATA), Serial ATA (SATA), Parallel ATA (PATA), Serial Attached SCSI (SAS), Non-Volatile Memory Express (NVMe), Universal Serial Bus (USB), Multi-Media Card (MMC), Enhanced Small Disk Interface (ESDI) und Integrated Drive Electronics (IDE) verwendet.
  • Der Host 2000 kann mindestens einen Computer, eine tragbare digitale Einrichtung, ein Tablet, eine Digitalkamera, einen digitalen Audio-Player, ein Fernsehgerät, eine drahtlose Kommunikationseinrichtung oder ein Mobiltelefon umfassen. Die Ausführungsformen der offengelegten Technologie sind jedoch nicht darauf beschränkt.
  • Der Controller 1100 kann den Gesamtbetrieb des Speichersystems 1000 steuern. Der Controller 1100 kann die Speichereinrichtung 1200 in Reaktion auf die Anforderungen des Hosts 2000 steuern. Der Controller 1100 kann die Speichereinrichtung 1200 so steuern, dass sie auf Anforderung des Hosts 2000 eine Programmoperation, eine Leseoperation und eine Löschoperation durchführt. Alternativ kann der Controller 1100 einen Hintergrundbetrieb zur Leistungsverbesserung des Speichersystems 1000 in Abwesenheit der Anforderung von dem Host 2000 durchführen.
  • Um die Operationen der Speichereinrichtung 1200 zu steuern, kann der Controller 1100 ein Steuersignal und ein Datensignal an die Speichereinrichtung 1200 übertragen. Das Steuersignal und das Datensignal können über verschiedene Eingangs-/Ausgangsleitungen an die Speichereinrichtung 1200 übertragen werden. Das Datensignal kann einen Befehl, eine Adresse oder Daten enthalten. Das Steuersignal kann verwendet werden, um Perioden zu unterscheiden, in denen das Datensignal eingegeben wird.
  • Die Speichereinrichtung 1200 kann als Reaktion auf die Steuerung des Controllers 1100 eine Programmieroperation, einen Leseoperation und einen Löschoperation durchführen. Die Speichereinrichtung 1200 kann ein flüchtiger Speicher sein, der Daten verliert, wenn die Stromversorgung blockiert wird, oder ein nichtflüchtiger Speicher, der Daten in Abwesenheit der Stromversorgung beibehält. Gemäß einer Ausführungsform kann die Speichereinrichtung 1200 die voranstehend beschriebene Halbleitereinrichtung sein, die eine Flash-Speichereinrichtung sein kann.
  • Bei der Anforderung einer Programm-, Lese- oder Löschoperation von dem Host 2000 kann der Controller 1100 die Speichereinrichtung 1200 ansteuern, die die voranstehend unter Bezugnahme auf 1A bis 6B beschrieben wurde, oder die durch das Verfahren, wie es unter Bezugnahme auf die 7A bis 21B beschrieben wurde, eine Programm-, Lese- oder Löschoperation durchzuführen. Auf diese Weise können die Leistungs- und Retentionsmerkmale einer Zelle verbessert werden.
  • 23 ist ein Diagramm, das ein Speichersystem 30000 gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • Bezugnehmend auf 23 kann das Speichersystem 30000 in einem Mobiltelefon, einem Smartphone, einem Tablet, einem Personal Computer (PC), einem Personal Digital Assistant (PDA) oder einer drahtlosen Kommunikationseinrichtung eingebaut sein. Das Speichersystem 30000 kann eine Speichereinrichtung 2200 und einen Controller 2100 enthalten, der die Operationen der Speichereinrichtung 2200 steuert.
  • Der Controller 2100 kann eine Datenzugriffsoperation der Speichereinrichtung 2200 steuern, z. B. eine Programmoperation, eine Löschoperation oder eine Leseoperation der Speichereinrichtung 2200 in Reaktion auf die Steuerung eines Prozessors 3100.
  • Die in die Speichereinrichtung 2200 einprogrammierten Daten können als Reaktion auf die Steuerung des Controllers 2100 über ein Display 3200 ausgegeben werden.
  • Ein Funktransceiver 3300 kann ein Funksignal über eine Antenne ANT austauschen. Der Funktransceiver 3300 kann zum Beispiel das über die Antenne ANT empfangene Funksignal in ein Signal umwandeln, das von dem Prozessor 3100 verarbeitet werden kann. Daher kann der Prozessor 3100 das vom Funktransceiver 3300 ausgegebene Signal verarbeiten und das verarbeitete Signal an den Controller 2100 oder das Display 3200 übertragen. Der Controller 2100 kann das vom Prozessor 3100 verarbeitete Signal in die Speichereinrichtung 2200 übertragen. Darüber hinaus kann der Funktransceiver 3300 ein von dem Prozessor 3100 ausgegebenes Signal in ein Funksignal umwandeln und das Funksignal über die Antenne ANT an eine externe Einrichtung ausgeben. Ein Steuersignal zur Steuerung der Operationen des Hosts oder der vom Prozessor 3100 zu verarbeitenden Daten kann über eine Eingabeeinrichtung 3400 eingegeben werden, und die Eingabeeinrichtung 3400 kann eine Zeigeeinrichtung, wie z. B. ein Touchpad und eine Computermaus, ein Tastenfeld oder eine Tastatur umfassen. Der Prozessor 3100 kann die Operationen der Anzeige 3200 steuern, so dass Daten, die von dem Controller 2100, Daten, die von dem Funktransceiver 3300 ausgegeben werden, oder Daten, die von einer Eingabeeinrichtung 3400 ausgegeben werden, über die Anzeige 3200 ausgegeben werden können.
  • Gemäß einer Ausführungsform kann der Controller 2100, der in der Lage ist, die Operationen der Speichereinrichtung 2200 zu steuern, als ein Abschnitt des Prozessors 3100 oder als ein von dem Prozessor 3100 getrennter Chip realisiert werden.
  • 24 ist ein Diagramm, das ein Speichersystem 40000 gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • Bezugnehmend auf 24 kann das Speichersystem 40000 in einem Personal Computer (PC), einem Tablet-PC, einem Net-Book, einem E-Reader, einem Personal Digital Assistant (PDA), einem tragbaren Multimedia-Player (PMP), einem MP3-Player oder einem MP4-Player untergebracht sein.
  • Das Speichersystem 40000 kann die Speichereinrichtung 2200 und den Controller 2100 enthalten, der einen Datenverarbeitungsvorgang der Speichereinrichtung 2200 steuert.
  • Ein Prozessor 4100 kann Daten, die in der Speichereinrichtung 2200 gespeichert sind, über ein Display 4300 entsprechend der Dateneingabe über eine Eingabeeinrichtung 4200 ausgeben. Beispiele für die Eingabeeinrichtung 4200 können eine Zeigeeinrichtung, wie ein Touchpad oder eine Computermaus, ein Tastenfeld oder eine Tastatur sein.
  • Der Prozessor 4100 kann die Gesamtoperationen des Speichersystems 40000 steuern und die Operationen des Controllers 2100 steuern. Gemäß einer Ausführungsform kann der Controller 2100, der in der Lage ist, die Operationen der Speichereinrichtung 2200 zu steuern, als ein Abschnitt des Prozessors 4100 oder als ein vom Prozessor 4100 getrennter Chip realisiert werden.
  • 25 ist ein Diagramm, das ein Speichersystem 50000 gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • Bezugnehmend auf 25 kann das Speichersystem 50000 in einem Bildprozessor, z. B. einer Digitalkamera, einem Mobiltelefon mit daran angeschlossener Digitalkamera, einem Smartphone mit daran angeschlossener Digitalkamera oder einem Tisch-PC mit daran angeschlossener Digitalkamera, eingebaut sein.
  • Das Speichersystem 50000 kann die Speichereinrichtung 2200 und den Controller 2100 enthalten, der eine Datenverarbeitungsoperation der Speichereinrichtung 2200 steuert, z. B. eine Programmoperation, eine Löschoperation oder eine Leseoperation.
  • Ein Bildsensor 5200 des Speichersystems 50000 kann ein optisches Bild in digitale Signale umwandeln. Die umgewandelten digitalen Signale können an einen Prozessor 5100 oder den Controller 2100 übertragen werden. Als Reaktion auf die Steuerung des Prozessors 5100 können die umgewandelten digitalen Signale über eine Anzeige 5300 ausgegeben oder über den Controller 2100 in der Speichereinrichtung 2200 gespeichert werden. Außerdem können die in der Speichereinrichtung 2200 gespeicherten Daten als Reaktion auf die Steuerung des Prozessors 5100 oder des Controllers 2100 über die Anzeige 5300 ausgegeben werden.
  • Gemäß einer Ausführungsform kann der Controller 2100, der in der Lage ist, die Operationen der Speichereinrichtung 2200 zu steuern, als ein Teil des Prozessors 5100 oder als ein von dem Prozessor 5100 getrennter Chip ausgebildet werden.
  • 26 ist ein Diagramm, das ein Speichersystem 70000 gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • Bezugnehmend auf 26 kann das Speichersystem 70000 eine Speicherkarte oder eine Smartcard enthalten. Das Speichersystem 70000 kann die Speichereinrichtung 2200, den Controller 2100 und eine Kartenschnittstelle 7100 enthalten.
  • Der Controller 2100 kann den Datenaustausch zwischen der Speichereinrichtung 2200 und der Kartenschnittstelle 7100 steuern. Gemäß einer Ausführungsform kann die Kartenschnittstelle 7100 eine Secure Digital (SD)-Kartenschnittstelle oder eine Multi-Media-Card (MMC)-Schnittstelle sein, ist aber nicht darauf beschränkt.
  • Die Kartenschnittstelle 7100 kann den Datenaustausch zwischen einem Host 60000 und dem Controller 2100 gemäß einem Protokoll des Hosts 60000 unterstützen. Gemäß einer Ausführungsform kann die Kartenschnittstelle 7100 ein Universal Serial Bus (USB)-Protokoll und ein InterChip (IC)-USB-Protokoll unterstützen. Die Kartenschnittstelle 7100 kann sich auf Hardware beziehen, die ein Protokoll unterstützt, das von dem Host 60000 verwendet wird, auf Software, die in der Hardware installiert ist, oder auf ein Signalübertragungsverfahren.
  • Wenn das Speichersystem 70000 mit einer Host-Schnittstelle 6200 des Hosts 60000 verbunden ist, wie z. B. einem PC, einem Tablet-PC, einer Digitalkamera, einem digitalen Audioplayer, einem Mobiltelefon, einer Konsolen-Videospielhardware oder einer digitalen Set-Top-Box, kann die Host-Schnittstelle 6200 als Reaktion auf die Steuerung eines Mikroprozessors 6100 eine Datenkommunikation mit der Speichereinrichtung 2200 über die Kartenschnittstelle 7100 und den Controller 2100 durchführen.
  • Gemäß Ausführungsformen der Erfindung kann eine Halbleitereinrichtung mit einer stabilisierten Struktur und verbesserter Zuverlässigkeit bereitgestellt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020200078380 [0001]

Claims (29)

  1. Halbleitereinrichtung, umfassend: eine gestapelte Struktur mit leitenden Schichten und isolierenden Schichten, die abwechselnd miteinander gestapelt sind; eine isolierende Säule, die durch die gestapelte Struktur verläuft; ein erstes Kanalmuster, das eine Seitenwand der isolierenden Säule umgibt; ein zweites Kanalmuster, das die Seitenwand der isolierenden Säule umgibt; einen ersten Isolator, der sich zwischen dem ersten Kanalmuster und dem zweiten Kanalmuster befindet; und eine Speicherschicht, die das erste Kanalmuster, das zweite Kanalmuster und den ersten Isolator umgibt, wobei die Speicherschicht eine erste Öffnung aufweist, die sich zwischen dem ersten Kanalmuster und dem zweiten Kanalmuster befindet.
  2. Halbleitereinrichtung nach Anspruch 1, wobei sich die erste Öffnung auf Ebenen befindet, die den Isolierschichten entsprechen.
  3. Halbleitereinrichtung nach Anspruch 1, wobei der erste Isolator ein Luftspalt ist.
  4. Halbleitereinrichtung nach Anspruch 1, ferner umfassend: ein drittes Kanalmuster, das die Seitenwand der isolierenden Säule umgibt; einen zweiten Isolator zwischen dem zweiten Kanalmuster und dem dritten Kanalmuster; und einen dritten Isolator zwischen dem dritten Kanalmuster und dem ersten Kanalmuster.
  5. Halbleitereinrichtung nach Anspruch 4, wobei die Speicherschicht ferner eine zweite Öffnung, die sich zwischen dem zweiten Kanalmuster und dem dritten Kanalmuster befindet, und eine dritte Öffnung, die sich zwischen dem ersten Kanalmuster und dem dritten Kanalmuster befindet, aufweist.
  6. Halbleitereinrichtung nach Anspruch 1, ferner umfassend eine Source-Kontaktstruktur, die durch die gestapelte Struktur verläuft.
  7. Halbleitereinrichtung nach Anspruch 1, ferner umfassend: eine erste Bitleitung, die mit dem ersten Kanalmuster gekoppelt ist; und eine zweite Bitleitung, die mit dem zweiten Kanalmuster gekoppelt ist.
  8. Halbleitereinrichtung, umfassend: eine gestapelte Struktur mit leitenden Schichten und isolierenden Schichten, die abwechselnd miteinander gestapelt sind; eine Source-Kontaktstruktur, die durch die gestapelte Struktur verläuft; Kanalstrukturen, die durch die gestapelte Struktur verlaufen und um die Source-Kontaktstruktur herum angeordnet sind; Isolierende Muster, jeweils mit einem ersten Abschnitt, der eine Seitenwand der Source-Kontaktstruktur umgibt, und zweiten Abschnitten, die aus dem ersten Abschnitt herausragen und sich in die Kanalstrukturen hinein erstrecken; und Isolatoren, die sich zwischen den zweiten Abschnitten befinden, die in einer Stapelrichtung nebeneinanderliegen.
  9. Halbleitereinrichtung nach Anspruch 8, wobei der erste Abschnitt Kontaktpunkte mit den Kanalstrukturen enthält und die zweiten Abschnitte aus den Kontaktpunkten herausragen.
  10. Halbleitereinrichtung nach Anspruch 8, wobei jede der Kanalstrukturen eine isolierende Säule, Kanalmuster, die eine Seitenwand der isolierenden Säule umgeben, und eine Speicherschicht, die die Kanalmuster umgibt, enthält, und wobei die zweiten Abschnitte durch die Speicherschicht verlaufen und sich zwischen den Kanalmustern erstrecken.
  11. Halbleitereinrichtung nach Anspruch 10, wobei sich die Isolatoren zwischen der isolierenden Säule und der Speicherschicht befinden und die Kanalmuster durch die Isolatoren voneinander getrennt sind.
  12. Halbleitereinrichtung nach Anspruch 9, wobei jede der Kanalstrukturen eine isolierende Säule, Kanalmuster, die eine Seitenwand der isolierenden Säule umgeben, und Speichermuster, die die Kanalmuster umgeben, enthält, und wobei sich die zweiten Abschnitte zwischen den Speichermustern und zwischen den Kanalmustern erstrecken.
  13. Halbleitereinrichtung nach Anspruch 12, wobei die Isolatoren zwischen dem isolierenden Pfeiler und den leitenden Schichten angeordnet sind, und wobei die Isolatoren die Speichermuster voneinander trennen und die Kanalmuster voneinander trennen.
  14. Halbleitereinrichtung nach Anspruch 8, wobei die Source-Kontaktstruktur einen Source-Kontaktstopfen und einen isolierenden Abstandshalter enthält, wobei der isolierende Abstandshalter eine Seitenwand des Source-Kontaktstopfens umgibt.
  15. Halbleitereinrichtung nach Anspruch 8, wobei die Abstände zwischen der Source-Kontaktstruktur und den Kanalstrukturen gleich groß sind.
  16. Verfahren zum Herstellen einer Halbleitereinrichtung, wobei das Verfahren umfasst: Ausbilden einer gestapelten Struktur mit ersten Materialschichten und zweiten Materialschichten, die abwechselnd miteinander gestapelt werden; Ausbilden von Kanalstrukturen, die durch die gestapelte Struktur verlaufen, wobei jede der Kanalstrukturen eine Kanalschicht enthält; Ausbilden einer ersten Öffnung, die durch die gestapelte Struktur hindurchgeht, wobei sich die erste Öffnung zwischen den Kanalstrukturen befindet; Ausbilden von zweiten Öffnungen, die Kontaktpunkte mit den Kanalstrukturen aufweisen, durch Ätzen der zweiten Materialschichten durch die erste Öffnung; und Strukturieren der Kanalstrukturen durch die Kontaktpunkte, um die Kanalschicht in Kanalmuster zu trennen.
  17. Verfahren nach Anspruch 16, wobei das Bilden der Kanalstrukturen umfasst: Ausbilden eines Maskenmusters auf der gestapelten Struktur; Ausbilden von Öffnungen durch Ätzen der gestapelten Struktur unter Verwendung des Maskenmusters als Ätzbarriere; und Ausbilden der Kanalstrukturen in den Öffnungen.
  18. Verfahren nach Anspruch 17, wobei das Ausbilden der ersten Öffnung umfasst: Entfernen des Maskenmusters; Ausbilden von Abstandshaltern an den Seitenwänden der Kanalstrukturen; und Ausbilden der ersten Öffnung durch Ätzen der gestapelten Struktur unter Verwendung der Abstandshalter als Ätzbarriere.
  19. Verfahren nach Anspruch 16, wobei jede der Kanalstrukturen umfasst: eine isolierende Säule; die Kanalschicht, die eine Seitenwand der isolierenden Säule umgibt; und eine Speicherschicht, die die Kanalschicht umgibt.
  20. Verfahren nach Anspruch 19, wobei das Strukturieren der Kanalstrukturen umfasst: Ausbilden von dritten Öffnungen durch Ätzen der Speicherschicht und der Kanalschicht jeder der Kanalstrukturen; und Ausbilden von vierten Öffnungen, die die dritten Öffnungen koppeln, durch selektives Ätzen der Kanalschicht durch die dritten Öffnungen.
  21. Verfahren nach Anspruch 20, wobei die Kanalmuster durch die dritten Öffnungen und die vierten Öffnungen voneinander getrennt sind.
  22. Verfahren nach Anspruch 20, wobei sich die dritten Öffnungen in einer horizontalen Richtung und die vierten Öffnungen in einer Stapelrichtung erstrecken, wenn die Kanalschicht selektiv geätzt wird.
  23. Verfahren nach Anspruch 20, das weiterhin umfasst: Ausbilden von isolierenden Mustern in den zweiten Öffnungen und den dritten Öffnungen.
  24. Verfahren nach Anspruch 23, wobei Luftspalte in den vierten Öffnungen durch die Isoliermuster abgedichtet werden.
  25. Verfahren nach Anspruch 23, wobei sich die isolierenden Muster in die vierten Öffnungen erstrecken.
  26. Verfahren nach Anspruch 16, ferner umfassend ein Ausbilden von isolierenden Mustern in den zweiten Öffnungen.
  27. Verfahren nach Anspruch 16, ferner umfassend ein Ausbilden einer Source-Kontaktstruktur in der ersten Öffnung.
  28. Verfahren nach Anspruch 16, ferner umfassend: Ausbilden eines isolierenden Abstandshalters in der ersten Öffnung; und Ausbilden eines Source-Kontaktstopfens in der ersten Öffnung.
  29. Halbleitereinrichtung, umfassend: eine gestapelte Struktur mit leitenden Schichten und isolierenden Schichten, die abwechselnd miteinander gestapelt sind; eine isolierende Säule, die durch die gestapelte Struktur verläuft; ein erstes Kanalmuster, das eine Seitenwand der isolierenden Säule umgibt; ein zweites Kanalmuster, das die Seitenwand der isolierenden Säule umgibt; einen ersten Isolator, der sich zwischen dem ersten Kanalmuster und dem zweiten Kanalmuster befindet; und eine Speicherschicht, die das erste Kanalmuster, das zweite Kanalmuster und den ersten Isolator umgibt, wobei die Speicherschicht Öffnungen bereitstellt, die die ersten und zweiten Kanalmuster oder die isolierende Säule auf Ebenen freilegen, die den isolierenden Schichten entsprechen.
DE102021003279.9A 2020-06-26 2021-06-24 Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung Pending DE102021003279A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-00078380 2020-06-26
KR1020200078380A KR20220000581A (ko) 2020-06-26 2020-06-26 반도체 장치 및 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
DE102021003279A1 true DE102021003279A1 (de) 2021-12-30

Family

ID=78958063

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021003279.9A Pending DE102021003279A1 (de) 2020-06-26 2021-06-24 Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung

Country Status (5)

Country Link
US (1) US11812612B2 (de)
KR (1) KR20220000581A (de)
CN (1) CN113851481A (de)
DE (1) DE102021003279A1 (de)
TW (1) TW202215647A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000581A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11476276B2 (en) * 2020-11-24 2022-10-18 Macronix International Co., Ltd. Semiconductor device and method for fabricating the same
US11916011B2 (en) * 2021-04-14 2024-02-27 Macronix International Co., Ltd. 3D virtual ground memory and manufacturing methods for same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078380A (ko) 2018-12-21 2020-07-01 스또블리 파베르쥬 암형 커플링 부재 및 이러한 암형 커플링 부재와 수형 커플링 부재를 포함하는 유체 커플링 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140069925A (ko) * 2012-11-30 2014-06-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9147468B1 (en) 2014-05-21 2015-09-29 Macronix International Co., Ltd. Multiple-bit-per-cell, independent double gate, vertical channel memory
US9397110B2 (en) * 2014-05-21 2016-07-19 Macronix International Co., Ltd. 3D independent double gate flash memory
US9728546B2 (en) 2014-09-05 2017-08-08 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
KR20160107553A (ko) * 2015-03-04 2016-09-19 에스케이하이닉스 주식회사 반도체 장치
US20170062456A1 (en) 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
KR102637644B1 (ko) * 2016-07-14 2024-02-19 삼성전자주식회사 메모리 장치
KR20180073161A (ko) * 2016-12-22 2018-07-02 삼성전자주식회사 수직형 메모리 장치
JP2018160593A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置及びその製造方法
US10269828B2 (en) * 2017-03-27 2019-04-23 Toshiba Memory Corporation Semiconductor memory device
US10685914B2 (en) * 2017-08-31 2020-06-16 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR102344895B1 (ko) * 2017-11-13 2021-12-29 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
US10998331B2 (en) * 2018-06-27 2021-05-04 Sandisk Technologies Llc Three-dimensional inverse flat NAND memory device containing partially discrete charge storage elements and methods of making the same
KR102629478B1 (ko) * 2018-11-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10910399B2 (en) * 2019-03-14 2021-02-02 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
KR102684115B1 (ko) * 2019-07-19 2024-07-12 에스케이하이닉스 주식회사 반도체 메모리 소자
JP2021048372A (ja) * 2019-09-20 2021-03-25 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US11056504B2 (en) * 2019-10-23 2021-07-06 Macronix International Co., Ltd. Memory device
KR20220000581A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078380A (ko) 2018-12-21 2020-07-01 스또블리 파베르쥬 암형 커플링 부재 및 이러한 암형 커플링 부재와 수형 커플링 부재를 포함하는 유체 커플링 장치

Also Published As

Publication number Publication date
US20210408036A1 (en) 2021-12-30
CN113851481A (zh) 2021-12-28
TW202215647A (zh) 2022-04-16
KR20220000581A (ko) 2022-01-04
US11812612B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
DE102021003279A1 (de) Halbleitereinrichtung und herstellungsverfahren einer halbleitereinrichtung
DE102020111648B4 (de) Halbleiterspeichervorrichtungen
DE102004060171B4 (de) Charge-trapping-Speicherzelle und deren Herstellungsverfahren
DE112015001895B4 (de) Nichtflüchtiger Speicher mit Durch-Array-Leitungsführung und Verfahren zu dessen Herstellung
DE102006005679B4 (de) Halbleiterbauelement mit einer Transistorstruktur und Verfahren zur Herstellung desselben
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE102011007746A1 (de) Flashspeicher mit Mehrzustandsarchitektur
DE102012210675B4 (de) Speicher-Vorrichtung mit Rippenstruktur und doppeltem Gate und Verfahren zu deren Herstellung
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE102020110366A1 (de) Vertikale Speichervorrichtungen
DE102015101205A1 (de) Halbleitervorrichtungen mit leitfähigen Kontaktstellen und Verfahren zum Herstellen derselben
DE102008015708A1 (de) Nicht-flüchtige Speichervorrichtungen und Herstellungsverfahren dafür
DE202014011380U1 (de) Halbleitervorrichtung
DE102019214214A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102020108092A1 (de) Halbleitervorrichtungen
DE102021105358B4 (de) Halbleiterspeichervorrichtungen
DE102019129560A1 (de) Halbleitervorrichtung und herstellungsverfahren der halbleitervorrichtung
DE102021213945A1 (de) Halbleiterbauelement und herstellungsverfahren eines halbleiterbauelements
DE102006049613B4 (de) Verfahren des Bildens von Reihen-Auswahltransistoren einer EEPROM-Vorrichtung vom NAND-Typ und damit gebildete Vorrichtungen
DE102021208171A1 (de) Speichervorrichtung und herstellungsverfahren der speichervorrichtung
DE102005036548A1 (de) Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher
DE102020118844A1 (de) Halbleitervorrichtungen
DE19709961A1 (de) Halbleiterspeichereinrichtung und Verfahren für deren Herstellung
EP1342269B1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zu deren herstellung
DE112018000825B4 (de) Flash-Speicheranordnung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115560

Ipc: H10B0041270000