DE102020131752A1 - Gate-endkappenarchitekturen, die einen relativ kurzen vertikalen stapel aufweisen - Google Patents

Gate-endkappenarchitekturen, die einen relativ kurzen vertikalen stapel aufweisen Download PDF

Info

Publication number
DE102020131752A1
DE102020131752A1 DE102020131752.2A DE102020131752A DE102020131752A1 DE 102020131752 A1 DE102020131752 A1 DE 102020131752A1 DE 102020131752 A DE102020131752 A DE 102020131752A DE 102020131752 A1 DE102020131752 A1 DE 102020131752A1
Authority
DE
Germany
Prior art keywords
gate
end cap
along
isolation structure
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020131752.2A
Other languages
English (en)
Inventor
Hsu-Yu Chang
Walid Hafez
Chia-Hong Jan
Sairam Subramanian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020131752A1 publication Critical patent/DE102020131752A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es werden Gate-Endkappenarchitekturen, die einen relativ kurzen vertikalen Stapel aufweisen, und Verfahren zum Herstellen von Gate-Endkappenarchitekturen, die einen relativ kurzen vertikalen Stapel aufweisen, beschrieben. Bei einem Beispiel weist eine integrierte Schaltkreisstruktur eine erste Halbleiterfinne entlang einer ersten Richtung auf. Eine zweite Halbleiterfinne ist entlang der ersten Richtung angebracht. Zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne befindet sich ein Grabenisolationsmaterial. Das Grabenisolationsmaterial weist eine oberste Fläche unterhalb einer Oberseite der ersten und der zweiten Halbleiterfinne auf. Zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne und entlang der ersten Richtung befindet sich eine Gate-Endkappenisolationsstruktur. Die Gate-Endkappenisolationsstruktur befindet sich an der obersten Fläche des Grabeniso lationsmaterials.

Description

  • TECHNISCHES GEBIET
  • Die Ausführungsformen der Offenbarung beziehen sich auf das Feld von Halbleitervorrichtungen und der Halbleiterbearbeitung und insbesondere auf Gate-Endkappenarchitekturen, die einen relativ kurzen vertikalen Stapel aufweisen und auf Verfahren zum Herstellen von Gate-Endkappenarchitekturen, die einen relativ kurzen vertikalen Stapel aufweisen.
  • HINTERGRUND
  • In den letzten Jahrzehnten war die Skalierung von Bestandteilen in integrierten Schaltkreisen die treibende Kraft hinter einer ständig wachsenden Halbleiterindustrie. Das Skalieren zu kleineren und immer kleineren Bestandteilen ermöglicht immer größere Dichten von Funktionseinheiten auf der begrenzten Grundfläche von Halbleiterchips. Zum Beispiel erlaubt eine schrumpfende Transistorgröße den Einbau einer größeren Anzahl von Speicher- oder Logikvorrichtungen, was zur Herstellung von Produkten mit einer größeren Kapazität führt. Der Bedarf für eine ständig steigende Kapazität geht jedoch nicht ohne Probleme vonstatten. Die Notwendigkeit, die Leistungsfähigkeit aller Vorrichtungen zu optimieren, gewinnt zunehmend an Bedeutung.
  • Bei der Herstellung von integrierten Schaltkreisvorrichtungen finden Mehr-Gate-Transistoren wie zum Beispiel Tri-Gate-Transistoren eine immer weitergehende Verbreitung, während die Vorrichtungsdimensionen immer weiter herabskaliert werden. Bei herkömmlichen Prozessen werden Tri-Gate-Transistoren im Allgemeinen entweder auf Silicium-Vollsubstraten oder auf Silicium-auf-Isolator-Substraten gefertigt. Bei einigen Beispielen werden Silicium-Vollsubstrate aufgrund ihrer niedrigeren Kosten und deshalb bevorzugt, weil sie einen weniger schwierigen Tri-Gate-Fertigungsprozess ermöglichen.
  • Das Skalieren von Mehr-Gate-Transistoren ist jedoch nicht ohne Folgen geblieben. Da die Dimensionen dieser grundlegenden Bausteine von Mikroelektronikschaltungen verringert werden und da die bloße Anzahl von grundlegenden Bausteinen, die in einem gegebenen Gebiet gefertigt werden vergrößert wird, sind die Einschränkungen für die Lithografieprozesse, die verwendet werden, um diese Bausteine zu strukturieren, erdrückend geworden. Insbesondere kann ein Kompromiss zwischen der kleinsten Dimension eines strukturierten Merkmals in einem Halbleiterstapel (die kritische Dimension) und dem Abstand zwischen diesen Merkmalen bestehen.
  • Figurenliste
    • 1 zeigt eine Querschnittsansicht in einem Finnenschnitt und eine Querschnittsansicht in einem Gate-Schnitt einer integrierten Schaltkreisstruktur, die eine Gate-Endkappenisolationsstruktur gemäß einer Ausführungsform der vorliegenden Erfindung aufweist.
    • Die 2A bis 2H zeigen Querschnittsansichten und Draufsichten, die zahlreiche Operationen in einem Verfahren zum Herstellen einer integrierten Schaltkreisstruktur darstellen, die eine Gate-Endkappenisolationsstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
    • 3 zeigt eine Querschnittsansicht und eine Draufsicht einer integrierten Schaltkreisstruktur, die eine Gate-Endkappenisolationsstruktur gemäß einer Ausführungsform der vorliegenden Erfindung aufweist.
    • Die 4A und 4B zeigen Querschnittsansichten, die zahlreiche Operationen in einem Verfahren zum Herstellen einer integrierten Schaltkreisstruktur darstellen, die eine Endkappenisolationsstruktur eines Grabenkontakts gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
    • 5 zeigt Draufsichten benachbarter integrierter Schaltkreisstrukturen für eine herkömmliche Architektur mit relativ breiten Abständen (linke Seite (a)) im Vergleich mit benachbarten integrierten Schaltkreisstrukturen für eine Gate-Endkappenarchitektur mit relativ engen Abständen (rechte Seite (b)) gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 6 zeigt eine Draufsicht auf eine herkömmliche Auslegung, die finnenbasierte Halbleitervorrichtungen aufweisen, in denen ein Ende-zu-Ende-Abstand untergebracht ist.
    • 7A zeigt eine Querschnittsansicht von nichtplanaren Halbleitervorrichtungen, die eine Architektur einer Gate-Endkappenisolationsstruktur gemäß einer Ausführungsform der vorliegenden Erfindung aufweisen.
    • 7B zeigt eine Draufsicht, die entlang der Achse a-a' der Halbleitervorrichtungen der 7A gemäß einer Ausführungsform der vorliegenden Offenbarung erhalten wird.
    • 8 zeigt eine Computervorrichtung gemäß einer Umsetzung einer Ausführungsform der Offenbarung.
    • 9 zeigt ein Zwischenelement, das eine oder mehrere Ausführungsformen der Offenbarung enthält.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Es werden Gate-Endkappenarchitekturen, die einen relativ kurzen vertikalen Stapel aufweisen, und Verfahren zum Herstellen von Gate-Endkappenarchitekturen, die einen relativ kurzen vertikalen Stapel aufweisen, beschrieben. In der nachfolgenden Beschreibung werden zahlreiche spezifische Einzelheiten wie zum Beispiel spezifische Integrations- und Materialvorgaben erläutert, um ein umfassendes Verständnis der beanspruchten Offenbarung bereitzustellen. Für den Fachmann ist es offensichtlich, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Einzelheiten in die Praxis umgesetzt werden können. Bei weiteren Beispielen werden allgemein bekannte Merkmale wie zum Beispiel die Gestaltungslayouts von integrierten Schaltkreisen nicht ausführlich beschrieben, um die Ausführungsformen der vorliegenden Offenbarung nicht unnötigerweise unverständlich zu machen. Des Weiteren wird darauf hingewiesen, dass die zahlreichen Ausführungsformen, die in den Figuren gezeigt werden, anschauliche Darstellungen sind, aber nicht unbedingt maßstabsgetreu gezeichnet sind.
  • In der nachfolgenden Beschreibung kann eine Terminologie auch nur zu Bezugszwecken verwendet werden, die somit als nicht einschränkend anzusehen ist. Zum Beispiel beziehen sich Begriffe wie zum Beispiel „obere“, „untere“, „über“ und „unter“ auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Begriffe wie zum Beispiel „vorne“, „hinten“, „Rückseite“ und „seitlich“ beschreiben die Orientierung und/oder den Standort von Abschnitten der Komponente innerhalb eines konsistenten, aber willkürlichen Bezugsrahmens, was durch eine Bezugnahme auf den Text und die zugehörigen Zeichnungen erklärt wird, welche die erörterte Komponente beschreiben. Diese Terminologie kann speziell die oben erwähnten Wörter, Ableitungen davon und Wörter mit einer ähnlichen Bedeutung enthalten.
  • Hier beschriebene Ausführungsformen können sich auf eine Halbleitervorverarbeitung und Halbleiterstrukturen in einem vorderen Abschnitt oder Front-End der Fertigungslinie (Front-End-Of-Line, FEOL) beziehen. FEOL ist der erste Abschnitt der Herstellung eines integrierten Schaltkreises (Integrated Circuit fabrication, IC-Herstellung), in dem die individuellen Vorrichtungen (z.B. Transistoren, Kondensatoren, Widerstände usw.), in dem Halbleitersubstrat oder in der Halbleiterschicht strukturiert werden. FEOL deckt im Allgemeinen alles ab bis zur Abscheidung von Metallverbindungsschichten (ohne diese Abscheidung zu enthalten). Nach der letzten FEOL-Operation ist das Ergebnis typischerweise ein Wafer, mit isolierten Transistoren (z.B, ohne jegliche Drähte).
  • Hier beschriebene Ausführungsformen können sich auf eine Halbleitervorverarbeitung und Halbleiterstrukturen in einem hinteren Abschnitt oder Back-End der Fertigungslinie (Back-End-Of-Line, BEOL) beziehen. BEOL ist der zweite Abschnitt der IC-Herstellung, in dem die individuellen Vorrichtungen (z.B. Transistoren, Kondensatoren, Widerstände usw.), durch eine Verdrahtung auf dem Wafer, z.B. der Metallisierungsschicht oder den Metallisierungsschichten, miteinander verbunden werden. BEOL umfasst Kontakte, Isolationsschichten (Dielektrika), Metallebenen und Bondstellen für Chip-Gehäuse-Verbindungen. In dem BEOL-Teil der Herstellung werden Stufenkontakte (Kontaktflächen), Verbindungsdrähte, Durchkontaktierungen und dielektrische Strukturen gebildet. Für moderne IC-Prozesse können mehr als 10 Metallschichten in dem BEOL hinzugefügt werden.
  • Weiter unten beschriebene Ausführungsformen können anwendbar sein auf FEOL-Verarbeitungen und -Strukturen, BEOL-Verarbeitungen und -Strukturen oder sowohl auf FEOL- als auch auf BEOL-Verarbeitungen und -Strukturen. Obwohl insbesondere ein beispielhaftes Bearbeitungsschema dargestellt werden kann, das ein FEOL-Verarbeitungsszenario verwendet, können diese Ansätze auch auf eine BEOL-Verarbeitung anwendbar sein. Obwohl in ähnlicher Weise ein beispielhaftes Bearbeitungsschema dargestellt werden kann, das ein BEOL-Verarbeitungsszenario verwendet, können diese Ansätze auch auf eine FEOL-Verarbeitung anwendbar sein.
  • Eine oder mehrere Ausführungsformen der vorliegenden Offenbarung beziehen sich auf Halbleiterstrukturen oder Halbleitervorrichtungen, die eine oder mehrere Gate-Endkappenisolationsstrukturen aufweisen. Bei einer oder mehreren Ausführungsformen wird ein gleichzeitiges Strukturieren von neuausgerichteten Gates und Kontaktendkappen mit einem kurzen Stapel verwendet, um integrierte Schaltkreisstrukturen herzustellen. Einige hier beschriebene Ausführungsformen können sich auf Probleme beziehen, die zu einem Skalieren eines Ende-zu-Ende-Abstands einer Diffusion in einer ultraskalierten Prozesstechnologie gehören.
  • Zum besseren Verständnis sei erwähnt, dass die Abmessungen von Logikvorrichtungen aggressiv skaliert werden, was für eine Strukturierung von Gate- und Kontaktendkappen große Herausforderungen bei Herstellung und Ertrag verursacht. Die meisten Strukturierungslösungen stellen eine enorme Aufgabe für eine Lithografie oder Ätzung dar, um kleine Stopfen mit hohen Seitenverhältnissen zu schaffen. Einige hier beschriebene Ausführungsformen können umgesetzt werden, um das Problem eines Skalierens von Ende-zu-Ende-Abständen von Gates und Kontakten in einer ultraskalierten Prozesstechnologie anzugehen, während die Folgen einer Überlappungskapazität und die durch Metall-im-Stopfen-Defekte verursachten Defektdichten abgeschwächt werden.
  • Die heutigen Prozesse aus dem Stand der Technik greifen auf eine selbstausrichtende Gate-Ende-Architektur zurück, die einen potenziellen Zielpunkt für einen Gate- oder Kontaktstopfen bereitstellen. Die Stopfenstrukturierung stützt sich auf ein Ätzen von Löchern in eine Opferhartmaske oder andere ätzfähige Dünnschichten und ein Füllen der sich ergebenden Löcher mit einem Isolationsmaterial. Die Opfervolldünnschicht wird dann vor einem Füllen mit Metall entfernt. Die aktuellen Schemen für eine Stopfenstrukturierung und -füllung sind anfällig für Metall-im-Stopfen-Defekte, die eine Kriechstrecke bereitstellen und die beiden Knoten über einen Stopfen kurzschließen würden. Mit der aggressiven Skalierung der Gate-Abmessungen in den Technologien aus dem Stand der Technik stellen das Ätzen von Löchern mit einem großen Seitenverhältnis und das nachfolgende Füllen mit Isolatoren eine Herausforderung dar und führen zu Hohlräumen oder Prozessdefekten: jedes ungeätzte Polymer oder jeder ungeätzte Splitter in dem Stopfen kann mit einem Metall gefüllt werden, was zu Metall-im-Stopfen-Defekten führt, die zwei Segmente kurzschließen, von denen angenommen wird, dass sie durch den Stopfen isoliert werden. Eine selbstausrichtende Gate-Ende-Architektur vergrößert auch die Überlappungskapazität der Vorrichtungen aufgrund einer Zunahme der vertikalen Abmessungen und verursacht eine ernsthafte Einschränkung für eine Gate/Kontakt-Metall-Abscheidung/Füllung. Es eröffnet auch eine weitere kritische vertikale Abmessung (eine sich selbstausrichtende Höhe einer Gate-Endwand), die den Prozessspielraum verringern kann.
  • Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung wird ein rechtwinkliges Gitter aus einem Isolationsmaterial strukturiert, um senkrecht zu Gate/Kontakt-Reihen zu verlaufen. Die Strukturierung wird vor der Gate/Kontakt-Definition ausgeführt und schließt die Summe aller gewünschten Gate- und Kontaktstopfen ein. Zum Beispiel können die Stopfen einer Gate-Schrittweite breiter gedruckt werden. Die Schnittebene des Gitters mit Gate/Kontakt-Reihen stellt die Orte der Endkappenstopfen bereit. Umgekehrte Strukturierungsschemen können danach verwendet werden, um die „Extra“-Stopfen an den Stopfenenden zu trimmen/abzusenken, die gedruckt wurden, um ein Splitterrisiko durch die Lithografieregistrierung zu verhindern. Einige hier beschriebene Ausführungsformen können umgesetzt werden, um Strukturierungsbegrenzungen aus dem aktuellen Stand der Technik zu behandeln, wie zum Beispiel: (1) eine große Gate-Höhe, die zu ungünstigen Seitenverhältnissen zum Ätzen und Füllen und einer daraus resultierenden vergrößerten Kapazität führen, und/oder (2) Metall-im-Stopfen-Defekte, die zwei Knoten durch die Endkappe kurzschließen.
  • Zu Vergleichszwecken sei erwähnt, dass Strukturierungsprozess für eine selbstausrichtende Gate-Endkappen-Architektur aus dem Stand der Technik ein Abscheiden einer Opferhartmaske nachfolgend zu einer Gate- und Kontaktstrukturierung beinhaltet. Die Strukturierung wird ausgeführt, um Löcher zu öffnen, die auf einer (Spacer Aligned Wall, SAW) enden, die als ein Stopfen funktionieren kann. Das Isolationsmaterial wird eingefüllt, um den Stopfen zu bilden, und poliert. Danach wird ein Entfernen des verbleibenden Opfermaterials und ein Füllen mit einem Kontakt- oder Gate-Material ausgeführt. Im Gegensatz dazu werden gemäß den hier beschriebenen Ausführungsformen die Stopfen als ein Gitter von Grabenkontakt- und Gate-Stopfen strukturiert, die senkrecht zu Gate/Kontakt-Reihen verlaufen und die so groß wie die endgültig gewünschte Gate-Höhe sind. Das Gitter wird vor der Strukturierung von Gates und Kontakten gebildet. Die Stopfen können abhängig von der Schrittweite vergrößert werden. Die anvisierte Lithografie kann verwendet werden, um die Endkappe für ein Gate-Nachätzen der Kontaktstopfen und die Gate-Vormetallisierung der Gate-Stopfen zu trimmen. Ein Polierprozess kann nach der Gate- und Kontakt-Metallisierung an der Stopfengitterhöhe (z.B. am Ende des Front-Ends des Prozesses) ausgeführt werden.
  • 1 zeigt für eine beispielhafte Struktur, die gemäß den hier beschriebenen Ansätzen hergestellt wird, eine Querschnittsansicht in einem Finnenschnitt und eine Querschnittsansicht in einem Gate-Schnitt einer integrierten Schaltkreisstruktur, die eine Gate-Endkappenisolationsstruktur gemäß einer Ausführungsform der vorliegenden Erfindung aufweist.
  • In 1 befindet sich eine Halbleiterfinne 104 auf einem Substrat 102. Bei einer Ausführungsform ist die Halbleiterfinne 104 eine Siliciumfinne in einer Fortsetzung des darunterliegenden Siliciumsubstrats 102.
  • In der Finnenschnittperspektive der 1 befinden sich ein oder mehrere Gate-Stapel 132 über der Halbleiterfinne 104. Entlang der Seiten der Gate-Stapel 132 befinden sich Gate-Abstandhalter 133. Zwischen den Gate-Abstandhaltern 133 von benachbarten Gate-Stapeln 132 befindet sich eine schichtübergreifende dielektrische Schicht 140. Wie gezeigt wird, werden ein oder mehrere Gate-Stapel 132 durch eine Finnendurchgangsisolationsstruktur 134 wie zum Beispiel eine Struktur ersetzt, die während eines Polyschnittprozesses für einen Gate-Ersatz gebildet wird, bei dem eine Teil der darunterliegenden Finne geätzt wird. Wie auch gezeigt wird, werden ein oder mehrere Gate-Stapel 132 durch eine Gate-Stopfenstruktur 136 wie zum Beispiel eine Struktur ersetzt, die während eines Polyschnittprozesses für einen Gate-Ersatz gebildet wird, bei dem die darunterliegende Finne nicht geätzt wird. Bei einer Ausführungsform weist ein Gate-Stapel, wie er hier beschrieben wird, eine Gate-Elektrode auf einem Gate-Dielektrikum auf und kann außerdem eine Gate-Isolationskappe aufweisen.
  • In der Gate-Schnittperspektive der 1 werden mehrere Finnen 104 (einschließlich 104A) gezeigt, die Stumpfabschnitte 106 aufweisen, wo ausgewählte Finnen 104 entfernt wurden. Ein Grabenisolationsmaterial 115 trennt die Finnen 104. Die unteren Abschnitte der Finnen enthalten eine Isolationsschicht 108 und/oder untere Finnenabstandhalter 110. Einer der Gate-Stapel 132 befindet sich über den Finnen 104, ist aber durch eine Gate-Endkappenisolationsstruktur 128 in einen ersten Abschnitt 132A und einen zweiten Abschnitt 132B getrennt. Wie gezeigt wird, kann auf der Gate-Endkappenisolationsstruktur 128 eine dielektrische Kappe 130 vorhanden sein, um z.B. während der Ätzbearbeitung einen Schutz für die Gate-Endkappenisolationsstruktur 128 bereitzustellen.
  • Wiederum in der Gate-Schnittperspektive der 1 enthält eine integrierte Schaltkreisstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung eine Halbleiterfinne 104A entlang einer ersten Richtung (in die oder aus der Seite der Gate-Schnittperspektive). In der Nähe der Halbleiterfinne 104A befindet sich ein Grabenisolationsmaterial 115. Das Grabenisolationsmaterial 115 weist eine oberste Fläche unterhalb einer Oberseite der Halbleiterfinne 104A auf. Eine Gate-Endkappenisolationsstruktur 128 (und möglicherweise einschließlich einer Kappe 130) befindet sich entlang der ersten Richtung (in die oder aus der Seite der Gate-Schnittperspektive). Die Gate-Endkappenisolationsstruktur 128 befindet sich an der obersten Fläche des Grabenisolationsmaterials 115. Eine Gate-Struktur 132B ist entlang einer zweiten Richtung angebracht, die orthogonal zur ersten Richtung ist (von links nach rechts in der Gate-Schnittperspektive). Die Gate-Struktur 132B befindet sich über der Halbleiterfinne 104A und steht in Kontakt mit einer Seite der Gate-Endkappenisolationsstruktur 128. Die integrierte Schaltkreisstruktur weist außerdem eine Finnendurchgangsisolationsstruktur 134 auf. Ein Ende der Gate-Struktur 132B steht in Kontakt mit der Finnendurchgangsisolationsstruktur 134 und das entlang der zweiten Richtung entgegengesetzte Ende steht in Kontakt mit der Gate-Endkappenisolationsstruktur 128. Obwohl dies in der Gate-Schnittperspektive nicht gezeigt wird, befindet sich bei einer Ausführungsform ein Seitenwandabstandhalter 133 entlang der Seiten der Gate-Struktur 132B. Die Gate-Endkappenisolationsstruktur 128 befindet sich nicht innerhalb der Seitenwandabstandhalter, aber die Finnendurchgangsisolationsstruktur 134 befindet sich innerhalb der Seitenwandabstandhalter 133 (wie z.B. in einer Finnenschnittperspektive gezeigt wird). Bei einer Ausführungsform, von der beispielhafte Strukturen nachfolgend beschrieben werden, erstreckt sich die Gate-Endkappenisolationsstruktur 128 entlang der ersten Richtung über die Gate-Struktur hinaus.
  • Die 2A bis 2H zeigen Querschnittsansichten und Draufsichten, die zahlreiche Operationen in einem Verfahren zum Herstellen einer integrierten Schaltkreisstruktur darstellen, die eine Gate-Endkappenisolationsstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
  • In 2A weist eine Startstruktur 200 mehrere Halbleiterfinnen 204 auf, einschließlich der Stumpfabschnitte 206, wo ausgewählte Finnen 204 entfernt wurden. Bei einer Ausführungsform sind die Halbleiterfinnen 204 Siliciumfinnen in einer Fortsetzung eines darunterliegenden Siliciumsubstrats 202. Ein Isolationsmaterial 214 trennt die Finnen 204. Wie gezeigt wird, sind entlang der Finnen 204 eine Isolationsschicht 208 und/oder einige Finnenabstandhalter 210 und/oder eine Finnenendkappe 212 vorhanden.
  • In 2B wird das Isolationsmaterial 214 abgesenkt, um ein Grabenisolationsmaterial 215 zu bilden. Falls vorhanden, werden auch die Isolationsschicht 208 und die Finnenabstandhalter 210 entlang den Finnen 204 abgesenkt und die Finnenendkappe 212 wird von den Finnen 204 entfernt. Eine Hartmaskenschicht 216 wie zum Beispiel eine Kohlenstoffhartmaskenschicht wird über der sich ergebenden Struktur gebildet. Auf der Hartmaskenschicht 216 wird eine Maske 218 wie zum Beispiel eine Dreischichtmaske gebildet, die aus einem topografischen Maskenanteil 218A, einer Schicht aus einer Antireflexbeschichtung (Anti-Reflective Coating layer, ARC-Schicht) 218B und einer lichtundurchlässigen Schicht 218C besteht. Eine Lithografie wird verwendet, um Öffnungen 220 in der Maske 218 zu bilden, auf die als Stopfendefinitionsöffnungen Bezug genommen werden kann.
  • In 2C wird ein Musterumkehrungs- und ein Maskenentfernungsprozess ausgeführt. In den Öffnungen 220 der Maske 218 wird ein Maskenmaterial 222 gebildet. Die Maske 218 wird danach entfernt.
  • In 2D wird eine Ätzoperation nach einer Musterübertragung ausgeführt. Das Maskenmaterial 222 wird als eine Ätzmaske während des Ätzens der Hartmaskenschicht 216 verwendet, um Hartmaskensäulen oder -wände 217 zu bilden.
  • In 2E wird eine Operation nach einer Musterumkehrung ausgeführt. Über der Struktur von 2D wird ein Opfermaterial 224 gebildet. Das Opfermaterial 224 wird planarisiert, um die Hartmaskensäulen oder -wände 217 und alle verbleibenden Abschnitte des Maskenmaterials 222 freizulegen. Die Hartmaskensäulen oder -wände 217 und alle verbleibenden Abschnitte des Maskenmaterials 222 werden entfernt, um die Öffnungen 226 zu bilden.
  • In 2F wird eine neuausgerichtete Stopfenabscheidungsoperation ausgeführt. Die Gate-Endkappenisolationsstrukturen 228 werden in den Öffnungen 226 in dem Opfermaterial 224 gebildet. Das Opfermaterial 224 wird danach entfernt. Die Bildung der Gate-Endkappenisolationsstrukturen 228 kann eine Abscheidung, eine Planarisierung und einen Reinigungsprozess enthalten.
  • In 2G wird eine Operation nach dem Bilden eines Stopfenhelms ausgeführt. Zum Beispiel kann eine dielektrische Kappe 230 auf den Oberseiten der Gate-Endkappenisolationsstrukturen 228 gebildet werden. In jedem Fall, d.h., unabhängig davon, ob eine Kappe 230 gegebenenfalls gebildet wird, eröffnet eine Draufsicht auf die sich ergebende Struktur, dass die Gate-Endkappenisolationsstruktur 228 entlang der gleichen Richtung wie die Finnen gebildet wird. Wie gezeigt wird, können die Gate-Endkappenisolationsstrukturen 228 jedoch als Segmente entlang der zweiten Richtungen gebildet werden. Es ist selbstverständlich, dass die Querschnittsansicht der 2G entlang der Achse a-a' der Draufsicht der 2G. erhalten wird
  • In 2H werden die Gate-Stapel 232 über der Struktur von 2H gebildet. Wie gezeigt wird, werden die Gate-Strukturen bei einer Ausführungsform als Gitterreihen über den Finnen 204 entlang einer Richtung gebildet, die orthogonal oder senkrecht zu den Finnen 204 verläuft. Bei einer Ausführungsform sind die Oberseiten der Gate-Stapel 232 komplanar mit den Gate-Endkappenisolationsstrukturen 228. Zu anschaulichen Zwecken kann 2H als eine Zwischenstruktur betrachtet werden, bei der z.B. die gezeigten Gate-Stapel 232 (z.B. aus Polysilicium) geopfert werden und später in einem Gate-Austauschprozess durch permanente Gate-Stapel ersetzt werden. Zum Beispiel kann ein schichtübergreifendes dielektrisches Material zwischen den Gate-Stapeln gebildet werden, wobei die Gate-Stapel danach entfernt werden können und dann permanente Gate-Stapel, z.B. metallische Gate-Stapel oder Gate-Stapel aus einem Gate-Dielektrikum mit hoher Dielektrizitätskonstante gebildet werden können. Alternativ kann 2H zu anschaulichen Zwecken als eine endgültige Struktur betrachtet werden, wenn die gezeigten Gate-Stapel 232 die permanenten Gate-Stapel mit einem zwischengelagerten schichtübergreifenden dielektrischen Material sind (wie es in der Draufsicht sichtbar wäre). In dem letzteren Fall stellen die Gebiete, wo sich die Gate-Stapel 232 mit den Gate-Endkappenisolationsstrukturen 228 überschneiden, einen Bruch in der Kontinuität des Gate-Stapels in einem beengten Raum bereit, ohne eine Lageabweichung während eines Gate-Schneidens unterbringen zu müssen. An Orten, wo sich die Gate-Endkappenisolationsstrukturen 228 entlang der Richtung der Finnen 204 über die Gate-Stapel 232 hinaus erstrecken, können die Gate-Endkappenisolationsstrukturen 228 tatsächlich als Grabenkontaktendkappen an diesen Orten funktionieren.
  • In 2H weist eine integrierte Schaltkreisstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung eine erste Halbleiterfinne 204(A) entlang einer ersten Richtung auf. Entlang der ersten Richtung befindet sich eine Halbleiterfinne 204(B). Zwischen der ersten Halbleiterfinne 204(A) und der zweiten Halbleiterfinne 204(B) ist ein Grabenisolationsmaterial 215 angebracht. Das Grabenisolationsmaterial 215 weist eine oberste Fläche unterhalb einer Oberseite der ersten und der zweiten Halbleiterfinne 204(A) und 204(B) auf. Zwischen der ersten Halbleiterfinne 204(A) und der zweiten Halbleiterfinne 204(B) und entlang der ersten Richtung befindet sich eine Gate-Endkappenisolationsstruktur 228(A). Die Gate-Endkappenisolationsstruktur 228(A) befindet sich an der obersten Fläche des Grabenisolationsmaterials 215, anstatt als Gegensatz dazu, in das Grabenisolationsmaterial 215 abgesenkt zu sein. Eine erste Gate-Struktur 232(A) befindet sich entlang einer zweiten Richtung orthogonal zur ersten Richtung. Die erste Gate-Struktur 232(A) befindet sich über der ersten Halbleiterfinne 204(A) und steht in Kontakt mit einer ersten Seite der Gate-Endkappenisolationsstruktur 228(A). Entlang der ersten Richtung befindet sich eine zweite Gate-Struktur 232(B). Die zweite Gate-Struktur 232(B) befindet sich über der zweiten Halbleiterfinne 204(B) und steht in Kontakt mit einer zweiten Seite der Gate-Endkappenisolationsstruktur 228(A).
  • Bei einer Ausführungsform erstreckt sich die Gate-Endkappenisolationsstruktur 228(A) entlang der ersten Richtung über die erste und die zweite Gate-Struktur 232(A) und 232(B), wie in der Draufsicht der 2H gezeigt wird. Bei einer Ausführungsform befindet sich ein Seitenwandabstandhalter (wie zum Beispiel der Abstandhalter 133, der in Zusammenhang mit 1 beschrieben wurde) entlang der Seiten der ersten Gate-Struktur 232(A), und ein zweiter Seitenwandabstandhalter befindet sich entlang der Seiten der zweiten Gate-Struktur 232(B). Bei einer solchen Ausführungsform befindet sich die Gate-Endkappenisolationsstruktur 228(A) nicht in dem ersten Seitenwandabstandhalter oder dem zweiten Seitenwandabstandhalter, da z.B. die Gate-Endkappenisolationsstruktur 228(A) vor dem Bilden der Gate-Strukturen und der zugehörigen Seitenwandabstandhalter gebildet wird.
  • Wie gezeigt wird, weist die Gate-Endkappenisolationsstruktur 228 (und möglicherweise einschließlich der Kappe 230) bei einer Ausführungsform eine Oberseite über dem oberen Ende der erste und der zweiten Halbleiterfinne 204(A) und 204(B) auf. Bei einer Ausführungsform enthält die Gate-Endkappenisolationsstruktur einen unteren dielektrischen Abschnitt 228 und eine dielektrische Kappe 230 auf dem unteren dielektrischen Abschnitt. Bei einer Ausführungsform weist die integrierte Schaltkreisstruktur außerdem eine Finnendurchgangsisolationsstruktur auf, wobei ein Ende der zweiten Gate-Struktur 232(B) in Kontakt mit der Finnendurchgangsisolationsstruktur steht, wie es zum Beispiel in Zusammenhang mit 1 beschrieben wurde. Bei einer solchen Ausführungsform befindet sich ein Seitenwandabstandhalter entlang den Seiten der zweiten Gate-Struktur, und die (vorher gebildete) Gate-Endkappenisolationsstruktur befindet sich nicht innerhalb des Seitenwandabstandhalters, aber die (danach gebildete) Finnendurchgangsisolationsstruktur befindet sich innerhalb des Seitenwandabstandhalters. Bei einer Ausführungsform weist die Finnendurchgangsisolationsstruktur eine Bodenfläche unterhalb einer Bodenfläche der Gate-Endkappenisolationsstruktur auf, wie in 1 gezeigt wird.
  • Bei einem weiteren Aspekt kann es wünschenswert sein, Abschnitte der Gate-Endkappenisolationsstruktur 228 zu entfernen, die sich über die Gate-Stapel hinaus erstrecken, um eine Durchgängigkeit des Grabenkontakts zu erlauben, und mindestens einige der Grabenkontaktendkappenabschnitte effektiv zu entfernen. Als ein Beispiel zeigt 3 eine Querschnittsansicht und eine Draufsicht einer integrierten Schaltkreisstruktur, die eine Gate-Endkappenisolationsstruktur aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In 3 werden die Abschnitte der Gate-Endkappenisolationsstrukturen 228, die sich entlang der Richtung der Finnen 204 über die Gate-Stapel 232 hinaus erstrecken, vor der Bildung der permanenten Gate-Stapel entfernt. Zu anschaulichen Zwecken sei erwähnt, dass die reduzierten Gate-Endkappenisolationsstrukturen 229 gebildet werden, indem alle Abschnitte der Gate-Endkappenisolationsstrukturen 228, die sich entlang der Richtung der Finnen 204 über die Gate-Stapel 232 hinaus erstrecken, vor der Bildung der permanenten Gate-Stapel entfernt werden. Das Ergebnis lässt nur die Gate-Endkappe zurück aber nicht die Grabenkontaktendkappe. Es ist jedoch selbstverständlich, dass es für einige Orte der Endkappe notwendig ist, dass sie für Zwecke der Grabenkontaktendkappe bewahrt werden müssen. Als ein Beispiel zeigen die 4A und 4B Querschnittsansichten, die zahlreiche Operationen in einem Verfahren zum Herstellen einer integrierten Schaltkreisstruktur darstellen, die eine Endkappenisolationsstruktur eines Grabenkontakts gemäß einer Ausführungsform der vorliegenden Offenbarung aufweist.
  • In 4A befinden sich auf einer Finne 404 eine Vielzahl von Stapeln aus Gate-Stapeln 432 (die eine Hartmaske 434 aufweisen können). Eine Gate-Endkappenisolationsstruktur 428 wird hinter der Finne 404 gezeigt, d.h. hinter den Abschnitten der Gate-Stapel 432 auf der Finne 404. In diesem Fall sind die Stapel aus Gate-Stapeln 432 noch nicht auf eine Höhe der Gate-Endkappenisolationsstruktur 428 planarisiert und erstrecken sich von daher von der Finne und bedecken Abschnitte der Gate-Endkappenisolationsstruktur 428. Ausgewählte Abschnitte der Gate-Endkappenisolationsstruktur 428 werden danach zwischen den Stapeln aus Gate-Stapeln 432 entfernt, um die Grabenkontaktendkappe an einigen Orten effektiv zu entfernen, während die Grabenkontaktendkappen (oder Grabenstopfen) 429 an anderen Orten zurückgelassen werden, wie in 4B gezeigt wird. Die sich ergebende Struktur kann danach durch eine Bildung von permanenten Gates und mithilfe eines Planarisierungsprozesses weiterbearbeitet werden.
  • Zum besseren Verständnis der hier beschriebenen Ausführungsformen sei erwähnt, dass die Ansätze aus dem Stand der Technik sich auf eine lithografische Skalierung zwischen den Enden der Gates stützen (Poly-Schnitt), um eine Technologie einer minimalen Diffusion bei Gate-Überlagerungen zu definieren. Die Technologie einer minimalen Diffusion bei Gate-Überlagerungen ist eine Schlüsselkomponente für den Diffusions-Ende-zu-Ende-Abstand. Ein zugehöriger Gate-Reihenprozess (Poly-Schnitt-Prozess) wurde typischerweise durch Faktoren bezüglich Lithografie, Registrierung und Ätzvorspannung begrenzt und legt letztlich den minimalen Diffusions-Ende-zu-Ende-Abstand fest. Andere Ansätze wie zum Beispiel Architekturen mit einem Kontakt über ein aktives Gate (Contact Over Active Gate architectures, COAG-Architekturen) haben funktioniert, um die Diffusionsabstandsfähigkeit zu verbessern. Es besteht jedoch noch immer ein großes Verlangen nach Verbesserungen in diesem Technologiefeld.
  • Für das Bereitstellen einer Begründung zum Hervorheben der Vorteile der Ausführungsformen der vorliegenden Offenbarung ist es als Erstes selbstverständlich, dass die Vorteile einer Architektur mit einer Gate-Endkappenisolationsstruktur gegenüber den Ansätzen ohne Endkappe ein Ermöglichen einer höheren Auslegungsdichte und insbesondere einer Skalierung eines Diffusion-zu-Diffusion-Abstands beinhalten. Als ein Beispiel zeigt 5 Draufsichten benachbarter integrierter Schaltkreisstrukturen für eine herkömmliche Architektur mit relativ breiten Abständen (linke Seite (a)) im Vergleich mit benachbarten integrierten Schaltkreisstrukturen für eine Architektur einer Gate-Endkappenisolationsstruktur mit relativ engen Abständen (rechte Seite (b)) gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Auf der linken Seite (a) der 5 weist eine Auslegung 500 eine erste 502 und eine zweite 504 integrierte Schaltkreisstruktur auf der Grundlage von Halbleiterfinnen 506 bzw. 508 auf. Jede Vorrichtung 502 und 504 weist eine Gate-Elektrode 510 bzw. 512 auf. Außerdem weist jede Vorrichtung 502 und 504 in Source- und Drain-Gebieten der Finnen 506 bzw. 508 Grabenkontakte (Trench Contacts, TCNs) 514 bzw. 516 auf. Es werden auch Gate-Durchkontaktierungen 518 bzw. 520 und Grabenkontaktdurchkontaktierung 519 bzw. 521 gezeigt.
  • Wiederum auf der linken Seite (a) der 5 weisen die Gate-Elektroden 510 und 512 ein relativ breites Endkappengebiet 522 auf, das etwas entfernt von der entsprechenden Finnen 506 bzw. 508 liegt. Die TCNs 514 und 516 haben jeweils einen großen Ende-zu-Ende-Abstand 524, die auch etwas entfernt von der entsprechenden Finnen 506 bzw. 508 liegen.
  • In Gegensatz dazu weist eine Auslegung 550 auf der rechten Seite (b) der 5 eine erste 552 und eine zweite 554 integrierte Schaltkreisstruktur auf der Grundlage von Halbleiterfinnen 556 bzw. 558 auf. Jede Vorrichtung 552 und 554 weist eine Gate-Elektrode 560 bzw. 562 auf. Außerdem weist jede Vorrichtung 552 und 554 in Source- und Drain-Gebieten der Finnen 556 bzw. 558 Grabenkontakte (Trench Contacts, TCNs) 564 bzw. 566 auf. Es werden auch Gate-Durchkontaktierungen 568 bzw. 570 und Grabenkontaktdurchkontaktierung 569 bzw. 571 gezeigt.
  • Wiederum auf der rechten Seite (a) der 5 weisen die Gate-Elektroden 560 und 562 ein relativ kleines Endkappengebiet auf, das etwas entfernt von der entsprechenden Finnen 556 bzw. 558 liegt. Die TCNs 564 und 566 haben jeweils einen kurzen Ende-zu-Ende-Abstand 574, dir auch etwas entfernt von der entsprechenden Finnen 556 bzw. 558 liegen.
  • Zum besseren Verständnis sei erwähnt, dass eine Skalierung der Endkappengebiete der Gate-Endkappen und der Grabenkontakte (TCNs) wichtige Beiträge hinsichtlich eines Verbesserns der Transistorauslegungsfläche und -dichte sind. Die Gate- und TCN-Endkappengebiete beziehen sich auf eine Gate- und TCN-Überlagerung der Diffusionsgebiete/-finnen von Halbleitervorrichtungen. Als ein Beispiel zeigt 6 eine Draufsicht auf eine herkömmliche Auslegung 600, die finnenbasierte Halbleitervorrichtungen aufweist, in denen ein Ende-zu-Ende-Abstand untergebracht ist.
  • In 6 stützen sich eine erste 602 und eine zweite 604 Halbleitervorrichtung auf die Halbleiterfinnen 606 bzw. 608. Jede Vorrichtung 602 und 604 weist eine Gate-Elektrode 610 bzw. 612 auf. Außerdem weist jede Vorrichtung 602 und 604 in Source- und Drain-Gebieten der Finnen 606 bzw. 608 Grabenkontakte (Trench Contacts, TCNs) 614 bzw. 616 auf. Die Gate-Elektroden 610 und 612 und die TCNs 614 und 616 weisen jeweils ein Endkappengebiet auf, das etwas entfernt von der entsprechenden Finnen 606 bzw. 608 liegt.
  • Wiederum in 6 müssen die Gate- und TCN-Endkappenabmessungen einen Spielraum für einen Maskenregistrierungsfehler enthalten, um einen robusten Transistorbetrieb bei einer ungünstigsten Maskenlageabweichung sicherzustellen, indem ein Ende-zu-Ende-Abstand 618 freigelassen wird. Somit ist eine weitere wichtige Auslegungsregel, die kritisch für das Verbessern der Transistorauslegungsdichte ist, der Abstand zwischen zwei benachbarten Endkappen, die einander gegenüberliegen. Es wird jedoch zunehmend schwieriger, die Parameter von „2 * Endkappe + Ende-zu-Ende-Abstand“ mithilfe einer lithografischen Strukturierung zu skalieren, um die Skalierungsanforderungen für die neuen Technologien zu erfüllen. Insbesondere vergrößert die zusätzliche Endkappenlänge, die erforderlich ist, um einen Maskenregistrierungsfehler zu erlauben, auch die Gate-Kapazitätswerte aufgrund der längeren Überlagerungslänge zwischen dem TCN und den Gate-Elektroden, wodurch der dynamische Produktenergieverbrauch vergrößert und die Leistungsfähigkeit vermindert wird. Frühere Lösungen haben sich auf ein Verbessern des Registrierungsbudgets und Strukturierungs- und Auflösungsverbesserungen konzentriert, um eine Schrumpfung sowohl der Endkappenabmessung als auch des Endkappe-zu-Endkappe-Abstands zu ermöglichen.
  • Gemäß einer Ausführungsform der vorliegenden werden Ansätze beschrieben, die eine Gate-Endkappen und möglicherweise TCN-Überlagerung einer Halbleiterfinne bereitstellen, die keine Notwendigkeit aufweisen, eine Maskenregistrierung zu erlauben. Außerdem erfordern die hier beschriebenen Ansätze nicht unbedingt eine lithografische Strukturierung in zuvor erforderlichen Schritten, da die Endkappen-Überlagerungsabmessungen des Gates und des TCN unverändert bleiben, was zu einer Verbesserung (d.h. Verringerung) bei der Variabilität der elektrischen Parameter aller Vorrichtungen führt.
  • Bei einem weiteren Aspekt können die Breite, der Ort und die Funktion der Gate-Endkappenisolationsstrukturen in Bezug auf unterschiedliche Vorrichtungen variieren. Bei einer beispielhaften Umsetzung erfordern die Prozesstechnologien der Ein-Chip-Systeme (System-on-Chip, SoC) typischerweise eine Unterstützung durch Standardlogiktransistoren (z.B. niedrige Spannung dünnes Oxid) und E/A-Transistoren (z.B. hohe Spannung dickes Oxid). Die Unterscheidung zwischen Standardlogik- und Hochspannungs-(HV-E/A-)Vorrichtungen kann durch eine Multioxid-Prozesssequenz erreicht werden, wobei Logiktransistoren ein dünnes Hochleistungsoxid erhalten und E A-Vorrichtungen ein dickes Oxid erhalten, das in der Lage ist, höhere Spannungen auszuhalten. In dem Maße, in dem die Prozesstechnologien skaliert werden, werden die Abmessungen der Logikvorrichtungen aggressiv skaliert, was große Herausforderungen an die Herstellung mit einer Dualoxidbildung erzeugt. Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung wird ein Hochspannungsendkappenprozess mit einer ultraskalierten FinFET-Transistorarchitektur kombiniert, um einen Prozess mit Mehrgate-Endkappenisolationsstrukturen bereitzustellen.
  • Zum besseren Verständnis sei erwähnt, dass, wenn Technologieknoten kleiner skaliert werden, ein zunehmendes Fehlen eines geometrischen Abstands in einer Logikvorrichtung mit schmaler Endkappe auftritt, um einen defektfreien Dualoxidprozess unterzubringen, der für Hochspannungstransistorherstellung erforderlich sein kann. Aktuelle Ansätze stützen sich auf einen einzigen, nicht-skalierten Endkappenabstand, um einen einzelnen Logikoxidprozess unterzubringen. Ein solcher Prozess kann jedoch inkompatibel mit stark skalierten Geometrien sein, die eine Dualoxid-Hochspannungs-SoC-Technologie unterstützen, da der Endkappenabstand ungenügend sein kann, um beide Oxide (Gate-Dielektrika) unterzubringen.
  • Eine Ausführungsform der vorliegenden Offenbarung befasst sich mit Skalierungsbegrenzungen, die durch die Anforderungen beim Füllen der Hochspannungs-Gates sowohl mit dem Hochspannungsoxid als auch mit dem Logikoxid hervorgerufen werden. Da die Logikabmessungen abnehmen, wird insbesondere der Endkappenabstand bei Hochspannungsvorrichtungen (High-Voltage devices, HV-Vorrichtungen) unzureichend klein, um beide Oxide einzufüllen. Bei einer Ausführungsform werden in einer Architektur einer Gate-Endkappenisolationsstruktur unterschiedliche Endkappenabstände zwischen Logiktransistoren bzw. Hochspannungstransistoren hergestellt. Die Logiktransistorendkappe wird ultraskaliert, indem eine engere Endkappenarchitektur verwendet wird, während der Hochspannungstransistor eine breitere Endkappe aufweist, um ein dickeres Gate-Dielektrikum unterzubringen. Gemäß hier beschriebenen Ausführungsformen können einer oder beide Typen von Endkappen ohne einen Spalt am Finnenende hergestellt werden.
  • Als ein Beispiel zeigt 7A eine Querschnittsansicht von nichtplanaren Halbleitervorrichtungen, die eine Architektur einer Mehrgate-Endkappenisolationsstruktur gemäß einer Ausführungsform der vorliegenden Erfindung aufweisen. 7B zeigt eine Draufsicht, die entlang der Achse a-a' der Struktur der 7A gemäß einer Ausführungsform der vorliegenden Offenbarung erhalten wird.
  • In 7A weist eine Halbleiterstruktur 700 nichtplanare aktive Gebiete auf (z.B. Finnenstrukturen, die jeweils einen hervorstehenden Finnenabschnitt 704 und ein unteres Finnengebiet 705 aufweisen), die aus dem Substrat 702 und innerhalb einer Grabenisolationsschicht 706 gebildet werden. Bei einer Ausführungsform bestehen die Finnenstrukturen aus einer Vielzahl von Finnenreihen, die eine Gitterstruktur wie zum Beispiel eine Gitterstruktur mit einer kleinen Schrittweite bilden, Bei einer solchen Ausführungsform ist die dicht gepackte Schrittweitengitterstruktur durch eine herkömmliche Lithografie nicht direkt erreichbar. Zum Beispiel kann ein Muster aufgrund einer herkömmlichen Lithografie als Erstes gebildet werden, aber die Schrittweite kann durch die Verwendung einer Abstandhaltermaskenstrukturierung halbiert werden, wie sie aus dem Stand der Technik bekannt ist. Darüber hinaus kann die ursprüngliche Schrittweite durch eine zweite Durchführung der Abstandhaltermaskenstrukturierung geviertelt werden. Dementsprechend können gitterartige Finnenmuster Reihen aufweisen, die mit einer konstanten Schrittweite beabstandet sind und die eine konstante Breite aufweisen. Das Muster kann mithilfe eines Ansatzes zum Schrittweitenhalbieren oder Schrittweitenvierteln oder anderen Schrittweitenteilungen hergestellt werden. Jede der gezeigten individuellen Finnen 704 kann entsprechende individuelle Finnen repräsentieren oder sie kann eine Vielzahl von Finnen an einem gegebenen Ort repräsentieren.
  • Die Gate-Strukturen 708 liegen über den hervorstehenden Abschnitten 704 der nichtplanaren aktiven Gebiete sowie über einem Abschnitt der Grabenisolationsschicht 706. Wie gezeigt wird, enthalten die Gate-Strukturen 708 eine Gate-Elektrode 750, eine dielektrische Gate-Schicht 752 und eine leitfähige Gate-Füllung 754. Bei einer Ausführungsform können die Gate-Strukturen 708 auch eine dielektrische Kappenschicht enthalten, obwohl dies nicht gezeigt wird.
  • Die Gate-Strukturen 708 werden durch eine schmale Gate-Endkappenisolationsstruktur 720 und durch eine breite Gate-Endkappenisolationsstruktur 721 voneinander getrennt, die Gate-Endkappenisolationsstrukturen mit unterschiedlichen Breiten können unterschiedlichen Vorrichtungstypen zugeordnet werden, wie hier in beispielhaften Ausführungsformen beschrieben wird. Es ist selbstverständlich, dass das Variieren der Breiten für die Gate-Endkappenisolationsstrukturen neu angeordnet werden kann. Bei weiteren Ausführungsformen sind die Breiten auch alle gleich. Auf jeder Gate-Endkappenisolationsstruktur 720 und 721 kann eine dielektrische Kappe oder ein dielektrischer Helm 799 gebildet sein. Bei einer Ausführungsform befindet sich jede Gate-Endkappenisolationsstruktur 720 und 721 auf einer obersten Fläche 797 der Grabenisolationsschicht 706, und weist z.B. eine Bodenfläche auf, die nicht tiefer als die oberste Fläche 797 der Grabenisolationsschicht 706 liegt, wie in 7A gezeigt wird.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung wird die Gate-Endkappenisolationsstruktur 721 an einem Ort einer abgeschnittenen Finne gebildet. Wie gezeigt wird, wird die Gate-Endkappenisolationsstruktur 721 bei einer speziellen Ausführungsform über einem geschnittenen Abschnitt 769 einer Finne gebildet. Bei einer Ausführungsform werden die Gate-Endkappenisolationsstrukturen nachfolgend zu einem Finnenschneideprozess hergestellt.
  • Bei einer beispielhaften Ausführungsform enthält die Halbleiterstruktur 700 eine erste Vielzahl von Finnen (Finne oder Finnen 704 des Gebiets 770A) über einem Substrat 702, die aus einer obersten Fläche 797 einer Grabenisolationsschicht 706 hervorstehen, und eine erste Gate-Struktur (Gate-Struktur 708 des Gebiets 770A) über der ersten Vielzahl von Halbleiterfinnen. Eine zweite Vielzahl von Halbleiterfinnen (Finne oder Finnen 704 des Gebiets 770B) liegt über dem Substrat 702 und steht aus einer obersten Fläche 797 einer Grabenisolationsschicht 706 hervor, und eine zweite Gate-Struktur (Gate-Struktur 708 des Gebiets 770A) liegt über der zweiten Vielzahl von Halbleiterfinnen. Bei einer Ausführungsform ist eine Halbleiterfinne des Gebiets 770A, die sich am Nächsten zur Gate-Endkappenisolationsstruktur 720 befindet, weiter von der Gate-Endkappenisolationsstruktur 720 beabstandet als eine Halbleiterfinne des Gebiets 770B/770C, die sich am Nächsten zur Gate-Endkappenisolationsstruktur 720 befindet.
  • Bei einer Ausführungsform ist das Gebiet 770A ein E/A-Gebiet und das Gebiet 770B/770C ist ein Logikgebiet. Ein weiteres Gebiet 770D kann ein Ort sein, an dem ein zusätzliches Logik- oder E/A-Gebiet angebracht werden kann. Einige hier beschriebene Ausführungsformen können unterschiedliche Abstände von einer Gate-Endkappenisolationsstruktur beinhalten, oder können Gate-Endkappenisolationsstrukturen mit unterschiedlichen Breiten beinhalten oder können sowohl unterschiedliche Abstände von einer Gate-Endkappenisolationsstruktur als auch Gate-Endkappenisolationsstrukturen mit unterschiedlichen Breiten beinhalten. Bei einer Ausführungsform weisen die E/A-Gebiete größere Abstände zwischen den Gate-Endkappenisolationsstrukturen auf als ein Logikgebiet. Bei einer Ausführungsform liegt eine breitere Gate-Endkappenisolationsstruktur zwischen benachbarten Logikgebieten als zwischen benachbarten E/A-Gebieten.
  • Ein Gate-Kontakt 714 und eine darüberliegende Gate-Kontaktdurchkontaktierung 716 sind aus dieser Perspektive auch zusammen mit einer darüberliegenden Metallverbindung 760 zu sehen, die alle in schichtübergreifenden dielektrischen Stapeln oder Schichten 771 liegen. Wie aus der Perspektive von 7A auch zu sehen ist, liegt der Gate-Kontakt 714 bei einer Ausführungsform über den nichtplanaren aktiven Gebieten. Wie in 7A auch gezeigt wird, ist zwischen einem Dotierungsprofil der hervorstehenden Finnenabschnitte 704 und den unteren Finnengebieten 705 eine Grenzfläche 780 vorhanden, obwohl weitere Ausführungsformen eines solche Dotierungsprofilgrenzflächen zwischen diesen Gebieten nicht aufweisen.
  • 7B zeigt die Gate-Strukturen 708 als über den hervorstehenden Finnenabschnitten 704 liegend und als durch die Gate-Endkappenisolationsstrukturen 720 und 721 isoliert. Bei einer Ausführungsform bilden die Gate-Strukturen 708 eine Reihe aus einer Vielzahl von parallelen Gate-Reihen, die eine Gitterstruktur wie zum Beispiel eine Gitterstruktur mit einer kleinen Schrittweite bilden, Bei einer solchen Ausführungsform ist die dicht gepackte Schrittweitengitterstruktur durch eine herkömmliche Lithografie nicht direkt erreichbar. Zum Beispiel kann ein Muster aufgrund einer herkömmlichen Lithografie als Erstes gebildet werden, aber die Schrittweite kann durch die Verwendung einer Abstandhaltermaskenstrukturierung halbiert werden, wie sie aus dem Stand der Technik bekannt ist. Darüber hinaus kann die ursprüngliche Schrittweite durch eine zweite Durchführung der Abstandhaltermaskenstrukturierung geviertelt werden. Dementsprechend können gitterartige Gate-Muster-Reihen aufweisen, die mit einer konstanten Schrittweite beabstandet sind und die eine konstante Breite aufweisen. Das Muster kann mithilfe eines Ansatzes zum Schrittweitenhalbieren oder Schrittweitenvierteln oder anderen Schrittweitenteilungen hergestellt werden.
  • Wiederum in 7B werden in dieser Perspektive Source- und Drain-Gebiete 704A und 704B der hervorstehenden Finnenabschnitte 704 gezeigt, obwohl es selbstverständlich ist, dass diese Gebiete von den Grabenkontaktstrukturen überlagert würden. Bei einer Ausführungsform sind die Source und Drain-Gebiete 704A und 704B dotierte Abschnitte des ursprünglichen Materials der hervorstehenden Finnenabschnitte 704. Bei einer weiteren Ausführungsform wird das Material der hervorstehenden Finnenabschnitte 704 entfernt und durch ein anderes Halbleitermaterial z.B. in einem epitaktischen Abscheiden ersetzt. In jedem Fall können sich die Source- oder Drain-Gebiete 704A und 704B unterhalb der Höhe der dielektrischen Isolationsschicht 706 d.h. in das unterer Finnengebiet 705 erstrecken.
  • Bei einer Ausführungsform enthält die Halbleiterstruktur 700 nichtplanare Vorrichtungen wie zum Beispiel, ohne auf diese beschränkt zu sein, ein FinFET oder eine Trigate-Vorrichtung. Bei einer solchen Ausführungsform wird ein entsprechendes Halbleiterkanalgebiet zusammengesetzt oder in einem dreidimensionalen Körper gebildet. Bei einer solchen Ausführungsform umgeben die Gate-Strukturen 708 mindestens eine Oberseite und ein Paar Seitenwände des dreidimensionalen Körpers.
  • Das Substrat 702 kann aus einem Halbleitermaterial bestehen, das einen Herstellungsprozesses überstehen kann und in dem eine Ladung migrieren kann. Bei einer Ausführungsform ist das Substrat 702 ein Vollsubstrat, das aus einer kristallinen Silicium-, einer Siliciumgermanium- oder einer Germaniumschicht besteht, die mit einem Ladungsträger wie zum Beispiel, ohne auf diese beschränkt zu sein, Phosphor, Arsen, Bor oder einer Kombination davon dotiert ist, um das aktive Gebiet 704 zu bilden. Bei einer Ausführungsform ist die Konzentration von Siliciumatomen in dem Vollsubstrat 702 größer als 97%. Bei einer weiteren Ausführungsform besteht das Vollsubstrat 702 aus einer epitaktischen Schicht, die oben auf ein anderes kristallines Substrat aufgewachsen wird, z.B. eine epitaktische Siliciumschicht, die oben auf ein Bor-dotiertes monokristallines Silicium-Vollsubstrat aufgewachsen wird. Das Vollsubstrat 702 kann alternativ aus einem Material aus der III.-V. Hauptgruppe bestehen. Bei einer Ausführungsform besteht das Vollsubstrat 702 aus einem Material aus der III.-V. Hauptgruppe wie zum Beispiel, ohne auf diese beschränkt zu sein, Galliumnitrid, Galliumphosphid, Galliumarsenid, Indiumphosphid, Indiumantimonid, Indium-Gallium-Arsenid, Aluminium-Gallium-Arsenid, Indium-Gallium-Phosphid oder einer Kombination davon. Bei einer Ausführungsform besteht das Vollsubstrat 702 aus einem Material aus der III.-V. Hauptgruppe und die Verunreinigungsatome des Ladungsträgerdotierstoffs sind Materialien wie zum Beispiel, ohne auf diese beschränkt zu sein, Kohlenstoff, Silicium, Germanium, Sauerstoff, Schwefel, Selen oder Tellur.
  • Die Grabenisolationsschicht 706 kann aus einem Material bestehen, das geeignet ist, um Abschnitte einer permanenten Gate-Struktur von einem darunterliegenden Vollsubstrat endgültig elektrisch zu isolieren oder zu der Isolation beizutragen oder um aktive Gebiete wie zum Beispiel aktive Finnengebiete zu isolieren, die in dem darunterliegenden Vollsubstrat gebildet wurden. Bei einer Ausführungsform besteht die Grabenisolationsschicht 706 zum Beispiel aus einem dielektrischen Material wie zum Beispiel, ohne auf dieses beschränkt zu sein, Siliciumdioxid, Siliciumoxynitrid, Siliziumnitrid oder Kohlenstoff-dotiertes Siliciumnitrid.
  • Die Gate-Endkappenisolationsstrukturen 720 und 721 können aus einem Material oder mehreren Materialien bestehen, die geeignet sind, um Abschnitte von permanenten Gate-Strukturen endgültig elektrisch voneinander zu isolieren oder um zu dieser Isolierung beizutragen. Beispielhafte Materialien oder Materialkombinationen weisen eine einzige Materialstruktur wie zum Beispiel Siliciumdioxid, Siliciumoxynitrid, Siliciumnitrid oder Kohlenstoff-dotiertes Siliciumnitrid auf. Weitere beispielhafte Materialien oder Materialkombinationen weisen einen Mehrschichtstapel auf, der einen unteren Abschnitt aus Siliciumdioxid, Siliciumoxynitrid, Siliciumnitrid oder Kohlenstoff-dotiertes Siliciumnitrid und einen oberen Abschnitt aus einem Material mit einer höheren Dielektrizitätskonstante wie zum Beispiel Hafniumoxid aufweist.
  • Die Gate-Strukturen 708 können aus einem Gate-Elektrodenstapel bestehen, der eine dielektrische Gate-Schicht 752 und eine Gate-Elektrodenschicht enthält 750. Bei einer Ausführungsform besteht die Gate-Elektrode des Gate-Elektrodenstapels aus einem metallischen Gate und die dielektrische Gate-Schicht enthält ein Material mit hoher Dielektrizitätskonstante. Wie gezeigt wird, kann sich auf der Gate-Elektrodenschicht 750 ein Gate-Füllmaterial 754 befinden. Bei einer beispielhaften Ausführungsform enthält die Gate-Struktur 708 des Gebiets 770A ein erstes Gate-Dielektrikum 752, das mit der ersten Vielzahl von Halbleiterfinnen konform ist und dass seitlich benachbart ist zu und in Kontakt steht mit einer ersten Seite der Gate-Endkappenisolationsstruktur 720. Der zweite Gate-Stapel des Gebiets 770B/770C enthält ein zweites Gate-Dielektrikum 752, das mit der zweiten Vielzahl von Halbleiterfinnen konform ist und dass seitlich benachbart ist zu und in Kontakt steht mit einer zweiten Seite der Gate-Endkappenisolationsstruktur, die sich entgegengesetzt zur ersten Seite der Gate-Endkappenisolationsstruktur befindet. Bei einer Ausführungsform ist das erste Gate-Dielektrikum dicker als das zweite Gate-Dielektrikum, wie in 7A gezeigt wird. Bei einer Ausführungsform weist das erste Gate-Dielektrikum mehr dielektrische Schichten (z.B. die Schichten 752A und 752B) als das zweite Gate-Dielektrikum (z.B. nur die Schicht 752) auf. Bei einer Ausführungsform ist das Gate- Dielektrikum des Gebiets 770A ein E/A-Gate-Dielektrikum und das Gate-Dielektrikum des Gebiets 770B/770C ist ein Logik-Gate-Dielektrikum.
  • Bei einer Ausführungsform besteht das Gate-Dielektrikum des Gebiets 770B/770C aus einem Material wie zum Beispiel, ohne auf diese beschränkt zu sein, Hafniumoxid, Hafniumoxynitrid, Hafniumsilicat, Lanthanoxid, Zirconiumoxid, Zirconiumsilicat, Tantaloxid, Barium-Strontium-Titanat, Bariumtitanat, Strontiumtitanat, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantal-Oxid, Blei-Zink-Niobat oder einer Kombination davon. Außerdem kann ein Abschnitt einer dielektrischen Gate-Schicht eine Schicht ein systemeigenes Oxid enthalten, das aus den wenigen oberen Schichten des Substrats 702 gebildet wird. Bei einer Ausführungsform besteht die dielektrische Gate-Schicht aus einem oberen Abschnitt mit hoher Dielektrizitätskonstante und einem unteren Abschnitt aus einem Oxid eines Halbleitermaterials. Bei einer Ausführungsform besteht die dielektrische Gate-Schicht aus einem oberen Abschnitt aus Hafniumoxid und einem unteren Abschnitt aus Siliciumdioxid oder Siliciumoxynitrid. Bei einer Ausführungsform besteht der obere Abschnitt mit hoher Dielektrizitätskonstante aus einer „U“-förmigen Struktur, die einen unteren Abschnitt, der im Wesentlichen parallel zur Oberfläche des Substrats ist, und zwei Seitenwandabschnitte aufweist, die im Wesentlichen senkrecht zur Oberfläche des Substrats stehen. Bei einer Ausführungsform enthält das Gate-Dielektrikum des Gebiets 770A eine Schicht aus einem nicht-systemeigenen Siliciumoxid zusätzlich zu einer Schicht aus einem Material mit hoher Dielektrizitätskonstante. Die Schicht aus dem nicht-systemeigenen Siliciumoxid kann mithilfe eines CVD-Prozesses gebildet werden und kann unter oder über der Schicht aus dem Material mit hoher Dielektrizitätskonstante gebildet werden. Bei einer beispielhaften Ausführungsform wird die Schicht aus dem nicht-systemeigenen Siliciumoxid (z.B. die Schicht 752A) unter einer Schicht aus dem Material mit hoher Dielektrizitätskonstante (z.B. die Schicht 752B) gebildet.
  • Bei einer Ausführungsform besteht die Gate-Elektroden 750 aus einer Metallschicht wie zum Beispiel, ohne auf diese beschränkt zu sein, Metallnitriden, Metallcarbiden, Metallsiliciden, Metallaluminiden, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Ruthenium, Palladium, Platin, Kobalt, Nickel oder leitfähigen Metalloxiden. Bei einer spezifischen Ausführungsform besteht die Gate-Elektrode aus einem Füllmaterial einer Nicht-Arbeitsfunktionseinstellung, das über der Metallarbeitsfunktionseinstellschicht gebildet ist. Bei einigen Umsetzungen kann die Gate-Elektrode aus einer U-förmigen Struktur bestehen, die einen unteren Abschnitt, der im Wesentlichen parallel zur Oberfläche des Substrats ist, und zwei Seitenwandabschnitte aufweist, die im Wesentlichen senkrecht zur Oberfläche des Substrats stehen. Bei weiteren Umsetzungen kann mindestens eine der Metallschichten, welche die Gate-Elektrode bilden, einfach eine ebene Schicht sein, die im Wesentlichen parallel zur Oberfläche des Substrats ist, und keine Seitenwandabschnitte aufweist, die im Wesentlichen senkrecht zur Oberfläche des Substrats stehen. Bei weiteren Umsetzungen der Offenbarung kann die Gate-Elektrode aus einer Kombination von U-förmigen Strukturen und planaren, nicht-U-förmigen Strukturen bestehen. Die Gate-Elektrode 750 kann zum Beispiel aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren ebenen, nicht-U-förmigen Schichten gebildet sind.
  • Abstandhalter, die den Gate-Elektrodenstapeln zugeordnet sind, können aus einem Material bestehen, das geeignet ist, um eine permanente Gate-Struktur endgültig von benachbarten leitfähigen Kontakten wie zum Beispiel selbstausrichtenden Kontakten elektrisch zu isolieren oder zu ihrer Isolation von diesen benachbarten leitfähigen Kontakten beizutragen. Bei einer Ausführungsform zum Beispiel bestehen die Abstandhalter aus einem dielektrischen Material wie zum Beispiel, ohne auf diese beschränkt zu sein, Siliciumdioxid, Siliciumoxynitrid, Siliziumnitrid oder Kohlenstoff-dotiertes Siliciumnitrid.
  • Der Gate-Kontakt 714, die darüberliegende Gate-Kontaktdurchkontaktierung 716 und die darüberliegende Metallverbindung 760 können aus einem leitfähigen Material bestehen. Bei einer Ausführungsform bestehen einer oder mehrere der Kontakte oder eine oder mehrere der Durchkontaktierungen aus einer Metallsorte. Die Metallsorte kann ein reines Metall wie zum Beispiel Wolfram, Nickel oder Kobalt oder kann eine Legierung wie zum Beispiel eine Metall-Metall-Legierung oder eine Metall-Halbleiter-Legierung (wie zum Beispiel ein Silicidmaterial) sein. Ein übliches Beispiel ist die Verwendung von Kupferstrukturen, die gegebenenfalls Sperrschichten (wie zum Beispiel Ta oder TaN-Schichten) zwischen dem Kupfer und dem umgebenden ILD-Material aufweisen können. So wie der Begriff Metall hier verwendet wird, umfasst er Legierungen, Stapel oder andere Kombinationen von mehreren Metallen. Die Metallverbindungsleitungen können zum Beispiel Sperrschichten, Stapel aus unterschiedlichen Metallen oder Legierungen usw. aufweisen.
  • Bei einer Ausführungsform (obwohl diese nicht gezeigt wird) beinhaltet das Bereitstellen der Struktur 700 ein Bilden eines Kontaktmusters, das im Wesentlichen präzise auf ein vorhandenes Gate-Muster ausgerichtet wird, während die Verwendung eines lithografischen Schritts mit einem äußerst begrenzten Registrierungsbudget eliminiert wird. Bei einer solchen Ausführungsform ermöglicht dieser Ansatz die Verwendung eines vom Wesen her hoch selektiven Nassätzens (z.B. im Vergleich zu einem herkömmlich umgesetzten Trockenätzen oder Plasmaätzen), um die Kontaktöffnungen zu erzeugen. Bei einer Ausführungsform wird ein Kontaktmuster gebildet, indem ein vorhandenes Gate-Muster in Kombination mit einer lithografischen Kontaktsteckeroperation verwendet wird. Bei einer solchen Ausführungsform ermöglicht der Ansatz das Eliminieren der Notwendigkeit für eine andernfalls kritische lithografische Operation zum Erzeugen eines Kontaktmusters, wie es bei herkömmlichen Ansätzen verwendet wird. Bei einer Ausführungsform wird ein Grabenkontaktgitter nicht getrennt strukturiert, sondern wird stattdessen zwischen Poly-(Gate-)Reihen gebildet. Bei einer solchen Ausführungsform wird ein Grabenkontaktgitter nachfolgend zu einer Gate-Gitterstrukturierung aber vor den Gate-Gitterschnitten gebildet.
  • Die Gate-Strukturen 708 können außerdem mithilfe eines Ersatz-Gate-Prozesses hergestellt werden. Bei einem solchen Schema kann ein Dummy-Gate-Material wie zum Beispiel Polysilicium oder ein Stützmaterial aus Siliciumnitrid entfernt werden und durch ein permanentes Gate-Elektrodenmaterial ersetzt werden. Bei einer solchen Ausführungsform wird eine permanente dielektrische Gate-Schicht auch in diesem Prozess gebildet, im Gegensatz zu einer Durchführung in einer früheren Bearbeitung. Bei einer Ausführungsform können die Dummy-Gates mithilfe eines Trockenätz- oder eines Nassätzprozesses entfernt werden. Bei einer Ausführungsform bestehen die Dummy-Gates aus polykristallinem Silicium oder amorphem Silicium und werden mithilfe eines Trockenätzprozesses entfernt, der eine Anwendung von SF6 enthält. Bei einer weiteren Ausführungsform bestehen die Dummy-Gates aus polykristallinem Silicium oder amorphem Silicium und werden mithilfe eines Nassätzprozesses entfernt, der eine Verwendung von wässrigem NH4OH oder Tetramethylammoniumhydroxid enthält. Bei einer Ausführungsform bestehen die Dummy-Gates aus Siliciumnitrid und werden mithilfe eines Nassätzprozesses entfernt, der wässrige Phosphorsäure enthält.
  • Bei einer Ausführungsform sehen einer oder mehrere der hier beschriebenen Ansätze im Wesentlichen einen Dummy- und Ersatz-Gate-Prozess in Kombination mit einem Dummy- und Ersatzkontaktprozess vor, um zur Struktur 700 zu gelangen. Bei einer solchen Ausführungsform wird der Ersatzkontaktprozess nach dem Ersatz-Gate-Prozess ausgeführt, um ein Hochtemperaturtempern von mindestens einem Teil des permanenten Gate-Stapels zu erlauben. Bei einer spezifischen solchen Ausführungsform wird ein Tempern von mindestens einem Teil der permanenten Gate-Strukturen z.B. nach dem Bilden einer dielektrischen Gate-Schicht bei einer Temperatur ausgeführt, die höher als ungefähr 600 Grad Celsius ist. Das Tempern wird vor dem Bilden der permanenten Kontakte ausgeführt.
  • Wiederum in 7A weist eine Halbleitervorrichtung bei einer Ausführungsform Kontaktstrukturen auf, die mit Abschnitten einer Gate-Elektrode in Kontakt stehen, die über einem aktiven Gebiet gebildet wird. Im Allgemeinen enthalten eine oder mehrere Ausführungsformen der vorliegenden Offenbarung vor dem (z.B. als Ergänzung zum) Bilden einer Gate-Kontaktstruktur (wie zum Beispiel eine Durchkontaktierung) über einem aktiven Abschnitt eines Gates und in einer gleichen Schicht wie eine Grabenkontaktdurchkontaktierung, zuerst ein Verwenden eines Kontaktprozesses für einen auf ein Gate ausgerichteten Graben. Ein solcher Prozess kann umgesetzt werden, um Grabenkontaktstrukturen für die Herstellung von Halbleiterstrukturen z.B. für die Herstellung von integrierten Schaltkreisen zu bilden. Bei einer Ausführungsform wird ein Grabenkontaktmuster gebildet, das auf ein bestehendes Gate-Muster ausgerichtet wird. Im Gegensatz dazu beinhalten herkömmliche Ansätze typischerweise einen zusätzlichen Lithografieprozess mit einer enganliegenden Registrierung eines lithografischen Kontaktmusters an ein vorhandenes Gate-Muster in Kombination mit selektiven Kontaktätzungen. Ein herkömmlicher Prozess kann zum Beispiel ein Strukturieren eines Poly-(Gate-)Gitters mit einem separaten Strukturieren von Kontaktmerkmalen beinhalten.
  • Es ist selbstverständlich, dass, wie in den 7A und 7B veranschaulicht wird, Gate-Endkappenisolationsstrukturen mit variierenden Breiten hergestellt werden können. Es ist auch selbstverständlich, dass die Herstellung von Gate-Endkappenisolationsstrukturen zur Bildung einer Naht innerhalb der Gate-Endkappenisolationsstrukturen führen kann. Es ist auch selbstverständlich, dass ein Stapel von dielektrischen Schichten verwendet werden kann, um eine Gate-Endkappenisolationsstruktur zu bilden. Es ist auch selbstverständlich, dass die Gate-Endkappenisolationsstrukturen abhängig von dem Abstand zu den benachbarten Finnen in ihrer Zusammensetzung unterschiedlich sein können.
  • Eine oder mehrere der oben beschriebenen Ausführungsformen beziehen sich auf Gate-Endkappenisolationsstrukturen für FinFET-Vorrichtungen. Es ist selbstverständlich, dass weitere Ausführungsformen die Anwendung dieser Ansätze für Finnen aufweisen können, die aus abwechselnden Schichten von zwei ungleichen Halbleitermaterialien (z.B. Si und SiGe oder SiGe und Ge) zusammengesetzt sein können. Eines der Paare von ungleichen Halbleitermaterialien kann dann in dem Gate-Gebiet entfernt werden, um Nanodraht-/Nanobandkanäle für Rundum-Gate-Vorrichtungen bereitzustellen. Bei einer Ausführungsform ist ein Ansatz für Rundum-Gate-Vorrichtungen ähnlich zu den oben für FinFETs beschriebenen Ansätzen mit dem Zusatz einer Nanodraht-/Nanobandfreigabeoperation in dem Gate-Gebiet.
  • Bei einer Ausführungsform besteht ein dielektrisches Zwischenschichtmaterial (InterLayer Dielectric material, ILD-Material), so wie es in der gesamten vorliegenden Beschreibung verwendet wird, aus einer Schicht eines dielektrischen oder isolierenden Materials oder kann eine solche Schicht enthalten. Zu den Beispielen von geeigneten dielektrischen Materialien gehören, ohne auf diese beschränkt zu sein, Siliciumoxide (z.B. Siliciumdioxid (SiO2)), dotierte Siliciumoxide, fluorierte Siliciumoxide, Kohlenstoff-dotierte Siliciumoxide, zahlreiche aus dem Stand der Technik bekannte dielektrische Materialien mit niedriger Dielektrizitätskonstante und Kombinationen davon. Das dielektrische Zwischenschichtmaterial kann durch herkömmliche Techniken wie zum Beispiel eine chemische Gasphasenabscheidung (CVD), eine physikalische Gasphasenabscheidung (PVD) oder andere Abscheidungsverfahren gebildet werden.
  • Bei einer Ausführungsform, wie sie auch in der gesamten vorliegenden Beschreibung verwendet wird, bestehen die Metallleitungen oder das Verbindungsleitungsmaterial (und das Durchkontaktierungsmaterial) aus einem oder mehreren Metallen oder anderen leitfähigen Strukturen. Ein übliches Beispiel ist die Verwendung von Kupferleitungen und -strukturen, die gegebenenfalls Sperrschichten zwischen dem Kupfer und dem umgebenden ILD-Material aufweisen können. So wie der Begriff Metall hier verwendet wird, umfasst er Legierungen, Stapel oder andere Kombinationen von mehreren Metallen. Die Metallverbindungsleitungen können zum Beispiel Sperrschichten (z.B. Schichten, die eines oder mehrere von Ta, TaN, Ti oder TiN enthalten) oder Stapel von unterschiedlichen Metallen oder Legierungen usw. aufweisen. Somit können die Verbindungsleitungen eine Einzelmaterialschicht sein, oder sie können aus mehreren Schichten gebildet sein, die leitfähige Auskleidungsschichten und Füllschichten enthalten. Jeder geeignete Abscheidungsprozess wie zum Beispiel ein Galvanisieren, eine chemische Gasphasenabscheidung oder eine physikalische Gasphasenabscheidung kann verwendet werden, um die Verbindungsleitungen zu bilden. Bei einer Ausführungsform bestehen die Verbindungsleitungen aus einem leitfähigen Material wie zum Beispiel, ohne auf diese beschränkt zu sein, Cu, Al, Ti, Zr, Hf, V, Ru, Co, Ni, Pd, Pt, W, Mo, Ag, Au oder Legierungen davon. Auf die Verbindungsleitungen wird manchmal auch als Leiterbahnen, Drähte, Leitungen, Metall oder einfach Verbindung Bezug genommen.
  • Bei einer Ausführungsform, die auch in der gesamten vorliegenden Beschreibung verwendet wird, bestehen die Hartmaskenmaterialien, Kappenschichten oder Stopfen aus dielektrischen Materialien, die verschieden sind von dem dielektrischen Zwischenschichtmaterial. Bei einer Ausführungsform können in verschiedenen Gebieten unterschiedliche Hartmasken-, Kappen- oder Stopfenmaterialien verwendet werden, um eine unterschiedliche Aufwachs- oder Ätzselektivität untereinander und zu den darunterliegenden dielektrischen Schichten und Metallschichten bereitzustellen. Bei einigen Ausführungsformen enthält eine Hartmaskenschicht, eine Kappen- oder Stopfenschicht eine Schicht aus einem Nitrid von Silicium (z.B. Siliciumnitrid) oder eine Schicht eines Oxids von Silicium oder Beides oder eine Kombination davon. Andere geeignete Materialien können kohlenstoffbasierte Materialien enthalten. Andere Hartmasken-, Kappen- oder Stopfenschichten können, abhängig von der speziellen Umsetzung, auch andere aus dem Stand der Technik bekannte Hartmaskenschichten verwendet werden. Die Hartmasken-, Kappen- oder Stopfenschichten können durch eine CVD, eine PVD oder andere Abscheidungsverfahren gebildet werden.
  • Bei einer Ausführungsform, die auch in der gesamten vorliegenden Beschreibung verwendet wird, werden lithografische Operationen mithilfe einer 193-nm-Immersionslithografie (i193), einer EUV-Lithografie und/oder einer EBDW-Lithografie oder einer Ähnlichen ausgeführt. Es kann ein positiver Schutzlack oder ein negativer Schutzlack verwendet werden. Bei einer Ausführungsform ist eine Lithografiemaske eine Dreischichtmaske, die aus einem topografischen Maskenanteil, einer Antireflexbeschichtung (Anti-Reflective Coating layer, ARC-Schicht) und einer lichtundurchlässigen Schicht besteht. Bei einer speziellen solchen Ausführungsform ist der topografischen Maskenanteil eine Kohlenstoffhartmaskenschicht (Carbon HardMask layer, CHM-Schicht) und die Antireflexbeschichtung ist eine Silicium-ARC-Schicht.
  • Die hier offenbarten Ausführungsformen können verwendet werden, um eine große Vielfalt von verschiedenen Typen integrierter Schaltkreise und/oder mikroelektronischer Vorrichtungen anzufertigen. Zu den Beispielen dieser integrierten Schaltkreise gehören, ohne auf diese beschränkt zu sein, Prozessoren Chipsatzkomponenten, Grafikprozessoren, digitale Signalprozessoren, Mikrosteuereinheiten und Ähnliche. Bei weiteren Ausführungsformen kann ein Halbleiterspeicher angefertigt werden. Darüber hinaus können die integrierten Schaltkreise oder anderen mikroelektronischen Vorrichtungen in einer großen Vielfalt von aus dem Stand der Technik bekannten elektronischen Vorrichtungen verwendet werden. In Computersystemen (z.B. Desktop-Computern, Laptop-Computern und Servern), Mobiltelefonen, persönlichen Elektronikeinheiten usw. können zum Beispiel die integrierten Schaltkreise mit einem Bus oder anderen Komponenten in den Systemen verbunden werden. Ein Prozessor kann zum Beispiel durch einen oder mehrere Busse mit einem Speicher, einem Chipsatz usw. verbunden werden. Sowohl der Prozessor, der Speicher als auch der Chipsatz können potenziell mithilfe der hier offenbarten Ansätze hergestellt werden.
  • 8 zeigt eine Computervorrichtung 800 gemäß einer Umsetzung einer Ausführungsform der vorliegenden Offenbarung. Die Computervorrichtung 800 beherbergt eine Leiterplatte 802. Die Leiterplatte 802 kann eine Anzahl von Komponenten umfassen, zu denen, ohne auf diese beschränkt zu sein, ein Prozessor 804 und mindestens ein Kommunikationschip 806 gehören. Der Prozessor 804 ist physisch und elektrisch an die Leiterplatte 802 angeschlossen. Bei einigen Umsetzungen ist der mindestens eine Kommunikationschip 806 auch physisch und elektrisch an die Leiterplatte 802 angeschlossen. Bei weiteren Umsetzungen bildet der Kommunikationschip 806 einen Teil des Prozessors 804.
  • Abhängig von ihren Anwendungen kann die Computervorrichtung 800 eine oder mehrere weitere Komponenten umfassen, die gegebenenfalls mit der Leiterplatte 802 physisch und elektrisch verbunden sind. Zu diesen und anderen Komponenten gehören, ohne auf diese beschränkt zu sein, ein flüchtiger Speicher (z.B. ein DRAM), ein nichtflüchtiger Speicher (z.B. ein ROM), ein Flashspeicher, ein Grafikprozessor, ein digitaler Signalprozessor, ein Kryptoprozessor, ein Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Steuereinheit einer Touchscreen-Anzeige, eine Batterie, ein Audio-Codec, ein Video-Codec, ein Leistungsverstärker, eine globale Positionsbestimmungssystemvorrichtung (Global Positioning System device, GPS-Vorrichtung), ein Kompass, ein Beschleunigungsmesser, ein Kreisel, ein Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie zum Beispiel ein Festplattenlaufwerk, eine CD, eine DVD und so weiter).
  • Der Kommunikationschip 806 ermöglicht drahtlose Kommunikationen für das Übertragen von Daten von und zu der Computervorrichtung 800. Der Begriff „drahtlos“ und seine Abwandlungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch das Verwenden einer modulierten elektromagnetischen Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff bedeutet nicht, dass die zugeordneten Vorrichtungen keine Verkabelungen enthalten, obwohl bei einigen Ausführungsformen keine vorhanden sein müssen. Der Kommunikationschip 806 kann eine Anzahl von drahtlosen Standards und Protokollen umsetzen zu denen, ohne auf diese beschränkt zu sein, gehören: Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon, sowie beliebige weitere Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Computervorrichtung 800 kann eine Vielzahl von Kommunikationschips 806 umfassen. Zum Beispiel kann ein erster Kommunikationschip 806 für eine drahtlose Kommunikation in einem Nahbereich wie zum Beispiel Wi-Fi und Bluetooth zweckbestimmt sein und ein zweiter Kommunikationschip 806 kann für eine drahtlose Kommunikation in einem Fernbereich wie zum Beispiel GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen zweckbestimmt sein.
  • Der Prozessor 804 der Computervorrichtung 800 kann einen ungehäusten integrierten Schaltkreischip aufweisen, der in dem Prozessor 804 untergebracht ist. Der ungehäusten integrierte Schaltkreischip des Prozessors 804 kann eine oder mehrere Strukturen wie zum Beispiel Gate-Endkappenisolationsstrukturen enthalten, die gemäß den Umsetzungen von Ausführungsformen der vorliegenden Offenbarung gefertigt werden. Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen Abschnitt einer Vorrichtung beziehen, die oder der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder in einem Speicher gespeichert werden können.
  • Der Kommunikationschip 806 weist auch einen ungehäusten integrierten Schaltkreischip auf, der in dem Kommunikationschip 806 untergebracht ist. Der ungehäuste integrierte Schaltkreischip des Kommunikationschips 806 kann eine oder mehrere Strukturen wie zum Beispiel Gate-Endkappenisolationsstrukturen enthalten, die gemäß den Umsetzungen von Ausführungsformen der vorliegenden Offenbarung gefertigt werden.
  • Bei weiteren Umsetzungen kann eine weitere Komponente, die innerhalb der Computervorrichtung 800 untergebracht ist, einen ungehäusten integrierten Schaltkreischip enthalten, der eine oder mehrere Strukturen wie zum Beispiel Gate-Endkappenisolationsstrukturen aufweist, die gemäß den Umsetzungen von Ausführungsformen der vorliegenden Offenbarung gefertigt werden.
  • Bei verschiedenen Umsetzungen kann die Computervorrichtung 800 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet-Computer, ein persönlicher Datenassistent (Personal Digital Assistant, PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Bildschirm, ein Beistellgerät, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikwiedergabegerät oder ein digitaler Videorecorder sein. Bei weiteren Umsetzungen kann die Computervorrichtung 800 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • 9 zeigt ein Zwischenelement 900, das eine oder mehrere Ausführungsformen der vorliegenden Offenbarung enthält. Das Zwischenelement 900 ist ein dazwischenliegendes Substrat, das verwendet wird, um als Brücke zwischen einem ersten Substrat 902 und einem zweiten Substrat 904 zu dienen. Das erste Substrat 902 kann zum Beispiel ein integrierter Schaltkreischip sein. Das zweite Substrat 904 kann zum Beispiel ein Speichermodul, eine Computer-Hauptplatine oder ein anderer integrierter Schaltkreischip sein. Im Allgemeinen ist der Zweck eines Zwischenelements 900 eine Verbindung für eine größere Schrittweite aufzuweiten oder eine Verbindung zu einer anderen Verbindung umzuleiten. Ein Zwischenelement 900 kann zum Beispiel einen ungehäusten integrierten Schaltkreischip mit einer Kugelgitteranordnung (Ball Grid Array, BGA) 906 verbinden, die nachfolgend mit dem zweiten Substrat 904 verbunden werden kann. Bei einigen Ausführungsformen sind das erste und das zweite Substrat 902/904 an einander entgegengesetzten Seiten des Zwischenelements 900 befestigt. Bei weiteren Ausführungsformen sind das erste und das zweite Substrat 902/904 an der gleichen Seite des Zwischenelements 900 befestigt. Und bei weiteren Ausführungsformen sind drei oder mehr Substrate mithilfe des Zwischenelements 900 miteinander verbunden.
  • Das Zwischenelement 900 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial wie zum Beispiel Polyimid gefertigt sein. Bei weiteren Umsetzungen kann das Zwischenelement 900 abwechselnd aus starren oder flexiblen Materialien gefertigt sein, welche die gleichen Materialien aufweisen, wie sie oben für eine Verwendung in einem Halbleitersubstrat beschrieben werden, wie zum Beispiel Silicium, Germanium und oder andere Materialien aus der III.-Y. Hauptgruppe.
  • Das Zwischenelement 900 kann Metallverbindungen 908 und Durchkontaktierungen 910 enthalten, die, ohne auf diese beschränkt zu sein, Silicium-Durchkontaktierungen (Through-Silicon Vias, TSVs) 912 aufweisen. Das Zwischenelement 900 kann außerdem eingebettete Vorrichtungen enthalten 914, die sowohl passive als auch aktive Vorrichtungen aufweisen. Zu diesen Vorrichtungen gehören, ohne auf diese beschränkt zu sein, Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktoren, Sicherungen, Dioden, Transformatoren, Sensoren und Vorrichtungen für elektrostatische Entladungen (ElectroStatic Discharge devices, ESD-Vorrichtungen). Komplexere Vorrichtungen wie zum Beispiel Hochfrequenzvorrichtungen (HF-Vorrichtungen), Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Anordnungen, Sensoren und MEMS-Vorrichtungen können auch auf dem Zwischenelement 900 gebildet werden. Gemäß den Ausführungsformen der Offenbarung können die hier offenbarten Vorrichtungen und Prozesse bei der Herstellung des Zwischenelements 900 oder bei der Herstellung von Komponenten verwendet werden, die in dem Zwischenelement 900 enthalten sind.
  • Somit beziehen sich einige Ausführungsformen der vorliegenden Offenbarung auf Gate-Endkappenarchitekturen, die einen relativ kurzen vertikalen Stapel aufweisen, und auf Verfahren zum Herstellen von Gate-Endkappenarchitekturen, die einen relativ kurzen vertikalen Stapel aufweisen.
  • Die obige Beschreibung der dargestellten Umsetzungen von Ausführungsformen der Offenbarung einschließlich dessen, was in der Zusammenfassung beschrieben wird, ist nicht so zu verstehen, dass sie erschöpfend ist oder dass sie die offenbarten Ausführungsformen genau auf die offenbarten Gestaltungen beschränkt. Obwohl spezifische Ausführungsformen und Beispiele der Offenbarung hier zu anschaulichen Zwecken beschrieben werden, sind, wie der Fachmann erkennen wird, zahlreiche äquivalente Modifikationen innerhalb des Umfangs der Offenbarung möglich.
  • Diese Modifikationen können angesichts der obigen detaillierten Beschreibung an der Offenbarung vorgenommen werden. Die in den nachfolgenden Ansprüchen verwendeten Begriffe dürfen nicht so interpretiert werden, dass sie die Offenbarung auf die spezifischen Umsetzungen begrenzen, die in der Beschreibung und den Ansprüchen offenbart werden. Stattdessen wird der Umfang der Offenbarung vollständig durch die nachfolgenden Ansprüche bestimmt, die gemäß den etablierten Lehren der Interpretation von Ansprüchen zu interpretieren sind.
  • Beispielhafte Ausführungsform 1: Eine integrierte Schaltkreisstruktur weist eine erste Halbleiterfinne entlang einer ersten Richtung auf. Eine zweite Halbleiterfinne ist entlang der ersten Richtung angebracht. Zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne befindet sich ein Grabenisolationsmaterial. Das Grabenisolationsmaterial weist eine oberste Fläche unterhalb einer Oberseite der ersten und der zweiten Halbleiterfinne auf. Zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne und entlang der ersten Richtung befindet sich eine Gate-Endkappenisolationsstruktur. Die Gate-Endkappenisolationsstruktur befindet sich an der obersten Fläche des Grabenisolationsmaterials.
  • Beispielhafte Ausführungsform 2: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1, die außerdem eine erste Gate-Struktur entlang einer zweiten Richtung aufweist, die orthogonal zur ersten Richtung ist, wobei sich die erste Gate-Struktur über der ersten Halbleiterfinne befindet und in Kontakt mit einer ersten Seite der Gate-Endkappenisolationsstruktur steht. Eine zweite Gate-Struktur ist entlang der zweiten Richtung angebracht, wobei sich die zweite Gate-Struktur über der zweiten Halbleiterfinne befindet und in Kontakt mit einer zweiten Seite der Gate-Endkappenisolationsstruktur steht.
  • Beispielhafte Ausführungsform 3: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 2, wobei sich die Gate-Endkappenisolationsstruktur entlang der ersten Richtung über die erste und die zweite Gate-Struktur hinaus erstreckt.
  • Beispielhafte Ausführungsform 4: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 2 oder 3, die außerdem einen ersten Seitenwandabstandhalter entlang der Seiten der ersten Gate-Struktur und einen zweiten Seitenwandabstandhalter entlang der Seiten der zweiten Gate-Struktur aufweist. Die Gate-Endkappenisolationsstruktur befindet sich nicht innerhalb des ersten Seitenwandabstandhalters oder des zweiten Seitenwandabstandhalters.
  • Beispielhafte Ausführungsform 5: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1, 2, 3 oder 4, wobei die Gate-Endkappenisolationsstruktur eine oberste Fläche oberhalb der Oberseite der ersten und der zweiten Halbleiterfinne aufweist.
  • Beispielhafte Ausführungsform 6: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1, 2, 3, 4 oder 5, wobei die Gate-Endkappenisolationsstruktur einen unteren dielektrischen Abschnitt und eine dielektrische Kappe auf dem unteren dielektrischen Abschnitt enthält.
  • Beispielhafte Ausführungsform 7: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 2, 3 oder 4, die außerdem eine Finnendurchgangsisolationsstruktur aufweist, wobei ein Ende der zweiten Gate-Struktur in Kontakt mit der Finnendurchgangsisolationsstruktur steht und wobei sich das Ende entlang der zweiten Richtung entgegengesetzt zur Gate-Endkappenisolationsstruktur befindet.
  • Beispielhafte Ausführungsform 8: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 7, die außerdem einen Seitenwandabstandhalter entlang der Seiten der zweiten Gate-Struktur aufweist, wobei sich die Gate-Endkappenisolationsstruktur nicht innerhalb des Seitenwandabstandhalters befindet, und wobei sich die Finnendurchgangsisolationsstruktur innerhalb des Seitenwandabstandhalters befindet.
  • Beispielhafte Ausführungsform 9: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 7 oder 8, wobei die Finnendurchgangsisolationsstruktur eine Bodenfläche unterhalb einer Bodenfläche der Gate-Endkappenisolationsstruktur aufweist.
  • Beispielhafte Ausführungsform 10: Eine integrierte Schaltkreisstruktur weist eine Halbleiterfinne entlang einer ersten Richtung auf. In der Nähe der Halbleiterfinne befindet sich ein Grabenisolationsmaterial. Das Grabenisolationsmaterial weist eine oberste Fläche unterhalb einer Oberseite der Halbleiterfinne auf. Eine Gate-Endkappenisolationsstruktur ist entlang der ersten Richtung angebracht. Die Gate-Endkappenisolationsstruktur befindet sich an der obersten Fläche des Grabenisolationsmaterials. Eine Gate-Struktur befindet sich entlang einer zweiten Richtung orthogonal zur ersten Richtung. Die Gate-Struktur befindet sich über der Halbleiterfinne und steht in Kontakt mit einer Seite der Gate-Endkappenisolationsstruktur. Die integrierte Schaltkreisstruktur weist außerdem eine Finnendurchgangsisolationsstruktur auf. Ein Ende der zweiten Gate-Struktur steht in Kontakt mit der Finnendurchgangsisolationsstruktur, wobei sich das Ende entlang der zweiten Richtung entgegengesetzt zur Gate-Endkappenisolationsstruktur befindet. Ein Seitenwandabstandhalter ist entlang der Seiten der Gate-Struktur angebracht. Die Gate-Endkappenisolationsstruktur befindet sich nicht innerhalb des Seitenwandabstandhalters, und die Finnendurchgangsisolationsstruktur befindet sich innerhalb des Seitenwandabstandhalters.
  • Beispielhafte Ausführungsform 11: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 10, wobei sich die Gate-Endkappenisolationsstruktur entlang der ersten Richtung über die Gate-Struktur hinaus erstreckt.
  • Beispielhafte Ausführungsform 12: Eine Computervorrichtung weist eine Leiterplatte und eine mit der Leiterplatte verbundene Komponente auf. Die Komponente weist eine integrierte Schaltkreisstruktur auf. Die integrierte Schaltkreisstruktur weist eine erste Halbleiterfinne entlang einer ersten Richtung auf. Eine zweite Halbleiterfinne ist entlang der ersten Richtung angebracht. Zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne befindet sich ein Grabenisolationsmaterial. Das Grabenisolationsmaterial weist eine oberste Fläche unterhalb einer Oberseite der ersten und der zweiten Halbleiterfinne auf. Zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne und entlang der ersten Richtung befindet sich eine Gate-Endkappenisolationsstruktur. Die Gate-Endkappenisolationsstruktur befindet sich an der obersten Fläche des Grabenisolationsmaterials.
  • Beispielhafte Ausführungsform 13: Die Computervorrichtung der beispielhaften Ausführungsform 12 weist außerdem einen Speicher auf, der mit der Leiterplatte verbunden ist.
  • Beispielhafte Ausführungsform 14: Die Computervorrichtung der beispielhaften Ausführungsform 12 oder 13 weist außerdem einen Kommunikationschip auf, der mit der Leiterplatte verbunden ist.
  • Beispielhafte Ausführungsform 15: Die Computervorrichtung der beispielhaften Ausführungsform 12, 13 oder 14 weist außerdem eine Kamera auf, die mit der Leiterplatte verbunden ist.
  • Beispielhafte Ausführungsform 16: Die Computervorrichtung der beispielhaften Ausführungsform 12, 13, 14 oder 15 weist außerdem eine Batterie auf, die mit der Leiterplatte verbunden ist.
  • Beispielhafte Ausführungsform 17: Die Computervorrichtung der beispielhaften Ausführungsform 12, 13, 14, 15 oder 16 weist außerdem eine Antenne auf, die mit der Leiterplatte verbunden ist.
  • Beispielhafte Ausführungsform 18: Die Computervorrichtung der beispielhaften Ausführungsform 12, 13, 14, 15, 16 oder 17, wobei die Komponente ein ungehäuster integrierter Schaltkreischip in einem Gehäuse ist.
  • Beispielhafte Ausführungsform 19: Die Computervorrichtung der beispielhaften Ausführungsform 12, 13, 14, 15, 16, 17 oder 18, wobei die Komponente ausgewählt wird aus der Gruppe, die aus einem Prozessor, einem Kommunikationschip und einem digitalen Signalprozessor besteht.
  • Beispielhafte Ausführungsform 20: Die Computervorrichtung der beispielhaften Ausführungsform 12, 13, 14, 15, 16, 17, 18 oder 19, wobei die Computervorrichtung ausgewählt wird aus der Gruppe, die aus einem Mobiltelefon, einem Laptop, einem Desktop-Computer, einem Server und einem Beistellgerät besteht.

Claims (20)

  1. Integrierte Schaltkreisstruktur, umfassend: eine erste Halbleiterfinne entlang einer ersten Richtung; eine zweite Halbleiterfinne entlang der ersten Richtung; ein Grabenisolationsmaterial zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne, wobei das Grabenisolationsmaterial eine oberste Fläche unterhalb einer Oberseite der ersten und der zweiten Halbleiterfinne aufweist; und eine Gate-Endkappenisolationsstruktur zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne und entlang der ersten Richtung, wobei sich die Gate-Endkappenisolationsstruktur an der obersten Fläche des Grabenisolationsmaterials befindet.
  2. Integrierte Schaltkreisstruktur nach Anspruch 1, die außerdem umfasst: eine erste Gate-Struktur entlang einer zweiten Richtung, die orthogonal zur ersten Richtung ist, wobei sich die erste Gate-Struktur über der ersten Halbleiterfinne befindet und in Kontakt mit einer ersten Seite der Gate-Endkappenisolationsstruktur steht; und eine zweite Gate-Struktur, die entlang der zweiten Richtung angebracht ist, wobei sich die zweite Gate-Struktur über der zweiten Halbleiterfinne befindet und in Kontakt mit einer zweiten Seite der Gate-Endkappenisolationsstruktur steht.
  3. Integrierte Schaltkreisstruktur nach Anspruch 2, wobei sich die Gate-Endkappenisolationsstruktur entlang der ersten Richtung über die erste und die zweite Gate-Struktur hinaus erstreckt.
  4. Integrierte Schaltkreisstruktur nach Anspruch 2 oder 3, die außerdem umfasst: einen ersten Seitenwandabstandhalter entlang der Seiten der ersten Gate-Struktur; und einen zweiten Seitenwandabstandhalter entlang der Seiten der zweiten Gate-Struktur, wobei sich die Gate-Endkappenisolationsstruktur nicht innerhalb des ersten Seitenwandabstandhalters oder des zweiten Seitenwandabstandhalters befindet.
  5. Integrierte Schaltkreisstruktur nach Anspruch 1, 2, 3 oder 4, wobei die Gate-Endkappenisolationsstruktur eine oberste Fläche oberhalb der Oberseite der ersten und der zweiten Halbleiterfinne aufweist.
  6. Integrierte Schaltkreisstruktur nach Anspruch 1, 2, 3, 4 oder 5, wobei die Gate-Endkappenisolationsstruktur einen unteren dielektrischen Abschnitt und eine dielektrische Kappe auf dem unteren dielektrischen Abschnitt umfasst.
  7. Integrierte Schaltkreisstruktur nach Anspruch 2, 3 oder 4, die außerdem umfasst: eine Finnendurchgangsisolationsstruktur, wobei ein Ende der zweiten Gate-Struktur in Kontakt mit der Finnendurchgangsisolationsstruktur steht und wobei sich das Ende entlang der zweiten Richtung entgegengesetzt zur Gate-Endkappenisolationsstruktur befindet.
  8. Integrierte Schaltkreisstruktur nach Anspruch 7, die außerdem umfasst: einen Seitenwandabstandhalter entlang der Seiten der zweiten Gate-Struktur, wobei sich die Gate-Endkappenisolationsstruktur nicht innerhalb des Seitenwandabstandhalters befindet, und wobei sich die Finnendurchgangsisolationsstruktur innerhalb des Seitenwandabstandhalters befindet.
  9. Integrierte Schaltkreisstruktur nach Anspruch 7 oder 8, wobei die Finnendurchgangsisolationsstruktur eine Bodenfläche unterhalb einer Bodenfläche der Gate-Endkappenisolationsstruktur aufweist.
  10. Integrierte Schaltkreisstruktur, umfassend: eine Halbleiterfinne entlang einer ersten Richtung; ein Grabenisolationsmaterial in der Nähe der Halbleiterfinne, wobei das Grabenisolationsmaterial eine oberste Fläche unterhalb einer Oberseite der Halbleiterfinne aufweist; eine Gate-Endkappenisolationsstruktur entlang der ersten Richtung, wobei sich die Gate-Endkappenisolationsstruktur an der obersten Fläche des Grabenisolationsmaterials befindet; eine Gate-Struktur entlang einer zweiten Richtung, die orthogonal zur ersten Richtung ist, wobei sich die Gate-Struktur über der Halbleiterfinne befindet und in Kontakt mit einer Seite der Gate-Endkappenisolationsstruktur steht; eine Finnendurchgangsisolationsstruktur, wobei ein Ende der Gate-Struktur in Kontakt mit der Finnendurchgangsisolationsstruktur steht und wobei sich das Ende entlang der zweiten Richtung entgegengesetzt zur Gate-Endkappenisolationsstruktur befindet; und einen Seitenwandabstandhalter entlang der Seiten der Gate-Struktur, wobei sich die Gate-Endkappenisolationsstruktur nicht innerhalb des Seitenwandabstandhalters befindet, und wobei sich die Finnendurchgangsisolationsstruktur innerhalb des Seitenwandabstandhalters befindet.
  11. Integrierte Schaltkreisstruktur nach Anspruch 10, wobei sich die Gate-Endkappenisolationsstruktur entlang der ersten Richtung über die Gate-Struktur hinaus erstreckt.
  12. Computervorrichtung, umfassend: eine Leiterplatte; und eine Komponente, die auf der Leiterplatte angeschlossen ist, wobei die Komponente eine integrierte Schaltkreisstruktur aufweist, die umfasst: eine erste Halbleiterfinne entlang einer ersten Richtung; eine zweite Halbleiterfinne entlang der ersten Richtung; ein Grabenisolationsmaterial zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne, wobei das Grabenisolationsmaterial eine oberste Fläche unterhalb einer Oberseite der ersten und der zweiten Halbleiterfinne aufweist; und eine Gate-Endkappenisolationsstruktur zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne und entlang der ersten Richtung, wobei sich die Gate-Endkappenisolationsstruktur an der obersten Fläche des Grabenisolationsmaterials befindet.
  13. Computervorrichtung nach Anspruch 12, die außerdem umfasst: einen Speicher, der mit der Leiterplatte verbunden ist.
  14. Computervorrichtung nach Anspruch 12 oder 13, die außerdem umfasst: einen Kommunikationschip, der mit der Leiterplatte verbunden ist.
  15. Computervorrichtung nach Anspruch 12, 13 oder 14, die außerdem umfasst: eine Kamera, die mit der Leiterplatte verbunden ist.
  16. Computervorrichtung nach Anspruch 12, 13, 14 oder 15, die außerdem umfasst: eine Batterie, die mit der Leiterplatte verbunden ist.
  17. Computervorrichtung nach Anspruch 12, 13, 14, 15 oder 16, die außerdem umfasst: eine Antenne, die mit der Leiterplatte verbunden ist.
  18. Computervorrichtung nach Anspruch 12, 13, 14, 15, 16 oder 17, wobei die Komponente ein ungehäuster integrierter Schaltkreischip in einem Gehäuse ist.
  19. Computervorrichtung nach Anspruch 12, 13, 14, 15, 16, 17 oder 18, wobei die Komponente ausgewählt wird aus der Gruppe, die aus einem Prozessor, einem Kommunikationschip und einem digitalen Signalprozessor besteht.
  20. Computervorrichtung nach Anspruch 12, 13, 14, 15, 16, 17, 18 oder 19, wobei die Computervorrichtung ausgewählt wird aus der Gruppe, die aus einem Mobiltelefon, einem Laptop, einem Desktop-Computer, einem Server und einem Beistellgerät besteht.
DE102020131752.2A 2020-03-25 2020-12-01 Gate-endkappenarchitekturen, die einen relativ kurzen vertikalen stapel aufweisen Pending DE102020131752A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/830,120 2020-03-25
US16/830,120 US11563000B2 (en) 2020-03-25 2020-03-25 Gate endcap architectures having relatively short vertical stack

Publications (1)

Publication Number Publication Date
DE102020131752A1 true DE102020131752A1 (de) 2021-09-30

Family

ID=77659233

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020131752.2A Pending DE102020131752A1 (de) 2020-03-25 2020-12-01 Gate-endkappenarchitekturen, die einen relativ kurzen vertikalen stapel aufweisen

Country Status (2)

Country Link
US (1) US11563000B2 (de)
DE (1) DE102020131752A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220093588A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Adjacent gate-all-around integrated circuit structures having non-merged epitaxial source or drain regions
US20240105716A1 (en) * 2022-09-27 2024-03-28 Intel Corporation Integrated circuit structures having uniform grid metal gate and trench contact plug

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11043492B2 (en) * 2016-07-01 2021-06-22 Intel Corporation Self-aligned gate edge trigate and finFET devices
CN109643732B (zh) * 2016-09-30 2022-08-16 英特尔公司 用于自对准栅极边缘（sage）架构的双鳍端帽
US10600695B2 (en) * 2018-05-22 2020-03-24 International Business Machines Corporation Channel strain formation in vertical transport FETS with dummy stressor materials
US11315933B2 (en) * 2018-06-29 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM structure and method for forming the same
US11171236B2 (en) * 2018-07-31 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-fin isolation regions and method forming same
US11056398B2 (en) * 2019-07-22 2021-07-06 Globalfoundries U.S. Inc. Forming interconnect without gate cut isolation blocking opening formation

Also Published As

Publication number Publication date
US20210305243A1 (en) 2021-09-30
US11563000B2 (en) 2023-01-24

Similar Documents

Publication Publication Date Title
DE112016007034T5 (de) Trigate- und finfet-bauelemente mit selbstausgerichtetem gate-rand
DE112016007104T5 (de) Dual-finne-endkappe für selbstjustierte (sage) architekturen
DE102019135734A1 (de) 3d-1t1c-stapel-dram-struktur und fertigungsverfahren
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102020105121A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit germanium-nanodraht-kanalstrukturen
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE102020103517A1 (de) Gate-All-Around-Strukturen für integrierte Schaltungen mit Source- oder Drain-Strukturen mit epitaktischen Noppen
DE102020130890A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102020113776A1 (de) Depop unter verwendung zyklischer selektiver abstandhalter-ätzung
DE102021121273A1 (de) Herstellung von gate-all-around-integrierte-schaltung-strukturen mit vor-abstandshalter-abscheidung-geschnittenen gates
DE102020104981A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit lokalen zwischenverbindungen
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102019132137A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit oxid-teilfinnen
DE112015006962T5 (de) Hybride tri-gate- und nanodraht-cmos-vorrichtungsarchitektur
DE102020104178A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit eingebetteten gesnb-source- oder drainstrukturen
DE102020128908A1 (de) Integrierte Gate-All-Around-Schaltkreisstrukturen, die Bausteine mit elektrischem Kanal-Substrat-Kontakt aufweisen
DE102020133811A1 (de) Kanalentleerung für forksheet-transistoren
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE112013007051T5 (de) CMOS-kompatible Polyzid-Sicherungsstruktur und Verfahren zum Herstellen selbiger
DE102020134411A1 (de) Integrierte gate-all-around-strukturen mit germaniumdotierten nanoband-kanalstrukturen
DE102019122644A1 (de) Integrierte gate-all-around-schaltungsstrkturen mit dezimierten kanalstrukturen unter verwendung eines von unten nach oben wirkenden ansatzes
DE102020127584B4 (de) Dreidimensionale speichervorrichtung mit ferroelektrischemmaterial
DE102019108034A1 (de) Eingebetteter speicher in dreidimensionalem integriertem schaltkreis
DE102020128647A1 (de) Gate-all-around-integrierte-schaltungs-strukturen mit isolatorsubstrat