DE102021113551A1 - Halbleiterstruktur mit einer leitfähigen struktur und verfahren zum herstellen derselben - Google Patents

Halbleiterstruktur mit einer leitfähigen struktur und verfahren zum herstellen derselben Download PDF

Info

Publication number
DE102021113551A1
DE102021113551A1 DE102021113551.6A DE102021113551A DE102021113551A1 DE 102021113551 A1 DE102021113551 A1 DE 102021113551A1 DE 102021113551 A DE102021113551 A DE 102021113551A DE 102021113551 A1 DE102021113551 A1 DE 102021113551A1
Authority
DE
Germany
Prior art keywords
conductive
forming
contact
conductive pattern
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021113551.6A
Other languages
English (en)
Inventor
Jia-Heng Wang
Pang-Chi Wu
Chao-Hsun Wang
Fu-Kai Yang
Mei-Yun Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021113551A1 publication Critical patent/DE102021113551A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Es werden Halbleiterstrukturen und Verfahren zum Herstellen derselben vorgesehen. Das Verfahren zum Herstellen der Halbleiterstruktur umfasst das Ausbilden einer Gate-Struktur über einem Substrat und das Ausbilden einer Maskenschicht, welche die Gate-Struktur bedeckt. Das Verfahren umfasst auch das Ausbilden einer Source/Drain-Struktur benachbart zu der Gate-Struktur über dem Substrat und das Ausbilden eines Kontaktes über der Source/Drain-Struktur. Das Verfahren umfasst auch das Ausbilden einer dielektrischen Schicht über dem Kontakt und der Maskenschicht und das Ausbilden eines ersten Grabens durch die dielektrische Schicht und die Maskenschicht über der Gate-Struktur. Das Verfahren umfasst auch das Ausbilden einer ersten leitfähigen Struktur in dem ersten Graben und das Entfernen eines oberen Abschnittes der ersten leitfähigen Struktur. Das Verfahren umfasst auch das Ausbilden einer zweiten leitfähigen Struktur durch die dielektrische Schicht und das Bedecken des Kontaktes und der ersten leitfähigen Struktur.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/158,489 , eingereicht am 9. März 2021, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Die Elektronikbranche erlebt eine immer stärkere Nachfrage nach kleineren und schnelleren elektronischen Bauelementen, die zum Durchführen einer größeren Zahl zunehmend komplexer und anspruchsvoller Funktionen in der Lage sind. Dementsprechend gibt es in der Halbleiterbranche einen anhaltenden Trend zur Herstellung kostengünstiger integrierter Schaltungen (ICs - Integrated Circuits) mit hoher Leistung und niedrigem Stromverbrauch. Bisher wurden diese Ziele größtenteils durch ein Herunterskalieren der Halbleiter-IC-Abmessungen (z.B. minimale Merkmalsgröße) erreicht, wodurch die Produktionseffizienz verbessert wurde und die damit einhergehenden Kosten gesenkt wurden. Jedoch führte eine derartige Miniaturisierung zu einer höheren Komplexität im Halbleiterherstellungsprozess. Somit verlangt die Realisierung weiterer Fortschritte bei Halbleiter-ICs und -Bauelementen ähnliche Fortschritte bei Halbleiterherstellungsprozessen und -technologie.
  • Jüngst wurden im Interesse einer Verbesserung der Gate-Steuerung durch eine Erhöhung der Gate-Kanalkopplung, einer Verringerung des Sperrstroms und einer Verringerung von Kurzkanaleffekten (SCEs - Short-Channel Effects) Multi-Gate-Bauelemente eingeführt. Jedoch kann die Integration der Fertigung der Multi-Gate-Bauelemente eine Herausforderung darstellen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es sollte beachtet werden, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A bis 1E veranschaulichen perspektivische Ansichten von Zwischenstufen der Herstellung einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen.
    • 2A-1 bis 2P-1 veranschaulichen Querschnittsdarstellungen von verschiedenen Stufen der Herstellung der Halbleiterstruktur entlang der Linie A-A' in 1E in Übereinstimmung mit einigen Ausführungsformen.
    • 2A-2 bis 2P-2 veranschaulichen Querschnittsdarstellungen von verschiedenen Stufen der Herstellung der Halbleiterstruktur entlang der Linie B-B' in 1E in Übereinstimmung mit einigen Ausführungsformen.
    • 3 veranschaulicht eine Querschnittsansicht einer weiteren Zwischenstufe der Herstellung der Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen.
    • 4 veranschaulicht eine Querschnittsansicht einer weiteren Zwischenstufe der Herstellung der Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen.
    • 5 veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen.
    • 6A-1, 6A-2, 6B-1 und 6B-2 veranschaulichen Querschnittsansichten der Herstellung einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen.
    • 7 veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen.
    • 8 veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen.
    • 9 veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen.
    • 10 veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur 100e in Übereinstimmung mit einigen Ausführungsformen.
    • 11A und 11B veranschaulichen Querschnittsansichten der Herstellung einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen.
    • 12A und 12B veranschaulichen Querschnittsansichten der Herstellung einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele unterschiedliche Ausführungsformen, oder Beispiele, zur Implementierung unterschiedlicher Merkmale des vorgesehenen Gegenstandes vor. Spezifische Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich natürlich lediglich um Beispiele und diese sollen nicht einschränkend sein. Zum Beispiel kann die Ausbildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, bei welchen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und sie kann auch Ausführungsformen umfassen, bei welchen zusätzliche Elemente zwischen dem ersten und dem zweiten Element ausgebildet sein können, derart, dass das erste und das zweite Element möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Referenzziffern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen.
  • Es werden einige Variationen der Ausführungsformen beschrieben. In den gesamten verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Referenzziffern zum Bezeichnen gleicher Elemente verwendet. Es sollte verstanden werden, dass zusätzliche Operationen vor, während oder nach dem Verfahren vorgesehen sein können, und einige der beschriebenen Operationen können für andere Ausführungsformen des Verfahrens ersetzt oder eliminiert werden.
  • Die unten beschriebenen Gate-All-Around-Transistorstrukturen (GAA-Transistorstrukturen) können durch jegliches geeignete Verfahren strukturiert werden. Zum Beispiel können die Strukturen unter Verwendung von einem oder mehreren Fotolithografieprozessen strukturiert werden, einschließlich Doppelstrukturierungs- oder Multistrukturierungsprozessen. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Multistrukturierungsprozesse Fotolithografie- und selbstausgerichtete Prozesse, wodurch das Erzeugen von Strukturen gestattet wird, die zum Beispiel kleinere Abstände aufweisen, als sie anderweitig unter Verwendung eines einzelnen, direkten Fotolithofieprozesses erhalten werden können. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat ausgebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandshalter werden unter Verwendung eines selbstausgerichteten Prozesses entlang der strukturierten Opferschicht ausgebildet. Die Opferschicht wird dann entfernt, und die verbleibenden Abstandshalter können dann zum Strukturieren der GAA-Struktur verwendet werden.
  • Die unten beschriebenen Finnen können durch jegliches geeignete Verfahren strukturiert werden. Zum Beispiel können die Finnen unter Verwendung von einem oder mehreren Fotolithografieprozessen strukturiert werden, einschließlich Doppelstrukturierungs- oder Multistrukturierungsprozessen. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Multistrukturierungsprozesse Fotolithografie- und selbstausgerichtete Prozesse, wodurch das Erzeugen von Strukturen gestattet wird, die zum Beispiel kleinere Abstände aufweisen, als sie anderweitig unter Verwendung eines einzelnen, direkten Fotolithofieprozesses erhalten werden können. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat ausgebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandshalter werden unter Verwendung eines selbstausgerichteten Prozesses entlang der strukturierten Opferschicht ausgebildet. Die Opferschicht wird dann entfernt, und die verbleibenden Abstandshalter können dann zum Strukturieren der Finnen verwendet werden.
  • Es sind Ausführungsformen von Halbleiterstrukturen und Verfahren zum Ausbilden derselben vorgesehen. Die Halbleiterstrukturen können eine Gate-Struktur, die über einem Substrat ausgebildet wird, und eine Source/Drain-Struktur, die angrenzend an die Gate-Struktur ausgebildet wird, aufweisen. Ein Kontakt kann über der Source/Drain-Struktur ausgebildet werden, und eine leitfähige Struktur kann derart ausgebildet werden, dass sie den Kontakt und die Gate-Struktur verbindet. Da der Kontakt und die Gate-Struktur unterschiedliche Höhen aufweisen können, kann die Ausbildung der leitfähigen Struktur zunächst das Ausbilden eines ersten Abschnittes über der Gate-Struktur und anschließend das Ausbilden eines zweiten Abschnittes über dem ersten Abschnitt und dem Kontakt umfassen. Der erste Abschnitt der leitfähigen Struktur, der über der Gate-Struktur ausgebildet wird, kann eine relativ geringe Höhendifferenz zu dem Kontakt aufweisen, sodass eine Trennung der Verbindung zwischen der Gate-Struktur und dem Kontakt aufgrund einer großen Höhendifferenz verhindert werden kann.
  • 1A bis 1E veranschaulichen perspektivische Ansichten von Zwischenstufen der Herstellung einer Halbleiterstruktur 100 in Übereinstimmung mit einigen Ausführungsformen. Wie in 1A gezeigt, werden in Übereinstimmung mit einigen Ausführungsformen erste Halbleitermaterialschichten 106 und zweite Halbleitermaterialschichten 108 über einem Substrat 102 ausgebildet.
  • Das Substrat 102 kann ein Halbleiter-Wafer sein, wie z.B. ein Silizium-Wafer. Alternativ oder zusätzlich dazu kann das Substrat 102 elementare Halbleitermaterialien, Verbindungshalbleitermaterialien und/oder Legierungshalbleitermaterialien enthalten. Zu elementaren Halbleitermaterialien können, jedoch nicht darauf beschränkt, kristallines Silizium, polykristallines Silizium, amorphes Silizium, Germanium und/oder Diamant zählen. Zu Verbindungshalbleitermaterialien können, jedoch nicht darauf beschränkt, Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid zählen. Zu Legierungshalbleitermaterialien können, jedoch nicht darauf beschränkt, SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP zählen.
  • In einigen Ausführungsformen werden die ersten Halbleitermaterialschichten 106 und die zweiten Halbleitermaterialschichten 108 abwechselnd über dem Substrat 102 gestapelt. In einigen Ausführungsform werden die ersten Halbleitermaterialschichten 106 und die zweiten Halbleitermaterialschichten 108 aus unterschiedlichen Halbleitermaterialien hergestellt. In einigen Ausführungsformen werden die ersten Halbleitermaterialschichten 106 aus SiGe hergestellt, und die zweiten Halbleitermaterialschichten 108 werden aus Silizium hergestellt. Es sollte beachtet werden, dass, obwohl drei erste Halbleitermaterialschichten 106 und drei zweite Halbleitermaterialschichten 108 ausgebildet werden, die Halbleiterstruktur auch mehr oder weniger erste Halbleitermaterialschichten 106 und zweite Halbleitermaterialschichten 108 aufweisen kann. Zum Beispiel kann die Halbleiterstruktur zwei bis fünf der ersten Halbleitermaterialschichten 106 und der zweiten Halbleitermaterialschichten aufweisen.
  • Die ersten Halbleitermaterialschichten 106 und die zweiten Halbleitermaterialschichten 108 können unter Verwendung von chemischer Niederdruck-Gasphasenabscheidung (LPCVD - Low-Pressure Chemical Vapor Deposition), eines epitaktischen Wachstumsprozesses, eines anderen geeigneten Verfahrens oder einer Kombination davon ausgebildet werden. In einigen Ausführungsformen umfasst der epitaktische Wachstumsprozess Molekularstrahlepitaxie (MBE - Molecular Beam Epitaxy), metallorganische chemische Gasphasenabscheidung (MOCVD - Metal Organic Chemical Vapor Deposition) oder Gasphasenepitaxie (VPE - Vapor Phase Epitaxy).
  • Nachdem die ersten Halbleitermaterialschichten 106 und die zweiten Halbleitermaterialschichten 108 als ein Halbleitermaterialstapel über dem Substrat 102 ausgebildet wurden, wird der Halbleitermaterialstapel strukturiert, um eine Finnenstruktur 104 auszubilden, wie in 1B in Übereinstimmung mit einigen Ausführungsformen gezeigt. In einigen Ausführungsformen weist die Finnenstruktur 104 eine Basisfinnenstruktur 104B und den Halbleitermaterialstapel aus den ersten Halbleitermaterialschichten 106 und den zweiten Halbleitermaterialschichten 108 auf.
  • In einigen Ausführungsformen umfasst der Strukturierungsprozess das Ausbilden einer Maskenstruktur 110 über dem Halbleitermaterialstapel und das Ätzen des Halbleitermaterialstapels und des darunterliegenden Substrates 102 durch die Maskenstruktur 110. In einigen Ausführungsformen ist die Maskenstruktur 110 eine Mehrschichtstruktur, die eine Pad-Oxidschicht 112 und eine Nitridschicht 114, die über der Pad-Oxidschicht 112 ausgebildet wird, aufweist. Die Pad-Oxidschicht 112 kann aus Siliziumoxid hergestellt werden, welches durch thermische Oxidation oder CVD gebildet wird, und die Nitridschicht 114 kann aus Siliziumnitrid hergestellt werden, welches durch CVD gebildet wird, wie z.B. LPCVD oder plasmaunterstützte CVD (PECVD).
  • Nachdem die Finnenstruktur 104 ausgebildet wurde, wird eine Isolationsstruktur 116 rund um die Finnenstruktur 104 ausgebildet, und die Maskenstruktur 110 wird entfernt, wie in 1C in Übereinstimmung mit einigen Ausführungsformen gezeigt. Die Isolationsstruktur 116 ist zum elektrischen Isolieren aktiver Regionen (z.B. der Finnenstruktur 104) der Halbleiterstruktur 100 konfiguriert und wird in Übereinstimmung mit einigen Ausführungsformen auch als ein flaches Grabenisolationsmerkmal (STI-Merkmal) bezeichnet.
  • Die Isolationsstruktur 116 kann durch das Abscheiden einer isolierenden Schicht über dem Substrat 102 und das Aussparen der isolierenden Schicht, sodass die Finnenstruktur 104 aus der Isolationsstruktur 116 hervorsteht, ausgebildet werden. In einigen Ausführungsformen wird die Isolationsstruktur 116 aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid (SiON), einem anderen geeigneten isolierenden Material oder einer Kombination davon hergestellt. In einigen Ausführungsformen wird eine dielektrische Trennschicht (nicht gezeigt) ausgebildet, bevor die Isolationsstruktur 116 ausgebildet wird, und die dielektrische Trennschicht wird aus Siliziumnitrid hergestellt und die Isolationsstruktur, die über der dielektrischen Trennschicht ausgebildet wird, wird aus Siliziumoxid hergestellt.
  • Nachdem die Isolationsstruktur 116 ausgebildet wurde, werden die Dummy-Gate-Strukturen 118 über die Finnenstruktur 104 hinweg ausgebildet und erstrecken sich über die Isolationsstruktur 116, wie in 1D in Übereinstimmung mit einigen Ausführungsformen gezeigt. Die Dummy-Gate-Strukturen 118 können zum Definieren der Source/Drain-Regionen und der Kanalregionen der resultierenden Halbleiterstruktur 100 verwendet werden.
  • In einigen Ausführungsformen weisen die Dummy-Gate-Strukturen 118 die dielektrischen Dummy-Gate-Schichten 120 und die Dummy-Gate-Elektrodenschichten 122 auf. In einigen Ausführungsformen werden die dielektrischen Dummy-Gate-Schichten 120 aus einem oder mehreren dielektrischen Materialien hergestellt, wie z.B. Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid (SiON), HfO2, HfZrO, HfSiO, HfTiO, HfAlO oder einer Kombination davon. In einigen Ausführungsformen werden die dielektrischen Dummy-Gate-Schichten 120 unter Verwendung thermischer Oxidation, CVD, ALD, physikalischer Gasphasenabscheidung (PVD - Physical Vapor Deposition), eines anderen geeigneten Verfahrens oder einer Kombination davon ausgebildet.
  • In einigen Ausführungsformen enthält das leitfähige Material polykristallines Silizium (Poly-Si), polykristallines Silizium-Germanium (Poly-SiGe), metallische Nitride, metallische Silizide, Metalle oder eine Kombination davon. In einigen Ausführungsformen werden die Dummy-Gate-Elektrodenschichten 122 unter Verwendung von CVD, PVD oder einer Kombination davon ausgebildet.
  • In einigen Ausführungsformen werden Hartmaskenschichten 124 über den Dummy-Gate-Strukturen 118 ausgebildet. In einigen Ausführungsformen weisen die Hartmaskenschichten 124 mehrere Schichten auf, wie z.B. eine Oxidschicht und eine Nitridschicht. In einigen Ausführungsformen ist die Oxidschicht Siliziumoxid und die Nitridschicht ist Siliziumnitrid.
  • Die Ausbildung der Dummy-Gate-Strukturen 118 kann das konforme Ausbilden eines dielektrischen Materials als die dielektrischen Dummy-Gate-Schichten 120 umfassen. Danach kann ein leitfähiges Material über dem dielektrischen Material als die Dummy-Gate-Elektrodenschichten 122 ausgebildet werden, und die Hartmaskenschicht 124 kann über dem leitfähigen Material ausgebildet werden. Als nächstes können das dielektrische Material und das leitfähige Material durch die Hartmaskenschicht 124 strukturiert werden, um die Dummy-Gate-Strukturen 118 auszubilden.
  • Nachdem die Dummy-Gate-Strukturen 118 ausgebildet wurden, werden die Gate-Abstandshalter 126 entlang der und entgegengesetzte Seitenwände der Dummy-Gate-Struktur 118 bedeckend ausgebildet und die Finnen-Abstandshalter 128 werden entlang der und gegenüberliegende Seitenwände der Source/Drain-Regionen der Finnenstruktur 104 bedeckend ausgebildet, wie in 1E in Übereinstimmung mit einigen Ausführungsformen gezeigt.
  • Die Gate-Abstandshalter 126 können zum Trennen der Source/Drain-Strukturen von der Dummy-Gate-Struktur 118 und zum Unterstützen der Dummy-Gate-Struktur 118 konfiguriert sein, und die Finnen-Abstandshalter 128 können zum Einschränken eines seitlichen Wachstums einer anschließend ausgebildeten Source/Drain-Struktur und zum Unterstützen der Finnenstruktur 104 konfiguriert sein.
  • In einigen Ausführungsformen werden die Gate-Abstandshalter 126 und die Finnen-Abstandshalter 128 aus einem dielektrischen Material hergestellt, wie z.B. Siliziumoxid (Si02), Siliziumnitrid (SiN), Siliziumkarbid (SiC), Siliziumoxinitrid (SiON), Siliziumkohlenstoffnitrid (SiCN), Siliziumoxidkarbonitrid (SiOCN) und/oder einer Kombination davon. Die Ausbildung der Gate-Abstandshalter 126 und der Finnen-Abstandshalter 128 kann das konforme Abscheiden eines dielektrischen Materials, welches die Dummy-Gate-Struktur 118, die Finnenstruktur 104 und die Isolationsstruktur 116 über dem Substrat 102 bedeckt, und das Durchführen eines anisotropen Ätzprozesses, wie z.B. trockenes Plasmaätzen, zum Entfernen der dielektrischen Schicht, welche die oberen Oberflächen der Dummy-Gate-Struktur 118, der Finnenstruktur 104 und Abschnitte der Isolationsstruktur 116 bedeckt, umfassen.
  • 2A-1 bis 2P-1 veranschaulichen Querschnittsdarstellungen von verschiedenen Stufen der Herstellung der Halbleiterstruktur 100 entlang der Linie A-A' in 1E in Übereinstimmung mit einigen Ausführungsformen. 2A-2 bis 2P-2 veranschaulichen Querschnittsdarstellungen von verschiedenen Stufen der Herstellung der Halbleiterstruktur 100 entlang der Linie B-B' in 1E in Übereinstimmung mit einigen Ausführungsformen. Spezifischer veranschaulicht 2A-1 die Querschnittsdarstellung entlang der Linie A-A' in 1E und 2A-2 veranschaulicht die Querschnittsdarstellung entlang der Linie B-B' in 1E in Übereinstimmung mit einigen Ausführungsformen.
  • Nachdem die Gate-Abstandshalter 126 und die Finnen-Abstandshalter 128 ausgebildet wurden, werden die Source/Drain-Regionen der Finnenstruktur 104 ausgespart, um die Source/Drain-Aussparungen 130 auszubilden, wie in 2B-1 und 2B-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Spezifischer werden in Übereinstimmung mit einigen Ausführungsformen die ersten Halbleitermaterialschichten 106 und die zweiten Halbleitermaterialschichten 108, die nicht durch die Dummy-Gate-Strukturen 118 und die Gate-Abstandshalter 126 bedeckt sind, entfernt. Außerdem werden auch einige Abschnitte der Basisfinnenstruktur 104B ausgespart, um gebogene obere Oberflächen auszubilden, wie in 2B-1 in Übereinstimmung mit einigen Ausführungsformen gezeigt.
  • In einigen Ausführungsformen wird die Finnenstruktur 104 durch das Durchführen eines Ätzprozesses ausgespart. Der Ätzprozess kann ein anisotroper Ätzprozess sein, wie z.B. trockenes Plasmaätzen, und die Dummy-Gate-Struktur 118 und die Gate-Abstandshalter 126 werden während des Ätzprozesses als Ätzmasken verwendet. In einigen Ausführungsformen werden auch die Finnen-Abstandshalter 128 ausgespart, um abgesenkte Finnen-Abstandshalter 128' auszubilden.
  • Nachdem die Source/Drain-Aussparungen 130 ausgebildet wurden, werden die ersten Halbleitermaterialschichten 106, die durch die Source/Drain-Aussparungen 130 freiliegen, seitlich ausgespart, um die Kerben 132 auszubilden, wie in 2C-1 und 2C-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt.
  • In einigen Ausführungsformen wird ein Ätzprozess an der Halbleiterstruktur 100 durchgeführt, um die ersten Halbleitermaterialschichten 106 der Finnenstruktur 104 von den Source/Drain-Aussparungen 130 seitlich auszusparen. In einigen Ausführungsformen weisen die ersten Halbleitermaterialschichten 106 während des Ätzprozesses eine höhere Ätzrate (oder Ätzmenge) als die zweiten Halbleitermaterialschichten 108 auf, wodurch die Kerben 132 zwischen angrenzenden zweiten Halbleitermaterialschichten 108 ausgebildet werden. In einigen Ausführungsformen ist der Ätzprozess ein isotropes Ätzen, wie z.B. trockenchemisches Ätzen, entferntes Plasmaätzen, nasschemisches Ätzen, eine andere geeignete Technik und/oder eine Kombination davon.
  • Als nächstes werden die inneren Abstandshalter 134 in den Kerben 132 zwischen den zweiten Halbleitermaterialschichten 108 ausgebildet, wie in 2D-1 und 2D-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Die inneren Abstandshalter 134 sind zum Trennen der Source/Drain-Strukturen und der Gate-Strukturen konfiguriert, die in Übereinstimmung mit einigen Ausführungsformen in anschließenden Herstellungsprozessen ausgebildet werden. In einigen Ausführungsformen werden die inneren Abstandshalter 134 aus einem dielektrischen Material hergestellt, wie z.B. Siliziumoxid (Si02), Siliziumnitrid (SiN), Siliziumkarbid (SiC), Siliziumoxinitrid (SiON), Siliziumkohlenstoffnitrid (SiCN), Siliziumoxidkarbonitrid (SiOCN) oder einer Kombination davon.
  • Nachdem die inneren Abstandshalter 134 ausgebildet wurden, werden die Source/Drain-Strukturen 136 in den Source/Drain-Aussparungen 130 ausgebildet, wie in 2E-1 und 2E-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. In einigen Ausführungsformen werden die Source/Drain-Strukturen 136 unter Verwendung eines epitaktischen Wachstumsprozesses ausgebildet, wie z.B. MBE, MOCVD, VPE, eines anderen geeigneten epitaktischen Wachstumsprozesses oder einer Kombination davon. In einigen Ausführungsformen werden die Source/Drain-Strukturen 136 aus jeglichem geeigneten Material hergestellt, wie z.B. Ge, Si, GaAs, AlGaAs, SiGe, GaAsP, SiP, SiC, SiCP oder einer Kombination davon.
  • In einigen Ausführungsformen werden die Source/Drain-Strukturen 136 während des epitaktischen Wachstumsprozesses in-situ dotiert. Zum Beispiel können die Source/Drain-Strukturen 136 das epitaktisch aufgewachsene SiGe dotiert mit Bor (B) sein. Zum Beispiel können die Source/Drain-Strukturen 136 das epitaktisch aufgewachsene Si dotiert mit Kohlenstoff, um Silizium:Kohlenstoff-Source/Drain-Merkmale (Si:C-Source/Drain-Merkmale) auszubilden, Phosphor, um Silizium:Phosphor-Source/Drain-Merkmale (Si:P-Source/Drain-Merkmale) auszubilden, oder sowohl Kohlenstoff als auch Phosphor, um Silizium-Kohlenstoff-Phosphor-Source/Drain-Merkmale (SiCP-Source/Drain-Merkmale) auszubilden, sein. In einigen Ausführungsformen werden die Source/Drain-Strukturen 136 in einem oder mehreren Implantationsprozessen nach dem epitaktischen Wachstumsprozess dotiert.
  • Nachdem die Source/Drain-Strukturen 136 ausgebildet wurden, wird eine Kontaktätzstoppschicht (CESL - Contact Etch Stop Layer) 138 konform ausgebildet, um die Source/Drain-Strukturen 136 zu bedecken, und eine dielektrische Zwischenschicht (ILD-Schicht - Interlayer Dielectric Layer) 140 wird über den Kontaktätzstoppschichten 138 ausgebildet, wie in 2F-1 und 2F-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt.
  • In einigen Ausführungsformen wird die Kontaktätzstoppschicht 138 aus einem dielektrischen Material hergestellt, wie z.B. Siliziumnitrid, Siliziumoxid, Siliziumoxinitrid, einem anderen geeigneten dielektrischen Material oder einer Kombination davon. Das dielektrische Material für die Kontaktätzstoppschichten 138 kann durch das Durchführen von CVD, ALD, anderen Anwendungsverfahren oder einer Kombination davon konform über der Halbleiterstruktur abgeschieden werden.
  • Die dielektrische Zwischenschicht 140 kann Mehrlagenschichten hergestellt aus mehreren dielektrischen Materialien aufweisen, wie z.B. Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Phosphorsilikatglas (PSG - Phosphosilicate Glass), Borphosphorsilikatglas (BPSG - Borophosphosilicate Glass) und/oder andere geeignete dielektrische Materialien mit niedrigem k-Wert. Die dielektrische Zwischenschicht 140 kann durch chemische Gasphasenabscheidung (CVD - Chemical Vapor Deposition), physikalische Gasphasenabscheidung (PVD - Physical Vapor Deposition), Atomlagenabscheidung (ALD - Atomic Layer Deposition) oder andere geeignete Prozesse ausgebildet werden.
  • Nachdem die Kontaktätzstoppschicht 138 und die dielektrische Zwischenschicht 140 abgeschieden wurden, kann ein Planarisierungsprozess, wie z.B. CMP, oder ein Rückätzprozess durchgeführt werden, bis die Gate-Elektrodenschichten 120 der Dummy-Gate-Strukturen 118 freiliegen, wie in 2F-1 in Übereinstimmung mit einigen Ausführungsformen gezeigt.
  • Als nächstes werden die Dummy-Gate-Strukturen 118 durch die Gate-Struktur 142 ersetzt, wie in 2G-1 und 2G-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Spezifischer werden die Dummy-Gate-Strukturen 118 und die ersten Halbleitermaterialschichten 106 entfernt, um in Übereinstimmung mit einigen Ausführungsformen die Nanostrukturen 108' mit den zweiten Halbleitermaterialschichten 108 auszubilden. Der Entfernungsprozess kann einen oder mehrere Ätzprozesse umfassen. Zum Beispiel kann, wenn es sich bei den Dummy-Gate-Elektrodenschichten 122 um Polysilizium handelt, ein Nassätzmittel, wie z.B. eine Tetramethylammoniumhydroxid-Lösung (TMAH-Lösung), verwendet werden, um die Dummy-Gate-Elektrodenschichten 122 selektiv zu entfernen. Danach können die dielektrischen Dummy-Gate-Schichten 120 unter Verwendung eines Plasmatrockenätzens, eines trockenchemischen Ätzens und/oder eines Nassätzens entfernt werden. Die ersten Halbleitermaterialschichten 106 können durch das Durchführen eines selektiven Nassätzprozesses, wie z.B. eines APM-Ätzprozesses (z.B. mit einer Ammoniumhydroxid-Wasserstoffperoxid-Wasser-Mischung), entfernt werden. Zum Beispiel verwendet der Nassätzprozess Ätzmittel wie z.B. Ammoniumhydroxid (NH4OH), TMAH, Ethylendiaminpyrocatechol (EDP) und/oder Kaliumhydroxid (KOH) -Lösungen. In einigen Ausführungsformen werden auch die oberen Abschnitte der Gate-Abstandshalter 126 entfernt.
  • Nachdem die Nanostrukturen 108' ausgebildet wurden, werden die Gate-Strukturen 142 ausgebildet, welche die Nanostrukturen 108' umhüllen, wie in 2G-1 und 2G-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Die Gate-Strukturen 142 umhüllen die Nanostrukturen 108', um in Übereinstimmung mit einigen Ausführungsformen Gate-All-Around-Transistorstrukturen auszubilden. In einigen Ausführungsformen weist die Gate-Struktur 142 eine Grenzflächenschicht 144, eine dielektrische Gate-Schicht 146 und eine Gate-Elektrodenschicht 148 auf.
  • In einigen Ausführungsformen sind die Grenzflächenschichten 144 Oxidschichten, die rund um die Nanostrukturen 108' und oben auf der Basisfinnenstruktur 104B ausgebildet werden. In einigen Ausführungsformen werden die Grenzflächenschichten 144 durch das Durchführen eines thermischen Prozesses ausgebildet.
  • In einigen Ausführungsformen werden die dielektrischen Gate-Schichten 146 über den Grenzflächenschichten 144 ausgebildet, sodass die Nanostrukturen 108' durch die dielektrischen Gate-Schichten 146 umgeben (z.B. umhüllt) sind. Außerdem bedecken die dielektrischen Gate-Schichten 146 in Übereinstimmung mit einigen Ausführungsformen auch die Seitenwände der Gate-Abstandshalter 126 und die inneren Abstandshalter 134. In einigen Ausführungsformen werden die dielektrischen Gate-Schichten 146 aus einer oder mehreren Schichten von dielektrischen Materialien hergestellt, wie z.B. HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, Zirkoniumoxid, Aluminiumoxid, Titanoxid, einer Hafniumdioxid-Aluminiumoxid-Legierung (HfO2-Al2O3), einem anderen geeigneten dielektrischen Material mit hohem k-Wert oder einer Kombination davon. In einigen Ausführungsformen werden die dielektrischen Gate-Schichten 146 unter Verwendung von CVD, ALD, einem anderen geeigneten Verfahren oder einer Kombination davon ausgebildet.
  • In einigen Ausführungsformen werden die Gate-Elektrodenschichten 148 auf der dielektrischen Gate-Schicht 146 ausgebildet. In einigen Ausführungsformen werden die Gate-Elektrodenschichten 148 aus einer oder mehreren Schichten von leitfähigem Material hergestellt, wie z.B. Aluminium, Kupfer, Titan, Tantal, Wolfram, Kobalt, Molybdän, Tantalnitrid, Nickelsilizid, Kobaltsilizid, TiN, WN, TiAl, TiAlN, TaCN, TaC, TaSiN, Metalllegierungen, einem anderen geeigneten Material oder einer Kombination davon. In einigen Ausführungsformen werden die Gate-Elektrodenschichten 148 unter Verwendung von CVD, ALD, Galvanisierung, einem anderen geeigneten Verfahren oder einer Kombination davon ausgebildet. Andere leitfähige Schichten, wie z.B. Austrittsarbeitsmetallschichten, können auch in den Gate-Strukturen 142 ausgebildet werden, obwohl sie in den Figuren nicht gezeigt sind. Nachdem die Grenzflächenschichten 144, die dielektrischen Gate-Schichten 146 und die Gate-Elektrodenschichten 148 ausgebildet wurden, kann ein Planarisierungsprozess, wie z.B. CMP, oder ein Rückätzprozess durchgeführt werden, bis die dielektrische Zwischenschicht 140 freiliegt.
  • Danach wird ein Rückätzprozess durchgeführt, um den oberen Abschnitt der Gate-Strukturen 142 zu entfernen, und es werden Deckschichten 150 und Maskenschichten 152 über den Gate-Strukturen 142 ausgebildet, wie in 2G-1 und 2G-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Spezifischer wird der obere Abschnitt der Gate-Strukturen 142 entfernt, um eine Aussparung in der dielektrischen Zwischenschicht 140 auszubilden, und die Deckschichten 150 und die Maskenschichten 152 werden in Übereinstimmung mit einigen Ausführungsformen in der Aussparung ausgebildet.
  • In einigen Ausführungsformen werden die Deckschichten 150 aus W, Ti, Co, Ru, Ni oder dergleichen hergestellt. Die Deckschichten 150 können unter Verwendung von CVD, ALD, Galvanisierung, einem anderen geeigneten Verfahren oder einer Kombination davon ausgebildet werden. In einigen Ausführungsformen werden die Deckschichten 150 selektiv über den Gate-Strukturen 142 ausgebildet. In einigen Ausführungsformen werden die Maskenschichten 152 aus Si02, Si3N4, SiON, SiOCN, SiOCH oder dergleichen hergestellt. Die Maskenschichten 152 können unter Verwendung von CVD, ALD, Galvanisierung, einem anderen geeigneten Verfahren oder einer Kombination davon ausgebildet werden.
  • Nachdem die Maskenschichten 152 ausgebildet wurden, werden Kontaktöffnungen durch die Kontaktätzstoppschicht 138 und die dielektrische Zwischenschicht 140 ausgebildet, und es werden Silizidschichten 154 und Kontakte 156 über den Source/Drain-Strukturen 136 ausgebildet, wie in 2H-1 und 2H-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. In einigen Ausführungsformen werden Trennschichten 158 und Barrierenschichten 160 rund um die Kontakte 156 ausgebildet.
  • Spezifischer können die Kontaktöffnungen durch die Kontaktätzstoppschicht 138 und die dielektrische Zwischenschicht 140 ausgebildet werden, um die oberen Oberflächen der Source/Drain-Strukturen 136 freizulegen, und die Silizidschichten 154 und die Kontakte 156 können in den Kontaktöffnungen ausgebildet werden. Die Kontaktöffnungen können unter Verwendung eines Fotolithografieprozesses und eines Ätzprozesses ausgebildet werden. Außerdem können auch einige Abschnitte der Source/Drain-Strukturen 136, die durch die Kontaktöffnungen freiliegen, während des Ätzprozesses geätzt werden.
  • Nachdem die Kontaktöffnungen ausgebildet wurden, können die Silizidschichten 154 durch das Ausbilden einer Metallschicht über der oberen Oberfläche der Source/Drain-Strukturen 136 und das Tempern der Metallschicht, damit die Metallschicht mit den Source/Drain-Strukturen 136 reagiert, um die Silizidschichten 160 zu bilden, ausgebildet werden. Die nicht umgesetzte Metallschicht kann entfernt werden, nachdem die Silizidschichten 154 ausgebildet wurden.
  • Danach werden die Trennschichten 158, die Barrierenschichten 160 und die Kontakte 156 über den Silizidschichten 154 in den Kontaktöffnungen ausgebildet, und es wird ein Polierprozess durchgeführt, wie in 2H-1 und 2H-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Wie in 2H-1 gezeigt ist, befindet sich die obere Oberfläche des Kontaktes 156 in Übereinstimmung mit einigen Ausführungsformen im Wesentlichen auf einer Höhe mit der oberen Oberfläche der Maskenschicht 152.
  • In einigen Ausführungsformen werden die Kontakte 156 aus einem leitfähigen Material hergestellt, einschließlich Aluminium (Al), Kupfer (Cu), Wolfram (W), Titan (Ti), Tantal (Ta), Titannitrid (TiN), Kobalt, Tantalnitrid (TaN), Nickelsilizid (NiS), Kobaltsilizid (CoSi), Kupfersilizid, Tantalkarbid (TaC), Tantalsilizidnitrid (TaSiN), Tantalkarbidnitrid (TaCN), Titanaluminid (TiAl), Titanaluminiumnitrid (TiAlN), anderer geeigneter leitfähiger Materialien oder einer Kombination davon. In einigen Ausführungsformen wird die Trennschicht 158 aus Siliziumnitrid hergestellt, obwohl auch jegliches andere geeignete Dielektrikum als eine Alternative verwendet werden kann. In einigen Ausführungsformen wird die Barrierenschicht 160 aus Tantalnitrid hergestellt, obwohl auch andere Materialien, wie z.B. Tantal, Titan, Titannitrid oder dergleichen, verwendet werden können. Die Trennschichten 158, die Barrierenschichten 160 und die Kontakte 156 können unter Verwendung eines Prozesses wie z.B. chemischer Gasphasenabscheidung (CVD), physikalischer Gasphasenabscheidung (PVD), plasmaunterstützter CVD (PECVD), plasmaunterstützter physikalischer Gasphasenabscheidung (PEPVD - Plasma Enhanced Physical Vapor Deposition), Atomlagenabscheidung (ALD) oder jeglicher anderer geeigneter Abscheidungsprozesse ausgebildet werden.
  • In einigen Ausführungsformen ist die obere Oberfläche des Kontaktes 156 höher als die obere Oberfläche der Gate-Struktur 142 und befindet sich im Wesentlichen auf einer Höhe mit der Maskenschicht 152. In einigen Ausführungsformen befindet sich die Höhendifferenz zwischen dem Kontakt 156 und der Gate-Struktur 142 im Wesentlichen auf einer Höhe mit der Höhe der Maskenschicht 152.
  • Nachdem die Kontakte 156 ausgebildet wurden, wird eine Ätzstoppschicht 162 über den Kontakten 156 und den Maskenschichten 152 ausgebildet, und es wird eine dielektrische Schicht 164 über der Ätzstoppschicht 162 ausgebildet, wie in 2I-1 und 2I-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt.
  • In einigen Ausführungsformen wird die Ätzstoppschicht 162 aus einem dielektrischen Material hergestellt, wie z.B. Siliziumnitrid, Siliziumoxid, Siliziumoxinitrid, einem anderen geeigneten dielektrischen Material oder einer Kombination davon. Das dielektrische Material für die Kontaktätzstoppschichten 162 kann durch das Durchführen von CVD, ALD, anderen Anwendungsverfahren oder einer Kombination davon konform über der Halbleiterstruktur abgeschieden werden.
  • Die dielektrische Schicht 164 kann Mehrlagenschichten aufweisen, die aus mehreren dielektrischen Materialien hergestellt sind, wie z.B. Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG) und/oder anderen geeigneten Materialien mit einem niedrigen k-Wert. Die dielektrische Schicht 164 kann durch chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD) oder andere geeignete Prozesse ausgebildet werden.
  • Nachdem die dielektrische Schicht 164 ausgebildet wurde, wird ein erster Graben 166 durch die Maskenschicht 152, die Ätzstoppschicht 162 und die dielektrische Schicht 164 ausgebildet, wie in 2J-1 und 2J-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. In einigen Ausführungsformen wird auch der obere Abschnitt der Deckschicht 150 geätzt, wenn der erste Graben 166 ausgebildet wird. Der erste Graben 166 kann durch das Durchführen von einem oder mehreren Ätzprozessen, einschließlich Trockenätzprozessen und/oder Nassätzprozessen, ausgebildet werden.
  • Als nächstes wird ein leitfähiges Material 168 in dem ersten Graben 166 ausgebildet, wie in 2K-1 und 2K-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. In einigen Ausführungsformen ist das leitfähige Material 168 W, Ru, Mo oder dergleichen. In einigen Ausführungsformen wird das leitfähige Material 168 durch das Durchführen von chemischer Gasphasenabscheidung (CVD), physikalischer Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD) oder anderen geeigneten Prozessen ausgebildet.
  • In einigen Ausführungsformen wird das leitfähige Material 168 durch das Durchführen eines Bottom-Up-Abscheidungsprozesses ausgebildet. Der Bottom-Up-Abscheidungsprozess bezieht sich im Allgemeinen auf einen Abscheidungsprozess, der eine Öffnung von unten nach oben füllt. Durch Verwendung des Bottom-Up-Abscheidungsprozesses kann der erste Graben 166 gefüllt werden, ohne dass darin ein Luftspalt erzeugt wird. In einigen Ausführungsformen ist der Bottom-Up-Abscheidungsprozess ein selektiver CVD-Prozess, bei welchem das leitfähige Material 168 selektiv über der Deckschicht 150 abgeschieden wird.
  • In einigen Ausführungsformen ist das leitfähige Material 168 Ru, und zu einem Vorläufergas, das beim Bottom-Up-Abscheidungsprozess verwendet wird, zählen Ru(CO)5, Ru3(CO)12, RuCl3,Ru(od)3, Bis(cyclopentadienyl)ruthenium(II), Ru(CO)3C6H8, Ru(CO)2(tmhd)2, Ru(EtCp)2, Ru(CO)2(acac)2, Ru(C6H6)(C6H8), Ru(DMBD)(CO)3, eine Kombination davon oder dergleichen. In einigen Ausführungsformen ist das leitfähige Material 168 W, und zu einem Vorläufergas, das beim Bottom-Up-Abscheidungsprozess verwendet wird, zählen W(CO)6, W(F)6 oder dergleichen. In einigen Ausführungsformen ist das leitfähige Material 168 Mo, und zu einem Vorläufergas, das beim Bottom-Up-Abscheidungsprozess verwendet wird, zählen MoF6, Mo(CO)6, MoCl5, MoOxCly oder dergleichen.
  • Danach wird ein Polierprozess durchgeführt, um eine leitfähige Struktur 170 in dem ersten Graben 166 über der Gate-Struktur 142 auszubilden, wie in 2L-1 und 2L-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. In einigen Ausführungsformen wird ein CMP-Prozess zum Polieren des leitfähigen Materials 168 durchgeführt, sodass sich die obere Oberfläche der leitfähigen Struktur 170 im Wesentlichen auf einer Höhe mit der oberen Oberfläche der dielektrischen Schicht 164 befindet.
  • Als nächstes wird die leitfähige Struktur 170 gekürzt, um eine gekürzte leitfähige Struktur 171 auszubilden, wie in 2M-1 und 2M-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Spezifischer wird der obere Abschnitt der leitfähigen Struktur 170 rückgeätzt, sodass sich die obere Oberfläche der gekürzten leitfähigen Struktur 171 in Übereinstimmung mit einigen Ausführungsformen im Wesentlichen auf einer Höhe mit der oberen Oberfläche der Ätzstoppschicht 162 befindet.
  • In einigen Ausführungsformen liegt die Höhe H1 der gekürzten leitfähigen Struktur 171 in einem Bereich von etwa 10 nm bis etwa 50 nm. In einigen Ausführungsformen liegt die Tiefe D1 des Grabens 167 (z.B. die Höhe des entfernten oberen Abschnittes der leitfähigen Struktur 170) in einem Bereich von etwa 30 nm bis etwa 70 nm. In einigen Ausführungsformen liegt das Verhältnis der Höhe H1 zur Tiefe D1 in einem Bereich von etwa 0,6 bis etwa 7.
  • Nachdem die leitfähige Struktur 170 gekürzt wurde, wird ein zweiter Graben 172 durch die dielektrische Schicht 164 und die Ätzstoppschicht 162 ausgebildet, um sowohl die obere Oberfläche des Kontaktes 156 als auch die obere Oberfläche der gekürzten leitfähigen Struktur 171 freizulegen, wie in 2N-1 und 2N-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Der zweite Graben 172 kann durch das Durchführen eines Ätzprozesses ausgebildet werden. Während des Ätzprozesses werden sowohl die Ecke des Kontaktes 156 als auch die Ecke der gekürzten leitfähigen Struktur 171 geätzt, derart, dass der Kontakt 156 und die gekürzte leitfähige Struktur 171 in Übereinstimmung mit einigen Ausführungsformen gerundete Ecken aufweisen, die einander zugewandt sind.
  • In einigen Ausführungsformen wird auch ein Abschnitt der Maskenschicht 152 entfernt, derart, dass der zweite Graben 172 einen vertieften Abschnitt 173 aufweist, der sich in die Maskenschicht 152 erstreckt. In einigen Ausführungsformen liegt der unterste Abschnitt des vertieften Abschnittes 173 des zweiten Grabens 172 tiefer als die obere Oberfläche des Kontaktes 156. Außerdem wird in Übereinstimmung mit einigen Ausführungsformen ein oberer Abschnitt der Seitenwand der gekürzten leitfähigen Struktur 171 durch den vertieften Abschnitt 173 des zweiten Grabens 172 freigelegt.
  • Als nächstes wird ein leitfähiges Material 174 in dem zweiten Graben 172 ausgebildet, wie in 2O-1 und 2O-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Da die Ecke der gekürzten leitfähigen Struktur 171 geätzt ist, weisen die gekürzte leitfähige Struktur 171 und das leitfähige Material 174 in Übereinstimmung mit einigen Ausführungsformen eine gebogene Grenzfläche auf.
  • In einigen Ausführungsformen ist das leitfähige Material 174 W, Ru, Mo, Cu oder dergleichen. In einigen Ausführungsformen handelt es sich bei dem leitfähigen Material 174 und dem leitfähigen Material 168 um das gleiche Metall. In einigen Ausführungsformen handelt es sich bei dem leitfähigen Material 174 und dem leitfähigen Material 168 um unterschiedliche Metalle.
  • In einigen Ausführungsformen wird das leitfähige Material 174 durch das Durchführen von chemischer Gasphasenabscheidung (CVD), physikalischer Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD) oder anderen geeigneten Prozessen ausgebildet. In einigen Ausführungsformen wird das leitfähige Material 174 durch das Durchführen eines Bottom-Up-Abscheidungsprozesses ausgebildet. Der Bottom-Up-Abscheidungsprozess, der zum Ausbilden des leitfähigen Materials 174 verwendet wird, kann der gleiche wie der zum Ausbilden des leitfähigen Materials 168 oder ähnlich diesem sein und wird hierin nicht wiederholt. In einigen Ausführungsformen sind die Abscheidungsprozesse (z.B. Vorläufergas) für das leitfähige Material 174 und das leitfähige Material 168 die gleichen.
  • Da die gekürzte leitfähige Struktur 171 als erste ausgebildet wird, kann die Höhendifferenz unterschiedlicher Regionen des zweiten Grabens 172 (z.B. die Region über dem Kontakt 156 und die Region über der Gate-Struktur 142) relativ gering sein. Dementsprechend kann das leitfähige Material 174 durch das Durchführen eines Bottom-Up-Abscheidungsprozesses mit einer verbesserten Verbindung zwischen dem Kontakt 156 und der Gate-Struktur 142 ausgebildet werden.
  • In einigen Ausführungsformen wird ein Hohlraum 176 in dem leitfähigen Material 174 in dem vertieften Abschnitt 173 des zweiten Grabens 173 ausgebildet. In einigen Ausführungsformen ist der Hohlraum 176 zwischen dem Kontakt 156 und der gekürzten leitfähigen Struktur 171 angeordnet und befindet sich direkt über der Maskenschicht 152.
  • Danach wird ein Polierprozess zum Ausbilden einer leitfähigen Struktur 176 in der Halbleiterstruktur 100 durchgeführt, wie in 2P-1 und 2P-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. In einigen Ausführungsformen wird ein CMP-Prozess zum Polieren des leitfähigen Materials 174 durchgeführt, sodass sich die obere Oberfläche der leitfähigen Struktur 176 im Wesentlichen auf einer Höhe mit der oberen Oberfläche der dielektrischen Schicht 164 befindet.
  • In einigen Ausführungsformen ist die Höhendifferenz H2 zwischen der gekürzten leitfähigen Struktur 171 und dem Kontakt 156 kleiner als 10 nm. Da die Höhendifferenz H2 zwischen der gekürzten leitfähigen Struktur 171 und dem Kontakt 156 relativ gering ist, lässt sich die leitfähige Struktur 178 besser ausbilden. D.h., das Risiko einer Trennung der Verbindung zwischen der Gate-Struktur 142 und dem Kontakt 156 aufgrund der Höhendifferenz zwischen der Gate-Struktur 142 und dem Kontakt 156 kann verringert werden. In einigen Ausführungsformen liegt das Verhältnis der Höhendifferenz H2 zwischen der gekürzten leitfähigen Struktur 171 und dem Kontakt 156 zu der Höhendifferenz H3 des Kontaktes 156 und der Gate-Struktur 142 in einem Bereich von etwa 0,2 bis etwa 0,5.
  • Wie in 2P-1 gezeigt, kann die leitfähige Struktur 178 unterschiedliche Dicken in unterschiedlichen Abschnitten aufweisen. In einigen Ausführungsformen weist die leitfähige Struktur 178 einen ersten Abschnitt über dem Kontakt 156 auf, und die Dicke T1 des ersten Abschnittes liegt in einem Bereich von etwa 35 nm bis etwa 90 nm. In einigen Ausführungsformen weist die leitfähige Struktur 178 einen zweiten Abschnitt über der gekürzten leitfähigen Struktur 171 auf, und die Dicke T2 des zweiten Abschnittes liegt in einem Bereich von etwa 30 nm bis etwa 70 nm. In einigen Ausführungsformen liegt das Verhältnis der Dicke T2 zur Dicke T1 in einem Bereich von etwa 0,5 bis etwa 3.
  • In einigen Ausführungsformen weist die leitfähige Struktur 178 einen dritten Abschnitt zwischen dem ersten Abschnitt und dem zweiten Abschnitt auf, und die Dicke T3 des dritten Abschnittes liegt in einem Bereich von etwa 38 nm bis etwa 100 nm. Spezifischer weist die leitfähige Struktur 178 einen verlängerten Abschnitt auf, der zwischen die gekürzte leitfähige Struktur 171 und den Kontakt 156 eingefügt ist, und die Dicke T4 des verlängerten Abschnittes liegt in einem Bereich von etwa 3 nm bis etwa 10 nm.
  • In einigen Ausführungsformen liegt der unterste Abschnitt der leitfähigen Struktur 178 (z.B. der unterste Abschnitt des verlängerten Abschnittes der leitfähigen Struktur 178) tiefer als die obersten Abschnitte (z.B. obere Oberflächen) der gekürzten leitfähigen Struktur 171, des Kontaktes 156, der Maskenschicht 152 und der Ätzstoppschicht 162. Außerdem liegt der unterste Abschnitt der leitfähigen Struktur 178 höher als die untersten Oberflächen der gekürzten leitfähigen Struktur 171, des Kontaktes 156 und der Maskenschicht 152.
  • Es wird verstanden werden, dass, obwohl die in 2P-1 und 2P-2 gezeigten Querschnittsansichten unter Verweis auf ein Verfahren beschrieben werden, die Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr getrennt von dem Verfahren allein stehen können.
  • 3 veranschaulicht eine Querschnittsansicht einer weiteren Zwischenstufe der Herstellung der Halbleiterstruktur 100 in Übereinstimmung mit einigen Ausführungsformen. Es kann der oben beschriebene Prozess zum Herstellen der Halbleiterstruktur 100 durchgeführt werden, außer dass ein leitfähiges Material 168-1, das in dem ersten Graben ausgebildet wird, in Übereinstimmung mit einigen Ausführungsformen dünner als das in 2K-1 gezeigte leitfähige Material 168 sein kann.
  • Spezifischer werden die in 1A bis 1E, 2A-1 bis 2J-1 und 1A-2 bis 2J-2 gezeigten Prozesse durchgeführt, um in Übereinstimmung mit einigen Ausführungsformen einen ersten Graben (z.B. den ersten Graben 166) durch die Maskenschicht 152, die Ätzstoppschicht 162 und die dielektrische Schicht 164 auszubilden. Danach wird ein leitfähiges Material 168-1 in dem ersten Graben ausgebildet, wie in 3 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Das leitfähige Material 168-1 kann ähnlich dem leitfähigen Material 168 sein, außer dass das leitfähige Material 168-1 die obere Oberfläche der dielektrischen Schicht 164 nicht bedeckt. Die Prozesse und Materialien für das Ausbilden des leitfähigen Materials 168-1 können ähnlich denen zum Ausbilden des leitfähigen Materials 168 oder die gleichen sein und werden hierin nicht wiederholt.
  • In einigen Ausführungsformen liegt die obere Oberfläche des leitfähigen Materials 168-1 tiefer als die obere Oberfläche der dielektrischen Schicht 164, derart, dass der erste Graben nicht vollständig mit dem leitfähigen Material 168-1 gefüllt ist. Nachdem das leitfähige Material 168-1 ausgebildet wurde, wird in Übereinstimmung mit einigen Ausführungsformen ein Polierprozess zum Ausbilden der leitfähigen Struktur über der Gate-Struktur 142 durchgeführt. Während des Polierprozesses werden der obere Abschnitt des leitfähigen Materials 168-1 und der obere Abschnitt der dielektrischen Schicht 164 entfernt, sodass die resultierende leitfähige Struktur und die dielektrische Schicht 164 in Übereinstimmung mit einigen Ausführungsformen noch immer im Wesentlichen ebene obere Oberflächen aufweisen können (ähnlich denen, die in 2L-1 und 2L-2 gezeigt sind).Danach können die in 2M-1 bis 2P-1 und 2M-2 bis 2P-2 gezeigten Prozesse zum Ausbilden der Halbleiterstruktur 100 durchgeführt werden.
  • 4 veranschaulicht eine Querschnittsansicht einer weiteren Zwischenstufe der Herstellung der Halbleiterstruktur 100 in Übereinstimmung mit einigen Ausführungsformen. Es können die oben beschriebenen Prozesse zum Herstellen der Halbleiterstruktur 100 durchgeführt werden, außer dass in Übereinstimmung mit einigen Ausführungsformen ein leitfähiges Material 168-2 und ein zusätzliches leitfähiges Material 169 ausgebildet werden.
  • Spezifischer werden die in 1A bis 1E, 2A-1 bis 2J-1 und 1A-2 bis 2J-2 gezeigten Prozesse durchgeführt, um in Übereinstimmung mit einigen Ausführungsformen einen ersten Graben (z.B. den ersten Graben 166) durch die Maskenschicht 152, die Ätzstoppschicht 162 und die dielektrische Schicht 164 auszubilden. Danach wird das leitfähige Material 168-2 in dem ersten Graben ausgebildet und das leitfähige Material 169 wird über dem leitfähigen Material 168-2 ausgebildet, wie in 4 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Die Prozesse und Materialien für das Ausbilden des leitfähigen Materials 168-2 können ähnlich denen zum Ausbilden des leitfähigen Materials 168 oder die gleichen sein und werden hierin nicht wiederholt.
  • Ähnlich dem leitfähigen Material 168-1 liegt die obere Oberfläche des leitfähigen Materials 168-2 tiefer als die obere Oberfläche der dielektrischen Schicht 164, derart, dass der erste Graben in Übereinstimmung mit einigen Ausführungsformen nicht vollständig mit dem leitfähigen Material 168-2 gefüllt ist. Außerdem wird in Übereinstimmung mit einigen Ausführungsformen der obere Abschnitt des ersten Grabens mit dem leitfähigen Material 169 gefüllt und die obere Oberfläche der dielektrischen Schicht 164 wird durch das leitfähige Material 169 bedeckt.
  • In einigen Ausführungsformen werden das leitfähige Material 168-2 und das leitfähige Material 169 aus dem gleichen Material hergestellt, werden jedoch durch unterschiedliche Prozesse ausgebildet. In einigen Ausführungsformen wird das leitfähige Material 169 durch das Durchführen eines CVD-Prozesses ausgebildet.
  • Nachdem das leitfähige Material 169 ausgebildet wurde, wird in Übereinstimmung mit einigen Ausführungsformen ein Polierprozess zum Ausbilden der leitfähigen Struktur über der Gate-Struktur 142 durchgeführt. In einigen Ausführungsformen wird das leitfähige Material 169 während des Polierprozesses vollständig entfernt, sodass die resultierende leitfähige Struktur vollständig aus dem leitfähigen Material 168-2 hergestellt wird. In einigen Ausführungsformen werden während des Polierprozesses auch der obere Abschnitt des leitfähigen Materials 168-2 und der obere Abschnitt der dielektrischen Schicht 164 entfernt. Da der obere Abschnitt des ersten Grabens mit dem leitfähigen Material 169 gefüllt ist und die obere Oberfläche der dielektrischen Schicht 164 durch das leitfähige Material 169 bedeckt wird, kann die Einheitlichkeit des Polierprozesses verbessert werden. Danach können die in 2M-1 bis 2P-1 und 2M-2 bis 2P-2 gezeigten Prozesse zum Ausbilden der Halbleiterstruktur 100 durchgeführt werden.
  • 5 veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur 200 in Übereinstimmung mit einigen Ausführungsformen. Die Halbleiterstruktur 200 kann ähnlich der in 2P-1 und 2P-2 gezeigten Halbleiterstruktur 100 sein, außer dass es sich bei der Halbleiterstruktur 200 in Übereinstimmung mit einigen Ausführungsformen um eine FinFET-Struktur handelt. Die Materialien und Prozesse zum Herstellen der Halbleiterstruktur 200 können ähnlich denen zum Herstellen der oben beschriebenen Halbleiterstruktur 100 oder die gleichen sein und werden hierin nicht wiederholt.
  • Spezifischer wird eine Finnenstruktur 204 ausgebildet, die von dem Substrat 102 hervorsteht, und es wird eine Gate-Struktur 242 über die Finnenstruktur 204 hinweg ausgebildet, wie in 5 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Die Gate-Struktur 242 weist in Übereinstimmung mit einigen Ausführungsformen eine Grenzflächenschicht 244, eine dielektrische Gate-Schicht 246 und eine Gate-Elektrodenschicht 248 auf. Die Prozesse und Materialien für das Ausbilden der Grenzflächenschicht 244, der dielektrischen Gate-Schicht 246 und der Gate-Elektrodenschicht 248 sind die gleichen wie die für das Ausbilden der Grenzflächenschicht 144, der dielektrischen Gate-Schicht 146 und der Gate-Elektrodenschicht 148 und werden hierin nicht wiederholt. Ähnlich zu den in 2P-1 und 2P-2 gezeigten, wird die gekürzte leitfähige Struktur 171 über der Gate-Struktur 242 ausgebildet und die leitfähige Struktur 178 bedeckt sowohl den Kontakt 156 als auch die gekürzte leitfähige Struktur 171 über der Gate-Struktur 242, wie in 5 in Übereinstimmung mit einigen Ausführungsformen gezeigt.
  • 6A-1, 6A-2, 6B-1 und 6B-2 veranschaulichen Querschnittsansichten der Herstellung einer Halbleiterstruktur 100a in Übereinstimmung mit einigen Ausführungsformen. Die Halbleiterstruktur 100a kann die gleiche wie die Halbleiterstruktur 100 sein, außer dass in Übereinstimmung mit einigen Ausführungsformen die Formen des Kontaktes und der gekürzten leitfähigen Struktur unterschiedlich sind. Die Materialien und Prozesse zum Herstellen der Halbleiterstruktur 100a können ähnlich denen zum Herstellen der oben beschriebenen Halbleiterstruktur 100 oder die gleichen sein und werden hierin nicht wiederholt.
  • Spezifischer sind 6A-1 und 6B-1 Querschnittsansichten, die entlang der Finnenrichtung gezeigt sind, und 6A-2 und 6B-2 sind Querschnittsansichten, die entlang der Gate-Richtung gezeigt sind. Ähnlich denen zum Ausbilden der Halbleiterstruktur 100, werden die in 1-A bis 1E, 2A-1 bis 2M-1 und 1A-2 bis 2M-2 gezeigten Prozesse in Übereinstimmung mit einigen Ausführungsformen zum Ausbilden einer gekürzten leitfähigen Struktur 171a durchgeführt. Danach wird der Ätzprozess zum Ausbilden eines zweiten Grabens 172a durch die dielektrische Schicht 164 und die Ätzstoppschicht 162 durchgeführt, wie in 6A-1 und 6B-1 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Während des Ätzprozesses kann das Ätzmittel derart gewählt werden, dass es eine gute Ätzselektivität zwischen den leitfähigen Materialien und den dielektrischen Materialien aufweist, sodass die Formen des Kontaktes 156a und der gekürzten leitfähigen Struktur 171a im Wesentlichen beibehalten werden können.
  • Als nächstes werden die in 2O-1, 2O-2, 2P-1 und 2P-2 gezeigten und zuvor beschriebenen Prozesse zum Ausbilden einer leitfähigen Struktur 178a in der Halbleiterstruktur 100a durchgeführt, wie in 6B-1 und 6B-2 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Außerdem wird in Übereinstimmung mit einigen Ausführungsformen ein Hohlraum 176a in der leitfähigen Struktur 178a ausgebildet und auch zwischen der gekürzten leitfähigen Struktur 171a und dem Kontakt 156a angeordnet. Die Prozesse und Materialien für das Ausbilden des Kontaktes 156a, der gekürzten leitfähigen Struktur 171a und der leitfähigen Struktur 178a können die gleichen wie die für das Ausbilden des oben beschriebenen Kontaktes 156, der oben beschriebenen gekürzten leitfähigen Struktur 171 und der oben beschriebenen leitfähigen Struktur 178 sein und werden hierin nicht wiederholt.
  • 7 veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur 100b in Übereinstimmung mit einigen Ausführungsformen. Die Halbleiterstruktur 100b kann die gleiche wie die in 2P-1 und 2P-2 gezeigte Halbleiterstruktur 100 sein, außer dass sich ihre Deckschicht 150b in Übereinstimmung mit einigen Ausführungsformen über die Gate-Abstandshalter 126 erstreckt. Die Materialien und Prozesse zum Herstellen der Halbleiterstruktur 100b können ähnlich denen zum Herstellen der oben beschriebenen Halbleiterstruktur 100 oder die gleichen sein und werden hierin nicht wiederholt.
  • Spezifischer ist die Deckschicht 150b in Übereinstimmung mit einigen Ausführungsformen zwischen der gekürzten leitfähigen Struktur 171b und der Gate-Struktur 142 angeordnet und ist auch zwischen der Maskenschicht 152 und dem Gate-Abstandshalter 126 angeordnet. In einigen Ausführungsformen steht die Deckschicht 150b in direktem Kontakt mit der Trennschicht 158 rund um die Kontakte 156. In einigen Ausführungsformen überlappt die Deckschicht 150b vertikal den Hohlraum 176b in der leitfähigen Struktur 178b.
  • In einigen Ausführungsformen werden die Deckschichten 150b aus W, Ti, Co, Ru, Ni oder dergleichen hergestellt. Die Deckschichten 150b können unter Verwendung von CVD, ALD, Galvanisierung, einem anderen geeigneten Verfahren oder einer Kombination davon ausgebildet werden. Die Prozesse und Materialien für das Ausbilden der gekürzten leitfähigen Struktur 171b und der leitfähigen Struktur 178b können die gleichen wie die für das Ausbilden der oben beschriebenen gekürzten leitfähigen Struktur 171 und der oben beschriebenen leitfähigen Struktur 178 sein und werden hierin nicht wiederholt.
  • 8 veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur 100c in Übereinstimmung mit einigen Ausführungsformen. Die Halbleiterstruktur 100c kann die gleiche wie die in 2P-1 und 2P-2 gezeigte Halbleiterstruktur 100 sein, außer dass in Übereinstimmung mit einigen Ausführungsformen eine Barrierenschicht 179 rund um eine leitfähige Struktur 178c ausgebildet wird. Die Materialien und Prozesse zum Herstellen der Halbleiterstruktur 100c können ähnlich denen zum Herstellen der oben beschriebenen Halbleiterstruktur 100 oder die gleichen sein und werden hierin nicht wiederholt.
  • Spezifischer wird, nachdem der zweite Graben ausgebildet wurde (z.B. der zweite Graben 172 wie in 2N-1 und 2N-2 gezeigt), die Barrierenschicht 179 ausgebildet, welche den zweiten Graben auskleidet, und die leitfähige Struktur 178c wird über der Barrierenschicht 179 ausgebildet, wie in 8 in Übereinstimmung mit einigen Ausführungsformen gezeigt. In einigen Ausführungsformen wird die Barrierenschicht 179 aus Tantalnitrid hergestellt, obwohl auch andere Materialien, wie z.B. Tantal, Titan, Titannitrid oder dergleichen, verwendet werden können. Die Barrierenschichten 179 kann durch Verwendung eines Prozesses wie z.B. chemischer Gasphasenascheidung (CVD), physikalischer Gasphasenabscheidung (PVD), plasmaunterstützter CVD (PECVD), plasmaunterstützter physikalischer Gasphasenabscheidung (PEPVD), Atomlagenabscheidung (ALD) oder jeglicher anderer geeigneter Abscheidungsprozesse ausgebildet werden.
  • In einigen Ausführungsformen wird ein Abschnitt der Barrierenschicht 179 zwischen der gekürzten leitfähigen Struktur 171c und dem Kontakt 156 angeordnet. In einigen Ausführungsformen steht die Barrierenschicht 179 in direktem Kontakt mit dem Kontakt 156, der Maskenschicht 152 und der gekürzten leitfähigen Struktur 171c. In einigen Ausführungsformen liegt der unterste Abschnitt der Barrierenschicht 179 tiefer als ein oberster Abschnitt der Maskenschicht 152, der oberste Abschnitt des Kontaktes 156 und der oberste Abschnitt der gekürzten leitfähigen Struktur 171c. Die Prozesse und Materialien für das Ausbilden der gekürzten leitfähigen Struktur 171c und der leitfähigen Struktur 178c können die gleichen wie die für das Ausbilden der oben beschriebenen gekürzten leitfähigen Struktur 171 und der oben beschriebenen leitfähigen Struktur 178 sein und werden hierin nicht wiederholt.
  • 9 veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur 100d in Übereinstimmung mit einigen Ausführungsformen. Die Halbleiterstruktur 100d kann die gleiche wie die in 2P-1 und 2P-2 gezeigte Halbleiterstruktur 100 sein, außer dass in Übereinstimmung mit einigen Ausführungsformen kein Hohlraum in einer leitfähigen Struktur 178d ausgebildet wird. Die Materialien und Prozesse zum Herstellen der Halbleiterstruktur 100d können ähnlich denen zum Herstellen der oben beschriebenen Halbleiterstruktur 100 oder die gleichen sein und werden hierin nicht wiederholt.
  • Spezifischer wird, nachdem der zweite Graben ausgebildet wurde (z.B. der in 2N-1 und 2N-2 gezeigte zweite Graben 171), der zweite Graben vollständig mit der leitfähigen Struktur 178d gefüllt, wie in 9 in Übereinstimmung mit einigen Ausführungsformen gezeigt. Die Prozesse und Materialien für das Ausbilden der gekürzten leitfähigen Struktur 171d und der leitfähigen Struktur 178d können die gleichen wie die für das Ausbilden der oben beschriebenen gekürzten leitfähigen Struktur 171 und der oben beschriebenen leitfähigen Struktur 178 sein und werden hierin nicht wiederholt.
  • 10 veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur 100e in Übereinstimmung mit einigen Ausführungsformen. Die Halbleiterstruktur 100e kann die gleiche wie die in 2P-1 und 2P-2 gezeigte Halbleiterstruktur 100 sein, außer dass in Übereinstimmung mit einigen Ausführungsformen ein Hohlraum 176e zwischen einer leitfähigen Struktur 178e und einer Maskenschicht 152 ausgebildet wird. Die Materialien und Prozesse zum Herstellen der Halbleiterstruktur 100e können ähnlich denen zum Herstellen der oben beschriebenen Halbleiterstruktur 100 oder die gleichen sein und werden hierin nicht wiederholt.
  • Spezifischer wird, nachdem der zweite Graben ausgebildet wurde, der untere Abschnitt des vertieften Abschnittes (z.B. des in 2N-1 gezeigten vertieften Abschnittes 173) des zweiten Grabens nicht mit der leitfähigen Struktur 178e gefüllt, derart, dass der Hohlraum 176e ausgebildet wird, wie in 10 in Übereinstimmung mit einigen Ausführungsformen gezeigt. In einigen Ausführungsformen werden eine Seitenwand der gekürzten leitfähigen Struktur 171e und die obere Oberfläche der Maskenschicht 152 durch den Hohlraum 176e freigelegt. In einigen Ausführungsformen liegt die unterste Region des Hohlraums 176e tiefer als der unterste Abschnitt der leitfähigen Struktur 178e. Die Prozesse und Materialien für das Ausbilden der gekürzten leitfähigen Struktur 171e und der leitfähigen Struktur 178e können die gleichen wie die für das Ausbilden der oben beschriebenen gekürzten leitfähigen Struktur 171 und der oben beschriebenen leitfähigen Struktur 178 sein und werden hierin nicht wiederholt.
  • 11A und 11B veranschaulichen Querschnittsansichten der Herstellung einer Halbleiterstruktur 100f in Übereinstimmung mit einigen Ausführungsformen. Die Halbleiterstruktur 100f kann die gleiche wie die Halbleiterstruktur 100 sein, außer dass in Übereinstimmung mit einigen Ausführungsformen ihre gekürzte leitfähige Struktur 171f höher als die gekürzte leitfähige Struktur 171 ist. Die Materialien und Prozesse zum Herstellen der Halbleiterstruktur 100f können ähnlich denen zum Herstellen der oben beschriebenen Halbleiterstruktur 100 oder die gleichen sein und werden hierin nicht wiederholt.
  • Spezifischer können die in 1A bis 1E, 2A-1 bis 2L-1 und 1A-2 bis 2L-2 gezeigten Prozesse zum Ausbilden einer leitfähigen Struktur (z.B. der in 2L-1 gezeigten leitfähigen Struktur 170) durchgeführt werden. Als nächstes wird die leitfähige Struktur gekürzt, um eine gekürzte leitfähige Struktur 171f auszubilden, und die obere Oberfläche der gekürzten leitfähigen Struktur 171f ist höher als die obere Oberfläche der Ätzstoppschicht 162, wie in 11A in Übereinstimmung mit einigen Ausführungsformen gezeigt.
  • Als nächstes werden die in 2N-1 bis 2P-1 und 2N-2 bis 2P-2 gezeigten und zuvor beschriebenen Prozesse durchgeführt, um eine leitfähige Struktur 178f in der Halbleiterstruktur 100f auszubilden, wie in 11B in Übereinstimmung mit einigen Ausführungsformen gezeigt. Außerdem wird in Übereinstimmung mit einigen Ausführungsformen ein Hohlraum 176f in der leitfähigen Struktur 178f ausgebildet und zwischen der gekürzten leitfähigen Struktur 171f und dem Kontakt 156 angeordnet. Da die Seitenwand der Ätzstoppschicht 162 vollständig durch die gekürzte leitfähige Struktur 171f bedeckt wird, kann die Ätzstoppschicht 162 während des Ätzprozesses für das Ausbilden des zweiten Grabens geschützt werden, und daher kann das Risiko eines Kurzschlusses zwischen der leitfähigen Struktur 178f und dem benachbarten Kontakt 156 (z.B. dem in 11B rechts gezeigten Kontakt) verringert werden.
  • Die Prozesse und Materialien für das Ausbilden der gekürzten leitfähigen Struktur 171f und der leitfähigen Struktur 178f können die gleichen wie die für das Ausbilden der oben beschriebenen gekürzten leitfähigen Struktur 171 und der oben beschriebenen leitfähigen Struktur 178 sein und werden hierin nicht wiederholt.
  • 12A und 12B veranschaulichen Querschnittsansichten der Herstellung einer Halbleiterstruktur 100g in Übereinstimmung mit einigen Ausführungsformen. Die Halbleiterstruktur 100g kann die gleiche wie die Halbleiterstruktur 100 sein, außer dass in Übereinstimmung mit einigen Ausführungsformen ihre gekürzte leitfähige Struktur 171g tiefer als die gekürzte leitfähige Struktur 171 liegt. Die Materialien und Prozesse zum Herstellen der Halbleiterstruktur 100g können ähnlich denen zum Herstellen der oben beschriebenen Halbleiterstruktur 100 oder die gleichen sein und werden hierin nicht wiederholt.
  • Spezifischer können die in 1A bis 1E, 2A-1 bis 2L-1 und 1A-2 bis 2L-2 gezeigten Prozesse zum Ausbilden einer leitfähigen Struktur (z.B. der in 2L-1 gezeigten leitfähigen Struktur 170) durchgeführt werden. Als nächstes wird die leitfähige Struktur gekürzt, um eine gekürzte leitfähige Struktur 171g auszubilden, und die obere Oberfläche der gekürzten leitfähigen Struktur 171g liegt tiefer als die obere Oberfläche der Ätzstoppschicht 162, wie in 12A in Übereinstimmung mit einigen Ausführungsformen gezeigt.
  • Als nächstes werden die in 2N-1 bis 2P-1 und 2N-2 bis 2P-2 gezeigten und zuvor beschriebenen Prozesse durchgeführt, um eine leitfähige Struktur 178g in der Halbleiterstruktur 100g auszubilden, wie in 12B in Übereinstimmung mit einigen Ausführungsformen gezeigt. Außerdem wird in Übereinstimmung mit einigen Ausführungsformen ein Hohlraum 176g in der leitfähigen Struktur 178g ausgebildet und wird auch zwischen der gekürzten leitfähigen Struktur 171g und dem Kontakt 156 angeordnet. Da die Seitenwand der Ätzstoppschicht 162 teilweise durch die gekürzten leitfähige Struktur 171g bedeckt wird, kann die Ätzstoppschicht 162 noch immer während des Ätzprozesses geschützt werden und das seitliche Ätzen der Ätzstoppschicht 162 kann verringert werden.
  • Die Prozesse und Materialien für das Ausbilden der gekürzten leitfähigen Struktur 171g und der leitfähigen Struktur 178g können die gleichen wie die für das Ausbilden der oben beschriebenen gekürzten leitfähigen Struktur 171 und der oben beschriebenen leitfähigen Struktur 178 sein und werden hierin nicht wiederholt.
  • Es sollte verstanden werden, dass die Halbleiterstrukturen 100a bis 100g, welche die oben beschriebene gekürzte leitfähige Struktur 171a bis 171g und die oben beschriebene leitfähige Struktur 178a bis 178g aufweisen, auch auf FinFET-Strukturen, ähnlich der in 5 gezeigten, angewandt werden können, obwohl dies in den Figuren nicht gezeigt ist.
  • Im Allgemeinen kann eine leitfähige Struktur derart ausgebildet werden, dass eine Gate-Struktur und ein Kontakt über eine S/D-Struktur verbunden werden. Jedoch muss, da die Bauelementgröße verkleinert wurde, die leitfähige Struktur möglicherweise in einem relativ kleinen Graben ausgebildet werden. In einigen Fällen kann eine Bottom-Up-Abscheidung durchgeführt werden, um das leitfähige Material in den kleinen Graben zu füllen, sodass weniger Luftspalte in dem Graben ausgebildet werden. Jedoch kann, da der Kontakt viel höher als die Gate-Struktur sein kann, wenn das leitfähige Materialien in dem Graben ausgebildet wird, das leitfähige Material, das über dem Kontakt ausgebildet wird, zunächst die Öffnung des Grabens blockieren, derart, dass das leitfähige Material über der Gate-Struktur (d.h. in einem tieferen Abschnitt des Grabens) möglicherweise noch nicht vollständig eingefüllt ist. D.h., der Kontakt und die Gate-Struktur sind möglicherweise nicht gut verbunden.
  • Dementsprechend wird zunächst eine erste leitfähige Struktur (z.B. die leitfähige Struktur 170) über der Gate-Struktur 142 ausgebildet, und ein oberer Abschnitt der leitfähigen Struktur wird entfernt, um in Übereinstimmung mit einigen Ausführungsformen eine gekürzte leitfähige Struktur (z.B. die gekürzte leitfähige Struktur 171 und 171a bis 171g) auszubilden. Durch das Ausbilden der gekürzten leitfähigen Struktur kann die danach ausgebildete zweite leitfähige Struktur (z.B. die leitfähige Struktur 178 und 178a bis 178g) durch eine Bottom-Up-Abscheidung ausgebildet werden, ohne Bedenken hinsichtlich der oben beschriebenen Blockierungsprobleme aufgrund der relativ großen Höhendifferenz. Außerdem kann, da die gekürzte leitfähige Struktur und die danach ausgebildete zweite leitfähige Struktur beide durch das Durchführen von Bottom-Up-Abscheidungen ausgebildet werden können, das Füllen des Grabens verbessert werden, und die Leistung der resultierenden Halbleiterstruktur (z.B. der Halbleiterstruktur 100, 100a bis 100g und 200) kann daher auch verbessert werden.
  • Es sollte beachtet werden, dass gleiche Elemente in 1A bis 12B durch die gleichen Ziffern bezeichnet sein können und ähnliche oder die gleichen Materialien enthalten können und durch ähnliche oder die gleichen Prozesse ausgebildet werden können; daher sind derartige redundanten Details im Interesse der Kürze weggelassen. Außerdem wird verstanden werden, dass, obwohl 1A bis 12B in Bezug auf das Verfahren beschrieben wurden, die in 1A bis 12B offenbarten Strukturen nicht auf das Verfahren beschränkt sind, sondern unabhängig von dem Verfahren als Strukturen allein stehen können. Ähnlich können, obwohl die in 1A bis 12B gezeigten Verfahren nicht auf die offenbarten Strukturen beschränkt sind, diese auch unabhängig von den Strukturen allein stehen. Des Weiteren können die oben beschriebenen Nanostrukturen in Übereinstimmung mit einigen Ausführungsformen auch Nanodrähte, Nanoblätter oder andere anwendbare Nanostrukturen aufweisen.
  • Auch wird, während die offenbarten Verfahren unten als eine Reihe von Handlungen oder Ereignissen veranschaulicht und beschrieben sind, verstanden werden, dass die veranschaulichte Reihenfolge derartiger Handlungen oder Ereignisse in einigen anderen Ausführungsformen verändert werden kann. Zum Beispiel können einige Handlungen in unterschiedlicher Reihenfolge und/oder gleichzeitig mit anderen Handlungen oder Ereignissen abgesehen von den oben veranschaulichten und/oder beschriebenen stattfinden. Außerdem sind möglicherweise nicht alle veranschaulichten Handlungen erforderlich, um eine/n oder mehrere Aspekte oder Ausführungsformen der obigen Beschreibung zu implementieren. Ferner können eine oder mehrere der oben dargestellten Handlungen in einer oder mehreren separaten Handlungen und/oder Phasen ausgeführt werden.
  • Des Weiteren berücksichtigen die oben verwendeten Begriffe „circa“, „im Wesentlichen“, „wesentliche/r/s“ und „etwa“ kleine Variationen und können in unterschiedlichen Technologien variiert werden und können im Abweichungsbereich, der durch den Fachmann auf dem Gebiet verstanden wird, liegen. Zum Beispiel können sich die Begriffe, wenn sie in Verbindung mit einem Ereignis oder einem Umstand verwendet werden, auf Instanzen beziehen, in welchen das Ereignis oder der Umstand präzise stattfindet, sowie auf Instanzen, in welchen das Ereignis oder der Umstand in naher Annäherung stattfindet.
  • Es können Ausführungsformen zum Ausbilden von Halbleiterstrukturen vorgesehen sein. Die Halbleiterstruktur kann das Ausbilden einer Gate-Struktur, einer Source/Drain-Struktur angrenzend an die Gate-Struktur, und eines Kontaktes über der Source/Drain-Struktur umfassen. Eine erste leitfähige Struktur kann über der Gate-Struktur ausgebildet werden, und der obere Abschnitt der ersten leitfähigen Struktur kann danach entfernt werden. Eine zweite leitfähige Struktur kann über dem Kontakt und der ersten leitfähigen Struktur ausgebildet werden. Da die Höhendifferenz zwischen der gekürzten ersten leitfähigen Struktur und dem Kontakt relativ gering ist, lässt sich die zweite leitfähige Struktur besser ausbilden und die Leistung der Halbleiterstruktur kann verbessert werden.
  • In einigen Ausführungsformen wird ein Verfahren zum Herstellen einer Halbleiterstruktur vorgesehen. Das Verfahren zum Herstellen der Halbleiterstruktur umfasst das Ausbilden einer Gate-Struktur über einem Substrat und das Ausbilden einer Maskenschicht, welche die Gate-Struktur bedeckt. Das Verfahren zum Herstellen der Halbleiterstruktur umfasst auch das Ausbilden einer Source/Drain-Struktur angrenzend an die Gate-Struktur über dem Substrat und das Ausbilden eines Kontaktes über der Source/Drain-Struktur. Das Verfahren zum Herstellen der Halbleiterstruktur umfasst auch das Ausbilden einer dielektrischen Schicht über dem Kontakt und der Maskenschicht und das Ausbilden eines ersten Grabens durch die dielektrische Schicht und die Maskenschicht über der Gate-Struktur. Das Verfahren zum Herstellen der Halbleiterstruktur umfasst auch das Ausbilden einer ersten leitfähigen Struktur in dem ersten Graben und das Entfernen des oberen Abschnittes der ersten leitfähigen Struktur. Das Verfahren zum Herstellen der Halbleiterstruktur umfasst auch das Ausbilden einer zweiten leitfähigen Struktur durch die dielektrische Schicht und das Bedecken des Kontaktes und der ersten leitfähigen Struktur.
  • In einigen Ausführungsformen wird ein Verfahren zum Herstellen einer Halbleiterstruktur vorgesehen. Das Verfahren zum Herstellen der Halbleiterstruktur umfasst das Ausbilden von Nanostrukturen über einem Substrat und das Ausbilden einer Gate-Struktur, welche die Nanostrukturen umhüllt. Das Verfahren zum Herstellen der Halbleiterstruktur umfasst auch das Ausbilden einer Source/Drain-Struktur angebracht an den Nanostrukturen angrenzend an die Gate-Struktur und das Ausbilden eines Kontaktes bis an die Source/Drain-Struktur heran. Das Verfahren zum Herstellen der Halbleiterstruktur umfasst auch das Ausbilden einer dielektrischen Schicht über dem Kontakt und der Gate-Struktur und das Ausbilden einer ersten leitfähigen Struktur durch die dielektrische Schicht und das Bedecken der Gate-Struktur. Das Verfahren zum Herstellen der Halbleiterstruktur umfasst auch das Ätzen eines oberen Abschnittes der ersten leitfähigen Struktur, sodass eine obere Oberfläche der ersten leitfähigen Struktur tiefer liegt als eine obere Oberfläche der dielektrischen Schicht, und das Ausbilden einer zweiten leitfähigen Struktur durch die dielektrische Schicht zum Bedecken sowohl des Kontaktes als auch der ersten leitfähigen Struktur.
  • In einigen Ausführungsformen wird eine Halbleiterstruktur vorgesehen. Die Halbleiterstruktur weist ein Substrat und eine Gate-Struktur ausgebildet über dem Substrat auf. Die Halbleiterstruktur weist auch eine Maskenschicht ausgebildet über der Gate-Struktur und eine Source/Drain-Struktur angrenzend an die Gate-Struktur ausgebildet über dem Substrat auf. Die Halbleiterstruktur weist auch einen Kontakt ausgebildet über der Source/Drain-Struktur und eine erste leitfähige Struktur ausgebildet durch die Maskenschicht und bis an die Gate-Struktur heran auf. Die Halbleiterstruktur weist auch eine zweite leitfähige Struktur auf, welche die erste leitfähige Struktur und den Kontakt bedeckt. Außerdem weist die zweite leitfähige Struktur einen verlängerten Abschnitt angeordnet zwischen einem oberen Abschnitt der ersten leitfähigen Struktur und einem oberen Abschnitt des Kontaktes auf.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, damit der Fachmann auf dem Gebiet die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann auf dem Gebiet sollte verstehen, dass die vorliegende Offenbarung leicht als eine Grundlage für die Entwicklung oder Modifikation anderer Prozesse und Strukturen zum Ausführen der gleichen Zwecke und/oder zum Erzielen der gleichen Vorteile der hierin vorgestellten Ausführungsformen verwendet werden kann. Der Fachmann auf dem Gebiet sollte auch erkennen, dass sich derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung entfernen, und dass verschiedene Veränderungen, Substitutionen und Modifikationen hierin vorgenommen werden können, ohne sich vom Geist und Umfang der vorliegenden Offenbarung zu entfernen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/158489 [0001]

Claims (20)

  1. Verfahren zum Herstellen einer Halbleiterstruktur, welches Folgendes umfasst: Ausbilden einer Gate-Struktur über einem Substrat; Ausbilden einer Maskenschicht, welche die Gate-Struktur bedeckt; Ausbilden einer Source/Drain-Struktur benachbart zu der Gate-Struktur über dem Substrat; Ausbilden eines Kontaktes über der Source/Drain-Struktur; Ausbilden einer dielektrischen Schicht über dem Kontakt und der Maskenschicht; Ausbilden eines ersten Grabens durch die dielektrische Schicht und die Maskenschicht über der Gate-Struktur; Ausbilden einer ersten leitfähigen Struktur in dem ersten Graben; Entfernen eines oberen Abschnittes der ersten leitfähigen Struktur; und Ausbilden einer zweiten leitfähigen Struktur durch die dielektrische Schicht und Bedecken des Kontaktes und der ersten leitfähigen Struktur.
  2. Verfahren zum Herstellen der Halbleiterstruktur nach Anspruch 1, wobei eine obere Oberfläche der ersten leitfähigen Struktur nach dem Entfernen des oberen Abschnittes der ersten leitfähigen Struktur tiefer als eine obere Oberfläche der dielektrischen Schicht liegt.
  3. Verfahren zum Herstellen der Halbleiterstruktur nach Anspruch 1 oder 2, welches ferner Folgendes umfasst: Ausbilden eines zweiten Grabens durch die dielektrische Schicht, wobei der Kontakt und die erste leitfähige Struktur durch den zweiten Graben freigelegt werden.
  4. Verfahren zum Herstellen der Halbleiterstruktur nach Anspruch 3, welches ferner Folgendes umfasst: teilweises Entfernen der Maskenschicht, sodass sich der zweite Graben in die Maskenschicht erstreckt.
  5. Verfahren zum Herstellen der Halbleiterstruktur nach Anspruch 4, wobei die zweite leitfähige Struktur in dem zweiten Graben ausgebildet wird.
  6. Verfahren zum Herstellen der Halbleiterstruktur nach einem der vorhergehenden Ansprüche, welches ferner Folgendes umfasst: Ausbilden einer dritten leitfähigen Struktur in einem oberen Abschnitt des ersten Grabens über der ersten leitfähigen Struktur; und Entfernen der dritten leitfähigen Struktur vor dem Ausbilden der zweiten leitfähigen Struktur.
  7. Verfahren zum Herstellen der Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei der unterste Abschnitt der zweiten leitfähigen Struktur tiefer als eine obere Oberfläche der Maskenschicht liegt.
  8. Verfahren zum Herstellen einer Halbleiterstruktur, welches Folgendes umfasst: Ausbilden von Nanostrukturen über einem Substrat; Ausbilden einer Gate-Struktur, welche die Nanostrukturen umhüllt; Ausbilden einer Source/Drain-Struktur angebracht an den Nanostrukturen benachbart zu der Gate-Struktur; Ausbilden eines Kontaktes bis an die Source/Drain-Struktur heran; Ausbilden einer dielektrischen Schicht über dem Kontakt und der Gate-Struktur; Ausbilden einer ersten leitfähigen Struktur durch die dielektrische Schicht und die Gate-Struktur bedeckend; Ätzen eines oberen Abschnittes der ersten leitfähigen Struktur, sodass eine obere Oberfläche der ersten leitfähigen Struktur tiefer als eine obere Oberfläche der dielektrischen Schicht liegt; und Ausbilden einer zweiten leitfähigen Struktur durch die dielektrische Schicht zum Bedecken sowohl des Kontaktes als auch der ersten leitfähigen Struktur.
  9. Verfahren zum Herstellen der Halbleiterstruktur nach Anspruch 8, wobei in der zweiten leitfähigen Struktur ein Hohlraum ausgebildet wird.
  10. Verfahren zum Herstellen der Halbleiterstruktur nach Anspruch 8 oder 9, welches ferner Folgendes umfasst: Ausbilden einer Maskenschicht über der Gate-Struktur, wobei sich eine obere Oberfläche der Maskenschicht im Wesentlichen auf gleicher Höhe mit einer oberen Oberfläche des Kontaktes befindet.
  11. Verfahren zum Herstellen der Halbleiterstruktur nach Anspruch 10, welches ferner Folgendes umfasst: Ausbilden einer Ätzstoppschicht, welche die obere Oberfläche des Kontaktes und die obere Oberfläche der Maskenschicht bedeckt; und Ausbilden eines ersten Grabens durch die dielektrische Schicht, die Ätzstoppschicht und die Maskenschicht, wobei die erste leitfähige Struktur in dem ersten Graben ausgebildet wird.
  12. Verfahren zum Herstellen der Halbleiterstruktur nach Anspruch 11, welches ferner Folgendes umfasst: Ätzen der dielektrischen Schicht und der Ätzstoppschicht zum Ausbilden eines zweiten Grabens, welcher den Kontakt nach dem Ätzen des oberen Abschnittes der ersten leitfähigen Struktur freilegt; Ausbilden eines leitfähigen Materials in dem zweiten Graben; und Polieren des leitfähigen Materials zum Ausbilden der zweiten leitfähigen Struktur in dem zweiten Graben.
  13. Verfahren zum Herstellen der Halbleiterstruktur nach Anspruch 12, welches ferner Folgendes umfasst: Entfernen eines Eckabschnittes der ersten leitfähigen Struktur vor dem Ausbilden des leitfähigen Materials in dem zweiten Graben.
  14. Verfahren zum Herstellen der Halbleiterstruktur nach einem der Ansprüche 11 bis 13, wobei die obere Oberfläche der ersten leitfähigen Struktur nach dem Ätzen des oberen Abschnittes der ersten leitfähigen Struktur tiefer als eine obere Oberfläche der Ätzstoppschicht liegt.
  15. Halbleiterstruktur, welche Folgendes aufweist: ein Substrat; eine Gate-Struktur ausgebildet über dem Substrat; eine Maskenschicht ausgebildet über der Gate-Struktur; eine Source/Drain-Struktur ausgebildet benachbart zu der Gate-Struktur über dem Substrat; einen Kontakt ausgebildet über der Source/Drain-Struktur; eine erste leitfähige Struktur ausgebildet durch die Maskenschicht und bis an die Gate-Struktur heran; und eine zweite leitfähige Struktur, welche die erste leitfähige Struktur und den Kontakt bedeckt, wobei die zweite leitfähige Struktur einen verlängerten Abschnitt angeordnet zwischen einem oberen Abschnitt der ersten leitfähigen Struktur und einem oberen Abschnitt des Kontaktes aufweist.
  16. Halbleiterstruktur nach Anspruch 15, wobei ein unterster Abschnitt der zweiten leitfähigen Struktur tiefer als eine obere Oberfläche der ersten leitfähigen Struktur liegt.
  17. Halbleiterstruktur nach Anspruch 15 oder 16, wobei ein Hohlraum in der zweiten leitfähigen Struktur eingebettet ist.
  18. Halbleiterstruktur nach Anspruch 17, wobei der Hohlraum zwischen dem oberen Abschnitt der ersten leitfähigen Struktur und dem oberen Abschnitt des Kontaktes angeordnet ist.
  19. Halbleiterstruktur nach einem der Ansprüche 15 bis 18, welche ferner Folgendes aufweist: eine dielektrische Schicht ausgebildet über der Maskenschicht und dem Kontakt, wobei die zweite leitfähige Struktur in die dielektrische Schicht eindringt und sich der verlängerte Abschnitt der zweiten leitfähigen Struktur in die Maskenschicht erstreckt.
  20. Halbleiterstruktur nach einem der Ansprüche 15 bis 19, welche ferner Folgendes aufweist: eine Barrierenschicht, welche den verlängerten Abschnitt der zweiten leitfähigen Struktur umgibt, wobei sich die Barrierenschicht in direktem Kontakt mit der ersten leitfähigen Struktur, dem Kontakt und der Maskenschicht befindet.
DE102021113551.6A 2021-03-09 2021-05-26 Halbleiterstruktur mit einer leitfähigen struktur und verfahren zum herstellen derselben Pending DE102021113551A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163158489P 2021-03-09 2021-03-09
US63/158,489 2021-03-09
US17/325,419 2021-05-20
US17/325,419 US11527614B2 (en) 2021-03-09 2021-05-20 Semiconductor structure with conductive structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
DE102021113551A1 true DE102021113551A1 (de) 2022-09-15

Family

ID=83005153

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021113551.6A Pending DE102021113551A1 (de) 2021-03-09 2021-05-26 Halbleiterstruktur mit einer leitfähigen struktur und verfahren zum herstellen derselben

Country Status (5)

Country Link
US (2) US11527614B2 (de)
KR (1) KR102661684B1 (de)
CN (1) CN115050647A (de)
DE (1) DE102021113551A1 (de)
TW (1) TWI807406B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527614B2 (en) * 2021-03-09 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with conductive structure and method for manufacturing the same
US20230178694A1 (en) 2021-12-03 2023-06-08 Lg Electronics Inc. Layered light emitting element and display device using the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847390B1 (en) 2017-02-16 2017-12-19 Globalfoundries Inc. Self-aligned wrap-around contacts for nanosheet devices
US20180053721A1 (en) 2016-08-18 2018-02-22 International Business Machines Corporation Multi-level metallization interconnect structure
US20180096935A1 (en) 2016-10-05 2018-04-05 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US20190287851A1 (en) 2018-03-14 2019-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive Feature Formation and Structure Using Bottom-Up Filling Deposition
US20190385946A1 (en) 2018-06-15 2019-12-19 International Business Machines Corporation Transistor with recessed cross couple for gate contact over active region integration
US20200091288A1 (en) 2018-09-18 2020-03-19 International Business Machines Corporation Inner spacer formation and contact resistance reduction in nanosheet transistors
DE102019117925A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Vorreinigung für kontakte
US20200321244A1 (en) 2019-04-02 2020-10-08 International Business Machines Corporation Gate contact over active region with self-aligned source/drain contact

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9006829B2 (en) 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
US9209247B2 (en) 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
US9349812B2 (en) * 2013-05-27 2016-05-24 United Microelectronics Corp. Semiconductor device with self-aligned contact and method of manufacturing the same
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9412817B2 (en) 2014-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide regions in vertical gate all around (VGAA) devices and methods of forming same
US9536738B2 (en) 2015-02-13 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) devices and methods of manufacturing the same
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9837414B1 (en) * 2016-10-31 2017-12-05 International Business Machines Corporation Stacked complementary FETs featuring vertically stacked horizontal nanowires
KR102336827B1 (ko) * 2017-06-08 2021-12-09 삼성전자주식회사 반도체 장치
US10157790B1 (en) 2017-09-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
KR20230006054A (ko) 2017-11-30 2023-01-10 인텔 코포레이션 진보된 집적 회로 구조체 제조를 위한 핀 패터닝
US11276695B2 (en) * 2018-07-16 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device and related methods
US10797161B2 (en) 2018-08-14 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor structure using selective forming process
US11024550B2 (en) * 2018-08-16 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11616053B2 (en) * 2018-09-05 2023-03-28 Tokyo Electron Limited Method to vertically route a logic cell incorporating stacked transistors in a three dimensional logic device
US10910375B2 (en) * 2018-09-28 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabrication thereof
US11769836B2 (en) * 2019-05-07 2023-09-26 Intel Corporation Gate-all-around integrated circuit structures having nanowires with tight vertical spacing
US11569370B2 (en) * 2019-06-27 2023-01-31 Intel Corporation DEPOP using cyclic selective spacer etch
KR20210012084A (ko) * 2019-07-23 2021-02-03 삼성전자주식회사 반도체 장치
US11114529B2 (en) * 2019-08-23 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Gate-all-around field-effect transistor device
US11784091B2 (en) 2019-08-30 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
KR20220090672A (ko) * 2020-12-22 2022-06-30 삼성전자주식회사 반도체 소자
US11527614B2 (en) * 2021-03-09 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with conductive structure and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180053721A1 (en) 2016-08-18 2018-02-22 International Business Machines Corporation Multi-level metallization interconnect structure
US20180096935A1 (en) 2016-10-05 2018-04-05 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9847390B1 (en) 2017-02-16 2017-12-19 Globalfoundries Inc. Self-aligned wrap-around contacts for nanosheet devices
US20190287851A1 (en) 2018-03-14 2019-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive Feature Formation and Structure Using Bottom-Up Filling Deposition
US20190385946A1 (en) 2018-06-15 2019-12-19 International Business Machines Corporation Transistor with recessed cross couple for gate contact over active region integration
US20200091288A1 (en) 2018-09-18 2020-03-19 International Business Machines Corporation Inner spacer formation and contact resistance reduction in nanosheet transistors
DE102019117925A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Vorreinigung für kontakte
US20200321244A1 (en) 2019-04-02 2020-10-08 International Business Machines Corporation Gate contact over active region with self-aligned source/drain contact

Also Published As

Publication number Publication date
KR102661684B1 (ko) 2024-04-26
TW202249180A (zh) 2022-12-16
US20220293732A1 (en) 2022-09-15
US20230049010A1 (en) 2023-02-16
US11527614B2 (en) 2022-12-13
KR20220126612A (ko) 2022-09-16
CN115050647A (zh) 2022-09-13
TWI807406B (zh) 2023-07-01
US11961886B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
DE102019200725B4 (de) FinFET mit High-k-Abstandshalter und selbstausgerichteter Kontaktdeckschicht
DE102020101184A1 (de) Halbleitervorrichtungsstruktur und deren herstellungsverfahren
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102021109107A1 (de) Gatestrukturen und verfahren zu deren ausbildung
DE102021113551A1 (de) Halbleiterstruktur mit einer leitfähigen struktur und verfahren zum herstellen derselben
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102019121278B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung
DE102020119099A1 (de) Halbleitervorrichtung und verfahren
DE102019126285A1 (de) Steuerung von Grenzspannungen durch Blockierschichten
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102021104817A1 (de) Halbleitervorrichtung und verfahren
DE102017126881A1 (de) FinFET-Strukturen und Verfahren zu ihrer Ausbildung
DE102023101602A1 (de) Metallgatestruktur und verfahren zu deren herstellung
DE102020110678B4 (de) Halbleitervorrichtung und -verfahren
DE102021102596B4 (de) Halbleitervorrichtung und verfahren
DE102021116508A1 (de) Kontakte für halbleitervorrichtungen und verfahren, um diese zu bilden
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren
DE102021105877A1 (de) Verfahren zum stromlosen plattieren für metal-gate-füllung
DE102021112360A1 (de) Halbleitervorrichtung und verfahren
DE102021113053A1 (de) Fin-feldeffekttransistorvorrichtung und verfahren
DE102021109560A1 (de) Transistor-gate-strukturen und verfahren zu deren bildung
DE102021110258A1 (de) Gatestruktur einer Halbleitervorrichtung und deren Herstellungsverfahren
DE102021106455A1 (de) Halbleitervorrichtung und verfahren
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102021110397B4 (de) Source-/drainregionen und verfahren zu deren bildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication