DE102019104141A1 - Halbleiterbauelement aufweisend einen Kondensator und Herstellungsverfahren desselben - Google Patents

Halbleiterbauelement aufweisend einen Kondensator und Herstellungsverfahren desselben Download PDF

Info

Publication number
DE102019104141A1
DE102019104141A1 DE102019104141.4A DE102019104141A DE102019104141A1 DE 102019104141 A1 DE102019104141 A1 DE 102019104141A1 DE 102019104141 A DE102019104141 A DE 102019104141A DE 102019104141 A1 DE102019104141 A1 DE 102019104141A1
Authority
DE
Germany
Prior art keywords
heavily doped
section
semiconductor material
lightly doped
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019104141.4A
Other languages
English (en)
Other versions
DE102019104141B4 (de
Inventor
Meng-Han LIN
Te-Hsin Chiu
Wei Cheng Wu
Te-An Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019104141A1 publication Critical patent/DE102019104141A1/de
Application granted granted Critical
Publication of DE102019104141B4 publication Critical patent/DE102019104141B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es werden ein Halbleiterbauelement und ein zugehöriges Herstellungsverfahren bereitgestellt. Das Halbleiterbauelement weist ein Substrat auf, das Isolationsanordnungen darin aufweist, und eine Kondensatoranordnung, die an einer oberen Fläche der Isolationsanordnung angeordnet ist. Die Kondensatoranordnung umfasst eine Halbleitermaterialstruktur und eine Isolatorstruktur, die in der Halbleitermaterialstruktur liegt. Die Halbleitermaterialstruktur und die Isolatorstruktur sind in derselben horizontalen Ebene auf der Isolationsanordnung angeordnet.

Description

  • HINWEIS ZUR DAZUGEHÖRIGEN ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nummer 62/690,430 , eingereicht am 27. September 2018, deren Inhalt hierin durch Verweis in seiner Gänze einbezogen ist.
  • STAND DER TECHNIK
  • Aufgrund des raschen Fortschritts beim Verkleinern der Baugrößen von Halbleiterbauelementen und/oder elektronischen Komponenten müssen kleinere Bauelemente und/oder Komponenten in einen vorgegebenen Bereich integriert werden, was eine hohe Integrationsdichte unterschiedlicher Halbleiterbauelemente und/oder elektronischer Komponenten nach sich zieht.
  • Figurenliste
  • Aspekte der Offenbarung sind am besten verständlich aus der folgenden ausführlichen Beschreibung, wenn diese in Zusammenhang mit den beigefügten Figuren gelesen wird. Es ist festzuhalten, dass im Einklang mit der gängigen Praxis in der Branche verschiedene Merkmale/Elemente nicht maßstabsgetreu dargestellt sind. In der Tat können die Abmessungen der verschiedenen Elemente für eine verbesserte Klarheit der Erläuterung beliebig vergrößert oder verkleinert sein.
    • 1 bis 7 sind schematische Querschnittansichten verschiedener Stufen eines Herstellungsverfahrens eines Halbleiterbauelements im Einklang mit einigen Ausführungsformen der Offenbarung.
    • 8 bis 10 sind schematische Draufsichten, die einen Abschnitt der Anordnung zeigen, der eine Kondensatoranordnung im Einklang mit einigen Ausführungsformen der Offenbarung umfasst.
    • 11 ist eine schematische perspektivische Ansicht, die einen Abschnitt der Anordnung zeigen, der eine Kondensatoranordnung im Einklang mit einigen Ausführungsformen der Offenbarung umfasst.
    • 12A ist eine schematische perspektivische Ansicht, die einen Abschnitt der Anordnung zeigen, der eine Kondensatoranordnung im Einklang mit einigen Ausführungsformen der Offenbarung umfasst.
    • 12B und 12C sind schematische Querschnittansichten der Anordnung von 12A entlang der Querschnittlinien I-I beziehungsweise II-II im Einklang mit einigen beispielhaften Ausführungsformen der Offenbarung.
    • 13 ist eine schematische Querschnittansicht, die eine Kondensatoranordnung im Einklang mit einigen Ausführungsformen der Offenbarung zeigt.
    • 14 ist eine schematische perspektivische Ansicht, die einen Abschnitt der Anordnung zeigen, der eine Kondensatoranordnung im Einklang mit einigen Ausführungsformen der Offenbarung umfasst.
    • 15 ist ein Schaltplan, der einen mit einem Kondensator verbundenen Wechselrichter zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Umsetzen verschiedener Merkmale/Elemente des bereitgestellten Gegenstands dar. Konkrete Beispiele von Komponenten, Werten, Operationen, Materialien, Anordnungen oder dergleichen sind nachfolgend beschrieben, um die Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich nur um Beispiele, die keinesfalls einschränkend auszulegen sind. Andere Komponenten, Werte, Operationen, Materialien, Anordnungen oder dergleichen werden in Betracht gezogen. Zum Beispiel kann die Bildung eines ersten Elements über oder auf einem zweiten Element in der Beschreibung, die nun folgt, Ausführungsformen umfassen, in denen die ersten und zweiten Elemente in direktem Kontakt gebildet sind, kann jedoch ebenso Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen den ersten und zweiten Elementen gebildet sein können, sodass die ersten und zweiten Elemente nicht in direktem Kontakt miteinander angeordnet sind. Darüber hinaus kann die Offenbarung Bezugsziffern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Vereinfachung und Klarheit, und schreibt nicht von sich aus einen Zusammenhang zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Ausdrücke räumlicher Beziehungen, wie zum Beispiel „darunter“, „unterhalb“, „untere/r“, „darüber“ „obere/r“ und dergleichen, hierin für eine einfachere Beschreibung verwendet sein, um die Beziehung eines Elements oder Merkmals zu (einem) anderen in den Figuren gezeigten Element/en oder Merkmal/en zu beschreiben. Die Ausdrücke räumlicher Beziehungen dienen dazu, verschiedene Ausrichtungen des Bauelements in der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die hierin verwendeten Ausdrücke räumlicher Beziehungen können ebenfalls dementsprechend ausgelegt werden.
  • Darüber hinaus können Begriffe wie zum Beispiel „erste/r“, „zweite/r“, „dritte/r“, „vierte/r“ und dergleichen hierin für eine einfachere Beschreibung verwendet sein, um ähnliche oder unterschiedliche Elemente oder Merkmale als in den Figuren abgebildet zu beschreiben, und können in Abhängigkeit der Reihenfolge ihres Vorhandenseins oder der beschriebenen Situationen austauschbar verwendet sein.
  • Es ist darauf hinzuweisen, dass die folgende/n Ausführungsform/en der vorliegenden Offenbarung praxistaugliche Konzepte bereitstellt/bereitstellen, die in einer großen Vielfalt konkreter Situationen umgesetzt sein können. Die hierin erörterte/n konkrete/n Ausführungsform/en dient/dienen nur der Veranschaulichung und betrifft/betreffen eine Integrationsanordnung, die mehr als eine Art von Halbleiterbauelement enthält und nicht der Einschränkung des Umfangs der vorliegenden Offenbarung dient. Ausführungsformen der vorliegenden Offenbarung beschreiben das beispielhafte Herstellungsverfahren der Integrationsanordnungen gebildet mit einem oder mehreren Halbleiterkondensatoren und die daraus hergestellten Integrationsanordnungen. Bestimmte Ausführungsformen der vorliegenden Offenbarung stehen in Zusammenhang mit den Anordnungen aufweisend Halbleiterkondensatoren und andere Halbleiterbauelemente. Andere Ausführungsformen betreffen Halbleiterbauelemente aufweisend Polysilizium-Isolator-Polysilizium-Kondensator-(PIP-) Anordnungen angeordnet auf (einer) isolierten Isolationsanordnung/en. Die Substrate und/oder Wafer können eine oder mehrere Arten integrierter Schaltungen oder elektronischer Komponenten darin enthalten. Das/die Halbleiterbauelement/e können auf einem Halbleitergrundsubstrat oder einem Silizium/Germanium-auf-Isolator-Substrat gebildet sein. Die Ausführungsformen sind dafür vorgesehen, weitere Erklärungen bereitzustellen, werden jedoch nicht dazu verwendet, den Umfang der vorliegenden Offenbarung einzuschränken.
  • 1 bis 7 sind schematische Querschnittansichten verschiedener Stufen eines Herstellungsverfahrens eines Halbleiterbauelements im Einklang mit einigen Ausführungsformen der Offenbarung. Von 1 bis 7 stellen drei Abschnitte von links nach rechts jeweils die schematischen Ansichten der Querschnitte entlang Y-Achsen und X-Achsen eines Isolierbereichs IR und schematische Querschnittansichten eines aktiven Bereichs AR dar. 8 bi 10 sind schematische Draufsichten, die einen Abschnitt der Anordnung im Isolierbereich IR im Einklang mit einigen Ausführungsformen der Offenbarung zeigen. 11 ist eine schematische perspektivische Ansicht, welche die Anordnung zeigt, die eine Kondensatoranordnung im Isolierbereich IR im Einklang mit einigen Ausführungsformen der Offenbarung umfasst.
  • Bezugnehmend auf 1 ist in einigen Ausführungsformen ein Substrat 100, aufweisend eine oder mehrere Isolationsanordnungen 110 darin, bereitgestellt. Wie in 1 gezeigt, definieren in einigen Ausführungsformen die Isolationsanordnungen 110 einen aktiven Bereich AR und einen Isolierbereich IR, der den aktiven Bereich AR trennt und isoliert. In einigen Ausführungsformen sind eine oder mehrere aktive Komponenten, wie zum Beispiel Transistoren, Dioden, optoelektronische Bauelemente oder dergleichen, im aktiven Bereich AR gebildet, während eine oder mehrere passive Komponenten, wie zum Beispiel Kondensatoren, im Isolierbereich IR gebildet sind. In einigen Ausführungsformen umfasst das Substrat 100 einen Kondensatorbereich, der mit einem oder mehreren Halbleiterkondensatoren im Isolierbereich IR gebildet ist. In einigen Ausführungsformen umfasst das Substrat 100 einen Transistorbereich gebildet mit einem oder mehreren Transistoren im aktiven Bereich AR.
  • In einigen Ausführungsformen ist das Substrat 100 ein Halbleitersubstrat. In einer Ausführungsform umfasst das Substrat 100 ein kristallines Siliziumsubstrat (z.B. einen Wafer). In bestimmten Ausführungsformen kann das Substrat 100 ein dotiertes Halbleitersubstrat (z.B. ein Typ-p-Substrat oder ein Typ-n-Substrat) sein. In bestimmten Ausführungsformen umfasst das Substrate 100 abhängig von den Konstruktionsanforderungen einen oder mehrere dotierte Bereiche oder unterschiedliche Typen dotierter Bereiche. In einigen Ausführungsformen sind die dotierten Bereiche mit Dotierstoffen des Typs p und/oder des Typs n dotiert. Als nicht einschränkendes Beispiel sind die Dotierstoffe des Typs p Bor oder BF2 und die Dotierstoffe des Typs n sind Phosphor oder Arsen. Die dotierten Bereiche können für einen Metalloxid-Halbleiter- (MOS-) Transistor des Typs n oder einen MOS-Transistor des Typs p (PMOS) gestaltet sein. In manchen alternativen Ausführungsformen ist das Substrat 100 aus einem anderen geeigneten elementaren Halbleiter gefertigt, wie zum Beispiel Diamant oder Germanium; einem geeigneten Verbundhalbleiter, wie zum Beispiel Galliumarsenid, Siliziumkarbid, Indiumarsenid oder Indiumphosphid; oder einem geeigneten Legierungshalbleiter, wie zum Beispiel Siliziumgermaniumkarbid, Galliumarsenphosphid oder Galliumindiumphosphid.
  • Wie in 1 gezeigt, ist in einigen Ausführungsformen mehr als eine Isolationsanordnung 110 im Substrat 100 gebildet. In bestimmten Ausführungsformen sind die Isolationsanordnungen 110 Grabenisolationsanordnungen. Die Bildung der Grabenisolationsanordnungen umfasst das teilweise Abdecken des Substrats 100 mit einer Photoresiststruktur (nicht gezeigt), das Strukturieren des Substrats 100 zum Bilden von Gräben im Substrat 100 und das Ausfüllen der Gräben mit einem Isolatormaterial. Zum Beispiel umfasst die Photoresiststruktur eine vorher festgelegte Struktur mit Öffnungen, die den vorher festgelegten Positionen der Isolationsanordnungen entsprechen. In einigen Ausführungsformen, wie in 1 gezeigt, sind obere Flächen 111 der Isolationsanordnungen 110 im Wesentlichen bündig mit der oberen Fläche 100S des Substrats 100. In einigen Ausführungsformen ist die obere Fläche 100S des Substrats 100 im Wesentlichen bündig mit der oberen Fläche 111 der Isolationsanordnung 110. In einer Ausführungsform wird nach dem Ausfüllen der Gräben mit dem Isolatormaterial ein Planarisierungsvorgang, wie zum Beispiel ein mechanischer Schleifvorgang oder ein chemisch-mechanischer Poliervorgang ausgeführt, um überschüssiges Isolatormaterial zu entfernen. In einigen Ausführungsformen umfasst das Isolatormaterial der Isolationsanordnungen 110 Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, ein aufgeschleudertes dielektrisches Material oder ein dielektrisches Material mit niedrigem k-Wert. In einer Ausführungsform kann das Isolatormaterial der Isolationsanordnungen 110 durch chemische Dampfabscheidung hochdichten Plasmas (HDP-CVD), subatmosphärische CVD (SACVC) oder durch Aufschleudern gebildet werden.
  • Die in 1 gezeigte Anzahl von Isolationsanordnungen 110 dient nur der Veranschaulichung, in manchen alternativen Ausführungsformen können mehr als zwei Isolationsanordnungen im Einklang mit tatsächlichen Konstruktionsanforderungen gebildet sein. In manchen Ausführungsformen umfassen die Isolationsanordnungen 110 flache Grabenisolationsanordnungen. In anderen Ausführungsformen umfassen die Isolationsanordnungen 110 lokale Siliziumoxidationsanordnungen (LOCOS). In einigen Ausführungsformen sind die Isolationsanordnungen 110 als Ringe, Streifen oder Blöcke geformt und neben dem/den aktiven Bereich/en oder parallel angeordnet, und es versteht sich, dass die Form/en und Größe/n der Isolationsanordnungen nicht auf die hierin beschriebenen Ausführungsformen beschränkt sind. In einer Ausführungsform kann ein optionaler Reinigungsprozess ausgeführt werden, um ein natives Oxid des Substrats 100 zu entfernen. Der Reinigungsprozess kann unter Verwendung verdünnter Fluorwasserstoffsäure (DHF) oder irgendwelcher anderen geeigneten Reinigungslösungen ausgeführt werden. In einer Ausführungsform kann ein Isolationsimplantationsprozess ausgeführt werden, um die Isolationswirkungen zu verstärken.
  • Bezugnehmend auf 1 ist ein Diffusionsbereich 120 im Substrat 100 innerhalb des aktiven Bereichs AR gebildet (z.B. innerhalb des Transistorbereichs). Der Diffusionsbereich 120 ist ein Wannenbereich dotiert mit Dotierstoffen eines leitenden Typs. In einigen Ausführungsformen ist der Diffusionsbereich 120 ein Wannenbereich des Typs N (N-Wanne). In einer Ausführungsform ist der Diffusionsbereich 120 als ein N-Wannenbereich für einen PMOS-Transistor nach den CMOS-Prozessen mit Phosphor dotiert. In einigen Ausführungsformen ist der Diffusionsbereich 120 ein Wannenbereich des Typs P (P-Wanne). In einer Ausführungsform ist der Diffusionsbereich 120 als ein P-Wannenbereich für einen NMOS-Transistor nach den CMOS-Prozessen mit Bor dotiert. In bestimmten Ausführungsformen ist der/sind die Diffusionsbereich(e) 120 durch Ausführen einer Ionenimplantation auf das belichtete Substrat 100 unter Verwendung einer Photoresiststruktur (nicht gezeigt), welche teilweise das Substrat 100 als die Maske abdeckt, gebildet, und ein thermischer Prozess wird ausgeführt, um die Dotierstoffe weiter in das Substrat zu treiben, um den Diffusionsbereich 120 zu bilden. In einer Ausführungsform ist der Diffusionsbereich 120 in den Bereichen gebildet, die durch die Photoresiststruktur belichtet werden, und der Diffusionsbereich 120(S) wird nur im aktiven Bereich AR gebildet. In einigen Ausführungsformen ist der Diffusionsbereich 120 tiefer als die Isolationsanordnung/en 110. Das bedeutet, die Tiefe der Isolationsanordnung 110 (gemessen von der oberen Fläche 100S des Substrats 100) ist geringer, als die Tiefe des Diffusionsbereichs 120.
  • In einigen Ausführungsformen sind eine dielektrische Struktur 132 und eine Halbleitermaterialstruktur 134 über dem Substrat 100 und auf dem Diffusionsbereich 120 im aktiven Bereich AR gebildet, wie im rechten Abschnitt von 2 gezeigt, während die Halbleitermaterialstrukturen 135, 136 über dem Substrat 100 und auf dem Isolierbereich IR gebildet sind, wie in den mittleren und linken Abschnitten von 2 gezeigt. In einigen Ausführungsformen umfasst die Bildung der dielektrischen Struktur 132 das Bilden einer Maskenstruktur (nicht gezeigt), welche den Isolierbereich IR schützt, das Bilden einer dielektrischen Materialschicht (nicht gezeigt), welche den aktiven Bereich AR des Substrats 100 abdeckt, und das Strukturieren der dielektrischen Materialschicht zum Bilden der dielektrischen Struktur 132 im aktiven Bereich AR. In einer Ausführungsform umfasst das dielektrische Material zum Bilden der dielektrischen Struktur 132 ein Oxidmaterial, wie zum Beispiel Siliziumoxid. In einer Ausführungsform umfasst das dielektrische Material zum Bilden der dielektrischen Struktur 132 Siliziumoxid, Siliciumnitrid, Siliziumoxynitrid oder Kombinationen davon. In einigen Ausführungsformen umfasst die Bildung der Halbleitermaterialstrukturen 134, 135, 136 das Bilden eines Halbleitermaterials alles einschließend über dem Substrat 100 und das Strukturieren des Halbleitermaterials zum Bilden der Halbleitermaterialstruktur(en) 134 im aktiven Bereich AR und zum Bilden der Halbleitermaterialstrukturen 135, 136 im Isolierbereich IR. In den Ausführungsformen umfasst das Halbleitermaterial zum Bilden der Halbleitermaterialstrukturen 134, 135, 136 dotiertes oder undotiertes Polysilizium. Das Halbleitermaterial kann durch chemische Dampfabscheidung (CVD), wie zum Beispiel Niederdruck-CVD (LPCVD) oder plasmaverstärkter CVD (PECVD) oder Kristallisierung von amorphem Silizium, gebildet werden.
  • In bestimmten Ausführungsformen, wie im rechten Abschnitt von 2 gezeigt, wird das Halbleitermaterial im aktiven Bereich AR auf dem dielektrischen Material aufgebracht, und das Strukturieren der dielektrischen Materialschicht und des Halbleitermaterials kann das Ausführen eines oder mehrere Ätzprozesse zum Ätzen der dielektrischen Materialschicht und des Halbleitermaterials unter Verwendung derselben Maskenstruktur, zur selben Zeit oder nacheinander, umfassen. In einigen Ausführungsformen sind die Halbleitermaterialstruktur 134 und die dielektrische Struktur 132 in eine gestapelte Streifenstruktur 130 im aktiven Bereich AR strukturiert. In einer Ausführungsform kann die gestapelte Struktur 130 als ein Gatestapel dienen, und die Halbleitermaterialstruktur 134 und die dielektrische Struktur 132 dienen als die Gateelektrode und dielektrische Gateschicht der gestapelten Struktur 130.
  • In bestimmten Ausführungsformen, wie in den linken und mittleren Abschnitten von 2 gezeigt, ist das Halbleitermaterial über dem Substrat 100 und direkt auf der/den Isolationsanordnung(en) 110 im Isolierbereich IR aufgebracht, und das Strukturieren des Halbleitermaterials kann das Ausführen eines oder mehrerer Ätzprozesse zum Ätzen des Halbleitermaterials umfassen. In einigen Ausführungsformen wird das Halbleitermaterial, das im aktiven Bereich AR und im Isolierbereich IR gebildet ist, im selben Prozess strukturiert. In einigen Ausführungsformen wird das Halbleitermaterial, das im aktiven Bereich AR und im Isolierbereich IR gebildet ist, einzeln durch unterschiedliche Prozesse strukturiert.
  • 8 ist eine schematische Draufsicht, die einen Abschnitt der Anordnung zeigt, welcher die strukturierten Anordnungen 135 und 136 im Einklang mit einigen Ausführungsformen der Offenbarung umfasst. In einigen Ausführungsformen, bezugnehmend auf 8, sind die Halbleitermaterialstrukturen 136 und 135 als eine Ringanordnung und eine Insel-Anordnung umgeben von der Ringanordnung, jedoch mit einem Spalt oder Raum G dazwischen, geformt. Die Halbleitermaterialstruktur 135 ist in einem Abstand von der Ringanordnung der Halbleitermaterialstruktur 136 mit einem Abstand D1 in Y-Achsenrichtung und einem Abstand D2 in X-Achsenrichtung angeordnet. In einer Ausführungsform umfasst die Ringanordnung der Halbleitermaterialstruktur 136 Abschnitte 136Y der Halbleitermaterialstruktur 136, die sich in Y-Achse (Y-Abschnitte) erstrecken, und Abschnitte 136X der Halbleitermaterialstruktur 136, die sich in X-Achse (X-Abschnitte) erstrecken. In einer Ausführungsform weist der Y-Abschnitt 136Y eine Breite W2 auf, die geringer ist, als die Breite W1 der X-Abschnitte 136X. In einer weiteren Ausführungsform weist der Y-Abschnitt 136Y eine Breite W2 auf, die größer ist, als die Breite W1 der X-Abschnitte 136X. In einer weiteren Ausführungsform weist der Y-Abschnitt 136Y eine Breite W2 auf, die im Wesentlichen gleich groß ist, wie die Breite W1 der X-Abschnitte 136X.
  • In einigen anderen Ausführungsformen kann das Halbleitermaterial im Isolierbereich IR in mehr als einer Streifenanordnung strukturiert sein, die im Wesentlichen parallel angeordnet sind.
  • In einigen Ausführungsformen sind die Halbleitermaterialstrukturen 34, 135 und 136 aus dem Strukturieren derselben Schicht aus Halbleitermaterial im aktiven Bereich AR und im Isolierbereich IR gebildet. Das bedeutet, das Material der Halbleitermaterialstrukturen 134, 135 and 136 ist dasselbe. Darüber hinaus kann die Bildung der Halbleitermaterialstrukturen 135 und 136 erreicht werden durch einige oder Teile der Prozesse zum Bilden der gestapelten Gateanordnung im CMOS-Prozess.
  • In einigen Ausführungsformen, wie in rechten Abschnitten von 3 gezeigt, sind schwach dotierte Drain-Bereiche (LDD) 140 innerhalb des Diffusionsbereichs 120 im Substrat 100 an beiden gegenüberliegenden Seiten der gestapelten Anordnung 130 und innerhalb des aktiven Bereichs AR (z.B. innerhalb des Transistorbereichs) gebildet. In bestimmten Ausführungsformen sind die LDD-Bereiche 140 schwach dotierte Bereiche mit Dotierstoffen eines leitenden Typs, der sich vom leitenden Typ des Diffusionsbereichs 120 unterscheidet. In einigen Ausführungsformen ist der Diffusionsbereich 120 ein N-Wannenbereich, und die LDD-Bereiche sind schwach dotierte Bereiche des Typs P. In einigen Ausführungsformen ist der Diffusionsbereich 120 ein P-Wannenbereich, und die LDD-Bereiche 140 sind schwach dotierte Bereiche des Typs N. In einer Ausführungsform werden die LDD-Bereiche 140 nach den CMOS-Prozessen schwach dotiert mit Dotierstoffen als LDD-Bereiche für NMOS- und/oder PMOS-Transistoren. Nach der Bildung der LDD-Bereiche 140 wird die Photoresiststruktur PR1 entfernt.
  • In einer Ausführungsform weisen die LDD-Bereiche 140 eine erste Dotierungskonzentration auf. In bestimmten Ausführungsformen, wie in 3 gezeigt, sind die LDD-Bereiche 140 im aktiven Bereich AR gebildet durch Ausführen von Ionenimplantation am belichteten Substrat 100 unter Verwendung der gestapelten Anordnung 130 und der Photoresiststruktur PR1, die teilweise die Isolationsanordnungen 110 als die Masken abdecken. In einer Ausführungsform sind die LDD-Bereiche 140 nur im aktiven Bereich AR gebildet. In einigen Ausführungsformen sind die LDD-Bereiche 140 flacher als die Isolationsanordnung/en 110 und der Diffusionsbereich 120. Unter der Bedingung, dass die LDD-Bereiche 140 schwach dotierte Bereiche des Typs N zum Herstellen des NMOS-Transistors sind, können in bestimmten Ausführungsformen Dotierstoffe des Typs N, wie zum Beispiel Phosphoratome, mit einer Dotierungskonzentration im Bereich von 1*1013 bis 1*1015 Atomen pro Quadratzentimeter dotiert sein, und der Ionenimplantationsprozess kann als nicht einschränkendes Beispiel eine Dotierungsenergie von 20 bis 100 keV bereitstellen.
  • In einigen Ausführungsformen sind die LDD-Bereiche 140 im Substrat 100 und entlang der Seitenwände 130S der gestapelten Anordnung 130 gebildet. In einigen Ausführungsformen sind die an beiden gegenüberliegenden Seiten der gestapelten Anordnung 130 gebildeten LDD-Bereiche 140 symmetrische LDD-Bereiche aufweisend dieselbe Dotierungskonzentration und dieselbe Ausdehnungsbreite. In alternativen Ausführungsformen sind die an beiden gegenüberliegenden Seiten der gestapelten Anordnung 130 gebildeten LDD-Bereiche 140 asymmetrische LDD-Bereiche mit unterschiedlichen Ausdehnungsbreiten. Im Allgemeinen können Ableitstrom und Auswirkungen heißer Ladungsträger durch Bilden der LDD-Bereiche in den Transistoren wirksam verbessert werden.
  • 9 ist eine schematische Draufsicht, die einen Abschnitt der Anordnung zeigt, welcher die strukturierten Anordnungen 135 und 136 im Einklang mit einigen Ausführungsformen der Offenbarung umfasst. In einigen Ausführungsformen, wie in den linken und mittleren Abschnitten von 3 gezeigt, ist die Halbleitermaterialstruktur 136 im Isolierbereich IR schwach dotiert in schwach dotierte Abschnitte 136A. Im linken Abschnitt von 3 sind die X-Abschnitte 136X teilweise dotiert, um die schwach dotierten Abschnitte 136A zu bilden, während die Y-Abschnitte 136Y in schwach dotierte Abschnitte 136A dotiert sind, wie im mittleren Abschnitt von 3 gezeigt. In einer Ausführungsform sind die schwach dotierten Abschnitte 136A im Isolierbereich IR durch denselben Ionenimplantationsprozess zum Bilden der LDD-Bereiche 140 im aktiven Bereich AR gebildet. In bestimmten Ausführungsformen sind die schwach dotierten Abschnitte 136A in den Bereichen gebildet, die durch die Photoresiststruktur PR1 belichtet sind, und die schwach dotierten Abschnitte 136A sind nur im Isolierbereich IR gebildet. In einer Ausführungsform schützt die Photoresiststruktur PR1 die Halbleitermaterialstruktur 135 und Abschnitte der Halbleitermaterialstruktur 136 vor der Implantation, sodass die schwach dotierten Abschnitte 136A durch Dotierung der Y-Abschnitte 136Y und Teilen der X-Abschnitte 136X gebildet werden. Bezugnehmend auf 3 und 9 umfasst die Ringanordnung der Halbleitermaterialstruktur 136 die schwach dotierten Abschnitte 136A (als eine Ringanordnung in 9) und undotierte Abschnitte 136U der X-Abschnitte 136X. In einigen Ausführungsformen wird die Halbleitermaterialstruktur 135 im Ionenimplantationsprozess zum Bilden der LDD-Bereiche 140 und der schwach dotierten Abschnitte 136A nicht dotiert.
  • In einigen Ausführungsformen werden die schwach dotierten Abschnitte 136A und der undotierte Abschnitte 136U im Isolierbereich IR und die LDD-Bereiche 140 im aktiven Bereich AR im selben Ionenimplantationsprozess gebildet. Das bedeutet, dieselben Dotierungsbedingungen können verwendet werden und die Dotierungskonzentrationen in diesen Abschnitten/Bereichen sind dieselben. In einigen Ausführungsformen weisen die schwach dotierten Abschnitte 136A im Wesentlichen dieselbe Dotierungskonzentration auf, wie die erste Dotierungskonzentration der LDD-Bereiche 140. Darüber hinaus kann die Bildung der schwach dotierten Abschnitte 136A und des undotierten Abschnitts 136U erreicht werden durch einige oder Teile der Prozesse zum Bilden der LDD-Bereiche im CMOS-Prozess.
  • Wie in 4 gezeigt, sind in einigen Ausführungsformen Distanzstücke 150 an den Seitenwänden 130S der gestapelten Anordnung 130 im aktiven Bereich AR gebildet, außerdem sind Distanzstücke an Seitenwände der Halbleitermaterialstrukturen 135 und 136 gebildet. In bestimmten Ausführungsformen umfasst die Bildung der Distanzstücke 150 das Bilden einer Distanzstückmaterialschicht (nicht gezeigt) über dem Substrat 100, die konturgetreu die gestapelte Streifenanordnung 130 überzieht und konturgetreu die Halbleitermaterialstrukturen 135 und 136 überzieht, und das Rückätzen der Distanzstückmaterialschicht zum Bilden der Distanzstücke 150. In einigen Ausführungsformen ist die Distanzstückmaterialschicht aus einem oder mehreren dielektrischen Materialien, wie zum Beispiel Siliziumoxid, Siliciumnitrid, Siliziumkohlenstoffoxynitrid (SiCON), Siliziumcarbonitrid (SiCN) oder Kombinationen davon, gebildet. In einigen Ausführungsformen können die Distanzstücke 150 eine einzelne Schicht oder eine mehrschichtige Anordnung sein.
  • In einigen Ausführungsformen sind die Distanzstücke 150, die an den Seitenwänden 130S der gestapelten Anordnung 130 im aktiven Bereich AR und an Seitenwänden der Halbleitermaterialstrukturen 135 und 136 im Isolierbereich IR gebildet sind, aus derselben Distanzstückmaterialschicht und durch denselben Rückätzprozess gebildet. In einigen anderen Ausführungsformen sind die Distanzstücke 150 nur an den Seitenwänden 130S der gestapelten Anordnung 130 im aktiven Bereich AR gebildet, während keine Distanzstücke 150 an Seitenwänden der Halbleitermaterialstrukturen 135 und 136 gebildet sind, da der Isolierbereich IR während der Bildung der Distanzstücke 150 maskiert sein kann.
  • In einigen Ausführungsformen, bezugnehmend auf den rechten Abschnitt von 5, sind Source- und Drain-Bereiche (S/D) 160 innerhalb des Diffusionsbereichs 120, im Substrat 100, an beiden gegenüberliegenden Seiten der gestapelten Anordnung 130 und innerhalb des aktiven Bereichs AR (z.B. innerhalb des Transistorbereichs) gebildet. In bestimmten Ausführungsformen sind die S/D-Bereiche 160 stark dotierte Bereiche mit Dotierstoffen eines leitenden Typs, welcher derselbe ist, wie jener des LDD-Bereichs 140, jedoch ein anderer als jener des Diffusionsbereichs 120. In einigen Ausführungsformen ist der Diffusionsbereich 120 ein N-Wannenbereich, und die S/D-Bereiche 160 sind stark dotierte Bereiche des Typs P. In einigen Ausführungsformen ist der Diffusionsbereich 120 ein P-Wannenbereich, und die S/D-Bereiche 160 sind stark dotierte Bereiche des Typs N. In einer Ausführungsform werden die S/D-Bereiche 160 nach den CMOS-Prozessen stark dotiert mit Dotierstoffen als Source- und Drain-Bereiche für NMOS- und/oder PMOS-Transistoren. In einer Ausführungsform wird die Photoresiststruktur PR2 nach der Bildung der S/D-Bereiche 160 entfernt.
  • In einer Ausführungsform weisen die S/D-Bereiche 160 eine zweite Dotierungskonzentration auf, die größer ist, als die erste Dotierungskonzentration der LDD-Bereiche 140. In bestimmten Ausführungsformen, wie in 5 gezeigt, sind die S/D-Bereiche 160 im aktiven Bereich AR gebildet durch Ausführen von Ionenimplantation am belichteten Substrat 100 unter Verwendung der Distanzstücke 150, der gestapelten Anordnung 130 und der Photoresiststruktur PR2, die teilweise die Isolationsanordnungen 110 als die Masken abdecken. In einer Ausführungsform sind die S/D-Bereiche 160 nur im aktiven Bereich AR gebildet. In einigen Ausführungsformen sind die S/D-Bereiche 160 flacher, als die Isolationsanordnung(en) 110 und der Diffusionsbereich 120, jedoch tiefer als die LDD-Bereiche 140. Unter der Bedingung, dass die S/D-Bereiche 160 stark dotierte Bereiche des Typs N zum Herstellen des NMOS-Transistors sind, können in bestimmten Ausführungsformen Dotierstoffe des Typs N, wie zum Beispiel Phosphoratome, mit einer Dotierungskonzentration im Bereich von 1*1015 bis 1*1016 Atomen pro Quadratzentimeter dotiert sein, und der Ionenimplantationsprozess kann als ein nicht einschränkendes Beispiel eine Dotierungsenergie von 3 bis 50 keV bereitstellen. In einer Ausführungsform wird während des Ionenimplantationsprozesses die Halbleitermaterialstruktur 134 der gestapelten Anordnung 130 ebenfalls dotiert, und wird zur dotierten Halbleitermaterialstruktur 134B.
  • In einigen Ausführungsformen sind die S/D-Bereiche 160 im Substrat 100 und entlang äußerer Seitenwände der Distanzstücke 150 neben der gestapelten Anordnung 130 gebildet. In bestimmten Ausführungsformen ist ein Kanalbereich 145 im Substrat 100 (innerhalb des Diffusionsbereichs 120) zwischen den S/D-Bereichen 160 und unter der gestapelten Anordnung 130 angeordnet, und die S/D-Bereiche 160 sind neben dem Kanalbereich 145 angeordnet. In einigen Ausführungsformen sind die an beiden gegenüberliegenden Seiten der gestapelten Anordnung 130 gebildeten S/D-Bereiche 160 symmetrische Source- und Drain-Bereiche aufweisend dieselbe Dotierungskonzentration und dieselbe Ausdehnungsbreite. In alternativen Ausführungsformen sind die an beiden gegenüberliegenden Seiten der gestapelten Anordnung 130 gebildeten S/D-Bereiche 160 asymmetrische Source- und Drain-Bereiche mit unterschiedlichen Ausdehnungsbreiten.
  • 10 ist eine schematische Draufsicht, die einen Abschnitt der Anordnung zeigt, welcher die strukturierten Anordnungen 135B und 136 im Einklang mit einigen Ausführungsformen der Offenbarung umfasst. In einigen Ausführungsformen, wie in den linken und mittleren Abschnitten von 5 gezeigt, sind die Halbleitermaterialstruktur 135 und die undotierten Abschnitte 136U (3 & 9) im Isolierbereich IR jeweils in die stark dotierten Abschnitte 135B und 136 B dotiert. Im linken Abschnitt von 5 sind die X-Abschnitte 136X teilweise dotiert, um die stark dotierten Abschnitte 136B zu bilden, während die schwach dotierten Abschnitte 136A der X-Abschnitte 136Y nicht weiter dotiert werden und schwach dotiert bleiben. Wie im mittleren Abschnitt von 5 gezeigt, werden die Y-Abschnitte 136Y nicht weiter dotiert und bleiben schwach dotierte Abschnitte 136A, aber die nicht abgedeckte Halbleitermaterialstruktur 135 wird stark dotiert zum stark dotierten Abschnitt 135B. In einer Ausführungsform sind die stark dotierten Abschnitte 135B und 136B im Isolierbereich IR durch denselben Ionenimplantationsprozess zum Bilden der S/D-Bereiche 160 im aktiven Bereich AR gebildet. In bestimmten Ausführungsformen sind die stark dotierten Abschnitte 135B und 136B in den Bereichen gebildet, die durch die Photoresiststruktur PR2 belichtet sind, und die stark dotierten Abschnitte 135B und 136B sind nur im Isolierbereich IR gebildet. In einer Ausführungsform schützt die Photoresiststruktur PR2 die schwach dotierten Abschnitte 136A, belichtet jedoch die Halbleitermaterialstruktur 135 und Abschnitte der Halbleitermaterialstruktur 136, sodass die stark dotierten Abschnitte 135B und 136B durch Dotierung der Halbleitermaterialstruktur 135 und undotierter Abschnitte 136U gebildet werden. Bezugnehmend auf 5 und 10 umfasst die Ringanordnung der Halbleitermaterialstruktur 136 die schwach dotierten Abschnitte 136A (als eine Ringanordnung in 10) und stark dotierte Abschnitte 136B der X-Abschnitte 136X. In einigen Ausführungsformen wird die Halbleitermaterialstruktur 135 während des Ionenimplantationsprozesses zum Bilden der S/D-Bereiche 160 und der stark dotierten Abschnitte 136B zum stark dotierten Abschnitt 135B dotiert.
  • In einigen Ausführungsformen werden die stark dotierten Abschnitte 135B und 136B im Isolierbereich IR und die S/D-Bereiche 160 im aktiven Bereich AR im selben Ionenimplantationsprozess gebildet. Das bedeutet, dieselben Dotierungsbedingungen können verwendet werden und die Dotierungskonzentrationen in diesen Abschnitten/Bereichen sind dieselben. In einigen Ausführungsformen weisen die stark dotierten Abschnitte 135B und 136B im Wesentlichen dieselbe Dotierungskonzentration auf, wie die zweite Dotierungskonzentration der S/D-Bereiche 160. Darüber hinaus kann die Bildung der stark dotierten Abschnitte 135B und 136B erreicht werden durch einige oder Teile der Prozesse zum Bilden der Source- und Drain-Bereiche im CMOS-Prozess.
  • Bezugnehmend auf 6 sind in einigen Ausführungsformen Silizid-Deckschichten 170 auf der dotierten Halbleitermaterialstruktur 134, den S/D-Bereichen 160 und den stark dotierten Abschnitten 135B und 136B durch Silizidierung gebildet. In einigen Ausführungsformen ist üblicherweise ein selbstausgerichteter Silizid- (Salizid-) Prozess in einem MOS-Transistorprozess enthalten, um den Widerstand der S/D-Bereiche und Siliziumgates zu reduzieren. In einer Ausführungsform umfasst der Salizidprozess das Bilden einer Schicht aus Refraktärmetall über dem Substrat 100, das thermische Umsetzen des Silizium- oder Halbleitermaterials an den Flächen der S/D-Bereiche und der Halbleitermaterialstrukturen mit dem Metall zum Bilden einer Metallsilizidschicht und das Entfernen des nicht umgesetzten Metalls. In bestimmten Ausführungsformen wird die Photoresiststruktur PR2 nicht entfernt, bevor der selbstausgerichtete Silizidprozess abgeschlossen ist. In einigen Ausführungsformen sind die Bereiche, die nicht zum Bilden mit Silizid vorgesehen sind, durch ein Maskierungsmaterial (nicht gezeigt) geschützt, welches später entfernt wird. In einigen Ausführungsformen ist das Material der Silizium-Deckschicht 170 als nicht einschränkendes Beispiel ein Silizid von Ni, Co, Ti, Cu, Mo, Ta, W, Er, Zr, Pt, Yb, Gd, Dy oder einer Legierung aus beliebigen zwei davon. In einer Ausführungsform ist das Material der Silizid-Deckschicht 170 ein Titansilizid, Kobaltsilizid, Nickelsilizid oder Nickelplatinsilizid.
  • Bezugnehmend auf 7 ist in einigen Ausführungsformen eine dielektrische Zwischenschicht (ILD) 180 als eine Abdeckschicht über dem Substrat 100 gebildet, um die gestapelte Anordnung 130, die S/D-Bereiche 160 und die Isolationsanordnungen 110 im aktiven Bereich AR vollständig abzudecken, und um die Abschnitte 135B, 136A und 136B im Isolierbereich IR vollständig abzudecken. In einer Ausführungsform kann das Material der ILD-Schicht 180 Siliziumoxid umfassen. In einer Ausführungsform kann das Material der ILD-Schicht 180 Silikatglas, wie zum Beispiel Phosphorsilikatglas (PSG) und Bor-Phosphorsilikatglas (BPSG), umfassen. In einer Ausführungsform kann das Material der ILD-Schicht 180 eine dielektrisches Material mit niedrigen k-Wert umfassen. In bestimmten Ausführungsformen kann die ILD-Schicht 180 ferner planarisiert und durch eine Passivierungsschicht (nicht gezeigt) darauf abgedeckt sein.
  • 11 ist eine schematische perspektivische Ansicht, die einen Abschnitt der Anordnung zeigt, die eine Kondensatoranordnung im Einklang mit einigen Ausführungsformen der Offenbarung umfasst. Die Anordnung von 11 kann nach den in 1 bis 5 und 7 dargestellten Prozessschritten hergestellt werden. Nur ein Abschnitt der Anordnung des Isolierbereichs IR ist in 11 gezeigt. Wie in 11 gezeigt umfasst die Anordnung Distanzstücke 150, die an Seitenwänden der Abschnitte 135B, 136A und 136B gebildet sind, während die Positionen für die zu bildenden Kontakte mit CT gekennzeichnet sind. In 11 bilden die schwach dotierten Abschnitte 136A einen ringförmigen Anordnung, und der stark dotierte Abschnitt 135B ist in der Mitte der ringförmigen Anordnung wie eine Insel und im Abstand von der ringförmigen Anordnung angeordnet. In 11 ist die ILD-Schicht 180 zwischen den schwach dotierten Abschnitten 136A und den stark dotierten Abschnitten 136B gebildet. Die ILD-Schicht 180 ist auch außerhalb der ringförmigen Anordnung der schwach dotierten Abschnitte 136A und der stark dotierten Abschnitte 136B gebildet.
  • 12A ist eine schematische perspektivische Ansicht, die einen Abschnitt der Anordnung zeigt, die eine Kondensatoranordnung im Einklang mit einigen Ausführungsformen der Offenbarung umfasst. Die Anordnung von 12A kann nach den in 1 bis 3, 5 und 7 dargestellten Prozessschritten hergestellt werden. 12B und 12C sind schematische Querschnittansichten der Anordnung von 12A entlang der Querschnittlinien I-I beziehungsweise II-II im Einklang mit einigen beispielhaften Ausführungsformen der Offenbarung. Das bedeutet, in 12A bis 12C sind zum Zweck der Veranschaulichung weder das Distanzstück noch die Silizidschicht/en vorhanden.
  • Dann wird, wie in 7 gezeigt, in einigen Ausführungsformen eine Mehrzahl von Kontakten 190 in der ILD-Schicht 180 gebildet. In einigen Ausführungsformen sind die Kontakte 190 mit den Silizid-Deckschichten 170 auf der dotierten Halbleitermaterialstruktur 134, dem S/D-Bereich 160 beziehungsweise den stark dotierten Abschnitten 135B und 136B verbunden. In einigen Ausführungsformen umfasst die Bildung der Kontakte 190 das Bilden einer strukturierten Maskenschicht (nicht gezeigt) über der ILD-Schicht und das Trockenätzen der ILD-Schicht unter Verwendung der strukturierten Maskenschicht als eine Maske zum Bilden von Öffnungen, welche die Silizid-Deckschicht 170 belichten. In bestimmten Ausführungsformen kann die ILD-Schicht 180 ferner eine Ätzstoppschicht (nicht gezeigt) darin umfassen. Danach wird ein leitendes Material in den Kontaktöffnungen aufgebracht und in diese gefüllt, um die Kontakte 190 zu bilden. Das leitende Material ist eine Metallschicht umfassend Aluminium, Kupfer, Wolfram oder Legierungen daraus, und das leitende Material kann zum Beispiel durch Ausführen eines CVD-Prozesses gebildet werden.
  • In alternativen Ausführungsformen kann die im Isolierbereich gebildete ILD-Schicht 180 ferner ein optionales Isoliermaterial (nicht gezeigt) umfassen, das zwischen die Abschnitte 135B, 136A und 136B im Isolierbereich IR eingefüllt ist. Die Bildung des Isoliermaterials umfasst nacheinander das Aufbringen einer Siliziumoxidschicht, einer Siliziumnitridschicht und einer Siliziumoxidschicht und das Einfüllen zwischen die Abschnitte 135B, 136A und 136B im Isolierbereich IR.
  • In einigen Ausführungsformen, wie in den linken und mittleren Abschnitten von 7 gezeigt, füllt die ILD-Schicht 180 die Spalten/Räume G zwischen den Abschnitten 135B, 136A und 136B im Isolierbereich IR aus. Wie in 7 & 12A gezeigt, stellen die Abschnitte 135B, 136A und 136B, die auf der/den Isolationsanordnung/en 110 und der ILD-Schicht 180, die zwischen die Abschnitte 135B, 136A und 136B gefüllt ist, angeordnet sind, eine Kondensatoranordnung 10C dar. In 12A füllt die ILD-Schicht 180 den Raum zwischen dem stark dotierten Abschnitt 135B und der ringförmigen Anordnung, welche die schwach dotierten Abschnitte 136A und die stark dotierten Abschnitte 136B umfasst, aus. Wie in 12A bis 12C gezeigt, ist die Kondensatorstruktur 10C eine horizontale Anordnung, welche auf der Deckschicht 111 (als die horizontale Ebene) der Isolationsanordnung 110 aufliegt. In bestimmten Ausführungsformen, wenn das Halbleitermaterial ein Polysilizium ist, umfasst die Kondensatoranordnung 10C die Abschnitte 135B, 136A und 136B als die Polysiliziumteile und die zwischen die Abschnitte 135B, 136A und 136B gefüllte ILD-Schicht 180 als den Isolatorteil (ID) einer Polysilizium-Isolator-Polysilizium- (PIP-) Kondensatoranordnung, die entlang der horizontalen Ebene angeordnet ist. In einigen Ausführungsformen ist die Grenzfläche IF1 zwischen dem schwach dotierten Abschnitt 136A und dem Isolatorteil ID (der ILD-Schicht 180) im Wesentlichen lotrecht zur horizontalen Ebene der Deckschicht 111 der Isolationsanordnung 110 angeordnet. In einigen Ausführungsformen ist die Grenzfläche IF2 zwischen dem stark dotierten Abschnitt 135A und dem Isolatorteil ID (der ILD-Schicht 180) im Wesentlichen lotrecht zur horizontalen Ebene der Deckschicht 111 der Isolationsanordnung 110 angeordnet. In Anbetracht dessen, dass die Abschnitte 135B, 136B und 136A, die mit dem Isolatorabschnitt ID verfüllt sind, in derselben Ebene (derselben horizontalen Ebene) und direkt auf der Isolationsstruktur 110 angeordnet sind, unterscheidet sich eine derartige Konfiguration der Kondensatoranordnung 10C sehr stark von der vertikal gestapelten dreischichtigen Kondensatoranordnung. Das bedeutet, die Kondensatoranordnung 10C kann als ein Kondensator horizontalen Typs betrachtet werden.
  • Bezugnehmend auf 12B und 12C können der stark dotierte Abschnitt 135B, der schwach dotierte Abschnitt 136A und die dazwischen eingelegte Isolier-ILD-Schicht 180 als das Gate, die Masse (schwach dotierter Körper) und der Isolator eines Polysilizium-Isolator-Polysilizium- (PIP-) Kondensators dienen. Die Dotierungseigenschaften der PIP-Kondensator-Elektrodenplatten führen zu Kapazitätsänderungen, wobei die Änderungen in der Kapazität eine Funktion der angelegten Spannung sind. Wenn die Dotierstofftypen (oder Dotierstoffkonzentrationen) der Elektrodenplatten, d.h. der stark dotierte Abschnitt 135B und der schwach dotierte Abschnitt 136A, unterschiedlich sind, ist der PIP-Kondensator ein variabler Kondensator. Die Kapazität des PIP-Kondensators steigt mit der an das Gate angelegten Spannung. In einer Ausführungsform, wenn die stark dotierten Abschnitte 135B und 136B stark dotierte Abschnitte vom Typ N sind, und der schwach dotierte Abschnitt 136A ein schwach dotierter Abschnitt vom Typ N ist, ist der Kondensator ein variabler Kondensator. In einer Ausführungsform, wenn der stark dotierte Abschnitt 135B ein stark dotierter Abschnitt vom Typ N ist, die stark dotierten Abschnitte 136B stark dotierte Abschnitte vom Typ P sind, und der schwach dotierte Abschnitt 136A ein schwach dotierter Abschnitt vom Typ P ist, ist der Kondensator ein variabler Kondensator. In einer Ausführungsform, wenn der stark dotierte Abschnitt 135B ein stark dotierter Abschnitt vom Typ P ist, die stark dotierten Abschnitte 136B stark dotierte Abschnitte vom Typ N sind, und der schwach dotierte Abschnitt 136A ein schwach dotierter Abschnitt vom Typ N ist, ist der Kondensator ein variabler Kondensator. In einer Ausführungsform, wenn die stark dotierten Abschnitte 135B und 136B stark dotierte Abschnitte vom Typ P sind, und der schwach dotierte Abschnitt 136A ein schwach dotierter Abschnitt vom Typ P ist, ist der Kondensator ein variabler Kondensator.
  • Folgt man den vorherigen Prozessen gemäß einigen Ausführungsformen, wird die Halbleitermaterialschicht oder die Polysiliziumschicht, die zum Bilden der Gateelektrode für MOS-Transistoren verwendet wird, auch zum Bilden des stark dotierten Abschnitts 135B und des leicht dotierten Abschnitts 136A verwendet, die als obere und untere Elektroden eines PIP-Kondensators dienen. In einigen Ausführungsformen können Abschnitte der Halbleitermaterialschicht oder der Polysiliziumschicht, die als die obere Elektrode dienen, mit Source-/Drain-Implantaten dotiert sein, während andere Abschnitte der Halbleitermaterialschicht oder der Polysiliziumschicht, die als die untere Elektrode dient, mit LDD-Implantaten dotiert sein können.
  • Wie in 12B und 12C gezeigt, ist der schwach dotierte Abschnitt 136A im Abstand vom stark dotierten Abschnitt 135B angeordnet, mit einer Distanz D3 in der X-Achsenrichtung und mit einer Distanz D4 in der Y-Achsenrichtung. Da die Isolier-ILD-Schicht 180 in den Raum zwischen den Abschnitten 135B und 136A gefüllt ist, ist die zwischen die Abschnitte 135B und 136A eingefüllte ILD-Schicht 180 mit einer Dicke in der X-Achsenrichtung gleich D3 und einer Dicke in der Y-Achsenrichtung gleich D4 gebildet. Da die Kondensatoranordnung 10C ein Kondensator des Horizontaltyps ist, kann die Dicke des Isolators einfach abgestimmt werden durch Abändern der Distanz zwischen dem stark dotierten Abschnitt 135B und dem schwach dotierten Abschnitt 136A. Basierend auf den Produktanforderungen kann die Kondensatoranordnung daher durch die Modifikation der Gestaltung oder der Konfiguration der Halbleitermaterialstrukturen während den MOS-Herstellungsprozessen gestaltet oder abgestimmt werden. In diesem Fall ist es nicht notwendig, zusätzliche Masken zu verwenden und zusätzliche Prozesse auszuführen, um das Gateoxid unterschiedlicher Dicken speziell zu bilden, insbesondere ein dickeres Gateoxid für die Bildung der Kondensatoranordnung. Auch die Isolator- oder dielektrische Integrität des Kondensators des Horizontaltyps ist verbessert, da das lokale Ausdünnen des Isolators reduziert wird. Folglich kann die Kondensatoranordnung des Horizontaltyps ohne Notwendigkeit der Bildung einer zusätzlichen Polysiliziumschicht und/oder der Ausführung zusätzlicher Implantationsprozesse gebildet werden. Die Bildung der Kondensatoranordnung ist kompatibel mit den CMOS-Herstellungsprozessen und ist kostengünstiger. Ferner ist die Kondensatoranordnung im nicht aktiven Bereich oder dem Isolierbereich gebildet, und ist auf der/den Isolationsanordnung/en angeordnet, wodurch mehr Gestaltungsfläche für das Bilden aktiver Komponenten eingespart wird.
  • In weiteren Ausführungsformen, wie in 13 gezeigt, ist die Kondensatoranordnung 13C auf der Isolationsanordnung IS angeordnet und weist einen ringförmigen stark dotierten Abschnitt HP2 und einen stark dotierten Abschnitt HP1, der in der Mitte des und im Abstand vom stark dotierten Abschnitt HP2 angeordnet ist, auf. Ebenso weist die Kondensatoranordnung 13C einen Isolatorabschnitt ID auf, der zwischen den stark dotierten Abschnitten HP1 und HP2 liegt. Der ringförmige stark dotierte Abschnitt HP2 funktioniert ähnlich wie der stark dotierte Abschnitt 136B, der in 12A gezeigt ist. Der stark dotierte Abschnitt HP1 funktioniert ähnlich wie der stark dotierte Abschnitt 135B, der in 12A gezeigt ist. Unterschiedlich von der Anordnung von 12A weist die Kondensatoranordnung von 13 keinen schwach dotierten Abschnitt auf. Wenn die stark dotierten Abschnitte HP1 und HP2 vom selben leitenden Typ sind und dieselbe Dotierungskonzentration aufweisen, dient die Kondensatoranordnung 13C als ein konstanter Kondensator.
  • 14 ist eine schematische perspektivische Ansicht, die einen Abschnitt der Anordnung zeigt, die eine Kondensatoranordnung im Einklang mit einigen Ausführungsformen der Offenbarung umfasst. Bezugnehmend auf 14 ist die Kondensatoranordnung 14C in einigen Ausführungsformen ein Kondensator des Horizontaltyps und ist auf der Isolationsanordnung IS angeordnet. In einigen Ausführungsformen umfasst die Anordnung 14C einen ersten stark dotierten Abschnitt HPi und einen zweiten stark dotierten Abschnitt HP2. Die ersten und die zweiten stark dotierten Abschnitte sind als Streifenanordnungen geformt und parallel angeordnet. In einigen Ausführungsformen umfasst die Anordnung 14C einen schwach dotierten Abschnitt LP, der neben dem zweiten stark dotierten Abschnitt HP2 und zwischen dem ersten und dem zweiten stark dotierten Abschnitt HP1 und HP2 angeordnet ist. Ebenso weist die Kondensatoranordnung 14C einen Isolatorabschnitt ID auf, der zwischen dem schwach dotierten Abschnitt LP und dem ersten stark dotierten Abschnitt HP1 eingelegt und zwischen den stark dotierten Abschnitten HP1 und HP2 angeordnet ist. Der erste stark dotierte Abschnitt HPi und der zweite stark dotierte Abschnitt HP2 funktionieren ähnlich wie der stark dotierte Abschnitt 135B, 136B, der in 12A gezeigt ist. Der schwach dotierte Abschnitt LP funktioniert ähnlich wie der schwach dotierte Abschnitt 136A, der in 12A gezeigt ist. Somit funktioniert die Kondensatoranordnung 14C als ein MOS-Kondensator, und weist eine variable Kapazität als Reaktion auf eine unterschiedliche Vorspannung auf.
  • Folgt man den vorherigen Prozessen gemäß einigen Ausführungsformen, können die schwach und stark dotierten Abschnitte der Kondensatoranordnung 14C aus der Halbleitermaterialschicht oder der Polysiliziumschicht, die zum Bilden der Gateelektrode für MOS-Transistoren verwendet wird, gebildet sein. In einigen Ausführungsformen können die stark dotierten Abschnitte HP1 und HP2 mit Source-/Drain-Implantaten dotiert sein, während der schwach dotierte Abschnitt mit LDD-Implantat dotiert sein kann.
  • 15 ist ein Schaltplan, der einen mit einem Kondensator C verbundenen Wechselrichter 1500 zeigt. In einer beispielhaften Ausführungsform umfasst der Wechselrichter 1500 einen MOS-Transistor vom Typ P (PMOS) 1502 und einen MOS-Transistor vom Typ N (NMOS) 1504. In 15 ist der PMOS-Transistor 1502 elektrisch verbunden mit einer Strom- oder Hochspannungsversorgung HV Vdd, während der NMOS-Transistor 1504 elektrisch verbunden ist mit der Erde GND. Der Kondensator C ist mit dem Ausgangsanschluss verbunden, und ist ebenfalls mit der Erde GND verbunden. In einigen Ausführungsformen ist der Kondensator C ein konstanter Kondensator und ist elektrisch verbunden mit dem Wechselrichter 1500. In bestimmten Ausführungsformen umfasst der Kondensator C die Kondensatoranordnung/en, wie in den obigen Situationen beschrieben, oder ist aus solchen gebildet. In einer Ausführungsform weist der Kondensator C obere und untere Elektroden E1 und E2 auf, die ähnlich den stark dotierten Abschnitten HP1 und HP2 der in 13 gezeigten Kondensatorstruktur 13C sind. In einer Ausführungsform weist der Kondensator C obere und untere Elektroden E1 und E2 auf, die ähnlich dem stark dotierten Abschnitt 135B und dem schwach dotierten Abschnitt 136A der Kondensatoranordnung sind, der in 12A gezeigt ist. Wie hierin beschrieben sind die möglichen Anwendungen der Kondensatoranordnungen nicht durch die hierin bereitgestellten Ausführungsformen beschränkt, und die Kondensatoranordnungen können für jegliche Schaltung verwendbar sein oder in Kombination mit verschiedenen elektronischen Bauelementen verwendet werden.
  • Im Einklang mit einigen Ausführungsformen umfasst ein Halbleiterbauelement eine Isolationsanordnung und eine Kondensatoranordnung, die an einer oberen Fläche der Isolationsanordnung angeordnet sindI. Die Kondensatoranordnung umfasst eine Halbleitermaterialstruktur und eine Isolatorstruktur, die in der Halbleiterstruktur liegt. Die Halbleitermaterialstruktur und die Isolatorstruktur sind in derselben horizontalen Ebene auf der Isolationsanordnung angeordnet.
  • Im Einklang mit einigen Ausführungsformen umfasst ein Halbleiterbauelement eine Isolationsanordnung und eine Kondensatoranordnung, der an einer oberen Fläche der Isolationsanordnung angeordnet ist. Die Kondensatoranordnung umfasst eine Halbleitermaterialstruktur und eine Isolatorstruktur, die in die Halbleiterstruktur eingefüllt ist. Die Halbleitermaterialstruktur und die Isolatorstruktur sind in Kontakt mit der oberen Fläche der Isolationsanordnung, und eine Grenzfläche der Halbleitermaterialstruktur und der Isolatorstruktur ist im Wesentlichen lotrecht zur oberen Fläche der Isolationsanordnung angeordnet.
  • Im Einklang mit einigen Ausführungsformen umfasst ein Verfahren zum Herstellen eines Halbleiterbauelements mindestens die folgenden Schritte. Eine Isolationsanordnung ist in einem Substrat gebildet, um einen Isolierbereich zu definieren. Eine Halbleitermaterialstruktur ist auf der Isolationsanordnung gebildet. Ein schwach dotierter Abschnitt ist mit einer ersten Dotierungskonzentration in der Halbleitermaterialstruktur gebildet durch Ausführen eines ersten Ionenimplantationsprozesses auf die Halbleitermaterialstruktur im Isolierbereich. Mindestens ein schwach dotierter Abschnitt ist in der Halbleitermaterialstruktur gebildet durch Ausführen eines zweiten Ionenimplantationsprozesses auf die Halbleitermaterialstruktur im Isolierbereich. Der mindestens eine stark dotierte Abschnitt weist eine Dotierungskonzentration auf, die höher ist, als die erste Dotierungskonzentration. Eine Isoliermaterialschicht ist über dem Substrat gebildet, welche die Halbleitermaterialstruktur im Isolierbereich abdeckt. Die Isoliermaterialschicht füllt mindestens einen Spalt der Halbleitermaterialstruktur auf, um einen Kondensator zu bilden.
  • Das Voranstehende umreißt Merkmale mehrerer Ausführungsformen, sodass Fachleute die Aspekte der Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die Offenbarung problemlos als eine Basis zum Entwerfen oder Abändern anderer Verfahren und Anordnungen verwenden können, um dieselben Zwecke zu erfüllen und/oder dieselben Vorteile zu erzielen, wie die hierin vorgestellten Ausführungsformen. Fachleute sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht vom Geist und Umfang der Offenbarung abweichen, und dass sie verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne vom Geist und Umfang der Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62690430 [0001]

Claims (20)

  1. Halbleitervorrichtung, umfassend: ein Substrat aufweisend Isolationsanordnungen darin; eine Kondensatoranordnung, die an einer oberen Fläche der Isolationsanordnung angeordnet ist, wobei die Kondensatoranordnung eine Halbleitermaterialstruktur und eine Isolatorstruktur, die in der Halbleiterstruktur liegt, aufweist, wobei die Halbleitermaterialstruktur und die Isolatorstruktur in derselben horizontalen Ebene auf der Isolationsanordnung angeordnet sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleitermaterialstruktur einen ersten stark dotierten Abschnitt und einen zweiten stark dotierten Abschnitt umfasst, und die Isolatorstruktur zwischen dem ersten und dem zweiten stark dotierten Abschnitt angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei der erste und der zweite stark dotierte Abschnitt dieselbe Dotierungskonzentration aufweisen.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei die Halbleitermaterialstruktur ferner einen schwach dotierten Abschnitt umfasst, der zwischen der Isolatorstruktur und dem zweiten stark dotierten Abschnitt angeordnet ist, die Isolatorstruktur zwischen dem ersten stark dotierten Abschnitt und dem schwach dotierten Abschnitt liegt, und der schwach dotierte Abschnitt eine Dotierungskonzentration aufweist, die geringer ist als jene des ersten und des zweiten stark dotierten Abschnitts.
  5. Halbleitervorrichtung nach Anspruch 4, wobei der erste und der zweite stark dotierte Abschnitt und der schwach dotierte Abschnitt Streifenanordnungen sind, die parallel angeordnet sind, die Isolatorstruktur in Kontakt mit dem ersten stark dotierten Abschnitt und dem schwach dotierten Abschnitt ist, und der schwach dotierte Abschnitt in Kontakt mit dem zweiten stark dotierten Abschnitt und der Isolatorstruktur ist.
  6. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei die Halbleitermaterialstruktur ferner einen schwach dotierten Abschnitt umfasst, der zwischen der Isolatorstruktur und dem ersten und dem zweiten stark dotierten Abschnitt angeordnet ist, die Isolatorstruktur zwischen dem ersten stark dotierten Abschnitt und dem schwach dotierten Abschnitt liegt, und der schwach dotierte Abschnitt eine Dotierungskonzentration aufweist, die geringer ist als jene des ersten und des zweiten stark dotierten Abschnitts.
  7. Halbleitervorrichtung nach Anspruch 6, wobei der schwach dotierte Abschnitt eine Ringanordnung aufweist, der erste stark dotierte Abschnitt innerhalb der Ringanordnung angeordnet und durch den dazwischen angeordneten Isolatorabschnitt vom schwach dotierten Abschnitt getrennt ist, und die zweiten stark dotierten Abschnitte Streifenanordnungen sind, die an gegenüberliegenden Seiten des schwach dotierten Abschnitts angeordnet und in Kontakt mit dem schwach dotierten Abschnitt sind.
  8. Halbleitervorrichtung, umfassend: ein Substrat aufweisend Isolationsanordnungen darin; eine Kondensatoranordnung, die an einer oberen Fläche der Isolationsanordnung angeordnet ist, wobei die Kondensatoranordnung eine Halbleitermaterialstruktur und eine Isolatorstruktur, die in die Halbleitermaterialstruktur gefüllt ist, umfasst, wobei die Halbleitermaterialstruktur und die Isolatorstruktur in Kontakt mit der oberen Fläche der Isolationsanordnung sind und eine Grenzfläche der Halbleitermaterialstruktur und der Isolatorstruktur im Wesentlichen lotrecht zur oberen Fläche der Isolationsanordnung angeordnet ist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei die Halbleitermaterialstruktur einen ersten stark dotierten Abschnitt und einen zweiten stark dotierten Abschnitt umfasst, und die Isolatorstruktur zwischen dem ersten und dem zweiten stark dotierten Abschnitt angeordnet ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei der erste und der zweite stark dotierte Abschnitt vom selben leitenden Typ sind und dieselbe Dotierungskonzentration aufweisen.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die Halbleitermaterialstruktur ferner einen schwach dotierten Abschnitt umfasst, der zwischen der Isolatorstruktur und dem zweiten stark dotierten Abschnitt angeordnet ist, die Isolatorstruktur zwischen dem ersten stark dotierten Abschnitt und dem schwach dotierten Abschnitt liegt und der schwach dotierte Abschnitt eine Dotierungskonzentration aufweist, die geringer ist als jene des ersten und des zweiten stark dotierten Abschnitts.
  12. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei die Halbleitermaterialstruktur ferner einen schwach dotierten Abschnitt umfasst, der zwischen der Isolatorstruktur und dem zweiten stark dotierten Abschnitt angeordnet ist, und die Isolatorstruktur zwischen dem ersten stark dotierten Abschnitt und dem schwach dotierten Abschnitt liegt, wobei der schwach dotierte Abschnitt eine Dotierungskonzentration aufweist, die geringer ist als jene des ersten und des zweiten stark dotierten Abschnitts und der erste stark dotierte Abschnitt von einem leitenden Typ ist, der sich von jenem des schwach dotierten Abschnitts und des zweiten stark dotierten Abschnitts unterscheidet.
  13. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei die Halbleitermaterialstruktur ferner einen schwach dotierten Abschnitt aufweist, der zwischen der Isolatorstruktur und dem zweiten stark dotierten Abschnitt angeordnet ist, der erste und der zweite stark dotierte Abschnitt und der schwach dotierte Abschnitt Streifenanordnungen sind, die parallel angeordnet sind, die Isolatorstruktur in Kontakt mit dem ersten stark dotierten Abschnitt und dem schwach dotierten Abschnitt ist und der schwach dotierte Abschnitt in Kontakt mit dem zweiten stark dotierten Abschnitt und der Isolatorstruktur ist.
  14. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei die Halbleitermaterialstruktur ferner einen schwach dotierten Abschnitt umfasst, der zwischen der Isolatorstruktur und dem ersten und dem zweiten stark dotierten Abschnitt angeordnet ist, und die Isolatorstruktur zwischen dem ersten stark dotierten Abschnitt und dem schwach dotierten Abschnitt liegt.
  15. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei die Halbleitermaterialstruktur ferner einen schwach dotierten Abschnitt umfasst, der zwischen der Isolatorstruktur und dem ersten und dem zweiten stark dotierten Abschnitt angeordnet ist, und die Isolatorstruktur zwischen dem ersten stark dotierten Abschnitt und dem schwach dotierten Abschnitt liegt, wobei der schwach dotierte Abschnitt eine Dotierungskonzentration aufweist, die geringer ist als jene des ersten und des zweiten stark dotierten Abschnitts, und der erste stark dotierte Abschnitt von einem leitenden Typ ist, der sich von jenem des schwach dotierten Abschnitts und des zweiten stark dotierten Abschnitts unterscheidet.
  16. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei die Halbleitermaterialstruktur ferner einen schwach dotierten Abschnitt umfasst, der zwischen der Isolatorstruktur und dem ersten und dem zweiten stark dotierten Abschnitt angeordnet ist, und der schwach dotierte Abschnitt eine Ringanordnung aufweist, wobei der erste stark dotierte Abschnitt innerhalb der Ringanordnung angeordnet und durch den dazwischen angeordneten Isolatorabschnitt vom schwach dotierten Abschnitt getrennt ist, und die zweiten stark dotierten Abschnitte Streifenanordnungen sind, die an gegenüberliegenden Seiten des schwach dotierten Abschnitts angeordnet und in Kontakt mit dem schwach dotierten Abschnitt sind.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden einer Isolationsanordnung in einem Substrat zum Definierten eines Isolierbereichs; Bilden einer Halbleitermaterialstruktur auf der Isolationsanordnung; Bilden eines schwach dotierten Abschnitts mit einer ersten Dotierungskonzentration in der Halbleitermaterialstruktur durch Ausführen eines ersten Ionenimplantationsprozesses auf die Halbleitermaterialstruktur im Isolierbereich; Bilden mindestens eines stark dotierten Abschnitts in der Halbleitermaterialstruktur durch Ausführen eines zweiten Ionenimplantationsprozesses auf die Halbleitermaterialstruktur im Isolierbereich, wobei der mindestens eine stark dotierte Abschnitt eine Dotierungskonzentration aufweist, die höher ist als die erste Dotierungskonzentration; and Bilden einer Isolatormaterialschicht über dem Substrat, welche die Halbleitermaterialstruktur im Isolierbereich abdeckt, wobei die Isolatormaterialschicht mindestens einen Spalt der Halbleitermaterialstruktur ausfüllt.
  18. Verfahren nach Anspruch 17, ferner umfassend das Bilden eines Transistors in einem aktiven Bereich des Substrats, wobei der erste Ionenimplantationsprozess ausgeführt wird, um den schwach dotierten Abschnitt in der Halbleitermaterialstruktur und schwach dotierte Bereiche im Transistor im selben Implantationsprozess zu bilden.
  19. Verfahren nach Anspruch 17 oder 18, wobei der zweite Ionenimplantationsprozess ausgeführt wird, um den mindestens einen stark dotierten Abschnitt in der Halbleitermaterialstruktur und Source- und Drain-Bereiche im Transistor im selben Implantationsprozess zu bilden.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei das Bilden der Halbleitermaterialstruktur das Bilden eines Halbleitermaterials direkt auf einer oberen Fläche der Isolationsanordnung umfasst und das Bilden der Isolatormaterialschicht das Bilden eines Isolatormaterials, das den Spalt der Halbleitermaterialstruktur füllt und in Kontakt mit der oberen Fläche der Isolationsanordnung ist, umfasst.
DE102019104141.4A 2018-06-27 2019-02-19 Halbleiterbauelement aufweisend einen Kondensator und Herstellungsverfahren desselben Active DE102019104141B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862690430P 2018-06-27 2018-06-27
US62/690,430 2018-06-27
US16/273,260 2019-02-12
US16/273,260 US10868108B2 (en) 2018-06-27 2019-02-12 Semiconductor device having high voltage lateral capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
DE102019104141A1 true DE102019104141A1 (de) 2020-01-02
DE102019104141B4 DE102019104141B4 (de) 2021-10-28

Family

ID=68886469

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019104141.4A Active DE102019104141B4 (de) 2018-06-27 2019-02-19 Halbleiterbauelement aufweisend einen Kondensator und Herstellungsverfahren desselben

Country Status (5)

Country Link
US (3) US10868108B2 (de)
KR (1) KR102249695B1 (de)
CN (1) CN110649000B (de)
DE (1) DE102019104141B4 (de)
TW (1) TWI741292B (de)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936278A (en) 1996-03-13 1999-08-10 Texas Instruments Incorporated Semiconductor on silicon (SOI) transistor with a halo implant
US5759882A (en) * 1996-10-16 1998-06-02 National Semiconductor Corporation Method of fabricating self-aligned contacts and local interconnects in CMOS and BICMOS processes using chemical mechanical polishing (CMP)
US5766992A (en) 1997-04-11 1998-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure
JPH11345968A (ja) * 1998-06-02 1999-12-14 Seiko Instruments Inc 半導体装置およびその製造方法
DE19832993C1 (de) 1998-07-22 1999-11-04 Siemens Ag Resistive ferroelektrische Speicherzelle
US6372652B1 (en) * 2000-01-31 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Method for forming a thin-film, electrically blowable fuse with a reproducible blowing wattage
WO2003054972A1 (fr) 2001-12-12 2003-07-03 Matsushita Electric Industrial Co., Ltd. Condensateur variable et son procede de fabrication
KR100472034B1 (ko) 2002-11-08 2005-03-11 동부아남반도체 주식회사 박막 커패시터 및 그 제조 방법
US6934143B2 (en) * 2003-10-03 2005-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure
JP2006066726A (ja) * 2004-08-27 2006-03-09 Toshiba Corp 半導体装置の製造方法及び半導体基板
KR100660720B1 (ko) * 2005-12-29 2006-12-21 동부일렉트로닉스 주식회사 수평 구조의 게이트 커패시터 및 그 제조 방법
US7728371B2 (en) * 2007-09-19 2010-06-01 International Business Machines Corporation SOI CMOS compatible multiplanar capacitor
JP5129541B2 (ja) * 2007-10-15 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI434424B (zh) 2009-05-07 2014-04-11 United Microelectronics Corp 一種雙極性接面電晶體共構多晶矽－絕緣體－多晶矽電容結構及其製作方法
US8963223B2 (en) * 2010-03-01 2015-02-24 Broadcom Corporation Scalable integrated MIM capacitor using gate metal
US9035352B2 (en) * 2012-04-30 2015-05-19 Texas Instruments Incorporated Twin-well lateral silicon controlled rectifier
US9379175B2 (en) * 2013-12-26 2016-06-28 Mediatek Inc. Integrated circuits and fabrication methods thereof
US9766484B2 (en) * 2014-01-24 2017-09-19 Cisco Technology, Inc. Electro-optical modulator using waveguides with overlapping ridges
US9391156B2 (en) * 2014-08-28 2016-07-12 Globalfoundries Inc. Embedded capacitor
CN105529360B (zh) * 2014-09-30 2019-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109427785B (zh) * 2017-08-21 2022-09-27 联华电子股份有限公司 包含电容的装置及其形成方法
US10468427B2 (en) * 2018-01-23 2019-11-05 Globalfoundries Singapore Pte. Ltd. Poly-insulator-poly (PIP) capacitor

Also Published As

Publication number Publication date
US20210083042A1 (en) 2021-03-18
US20200006466A1 (en) 2020-01-02
CN110649000A (zh) 2020-01-03
DE102019104141B4 (de) 2021-10-28
US11532694B2 (en) 2022-12-20
US20230107575A1 (en) 2023-04-06
CN110649000B (zh) 2021-04-27
TW202002311A (zh) 2020-01-01
US10868108B2 (en) 2020-12-15
KR20200001465A (ko) 2020-01-06
TWI741292B (zh) 2021-10-01
KR102249695B1 (ko) 2021-05-11

Similar Documents

Publication Publication Date Title
DE102017111545B4 (de) Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren
DE102015117142B4 (de) Kontakte für stark skalierte Transistoren und Verfahren zu ihrer Herstellung
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE69432918T2 (de) Verfahren zum Herstellen eines CMOS-Bauteil mit Hoch- und Niedrigspannungstransistoren
DE102013104130B4 (de) Schutzringe auf Fin-Strukturen
DE112007001725B4 (de) SOI-Bauelement und Verfahren zu dessen Herstellung
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE102013114164B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtungsstruktur
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102018118635A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und eine Halbleitervorrichtung
DE112007000964B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit
DE102016100016B4 (de) Halbleiterstruktur
DE102019215248A1 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
EP1187191A2 (de) SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
DE102018203747B4 (de) Feldeffekttransistoren mit einer t-förmigen gateelektrode und verfahren zu deren herstellung
DE102013225362A1 (de) Erhöhen der durchbruchsspannung einer metalloxidhalbleitereinrichtung
DE102019104141B4 (de) Halbleiterbauelement aufweisend einen Kondensator und Herstellungsverfahren desselben
DE102019219072B4 (de) Dummy-Füllschema zur Verwendung mit passiven Vorrichtungen
DE102021100990A1 (de) Halbleitervorrichtung und verfahren
DE102021116786A1 (de) Halbleitervorrichtung und verfahren zu dessen herstellung
DE102021105456A1 (de) Halbleitervorrichtung und verfahren
DE102012201025B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit lokalen Kontakten
DE112019004877T5 (de) Halbleitervorrichtung und produktionsverfahren für eine halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029920000

Ipc: H01L0027080000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final