CN109427785B - 包含电容的装置及其形成方法 - Google Patents

包含电容的装置及其形成方法 Download PDF

Info

Publication number
CN109427785B
CN109427785B CN201710717139.1A CN201710717139A CN109427785B CN 109427785 B CN109427785 B CN 109427785B CN 201710717139 A CN201710717139 A CN 201710717139A CN 109427785 B CN109427785 B CN 109427785B
Authority
CN
China
Prior art keywords
capacitor
gate
forming
control gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710717139.1A
Other languages
English (en)
Other versions
CN109427785A (zh
Inventor
方玲刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201710717139.1A priority Critical patent/CN109427785B/zh
Priority to US15/697,459 priority patent/US10263000B2/en
Publication of CN109427785A publication Critical patent/CN109427785A/zh
Application granted granted Critical
Publication of CN109427785B publication Critical patent/CN109427785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Abstract

本发明公开一种包含电容的装置及其形成方法。包含一电容的装置，包含有一绝缘结构、一第一控制栅极、一第一选择栅极以及一第一介电层。绝缘结构设置于一基底中。第一控制栅极及第一选择栅极直接设置于绝缘结构的正上方。第一介电层垂直夹置于第一控制栅极及第一选择栅极之间，因而构成电容。本发明还提供形成包含此电容的装置的方法。

Description

包含电容的装置及其形成方法
技术领域
本发明涉及一种包含电容的装置及其形成方法，尤其是涉及一种以存储器结构作为电容的装置及其形成方法。
背景技术
半导体元件中的电容器通常是由两个电极及位于二电极间的介电质所共同组成的。这种结构普遍应用在许多半导体元件上。这种电容器的制作工艺通常如下所述。首先，形成一导体层于底材上，定义图案并蚀刻以形成电容器的下电极。接下来，形成一介电层于下电极之上。最后以另一个导体层覆盖介电层即形成电容器。
电极的材料至少包括多晶硅、多晶硅化金属及金属。因此，目前半导体晶圆厂所提供的电容制造方法大约有三种：金属－介电层－金属(Metal－insulator－Metal,MIM)电容，多晶硅－介电层－多晶硅(Poly－insulator－Poly,PIP)电容，以及金属氧化物(MetalOxide Semiconductor,MOS)电容，以相容于MOS制作工艺使制作工艺的整合得以简化。MIM电容是利用两层金属层来形成电极板而做成电容。PIP电容是利用两层多晶硅层来形成电极板而做成电容。MOS电容则是将MOS的漏极及源极连接在一起，与栅极形成两个电极板而做成电容。
然而，当集成电路的集成度增加，而电路中的各半导体元件的尺寸微缩后，如何整合各晶体管元件，例如电容与其他晶体管、电容与存储器等元件，以达到所需的电容值及运算功率且又能简化制作工艺并降低成本等，即成为业界的重要课题。
发明内容
本发明提出一种包含电容的装置及其形成方法，其以存储器结构作为电容，以能形成高电压电容以及整合电容与存储器制作工艺。
本发明提供一种包含一电容的装置，包含有一绝缘结构、一第一控制栅极、一第一选择栅极以及一第一介电层。绝缘结构设置于一基底中。第一控制栅极及第一选择栅极直接设置于绝缘结构的正上方。第一介电层垂直夹置于第一控制栅极及第一选择栅极之间，因而构成电容。
本发明提供形成包含一电容的一装置的方法，包含有下述步骤。首先，提供一基底，包含一电容区。接着，形成一绝缘结构于电容区的基底中。接续，形成一第一控制栅极于绝缘结构的正上方。续之，形成一第一介电层于第一控制栅极的一侧壁。然后，形成一第一选择栅极于第一介电层的侧边，因而构成电容，其中电容包含第一介电层夹置于第一控制栅极及第一选择栅极之间。
基于上述，本发明提出一种包含电容的装置及其形成方法，其以一存储器结构的一第一控制栅极及一第一选择栅极分别作为电容的二电极，并以一第一介电层垂直夹置于第一控制栅极及第一选择栅极之间作为电容介电质，因而构成一电容。如此一来，本发明能形成高电压电容及整合电容与存储器制作工艺，进而提升电容品质、降低制作工艺成本并缩小电容体积。
附图说明
图1～图9为本发明一实施例的包含电容的装置的剖面示意图；
图10为本发明一实施例的电容装置的俯视示意图。
主要元件符号说明
10：绝缘结构
20、30：扩散层
110：基底
112：补陷电荷层
114a：第一控制栅极
114b：第二控制栅极
120：硬掩模层
122：底层
124：顶层
130a：第一介电层
130b：第二介电层
132：氧化层
134：氮化层
140a：第一选择栅极
140b：第二选择栅极
140’：第一选择栅极材料
150：间隙壁
160：金属硅化物
170：平坦的层间介电层
A：第一区
B：第二区
C1、C2：接触插塞
P：图案化的光致抗蚀剂
S1、S2：侧壁
S3：侧边
具体实施方式
图1～图9绘示的是本发明一实施例的包含电容的装置的剖面示意图。如图1所示，提供一基底110。基底110例如是一硅基底、一含硅基底(例如SiC)、一三五族基底(例如GaN)、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)、一硅覆绝缘(silicon-on-insulator，SOI)基底或一含外延层的基底等半导体基底。基底110可包含一第一区A以及一第二区B。在本实施例中，第一区A为一电容区，而第二区B为一存储器区，但本发明不以此为限。一绝缘结构10仅位于第一区A的基底110中，但不位于第二区B的基底110中，故后续设置于绝缘结构10上的电容结构可与基底110电性绝缘。绝缘结构10可例如为一浅沟槽绝缘(shallow trench isolation,STI)结构，其例如以一浅沟槽绝缘(shallow trench isolation,STI)制作工艺形成，但本发明不以此为限。
形成补陷电荷层112、第一控制栅极114a及硬掩模层120堆叠于第一区A的绝缘结构10上以及补陷电荷层112、第二控制栅极114b及硬掩模层120堆叠于第二区B的基底110上。在本实施例中，第一区A及第二区B的补陷电荷层112、第一区A的第一控制栅极114a、第二区B的第二控制栅极114b、及第一区A及第二区B的硬掩模层120同时形成于基底110上，以整合电容制作工艺及存储器制作工艺，从而简化制作工艺。此二区的补陷电荷层112包含相同材料、此二区的第一控制栅极114a及第二控制栅极114b包含相同材料，以及此二区的硬掩模层120包含相同材料。但在其他实施例中，第一区A的绝缘结构10上的补陷电荷层112、第一控制栅极114a及硬掩模层120以及第二区B的基底110上的补陷电荷层112、第二控制栅极114b及硬掩模层120可依序分别形成，且可分别由不同材料组成，视实际情况而定。
补陷电荷层112可例如为氧化/氮化/氧化层，第一控制栅极114a及第二控制栅极114b可例如为多晶硅层，但本发明不以此为限。在本实施例中，每一硬掩模层120包含一底层122以及一顶层124的二层结构，其中底层122例如为一氧化层，而顶层124例如为一氮化层，但本发明非限于此。
如图2所示，同时形成一第一介电层130a于各第一控制栅极114a的一侧壁S1以及一第二介电层130b于各第二控制栅极114b的一侧壁S2。在本实施例中，第一介电层130a形成于补陷电荷层112、第一控制栅极114a及硬掩模层120的侧壁，而第二介电层130b形成于补陷电荷层112、第二控制栅极114b及硬掩模层120的侧壁，但本发明不以此为限。在其他实施例中，第一介电层130a也可仅形成于第一控制栅极114a的侧壁S1，而第二介电层130b也可仅形成于第二控制栅极114b的侧壁S2。在本实施例中，各第一介电层130a/第二介电层130b都可由内而外包含一氧化层132以及一氮化层134，其中氧化层132较佳为一高温氧化(high temperature oxide,HTO)层。以此二层所形成的第一介电层130a可具有高介电常数，从而在第一区A中作为高电压电容中的介电材料，以及第二介电层130b可在第二区B中作为存储器单元中隔绝第二控制栅极114b及后续形成的第二选择栅极的介电材料，但本发明不此为限。在其他实施例中，各第一介电层130a/第二介电层130b也可为一高介电常数介电层、多层高介电常数介电层、或者高介电常数介电层与氧化层及氮化层等组合，视实际所需形成的高电压电容及存储器单元特性而定。
如图3～图4所示，形成一第一选择栅极140a于各第一介电层130a的一侧边S3，因而构成电容，其中第一控制栅极114a与第一选择栅极140a作为电容的电极，而第一介电层130a夹置于第一控制栅极114a及第一选择栅极140a之间作为电容的介电材料。并且，同时形成一第二选择栅极140b于各第二控制栅极114b的侧边，因而构成一存储器单元。在本实施例中，第一选择栅极140a及第二选择栅极140b包含相同材料，但本发明不以此为限。
详细而言，如图3所示，一第一选择栅极材料140’全面性覆盖硬掩模层120、第一介电层130a、第二介电层130b及基底110；如图4所示，图案化并移除部分的第一选择栅极材料140’而形成第一选择栅极140a及第二选择栅极140b，其中第一选择栅极140a仅位于第一控制栅极114a以及部分的硬掩模层120的侧壁，而第二选择栅极140b仅位于第二控制栅极114b以及部分的硬掩模层120的侧壁，但本发明不以此为限。续之，形成扩散层20于第二选择栅极140b侧边暴露出的第二区B的基底110中，因而作为各结构的源极或漏极。
如图5～图6所示，移除部分的第一选择栅极140a以及移除部分的第二选择栅极140b。移除部分的第一选择栅极140a以及移除部分的第二选择栅极140b的方法可包含：先形成一图案化的光致抗蚀剂P于第一区A及第二区B的基底110上，并暴露出欲移除的第一选择栅极140a及第二选择栅极140b，接着移除暴露出的第一选择栅极140a以及第二选择栅极140b并可在暴露出的第二区B的基底110中进行掺杂制作工艺以形成一扩散区30，以作为各结构的一源极或一漏极，如图5所示；随之，移除图案化的光致抗蚀剂P，如图6所示。在本实施例中，当移除部分的第一选择栅极140a以及第二选择栅极140b时，也可能移除部分暴露出的硬掩模层120、第一介电层130a及第二介电层130b。
接续，移除硬掩模层120中的顶层124，但留下硬掩模层120中的底层122；并且，同时移除各第一控制栅极114a及第二控制栅极114b单侧的氮化层134但保留氧化层132，并完全保留各第一控制栅极114a及第二控制栅极114b另一侧的第一介电层130a及第二介电层130b，如图7所示。由于顶层124与氮化层134都由氮化硅所组成，故可以同一制作工艺一并移除。
如图8所示，形成间隙壁150于第一控制栅极114a及第一选择栅极140a侧边的第一区A的绝缘结构10上以及第二控制栅极114b及第二选择栅极140b侧边的第二区B的基底110上。接着，可选择性形成轻掺杂源/漏极(未绘示)于间隙壁150侧边暴露出的第二区B的基底110中。接续，可再形成金属硅化物160于扩散层20/30或者轻掺杂源/漏极(未绘示)等上方。本实施例中的金属硅化物160也同时形成于第一选择栅极140a、部分的第一控制栅极114a、第二选择栅极140b及部分的第二控制栅极114b上。
如图9所示，全面形成一平坦的层间介电层170覆盖第一控制栅极114a、第二控制栅极114b、第一选择栅极140a、第二选择栅极140b、间隙壁150、绝缘结构10以及基底110上。形成平坦的层间介电层170可包含先全面性覆盖一层间介电层材料，再以例如一化学机械研磨(chemical mechanical polishing,CMP)制作工艺平坦化层间介电层材料，而形成平坦的层间介电层170。之后，形成多个接触插塞C1/C2于平坦的层间介电层170中，其中接触插塞C1连接第一区A的第一控制栅极114a以及第二区B的扩散区20/30，且接触插塞C2连接第一区A的第一选择栅极140a以及第二区B的第二选择栅极140b。因而，在第一区A中第一控制栅极114a形成电容的阳极而第一选择栅极140a形成电容的阴极。第二区B中则形成多个对外连接的存储器单元。另外，如图10所示，本发明的电容以俯视图显示，可具有一蛇形(左图)、一螺旋形(右图)或其他布局分布。
综上所述，本发明提出一种包含电容的装置及其形成方法，其以一存储器结构的一第一控制栅极及一第一选择栅极分别作为电容的二电极，并以一第一介电层垂直夹置于第一控制栅极及第一选择栅极之间作为电容介电质，因而构成一电容。如此一来，本发明能形成高电压电容、提升电容品质、缩小电容体积并整合存储器制作工艺及电容制作工艺。
较佳者，第一介电层包含一氧化层及一氮化层、或者一高介电常数介电层，其中氧化层更佳包含一高温氧化层，以具有高介电常数且高品质的介电材料。再者，一基底可包含一第一区以及一第二区，且一绝缘结构仅位于第一区中但不位于第二区，而本发明的电容可形成于绝缘结构的正上方，因而电容可与基底绝缘。另外，一存储器单元可形成于第二区的基底上，此存储器单元较佳与第一区的电容具有相同结构，因而可整合电容及存储器制作工艺，进而简化制作工艺并降低制作工艺成本。因此，存储器单元也可包含一第二控制栅极设置于基底的正上方，一补陷电荷层设置于第二控制栅极及基底之间，以及一第二选择栅极，设置于第二控制栅极侧边。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (19)

1.一种包含电容的装置，包含有：
绝缘结构，设置于一基底中，且位于该基底的一电容区；
第一控制栅极及第一选择栅极直接设置于该绝缘结构的正上方；
第一介电层，垂直夹置于该第一控制栅极及该第一选择栅极之间，因而构成该电容；
第二控制栅极及第二选择栅极，设置于该基底的一存储器单元区；
金属硅化物，设置于该电容区的该第一选择栅极和该第一控制栅极上以及该存储器单元区的该第二选择栅极和该第二控制栅极上；以及
一层间介电层，填充于该电容区的该第一控制栅极与相邻的另一第一控制栅极之间和该第一选择栅极与相邻的另一第一选择栅极之间，且该电容区的所述第一选择栅极和所述第一控制栅极的设置方式与该存储器单元区的所述第二选择栅极和所述第二控制栅极的设置方式相同。
2.如权利要求1所述的包含电容的装置，其中该第一介电层包含氧化层及氮化层、或者高介电常数介电层。
3.如权利要求2所述的包含电容的装置，其中该氧化层包含高温氧化层。
4.如权利要求1所述的包含电容的装置，其中该绝缘结构包含浅沟槽绝缘结构。
5.如权利要求1所述的包含电容的装置，还包含：
补陷电荷层，设置于该第一控制栅极及该绝缘结构之间。
6.如权利要求5所述的包含电容的装置，其中该补陷电荷层包含一氧化/氮化/氧化层。
7.如权利要求1所述的包含电容的装置，其中该电容区包含该电容。
8.如权利要求7所述的包含电容的装置，其中该存储器单元区包含：
补陷电荷层，设置于该第二控制栅极及该基底之间，
其中该第二选择栅极设置于该第二控制栅极侧边，因而构成一存储器单元。
9.如权利要求8所述的包含电容的装置，其中该第一控制栅极及该第二控制栅极包含相同材料，且该第一选择栅极及该第二选择栅极包含相同材料。
10.如权利要求1所述的包含电容的装置，其中该第一控制栅极为该电容的一阳极，而该第一选择栅极为该电容的一阴极。
11.一种形成包含电容的装置的方法，包含有：
提供一基底，包含一电容区和一存储器单元区；
形成一绝缘结构于该电容区的该基底中；
形成一第一控制栅极于该绝缘结构的正上方，且同时形成一第二控制栅极于该存储器单元区的该基底正上方；
形成一第一介电层于该第一控制栅极的一侧壁；
形成一第一选择栅极于该第一介电层的侧边，因而构成该电容，其中该电容包含该第一介电层夹置于该第一控制栅极及该第一选择栅极之间，且同时形成一第二选择栅极于该第二控制栅极的侧边，因而构成一存储器单元；
形成一金属硅化物于该电容区的该第一选择栅极和该第一控制栅极上以及该存储器单元区的该第二选择栅极和该第二控制栅极上；以及
形成一层间介电层，以填充于该电容区的该第一控制栅极与相邻的另一第一控制栅极之间和该第一选择栅极与相邻的另一第一选择栅极之间，且该电容区的所述第一选择栅极和所述第一控制栅极的设置方式与该存储器单元区的所述第二选择栅极和所述第二控制栅极的设置方式相同。
12.如权利要求11所述的形成包含电容的装置的方法，其中该第一介电层包含一氧化层及一氮化层、或者一高介电常数介电层。
13.如权利要求12所述的形成包含电容的装置的方法，其中该氧化层包含一高温氧化层。
14.如权利要求11所述的形成包含电容的装置的方法，其中该绝缘结构包含一浅沟槽绝缘结构。
15.如权利要求11所述的形成包含电容的装置的方法，在形成该第一控制栅极之前，还包含：
形成一补陷电荷层，直接于该绝缘结构上。
16.如权利要求11所述的形成包含电容的装置的方法，其中形成该第一控制栅极、该第一介电层及该第一选择栅极的步骤，包含：
形成由下而上堆叠的该第一控制栅极及一硬掩模层于该绝缘结构的正上方；
形成该第一介电层于该第一控制栅极的该侧壁以及该硬掩模层的一侧壁；
形成该第一选择栅极于该第一介电层的侧边；以及
移除该硬掩模层以及该硬掩模层的该侧壁上的该第一介电层。
17.如权利要求11所述的形成包含电容的装置的方法，其中该电容区包含该电容。
18.如权利要求17所述的形成包含电容的装置的方法，还包含：
同时形成一补陷电荷层，直接于该电容区的该绝缘结构上以及直接于该存储器单元区的该基底上。
19.如权利要求17所述的形成包含电容的装置的方法，还包含：
当形成该第一介电层于该第一控制栅极的该侧壁时，同时形成一第二介电层于该第二控制栅极的一侧壁。
CN201710717139.1A 2017-08-21 2017-08-21 包含电容的装置及其形成方法 Active CN109427785B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710717139.1A CN109427785B (zh) 2017-08-21 2017-08-21 包含电容的装置及其形成方法
US15/697,459 US10263000B2 (en) 2017-08-21 2017-09-07 Device comprising capacitor and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710717139.1A CN109427785B (zh) 2017-08-21 2017-08-21 包含电容的装置及其形成方法

Publications (2)

Publication Number Publication Date
CN109427785A CN109427785A (zh) 2019-03-05
CN109427785B true CN109427785B (zh) 2022-09-27

Family

ID=65361380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710717139.1A Active CN109427785B (zh) 2017-08-21 2017-08-21 包含电容的装置及其形成方法

Country Status (2)

Country Link
US (1) US10263000B2 (zh)
CN (1) CN109427785B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868108B2 (en) * 2018-06-27 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having high voltage lateral capacitor and manufacturing method thereof
CN113035877B (zh) * 2019-12-24 2022-09-16 无锡华润上华科技有限公司 一种半导体器件的制造方法、半导体器件和电子装置
CN114078863A (zh) * 2020-10-29 2022-02-22 长江存储科技有限责任公司 半导体器件、三维存储器及半导体器件制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7186625B2 (en) * 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
JP5205011B2 (ja) * 2007-08-24 2013-06-05 ルネサスエレクトロニクス株式会社 不揮発性半導体装置およびその製造方法
JP5314873B2 (ja) * 2007-10-05 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US9068981B2 (en) * 2009-12-04 2015-06-30 Rapid Pathogen Screening, Inc. Lateral flow assays with time delayed components
JP5613506B2 (ja) * 2009-10-28 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置
US8652925B2 (en) * 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
US8772059B2 (en) * 2011-05-13 2014-07-08 Cypress Semiconductor Corporation Inline method to monitor ONO stack quality
US9246874B2 (en) * 2012-06-29 2016-01-26 Verizon Patent And Licensing Inc. Virtual domain name system
JP5936959B2 (ja) * 2012-09-04 2016-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014174679A (ja) * 2013-03-07 2014-09-22 Canon Inc 情報処理装置及びその方法
US9136360B1 (en) * 2014-06-06 2015-09-15 Freescale Semiconductor, Inc. Methods and structures for charge storage isolation in split-gate memory arrays
US9590059B2 (en) * 2014-12-24 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor to integrate with flash memory
US9559178B2 (en) * 2015-01-23 2017-01-31 Nxp Usa, Inc. Non-volatile memory (NVM) cell and device structure integration
US9570539B2 (en) * 2015-01-30 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integration techniques for MIM or MIP capacitors with flash memory and/or high-κ metal gate CMOS technology
US9397112B1 (en) * 2015-02-06 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. L-shaped capacitor in thin film storage technology
CN106298677B (zh) * 2015-06-12 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体存储器及其制造方法
US9679909B2 (en) 2015-06-25 2017-06-13 Taiwan Samiconductor Manufacturing Co., Ltd. Method for manufacturing a finger trench capacitor with a split-gate flash memory cell
US9831262B2 (en) * 2015-12-30 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded HKMG non-volatile memory
CN106469716B (zh) * 2016-11-25 2019-02-05 南通壹选工业设计有限公司 一种垂直型电容器结构

Also Published As

Publication number Publication date
US20190057968A1 (en) 2019-02-21
US10263000B2 (en) 2019-04-16
CN109427785A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
US9660022B2 (en) Semiconductive device with a single diffusion break and method of fabricating the same
US10868026B2 (en) Method to improve fill-in window for embedded memory
US8471320B2 (en) Memory layout structure
TWI566301B (zh) 積體電路及其製造方法
CN109461737B (zh) 一种半导体器件及其制造方法
US7485913B2 (en) Semiconductor memory device and method for fabricating the same
KR101827612B1 (ko) 플래시 메모리와 집적하기 위한 교차전극형 커패시터
TWI455250B (zh) 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程
CN113782538B (zh) 三维存储器及其制备方法
CN109427785B (zh) 包含电容的装置及其形成方法
US7563671B2 (en) Method for forming trench capacitor and memory cell
US11367727B2 (en) Memory structure
JP2003124344A (ja) 記憶素子及びその製造方法
US11127752B2 (en) Structure of semiconductor device and method for fabricating the same
JP2012038978A (ja) 半導体装置、及び半導体装置の製造方法
US20130146966A1 (en) Semiconductor structure with enhanced cap and fabrication method thereof
US7982315B2 (en) Semiconductor structure and method of making the same
US10438857B2 (en) Semiconductor device and method of manufacturing thereof
US11943921B2 (en) Embedded memory with improved fill-in window
CN110120420B (zh) 半导体元件及其制造方法
US7804124B2 (en) Device structures for a memory cell of a non-volatile random access memory and design structures for a non-volatile random access memory
US20140332816A1 (en) Semiconductor device
KR20140091981A (ko) 반도체 소자 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant