DE102017104713A1 - Schaltvorrichtung - Google Patents

Schaltvorrichtung Download PDF

Info

Publication number
DE102017104713A1
DE102017104713A1 DE102017104713.1A DE102017104713A DE102017104713A1 DE 102017104713 A1 DE102017104713 A1 DE 102017104713A1 DE 102017104713 A DE102017104713 A DE 102017104713A DE 102017104713 A1 DE102017104713 A1 DE 102017104713A1
Authority
DE
Germany
Prior art keywords
area
metal layer
region
trenches
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017104713.1A
Other languages
English (en)
Other versions
DE102017104713B4 (de
Inventor
Akitaka SOENO
Takashi Kuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102017104713A1 publication Critical patent/DE102017104713A1/de
Application granted granted Critical
Publication of DE102017104713B4 publication Critical patent/DE102017104713B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Schaltvorrichtung umfasst ein Halbleitersubstrat mit einem ersten Elementbereich und einem wirkungslosen Bereich. Erste Gräben erstrecken sich in einer ersten Richtung quer über den ersten Elementbereich und den wirkungslosen Bereich. Zweite Gräben sind in jedem Zwischengrabengebiet innerhalb des ersten Elementbereiches bereitgestellt und sind nicht innerhalb des wirkungslosen Bereiches bereitgestellt. Eine Gateelektrode ist in den Gräben angeordnet. In einer Zwischenisolationsschicht innerhalb des wirkungslosen Bereiches ist kein Kontaktloch bereitgestellt. Die erste Metallschicht bedeckt die Zwischenisolationsschicht. Die Isolationsschutzschicht bedeckt einen Abschnitt der ersten Metallschicht an ihrer Außenrandseite innerhalb des wirkungslosen Bereiches. Die zweite Metallschicht steht mit der ersten Metallschicht innerhalb einer Öffnung der Isolationsschutzschicht in Kontakt, und steht mit einer Seitenoberfläche der Öffnung in Kontakt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Schaltvorrichtung.
  • STAND DER TECHNIK
  • Die Druckschrift JP 2005-116963 A offenbart eine Schaltvorrichtung mit einem Halbleitersubstrat, dessen obere Oberfläche durch eine Verlötung mit einem Kühlkörperblock verbunden ist.
  • Ferner offenbart die Druckschrift JP 2015-225872 A eine Schaltvorrichtung mit einem Graben, der sich in einer oberen Oberfläche eines Halbleitersubstrates gitterförmig erstreckt. Der sich gitterförmig erstreckende Graben umfasst eine Vielzahl von ersten Gräben und eine Vielzahl von zweiten Gräben. Die ersten Gräben erstrecken sich parallel zueinander entlang einer bestimmten Richtung. Die Vielzahl von zweiten Gräben ist in jedem Zwischengrabengebiet bereitgestellt, das zwischen den ersten Gräben eingebracht ist. Jeder zweite Graben ist mit den ersten Gräben an seinen beiden Enden verbunden. Innere Oberflächen der ersten Gräben und innere Oberflächen der zweiten Gräben sind mit einer Gateisolationsschicht bedeckt. Eine Gateelektrode ist quer über inneren Abschnitten der ersten Gräben und inneren Abschnitten der zweiten Gräben angeordnet. Eine Zwischenisolationsschicht bedeckt die obere Oberfläche des Halbleitersubstrates und der Gateelektrode. Ein Kontaktloch ist in der Zwischenisolationsschicht auf einem oberen Abschnitt jedes der rechteckigen Gebiete (nachstehend als ein Zellengebiet bezeichnet) bereitgestellt, die von den ersten Gräben und den zweiten Gräben in dem Halbleitersubstrat umgeben sind. Eine obere Elektrode bedeckt die Zwischenisolationsschicht, und steht mit dem Halbleitersubstrat in den Kontaktlöchern in Kontakt. Jedes Zellengebiet umfasst ein erstes Gebiet (Emittergebiet) einer ersten Leitfähigkeitsart (n-Typ), und ein Körpergebiet einer zweiten Leitfähigkeitsart (p-Typ). Jedes der ersten Gebiete steht mit der oberen Elektrode und der Gateisolationsschicht in Kontakt. Das Körpergebiet steht mit der oberen Elektrode in Kontakt, und steht mit der Gateisolationsschicht unterhalb der ersten Gebiete in Kontakt. Ferner umfasst das Halbleitersubstrat ein zweites Gebiet (Driftgebiet) der ersten Leitfähigkeitsart. Das zweite Gebiet steht mit der Gateisolationsschicht unterhalb des Körpergebietes in Kontakt, und ist von den ersten Gebieten durch das Körpergebiet getrennt. Falls ein Potential der Gateelektrode auf ein vorbestimmtes Potential gesteuert wird, werden in dieser Schaltvorrichtung Kanäle in dem Körpergebiet ausgebildet. Die ersten Gebiete und das zweite Gebiet sind elektrisch durch die Kanäle verbunden. Dementsprechend fließt ein Strom zwischen den ersten Gebieten und dem zweiten Gebiet.
  • ERFINDUNGSZUSAMMENFASSUNG
  • Eine obere Elektrode einer in der Druckschrift JP 2005-116963 A offenbarten Schaltvorrichtung umfasst meist eine erste Metallschicht und eine zweite Metallschicht. Die erste Metallschicht ist eine Metallschicht, die mit der oberen Oberfläche des Halbleitersubstrates in Kontakt steht. Die erste Metallschicht ist aus einem Material ausgebildet, das das Halbleitersubstrat weniger wahrscheinlich kontaminiert, und mit dem Halbleitersubstrat einen Kontakt mit einem geringen Kontaktwiderstand herstellt. Die zweite Metallschicht ist eine auf der ersten Metallschicht angeordnete Metallschicht und stellt einen Kontakt mit der Verlötung her. Die zweite Metallschicht ist aus einem Material ausgebildet, das mit der Verlötung leicht zu verbinden ist.
  • Bei einer Schaltvorrichtung mit einem sich gitterförmig erstreckenden Graben gemäß der Druckschrift JP 2015-225872 A kann eine obere Elektrode aus einer ersten Metallschicht und einer zweiten Metallschicht zur Verbindung der oberen Elektrode mit einem Außenbereich durch eine Verlötung ausgebildet sein. Beispielsweise zeigt 10 eine Schnittansicht entlang einer Linie X-X einer Schaltvorrichtung mit einem Graben 140, der sich gemäß 9 gitterförmig erstreckt. Gemäß 10 ist eine obere Elektrode 150 aus einer ersten Metallschicht 151 und einer zweiten Metallschicht 152 ausgebildet. Bei Ausbildung der ersten Metallschicht 151 werden Vertiefungen 151a auf einer Oberfläche der ersten Metallschicht 151 oberhalb von Kontaktlöchern 162a einer Zwischenisolationsschicht 162 ausgebildet. Dementsprechend weist die erste Metallschicht 151 eine Vielzahl von Vertiefungen 151a an ihrer oberen Oberfläche auf. Die zweite Metallschicht 152 ist auf der ersten Metallschicht 151 angeordnet. Dementsprechend ist die zweite Metallschicht 152 in jede Vertiefung 151a gefüllt. Ferner ist bei einer Schaltvorrichtung gemäß der Druckschrift JP 2015-225872 A gemäß 10 eine obere Oberfläche an einem Außenrandabschnitt eines Halbleitersubstrates 118 meist mit einer Isolationsschutzschicht 160 bedeckt. Die Isolationsschutzschicht 160 ist derart zur Bedeckung eines Außenrandseitenabschnittes der ersten Metallschicht 151 bereitgestellt, dass kein Spalt zwischen der ersten Metallschicht 151 und der Isolationsschutzschicht 160 erzeugt wird. Die Isolationsschutzschicht 160 weist eine Öffnung 180 auf. Die zweite Metallschicht 152 bedeckt die erste Metallschicht 151 in der Öffnung 180. Ferner ist die zweite Metallschicht 152 zur Herstellung eines Kontaktes mit einem Innenrandseitenende 160a (eine Seitenoberfläche der Öffnung 180) der Isolationsschutzschicht 160 derart bereitgestellt, dass kein Spalt zwischen der zweiten Metallschicht 152 und der Isolationsschutzschicht 160 erzeugt wird. Insbesondere ist gemäß 10 ein Abschnitt der zweiten Metallschicht 152 oberhalb der Isolationsschutzschicht 160 angeordnet. Die zweite Metallschicht 152 darf jedoch nicht oberhalb der Isolationsschutzschicht 160 angeordnet sein.
  • Beim Betrieb der Schaltvorrichtung gemäß 10 steigt eine Temperatur des Halbleitersubstrates 118 an. Danach steigen die Temperaturen der ersten Metallschicht 151, der zweiten Metallschicht 152 und der Isolationsschutzschicht 160 ebenso an. Ein linearer Ausdehnungskoeffizient der zweiten Metallschicht 152 ist im Allgemeinen kleiner als ein linearer Ausdehnungskoeffizient der ersten Metallschicht 151. Ferner ist ein linearer Ausdehnungskoeffizient der Isolationsschutzschicht 160 im Allgemeinen größer oder gleich dem linearen Ausdehnungskoeffizienten der ersten Metallschicht 151. Die erste Metallschicht 151 dehnt sich entlang der zweiten Metallschicht 152 in einem Bereich, in dem die erste Metallschicht 151 mit der zweiten Metallschicht 152 in Kontakt steht, thermisch aus. Da der lineare Ausdehnungskoeffizient der zweiten Metallschicht 152 gering ist, ist die thermische Ausdehnung der ersten Metallschicht 151 in diesem Bereich unterdrückt. Da insbesondere die zweite Metallschicht 152 in jede Vertiefung 151a in der oberen Oberfläche der ersten Metallschicht 151 gefüllt ist, ist die erste Metallschicht 151 durch die zweite Metallschicht 152 stabil zurückgehalten.
  • Aufgrund dessen ist eine thermische Ausdehnungsmenge der ersten Metallschicht 151 in dem Bereich, in dem die erste Metallschicht 151 mit der zweiten Metallschicht 152 in Kontakt steht, gering. Andererseits dehnt sich die erste Metallschicht 151 thermisch mit der Isolationsschutzschicht 160 in einem Bereich aus, in dem die erste Metallschicht 151 mit der Isolationsschutzschicht 160 in Kontakt steht. Da der lineare Ausdehnungskoeffizient der Isolationsschutzschicht 160 relativ groß ist, ist die thermische Ausdehnungsmenge der ersten Metallschicht 151 in diesem Bereich relativ groß. Die erste Metallschicht 151 direkt unterhalb des Innenrandseitenendes 160a der Isolationsschutzschicht 160 ist an einer Grenzfläche zwischen einem Bereich mit einer geringen thermischen Ausdehnungsmenge (der Bereich, in dem die erste Metallschicht 151 mit der zweiten Metallschicht 152 in Kontakt steht) und einem Bereich mit einer großen thermischen Ausdehnungsmenge (der Bereich, in dem die erste Metallschicht 151 mit der Isolationsschutzschicht 160 in Kontakt steht) positioniert. Falls sich die Temperatur der Schaltvorrichtung ändert, ist es aufgrund dessen wahrscheinlich, dass sich in der ersten Metallschicht 151 direkt unterhalb des Endes 160a eine Verspannung konzentriert, und die erste Metallschicht 151 ist somit in diesem Abschnitt anfällig für das Auftreten von Rissen.
  • Im Gegensatz dazu ist es gemäß 11 vorstellbar, dass eine Gesamtheit von einer oberen Oberfläche jedes Zellengebietes 142 (ein Gebiet, das von dem Graben 140 umgeben ist) mit der Zwischenisolationsschicht 162 in der Nähe des Innenrandseitenendes 160a der Isolationsschutzschicht 160 bedeckt ist (d. h., die Kontaktlöcher 162a sind in der Zwischenisolationsschicht 162 in der Nähe des Endes 160a nicht bereitgestellt). Eine obere Oberfläche der Zwischenisolationsschicht 162 wird in einem Bereich, in dem die Kontaktlöcher 162a nicht bereitgestellt sind, flach. Aufgrund dessen wird die obere Oberfläche der ersten Metallschicht 151 auf der Zwischenisolationsschicht 162 in diesem Bereich ebenso flach. Das bedeutet, die Vertiefungen 151a sind in der oberen Oberfläche der ersten Metallschicht 151 in diesem Bereich nicht vorhanden. In diesem Bereich steht dementsprechend die erste Metallschicht 151 mit der zweiten Metallschicht 152 an einer flachen Oberfläche in Kontakt. Die Rückhaltekraft der zweiten Metallschicht 152 auf die erste Metallschicht 151 ist an der flachen Oberfläche schwach. Aufgrund dessen ist die thermische Ausdehnungsmenge der ersten Metallschicht 151 in dem Bereich der flachen Oberfläche verglichen zu der thermischen Ausdehnungsmenge der ersten Metallschicht 151 in einem Bereich, in dem die Vertiefungen 151a vorhanden sind, groß (insbesondere ist die thermische Ausdehnungsmenge der ersten Metallschicht 151 auch in dem Bereich der flachen Oberfläche im Vergleich zu der thermischen Ausdehnungsmenge der ersten Metallschicht 151 in einem Bereich, in dem die erste Metallschicht 151 mit der Isolationsschutzschicht 160 in Kontakt steht, gering). Infolgedessen ist ein Unterschied der thermischen Ausdehnungsmenge der ersten Metallschicht 151 zwischen einem Bereich, in dem die thermische Ausdehnungsmenge der ersten Metallschicht 151 gering ist (ein Bereich, in dem die erste Metallschicht 151 mit der zweiten Metallschicht 152 in Kontakt steht) und einem Bereich, in dem die thermische Ausdehnungsmenge der ersten Metallschicht 151 groß ist (ein Bereich, in dem die erste Metallschicht 151 mit der Isolationsschutzschicht 160 in Kontakt steht) an einer Position direkt unterhalb des Endes 160a der Isolationsschutzschicht 160 gering. Aufgrund dessen verringert diese Konfiguration die thermische Verspannung, die in der ersten Metallschicht 151 an der Position direkt unterhalb des Endes 160a erzeugt wird, und unterdrückt das Auftreten von Rissen in der ersten Metallschicht 151 in diesem Abschnitt.
  • Gemäß der Konfiguration von 11 jedoch tritt ein Problem auf, dass sich ein Widerstand des zweiten Gebietes 126 erhöht, falls die Schaltvorrichtung anschaltet. Die Details sind nachstehend erläutert. In jedem Zellengebiet 142 unterhalb der Zwischenisolationsschicht 162 in einem Bereich, in dem keine Kontaktlöcher 162a vorhanden sind, ist gemäß 11 das Körpergebiet 124 nicht mit der oberen Elektrode 150 verbunden, und dadurch ist ein Potential des Körpergebietes 124 potentialfrei. Sobald die Schaltvorrichtung abschaltet, wird ein Potentialunterschied zwischen dem zweiten Gebiet 126 und dem Körperbiet 124 groß. Danach dehnt sich eine Verarmungsschicht von einem pn-Übergang an einer Grenzfläche zwischen dem zweiten Gebiet 126 und dem Körpergebiet 124 aus. Diese Verarmungsschicht verarmt das zweite Gebiet 126 in einem breiten Bereich. Ferner verarmt diese Verarmungsschicht teilweise auch das Körpergebiet 124. Falls sich die Verarmungsschicht in dem Körpergebiet 124 ausdehnt, wird ein Teil von Ladungsträgern in dem Körpergebiet 124 (z. B. Löcher) mit Ladungsträgern in dem zweiten Gebiet 126 (z. B. Elektronen) wiedervereinigt, um zu verschwinden. Dementsprechend verringert sich mit Ausdehnung der Verarmungsschicht die Ladungsträgeranzahl in dem Körpergebiet 124.
  • Falls danach das Potential der Gateelektrode 130 auf ein Gate-AN-Potential gesteuert wird, wird ein Kanal in dem Körpergebiet 124 in einem zu einer Gateisolationsschicht 132 benachbarten Bereich ausgebildet. Danach wird das Potential des zweiten Gebietes 126 zu einem Potential der ersten Gebiete 122 im Wesentlichen gleich. Danach werden Ladungsträger von der oberen Elektrode 150 an das Körpergebiet 124 in einem Bereich zugeführt, in dem das Körpergebiet 124 mit der oberen Elektrode 150 verbunden ist. Aufgrund dessen verschwindet die sich von dem pn-Übergang an der Grenzfläche zwischen dem Körpergebiet 124 und dem zweiten Gebiet 126 erstreckende Verarmungsschicht. Dementsprechend fließt ein Strom zwischen der unteren Elektrode 154 und der oberen Elektrode 150.
  • Im Gegensatz dazu werden in dem Bereich, in dem das Körpergebiet 124 potentialfrei ist (das Gebiet, in dem keine Kontaktlöcher 162a vorhanden sind), keine Ladungsträger von der oberen Elektrode 150 an das Körpergebiet 124 zugeführt. Auch falls der Kanal ausgebildet ist, ist aufgrund dessen ein Zustand beibehalten, bei dem sich die Verarmungsschicht in das zweite Gebiet 126 unterhalb des potentialfreien Körpergebietes 124 erstreckt. Das bedeutet, auch in einem AN-Zustand gemäß 11 erstreckt sich eine Verarmungsschicht 159 von dem potentialfreien Körpergebiet 124 in das zweite Gebiet 126. Aufgrund dessen ist in dieser Schaltvorrichtung ein Strompfad in dem zweiten Gebiet 126 eng, und ein Widerstand des zweiten Gebietes 126 ist bei dem AN-Zustand hoch. Als solches ist der Widerstand des zweiten Gebietes 126 hoch, falls die Schaltvorrichtung anschaltet.
  • Insbesondere ist gemäß den 9 bis 11 die Schaltvorrichtung mit einem Kollektorgebiet 128 (d. h., ein IGBT: Bipolartransistor mit isoliertem Gate) als ein Beispiel beschrieben. Jedoch kann ein ähnliches Problem auch im Fall eines FET (Feldeffekttransistors) auftreten, der das Kollektorgebiet 128 nicht umfasst. Das vorstehend beschriebene Problem kann sowohl in einem FET einer n-Kanalart als auch in einem FET einer p-Kanalart auftreten. Ferner ist gemäß den 10 und 11 die Elektrode 154 auf einer unteren Oberfläche des Halbleitersubstrates 118 bereitgestellt. Jedoch kann die Elektrode 154 an anderen Positionen bereitgestellt sein.
  • Gemäß 11 kann das Problem des potentialfreien Körpergebietes 124 gelöst werden, falls der gitterförmige Graben 140 unterhalb eines Abschnittes der Zwischenisolationsschicht 162, bei dem die Kontaktlöcher 162a nicht vorhanden sind, entfernt wird. Falls jedoch der gitterförmige Graben 140 lokal entfernt wird, kann ein Problem auftreten, dass sich ein elektrisches Feld in einem Rand des Gebietes konzentriert, bei dem der gitterförmige Graben 140 entfernt ist, wodurch sich die Durchbruchspannung der Schaltvorrichtung verringert.
  • Die vorliegende Erfindung stellt eine Technik bereit, die ein Auftreten von Rissen in einer ersten Metallschicht unterhalb einer Seitenoberfläche einer Öffnung einer Isolationsschutzschicht unterdrückt, eine Durchbruchspannung einer Schaltvorrichtung sicherstellen kann, und einen Widerstand eines zweiten Gebietes beim Anschalten der Schaltvorrichtung verringern kann.
  • Eine erfindungsgemäße Schaltvorrichtung umfasst ein Halbleitersubstrat, eine Gateisolationsschicht, eine Gateelektrode, eine Zwischenisolationsschicht, eine erste Metallschicht, eine zweite Metallschicht und eine Isolationsschutzschicht. Das Halbleitersubstrat umfasst einen ersten Elementbereich und einen wirkungslosen Bereich, der zwischen dem ersten Elementbereich und einer Außenrandendoberfläche des Halbleitersubstrates angeordnet ist. Eine Vielzahl von ersten Gräben ist in einer oberen Oberfläche des Halbleitersubstrates bereitgestellt. Die ersten Gräben erstrecken sich parallel zueinander entlang einer ersten Richtung quer über den ersten Elementbereich und den wirkungslosen Bereich. Nachstehend ist jedes Gebiet, das zwischen den ersten Gräben bei einer Draufsicht auf die obere Oberfläche des Halbleitersubstrates eingebracht ist, nachstehend als ein Zwischengrabengebiet bezeichnet. Eine Vielzahl von zweiten Gräben ist in der oberen Oberfläche jedes der Zwischengrabengebiete innerhalb des ersten Elementbereiches bereitgestellt, sind nicht innerhalb des wirkungslosen Bereiches bereitgestellt, und sind voneinander in der ersten Richtung beabstandet. Jeder zweite Graben ist mit zweien der ersten Gräben, die an beiden Seiten des zweiten Graben selbst gelegen sind, verbunden. Eine Breite des wirkungslosen Bereiches ist in der ersten Richtung größer als ein Abstandsmaß der zweiten Gräben in der ersten Richtung. Die Gateisolationsschicht bedeckt innere Oberflächen der ersten Gräben und innere Oberflächen der zweiten Gräben. Die Gateelektrode ist quer über innere Abschnitte der ersten Gräben und innere Abschnitte der zweiten Gräben angeordnet, und ist von dem Halbleitersubstrat durch die Gateisolationsschicht isoliert. Die Zwischenisolationsschicht bedeckt die obere Oberfläche und die Gateelektrode in einem Bereich quer über den ersten Elementbereich und den wirkungslosen Bereich. Innerhalb des ersten Zellengebietes ist ein Kontaktloch in einem Abschnitt der Zwischenisolationsschicht bereitgestellt, die die obere Oberfläche bedeckt. Innerhalb des wirkungslosen Gebietes ist ein Kontaktloch in dem Abschnitt der Zwischenisolationsschicht, die die obere Oberfläche bedeckt, nicht bereitgestellt. Die erste Metallschicht bedeckt die Zwischenisolationsschicht, ist von der Gateelektrode durch die Zwischenisolationsschicht isoliert, und steht mit dem Halbleitersubstrat innerhalb des Kontaktloches in Kontakt. Auf einer Oberfläche der ersten Metallschicht ist über dem Kontaktloch eine Vertiefung bereitgestellt. Die Isolationsschutzschicht bedeckt einen Abschnitt der ersten Metallschicht an einer Außenrandseite innerhalb des wirkungslosen Bereiches. Eine Öffnung ist in der Isolationsschutzschicht in einem Bereich bereitgestellt, der den ersten Elementbereich umfasst und breiter als der erste Elementbereich ist, und eine Seitenoberfläche der Öffnung ist innerhalb des wirkungslosen Bereiches angeordnet. Die zweite Metallschicht steht mit der Oberfläche der ersten Metallschicht in der Öffnung in Kontakt, und steht zusätzlich mit der Seitenoberfläche der Öffnung in Kontakt. Die zweite Metallschicht weist einen linearen Ausdehnungskoeffizienten auf, der kleiner als ein linearer Ausdehnungskoeffizient der ersten Metallschicht ist. Jedes Zwischengrabengebiet innerhalb des ersten Elementbereiches umfasst ein erstes Gebiet und ein Körpergebiet. Das erste Gebiet ist ein Gebiet einer ersten Leitfähigkeitsart, und steht mit der ersten Metallschicht und der Gateisolationsschicht in Kontakt. Das Körpergebiet ist ein Gebiet einer zweiten Leitfähigkeitsart, steht mit der ersten Metallschicht in Kontakt, und steht mit der Gateisolationsschicht unterhalb des ersten Gebietes in Kontakt. Jedes Zwischengrabengebiet innerhalb des wirkungslosen Bereiches umfasst ein Randgebiet der zweiten Leitfähigkeitsart, das von der zweiten Leitfähigkeitsart ist, und das Randgebiet der zweiten Leitfähigkeitsart ist mit dem Körpergebiet verbunden. Das Halbleitersubstrat umfasst ein zweites Gebiet der ersten Leitfähigkeitsart. Das zweite Gebiet ist quer unterhalb des Körpergebietes und unterhalb des Randgebietes der zweiten Leitfähigkeitsart angeordnet, steht mit der Gateisolationsschicht unterhalb des Körpergebiets in Kontakt, und ist von dem ersten Gebiet durch das Körpergebiet getrennt.
  • Bei der erfindungsgemäßen Schaltvorrichtung ist eine Gesamtheit der oberen Oberfläche des Halbleitersubstrates in dem wirkungslosen Bereich mit der Zwischenisolationsschicht bedeckt, und in dem wirkungslosen Bereich ist kein Kontaktloch bereitgestellt. Somit ist die obere Oberfläche der Zwischenisolationsschicht in dem wirkungslosen Bereich flach. Aufgrund dessen ist die obere Oberfläche der ersten Metallschicht auf der Zwischenisolationsschicht in dem wirkungslosen Bereich ebenso flach. In der erfindungsgemäßen Schaltvorrichtung ist die Seitenoberfläche der Öffnung der Isolationsschutzschicht (das Innenrandseitenende der Isolationsschutzschicht) in dem wirkungslosen Bereich (d. h., ein Bereich, in dem die obere Oberfläche der ersten Metallschicht flach ist) positioniert. Ähnlich dem Fall gemäß 8 ist aufgrund dessen die thermische Verspannung, die an der ersten Metallschicht an der Position direkt unterhalb der Seitenoberfläche der Öffnung der Isolationsschutzschicht anliegt, abgeschwächt. Bei der erfindungsgemäßen Schaltvorrichtung treten somit weniger wahrscheinlich Risse an der Position direkt unterhalb der Seitenoberfläche der Öffnung der Isolationsschutzschicht auf.
  • Ferner ist bei der erfindungsgemäßen Schaltvorrichtung das Randgebiet der zweiten Leitfähigkeitsart in dem Halbleitersubstrat in dem wirkungslosen Bereich bereitgestellt. Das Randgebiet der zweiten Leitfähigkeitsart ist mit dem Körpergebiet in dem ersten Elementbereich verbunden. Da in dem wirkungslosen Bereich die zweiten Gräben nicht bereitgestellt sind, kann das Randgebiet der zweiten Leitfähigkeitsart in dem wirkungslosen Bereich mit dem Körpergebiet in dem ersten Elementbereich in der Nähe der oberen Oberfläche des Halbleitersubstrates verbunden werden. Aufgrund dessen ist ein Potential des Randgebietes der zweiten Leitfähigkeitsart nicht potentialfrei, und ist mit dem Potential des Körpergebietes verbunden (d. h., ein Potential der ersten Metallschicht). Beim Abschalten der Schaltvorrichtung, dehnt sich eine Verarmungsschicht von einem pn-Übergang an einer Grenzfläche zwischen dem Randgebiet der zweiten Leitfähigkeitsart und dem zweiten Gebiet aus. Bei dieser Gelegenheit verringert sich Ladungsträgeranzahl in dem Randgebiet der zweiten Leitfähigkeitsart. Beim Einschalten der Schaltvorrichtung werden Ladungsträger über das Körpergebiet an das Randgebiet der zweiten Leitfähigkeitsart zugeführt. Aufgrund dessen verschwindet beim Anschalten der Schaltvorrichtung die Verarmungsschicht, die sich von dem pn-Übergang an der Grenzfläche zwischen dem Randgebiet der zweiten Leitfähigkeitsart und dem zweiten Gebiet erstreckt hatte. Dementsprechend kann ein Strom durch das zweite Gebiet in einem breiten Bereich fließen. Aufgrund dessen ist beim Anschalten der Schaltvorrichtung der Widerstand des zweiten Gebietes gering.
  • Auch falls die zweiten Gräben aus dem wirkungslosen Bereich entfernt sind, kann als solches ferner die Konzentration des elektrischen Feldes an dem Rand des wirkungslosen Bereiches durch das Randgebiet der zweiten Leitfähigkeitsart und die ersten Gräben in dem wirkungslosen Bereich unterdrückt werden.
  • Entsprechend der erfindungsgemäßen Schaltvorrichtung kann gemäß vorstehender Beschreibung das Auftreten von Rissen in der ersten Metallschicht direkt unterhalb der Seitenoberfläche der Öffnung der Isolationsschutzschicht unterdrückt werden. Zusätzlich kann gemäß der erfindungsgemäßen Schaltvorrichtung der Widerstand des zweiten Gebietes beim Einschalten der Schaltvorrichtung verringert werden. Ferner kann gemäß der erfindungsgemäßen Schaltvorrichtung die Durchbruchspannung der Schaltvorrichtung sichergestellt werden, da die Konzentration des elektrischen Feldes an dem Rand des wirkungslosen Bereiches unterdrückt ist.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • 1 zeigt eine Draufsicht auf einen IGBT 10 eines Ausführungsbeispiels 1.
  • 2 zeigt eine vergrößerte Ansicht einer oberen Oberfläche 18a eines Halbleitersubstrates 18.
  • 3 zeigt eine vertikale Schnittansicht des IGBT 10 entlang einer Linie III-III gemäß 1.
  • 4 zeigt eine vertikale Schnittansicht des IGBT 10 entlang einer Linie IV-IV gemäß 1.
  • 5 zeigt eine vergrößerte Ansicht um ein p-Randgebiet 29 gemäß 3.
  • 6 zeigt eine vertikale Schnittansicht eines IGBT eines Ausführungsbeispiels 2 gemäß 4.
  • 7 zeigt eine vertikale Schnittansicht des IGBT des Ausführungsbeispiels 2 gemäß 5.
  • 8 zeigt eine vertikale Schnittansicht eines IGBT einer Abwandlung gemäß 3.
  • 9 zeigt eine Draufsicht einer Schaltvorrichtung eines Vergleichsbeispiels 1.
  • 10 zeigt eine vertikale Schnittansicht der Schaltvorrichtung des Vergleichsbeispiels 1 entlang einer Linie X-X gemäß 9.
  • 11 zeigt eine vertikale Schnittansicht der Schaltvorrichtung eines Vergleichsbeispiels 2.
  • AUSFÜHRLICHE BESCHREIBUNG
  • (Ausführungsbeispiel 1) Ein IGBT 10 eines Ausführungsbeispiels 1 gemäß den 1 bis 4 umfasst ein Halbleitersubstrat 18, Elektroden, von denen jede an einer oberen Oberfläche 18a und einer unteren Oberfläche 18b des Halbleitersubstrates 18 bereitgestellt sind, und Isolationsschichten. Insbesondere ist bei den 1 und 2 eine Darstellung der Elektrode auf der oberen Oberfläche 18a des Halbleitersubstrates 18 und der Isolationsschichten für eine einfachere Erklärung weggelassen. Ferner ist eine zu der oberen Oberfläche 18a des Halbleitersubstrates 18 parallele Richtung nachstehend als eine x-Richtung bezeichnet, und eine zu der oberen Oberfläche 18a parallele und zu der x-Richtung senkrechte Richtung ist nachstehend als eine y-Richtung bezeichnet.
  • Gemäß 1 ist in der oberen Oberfläche 18a des Halbleitersubstrates 18 ein Graben 40 bereitgestellt. Der Graben 40 umfasst eine Vielzahl von ersten Gräben 40a, die sich entlang der x-Richtung erstrecken, und eine Vielzahl von zweiten Gräben 40b, die sich entlang der y-Richtung erstrecken. Die ersten Gräben 40a sind parallel zueinander. Die ersten Gräben 40a sind mit Abständen zueinander entlang der y-Richtung angeordnet. Jedes Gebiet zwischen zwei benachbarten ersten Gräben 40a ist nachstehend als ein Zwischengrabengebiet 42 bezeichnet. Eine Vielzahl von zweiten Gräben 42b ist in jedem Zwischengrabengebiet 42 angeordnet. Jeder zweite Graben 40b ist mit ersten Gräben 40a, die an beiden Seiten des zweiten Grabens 40b selbst angeordnet sind, verbunden. Ein Bereich, in dem der Graben 40 bei einer Draufsicht auf die obere Oberfläche 18a des Halbleitersubstrates 18 angeordnet ist, ist nachstehend als ein Grabenbereich bezeichnet. Der Grabenbereich umfasst einen ersten Elementbereich 11, einen Umgebungsbereich 13 und einen zweiten Elementbereich 12.
  • Der erste Elementbereich 11 ist bei 1 ein schattierter Bereich, und ist im Wesentlichen an einer Mitte des Halbleitersubstrates 18 bereitgestellt. Die ersten Gräben 40a und die zweiten Gräben 40b sind in dem ersten Elementbereich 11 bereitgestellt. Die ersten Gräben 40a, die sich durch den ersten Elementbereich 11 erstrecken, erstrecken sich quer über den ersten Elementbereich 11, den Umgebungsbereich 13 und den zweiten Elementbereich 12. Die zweiten Gräben 40b sind entlang der x-Richtung in entsprechenden Zwischengrabengebieten 42 in dem ersten Elementbereich 11 zueinander beabstandet bereitgestellt. Die zweiten Gräben 40b sind jeweils mit einem konstanten Abstandsmaß P1 entlang der x-Richtung in den Zwischengrabengebieten 42 in dem ersten Elementbereich 11 wiederholt bereitgestellt. Aus den ersten Gräben 40a und den zweiten Gräben 40b in dem ersten Elementbereich 11 ist ein sich gitterförmig erstreckender Graben ausgebildet. Die obere Oberfläche 18a des Halbleitersubstrates 18 ist durch den sich gitterförmig erstreckenden Graben in eine Vielzahl von rechteckigen Gebieten aufgeteilt.
  • Der Umgebungsbereich 13 ist an einer Außenrandseite des ersten Elementbereiches 11 bereitgestellt (d. h., zwischen dem ersten Elementbereich 11 und einer Außenrandendoberfläche 18c des Halbleitersubstrates 18). Der Umgebungsbereich 13 umgibt einen Rand des ersten Elementbereiches 11. In dem Umgebungsbereich 13 sind die ersten Gräben 40a bereitgestellt, während die zweiten Gräben 40b nicht bereitgestellt sind. Eine Breite W1 des Umgebungsbereiches 13 in der x-Richtung an einem zu dem ersten Elementbereich 11 in der x-Richtung benachbarten Abschnitt (d. h., ein Intervall in der x-Richtung zwischen dem ersten Elementbereich 11 und dem zweiten Elementbereich 12) ist größer als das Doppelte des Abstandsmaßes P1 zwischen jedem Paar von benachbarten zweiten Gräben 40b in der x-Richtung in dem ersten Elementbereich 11.
  • Der zweite Elementbereich 12 ist ein in 1 schattierter Bereich, und ist auf der Außenrandseite des Umgebungsbereiches 13 bereitgestellt (d. h., zwischen dem Umgebungsbereich 13 und der Außenrandendoberfläche 18c des Halbleitersubstrates 18). Der zweite Elementbereich 12 umgibt einen Rand des Umgebungsbereiches 13. In dem zweiten Elementbereich 12 sind die ersten Gräben 40a und die zweiten Gräben 40b bereitgestellt. In dem zweiten Elementbereich 12 sind in jedem Zwischengrabengebiet 42 die zweiten Gräben 40b mit konstanten Intervallen entlang der x-Richtung bereitgestellt. In jedem Zwischengrabengebiet 42 in dem zweiten Elementbereich 12 sind zweite Gräben 40b wiederholt mit einem Abstandsmaß bereitgestellt, das zu dem vorstehend beschriebenen Abstandsmaß P1 gleich ist (das Abstandsmaß P1 der zweiten Gräben 40b in dem ersten Elementbereich 11). In dem zweiten Elementbereich 12 ist ein sich gitterförmig erstreckender Graben durch die ersten Gräben 40a und die zweiten Gräben 40b ausgebildet. Die obere Oberfläche 18a des Halbleitersubstrates 18 ist in eine Vielzahl von rechteckigen Gebieten durch den sich gitterförmig erstreckenden Graben unterteilt.
  • Insbesondere ist jedes der rechteckigen Halbleitergebiete, die durch den Graben 40 in dem ersten Elementbereich 11 und dem zweiten Elementbereich 12 unterteilt sind, nachstehend als ein Elementbereich 43 bezeichnet.
  • Ein Außenrandspannungswiderstandsbereich 14 ist an einer Außenrandseite des zweiten Elementbereiches 12 (d. h., zwischen dem zweiten Elementbereich 12 und der Außenrandendoberfläche 18c des Halbleitersubstrates 18) bereitgestellt. Der Außenrandspannungswiderstandsbereich 14 ist ein Bereich, in dem der Graben 40 nicht bereitgestellt ist. Der Außenrandspannungswiderstandsbereich 14 umgibt den zweiten Elementbereich 12.
  • Gemäß den 2 bis 4 ist eine innere Oberfläche des Grabens 40 mit einer Gateisolationsschicht 32 bedeckt. Ferner ist innerhalb des Grabens 40 eine Gateelektrode 30 angeordnet. Die Elektrode 30 erstreckt sich bei der Draufsicht auf die obere Oberfläche 18a des Halbleitersubstrates 18 entsprechend dem Graben 40 netzförmig. Die Gateelektrode 30 ist von dem Halbleitersubstrat 18 durch die Gateisolationsschicht 32 isoliert.
  • Gemäß den 2 und 3 umfasst jedes Zellengebiet 43 in dem ersten Elementbereich 11 Emittergebiete 22 und ein Körpergebiet 24.
  • Jedes Emittergebiet 22 ist ein n-Gebiet. Zwei Emittergebiete 22 sind in jedem Zellengebiet 43 in dem ersten Elementbereich 11 bereitgestellt. Jedes Emittergebiet 22 ist in einem an der oberen Oberfläche 18a des Halbleitersubstrates 18 freiliegenden Bereich bereitgestellt. Die Emittergebiete 22 stehen mit der Gateisolationsschicht 32 an einem obersten Abschnitt des Grabens 40 in Kontakt.
  • Das Körpergebiet 24 ist ein p-Gebiet. Das Körpergebiet 24 ist an der oberen Oberfläche 18a des Halbleitersubstrates 18 in einem Bereich, in dem keine Emittergebiete 22 vorhanden sind, freigelegt. Das Körpergebiet 24 erstreckt sich von der an der oberen Oberfläche 18a freiliegenden Position zu einer Position unterhalb der Emittergebiete 22. Das Körpergebiet 24 umfasst Hochdichtegebiete 24a und ein Niedrigdichtegebiet 24b, das eine niedrigere p-Dotierstoffdichte als die Hochdichtegebiete 24a aufweist. Jedes Hochdichtegebiet 24a ist in einem Bereich angeordnet, der auf der oberen Oberfläche 18a freiliegend ist. Das Niedrigdichtegebiet 24b ist unterhalb der Emittergebiete 22 angeordnet. Das Niedrigdichtegebiet 24b steht mit der Gateisolationsschicht 32 unterhalb der Emittergebiete 22 in Kontakt.
  • Gemäß 3 sind die vorstehend beschriebenen Emittergebiete 22 und das Körpergebiet 24 ebenso in einem Halbleitergebiet 11a bereitgestellt, das zu einem zweiten Graben 40b1 an einer Seite des Umgebungsbereiches 13 benachbart ist, wobei der zweite Graben 40b1 ein zweiter Graben ist, der am nächsten zu dem Umgebungsbereich 13 in dem Elementbereich 11 positioniert ist. Auch in dem Halbleitergebiet 11a ist das Emittergebiet 22 an der oberen Oberfläche 18a des Halbleitersubstrates 18 freiliegend, und steht mit der Gateisolationsschicht 32 an dem obersten Abschnitt des Grabens 40 in Kontakt. Ferner sind ebenso in dem Halbleitergebiet 11a die Hochdichtegebiete 24a des Körpergebietes 24 an der oberen Oberfläche 18a des Halbleitersubstrates 18 freiliegend. Ferner steht ebenso in dem Halbleitergebiet 11a das Niedrigdichtegebiet 24b des Körpergebietes 24 mit der Gateisolationsschicht 32 unterhalb des Emittergebietes 22 in Kontakt.
  • Jedes Zellengebiet 43 in dem zweiten Elementbereich 12 umfasst ebenso die Emittergebiete 22 und das Körpergebiet 24. Die Emittergebiete 22 und das Körpergebiet 24 in dem zweiten Elementbereich 12 weisen jeweils die gleichen Konfigurationen auf wie die der Emittergebiete 22 und des Körpergebietes 24 in dem ersten Elementbereich 11.
  • Die vorstehend beschriebenen Emittergebiete 22 und das Körpergebiet 24 sind ebenso in einem Halbleiterbereich 12a bereitgestellt, der zu einem zweiten Graben 40b2 an einer Seite des Umgebungsbereiches 13 benachbart ist, wobei der zweite Graben 40b2 ein zweiter Graben ist, der am nächsten zu dem Umgebungsbereich 13 in dem zweiten Elementbereich 12 positioniert ist.
  • Gemäß den 3 und 4 ist ein p-Randgebiet 29 in jedem Zwischengrabengebiet 42 in dem Umgebungsbereich 13 bereitgestellt. Die p-Randgebiete 29 sind in Bereichen bereitgestellt, die an der oberen Oberfläche 18a des Halbleitersubstrates 18 in dem Umgebungsbereich 13 freiliegend sind. Jedes p-Randgebiet ist ein p-Gebiet mit einer p-Dotierstoffdichte, die im Wesentlichen der p-Dotierstoffdichte der Niedrigdichtegebiete 24b der Körpergebiete gleich ist. Die p-Randgebiete 29 erstrecken sich von der oberen Oberfläche 18a des Halbleitersubstrates 18 zu einer Tiefe, die im Wesentlichen zu einer Tiefe der unteren Enden der Körpergebiete 24 gleich ist. Gemäß 4 ist das untere Ende jedes p-Randgebietes 29 höher als das untere Ende jedes ersten Grabens 40a positioniert. Gemäß 4 ist jedes p-Randgebiet 29 durch den entsprechenden ersten Graben 40a von dem anderen p-Randgebiet 29 getrennt, das dem p-Randgebiet 29 in der y-Richtung am nächsten ist. Ferner ist gemäß vorstehender Beschreibung kein zweiter Graben 40b in dem Umgebungsbereich 13 vorhanden. Gemäß 3 ist daher jedes p-Randgebiet 29 mit den Niedrigdichtegebieten 24b (d. h., den entsprechenden Niedrigdichtegebieten 24b in den Halbleitergebieten 11a und 12a) der Körpergebiete 24, die in der x-Richtung zu dem p-Gebiet 29 benachbart sind.
  • Gemäß den 1 und 3 sind ein Anschlussgebiet 34 und eine Vielzahl von Schutzringen 36 in dem Außenrandspannungswiderstandsbereich 14 bereitgestellt.
  • Das Anschlussgebiet 34 ist ein p-Gebiet und ist in einem Bereich positioniert, der an der oberen Oberfläche 18a des Halbleitersubstrates 18 freiliegend ist. Das Anschlussgebiet 34 erstreckt sich von der oberen Oberfläche 18a zu einer Seite, die tiefer als das untere Ende des Grabens 40 ist. Das Anschlussgebiet 34 erstreckt sich ringförmig, um den Grabenbereich zu umgeben (d. h., den ersten Elementbereich 11, den Umgebungsbereich 13 und den zweiten Elementbereich 12).
  • Jeder Schutzring 36 ist ein p-Gebiet und ist in einem Bereich positioniert, der an der oberen Oberfläche 18a des Halbleitersubstrates 18 freiliegend ist. Jeder Schutzring 36 erstreckt sich von der oberen Oberfläche 18a zu einer Seite, die tiefer als das untere Ende des Grabens 40 ist. Der Anschlussbereich 34 ist von vielen Schutzringen 36 umgeben. Das bedeutet, jeder Schutzring 36 erstreckt sich ringförmig, um den Grabenbereich zu umgeben. Jeder Schutzring 36 ist von den Körpergebieten 24 und dem Anschlussgebiet 34 getrennt. Ferner sind die entsprechenden Schutzringe voneinander getrennt.
  • Gemäß den 3 und 4 umfasst das Halbleitersubstrat 18 ein Driftgebiet 26, ein Puffergebiet 27 und ein Kollektorgebiet 28.
  • Das Driftgebiet 26 ist ein n-Gebiet mit einer niedrigen n-Dotierstoffdichte. Das Driftgebiet 26 erstreckt sich quer über den ersten Elementbereich 11, den Umgebungsbereich 13, den zweiten Elementbereich 12 und den Außenrandspannungswiderstandsbereich 14. Innerhalb des ersten Elementbereiches 11 ist das Driftgebiet 26 unter dem Körpergebiet 24 angeordnet, und steht mit dem Körpergebiet 24 von unterhalb des Körpergebietes 24 her in Kontakt. Innerhalb des ersten Elementbereiches 11 ist das Driftgebiet 26 von den Emittergebieten 22 durch das Körpergebiet 24 getrennt. Innerhalb des ersten Elementbereiches 11 steht das Driftgebiet 26 mit der Gateisolationsschicht 32 unterhalb des Körpergebietes 24 in Kontakt. Innerhalb des Umgebungsbereiches 13 ist das Driftgebiet 26 unterhalb der p-Randgebiete 29 angeordnet, und steht mit den p-Randgebieten 29 von unterhalb der p-Randgebiete 29 her in Kontakt. Innerhalb des zweiten Elementbereiches 12 ist das Driftgebiet 26 unterhalb des Körpergebietes 24 angeordnet, und steht mit dem Körpergebiet 24 von unterhalb des Körpergebietes 24 her in Kontakt. Innerhalb des zweiten Elementbereiches 12 ist das Driftgebiet 26 von den Emittergebieten 22 durch das Körpergebiet 24 getrennt. Innerhalb des zweiten Elementbereiches 12 steht das Driftgebiet 26 mit der Gateisolationsschicht 32 unterhalb des Körpergebietes in Kontakt. Innerhalb des Außenrandspannungswiderstandsbereiches 14 steht das Driftgebiet 26 mit dem Anschlussgebiet 34 und den entsprechenden Schutzringen 36 in Kontakt. Das Anschlussgebiet 34 ist von den Schutzringen 36 durch das Driftgebiet 26 getrennt. Ferner sind die Schutzringe 36 jeweils voneinander durch das Driftgebiet 26 getrennt.
  • Das Puffergebiet 27 ist ein n-Gebiet mit einer höheren n-Dotierstoffdichte als das Driftgebiet 26. Das Puffergebiet 27 erstreckt sich quer über den ersten Elementbereich 11, den Umgebungsbereich 13, den zweiten Elementbereich 12 und den Außenrandspannungswiderstandsbereich 14. Das Puffergebiet 27 ist unterhalb des Driftgebietes 26 angeordnet, und steht mit dem Driftgebiet 26 von unterhalb des Driftgebietes 26 her in Kontakt.
  • Das Kollektorgebiet 28 ist ein p-Gebiet. Das Kollektorgebiet 28 erstreckt sich quer über den ersten Elementbereich 11, den Umgebungsbereich 13, den zweiten Elementbereich 12 und den Außenrandspannungswiderstandsbereich 14. Das Kollektorgebiet 28 ist unterhalb des Puffergebietes 27 angeordnet, und steht mit dem Puffergebiet 27 von unterhalb des Puffergebietes 27 her in Kontakt. Das Kollektorgebiet 28 ist an der unteren Oberfläche 18b des Halbleitersubstrates 18 freiliegend.
  • Gemäß den 3 und 4 sind eine Zwischenisolationsschicht 62, eine ohmsche Metallschicht 51, eine Vielzahl von Ringelektroden 53, eine Isolationsschutzschicht 60 und eine Oberflächenmetallschicht 52 oberhalb des Halbleitersubstrates angeordnet.
  • Die Zwischenisolationsschicht 62 ist an der oberen Oberfläche 18a des Halbleitersubstrates 18 angeordnet. Die Zwischenisolationsschicht 62 erstreckt sich quer über den ersten Elementbereich 11, den Umgebungsbereich 13, den zweiten Elementbereich 12 und den Außenrandspannungswiderstandsbereich 14. Eine Gesamtheit einer oberen Oberfläche der Gateelektrode 30 ist mit der Zwischenisolationsschicht 62 bedeckt. Ein die Zwischenisolationsschicht 62 in einer vertikalen Richtung durchdringendes Kontaktloch 62a ist auf jedem der Zellengebiete 43 innerhalb des ersten Elementbereiches 11 und des zweiten Elementbereiches 12 bereitgestellt. Innerhalb des Umgebungsbereiches 13 sind keine Kontaktlöcher bereitgestellt. Eine Gesamtheit der oberen Oberfläche 18a des Halbleitersubstrates 18 innerhalb des Umgebungsbereiches 13 ist mit der Zwischenisolationsschicht 62 bedeckt. Mit anderen Worten, der Umgebungsbereich 13 ist ein Bereich, in dem keine zweiten Gräben 40b vorhanden sind und keine Kontaktlöcher in der Zwischenisolationsschicht 62 bereitgestellt sind. Innerhalb des Außenrandspannungswiderstandsbereiches 14 sind in der Zwischenisolationsschicht 62 Kontaktlöcher über dem Anschlussgebiet 34 und über den jeweiligen Schutzringen 36 und Ähnlichem bereitgestellt.
  • Die ohmsche Metallschicht 51 bedeckt die Zwischenisolationsschicht 62 in dem ersten Elementbereich 11, dem Umgebungsbereich 13 und dem zweiten Elementbereich 12. Die ohmsche Metallschicht 51 erstreckt sich entlang einer Oberfläche der Zwischenisolationsschicht 62 und der oberen Oberfläche 18a des Halbleitersubstrates 18, und weist eine im Wesentlichen konstante Dicke auf. Somit ist eine obere Oberfläche der ohmschen Metallschicht 51 innerhalb des ersten Elementbereiches 11 und des zweiten Elementbereiches 12 den Kontaktlöchern 62a folgend vertieft. Das bedeutet, auf der Oberfläche des ohmschen Metallschicht 51 über den entsprechenden Kontaktlöchern 62a sind Vertiefungen 51a bereitgestellt. Die ohmsche Metallschicht 51 steht mit der oberen Oberfläche 18a des Halbleitersubstrates in jedem Kontaktloch 62a in Kontakt. Die ohmsche Metallschicht 51 steht mit den Emittergebieten 22 und dem Hochdichtegebiet 24a des Körpergebietes 24 in jedem Kontaktloch 62a in ohmschen Kontakt. Da in dem Umgebungsbereich 13 keine Kontaktlöcher 62a in der Zwischenisolationsschicht 62 bereitgestellt sind, ist die obere Oberfläche der ohmschen Metallschicht 51 in dem Umgebungsbereich 13 flach. Ferner erstreckt sich ein Teil der ohmschen Metallschicht 51 bis über das Anschlussgebiet 34. Die ohmsche Metallschicht 51 steht mit dem Anschlussbereich 34 in dem Kontaktloch über dem Anschlussbereich 34 in ohmschen Kontakt. Die ohmsche Metallschicht 51 ist aus AlSi (eine Legierung von Aluminium mit Silizium) ausgebildet.
  • Auf den jeweiligen Schutzringen 36 sind die jeweiligen Ringelektroden 53 angeordnet. Die Ringelektroden 53 erstrecken sich ringförmig entlang der Schutzringe 36. Jede Ringelektrode 53 steht mit dem entsprechenden Schutzring 36 innerhalb des Kontaktloches über dem Schutzring 36 in ohmschen Kontakt.
  • Die Isolationsschutzschicht 60 ist auf der ohmschen Metallschicht 51, der Zwischenisolationsschicht 62 und den Ringelektroden 53 innerhalb des zweiten Elementbereiches 12 und innerhalb des Außenrandspannungswiderstandsbereiches 14 angeordnet. Gesamte Oberflächen des zweiten Elementbereiches 12 und des Außenrandspannungswiderstandsbereiches 14 sind mit der Isolationsschutzschicht 60 bedeckt. Ein Teil der Isolationsschutzschicht 60 erstreckt sich hinüber zu dem Umgebungsbereich 13. Innerhalb des Umgebungsbereiches 13 ist die Isolationsschutzschicht 60 auf der ohmschen Metallschicht 51 angeordnet. Die Isolationsschutzschicht 60 bedeckt einen Außenrandabschnitt der ohmschen Metallschicht 51 innerhalb des Umgebungsbereiches 13. Die Isolationsschutzschicht 60 weist an einer Mitte der oberen Oberfläche 18a des Halbleitersubstrates 18 eine Öffnung 80 auf. Die Öffnung 80 ist in einem Bereich, der breiter als der erste Elementbereich 11 ist und den ersten Elementbereich 11 umfasst, bereitgestellt. Das bedeutet, die Gesamtheit des ersten Elementbereichs 11 und eines Innenrandabschnittes des Umgebungsbereiches 13 sind innerhalb der Öffnung 80 positioniert. Gemäß den 1 und 3 ist ein Innenrandseitenende 60a der Isolationsschutzschicht 60 (d. h., eine Seitenoberfläche der Öffnung 80) innerhalb des Umgebungsbereiches 13 positioniert. Die Isolationsschutzschicht 60 ist aus einem Harz (z. B. Polyimid) ausgebildet. Ein linearer Ausdehnungskoeffizient der Isolationsschutzschicht 60 ist geringfügig größer als ein linearer Ausdehnungskoeffizient der ohmschen Metallschicht 51 (d. h., AlSi).
  • Die Oberflächenmetallschicht 52 bedeckt die Oberfläche der ohmschen Metallschicht 51 in einem Bereich, der nicht durch die Isolationsschutzschicht 60 bedeckt ist (d. h., ein Innenrandabschnitt der ohmschen Metallschicht 51 innerhalb des Umgebungsbereiches 13 und die ohmsche Metallschicht 51 in dem ersten Elementbereich 11). Die Oberflächenmetallschicht 52 ist in jede Vertiefung 51a innerhalb des ersten Elementbereiches 11 gefüllt. Ein Teil der Oberflächenmetallschicht 52 auf einer Außenrandseite erstreckt sich bis über die Isolationsschutzschicht 60. Somit steht die Oberflächenmetallschicht 52 mit der Isolationsschutzschicht 60 an dem Innenrandseitenende 60a der Isolationsschutzschicht 60 (d. h., der Seitenoberfläche der Öffnung 80) in Kontakt. Die Oberflächenmetallschicht 52 ist aus Nickel ausgebildet. Die Oberflächenmetallschicht 52 (d. h., Nickel) weist eine hohe Lötbenetzbarkeit auf. Der lineare Ausdehnungskoeffizient der Oberflächenmetallschicht 52 (d. h., Nickel) ist kleiner als der lineare Ausdehnungskoeffizient der ohmschen Metallschicht 51 (d. h., AlSi). Eine Lötschicht 55 ist mit der Oberflächenmetallschicht 52 verbunden. Die Oberflächenmetallschicht 52 ist durch die Lötschicht 55 mit einem nicht gezeigten Metallblock verbunden.
  • Eine untere Elektrode 54 ist auf der unteren Oberfläche 18b des Halbleitersubstrates 18 angeordnet. Die untere Elektrode 54 steht mit dem Kollektorgebiet 28 in ohmschen Kontakt.
  • Nachstehend ist ein Betrieb des IGBT 10 beschrieben. Der IGBT 10 wird in einem Zustand verwendet, bei dem eine Spannung, die die untere Elektrode 54 auf ein höheres Potential bringt, zwischen der ohmschen Metallschicht 51 und der unteren Elektrode 54 angelegt. Falls ein Potential, das höher als eine Schwellwertspannung ist, an die Gateelektrode 30 angelegt wird, werden in den Körpergebieten 24 in zu der Gateisolationsschicht 32 benachbarten Bereichen Kanäle ausgebildet. Die Kanäle verbinden die Emittergebiete 22 mit dem Driftgebiet 26. Dementsprechend fließen Elektronen von der ohmschen Metallschicht 51 zu der unteren Elektrode 54 durch die Emittergebiete 22, die Kanäle, das Driftgebiet 26, das Puffergebiet 27 und das Kollektorgebiet 28. Ferner fließen Löcher von der unteren Elektrode 54 zu der ohmschen Metallschicht 51 durch das Kollektorgebiet 28, das Puffergebiet 27, das Driftgebiet 26 und die Körpergebiete 24. Das bedeutet, der IGBT 10 schaltet an, und es fließt Strom von der unteren Elektrode 54 zu der ohmschen Metallschicht 51.
  • Falls das Potential der Gateelektrode 30 auf ein niedrigeres Potential als die Schwellwertspannung verringert wird, verschwinden die Kanäle. Danach wird eine Rückwärtsspannung an die pn-Übergänge 25a an den Grenzflächen zwischen den Körpergebieten 24 und dem Driftgebiet 26 angelegt. Aufgrund dessen dehnen sich Verarmungsschichten von den pn-Übergängen 25a zu den Körpergebieten 24 und dem Driftgebiet 26 aus. Da die n-Dotierstoffdichte des Driftgebietes 26 sehr gering ist, wird das Driftgebiet 26 in einem breiten Bereich verarmt. Falls ferner die Verarmungsschichten sich in die Körpergebiete 24 ausbreiten, werden in dem verarmten Bereich vorliegende Löcher mit Elektronen in dem Driftgebiet 26 wiedervereinigt, um zu verschwinden. Mit der Ausbreitung der Verarmungsschichten verringert sich somit die Löcheranzahl, die in den Körpergebieten 24 vorliegt.
  • Innerhalb des Umgebungsbereiches 13 wird ferner eine Rückwärtsspannung an die pn-Übergänge 25b der Grenzschichten zwischen den p-Randgebieten 29 und dem Driftgebiet 26 angelegt. Aufgrund dessen dehnen sich Verarmungsschichten von den pn-Übergängen 25b zu den p-Randgebieten 29 und dem Driftgebiet 26 aus. Das Driftgebiet 26 wird durch die Verarmungsschichten, die sich von den pn-Übergängen 25b ausdehnen, ebenso verarmt. Mit Ausdehnung der Verarmungsschichten zu den p-Randgebieten 29 werden ferner in dem verarmten Gebiet vorliegende Löcher mit Elektronen in dem Driftgebiet 26 wiedervereinigt, um zu verschwinden. Mit der Ausdehnung der Verarmungsschichten verringert sich somit die Löcheranzahl, die in den p-Randgebieten 29 vorliegt.
  • Innerhalb des Außenrandspannungswiderstandgebietes 14 wird ferner eine Rückwärtsspannung an einen pn-Übergang 25c an einer Grenzfläche zwischen dem Anschlussgebiet 34 und dem Driftgebiet 26 angelegt. Aufgrund dessen dehnt sich eine Verarmungsschicht von dem pn-Übergang 25c zu dem Anschlussgebiet 34 und dem Driftgebiet 26 aus. Falls die sich von dem pn-Übergang 25c zu dem Driftgebiet 26 ausdehnende Verarmungsschicht einen an der Seite des innersten Randes positionierten ersten Schutzring 36 erreicht, dehnt sich die Verarmungsschicht von dem ersten Schutzring 36 zu dem Driftgebiet 26 um diesen ersten Schutzring 36 aus. Falls die sich von dem ersten Schutzring 36 zu dem Driftgebiet 26 ausdehnende Verarmungsschicht einen neben dem ersten Schutzring 36 positionierten zweiten Schutzring 36 erreicht, dehnt sich danach die Verarmungsschicht von dem zweiten Schutzring 36 zu dem Driftgebiet 26 um diesen zweiten Schutzring 36 aus. Als solches dehnt sich die Verarmungsschicht innerhalb des Außenrandspannungswiderstandsbereiches 14 zu der Außenrandseite über die Vielzahl der Schutzringe 36 aus. Aufgrund dessen wird das Driftgebiet 26 innerhalb des Außenrandspannungswiderstandsbereiches 14 ist bis in die Nähe der Außenrandendoberfläche 18c des Halbleitersubstrates 18 hin verarmt.
  • Falls das Potential der Gateelektrode 30 gemäß vorstehender Erklärung auf ein Potential gesenkt wird, das tiefer als die Schwellwertspannung ist, verschwinden die Kanäle, wodurch das Driftgebiet 26 in einem breiten Bereich verarmt wird. Die Körpergebiete 24 sind von dem Puffergebiet 27 durch die Verarmungsschichten getrennt. Falls das Potential der Gateelektrode 30 auf ein Potential gesenkt wird, das tiefer als die Schwellwertspannung ist, wird aufgrund dessen der in dem IGBT 10 fließende Strom gestoppt. Das bedeutet, der IGBT 10 ist abgeschaltet.
  • Gemäß den 4 und 5 zeigen Äquipotentiallinien 92 eine Verteilung des elektrischen Potentials innerhalb des Driftgebietes 26 in einem Zustand, bei dem der IGBT 10 abgeschaltet ist, an. Das Driftgebiet 26 ist in einem gesamten Bereich gemäß den 4 und 5 verarmt. Obwohl die p-Randgebiete 29 und die Körpergebiete 24 in der Nähe ihrer unteren Enden verarmt sind, ist das meiste der p-Randgebiete 29 und der Körpergebiete 24 nicht verarmt.
  • In dem ersten Elementbereich 11 und dem zweiten Elementbereich 12 steht der Graben 40 (d. h., die ersten Gräben 40a und die zweiten Gräben 40b) gemäß 5 derart hervor, dass er tiefer als die unteren Enden der Körpergebiete 24 ist, wobei die Äquipotentiallinien 92 an Abschnitten unterhalb des Grabens 40 im Vergleich zu Abschnitten unterhalb der Körpergebiete 24 abwärts verschoben sind. Da das Potential der Körpergebiete 24 im Wesentlichen dem Potential der Gateelektrode 30 gleich ist, und ein Unterschied in der Tiefe zwischen den unteren Enden der Körpergebiete 24 und dem unteren Ende der Gateelektrode 30 klein ist, ist insbesondere ein Unterschied in der Tiefe der Äquipotentiallinien 92 zwischen den Abschnitten unterhalb der Körpergebiete 24 und dem Abschnitt unterhalb der Gateelektrode 30 nicht maßgeblich groß.
  • Gemäß den 4 und 5 dehnt sich in dem Umgebungsbereich 13 das p-Randgebiet 29 zu einer Tiefe aus, die im Wesentlichen der Tiefe der Körpergebiete 24 gleich ist. Ferner sind in dem Umgebungsbereich 13 keine zweiten Gräben 40b vorhanden, während die ersten Gräben 40a derart vorstehen, dass sie tiefer als die unteren Enden der p-Randgebiete 29 sind. Die Positionen der unteren Enden der ersten Gräben 40a in dem Umgebungsbereich 13 sind im Wesentlichen den Positionen der unteren Enden der ersten Gräben 40a und den unteren Enden der zweiten Gräben 40b in dem ersten Elementbereich 11 und dem zweiten Elementbereich 12 gleich. Aufgrund dessen liegen die Äquipotentiallinien 92 ebenso in dem Umgebungsbereich 13 an einer Tiefe vor, die im Wesentlichen einer Tiefe der Äquipotentiallinien 92 des ersten Elementbereiches 11 und einer Tiefe der Äquipotentiallinien 92 des zweiten Elementbereiches 12 gleich ist. Die Äquipotentiallinien 92 sind an Abschnitten unterhalb der ersten Gräben 40a im Vergleich zu Äquipotentiallinien unterhalb der p-Randgebiete 29 abwärts verschoben. Da das Potential der p-Randbereiche 29 im Wesentlichen dem Potential der Gateelektrode 30 gleich ist, und ein Unterschied in den Tiefen zwischen den unteren Enden der p-Randgebiete 29 und dem unteren Ende der Gateelektrode 30 klein ist, ist ein Unterschied der Tiefe der Äquipotentiallinien 92 zwischen den Abschnitten unterhalb der p-Randgebiete 29 und dem Abschnitt unterhalb der Gateelektrode 30 nicht maßgeblich groß.
  • Da der Unterschied in der Tiefe der Äquipotentiallinien 92 zwischen dem ersten Elementbereich 11, dem zweiten Elementbereich 12 und dem Umgebungsbereich 13 wenig wahrscheinlich erzeugt wird, ist in dem erfindungsgemäßen IGBT 10 die Konzentration des elektrischen Feldes in dem Umgebungsbereich 13 und seinen Rändern unterdrückt.
  • Falls der IGBT 10 wieder von einem AUS-Zustand zu einem Zustand geschaltet wird, bei dem das Potential der Gateelektrode 30 auf ein Potential angehoben wird, das höher als dessen Schwellwertspannung ist, werden Kanäle in den Körpergebieten 24 ausgebildet, und das Potential des Driftgebietes 26 verringert sich. Nachfolgend werden Löcher von der ohmschen Metallschicht 51 zu den Körpergebieten 24 zugeführt. Aufgrund dessen verkleinern sich die Verarmungsschichten, die sich von den pn-Übergängen 25a an den Grenzflächen zwischen den Körpergebieten 24 und dem Driftgebiet 26 ausgedehnt hatten, und verschwinden. Aufgrund dessen wird es möglich, dass Elektronen und Löcher in dem Driftgebiet 26 fließen, und somit ist der IGBT 10 angeschaltet.
  • Falls das Potential des Driftgebietes 26 verringert wird, werden ferner Löcher von der ohmschen Metallschicht 51 zu den p-Randgebieten über die Körpergebiete 24 ferner zugeführt. Aufgrund dessen verkleinern sich die Verarmungsschichten, die sich von den pn-Übergängen 25b an den Grenzflächen zwischen den p-Randgebieten 29 und dem Driftgebiet 26 ausgedehnt hatten, und verschwinden. Dementsprechend wird es möglich, dass ebenso in dem Driftgebiet 26 unterhalb der p-Randgebiete 29 Elektronen und Löcher fließen. Aufgrund dessen wird eine Breite eines Abschnittes des Driftgebietes 26, in dem Elektronen und Löcher fließen können, größer, und der Widerstand des Driftgebietes 26 verringert sich. Dementsprechend ist es nicht wahrscheinlich, dass ein Gleichgewichtsverlust erzeugt wird, und die AN-Spannung bei dem erfindungsgemäßen IGBT 10 ist gering.
  • Durch wiederholtes An- und Abschalten wird ferner bei dem IGBT 10 die Temperatur des Halbleitersubstrates 18 wiederholt geändert. Aufgrund dessen ändern sich die Temperaturen der ohmschen Metallschicht 51, der Oberflächenmetallschicht 52 und der Isolationsschutzschicht 60 oberhalb des Halbleitersubstrates 18 ebenso wiederholt.
  • Die ohmsche Metallschicht 51 dehnt sich thermisch entlang der Oberflächenmetallschicht 52 in dem Bereich aus, in dem die ohmsche Metallschicht 51 mit der Oberflächenmetallschicht 52 in Kontakt steht (d. h., dem ersten Elementbereich 11 und einem Innenrandabschnitt des Umgebungsbereiches 13). Gemäß vorstehender Beschreibung ist der lineare Ausdehnungskoeffizient der Oberflächenmetallschicht 52 (d. h., Nickel) kleiner als der lineare Ausdehnungskoeffizient der ohmschen Metallschicht 51 (d. h., AlSi). Aufgrund dessen ist die thermische Ausdehnung der ohmschen Metallschicht 51 in diesem Bereich unterdrückt. Da die Oberflächenmetallschicht 52 in jede Vertiefung 51a in der oberen Oberfläche der ohmschen Metallschicht 51 in dem ersten Elementbereich gefüllt ist, ist die ohmsche Metallschicht 51 durch die Oberflächenmetallschicht 52 stabil zurückgehalten. Aufgrund dessen ist die thermische Ausdehnungsmenge der ohmschen Metallschicht 51 in dem ersten Elementbereich 11 gering. Andererseits sind in der oberen Oberfläche der ohmschen Metallschicht 51 in dem Umgebungsbereich 13 in einem Bereich, in dem die ohmsche Metallschicht 51 und die Oberflächenmetallschicht 52 in Kontakt miteinander stehen (d. h., die Innenrandseite des Umgebungsbereiches 13) keine Vertiefungen 51a bereitgestellt, und somit ist die obere Oberfläche der ohmschen Metallschicht 51 flach. Aufgrund dessen ist die Rückhaltekraft der Oberflächenmetallschicht 52 auf der ohmschen Metallschicht 51 an der Innenrandseite des Umgebungsbereiches 13 im Vergleich zu der Rückhaltekraft der Oberflächenmetallschicht 52 auf der ohmschen Metallschicht 51 in dem ersten Elementbereich 11 klein. Dementsprechend ist die thermische Ausdehnungsmenge der ohmschen Metallschicht 51 in diesem Bereich größer als die thermische Ausdehnungsmenge der ohmschen Metallschicht 51 in dem ersten Elementbereich 11.
  • Die ohmsche Metallschicht 51 dehnt sich thermisch entlang der Isolationsschutzschicht 60 in dem Bereich, in dem die ohmsche Metallschicht 51 mit der Isolationsschutzschicht 60 in Kontakt steht, aus (d. h., eine Außenrandseite des Umgebungsbereiches 13, des zweiten Elementbereiches 12 und des Außenrandspannungswiderstandsbereiches 14). Gemäß vorstehender Beschreibung ist der lineare Ausdehnungskoeffizient der Isolationsschutzschicht 60 (d. h., Polyimid) geringfügig größer als der lineare Ausdehnungskoeffizient der ohmschen Metallschicht 51 (d. h., AlSi). Aufgrund dessen weist die ohmsche Metallschicht 51 in diesem Bereich innerhalb eines in 3 gezeigten Bereiches die größte thermische Ausdehnungsmenge auf.
  • Gemäß vorstehender Beschreibung ist bei dem IGBT 10 des Ausführungsbeispiels 1 das Innenrandseitenende 60a der Isolationsschutzschicht 60 (d. h., die Seitenoberfläche der Öffnung 80) in dem Umgebungsbereich 13 positioniert (d. h., auf der ohmschen Metallschicht 51 mit einer flachen oberen Oberfläche). Aufgrund dessen ist ein Abschnitt der ohmschen Metallschicht 51 mit einer relativ großen thermischen Ausdehnungsmenge (d. h., die Innenrandseite des Umgebungsbereiches 13) zu einem Abschnitt der ohmschen Metallschicht 51 mit der größten thermischen Ausdehnungsmenge (d. h., die Außenrandseite des Umgebungsbereiches 13) benachbart. Aufgrund dessen ist ein Unterschied der thermischen Ausdehnungsmenge der ohmschen Metallschicht 51 um das Innenrandseitenende 60a der Isolationsschutzschicht 60 nicht maßgeblich groß. Aufgrund dessen ist es nicht wahrscheinlich, dass in der ohmschen Metallschicht 51 unterhalb des Endes 60a eine extrem große Verspannung erzeugt wird. Dementsprechend ist das Auftreten von Rissen in der ohmschen Metallschicht 51 unterhalb des Endes 60a unterdrückt. Der IGBT 10 des Ausführungsbeispiels 1 weist eine hohe Verlässlichkeit auf.
  • Insbesondere wird bei dem IGBT 10 des Ausführungsbeispiels 1 die Oberflächenmetallschicht 52 durch Sputtern (nachstehend als Maskensputtern bezeichnet) durch eine Schablonenmaske (eine Maskenplatte, die getrennt von dem Halbleitersubstrat 18 hergestellt wird) ausgebildet. Da durch das Maskensputtern keine hohe Präzision erzielt werden kann, sind Positionsfluktuationen eines Außenrandseitenendes 52b der Oberflächenmetallschicht 52 bei 3 groß. Falls das Außenrandseitenende 52b der Oberflächenmetallschicht 52 sich in Richtung der Außenrandseite weiter als ein Außenrandseitenende 52c der ohmschen Metallschicht 51 erstreckt, ist eine Potentialverteilung in dem Driftgebiet 26 in dem Außenrandspannungswiderstandsbereich 14 gestört, und eine Durchbruchspannung des IGBT 10 verringert sich. Falls ferner das Außenrandseitenende 52b der Oberflächenmetallschicht 52 weiter an einer Innenrandseite als das Innenrandseitenende 60a der Isolationsschutzschicht 60 positioniert ist, ist die ohmsche Metallschicht 51 freiliegend, was zu einer geringeren Verlässlichkeit des IGBT 10 führt. Dementsprechend kann vorzugsweise ein breites Intervall zwischen dem Außenrandseitenende 52c der ohmschen Metallschicht 51 und dem Innenrandseitenende 60a der Isolationsschutzschicht 60 bereitgestellt sein, und das Außenrandseitenende 52b der Oberflächenmetallschicht 52 ist vorzugsweise in dem breiten Intervall angeordnet. Bei dem erfindungsgemäßen Design kann durch Bereitstellung des zweiten Elementbereiches 12 (d. h., eines Bereiches, der als Schaltvorrichtung arbeitet) zwischen dem Außenrandseitenende 52c der ohmschen Metallschicht 51 und dem Umgebungsbereich 13, das Halbleitersubstrat 18 effektiv verwendet werden, und eine Stromtragfähigkeit des IGBT 10 kann vergrößert werden.
  • (Ausführungsbeispiel 2) Bei einem Herstellungsverfahren des IGBT 10 können die ersten Gräben 40a und die zweiten Gräben 40b durch Ätzen der oberen Oberfläche 18a des Halbleitersubstrates 18 ausgebildet werden. Da die zweiten Gräben 40b in dem Umgebungsbereich 13 nicht ausgebildet werden, umfasst der Umgebungsbereich 13 eine im Vergleich zu dem ersten Elementbereich 11 und dem zweiten Elementbereich 12 geringere zu ätzende Fläche. Dementsprechend wird eine Dichte eines noch nicht reagierten Ätzgases in dem Umgebungsbereich 13 hoch, und eine Ätzgeschwindigkeit wird in einem Gebiet, in dem die ersten Gräben 40a innerhalb des Umgebungsbereiches 13 auszubilden sind, hoch. Aufgrund dessen können die ersten Gräben 40a innerhalb des Umgebungsbereiches 13 geringfügig tiefer als die ersten Gräben 40a in dem Elementbereich 11 und dem zweiten Elementbereich 12 werden. Falls bei der Konfiguration des Ausführungsbeispiels 1 die ersten Gräben 40a lokal tiefer werden, wird es unabhängig davon, dass eine solche Konzentration winzig ist, wahrscheinlich, dass sich das elektrische Feld in der Nähe der tieferen ersten Gräben 40a konzentriert. Bei dem Ausführungsbeispiel 2 kann die Konzentration des elektrischen Feldes auch für den Fall unterdrückt werden, dass die ersten Gräben 40a lokal tiefer werden.
  • Bei einem IGBT des Ausführungsbeispiels 2 gemäß den 6 und 7 erstreckt sich ein p-Gebiet 29 zu einer tieferen Position als die Körpergebiete 24. Ferner weist das p-Randgebiet 29 eine höhere p-Dotierstoffdichte als die Niedrigdichtegebiete 24b der Körpergebiete 24 auf. Die anderen Konfigurationen des IGBT 10 des Ausführungsbeispiels 2 sind zu denen des IGBT 10 des Ausführungsbeispiels 1 gleich.
  • Bei dieser Konfiguration erstreckt sich das p-Randgebiet 29 zu einer Position, die tiefer als die ersten Gräben 40a ist. Aufgrund dessen sind benachbarte p-Randgebiete 29 miteinander unterhalb der ersten Gräben 40a verbunden. Das bedeutet, die ersten Gräben 40a durchdringen nicht das p-Randgebiet 29. Bei dieser Konfiguration gemäß den 6 und 7 erstrecken sich die Äquipotentiallinien bei abgeschaltetem IGBT linear in einer transversalen Richtung entlang den unteren Enden des p-Randgebietes 29 unterhalb des p-Randgebietes 29. Bei dieser Konfiguration ist die Verteilung der Äquipotentiallinien 92 nicht durch die Tiefe der ersten Gräben 40a beeinflusst. Somit kann die Konzentration des elektrischen Feldes unabhängig von der Tiefe der ersten Gräben 40a dauerhaft unterdrückt werden.
  • Ferner weist bei dem Ausführungsbeispiel 2 das p-Randgebiet 29 eine höhere p-Dotierstoffdichte als die Niedrigdichtegebiete 24b der Körpergebiete 24 auf. Dementsprechend ist es schwer, eine Verarmungsschicht in das p-Randgebiet 29 auszudehnen. Falls die Verarmungsschicht die ersten Gräben 40a in dem p-Randgebiet 29 erreicht, wird die Potentialverteilung in der Verarmungsschicht durch die ersten Gräben 40a beeinflusst. Das bedeutet, die Potentialverteilung in der Verarmungsschicht ist durch die Tiefe der ersten Gräben 40a beeinflusst. Die Potentialverteilung in der Verarmungsschicht wird durch die Tiefe der ersten Gräben 40a weniger beeinflusst, falls die p-Dotierstoffdichte des p-Randgebietes 29 wie in Ausführungsbeispiel 2 hoch ist.
  • Insbesondere ist bei den vorstehend beschriebenen Ausführungsbeispielen 1 und 2 die Oberflächenmetallschicht durch Maskensputtern ausgebildet. Jedoch kann die Oberflächenmetallschicht 52 durch Metallisieren ausgebildet sein. In diesem Fall stellt das Außenrandseitenende 52b der Oberflächenmetallschicht 52 gemäß 8 mit dem Innenrandseitenende 60a der Isolationsschutzschicht 60 (d. h., die Seitenoberfläche der Öffnung 80) einen Kontakt her, ohne sich über die Isolationsschutzschicht 60 zu erstrecken. Auch diese Konfiguration kann die gleiche vorteilhafte Wirkung wie jene der vorstehend beschriebenen Ausführungsbeispiele bringen.
  • Ferner ist bei den vorstehend beschriebenen Ausführungsbeispielen 1 und 2 der IGBT erklärt. Alternativ kann die erfindungsgemäße Technik auch auf andere Schaltvorrichtungen mit einem MOSFET angewendet werden. Durch Bereitstellen eines n-Gebietes (Draingebiet), das mit der unteren Elektrode 54 anstelle des Kollektorgebietes 28 der Ausführungsbeispiele in ohmschen Kontakt steht, kann ein MOSFET der n-Kanalart erzielt werden. Ferner kann ein MOSFET der p-Kanalart durch Umkehren der n-Gebiete und der p-Gebiete des MOSFETs der n-Kanalart erzielt werden.
  • Nachstehend sind die entsprechenden Beziehungen der konstituierenden Merkmale der Halbleitervorrichtung der vorstehend beschriebenen Ausführungsbeispiele mit den konstituierenden Merkmalen der Patentansprüche beschrieben. Die ohmsche Metallschicht 51 bei den Ausführungsbeispielen ist ein Beispiel einer ersten Metallschicht bei den Patentansprüchen. Die Oberflächenmetallschicht 52 bei den Ausführungsbeispielen ist ein Beispiel einer zweiten Metallschicht bei den Patentansprüchen. Das Emittergebiet 22 bei den Ausführungsbeispielen ist ein Beispiel eines ersten Gebietes bei den Patentansprüchen. Das Driftgebiet 26 bei den Ausführungsbeispielen ist ein Beispiel eines zweiten Gebietes bei den Patentansprüchen. Das p-Randgebiet 29 bei den Ausführungsbeispielen ist ein Beispiel eines Randgebietes einer zweiten Leitfähigkeitsart bei den Patentansprüchen. Der Abschnitt des Umgebungsbereiches 13, der zu dem ersten Zellenbereich 11 in der x-Richtung bei den Ausführungsbeispielen benachbart ist, ist ein Beispiel eines wirkungslosen Gebietes bei den Patentansprüchen.
  • Einige der vorliegend offenbarten technischen Elemente sind nachstehend aufgeführt. Insbesondere ist jedes der nachstehenden technischen Elemente unabhängig nützlich.
  • Bei einem Konfigurationsbeispiel der vorliegenden Erfindung ist ein unteres Ende des Randgebietes der zweiten Leitfähigkeitsart tiefer als die unteren Enden der ersten Gräben in dem wirkungslosen Bereich positioniert.
  • Entsprechend dieser Konfiguration wird die Durchbruchspannung der Schaltvorrichtung weniger von der Tiefe der ersten Gräben beeinflusst.
  • Bei einem Konfigurationsbeispiel der vorliegenden Erfindung kann die Dotierstoffdichte der zweiten Leitfähigkeitsart des Randgebietes der zweiten Leitfähigkeitsart höher als die Dotierstoffdichte der zweiten Leitfähigkeitsart des unterhalb der ersten Gebiete positionierten Abschnittes der Körpergebiete sein.
  • Entsprechend dieser Konfiguration ist ferner die Durchbruchspannung der Schaltvorrichtung kaum durch die Tiefe der ersten Gräben beeinflusst.
  • Bei einem Konfigurationsbeispiel der vorliegenden Erfindung kann das Halbleitersubstrat einen Außenrandspannungswiderstandsbereich aufweisen, der zwischen dem wirkungslosen Bereich und der Außenrandendoberfläche des Halbleitersubstrates angeordnet ist. Ein Schutzring der zweiten Leitfähigkeitsart kann in dem Außenrandspannungswiderstandsbereich bereitgestellt sein. Der Schutzring kann an der oberen Oberfläche des Halbleitersubstrates freiliegend sein, von dem ersten Elementbereich und dem wirkungslosen Bereich umgeben sein, und kann von der ersten Metallschicht elektrisch getrennt sein.
  • Entsprechend dieser Konfiguration kann die Durchbruchspannung der Schaltvorrichtung weiter verbessert werden.
  • Bei einem Konfigurationsbeispiel der vorliegenden Erfindung kann das Halbleitersubstrat einen zweiten Elementbereich umfassen, der zwischen dem wirkungslosen Bereich und dem Außenrandspannungswiderstandsbereich angeordnet ist. Die ersten Gräben können sich quer über den ersten Elementbereich, den wirkungslosen Bereich und den zweiten Elementbereich erstrecken. Innerhalb des zweiten Elementbereiches kann eine Vielzahl von zweiten Gräben in der oberen Oberfläche jedes der Zwischengrabengebiete bereitgestellt sein. Innerhalb des zweiten Elementbereiches kann ein Kontaktloch in einem Abschnitt der Zwischenisolationsschicht bereitgestellt sein, die die obere Oberfläche des Halbleitersubstrates bedeckt. Die erste Metallschicht kann mit der oberen Oberfläche in dem Kontaktloch innerhalb des zweiten Elementbereiches in Kontakt stehen. Die Isolationsschutzschicht kann die erste Metallschicht in dem zweiten Elementbereich bedecken. Die zweite Metallschicht kann quer über die erste Metallschicht in der Öffnung bis über die Isolationsschutzschicht angeordnet sein. Ein Außenrandseitenendabschnitt der zweiten Metallschicht kann auf einer Innenrandseite relativ zu einem Außenrandseitenendabschnitt der ersten Metallschicht positioniert sein. Jedes der Zwischengrabengebiete in dem zweiten Elementbereich kann das erste Gebiet und das Körpergebiet umfassen.
  • Zur Sicherstellung der Verlässlichkeit der Schaltvorrichtung kann ein Intervall zwischen dem Endabschnitt der Innenseite der Isolationsschutzschicht und dem Endabschnitt der Außenseite der ersten Metallschicht bereitgestellt sein, und ein Endabschnitt einer Außenseite der zweiten Metallschicht kann in dem Intervall angeordnet sein. Durch Bereitstellung des zweiten Elementbereiches (ein Bereich, der als die Schaltvorrichtung wirkt) in diesem Intervallabschnitt, kann die Stromtragfähigkeit der Schaltvorrichtung vergrößert werden.
  • Während vorstehend konkrete Beispiele der vorliegenden Erfindung ausführlich beschrieben sind, sind dies rein veranschaulichende Beispiele und begrenzen nicht den Umfang der Patentansprüche. Die in den Patentansprüchen ausgeführte Technologie umfasst ebenso verschiedene Änderungen und Abwandlungen der konkreten vorstehend beschriebenen Beispiele. Die in der vorliegenden Beschreibung oder Zeichnung erklärten technischen Elemente weisen unabhängig oder in verschiedenen Kombinationen technische Nützlichkeit auf. Die Erfindung ist nicht auf die zum Zeitpunkt der Einreichung der Patentansprüche beschriebenen Kombinationen beschränkt. Darüber hinaus verwirklichen die in der vorliegenden Beschreibung oder Zeichnung ausgeführten Ausführungsbeispiele eine Vielzahl von Wirkungen gleichzeitig und weisen aufgrund der Verwirklichung einer solchen Wirkung technischen Nutzen auf.
  • Eine Schaltvorrichtung umfasst ein Halbleitersubstrat mit einem ersten Elementbereich und einem wirkungslosen Bereich. Erste Gräben erstrecken sich in einer ersten Richtung quer über den ersten Elementbereich und den wirkungslosen Bereich. Zweite Gräben sind in jedem Zwischengrabengebiet innerhalb des ersten Elementbereiches bereitgestellt und sind nicht innerhalb des wirkungslosen Bereiches bereitgestellt. Eine Gateelektrode ist in den Gräben angeordnet. In einer Zwischenisolationsschicht innerhalb des wirkungslosen Bereiches ist kein Kontaktloch bereitgestellt. Die erste Metallschicht bedeckt die Zwischenisolationsschicht. Die Isolationsschutzschicht bedeckt einen Abschnitt der ersten Metallschicht an ihrer Außenrandseite innerhalb des wirkungslosen Bereiches. Die zweite Metallschicht steht mit der ersten Metallschicht innerhalb einer Öffnung der Isolationsschutzschicht in Kontakt, und steht mit einer Seitenoberfläche der Öffnung in Kontakt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2005-116963 A [0002, 0004]
    • JP 2015-225872 A [0003, 0005, 0005]

Claims (5)

  1. Schaltvorrichtung (10), mit: einem Halbleitersubstrat (18); einer Gateisolationsschicht (32); einer Gateelektrode (30); einer Zwischenisolationsschicht (62); einer ersten Metallschicht (51); einer zweiten Metallschicht (52) und einer Isolationsschutzschicht (60), wobei das Halbleitersubstrat (18) einen ersten Elementbereich (11) und einen wirkungslosen Bereich (13) umfasst, der zwischen dem ersten Elementbereich (11) und einer Außenrandendoberfläche (18c) des Halbleitersubstrates (18) angeordnet ist, eine Vielzahl von ersten Gräben (40a) in einer oberen Oberfläche (18a) des Halbleitersubstrates (18) bereitgestellt ist, wobei die Vielzahl von ersten Gräben (40a) sich parallel zueinander entlang einer ersten Richtung (x) quer über den ersten Elementbereich (11) und den wirkungslosen Bereich (13) erstrecken, bei einer Draufsicht auf die obere Oberfläche (18a) des Halbleitersubstrates (18) jedes Gebiet, das zwischen den ersten Gräben (40a) eingebracht ist, als ein Zwischengrabengebiet (42) festgelegt ist, eine Vielzahl von zweiten Gräben (40b) in der oberen Oberfläche (18a) in jedem der Zwischengrabengebiete (42) innerhalb des ersten Elementbereiches (11) bereitgestellt ist und innerhalb des wirkungslosen Bereiches (13) nicht bereitgestellt ist, wobei die zweiten Gräben (40b) entlang der ersten Richtung (x) voneinander beabstandet sind, jeder der zweiten Gräben (40b) mit zwei der ersten Gräben (40a) verbunden ist, die an beiden Seiten des zweiten Graben (40b) selbst gelegen sind, eine Breite (W1) des wirkungslosen Bereiches (13) in der ersten Richtung (x) größer als ein Abstandsmaß (P1) der zweiten Gräben (40b) in der ersten Richtung (x) ist, die Gateisolationsschicht (32) innere Oberflächen der ersten Gräben (40a) und innere Oberflächen der zweiten Gräben (40b) bedeckt, die Gateelektrode (30) quer über innere Abschnitte der ersten Gräben (40a) und innere Abschnitte der zweiten Gräben (40b) angeordnet ist, wobei die Gateelektrode (30) von dem Halbleitersubstrat (18) durch die Gateisolationsschicht (32) isoliert ist, die Zwischenisolationsschicht (62) die obere Oberfläche (18a) und die Gateelektrode (30) in einem Bereich quer über den ersten Elementbereich (11) und den wirkungslosen Bereich (13) bedeckt, innerhalb des ersten Elementbereiches (11) ein Kontaktloch (62a) in einem Abschnitt der Zwischenisolationsschicht (62) bereitgestellt ist, die die obere Oberfläche (18a) bedeckt, innerhalb des wirkungslosen Bereiches (13) ein Kontaktloch (62a) in dem Abschnitt der Zwischenisolationsschicht (62), die die obere Oberfläche (18a) bedeckt, nicht bereitgestellt ist, die erste Metallschicht (51) die Zwischenisolationsschicht (62) bedeckt, von der Gateelektrode (30) durch die Zwischenisolationsschicht (62) isoliert ist, und mit dem Halbleitersubstrat (18) innerhalb des Kontaktloches (62a) in Kontakt steht, eine Vertiefung (51a) auf einer Oberfläche der ersten Metallschicht (51) über dem Kontaktloch (62a) bereitgestellt ist, die Isolationsschutzschicht (60) einen Abschnitt der ersten Metallschicht (51) an einer Außenrandseite in dem wirkungslosen Bereich (13) bedeckt, eine Öffnung (80) in der Isolationsschutzschicht (60) in einem Bereich bereitgestellt ist, der breiter als der erste Elementbereich (11) ist und den ersten Elementbereich (11) umfasst, wobei eine Seitenoberfläche (60a) der Öffnung (80) in dem wirkungslosen Bereich (13) angeordnet ist, die zweite Metallschicht (52) mit der Oberfläche der ersten Metallschicht (51) in der Öffnung (80) in Kontakt steht und zusätzlich mit der Seitenoberfläche (60a) der Öffnung in Kontakt steht, wobei die zweite Metallschicht (52) einen linearen Ausdehnungskoeffizienten aufweist, der kleiner als ein linearer Ausdehnungskoeffizient der ersten Metallschicht 51 ist, jedes der Zwischengrabengebiete (42) innerhalb des ersten Elementbereiches (11) umfasst: ein erstes Gebiet (22) einer ersten Leitfähigkeitsart, das mit der ersten Metallschicht (51) und der Gateisolationsschicht (32) in Kontakt steht, und ein Körpergebiet (24) einer zweiten Leitfähigkeitsart, das mit der ersten Metallschicht (51) in Kontakt steht und mit der Gateisolationsschicht (32) unterhalb des ersten Gebietes (22) in Kontakt steht, jedes der Zwischengrabengebiete (42) innerhalb des wirkungslosen Bereiches (13) ein Randgebiet einer zweiten Leitfähigkeitsart (29) umfasst, das von der zweiten Leitfähigkeitsart ist, wobei das Randgebiet der zweiten Leitfähigkeitsart (29) mit dem Körpergebiet (24) verbunden ist, und das Halbleitersubstrat (18) ein zweites Gebiet (26) der ersten Leitfähigkeitsart umfasst, wobei das zweite Gebiet (26) quer unterhalb des Körpergebietes (24) und unterhalb des Randgebietes der zweiten Leitfähigkeitsart (29) bereitgestellt ist, mit der Gateisolationsschicht (32) unter dem Körpergebiet (24) in Kontakt steht, und von den ersten Gebieten (22) durch das Körpergebiet (24) getrennt ist.
  2. Schaltvorrichtung (10) nach Anspruch 1, wobei ein unteres Ende (25b) des Randgebietes der zweiten Leitfähigkeitsart (29) unter dem unteren Ende jedes der ersten Gräben (40a) innerhalb des wirkungslosen Bereiches (13) positioniert ist.
  3. Schaltvorrichtung (10) nach Anspruch 2, wobei eine Dotierstoffdichte der zweiten Leitfähigkeitsart des Randgebietes der zweiten Leitfähigkeitsart (29) höher als eine Dotierstoffdichte der zweiten Leitfähigkeitsart eines Abschnittes des Körpergebietes (24) ist, der unter dem ersten Gebiet (22) positioniert ist.
  4. Schaltvorrichtung (10) nach einem der Ansprüche 1 bis 3, wobei das Halbleitersubstrat (18) einen Außenrandspannungswiderstandsbereich (14) umfasst, der zwischen dem wirkungslosen Bereich (13) und der Außenrandendoberfläche (18c) des Halbleitersubstrates (18) angeordnet ist, und ein Schutzring (36) der zweiten Leitfähigkeitsart in dem Außenrandspannungswiderstandsbereich (14) bereitgestellt ist, wobei der Schutzring (36) an der oberen Oberfläche (18a) freiliegend ist, den ersten Elementbereich (11) und den wirkungslosen Bereich (13) umgibt, sowie von der ersten Metallschicht (51) elektrisch getrennt ist.
  5. Schaltvorrichtung (10) nach Anspruch 4, wobei das Halbleitersubstrat (18) einen zweiten Elementbereich (12) umfasst, der zwischen dem wirkungslosen Bereich (13) und dem Außenrandspannungswiderstandsbereich (14) angeordnet ist, die ersten Gräben (40a) sich quer über den ersten Elementbereich (11), den wirkungslosen Bereich (13) und den zweiten Elementbereich (12) erstrecken, innerhalb des zweiten Elementbereiches (12) eine Vielzahl von zweiten Gräben (40b) in der oberen Oberfläche (18a) jedes der Zwischengrabengebiete (42) bereitgestellt ist, innerhalb des zweiten Elementbereiches (12) ein Kontaktloch (62a) in einem Abschnitt der Zwischenisolationsschicht (62) bereitgestellt ist, die die obere Oberfläche (18a) bedeckt, die erste Metallschicht (51) mit der oberen Oberfläche (18a) in dem Kontaktloch (62a) innerhalb des zweiten Elementbereiches (12) in Kontakt steht, die Isolationsschutzschicht (60) die erste Metallschicht (51) in dem zweiten Elementbereich (12) bedeckt, die zweite Metallschicht (52) über auf der ersten Metallschicht (51) in der Öffnung (80) und auf der Isolationsschutzschicht (60) angeordnet ist, ein Außenrandseitenendabschnitt (52b) der zweiten Metallschicht (52) an einer Innenrandseite relativ zu einem Außenrandseitenendabschnitt (52c) der ersten Metallschicht (51) positioniert ist, und jedes der Zwischengrabengebiete (42) in dem zweiten Elementbereich (12) ein erstes Gebiet (22) und das Körpergebiet (24) umfasst.
DE102017104713.1A 2016-03-09 2017-03-07 Schaltvorrichtung Active DE102017104713B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016046118A JP6299789B2 (ja) 2016-03-09 2016-03-09 スイッチング素子
JP2016-046118 2016-03-09

Publications (2)

Publication Number Publication Date
DE102017104713A1 true DE102017104713A1 (de) 2017-09-14
DE102017104713B4 DE102017104713B4 (de) 2022-12-15

Family

ID=59700876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017104713.1A Active DE102017104713B4 (de) 2016-03-09 2017-03-07 Schaltvorrichtung

Country Status (4)

Country Link
US (1) US9966460B2 (de)
JP (1) JP6299789B2 (de)
CN (1) CN107180862B (de)
DE (1) DE102017104713B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102017124871B4 (de) * 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
JP7045180B2 (ja) * 2017-12-18 2022-03-31 株式会社日立製作所 パワー半導体装置、モジュール及び製造方法
CN110838486B (zh) * 2018-08-17 2023-04-07 力智电子股份有限公司 功率晶体管元件
JP7103154B2 (ja) * 2018-10-19 2022-07-20 株式会社デンソー 半導体装置とその製造方法
JP7443926B2 (ja) * 2020-05-15 2024-03-06 株式会社デンソー 半導体装置およびその製造方法
JP2022026643A (ja) * 2020-07-31 2022-02-10 ローム株式会社 半導体装置
WO2022209357A1 (ja) * 2021-03-30 2022-10-06 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116963A (ja) 2003-10-10 2005-04-28 Denso Corp 半導体装置
JP2015225872A (ja) 2014-05-26 2015-12-14 トヨタ自動車株式会社 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745557B1 (ko) 1999-02-17 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Ｉｇｂｔ 및 전력변환 장치
US7239016B2 (en) 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
JP4012163B2 (ja) * 2004-03-11 2007-11-21 株式会社東芝 半導体装置
JP2006093504A (ja) * 2004-09-27 2006-04-06 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008305948A (ja) * 2007-06-07 2008-12-18 Denso Corp 半導体装置およびその製造方法
JP4544313B2 (ja) * 2008-02-19 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法
JP5549118B2 (ja) * 2009-05-27 2014-07-16 トヨタ自動車株式会社 半導体装置の製造方法
JP5605095B2 (ja) * 2010-08-31 2014-10-15 三菱電機株式会社 半導体装置
US8487371B2 (en) * 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2014038963A (ja) 2012-08-17 2014-02-27 Rohm Co Ltd 半導体装置
JP6046262B2 (ja) 2013-09-19 2016-12-14 三菱電機株式会社 半導体装置
JP6421570B2 (ja) * 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP6125420B2 (ja) * 2013-12-26 2017-05-10 株式会社豊田中央研究所 半導体装置
JP6248664B2 (ja) * 2014-02-06 2017-12-20 株式会社デンソー 半導体装置
JP2016025177A (ja) * 2014-07-18 2016-02-08 トヨタ自動車株式会社 スイッチング素子
JP6036765B2 (ja) * 2014-08-22 2016-11-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
JP6179554B2 (ja) * 2015-05-26 2017-08-16 トヨタ自動車株式会社 半導体装置
JP6264334B2 (ja) * 2015-07-21 2018-01-24 トヨタ自動車株式会社 半導体装置
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6460016B2 (ja) * 2016-03-09 2019-01-30 トヨタ自動車株式会社 スイッチング素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116963A (ja) 2003-10-10 2005-04-28 Denso Corp 半導体装置
JP2015225872A (ja) 2014-05-26 2015-12-14 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
CN107180862B (zh) 2020-08-11
JP6299789B2 (ja) 2018-03-28
DE102017104713B4 (de) 2022-12-15
JP2017162992A (ja) 2017-09-14
US9966460B2 (en) 2018-05-08
US20170263738A1 (en) 2017-09-14
CN107180862A (zh) 2017-09-19

Similar Documents

Publication Publication Date Title
DE102017104713B4 (de) Schaltvorrichtung
DE102017104716B4 (de) Schaltvorrichtung
DE102017104715B4 (de) Schaltvorrichtung
DE112015005000B4 (de) Halbleitervorrichtung
DE102015221061B4 (de) Halbleitervorrichtung
DE112012004043B4 (de) Halbleitereinrichtung
DE102016116564B4 (de) Halbleitervorrichtung
DE102015224428B4 (de) Halbleitervorrichtung
DE102016105765A1 (de) Umgekehrt leitender igbt
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112013007363B4 (de) Halbleitervorrichtung
DE102014218903A1 (de) Halbleitereinrichtung
DE112013006666B4 (de) Halbleitereinrichtung
DE102018214901A1 (de) Halbleitervorrichtung
DE102015102756A1 (de) Halbleitereinrichtung
DE102011079268A1 (de) SIC-Halbleitervorrichtung
DE102015103017A1 (de) Gruppe III-nitrid-basierter Transistor vom Anreichungstyp
DE102012207311A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102012211221A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE10211688A1 (de) Halbleiterbauelement
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112015002496B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final