DE102016100539B4

DE102016100539B4 - ON-Chip Oszilloskop

Info

Publication number: DE102016100539B4
Application number: DE102016100539.8A
Authority: DE
Inventors: Chung-Peng Hsieh; Chih-Chiang Chang; Chung-Chieh Yang
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2016-01-09
Filing date: 2016-01-14
Publication date: 2020-11-19
Anticipated expiration: 2036-01-15
Also published as: US11567105B2; US11835551B2; US20210270871A1; TW201725639A; TWI726927B; US20190107562A1; KR20170083942A; US10161967B2; US20170199228A1; CN107065998B; US11035886B2; CN107065998A; DE102016100539A1; US20230122803A1; KR101821490B1

Abstract

Vorrichtung mit:einer Steuerschaltung, die so konfiguriert ist, dass sie ein Spannungssignal um eine Verzögerungszeit verzögert, um ein erstes Steuersignal zu erzeugen, und dass sie ein zweites Steuersignal entsprechend dem ersten Steuersignal und dem Spannungssignal erzeugt;einer Oszilloskopschaltung, die so konfiguriert ist, dass sie ein erstes Stromsignal in Reaktion auf das zweite Steuersignal und das Spannungssignal erzeugt; undeinem Zeit-Strom-Wandler, der so konfiguriert ist, dass er ein zweites Stromsignal entsprechend dem ersten Steuersignal und dem Spannungssignal erzeugt.

Description

Hintergrund der Erfindung
In einer integrierten Schaltung (IC) gibt es viele elektrische Komponenten. Diese auf dem Chip integrierten Komponenten (ON-Chip-Komponenten) können nach der Herstellung möglicherweise nicht geprüft werden. Daher wurde für einige Anwendungen ein auf dem Chip integriertes Oszilloskop entwickelt, um die elektrischen Komponenten in den Chips auf der Stufe der Wafer-Abnahmeprüfung (wafer acceptance test; WAT) zu prüfen. US 2013 / 0 049 810 A1 beschreibt eine Zeit-Strom-Umwandlungsvorrichtung und ein zugehöriges Verfahren. Eine Impedanz mit einem Eingang zum selektiven Empfangen eines zeitveränderlichen periodischen Signals oder einer bekannten Spannung wird vorgesehen, und ein Stromausgang wird mit der Impedanz gekoppelt. Der Arbeitszyklus des Signals kann ermittelt werden auf der Grundlage eines Verhältnisses eines ersten mittleren Stroms, während das zeitveränderliche periodische Signale mit der Impedanz gekoppelt ist, und eines zweiten mittleren Stroms, während die bekannte Spannung mit der Impedanz gekoppelt ist. US 2006 / 0 197 697 A1 beschreibt ein On-Chip-Signalwellenform-Messsystem. Verschiedene Bezugsspannungen werden abhängig von einem vorgegebenen Zeitsignal erzeugt und an Erfassungspunkten erfasst. Die erfassten Spannungen werden digitalisiert und auf dieser Grundlage wird für jeden Erfassungspunkt eine Wahrscheinlichkeit für eine erfasste Spannung berechnet.
US 6 929 962 B1 beschreibt eine Wafer-Prüfung auf der Grundlage eines WAT (Wafer Acceptance Test)-Modells und Qualifikationskriterien.
Die Erfindung sieht eine Vorrichtung gemäß Anspruch 1, eine Vorrichtung gemäß Patentanspruch 10 und ein Verfahren gemäß Anspruch 17 vor. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Figurenliste
Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Klarheit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.

1 ist ein Schaltplan einer Vorrichtung gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung.
2 ist ein Schaltplan der Vorrichtung von 1 gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung.
3A ist ein Ablaufdiagramm eines Verfahrens, das Operationen der Vorrichtung von 2 für den Fall zeigt, dass die Vorrichtung von 2 in einem Abtastmodus ist, gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung.
3B ist ein Ablaufdiagramm eines Verfahrens, das Operationen der Vorrichtung von 2 für den Fall zeigt, dass die Vorrichtung von 2 in einem Rücksetzmodus ist, gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung.
4 ist eine grafische Darstellung von Wellenformen, die Operationen der Vorrichtung von 2 gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung zeigt.
5 ist eine schematische Darstellung, die ein Spannungssignal zeigt, das mittels der Vorrichtung von 2 rückgewonnen wird, gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung.

Detaillierte Beschreibung
Die nachstehende Beschreibung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
Die Begriffe, die in dieser Patentbeschreibung verwendet werden, haben in der Regel ihre übliche Bedeutung auf dem Fachgebiet und in dem speziellen Kontext, in dem jeder Begriff verwendet wird. Die Verwendung von Beispielen in dieser Patentbeschreibung, unter anderem von Beispielen für hier erörterte Begriffe, ist nur erläuternd und beschränkt in keiner Weise den Schutzumfang und den Sinn der Beschreibung oder eines erläuternden Begriffs. Ebenso ist die vorliegende Erfindung nicht auf verschiedene Ausführungsformen beschränkt, die in dieser Patentbeschreibung dargelegt sind.
Zwar können die Begriffe „erste(r)/erstes“, „zweite(r)/ zweites“ usw. hier zum Beschreiben verschiedener Elemente verwendet werden, aber diese Elemente sollen nicht durch diese Begriffe beschränkt werden. Diese Begriffe dienen lediglich zum Unterscheiden eines Elements von einem anderen. Zum Beispiel könnte ein erstes Element als ein zweites Element bezeichnet werden, und ebenso könnte ein zweites Element als ein erstes Element bezeichnet werden, ohne von dem Schutzumfang der Ausführungsformen abzuweichen. Der hier verwendete Begriff „und/oder“ umfasst alle Kombinationen aus einem oder mehreren der aufgeführten assoziierten Elemente.
Zweitens sind die in dieser Patentbeschreibung verwendeten Begriffe „aufweisen“, „..., der/die/das ... aufweist“, „umfassen“, „..., der/die/das ... umfasst“, „haben“, „..., der/die/das ... hat“, „mit“ usw., offen und bedeuten „aufweisen, aber nicht beschränkt sein auf“.
Darüber hinaus kann der Begriff „gekoppelt“ auch für „elektrisch gekoppelt“ stehen, und der Begriff „verbunden“ kann auch für „elektrisch verbunden“ stehen. Die Begriffe „gekoppelt“ und „verbunden“ können auch verwendet werden, um anzugeben, dass zwei oder mehr Elemente miteinander zusammenarbeiten oder wechselwirken.
1 ist ein Schaltplan einer Vorrichtung 100 gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung. Bei einigen Ausführungsformen wird die Vorrichtung 100 in einem auf dem Chip integrierten Oszilloskop verwendet. Die Vorrichtung 100 ist so konfiguriert, dass sie Komponenten oder interne Signale in einem Chip überwacht.
Wie erläuternd in 1 gezeigt ist, ist die Vorrichtung 100 so konfiguriert, dass sie ein Spannungssignal VCK überwacht. Bei einigen Ausführungsformen ist das Spannungssignal VCK ein periodisches Spannungssignal. Das Spannungssignal VCK ist zum Beispiel ein Impulssignal, das eine festgelegte Periode hat, die von einem spannungsgesteuerten Oszillator (voltage-controlled oscillator; VCO) erzeugt wird. Die Vorrichtung 100 ist so konfiguriert, dass sie das Spannungssignal VCK empfängt. Die Vorrichtung 100 ist so konfiguriert, dass sie in Reaktion auf das Spannungssignal VCK ein Stromsignal IW und ein Stromsignal IT erzeugt. Bei einigen Ausführungsformen wird das Stromsignal IW mittels eines Strommessers m1 gemessen, und das Stromsignal IT wird mittels eines anderen Strommessers m2 gemessen. Bei einigen Ausführungsformen werden die Stromsignale IW und IT mit ein und demselben Strommesser gemessen. Bei einigen Ausführungsformen wird das Stromsignal IW erzeugt, um die Amplitude des Spannungssignals VCK anzugeben, und das Stromsignal IT wird erzeugt, um Zeitintervalle des Spannungssignals VCK anzugeben. Mit anderen Worten, das Stromsignal IW ist mit der Wellenform-Amplitude des Spannungssignals VCK assoziiert, und das Stromsignal IT ist mit den Zeitintervallen des Spannungssignals VCK assoziiert. Mit dieser Anordnung können das Stromsignal IW und das Stromsignal IT zum Rückgewinnen des Spannungssignals VCK verwendet werden.
Bei einigen Ausführungsformen weist die Vorrichtung 100 zum Beispiel eine Steuerschaltung 110, eine Oszilloskopschaltung 120 und einen Zeit-Strom-Wandler 130 auf. Die Oszilloskopschaltung 120 und der Zeit-Strom-Wandler 130 sind mit der Steuerschaltung 110 verbunden. Die Steuerschaltung 110 ist so konfiguriert, dass sie das Spannungssignal VCK empfängt und ein Steuersignal C1 entsprechend dem Spannungssignal VCK erzeugt. Die Steuerschaltung 110 ist weiterhin so konfiguriert, dass sie ein Steuersignal C2 entsprechend dem Spannungssignal VCK und dem Steuersignal C1 erzeugt.
Weiterhin ist die Oszilloskopschaltung 120 so konfiguriert, dass sie das Stromsignal IW entsprechend dem Steuersignal C2 und dem Spannungssignal VCK erzeugt. Der Zeit-Strom-Wandler 130 ist so konfiguriert, dass er das Stromsignal IT entsprechend dem Steuersignal C1 und dem Spannungssignal VCK erzeugt.
Die Vorrichtung 100 von 1 dient nur der Erläuterung. Verschiedene Konfigurationen der Vorrichtung 100 liegen innerhalb des vorgesehenen Schutzumfangs der vorliegenden Erfindung. Bei einigen Ausführungsformen weist die Vorrichtung 100 zum Beispiel zwei oder mehr Oszilloskopschaltungen 120 auf, um mehrere Kanäle zu realisieren.
Kommen wir nun zu 2. 2 ist ein Schaltplan der Vorrichtung 100 von 1 gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung. Für die Ausführungsformen von 1 sind zum besseren Verständnis ähnliche Komponenten in 2 mit den gleichen Bezugssymbolen bezeichnet.
Wie erläuternd in 2 gezeigt ist, weist die Steuerschaltung 110 eine Verzögerungseinheit 112, einen Inverter 114 und ein NAND-Gate 116 auf. Die Verzögerungseinheit 112 hat einen Eingangsanschluss und einen Ausgangsanschluss. Der Inverter 114 hat ebenfalls einen Eingangsanschluss und einen Ausgangsanschluss. Das NAND-Gate 116 hat einen ersten Eingangsanschluss, einen zweiten Eingangsanschluss und einen Ausgangsanschluss. Der Eingangsanschluss der Verzögerungseinheit 112 ist so konfiguriert, dass er das Spannungssignal VCK empfängt. Der Ausgangsanschluss der Verzögerungseinheit 112 ist so konfiguriert, dass er das Steuersignal C1 an den Eingangsanschluss des Inverters 114 ausgibt. Die Verzögerungseinheit 112 ist so konfiguriert, dass sie eine Verzögerungszeit in das Spannungssignal VCK integriert, um das Steuersignal C1 zu erzeugen, wobei die Verzögerungszeit entsprechend einer Steuerspannung Vcon gesteuert wird. Der Ausgangsanschluss des Inverters 114 ist so konfiguriert, dass er ein Steuersignal C3 an den ersten Eingangsanschluss des NAND-Gates 116 ausgibt. Der zweite Eingangsanschluss des NAND-Gates 116 ist so konfiguriert, dass er das Spannungssignal VCK empfängt. Das NAND-Gate 116 ist so konfiguriert, dass es das Steuersignal C2 entsprechend dem Steuersignal C3 und dem Spannungssignal VCK für die Oszilloskopschaltung 120 erzeugt.
Die Konfiguration der Steuerschaltung 110 von 2 dient nur der Erläuterung. Verschiedene Konfigurationen der Steuerschaltung 110 liegen innerhalb des vorgesehenen Schutzumfangs der vorliegenden Erfindung.
Wie erläuternd in 2 gezeigt ist, weist die Oszilloskopschaltung 120 ein Sende-Gate 122, einen Inverter 124, einen Widerstand R1 und einen Schalter S1 auf. Das Sende-Gate 122 ist mit dem Ausgangsanschluss des NAND-Gates 116 an einem Knoten P verbunden. Das Sende-Gate 122 ist mit dem Widerstand R1 und dem Schalter S1 an einem Knoten N verbunden. Das Sende-Gate 122 weist einen Schalter S2 und einen Schalter S3 auf. Der Schalter S2 und der Schalter S3 sind parallel geschaltet.
Jeder der Schalter S1 - S3 hat zum Beispiel einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss. Der erste Anschluss des Schalters S2 ist mit dem ersten Anschluss des Schalters S3 verbunden. Die ersten Anschlüsse der Schalter S2 und S3 sind so konfiguriert, dass sie das Spannungssignal VCK empfangen. Der zweite Anschluss des Schalters S2 ist mit dem zweiten Anschluss des Schalters S3 an dem Knoten N verbunden. Der Steueranschluss des Schalters S1, der Steueranschluss des Schalters S2 und ein Eingangsanschluss des Inverters 124 sind mit dem Ausgangsanschluss des NAND-Gates 116 an dem Knoten P verbunden. Ein Ausgangsanschluss des Inverters 124 ist mit dem Steueranschluss des Schalters S3 verbunden. Der erste Anschluss des Schalters S1 ist mit einem ersten Anschluss des Widerstands R1 an dem Knoten N verbunden. Der zweite Anschluss des Schalters S1 ist mit Masse verbunden. Ein zweiter Anschluss des Widerstands R1 ist so konfiguriert, dass er das Stromsignal IW ausgibt. Bei einigen Ausführungsformen ist der zweite Anschluss des Widerstands R1 mit einer Ausgangs-Kontaktstelle verbunden, um mittels des Strommessers m1 von 1 gemessen zu werden.
Bei einigen Ausführungsformen ist der Schalter S2 mit einem p-Transistor implementiert, und der Schalter S1 und der Schalter S3 sind mit n-Transistoren implementiert. Verschiedene Arten von Transistoren, die die Schalter S1 - S3 implementieren können, liegen innerhalb des vorgesehenen Schutzumfangs der vorliegenden Erfindung. Zum Beispiel sind bei einigen Ausführungsformen die Transistoren Metall-Oxid-Silicium-Feldeffekttransistoren (metal-oxide-silicon field-effect transistors; MOSFETs).
Die Konfiguration der Oszilloskopschaltung 120 von 2 dient nur der Erläuterung. Verschiedene Konfigurationen der Oszilloskopschaltung 120 liegen innerhalb des vorgesehenen Schutzumfangs der vorliegenden Erfindung. Zum Beispiel können bei einigen Ausführungsformen verschiedene Arten von Verknüpfungsschaltungen das Sende-Gate 122 oder den Schalter S1 ersetzen. Bei weiteren Ausführungsformen weisen die Verknüpfungsschaltungen einen einzelnen p-Transistor oder einen einzelnen n-Transistor auf, und das Sende-Gate 122 wird durch einen p-Transistor oder einen n-Transistor ersetzt. Alternativ ist bei einigen Ausführungsformen der Schalter S1 durch ein anderes Sende-Gate oder durch einen p-Transistor implementiert.
Wie erläuternd in 2 gezeigt ist, hat der Zeit-Strom-Wandler 130 einen ersten Eingangsanschluss, einen zweiten Eingangsanschluss und einen Ausgangsanschluss. Der erste Eingangsanschluss des Zeit-Strom-Wandlers 130 ist so konfiguriert, dass er das Spannungssignal VCK empfängt. Die Verzögerungseinheit 112 ist so konfiguriert, dass sie das Steuersignal C1 an den zweiten Eingangsanschluss des Zeit-Strom-Wandlers 130 ausgibt. Der Ausgangsanschluss des Zeit-Strom-Wandlers 130 ist so konfiguriert, dass er das Stromsignal IT entsprechend dem Spannungssignal VCK und dem Steuersignal C1 ausgibt. Bei einigen Ausführungsformen ist der Ausgangsanschluss des Zeit-Strom-Wandlers 130 mit einer Ausgangs-Kontaktstelle verbunden, um mittels des Strommessers m2 von 1 gemessen zu werden.
Wie erläuternd in 2 gezeigt ist, weist bei einigen Ausführungsformen der Zeit-Strom-Wandler 130 einen Schalter S4, einen Schalter S5, ein NAND-Gate 132, ein NAND-Gate 134 und einen Widerstand R2 auf. Bei einigen Ausführungsformen wird der Schalter S4 eingeschaltet, wenn der Schalter S5 ausgeschaltet wird. Zum Beispiel wird der Schalter S4 mit einem Schaltsignal SW gesteuert. Der Schalter S5 wird mit einem Schaltsignal SW' gesteuert. Das Schaltsignal SW' und das Schaltsignal SW sind um etwa 180 Grad phasenverschoben. Die NAND-Gates 132 und 134 haben jeweils einen ersten Eingangsanschluss, einen zweiten Eingangsanschluss und einen Ausgangsanschluss. Der erste Eingangsanschluss des NAND-Gates 132 ist mit den Schaltern S4 und S5 verbunden. Der Schalter S4 ist so konfiguriert, dass er das Spannungssignal VCK an den ersten Eingangsanschluss des NAND-Gates 132 entsprechend dem Schaltsignal SW sendet. Der Schalter S5 ist so konfiguriert, dass er das Steuersignal C1 an den ersten Eingangsanschluss des NAND-Gates 132 entsprechend dem Schaltsignal SW' sendet. Der zweite Eingangsanschluss des NAND-Gates 132 ist so konfiguriert, dass er das Spannungssignal VCK empfängt. Der erste Eingangsanschluss des NAND-Gates 134 ist mit dem Ausgangsanschluss des NAND-Gates 132 verbunden. Der zweite Eingangsanschluss des NAND-Gates 134 ist so konfiguriert, dass er ein Prüfsteuersignal TDC empfängt. Der Ausgangsanschluss des NAND-Gates 134 ist mit dem Widerstand R2 verbunden, und der Widerstand R2 ist mit der Ausgangs-Kontaktstelle verbunden, um mittels des Strommessers m2 von 1 gemessen zu werden. Die Operationen des Zeit-Strom-Wandlers 130 werden nachstehend beschrieben.
Die Konfiguration des Zeit-Strom-Wandlers 130 von 2 dient nur der Erläuterung. Verschiedene Konfigurationen des Zeit-Strom-Wandlers 130 liegen innerhalb des vorgesehenen Schutzumfangs der vorliegenden Erfindung.
Bei einigen Ausführungsformen wird die Vorrichtung 100 von 2 entsprechend den Einstellungen der Verzögerungseinheit 112 in einem Abtastmodus oder in einem Rücksetzmodus betrieben. Wenn die Vorrichtung 100 zum Beispiel in dem Abtastmodus betrieben wird, verzögert die Verzögerungseinheit 112 das Spannungssignal VCK um eine Verzögerungszeit, um das Steuersignal C2 zu erzeugen. Dadurch erzeugt die Oszilloskopschaltung 120 das Stromsignal IW während der Verzögerungszeit. Die Dauer der Verzögerungszeit wird in Abhängigkeit von der Steuerspannung Vcon eingestellt. Wenn bei einigen alternativen Ausführungsformen die Vorrichtung 100 in dem Rücksetzmodus betrieben wird, wird die Verzögerungszeit auf null eingestellt. Praktisch gibt die Verzögerungseinheit 112 das Spannungssignal VCK als das Steuersignal C1 aus, ohne die Verzögerungszeit zu integrieren. Dadurch unterbricht die Oszilloskopschaltung 120 die Erzeugung des Stromsignals IW.
Um die Erläuterung der Operationen in dem Abtastmodus zu erleichtern, werden die Operationen der Vorrichtung 100 von 2 nachstehend unter Bezugnahme auf die 3A und 4 beschrieben. Und um die Erläuterung der Operationen in dem Rücksetzmodus zu erleichtern, werden die Operationen der Vorrichtung 100 von 2 nachstehend unter Bezugnahme auf die 3B und 4 beschrieben.
3A ist ein Ablaufdiagramm eines Verfahrens 300a, das die Operationen der Vorrichtung 100 von 2 für den Fall zeigt, dass die Vorrichtung 100 während einer Abtastzeit T1 in 4 betrieben wird, gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung. 4 ist eine grafische Darstellung von Wellenformen, die Operationen der Vorrichtung 100 von 2 gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung zeigt. Wie erläuternd in 4 gezeigt ist, wird die Vorrichtung 100 von 2 in der Abtastzeit T1 in dem Abtastmodus betrieben.
Zum besseren Verständnis werden in den nachstehenden Abschnitten die Operationen des Verfahrens 300a anhand des Spannungssignals VCK von 4 beschrieben, das von einem logischen Wert 0 zu einem logischen Wert 1 übergeht. Wie erläuternd in 4 gezeigt ist, reicht bei einigen Ausführungsformen ein Spannungshub des Spannungssignals VCK von einer Spannung V1 bis zu einer Spannung V2, wobei die Spannung V1 dem logischen Wert 0 (dem logischen L-Pegel) entspricht und die Spannung V2 dem logischen Wert 1 (dem logischen H-Pegel) entspricht.
Kommen wir nun zu den 2, 3A und 4. Bei einigen Ausführungsformen umfasst das Verfahren 300a Operationen 311 - 316.
Bei der Operation 311 verzögert die Verzögerungseinheit 112 das Spannungssignal VCK um die Abtastzeit T1, um das Steuersignal C1 zu erzeugen. Zum Beispiel empfängt die Verzögerungseinheit 112 das Spannungssignal VCK und integriert die Verzögerungszeit, d. h. die Abtastzeit T1, in das Spannungssignal VCK in Reaktion auf die Steuerspannung Vcon. Da die Verzögerungseinheit 112 das Spannungssignal VCK verzögert, wenn das Spannungssignal VCK von dem logischen Wert 0 zu dem logischen Wert 1 übergeht, hat das Steuersignal C1 in der Abtastzeit T1 immer noch den logischen Wert 0. Daher gibt die Verzögerungseinheit 112 das Steuersignal C1, das den logischen Wert 0 hat, an den Inverter 114 und den Zeit-Strom-Wandler 130 aus.
Bei der Operation 312 invertiert der Inverter 114 das Steuersignal C1, um ein Steuersignal C3 zu erzeugen. Wie vorstehend dargelegt worden ist, hat das Steuersignal C1 den logischen Wert 0. Daher hat das Steuersignal C3, das von dem Inverter 114 invertiert worden ist, den logischen Wert 1. Der Inverter 114 gibt dann das Steuersignal C1 an das NAND-Gate 116 aus.
Bei der Operation 313 führt das NAND-Gate 116 eine NAND-Operation mit dem Spannungssignal VCK und dem Steuersignal C3 aus, um das Steuersignal C2 zu erzeugen. Wie vorstehend dargelegt worden ist, hat das Spannungssignal VCK den logischen Wert 1, und das Steuersignal C3 hat den logischen Wert 1. Daher gibt das NAND-Gate 116 das Steuersignal C2, das den logischen Wert 0 hat, an die Oszilloskopschaltung 120 aus.
Bei der Operation 314 wird das Sende-Gate 122 mit dem Steuersignal C2 eingeschaltet, und der Schalter S1 wird mit dem Steuersignal C2 ausgeschaltet. Wie vorstehend dargelegt worden ist, hat zum Beispiel während der Abtastzeit T1 das Steuersignal C2 den logischen Wert 0. Daher wird von dem Steuersignal C2 der Schalter S1 ausgeschaltet und der Schalter S2 wird eingeschaltet. Der Inverter 124 empfängt und invertiert das Steuersignal C2, um ein Steuersignal C4 zu erzeugen. Da das Steuersignal C2 den logischen Wert 0 hat, gibt der Inverter 124 das Steuersignal C4, das den logischen Wert 1 hat, an den Steueranschluss des Schalters S3 aus. Somit wird der Schalter S3 ebenfalls eingeschaltet.
Bei der Operation 315 sendet das Sende-Gate 122 das Spannungssignal VCK an den Widerstand R1, um das Stromsignal IW zu erzeugen. Wie vorstehend dargelegt worden ist, werden die Schalter S2 und S3 eingeschaltet, und dann wird das Spannungssignal VCK über die Schalter S2 und S3 an den Knoten N gesendet. Da der Schalter S1 ausgeschaltet wird, wird gleichzeitig das Spannungssignal VCK über den Widerstand R1 an dem Knoten N gesendet, um das entsprechende Stromsignal IW zu erzeugen. Da der Widerstand des Widerstands R1 konstant ist, entspricht das Stromsignal IW der Amplitude einer Wellenform des Spannungssignals VCK. Da, wie erläuternd in 4 gezeigt ist, das Spannungssignal VCK schrittweise von der niedrigen Spannung V1 zu der hohen Spannung V2 übergeht, wird das Stromsignal IW schrittweise von einem Strom I1 auf einen Strom I2 erhöht, nachdem das Sende-Gate 122 eingeschaltet worden ist. Somit ist das Stromsignal IW mit der Amplitude der Wellenform des Spannungssignals VCK assoziiert.
Bei der Operation 316 empfängt der Zeit-Strom-Wandler 130 das Spannungssignal VCK und das Steuersignal C1 und erzeugt dann das Stromsignal IT entsprechend dem Spannungssignal VCK und dem Steuersignal C1. Das Stromsignal IT entspricht der Abtastzeit T1. Bei einigen Ausführungsformen empfängt der Zeit-Strom-Wandler 130 das Prüfsteuersignal TDC und erzeugt ein Gleichstromsignal entsprechend dem Prüfsteuersignal TDC. Wenn zum Beispiel das Prüfsteuersignal TDC den logischen Wert 0 hat, hat ein Ausgangssignal des NAND-Gates 134 den logischen Wert 1. Unter dieser Bedingung erzeugt der Widerstand R2 das Gleichstromsignal. Wenn das Prüfsteuersignal TDC den logischen Wert 1 hat und das Spannungssignal VCK und das Steuersignal C1 in den Zeit-Strom-Wandler 130 eingegeben werden, erzeugt der Zeit-Strom-Wandler 130 das Stromsignal IT mit einem Impuls während der Abtastzeit T1. Wenn zum Beispiel der Schalter S4 eingeschaltet wird und der Schalter S5 ausgeschaltet wird, erzeugt der Zeit-Strom-Wandler 130 das Stromsignal IT, das nachstehend als ein Stromsignal IT1 bezeichnet wird. Unter dieser Bedingung wird das Spannungssignal VCK an den ersten Eingangsanschluss und den zweiten Eingangsanschluss des NAND-Gates 132 gesendet. Das NAND-Gate 132 gibt dann das Steuersignal C5, das eine Inversion des Spannungssignals VCK ist, an das NAND-Gate 134 aus. Da das Prüfsteuersignal TDC den logischen Wert 1 hat, ist der logische Wert an dem Ausgangsanschluss des NAND-Gates 134 eine Inversion des Steuersignals C5. Daher ist der logische Wert an dem Ausgangsanschluss des NAND-Gates 134 gleich dem logischen Wert des Spannungssignals VCK. Wenn darüber hinaus der Schalter S4 ausgeschaltet wird und der Schalter S5 eingeschaltet wird, erzeugt der Zeit-Strom-Wandler 130 das Stromsignal IT, das nachstehend als ein Stromsignal IT2 bezeichnet wird. Unter dieser Bedingung wird das Steuersignal C1 an den ersten Eingangsanschluss des NAND-Gates 132 gesendet und das Spannungssignal VCK wird an den zweiten Eingangsanschluss des NAND-Gates 132 gesendet. Da das Steuersignal C1 eine Inversion des Spannungssignals VCK während der Abtastzeit T1 ist, hat das Steuersignal C5 den logischen Wert 1 während der Abtastzeit T1. Da das Prüfsteuersignal TDC den logischen Wert 1 hat, ist der logische Wert an dem Ausgangsanschluss des NAND-Gates 134 während der Abtastzeit T1 0. Da die Stromsignale IT1 und IT2 mit dem Strommesser m2 von 1 gemessen werden können, kann das Stromsignal IT mit dem mittleren Stromwert während der Abtastzeit T1 durch Subtrahieren des Stromsignals IT2 von dem Stromsignal IT1 ermittelt werden. Die Abtastzeit T1 kann von der folgenden Gleichung (1) abgeleitet werden: $T1 = \frac{(IT1 - IT2) \times TCK}{Idc}$
wobei TCK die Periode des Spannungssignals VCK ist und Idc der mittlere Stromwert des Gleichstromsignals ist.
Die Anordnung zum Ermitteln des mittleren Stromwerts ITav dient nur der Erläuterung. Verschiedene Anordnungen zum Ermitteln des mittleren Stromwerts ITav liegen innerhalb des vorgesehenen Schutzumfangs der vorliegenden Erfindung.
Die vorstehende Beschreibung des Verfahrens 300a umfasst beispielhafte Operationen, aber die Operationen des Verfahrens 300a brauchen nicht unbedingt in der angegebenen Reihenfolge ausgeführt zu werden. Gemäß dem Grundgedanken und Schutzumfang der verschiedenen Ausführungsformen der vorliegenden Erfindung kann die Reihenfolge der Operationen des Verfahrens 300a geändert werden, oder die Operationen können gegebenenfalls gleichzeitig oder teilweise gleichzeitig ausgeführt werden.
Kommen wir nun zu den 2, 3B und 4. 3B ist ein Ablaufdiagramm eines Verfahrens 300b, das Operationen der Vorrichtung 100 von 2 für den Fall zeigt, dass die Vorrichtung 100 während einer Rücksetzzeit T2 in 4 betrieben wird, gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung. Wie erläuternd in 4 gezeigt ist, wird die Vorrichtung 100 von 2 in der Rücksetzzeit T2 in dem Rücksetzmodus betrieben. Wenn, wie vorstehend dargelegt worden ist, die Vorrichtung 100 von 2 in dem Rücksetzmodus betrieben wird, unterbricht die Verzögerungseinheit 112 die Verzögerung des Spannungssignals VCK.
Bei einigen Ausführungsformen umfasst das Verfahren 300b Operationen 321 - 326. Bei der Operation 321 sendet die Verzögerungseinheit 112 das Spannungssignal VCK, ohne eine zusätzliche Verzögerungszeit zu integrieren, um das Steuersignal C1 zu erzeugen. Mit anderen Worten, in dem Rücksetzmodus sendet die Verzögerungseinheit 112 das Spannungssignal VCK als das Steuersignal C1 an den Inverter 114. Zur Erläuterung von 4: Das Spannungssignal VCK geht in einem Zeitraum T3 zu dem logischen Wert 1 über. Da die Verzögerungseinheit 112 das Spannungssignal VCK sendet, ohne eine zusätzliche Verzögerungszeit zu integrieren, hat auch das Steuersignal C1 den logischen Wert 1. In dem Zeitraum T4 geht das Spannungssignal VCK von der Spannung V2 zu der Spannung V1 über. Daher geht auch das Steuersignal C1 in dem Zeitraum T4 von dem logischen Wert 1 zu dem logischen Wert 0 über.
Bei der Operation 322 invertiert der Inverter 114 das Steuersignal C1, um das Steuersignal C3 zu erzeugen. Zur Erläuterung von 4: Da in dem Zeitraum T3 das Steuersignal C1 den logischen Wert 1 hat, hat das Steuersignal C3 den logischen Wert 0. Da in dem Zeitraum T4 das Steuersignal C1 von dem logischen Wert 1 zu dem logischen Wert 0 übergeht, geht das Steuersignal C3 von dem logischen Wert 0 zu dem logischen Wert 1 über.
Bei der Operation 323 führt das NAND-Gate 116 eine NAND-Operation mit dem Spannungssignal VCK und dem Steuersignal C3 aus, um das Steuersignal C2 zu erzeugen. Zur Erläuterung von 4: Da in dem Zeitraum T3 das Spannungssignal VCK den logischen Wert 1 hat und das Steuersignal C3 den logischen Wert 0 hat, hat das Steuersignal C2 den logischen Wert 1. Da in dem Zeitraum T4 das Spannungssignal VCK von dem logischen Wert 0 zu dem logischen Wert 0 übergeht und das Steuersignal C3 zu dem logischen Wert 1 übergeht, gibt das NAND-Gate 116 das Steuersignal C2 aus, das den logischen Wert 1 hat. Das heißt, das Steuersignal C2 hat in der Rücksetzzeit T2 den logischen Wert 1.
Bei der Operation 324 wird das Sende-Gate 122 mit dem Steuersignal C2 ausgeschaltet, und der Schalter S1 wird von dem Steuersignal C2 eingeschaltet. Wie vorstehend dargelegt worden ist, hat während der Rücksetzzeit T2 das Steuersignal C2 den logischen Wert 1. Daher wird der Schalter S1 eingeschaltet und der Schalter S2 wird ausgeschaltet. Und da das Steuersignal C4, das von dem Inverter 124 ausgegeben wird, den logischen Wert 0 hat, wird der Schalter S3 ausgeschaltet.
Bei der Operation 325 zieht der Schalter S1 den Spannungspegel des Knotens N zur Masse herunter. Wie vorstehend dargelegt worden ist, sendet zum Beispiel in der Abtastzeit T1 das Sende-Gate 122 das Spannungssignal VCK an den Knoten N. Praktisch wird bei der Operation 315 der Spannungspegel des Knotens N2 auf den Spannungspegel des Spannungssignals VCK heraufgezogen. Wenn das Sende-Gate 122 ausgeschaltet wird und der Schalter S1 eingeschaltet wird, wird der Spannungspegel des Knotens N dann über den Schalter S1 zur Masse heruntergezogen. Daher werden die elektrischen Signale an dem Widerstand R1 oder dem Schalter S1 zur Masse umgeleitet. Somit fließt kein Strom durch den Widerstand R1. Dadurch unterbricht die Oszilloskopschaltung 120 die Erzeugung des Stromsignals IW in der Rücksetzzeit T2.
Die vorstehende Beschreibung des Verfahrens 300b umfasst beispielhafte Operationen, aber die Operationen des Verfahrens 300b brauchen nicht unbedingt in der angegebenen Reihenfolge ausgeführt zu werden. Gemäß dem Grundgedanken und Schutzumfang der verschiedenen Ausführungsformen der vorliegenden Erfindung kann die Reihenfolge der Operationen des Verfahrens 300b geändert werden, oder die Operationen können gegebenenfalls gleichzeitig oder teilweise gleichzeitig ausgeführt werden.
5 ist eine schematische Darstellung, die das Spannungssignal VCK zeigt, das mittels der Vorrichtung 100 von 2 rückgewonnen wird, gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung. Zum besseren Verständnis zeigt 5 eine vergrößerte Teilansicht der Wellenform des Spannungssignals VCK.
In 5 sind Zeitintervalle td1 und td2 und die entsprechenden Amplituden Vswi des Spannungssignals VCK dargestellt. Wie erläuternd in 5 gezeigt ist, ist das Zeitintervall Td1 eine Zeitdifferenz zwischen einem Zeitpunkt t1 und einem Zeitpunkt t2, und das Zeitintervall td2 ist eine Zeitdifferenz zwischen dem Zeitpunkt t2 und einem Zeitpunkt t3.
Bei einigen Ausführungsformen wird die Amplitude Vswi des rückgewonnenen Spannungssignals VCK von der folgenden Gleichung (2) abgeleitet: $Vswi = (Iavi \cdot Rr \cdot Tck) / tdi$
wobei Vswi den mittleren Spannungswert des rückgewonnenen Spannungssignals VCK während eines Zeitintervalls tdi darstellt, Iavi den mittleren Stromwert in dem Zeitintervall tdi darstellt, Rr den Widerstand des Widerstands R1 von 2 darstellt und Tck die Periode des Spannungssignals VCK darstellt. Die einzelnen Operationen zum Ableiten von Iavi und tdi werden unter Bezugnahme auf 2 beschrieben.
Bei einigen Ausführungsformen verzögert die Verzögerungseinheit 112 von 2 das Spannungssignal VCK um die Verzögerungszeit t1 während einiger Perioden des Spannungssignals VCK. Die Verzögerungszeit t1 wird entsprechend der Steuerspannung Vcon gesteuert. Die Vorrichtung 100 von 2 führt dann das Verfahren 300a von 3A aus, um das Stromsignal IW und das Stromsignal IT zu erzeugen. Unter dieser Bedingung wird das Stromsignal IW als ein Stromsignal IW1 bezeichnet, und das Stromsignal IT wird als ein Stromsignal IT1 bezeichnet. Mit anderen Worten, das Stromsignal IW1 stellt das Stromsignal IW für den Fall dar, dass die Verzögerungseinheit 112 das Spannungssignal VCK um die Verzögerungszeit t1 verzögert. Das Stromsignal IT1 stellt das Stromsignal IT für den Fall dar, dass die Verzögerungseinheit 112 das Spannungssignal VCK um die Verzögerungszeit t1 verzögert. Mit der Operation 316 des Verfahrens 300a von 3A und der vorstehenden Gleichung (1) kann die Verzögerungszeit t1 entsprechend dem Stromsignal IT1 ermittelt werden.
Dann verzögert die Verzögerungseinheit 112 von 2 das Spannungssignal VCK um die Verzögerungszeit t2 während anderer Perioden des Spannungssignals VCK. Die Verzögerungszeit t2 wird entsprechend der Steuerspannung Vcon gesteuert. Die Vorrichtung 100 von 2 führt dann das Verfahren 300a von 3A aus, um das Stromsignal IW und das Stromsignal IT zu erzeugen. Unter dieser Bedingung wird das Stromsignal IW als ein Stromsignal IW2 bezeichnet, und das Stromsignal IT wird als ein Stromsignal IT2 bezeichnet. Mit anderen Worten, das Stromsignal IW2 stellt das Stromsignal IW für den Fall dar, dass die Verzögerungseinheit 112 das Spannungssignal VCK um die Verzögerungszeit t2 verzögert. Das Stromsignal IT2 stellt das Stromsignal IT für den Fall dar, dass die Verzögerungseinheit 112 das Spannungssignal VCK um die Verzögerungszeit t2 verzögert. Mit der Operation 316 des Verfahrens 300a von 3A und der vorstehenden Gleichung (1) kann die Verzögerungszeit t2 entsprechend dem Stromsignal IT2 ermittelt werden.
Nachdem die Verzögerungszeit t1 und die Verzögerungszeit t2 ermittelt worden sind, wird das Zeitintervall td1 entsprechend der Verzögerungszeit t1 und der Verzögerungszeit t2 erzeugt. Das Zeitintervall td1 wird zum Beispiel durch Subtrahieren der Verzögerungszeit t1 von der Verzögerungszeit t2 bestimmt. Nachdem das Stromsignal IW1 und das Stromsignal IW2 ermittelt worden sind, kann der mittlere Stromwert Iav1 in dem Zeitintervall td1 entsprechend dem Stromsignal IW1 und dem Stromsignal IW2 erzeugt werden. Der mittlere Stromwert Iav1 in dem Zeitintervall td1 ist die Differenz zwischen dem Stromwert des Stromsignals IW1 und dem Stromwert des Stromsignals IW2. Der mittlere Stromwert Iav1 wird zum Beispiel durch Subtrahieren des Stromsignals IW1 von dem Stromsignal IW2 ermittelt.
Außerdem verzögert die Verzögerungseinheit 112 von 2 das Spannungssignal VCK um die Verzögerungszeit t3 während anderer Perioden des Spannungssignals VCK. Die Verzögerungszeit t3 wird entsprechend dem Steuerspannung Vcon gesteuert. Die Vorrichtung 100 von 2 führt dann das Verfahren 300a von 3A aus, um das Stromsignal IW und das Stromsignal IT zu erzeugen. Unter dieser Bedingung wird das Stromsignal IW als ein Stromsignal IW3 bezeichnet, und das Stromsignal IT wird als ein Stromsignal IT3 bezeichnet. Mit anderen Worten, das Stromsignal IW3 stellt das Stromsignal IW für den Fall dar, dass die Verzögerungseinheit 112 das Spannungssignal VCK um die Verzögerungszeit t3 verzögert. Das Stromsignal IT3 stellt das Stromsignal IT für den Fall dar, dass die Verzögerungseinheit 112 das Spannungssignal VCK um die Verzögerungszeit t3 verzögert. Mit der Operation 316 des Verfahrens 300a von 3A und der vorstehenden Gleichung (1) kann die Verzögerungszeit t3 entsprechend dem Stromsignal IT3 ermittelt werden.
Nachdem die Verzögerungszeit t2 und die Verzögerungszeit t3 ermittelt worden sind, wird das Zeitintervall td2 entsprechend der Verzögerungszeit t2 und der Verzögerungszeit t3 erzeugt. Das Zeitintervall td2 wird zum Beispiel durch Subtrahieren der Verzögerungszeit t2 von der Verzögerungszeit t3 bestimmt. Nachdem das Stromsignal IW2 und das Stromsignal IW3 ermittelt worden sind, kann der mittlere Stromwert Iav2 in dem Zeitintervall td2 entsprechend dem Stromsignal IW2 und dem Stromsignal IW3 erzeugt werden. Der mittlere Stromwert Iav2 in dem Zeitintervall td2 ist die Differenz zwischen dem Stromwert des Stromsignals IW2 und dem Stromwert des Stromsignals IW3. Der mittlere Stromwert Iav2 wird zum Beispiel durch Subtrahieren des Stromsignals IW2 von dem Stromsignal IW3 ermittelt.
Wie erläuternd in 5 gezeigt ist, wird nach dem Ermitteln der Zeitintervalle td1 und td2 und der entsprechenden Amplituden Vswl und Vsw2 ein Teil des Spannungssignals VCK rückgewonnen. Daher kann durch wiederholtes Ausführen der vorstehenden Operationen das Spannungssignal VCK entsprechend der Gleichung (2) rückgewonnen werden.
Die Operationen zum Rückgewinnen des Spannungssignals VCK in den vorstehenden Ausführungsformen dienen nur der Erläuterung. Verschiedene Operationen zum Rückgewinnen des Spannungssignals VCK liegen innerhalb des vorgesehenen Schutzumfangs der vorliegenden Erfindung.
Bei einigen Ausführungsformen ist die Vorrichtung 100 von 2 auf einem Chip mit einer kleinen Fläche implementiert. Somit ist die Vorrichtung 100 zum Durchführen der Prüfung auf der WAT-Stufe geeignet und sie hat eine Ladung von nur etwa 10 fF, die ausreicht, um eine Verzerrung von überwachten Signalen zu vermeiden. Außerdem ist bei einigen Ausführungsformen die Vorrichtung 100 so konfiguriert, dass sie interne Signale in dem Chip ohne ein externes Oszilloskop überwacht. Bei verschiedenen Ausführungsformen kann die Vorrichtung 100 auf dem Chip integrierte Komponenten auf der WAT-Stufe oder vor einem Package-Prozess messen.
Bei einigen Ausführungsformen ist die Vorrichtung 100 von 2 so konfiguriert, dass sie eine Versorgungsspannung in einer integrierten Schaltung (IC) überwacht, wenn die Versorgungsspannung einen periodischen Spannungsabfall hat. Bei einigen Ausführungsformen ist die Vorrichtung 100 von 2 so konfiguriert, dass sie eine spezifische periodische Wellenform überwacht, um eine Anstiegszeit, eine Abfallzeit oder eine Anstiegsgeschwindigkeit der spezifischen Wellenform zu ermitteln.
In diesem Dokument kann der Begriff „gekoppelt“ auch für „elektrisch gekoppelt“ stehen, und der Begriff „verbunden“ kann auch für „elektrisch verbunden“ stehen. Die Begriffe „gekoppelt“ und „verbunden“ können auch verwendet werden, um anzugeben, dass zwei oder mehr Elemente miteinander zusammenarbeiten oder wechselwirken.
Bei einigen Ausführungsformen wird eine Vorrichtung offenbart, die eine Steuerschaltung, eine Oszilloskopschaltung und einen Zeit-Strom-Wandler aufweist. Die Steuerschaltung ist so konfiguriert, dass sie ein Spannungssignal um eine Verzögerungszeit verzögert, um ein erstes Steuersignal zu erzeugen, und dass sie ein zweites Steuersignal entsprechend dem ersten Steuersignal und dem Spannungssignal erzeugt. Die Oszilloskopschaltung ist so konfiguriert, dass sie ein erstes Stromsignal in Reaktion auf das zweite Steuersignal und das Spannungssignal erzeugt. Der Zeit-Strom-Wandler ist so konfiguriert, dass er ein zweites Stromsignal entsprechend dem ersten Steuersignal und dem Spannungssignal erzeugt.
Ebenfalls offenbart wird eine Vorrichtung, die eine Steuerschaltung und eine Oszilloskopschaltung aufweist. Die Steuerschaltung ist so konfiguriert, dass sie ein erstes Steuersignal erzeugt. Die Oszilloskopschaltung ist so konfiguriert, dass sie in einem ersten Modus und einem zweiten Modus entsprechend dem ersten Steuersignal betrieben werden kann. In dem ersten Modus ist die Oszilloskopschaltung so konfiguriert, dass sie ein erstes Stromsignal erzeugt, das Amplituden eines Spannungssignals angibt. In dem zweiten Modus ist die Oszilloskopschaltung so konfiguriert, dass sie die Erzeugung des ersten Stromsignals unterbricht.
Ebenfalls offenbart wird ein Verfahren, das die folgenden Schritte aufweist. Ein Spannungssignal wird um eine Verzögerungszeit verzögert, um ein erstes Steuersignal zu erzeugen, und um ein zweites Steuersignal entsprechend dem ersten Steuersignal und dem Spannungssignal zu erzeugen. Ein erstes Stromsignal wird in Reaktion auf das zweite Steuersignal und das Spannungssignal erzeugt. Ein zweites Stromsignal wird entsprechend dem ersten Steuersignal und dem Spannungssignal erzeugt.
Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims

Vorrichtung mit: einer Steuerschaltung, die so konfiguriert ist, dass sie ein Spannungssignal um eine Verzögerungszeit verzögert, um ein erstes Steuersignal zu erzeugen, und dass sie ein zweites Steuersignal entsprechend dem ersten Steuersignal und dem Spannungssignal erzeugt; einer Oszilloskopschaltung, die so konfiguriert ist, dass sie ein erstes Stromsignal in Reaktion auf das zweite Steuersignal und das Spannungssignal erzeugt; und einem Zeit-Strom-Wandler, der so konfiguriert ist, dass er ein zweites Stromsignal entsprechend dem ersten Steuersignal und dem Spannungssignal erzeugt.
Vorrichtung nach Anspruch 1, wobei die Steuerschaltung eine Verzögerungseinheit aufweist, die so konfiguriert ist, dass sie das Spannungssignal verzögert, um das erste Steuersignal zu erzeugen, wobei die Verzögerungszeit entsprechend einer Steuerspannung gesteuert wird.
Vorrichtung nach Anspruch 1 oder 2, wobei die Steuerschaltung weiterhin einen Inverter aufweist, der so konfiguriert ist, dass er das erste Steuersignal invertiert, um ein drittes Steuersignal zu erzeugen.
Vorrichtung nach Anspruch 3, wobei die Steuerschaltung weiterhin ein NAND-Gate aufweist, das so konfiguriert ist, dass es das zweite Steuersignal entsprechend dem Spannungssignal und dem dritten Steuersignal erzeugt.
Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Oszilloskopschaltung ein Sende-Gate aufweist, das so konfiguriert ist, dass es eingeschaltet wird, um das Spannungssignal entsprechend dem zweiten Steuersignal an einen Knoten zu senden.
Vorrichtung nach Anspruch 5, wobei die Oszilloskopschaltung weiterhin ein Widerstandselement aufweist, das mit dem Sende-Gate an dem Knoten verbunden ist und so konfiguriert ist, dass es das erste Stromsignal entsprechend dem Spannungssignal erzeugt.
Vorrichtung nach Anspruch 5 oder 6, wobei die Oszilloskopschaltung weiterhin einen ersten Schalter aufweist, der mit dem Knoten verbunden ist und so konfiguriert ist, dass er entsprechend dem zweiten Steuersignal einen Spannungspegel des Knotens zur Masse zieht.
Vorrichtung nach einem der Ansprüche 5 bis 7, wobei die Oszilloskopschaltung weiterhin einen Inverter aufweist, der so konfiguriert ist, dass er das zweite Steuersignal invertiert, um ein viertes Steuersignal zu erzeugen, wobei das Sende-Gate weiterhin so konfiguriert ist, dass es entsprechend dem zweiten Steuersignal und dem vierten Steuersignal eingeschaltet wird.
Vorrichtung nach Anspruch 8, wobei das Sende-Gate Folgendes aufweist: einen ersten Schalter, der so konfiguriert ist, dass er eingeschaltet wird, um das Spannungssignal entsprechend dem zweiten Steuersignal an den Knoten zu senden; und einen zweiten Schalter, der zu dem ersten Schalter parallel geschaltet ist und so konfiguriert ist, dass er eingeschaltet wird, um das Spannungssignal entsprechend dem vierten Steuersignal an den Knoten zu senden.
Vorrichtung mit: einer Steuerschaltung, die so konfiguriert ist, dass sie ein erstes Steuersignal erzeugt; und einer Oszilloskopschaltung, die so konfiguriert ist, dass sie in einem ersten Modus oder einem zweiten Modus entsprechend dem ersten Steuersignal betrieben werden kann, wobei die Oszilloskopschaltung in dem ersten Modus so konfiguriert ist, dass sie ein erstes Stromsignal erzeugt, das Amplituden eines Spannungssignals angibt, und die Oszilloskopschaltung in dem zweiten Modus so konfiguriert ist, dass sie die Erzeugung des ersten Stromsignals unterbricht, wobei die Steuerschaltung eine Verzögerungseinheit aufweist, die so konfiguriert ist, dass sie das Spannungssignal verzögert, um ein zweites Steuersignal zu erzeugen, wobei die Verzögerungszeit entsprechend einer Steuerspannung gesteuert wird; und mit einen Zeit-Strom-Wandler, der so konfiguriert ist, dass er ein zweites Stromsignal entsprechend dem Spannungssignal und dem ersten Steuersignal erzeugt, um das Spannungssignal mit dem ersten Stromsignal zu rekonstruieren.
Vorrichtung nach Anspruch 10, wobei die Oszilloskopschaltung ein Sende-Gate aufweist, wobei das Sende-Gate in dem ersten Modus so konfiguriert ist, dass es eingeschaltet wird, um das Spannungssignal zu senden.
Vorrichtung nach Anspruch 11, wobei das Sende-Gate in dem zweiten Modus so konfiguriert ist, dass es ausgeschaltet ist.
Vorrichtung nach einem der Ansprüche 10 bis 12, wobei die Oszilloskopschaltung einen ersten Schalter aufweist, wobei der erste Schalter in dem zweiten Modus so konfiguriert ist, dass er eingeschaltet ist.
Vorrichtung nach Anspruch 13, wobei der erste Schalter in dem ersten Modus so konfiguriert ist, dass er ausgeschaltet ist.
Vorrichtung nach einem der Ansprüche 10 bis 14, wobei das erste Steuersignal und das zweite Steuersignal um etwa 180 Grad phasenverschoben sind.
Verfahren mit den folgenden Schritten: Verzögern eines Spannungssignals um eine Verzögerungszeit, um ein erstes Steuersignal zu erzeugen und um ein zweites Steuersignal entsprechend dem ersten Steuersignal und dem Spannungssignal zu erzeugen; Erzeugen eines ersten Stromsignals in Reaktion auf das zweite Steuersignal und das Spannungssignal und Erzeugen eines zweiten Stromsignals entsprechend dem ersten Steuersignal und dem Spannungssignal.
Verfahren nach Anspruch 16, wobei das Erzeugen des zweiten Steuersignals die folgenden Schritte umfasst: Invertieren des ersten Steuersignals, um ein drittes Steuersignal zu erzeugen; und Ausführen einer NAND-Operation entsprechend dem dritten Steuersignal und dem Spannungssignal, um das zweite Steuersignal zu erzeugen.
Verfahren nach Anspruch 16 oder 17, wobei das Erzeugen des ersten Stromsignals die folgenden Schritte umfasst: Senden des Spannungssignals entsprechend dem zweiten Steuersignal an einen Knoten und Erzeugen des ersten Stromsignals über ein Widerstandselement, das mit dem Knoten verbunden ist.
Verfahren nach Anspruch 18, das weiterhin den folgenden Schritt aufweist: Ziehen eines Spannungspegels des Knotens zur Masse entsprechend dem zweiten Steuersignal, um das Erzeugen des ersten Stromsignals zu unterbrechen.