DE102016100274A1 - Verfahren und struktur eines dreidimensionalen chip-stackings - Google Patents

Verfahren und struktur eines dreidimensionalen chip-stackings Download PDF

Info

Publication number
DE102016100274A1
DE102016100274A1 DE102016100274.7A DE102016100274A DE102016100274A1 DE 102016100274 A1 DE102016100274 A1 DE 102016100274A1 DE 102016100274 A DE102016100274 A DE 102016100274A DE 102016100274 A1 DE102016100274 A1 DE 102016100274A1
Authority
DE
Germany
Prior art keywords
die
devices
vias
die devices
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016100274.7A
Other languages
English (en)
Other versions
DE102016100274B4 (de
Inventor
Chen-Hua Yu
Yung-Chi Lin
Wen-Chih Chiou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016100274A1 publication Critical patent/DE102016100274A1/de
Application granted granted Critical
Publication of DE102016100274B4 publication Critical patent/DE102016100274B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08111—Disposition the bonding area being disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8014—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Verfahren enthält ein Anordnen von ersten mehreren Die-Bauelementen über einem ersten Träger, wobei die ersten mehreren Die-Bauelemente und der erste Träger in Kombination einen ersten Waferverbund bilden. Der erste Waferverbund ist an einen zweiten Wafer gebondet und die ersten mehreren Die-Bauelemente sind an zweite mehrere Die-Bauelementen im zweiten Wafer durch Hybrid-Bonding gebondet. Das Verfahren enthält ferner ein Entbonden des ersten Trägers von den ersten mehreren Die-Bauelementen, Einkapseln der ersten mehreren Die-Bauelemente in ein Einkapselungsmaterial und Bilden einer Zwischenverbindungsstruktur über den ersten mehreren Die-Bauelementen und dem Einkapselungsmaterial.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der folgenden vorläufig eingereichten US Patentanmeldung: Anmeldung Seriennr. 62/239,628, eingereicht am 9. Oktober 2015, und mit dem Titel ”Method & Structure of 3D Chip Stacking”, wobei die Anmeldung hier zum Zwecke der Bezugnahme zitiert wird.
  • HINTERGRUND
  • Seit der Erfindung der integrierten Schaltung hat die Halbleiterindustrie ein rasches anhaltendes Wachstum aufgrund ständiger Verbesserungen in der Integrationsdichte verschiedener elektronischer Komponenten (d. h., Transistoren, Dioden, Widerstände, Kondensatoren, usw.) erfahren. Zum Großteil liegt die Verbesserung der Integrationsdichte in wiederholten Verringerungen einer minimalen Elementgröße, so dass mehr Komponenten in einer bestimmten Fläche integriert werden können.
  • Diese Verbesserungen sind im Wesentlichen zweidimensional (2D), da das von den integrierten Komponenten belegte Volumen im Wesentlichen auf der Oberfläche des Halbleiter-Wafers liegt. Obwohl eine dramatische Verbesserung in der Lithographie zu einer beachtlichen Verbesserung in der Bildung einer 2D integrierten Schaltung geführt hat, gibt es physische Einschränkungen bezüglich der Dichte, die in zwei Dimensionen erreicht werden kann. Eine dieser Einschränkungen ist die minimale erforderliche Größe zur Bildung dieser Komponenten. Auch wenn mehr Vorrichtungen in einen Chip eingebracht werden, sind komplexere Designs notwendig.
  • Eine zusätzliche Einschränkung liegt in der signifikanten Erhöhung der Anzahl und Länge von Zwischenverbindungen zwischen Vorrichtungen, wenn die Anzahl von Vorrichtungen zunimmt. Wenn Anzahl und Länge von Zwischenverbindungen zunehmen, steigen sowohl Schaltungs-RC-Verzögerung wie auch Stromverbrauch.
  • Daher wurden dreidimensionale (3D) integrierte Schaltungen (ICs) untersucht, um die oben besprochenen Einschränkungen zu beheben. In einem typischen Bildungsprozess einer 3DIC werden zwei Wafer oder Dies gebildet, die jeweils einige integrierte Schaltungen enthalten, und dann aneinander gebondet. Das Bonding enthält typischerweise die Verwendung eines Lötmittels, um die Nickelschichten, die auf Kupfer-Bumps gebildet sind, zu bonden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verständlich, wenn diese mit den beiliegenden Figuren gelesen wird. Es wird betont, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht im Maßstab gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale der deutlichen Besprechung wegen beliebig vergrößert oder verkleinert sein.
  • 1 bis 9 zeigen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages gemäß einigen Ausführungsformen.
  • 10 bis 17 zeigen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages gemäß einigen Ausführungsformen.
  • 18 bis 26 zeigen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages gemäß einigen Ausführungsformen.
  • 27 bis 35 zeigen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages gemäß einigen Ausführungsformen.
  • 36 bis 43 zeigen die Querschnittsansichten einiger Packages gemäß einigen Ausführungsformen.
  • 44 zeigt einen Teil einer beispielhaften Zwischenverbindungsstruktur gemäß einigen Ausführungsformen.
  • 45 bis 47 zeigen die Querschnittsansichten einiger Abschnitte eines Hybrid-Bondings gemäß einigen Ausführungsformen.
  • 48 zeigt einen Prozessablauf zum Bilden eines Packages gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele zur Implementierung verschiedener Merkmale der Offenbarung vor. Spezielle Beispiele von Komponenten und Anordnungen sind in der Folge zur Vereinfachung der vorliegenden Offenbarung beschrieben. Diese sind natürlich lediglich Beispiele und nicht als Einschränkung gedacht. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in welchen das erste und zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in welchen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen gebildet sein können, so dass die ersten und zweiten Merkmale nicht in direktem Kontakt sein mögen. Zusätzlich kann die vorliegende Offenbarung Bezugsnummern und/oder – buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und legt selbst kein Verhältnis zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen fest.
  • Ferner können raumbezogene Begriffe, wie „unterhalb”, „unter”, „niedriger”, „oberhalb”, „oberer” und dergleichen hier zur einfachen Beschreibung verwendet werden, um ein Verhältnis eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmale(en) zu beschreiben, die in den Figuren dargestellt sind. Die raumbezogenen Begriffe sollen unterschiedliche Orientierungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der in den Figuren dargestellten Orientierung beinhalten. Die Vorrichtung kann anders orientiert (90 Grad oder in anderen Orientierungen gedreht) sein und die raumbezogenen Deskriptoren, die hier verwendet werden, können ebenso dementsprechend interpretiert werden.
  • Gemäß verschiedenen beispielhaften Ausführungsformen werden ein Package, das einen Die-Stack enthält, und das Verfahren zum Bilden des Packages auf Wafer-Ebene bereitgestellt. Es sind die Zwischenstufen zum Bilden einiger Packages dargestellt. Einige Variationen einiger Ausführungsformen werden besprochen. In allen verschiedenen Ansichten und den veranschaulichenden Ausführungsformen werden gleiche Bezugszeichen zum Bezeichnen gleicher Elemente verwendet.
  • 1 bis 9 zeigen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages gemäß einigen Ausführungsformen. Die in 1 bis 9 dargestellten Schritte sind auch schematisch im Prozessablauf 300 dargestellt, der in 48 gezeigt wird.
  • 1 und 2 zeigen die Bildung eines Waferverbunds gemäß einigen Ausführungsformen. Unter Bezugnahme auf 1 wird ein Träger 20 bereitgestellt und eine Trennschicht 22 wird auf dem Träger 20 gebildet. Der Träger 20 kann ein Blanket-Träger-Wafer sein, der ein Glasträger, ein Keramikträger, ein organischer Träger oder dergleichen sein kann. Der Träger 20 kann eine runde Form in der Draufsicht haben kann eine Größe eines Silizium-Wafers in der Draufsicht haben. Zum Beispiel kann der Träger 20 einen Durchmesser von 8 Inch, einen Durchmesser von 12 Inch oder dergleichen haben. Die Trennschicht 22 kann aus einem Material auf Polymerbasis (wie einem Licht-Wärme-Umsetzungs-(LTHC)Material) gebildet sein, das sich unter der Wärme von Hochenergielicht zersetzt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die Trennschicht 22 aus einem Thermo-Trennmaterial auf Epoxidbasis gebildet. Die Trennschicht 22 kann als Flüssigkeit aufgebracht und gehärtet werden. Gemäß alternativen Ausführungsformen ist die Trennschicht 22 ein Laminatfilm und ist auf den Träger 20 laminiert. Die obere Oberfläche der Trennschicht 22 ist nivelliert und hat einen hohen Grad an Koplanarität. Ausrichtungsmarkierungen 24 werden gebildet. Der entsprechende Schritt ist als Schritt 302 in dem in 48 gezeigten Prozessablauf dargestellt. Gemäß einigen Ausführungsformen werden Ausrichtungsmarkierungen 24 durch Bildung von Öffnungen in der Trennschicht 22, zum Beispiel mit einem Laser oder einem Lithographieprozess, gebildet.
  • 2 zeigt die Anordnung von Die-Bauelementen 26. Der entsprechende Schritt ist als Schritt 304 in dem in 48 gezeigten Prozessablauf dargestellt. Die Die-Bauelemente 26 können durch Die-Haftfilme (nicht dargestellt), die Klebefilme sind, an die Trennschicht 22 geklebt werden. Die Die-Bauelemente 26 können logische Die-Bauelemente, die logische Transistoren darin enthalten, Speicher-Die-Bauelemente oder dergleichen sein. Die Positionen der Die-Bauelemente 26 werden anhand von Ausrichtungsmarkierungen 24 bestimmt, so dass jedes Die-Bauelement 26 dieselbe relative Verschiebung von der entsprechenden Ausrichtungsmarkierung 24 hat. In der gesamten Beschreibung wird die kombinierte Struktur, welche die Die-Bauelemente 26 und den Träger 20 enthält, als Waferverbund 100 bezeichnet.
  • Die Die-Bauelemente 26 sind bekanntermaßen funktionierende Dies, die einen Funktionstest bestanden haben. Jedes der Die-Bauelemente 26 enthält ein Halbleitersubstrat 25, aktive Vorrichtungen (nicht dargestellt) und eine Zwischenverbindungsstruktur 28. Eine beispielhafte Zwischenverbindungsstruktur 28 ist schematisch in 44 dargestellt. Gemäß einigen Ausführungsformen enthält die Zwischenverbindungsstruktur 28 dielektrische Schichten 30 und Metallleitungen 32 und Durchkontaktierungen 34 in den dielektrischen Schichten 30. An der Oberfläche der Zwischenverbindungsstruktur 28 können sich Bond-Pads 36 in der oberflächlichen dielektrischen Schicht 38 befinden. Bond-Pads 36 können kupferenthaltende Pads enthalten. Die oberflächliche dielektrische Schicht 38 kann eine siliziumenthaltende dielektrische Schicht sein, die Siliziumoxid enthalten kann. Zusätzlich können dielektrische Auskleidungen 40, welche die Bond-Pads 36 umgeben, vorhanden sein oder nicht. Die oberen Oberflächen von Bond-Pads 36 und die oberflächliche dielektrische Schicht 38 sind miteinander komplanar. Die oberen Enden der dielektrischen Auskleidungen 40 können mit den oberen Oberflächen der Bond-Pads 36 komplanar sein oder können vertieft sein.
  • Unter Bezugnahme auf 3 wird ein Wafer 200 bereitgestellt. Der Wafer 200 enthält mehrere identische Chips 202. Der Wafer 200 enthält auch ein Halbleitersubstrat 125, aktive Vorrichtungen (nicht dargestellt) und eine Zwischenverbindungsstruktur 228. Die Chips 202 können auch logische Chips, Speicher-Chips, IO-Chips oder dergleichen sein. Die Zwischenverbindungsstruktur 228 kann dieselbe Struktur wie in 44 dargestellt aufweisen, die auch solche dielektrischen Schichten, Metallleitungen, Durchkontaktierungen, Bond-Pads und eine oberflächliche dielektrische Schicht enthalten kann.
  • Auf der oberen Oberfläche des Wafers 200 sind leitende Durchkontaktierungen 42 gebildet, welche die Form leitender Stäbe haben können. Die leitenden Durchkontaktierungen 42 werden als Durchkontaktierungen bezeichnet, da sie durch das anschließend gebildete Einkapselungsmaterial hindurchgehen. Der entsprechende Schritt ist als Schritt 306 in dem in 48 gezeigten Prozessablauf dargestellt. Obwohl in der Darstellung eine Durchkontaktierung 42 jedes der Die-Bauelemente 202 überlappt, können mehrere Durchkontaktierungen 42 vorhanden sei, die jedes Die-Bauelement 202 überlappen. Die Höhe der Durchkontaktierungen 42 ist in 2 geringer als die Höhe von Die-Bauelementen 26. Die leitenden Durchkontaktierungen 42 werden beginnend bei den Metall-Pads 54 (in 3 nicht dargestellt, siehe 9) an der Oberfläche der Die-Bauelemente 202 gebildet. Die Metall-Pads können mit den Bond-Pads 236 (in 3 nicht dargestellt, siehe 9) komplanar sein und gleichzeitig mit diesen in den Die-Bauelementen 202 gebildet werden. Die Bildung der leitenden Durchkontaktierungen 42 kann ein Bilden eines Fotolacks (nicht dargestellt) auf dem Wafer 200, ein Strukturieren des Fotolacks, um Abschnitte der Metall-Pads freizulegen, ein Plattieren von Durchkontaktierungen 42 und ein Entfernen des Fotolacks enthalten.
  • Anschließend werden, unter Bezugnahme auf 4, der Waferverbund 100 und Wafer 200 durch Hybrid-Bonding aneinander gebondet, das ein Bonding auf Wafer-Ebene ist. Der entsprechende Schritt ist als Schritt 308 in dem in 48 gezeigten Prozessablauf dargestellt. Der Waferverbund 100 und Wafer 200 werden zum Beispiel durch Ausrichten der Ausrichtungsmarkierungen 24 mit den Durchkontaktierungen 42 miteinander ausgerichtet. Wenn die Wafer 100 und 200 ausgerichtet sind, können die Ausrichtungsmarkierungen 24 die entsprechenden Durchkontaktierungen 42 überlappen. 45 zeigt eine vergrößerte Ansicht eines Abschnitts des Hybrid-Bondings zwischen Die-Bauelement 202 und Die-Bauelement 26. Wie in 45 dargestellt, enthält das Die-Bauelement 202 Bond-Pads 236 im Die-Bauelement 202, die an Bond-Pads 36 im Die-Bauelement 26 durch Metall-an-Metall-Bonding gebondet sind. Die oberflächliche dielektrische Schicht 238 im Die-Bauelement 202 wird an die oberflächliche dielektrische Schicht 38 im Die-Bauelement 26 durch Fusions-Bonding (Oxid-an-Oxid) gebondet.
  • Unter erneuter Bezugnahme auf 4 enthält das Hybrid-Bonding einen Vor-Bonding-Schritt, in dem der Waferverbund 100 mit dem Wafer 200 in Kontakt gebracht wird. Anschließend wird ein Tempern durchgeführt, zum Beispiel bei einer Temperatur zwischen etwa 200°C und etwa 300°C über eine Dauer zwischen etwa 1,5 Stunden und etwa 2,5 Stunden, so dass das Kupfer in den Bond-Pads 36 und 236 (45) interdiffundiert und somit das direkte Metall-an-Metall-Bonding gebildet wird.
  • Anders als beim herkömmlichen Wafer-an-Wafer Hybrid-Bonding sind mehrere Zwischenräume in der erhaltenen gebondeten Struktur vorhanden, wobei die Zwischenräume zwischen den Die-Bauelementen 26 des Waferverbunds 100 liegen. Daher ist es nicht mehr notwendig, das Hybrid-Bonding auf Wafer-Ebene in einer Vakuumumgebung auszuführen, da wahrscheinlich keine Luftblase zwischen Wafern 100 und 200 eingefangen wird. Zum Vergleich, beim herkömmlichen Wafer-an-Wafer Hybrid-Bonding ist kein Zwischenraum zwischen den Die-Bauelementen in den gebondeten Wafern vorhanden.
  • Anschließend wird der Träger 20 entbondet. Der entsprechende Schritt ist als Schritt 310 in dem in 48 gezeigten Prozessablauf dargestellt. Gemäß einigen beispielhaften Ausführungsformen enthält das Entbonden ein Projizieren eines Lichts (wie Laser) auf die Trennschicht 22 zum Zersetzen der Trennschicht 22. Gemäß alternativen Ausführungsformen wird das Entbonden durch Eintauchen der Struktur in 4 in eine chemische Lösung ausgeführt, welche die Trennschicht 22 auflösen kann. Da Zwischenräume zwischen den Wafern 100 und 200 vorhanden sind, kann die chemische Lösung die inneren Abschnitte der Trennschicht 22 nahe der Mitte des Wafers 100 erreichen und somit kann die Trennschicht 22 vollständig aufgelöst werden. Infolge des Entbondens des Trägers 20 wird der Waferverbund 100 in einzelne Die-Bauelemente 26 getrennt, die jeweils an den Wafer 200 durch Hybrid-Bonding gebondet sind, wie in 5 dargestellt.
  • Gemäß einigen beispielhaften Ausführungsformen werden sowohl das Vor-Bonden wie auch das Tempern vor dem Entbonden des Trägers 20 durchgeführt. Gemäß alternativen Ausführungsformen wird das Tempern nach dem Entbonden durchgeführt. Daher wird das Vor-Bonden auf einer Wafer-an-Wafer-Ebene durchgeführt, während das Tempern auf einer Die-an-Wafer-Ebene durchgeführt wird. Vorteilhafterweise können beim Durchführen eines Temperns nach dem Entbonden die Materialien der Trennschicht 22 die Materialien sein, die der Temperatur zum Tempern nicht standhalten.
  • Anschließend, wie in 6 dargestellt, wird das Einkapselungsmaterial 44 auf den Die-Bauelementen 26 eingekapselt (geformt). Der entsprechende Schritt ist als Schritt 312 in dem in 48 gezeigten Prozessablauf dargestellt. Das Einkapselungsmaterial 44 füllt die Lücken zwischen benachbarten Die-Bauelementen 26 und Durchkontaktierungen 42. Das Einkapselungsmaterial 44 kann eine Formmasse, eine Unterfüllungsmasse, ein Epoxid oder ein Harz enthalten. Gemäß einigen Ausführungsformen ist die obere Oberfläche des Einkapselungsmaterials 44 höher als die oberen Oberflächen der Durchkontaktierungen 42 und die oberen Oberflächen der Die-Bauelemente 26 (welche die Oberflächen der Halbleitersubstrate 25 sind). Ein Planarisierungsschritt (wie ein chemisch-mechanisches Polieren (CMP)) wird dann zum Entfernen von überschüssigem Einkapselungsmaterial 44 durchgeführt, so dass die Halbleitersubstrate 25 und Durchkontaktierungen 42 freigelegt werden. Ferner kann beim Planarisieren das Halbleitersubstrat 25 auch ausgedünnt werden, zum Beispiel auf eine Dicke im Bereich zwischen etwa 2 μm und etwa 10 μm.
  • Anschließend wird, unter Bezugnahme auf 7, eine Zwischenverbindungsstruktur 46 gebildet. Der entsprechende Schritt ist als Schritt 314 in dem in 48 gezeigten Prozessablauf dargestellt. Die Zwischenverbindungsstruktur 46 kann eine Struktur ähnlich der in 44 dargestellten Struktur haben und enthält dielektrische Schichten und Umverdrahtungen (Redistribution Lines, RDLs) in den dielektrischen Schichten. Die RDLs sind elektrisch an die Durchkontaktierungen 42 angeschlossen. Die RDLs enthalten auch Metallleitungsabschnitte und Durchkontaktierungsabschnitte, ähnlich jenen, die in 44 dargestellt sind. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält die Zwischenverbindungsstruktur 46 oberflächliche Bond-Pads und oberflächliche dielektrische Schichten deren obere Oberflächen miteinander komplanar sind, was im Wesentlichen dasselbe wie in 44 ist. Diese Ausführungsformen können verwendet werden, wenn mehr Die-Bauelementen an die Zwischenverbindungsstruktur 46 gebondet werden sollen, wie in 37 dargestellt ist. Gemäß alternativen Ausführungsformen hat die Zwischenverbindungsstruktur 46 keine planare obere Oberfläche.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die RDLs in der Zwischenverbindungsstruktur 46 durch Plattieren gebildet. Gemäß alternativen Ausführungsformen werden die RDLs mit Damaszener-Prozessen gebildet.
  • Unter Bezugnahme auf 8 wird die dielektrische Schicht 48 über der Zwischenverbindungsstruktur 46 gebildet. Die dielektrische Schicht 48 kann mit einem Polymer gebildet werden, das Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen enthalten kann.
  • 8 zeigt auch die Bildung von elektrischen Verbindern 50, die elektrisch an die RDLs in der Zwischenverbindungsstruktur 46 und den Durchkontaktierungen 42 gekoppelt sind. Der entsprechende Schritt ist auch als Schritt 314 in dem in 48 gezeigten Prozessablauf dargestellt. Die elektrischen Verbinder 50 können gemäß einigen beispielhaften Ausführungsformen Under-Bump Metallurgien (UBMs, nicht dargestellt) und Lötregionen enthalten. Die Bildung der UBMs kann ein Abscheiden und Strukturieren enthalten. Lotkugeln können auf den UBMs angeordnet und dann wieder aufgeschmolzen werden. Gemäß alternativen Ausführungsformen enthält die Bildung von elektrischen Verbindern 50 ein Durchführen eines Plattierungsschritts zum Bilden von Lötregionen über den RDLs und dann ein Wiederaufschmelzen der Lötregionen. Die elektrischen Verbinder 50 können auch Metallsäulen und möglicherweise Lötkappen enthalten, die auch durch Plattieren gebildet werden können.
  • Die in 8 dargestellte Struktur wird dann in einzelne Packages zersägt, wobei 9 eines der Packages 52 zeigt. Der entsprechende Schritt ist als Schritt 316 in dem in 48 gezeigten Prozessablauf dargestellt. Package 52 enthält ein größeres Die-Bauelement 202, das sich bis hin zu den Rändern des Packages 52 erstreckt. Ein kleineres Die-Bauelement 26, das kleinere seitliche Dimensionen und eine kleinere Fläche in der Draufsicht als das Die-Bauelement 202 hat, wird an das größere Die-Bauelement 202 durch Hybrid-Bonding gebondet. Die Durchkontaktierungen 42 können direkt aus Metall-Pads 54 gebildet werden und durchdringen das Einkapselungsmaterial 44. Das Einkapselungsmaterial 44 umgibt ferner das Die-Bauelement 26 und die Durchkontaktierungen 42.
  • 10 bis 17 zeigen Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Falls nicht anderes angegeben ist, sind die Materialien und die Bildungsverfahren der Komponenten in diesen Ausführungsformen im Wesentlichen dieselben wie bei denselben Komponenten, die mit denselben Bezugszeichen in den in 1 bis 9 dargestellten Ausführungsformen bezeichnet sind. Die Einzelheiten bezüglich des Bildungsprozesses und der Materialien der in 10 bis 17 (und 18 bis 35) dargestellten Komponenten finden sich daher in der Besprechung der in 1 bis 9 dargestellten Ausführungsformen.
  • Die in 10 bis 17 dargestellten Ausführungsformen sind den Ausführungsformen in 1 bis 9 ähnlich, mit der Ausnahme, dass die Durchkontaktierungen zuerst auf dem Waferverbund gebildet werden. Unter Bezugnahme auf 10 werden die Durchkontaktierungen 42 über der Trennschicht 22 gebildet, die ferner über dem Träger 20 angeordnet ist. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann eine zusätzliche Polymerschicht, wie PBO (nicht dargestellt), über der Trennschicht 22 gebildet sein. Die Bildung der leitenden Durchkontaktierungen 42 kann ein Bilden einer Blanket-Keimschicht (wie einer Titanschicht und einer Kupferschicht über der Titanschicht) über der zusätzlichen Polymerschicht, Bilden eines Fotolacks (nicht dargestellt) über der Keimschicht, Strukturieren des Fotolacks, um einige Abschnitte der Keimschicht freizulegen, Plattieren von Durchkontaktierungen 42, Entfernen des Fotolacks und Durchführen eines Ätzens zum Entfernen der Abschnitte der Keimschicht, die zuvor vom Fotolack bedeckt waren, enthalten.
  • Anschließend, wie in 11 dargestellt, werden die Die-Bauelemente 26 über der Trennschicht 22 und dem Träger 20 angeordnet, wobei DAFs (nicht dargestellt) zum Befestigen der Die-Bauelemente 26 an der darunterliegenden Struktur verwendet werden können. Die Die-Bauelemente 26 sind bekanntermaßen funktionierende Dies. Die Die-Bauelemente 26, Durchkontaktierungen 42 und der darunterliegende Träger 20 usw. werden gemeinsam als Waferverbund 100 bezeichnet.
  • Anschließend, unter Bezugnahme auf 12, wird das Einkapselungsmaterial 44 auf dem Waferverbund 100 eingekapselt, gefolgt von einem Planarisieren zum Entfernen der überschüssigen Abschnitte von Einkapselungsmaterial 44. Infolgedessen werden die obere Oberfläche der Durchkontaktierungen 42 und die obere Oberfläche der Zwischenverbindungsstruktur 28 freigelegt. Gemäß einigen beispielhaften Ausführungsformen enthält die freigelegte obere Oberfläche der Zwischenverbindungsstruktur 28 die freigelegten Oberflächen der Bond-Pads 36 und der oberflächlichen dielektrischen Schicht 38, wie in 44 dargestellt. Gemäß einigen Ausführungsformen können eine geeignete Aufschlämmung und geeignete Planarisierungsprozessbedingungen angewendet werden, um die oberen Enden der dielektrische Auskleidungen 40 stärker zu vertiefen als die Bond-Pads 36 und die oberflächliche dielektrische Schicht 38, was zu Vertiefungen in den dielektrischen Auskleidungen 40 führt, wie in 46 dargestellt.
  • Anschließend, unter Bezugnahme auf 13, werden der Waferverbund 100 und Wafer 200 durch Hybrid-Bonding aneinander gebondet, was zwischen Die-Bauelementen 26 und den entsprechenden Die-Bauelementen 202 erfolgt. Andererseits kann das Einkapselungsmaterial 44 mit der oberen Oberfläche der Zwischenverbindungsstruktur 228 in Kontakt, aber nicht an diese gebondet sein (es sind keine chemischen und physikalischen Bonds gebildet). Daher ist es wahrscheinlich, dass einige Teile des Einkapselungsmaterials 44 in physischem Kontakt mit den oberflächlichen dielektrischen Materialien und/oder metallischen Materialien in der Zwischenverbindungsstruktur 228 stehen. Es ist auch wahrscheinlich, dass einige andere Teile des Einkapselungsmaterials 44 von den entsprechenden darunterliegenden Abschnitten der oberflächlichen dielektrischen Materialien und/oder metallischen Materialien durch Luftspalten 55 getrennt sind, die schematisch in 13 dargestellt sind. Die Luftspalten 55 können aufgrund der Nicht-Koplanarität des Einkapselungsmaterials 44 entstehen, die beim Planarisieren des Einkapselungsmaterials 44 verursacht wird. Es ist klar, dass die Stellen und die Größen der Luftspalten 55 regellos sind und die Größen der dargestellten Luftspalten 55 übertrieben sein können.
  • Die in 13 dargestellte Struktur unterscheidet sich von der in 6 dargestellten Struktur darin, dass in 6 das Einkapselungsmaterial 44 in Form eines Fluids abgegeben wird, um mit der Zwischenverbindungsstruktur 228 in Kontakt zu gelangen, und dann gehärtet wird. Daher ist in den Ausführungsformen in 6 das Einkapselungsmaterial 44 nicht nur in physischem Kontakt mit der oberen Oberfläche der Verbindungsstruktur 228, sondern auch an diese gebondet. Ebenso ist in den Ausführungsformen in 6 kein Luftspalt an der Grenzfläche des Einkapselungsmaterials 44 und der Zwischenverbindungsstruktur 228 gebildet.
  • Nach Ausführung des Schritts in 13 wird der Prozess fortgesetzt und der Träger 20 wird entbondet, zum Beispiel durch Zersetzen der Trennschicht 22 unter Verwendung eines Hochenergielichts. Die erhaltene Struktur ist in 14 dargestellt. Die anschließenden Schritte, die in 15 bis 17 dargestellt sind, sind im Wesentlichen dieselben wie jene, die in 7 bis 9 dargestellt sind und Einzelheiten des Prozesses und die entsprechenden Materialien werden hier nicht wiederholt. In dem erhaltenen Package, wie in 17 dargestellt, befindet sich das Einkapselungsmaterial 44 in Kontakt mit der Oberfläche der Zwischenverbindungsstruktur 228 und kann nicht an diese gebondet sein. Das Einkapselungsmaterial 44 wird an die darüber liegende Zwischenverbindungsstruktur 46 gebondet. Ebenso können Luftspalten 55 gebildet werden (oder nicht).
  • 18 bis 26 zeigen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages gemäß einigen Ausführungsformen. Diese Ausführungsformen unterscheiden sich von den Ausführungsformen in 1 bis 17 darin, dass die zwei Wafer, die an dem Wafer-an-Wafer Hybrid-Bonding beteiligt sind, beide ein Waferverbund sind. Infolgedessen umgibt im erhaltenen Package das Einkapselungsmaterial beide Dies.
  • Unter Bezugnahme auf 18 werden der Träger 220 und die Trennschicht 222 bereitgestellt, die im Wesentlichen dieselben wie die Elemente 20 bzw. 22 (20) sind. Eine oder mehrere dielektrische Schicht(en) 223 werden auf der Trennschicht 222 gebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 223 aus einem Polymer gebildet. Die dielektrische Schicht 223 kann auch aus einem lichtempfindlichen Material wie Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen gebildet sein, die durch Belichtung und Entwicklung strukturiert werden kann. Gemäß alternativen Ausführungsformen ist die dielektrische Schicht 223 aus einem Nitrid wie Siliziumnitrid, einem Oxid wie Siliziumoxid, Phosphosilicatglas (PSG), Borosilicatglas (BSG), bordotiertem Phosphosilicatglas (BPSG) oder dergleichen gebildet.
  • Die Durchkontaktierungen 242 werden über der dielektrischen Schicht 223 gebildet. Ferner wird die Zwischenverbindungsstruktur 229, die RDLs 227 enthält, in der dielektrischen Schicht 223 gebildet. Gemäß einigen Ausführungsformen enthalten die RDLs 227 Metallleitungen (nicht dargestellt) und Durchkontaktierungen. Gemäß alternativen Ausführungsformen enthalten die RDLs 227 eine einzelne Schicht von Durchkontaktierungen, wie in 18 dargestellt. Anschließend, wie in 19 dargestellt, werden die Die-Bauelemente 202 über der dielektrischen Schicht 223 angebracht und an dieser befestigt. Die Die-Bauelemente 202 werden auch aus dem Wafer 200 (3) gesägt und sind bekanntermaßen funktionierende Dies. Somit ist der Waferverbund 200' gebildet.
  • Anschließend werden, unter Bezugnahme auf 20, der Waferverbund 100 und der Waferverbund 200' aneinander gebondet, wobei die Die-Bauelemente 26 an die Die-Bauelemente 202 durch Hybrid-Bonding gebondet werden. Die Bildung des Waferverbunds 100 ist in 1 und 2 dargestellt. Die Positionen der Ausrichtungsmarkierungen 24 im Waferverbund 100 können so gestaltet sein, dass sie mit den entsprechenden Durchkontaktierungen 42 ausgerichtet sind (und diese überlappen können), und die Durchkontaktierungen 42 und Ausrichtungsmarkierungen 24 werden gemeinsam als Ausrichtungsmarkierungen in der Ausrichtung der Wafer 100 und 200' verwendet. Der Bonding-Prozess kann im Wesentlichen derselbe wie jener sein, der unter Bezugnahme auf 4 und 5 dargestellt und besprochen ist, und wird hier nicht wiederholt. Nach dem Entbonden des Trägers 20 im Waferverbund 100 enthält die resultierende Struktur die Die-Bauelemente 26, die an die Die-Bauelemente 202 im Waferverbund 200 gebondet sind, wie in 21 dargestellt. in anschließenden Schritten wird das Einkapselungsmaterial 44 aufgebracht und gehärtet, wie in 22 dargestellt ist. Dann wird ein Planarisieren durchgeführt, um die Die-Bauelemente 26 freizulegen und auszudünnen, wie in 23 dargestellt ist. Es werden auch die Durchkontaktierungen 242 freigelegt. Die anschließenden Schritte, die in 24 bis 26 dargestellt sind, sind im Wesentlichen dieselben wie die Schritte, die in 7 bis 9 dargestellt sind und Einzelheiten des Prozesses und die entsprechenden Materialien werden hier nicht wiederholt.
  • In dem in 26 dargestellten Package kapselt das Einkapselungsmaterial 44 beide Die-Bauelemente 26 und 202 ein und erstreckt sich kontinuierlich von der oberen Oberfläche des Die-Bauelements 26 zur unteren Oberfläche des Die-Bauelements 202. Zusätzlich, da ein einzelnes Einkapselungsmaterial 44 in einem Prozess gebildet wird, gibt es keine unterscheidbare Grenzfläche im Einkapselungsmaterial 44. Zum Beispiel ist keine unterscheidbare Grenzfläche im Einkapselungsmaterial 44 in einer Ebene mit der Grenzfläche zwischen den Die-Bauelementen 26 und 202. Es ist auch jede der Durchkontaktierungen 42 eine kontinuierliche Durchkontaktierung mit kontinuierlichen und geraden Rändern und es ist keine unterscheidbare Grenzfläche in der Durchkontaktierung 42, zum Beispiel auf der Ebene der Grenzfläche zwischen den Die-Bauelementen 26 und 202, vorhanden.
  • 27 bis 35 zeigen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages gemäß einigen Ausführungsformen. Diese Ausführungsformen unterscheiden sich von den Ausführungsformen in 18 bis 26 darin, dass keine Durchkontaktierungen im Einkapselungsmaterial gebildet sind. Vielmehr werden Durchkontaktierungen 43 im Die-Bauelement 26 gebildet, um das Die-Bauelement 202 elektrisch an die Zwischenverbindungsstruktur 46 zu koppeln (35).
  • Der in 27 und 28 dargestellte Prozess zeigt die Bildung des Waferverbunds 200'. Die Prozessschritte sind den in 18 und 19 dargestellten Schritten ähnlich, außer, dass keine Durchkontaktierungen gebildet werden. Die Ausrichtungsmarkierungen 224 werden zum Beispiel in der Trennschicht 222 gebildet. Wie in 28 dargestellt, sind die Die-Bauelemente 202 an der Trennschicht 222 befestigt.
  • 29 zeigt das Bonding des Waferverbunds 100 an den Waferverbund 200', wobei die Die-Bauelemente 26 an entsprechende Die-Bauelemente 202 durch Hybrid-Bonding gebondet werden. Die Die-Bauelemente 26 enthalten Durchkontaktierungen 43, die sich in Halbleitersubstrate 25 erstrecken. Dann wird der Träger 20 entbondet, wie in 30 dargestellt.
  • Anschließend wird, unter Bezugnahme auf 31, das Einkapselungsmaterial 44 auf den Die-Bauelementen 26 und 202 eingekapselt, gefolgt von einem Planarisierungsschritt, wie in 32 dargestellt. Während des Planarisierens werden die Die-Bauelemente 26 auch ausgedünnt und die Halbleitersubstrate 25 werden ausgedünnt, um die Durchkontaktierungen 43 freizulegen. Die anschließenden Schritte, die in 33 bis 35 dargestellt sind, sind im Wesentlichen dieselben wie die Schritte, die in 7 bis 9 dargestellt sind und Einzelheiten des Prozesses und die entsprechenden Materialien werden hier nicht wiederholt.
  • In der erhaltenen Struktur, die in 35 dargestellt ist, umgibt das Einkapselungsmaterial 44 sowohl die Die-Bauelemente 26 wie auch 202. Es sind keine Durchkontaktierungen im Einkapselungsmaterial 44 gebildet. Ebenso wird das Einkapselungsmaterial 44 in einem einzigen Prozess gebildet und somit ist keine unterscheidbare Grenzfläche im Einkapselungsmaterial 44 vorhanden. Der elektrische Anschluss des Die-Bauelements 202 an die Zwischenverbindungsstruktur 46 erfolgt durch die Durchkontaktierungen 43 im Halbleitersubstrat 25.
  • 36 bis 43 zeigen die Querschnittsansichten von Packages, die gemäß einigen Ausführungsformen der vorliegenden Offenbarung gebildet sind. 36 zeigt das Package, wie in 9 oder 17 dargestellt. 37 zeigt das Package ähnlich dem Package in 36, außer, dass ein zusätzliches Die-Bauelement 60 an die Zwischenverbindungsstruktur 46 gebondet ist. Das Bonden kann auch ein Hybrid-Bonden sein, ähnlich jenem das in 45, 46 und 47 dargestellt ist. Die Durchkontaktierungen 62 werden beginnend von den Metall-Pads (nicht dargestellt) in der Zwischenverbindungsstruktur 46 gebildet. Das Einkapselungsmaterial 64 kapselt das Die-Bauelement 60 und die Durchkontaktierungen 62 ein. Ferner werden die Zwischenverbindungsstruktur 66, die dielektrische Schicht 48 und die elektrischen Verbinder 50 gebildet. Die elektrischen Verbinder 50 sind elektrisch an die Durchkontaktierungen 62, die Zwischenverbindungsstruktur 46, die Durchkontaktierungen 42 und das Die-Bauelement 202 gekoppelt.
  • 38 zeigt ein Package ähnlich dem Package in 36, wobei die Durchkontaktierungen 43 im Halbleitersubstrat 25 des Die-Bauelements 26 gebildet sind. 39 zeigt ein Package ähnlich dem Package in 37, wobei die Durchkontaktierungen 43 im Halbleitersubstrat 25 im Die-Bauelement 26 gebildet sind und die Durchkontaktierungen 63 im Halbleitersubstrat 61 im Die-Bauelement 60 gebildet sind.
  • 40 zeigt ein Package ähnlich dem Package, das in 26 dargestellt ist, außer, dass das Die-Bauelement 202 die Durchkontaktierungen 203 im Halbleitersubstrat 204 enthält. Die Durchkontaktierungen 203 koppeln die leitenden Merkmale in den Zwischenverbindungsstrukturen 28 und 229 elektrisch aneinander. 41 zeigt ein Package ähnlich dem Package, das in 40 dargestellt ist, wobei die Durchkontaktierungen 43 ferner im Halbleitersubstrat 25 im Die-Bauelement 26 gebildet sind.
  • 42 zeigt ein Package ähnlich dem Package, das in 26 dargestellt ist, wobei die Durchkontaktierungen 43 ferner im Halbleitersubstrat 25 im Die-Bauelement 26 gebildet sind, und keine Durchkontaktierung im Einkapselungsmaterial 44 gebildet ist. 43 zeigt ein Package ähnlich dem Package, das in 42 dargestellt ist, wobei das Die-Bauelement 60, die Durchkontaktierungen 62 und das Einkapselungsmaterial 64 gebildet sind. Ferner sind die Durchkontaktierungen 63 im Die-Bauelement 60 gebildet.
  • 45 bis 47 zeigen mehrere Hybrid-Bonding-Schemata gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Unter Bezugnahme auf 45 werden die dielektrischen Auskleidungen 40 und 240 gebildet, welche die Bond-Pads 36 bzw. 236 umgeben. Mit den dielektrischen Auskleidungen 40 und 240, selbst wenn eine Fehlausrichtung vorliegt und die Bond-Pads 36 mit den dielektrischen Auskleidungen 240 in Kontakt gelangen, verhindern die Auskleidungen 240 eine Diffusion von Kupfer von den Bond-Pads 36 in die oberflächliche dielektrische Schicht 238. Auch wenn eine Fehlausrichtung vorliegt und die Bond-Pads 236 mit den dielektrischen Auskleidungen 40 in Kontakt gelangen, verhindern die Auskleidungen 40 eine Diffusion von Kupfer von den Bond-Pads 236 in die oberflächliche dielektrische Schicht 38.
  • In 46 und 47 werden Luftspalten 68 und 70 gebildet. Die Luftspalten 68 haben Scheibenformen, die durch Einstellen des Planarisierungsprozesses zum Planarisierung der oberen Oberflächen der Die-Bauelemente 26 und/oder 202 erzeugt erden können. Die Luftspalten 70 können unter Verwendung von Lithographieprozessen gebildet werden, um die Auskleidungen 40 und/oder 240 zu ätzen. Da Kupfer nicht durch die Luftspalten diffundieren kann, haben die Luftspalten 68 und 70 auch die Funktion, eine unerwünschte Kupferdiffusion zu verhindern, wenn eine Fehlausrichtung auftritt.
  • Die Ausführungsformen der vorliegenden Offenbarung haben einige vorteilhafte Merkmale. Durch Bilden von Waferverbunden und anschließendes Durchführen eines Hybrid-Bondings mit Waferverbunden wird der Durchsatz des Bonding-Prozesses verbessert. Andererseits ermöglicht die Verwendung der Waferverbunde, dass die Die-Bauelemente unterschiedliche Größen haben, um mit Hybrid-Bonden aneinander gebondet zu werden. Zusätzlich können durch Bilden von Waferverbunden anstelle einer Verwendung der ungesägten Wafer bekanntermaßen funktionierende Dies gewählt und mangelhafte Dies nicht verpackt werden, die Abfall erzeugen.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Verfahren ein Anordnen mehrerer erster Die-Bauelemente über einem ersten Träger, wobei die ersten mehreren Die-Bauelemente und der erste Träger in Kombination einen ersten Waferverbund bilden. Der erste Waferverbund wird an einen zweiten Wafer gebondet und die ersten mehreren Die-Bauelemente werden an die zweiten mehreren Die-Bauelemente im zweiten Wafer durch Hybrid-Bonding gebondet. Das Verfahren enthält ferner ein Entbonden des ersten Trägers von den ersten mehreren Die-Bauelementen, Einkapseln der ersten mehreren Die-Bauelemente in einem Einkapselungsmaterial und Bilden einer Zwischenverbindungsstruktur über den ersten mehreren Die-Bauelementen und dem Einkapselungsmaterial.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Verfahren ein Anordnen von ersten mehreren Die-Bauelementen über einem Träger, ein Bilden mehrerer Durchkontaktierungen auf zweiten mehreren Die-Bauelementen eines Wafers, Ausrichten der ersten mehreren Die-Bauelemente auf dem Träger mit den zweiten mehreren Die-Bauelementen und Bonden der ersten mehreren Die-Bauelemente an die zweiten mehreren Die-Bauelemente durch Hybrid-Bonding. Die mehreren Durchkontaktierungen erstrecken sich in Zwischenräume zwischen den ersten mehreren Die-Bauelementen. Das Verfahren enthält ferner ein Entbonden des Trägers von den ersten mehreren Die-Bauelementen, Einkapseln der ersten mehreren Die-Bauelemente in ein Einkapselungsmaterial, Durchführen eines Planarisierens zum Nivellieren der oberen Oberflächen der ersten mehreren Die-Bauelemente, des Einkapselungsmaterials und der mehreren Durchkontaktierungen und Bilden einer Zwischenverbindungsstruktur über den ersten mehreren Die-Bauelementen und dem Einkapselungsmaterial.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Package ein erstes Die-Bauelement, ein zweites Die-Bauelement, das über dem ersten Die-Bauelement liegt und an dieses durch Hybrid-Bonding gebondet ist, ein Einkapselungsmaterial, das sowohl das erste Die-Bauelement wie auch das zweite Die-Bauelement einkapselt, und eine Zwischenverbindungsstruktur über dem zweiten Die-Bauelement. Die Zwischenverbindungsstruktur erstreckt sich über die Ränder sowohl des ersten Die-Bauelements wie auch des zweiten Die-Bauelements.
  • Zuvor wurden Merkmale von mehreren Ausführungsformen angeführt, so dass Fachleute auf dem Gebiet die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute auf dem Gebiet sollten zu schätzen wissen, dass sie die vorliegende Offenbarung leicht als Basis zur Gestaltung oder Modifizierung anderer Prozesse und Strukturen zur Ausführung derselben Zwecke und/oder zum Erreichen derselben Vorteile der hier vorgestellten Ausführungsformen verwenden können. Fachleute auf dem Gebiet sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abänderungen vornehmen können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren, umfassend: Anordnen von ersten mehreren Die-Bauelementen über einem ersten Träger, wobei die ersten mehreren Die-Bauelemente und der erste Träger in Kombination einen ersten Waferverbund bilden; Bonden des ersten Waferverbunds an einen zweiten Wafer, wobei die ersten mehreren Die-Bauelemente an zweite mehrere Die-Bauelemente im zweiten Wafer durch Hybrid-Bonding gebondet werden; Entbonden des ersten Trägers von den ersten mehreren Die-Bauelementen; Einkapseln der ersten mehreren Die-Bauelemente in ein Einkapselungsmaterial; und Bilden einer Zwischenverbindungsstruktur über den ersten mehreren Die-Bauelementen und dem Einkapselungsmaterial.
  2. Verfahren nach Anspruch 1, wobei während des Bondens leere Zwischenräume zwischen den ersten mehreren Die-Bauelementen vorhanden sind, des Weiteren umfassend ein Bilden mehrerer Durchkontaktierungen auf dem zweiten Wafer und wobei sich beim Bonden des ersten Waferverbunds an den zweiten Wafer die mehreren Durchkontaktierungen in die leeren Zwischenräume erstrecken.
  3. Verfahren nach Anspruch 2, wobei, wenn das Bonden durchgeführt wird, die mehreren Durchkontaktierungen vom ersten Waferverbund beabstandet sind.
  4. Verfahren nach einem der vorangehenden Ansprüche, des Weiteren umfassend: Bilden mehrerer Durchkontaktierungen auf dem ersten Waferverbund, wobei das Einkapseln der ersten mehreren Die-Bauelemente an dem ersten Waferverbund durchgeführt wird und beim Bonden das Einkapselungsmaterial mit den zweiten mehreren Die-Bauelementen in Kontakt gelangt, aber nicht an diese gebondet ist.
  5. Verfahren nach einem der vorangehenden Ansprüche, des Weiteren umfassend ein Bilden des zweiten Wafers, umfassend: Anordnen von zweiten mehreren Die-Bauelementen über einem zweiten Träger, wobei die zweiten mehreren Die-Bauelemente und der zweite Träger in Kombination den zweiten Wafer bilden, der ein zweiter Waferverbund ist, und das Einkapselungsmaterial sowohl die ersten mehreren Die-Bauelemente wie auch die zweiten mehreren Die-Bauelemente umgibt.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei das Hybrid-Bonding umfasst: Bonden erster Bond-Pads der ersten mehreren Die-Bauelemente an zweite Bond-Pads der zweiten mehreren Die-Bauelemente; und Bonden erster oberflächlicher dielektrischer Schichten der ersten mehreren Die-Bauelemente an zweite oberflächliche dielektrische Schichten der zweiten mehreren Die-Bauelemente, und das Verfahren des Weiteren ein Bilden von Luftspalten umfasst, die die ersten Bond-Pads umgeben.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei jedes der ersten mehreren Die-Bauelemente umfasst: ein Halbleitersubstrat; und zusätzliche Durchkontaktierungen, die das Halbleitersubstrat durchdringen, wobei das Einkapseln der ersten mehreren Die-Bauelemente einen Planarisierungsschritt zum Ausdünnen der ersten mehreren Die-Bauelemente und zum Freilegen der zusätzlichen Durchkontaktierungen umfasst.
  8. Verfahren umfassend: Anordnen von ersten mehreren Die-Bauelementen über einem Träger; Bilden mehrerer Durchkontaktierungen auf zweiten mehreren Die-Bauelementen eines Wafers; Ausrichten der ersten mehreren Die-Bauelemente auf dem Träger mit den zweiten mehreren Die-Bauelementen; Bonden der ersten mehreren Die-Bauelemente an die zweiten mehreren Die-Bauelemente durch Hybrid-Bonding, wobei sich die mehreren Durchkontaktierungen in Zwischenräume zwischen den ersten mehreren Die-Bauelementen erstrecken; Entbonden des Trägers von den ersten mehreren Die-Bauelementen; Einkapseln der ersten mehreren Die-Bauelemente in ein Einkapselungsmaterial; Durchführen eines Planarisierens zum Nivellieren der oberen Oberflächen der ersten mehreren Die-Bauelemente, des Einkapselungsmaterials und der mehreren Durchkontaktierungen; und Bilden einer Zwischenverbindungsstruktur über den ersten mehreren Die-Bauelementen und dem Einkapselungsmaterial.
  9. Verfahren nach Anspruch 8, wobei das Hybrid-Bonding umfasst: Vor-Bonden der ersten mehreren Die-Bauelemente an die zweiten mehreren Die-Bauelemente; und Tempern der ersten mehreren Die-Bauelemente und der zweiten mehreren Die-Bauelemente zur Bildung des Hybrid-Bondings.
  10. Verfahren nach Anspruch 9, wobei das Tempern sowohl an den ersten mehreren Die-Bauelementen wie auch dem Träger durchgeführt wird.
  11. Verfahren nach Anspruch 9, wobei das Tempern mit freiliegenden oberen Oberflächen der ersten mehreren Die-Bauelemente durchgeführt wird.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei nach dem Planarisieren die mehreren Durchkontaktierungen freigelegt sind.
  13. Verfahren nach einem der Ansprüche 8 bis 12, wobei das Ausrichten durch Ausrichten von Ausrichtungsmarkierungen mit den mehreren Durchkontaktierungen durchgeführt wird, wobei die Ausrichtungsmarkierungen am Träger befestigt sind.
  14. Verfahren nach Anspruch 13, wobei jede der Ausrichtungsmarkierungen eine der mehreren Durchkontaktierungen überlappt.
  15. Package umfassend: ein erstes Die-Bauelement; ein zweites Die-Bauelement, das über dem ersten Die-Bauelement liegt und durch Hybrid-Bonding an dieses gebondet ist; ein Einkapselungsmaterial, das sowohl das erste Die-Bauelement wie auch das zweite Die-Bauelement einkapselt; und eine Zwischenverbindungsstruktur über dem zweiten Die-Bauelement, wobei sich die Zwischenverbindungsstruktur über Ränder sowohl des ersten Die-Bauelements wie auch des zweiten Die-Bauelements hinaus erstreckt.
  16. Package nach Anspruch 15, wobei sich das Einkapselungsmaterial kontinuierlich von einer oberen Oberfläche des zweiten Die-Bauelements zu einer unteren Oberfläche des ersten Die-Bauelements erstreckt, ohne unterscheidbare Grenzfläche zwischen oberen Abschnitten und unteren Abschnitten des Einkapselungsmaterials.
  17. Package nach Anspruch 15 oder 16, des Weiteren umfassend eine Durchkontaktierung, die das Einkapselungsmaterial durchdringt, wobei sich die Durchkontaktierung kontinuierlich von einer oberen Oberfläche des zweiten Die-Bauelements zu einer unteren Oberfläche des ersten Die-Bauelements erstreckt, ohne unterscheidbare Grenzfläche zwischen oberen Abschnitten und unteren Abschnitten der Durchkontaktierung.
  18. Package nach einem der Ansprüche 15 bis 17, wobei die Ränder des ersten Die-Bauelements mit entsprechenden Rändern des zweiten Die-Bauelements fehlausgerichtet sind.
  19. Package nach einem der Ansprüche 15 bis 18, wobei keine Durchkontaktierung das Einkapselungsmaterial durchdringt und das zweite Die-Bauelement Durchkontaktierungen umfasst, wobei die oberen Oberflächen der Durchkontaktierungen mit einer oberen Oberfläche des Einkapselungsmaterials komplanar sind.
  20. Package nach einem der Ansprüche 15 bis 19, des Weiteren umfassend ein drittes Die-Bauelement, das über der Zwischenverbindungsstruktur liegt und durch Hybrid-Bonding an diese gebondet ist.
DE102016100274.7A 2015-10-09 2016-01-10 Verfahren und packages für struktur eines dreidimensionalen chip-stackings Active DE102016100274B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562239628P 2015-10-09 2015-10-09
US62/239,628 2015-10-09
US14/951,813 2015-11-25
US14/951,813 US9773768B2 (en) 2015-10-09 2015-11-25 Method and structure of three-dimensional chip stacking

Publications (2)

Publication Number Publication Date
DE102016100274A1 true DE102016100274A1 (de) 2017-04-13
DE102016100274B4 DE102016100274B4 (de) 2021-02-11

Family

ID=58405914

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100274.7A Active DE102016100274B4 (de) 2015-10-09 2016-01-10 Verfahren und packages für struktur eines dreidimensionalen chip-stackings

Country Status (5)

Country Link
US (3) US9773768B2 (de)
KR (1) KR101853537B1 (de)
CN (1) CN106952833B (de)
DE (1) DE102016100274B4 (de)
TW (1) TWI617004B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201630A (zh) * 2020-11-02 2021-01-08 杭州晶通科技有限公司 一种高密度芯片三维堆叠键合的结构及其制备方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541228B2 (en) 2017-06-15 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages formed using RDL-last process
US10290611B2 (en) * 2017-07-27 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
KR20190052957A (ko) * 2017-11-09 2019-05-17 에스케이하이닉스 주식회사 다이 오버시프트 지시 패턴을 포함하는 반도체 패키지
US10535636B2 (en) * 2017-11-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating passive devices in package structures
CN110875268A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875231A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
JP2021535613A (ja) 2018-09-04 2021-12-16 中芯集成電路（寧波）有限公司 ウェハレベルパッケージ方法及びパッケージ構造
CN110875232A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875199B (zh) * 2018-09-04 2021-12-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875192A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875204B (zh) * 2018-09-04 2022-03-18 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
US10978421B2 (en) 2018-09-04 2021-04-13 Ningbo Semiconductor International Corporation Wafer-level packaging method and package structure
CN111370333B (zh) * 2018-12-26 2022-08-12 中芯集成电路（宁波）有限公司 晶圆级系统封装方法
CN111361070B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 摄像组件的封装方法
CN111361071B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 摄像组件的封装方法
CN111370330B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 晶圆级封装方法
CN111370328B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 晶圆级封装方法
US11562982B2 (en) * 2019-04-29 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming the same
US11088076B2 (en) * 2019-12-27 2021-08-10 Sandisk Technologies Llc Bonding pads embedded in a dielectric diffusion barrier and having recessed metallic liners
KR20210142465A (ko) * 2020-05-18 2021-11-25 삼성전자주식회사 반도체 패키지
IL274946A (en) * 2020-05-26 2021-12-01 Elta Systems Ltd capsule techniques
DE102020128415A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-level-stapelung von wafern und chips
KR20220075030A (ko) 2020-11-26 2022-06-07 삼성전자주식회사 반도체 패키지
US11908836B2 (en) * 2021-01-13 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of manufacturing semiconductor package
US11862599B2 (en) 2021-03-26 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding to alignment marks with dummy alignment marks
KR20230012365A (ko) 2021-07-15 2023-01-26 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385632A (en) * 1993-06-25 1995-01-31 At&T Laboratories Method for manufacturing integrated semiconductor devices
EP1154474A1 (de) * 1999-08-23 2001-11-14 Rohm Co., Ltd. Halbleiter und seine herstellung
US20120309130A1 (en) * 2011-06-02 2012-12-06 Infineon Technologies Ag Method of Manufacturing a Semiconductor Device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
KR100809718B1 (ko) * 2007-01-15 2008-03-06 삼성전자주식회사 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
US7820543B2 (en) 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
US7838424B2 (en) 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US7863742B2 (en) 2007-11-01 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Back end integrated WLCSP structure without aluminum pads
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
KR20130000211A (ko) * 2011-06-22 2013-01-02 삼성전자주식회사 기판 가공 방법
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9196532B2 (en) 2012-06-21 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods for forming the same
US8563403B1 (en) * 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8865585B2 (en) 2012-07-11 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming post passivation interconnects
US8987884B2 (en) 2012-08-08 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and methods for forming the same
US9275924B2 (en) 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound
US8754508B2 (en) 2012-08-29 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to increase resistance to electromigration
US8952530B2 (en) 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect structures and methods for forming the same
US8772151B2 (en) 2012-09-27 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation scheme
US9478579B2 (en) * 2012-10-16 2016-10-25 Omnivision Technologies, Inc. Stacked chip image sensor with light-sensitive circuit elements on the bottom chip
US8884400B2 (en) 2012-12-27 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor in Post-Passivation structures and methods of forming the same
US8846548B2 (en) 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
US8970023B2 (en) * 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US9773732B2 (en) 2013-03-06 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for packaging pad structure
US9196559B2 (en) 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
US8987922B2 (en) 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
US10153180B2 (en) * 2013-10-02 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structures and methods
US9257399B2 (en) * 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
US9293437B2 (en) 2014-02-20 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Functional block stacked 3DIC and method of making same
US9830448B2 (en) 2014-06-23 2017-11-28 Waratek Limited Enhanced security for java virtual machines
US9496196B2 (en) 2014-08-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods of manufacture thereof
US9536679B2 (en) * 2015-01-06 2017-01-03 Johnny Duc Van Chiem Trenched super/ultra capacitors and methods of making thereof
US9972602B2 (en) * 2015-02-23 2018-05-15 Marvell World Trade Ltd. Method and apparatus for interconnecting stacked dies using metal posts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385632A (en) * 1993-06-25 1995-01-31 At&T Laboratories Method for manufacturing integrated semiconductor devices
EP1154474A1 (de) * 1999-08-23 2001-11-14 Rohm Co., Ltd. Halbleiter und seine herstellung
US20120309130A1 (en) * 2011-06-02 2012-12-06 Infineon Technologies Ag Method of Manufacturing a Semiconductor Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201630A (zh) * 2020-11-02 2021-01-08 杭州晶通科技有限公司 一种高密度芯片三维堆叠键合的结构及其制备方法

Also Published As

Publication number Publication date
US20180019236A1 (en) 2018-01-18
US9773768B2 (en) 2017-09-26
TWI617004B (zh) 2018-03-01
US10867985B2 (en) 2020-12-15
DE102016100274B4 (de) 2021-02-11
CN106952833A (zh) 2017-07-14
TW201714274A (zh) 2017-04-16
US10515940B2 (en) 2019-12-24
US20200043909A1 (en) 2020-02-06
CN106952833B (zh) 2020-03-20
US20170103973A1 (en) 2017-04-13
KR20170042461A (ko) 2017-04-19
KR101853537B1 (ko) 2018-04-30

Similar Documents

Publication Publication Date Title
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102018130035B4 (de) Package und verfahren
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102018100045A1 (de) Zwischenverbindungs-chips
DE102019120381B4 (de) Integriertes schaltungs-package und verfahren
DE102019116993A1 (de) Opufferspeicherdesign für package-integration
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102013104970A1 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102015105981A1 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102015106723A1 (de) Struktur zur Chip-Sondierung
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102013101192A1 (de) Dreidimensionales (3-D), aufgefächertes Gehäusebauteil
DE102015106585A1 (de) Gehäuse mit UBM und Verfahren zum Bilden
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102015106616A1 (de) Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102016100523A1 (de) Multi-Stack-Package-on-Package-Strukturen
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102020113988A1 (de) Integrierter-schaltkreis-package und verfahren
DE102021114921A1 (de) Package und Verfahren zum Fertigen desselben
DE102019125790B4 (de) Integriertes schaltkreis-package und verfahren
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final