-
Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet der integrierten Schaltkreise, und insbesondere auf integrierte Schaltkreise mit statischen Direktzugriffsspeichervorrichtungen.
-
Typen von Halbleiterspeichern aus dem Stand der Technik umfassen den dynamischen Direktzugriffsspeicher (DRAM, die englische Abkürzung steht für ”Dynamic Random Access Memory”) und den statischen Direktzugriffsspeicher (SRAM, die englische Abkürzung steht für ”Static Random Access Memory”). DRAM enthält Speicherzellen mit einer relativ einfachen Struktur, insbesondere Speicherzellen, in denen eine Ladungsmenge, die in einer Kapazität gespeichert ist, verwendet wird, um ein Bit an Information darzustellen. Die einfache Struktur von DRAM-Zellen ermöglicht eine hohe Integrationsdichte. Wegen Leckströmen in den Kapazitäten sind bei DRAM jedoch üblicherweise ständig Auffrischungszyklen erforderlich, um einen Informationsverlust zu vermeiden.
-
In SRAM-Vorrichtungen werden über Kreuz gekoppelte Inverter verwendet, um Informationen zu speichern. In SRAM-Vorrichtungen müssen keine Auffrischungszyklen durchgeführt werden und sie ermöglichen üblicherweise eine größere Arbeitsgeschwindigkeit als DRAM-Vorrichtungen. SRAM enthält jedoch üblicherweise Speicherzellen, die eine komplexere Struktur haben als die Speicherzellen von DRAM-Vorrichtungen, was die in SRAM-Vorrichtungen erreichbare Integrationsdichte begrenzen kann.
-
Eine SRAM-Vorrichtung 100 wird mit Bezug auf 1 beschrieben. Die SRAM-Vorrichtung 100 umfasst eine SRAM-Zelle 101, eine Bitleitung 102, eine inverse Bitleitung 103, eine Wortleitung 104, eine Stromversorgungsleitung 105 für eine hohe Spannung und eine Stromversorgungsleitung 106 für eine niedrige Spannung.
-
Beim Betrieb der Vorrichtung 100 kann die Stromversorgungsleitung 105 für die hohe Spannung auf einer höheren Spannung gehalten werden als die Stromversorgungsleitung 106 für die niedrige Spannung. Dementsprechend wird die Spannung der Stromversorgungsleitung 105 für die hohe Spannung als ”hohe Spannung” bezeichnet und die Spannung der Stromversorgungsleitung 106 für die niedrige Spannung wird als ”niedrige Spannung” bezeichnet, obwohl die hohe Spannung üblicherweise eine Größenordung von einigen wenigen Volt hat.
-
Die SRAM-Zelle 101 umfasst einen ersten Inverter 107 mit einem Eingang 113 und einem Ausgang 111 sowie einen zweiten Inverter 108 mit einem Eingang 114 und einem Ausgang 112. Der Ausgang 111 des ersten Inverters 107 ist elektrisch mit dem Eingang 114 des zweiten Inverters 108 verbunden und der Ausgang 112 des zweiten Inverters 108 ist elektrisch mit dem Eingang 113 des ersten Inverters 107 verbunden.
-
Jeder der Inverter 107, 108 umfasst einen Pull-Up-Transistor, wobei der Pull-Up-Transistor des ersten Inverters 107 durch das Bezugszeichen 115 bezeichnet ist und der Pull-Up-Transistor des zweiten Inverters 108 durch das Bezugszeichen 116 bezeichnet ist. Außerdem umfasst jeder der Inverter 107, 108 einen Pull-Down-Transistor, wobei das Bezugszeichen 117 den Pull-Down-Transistor des ersten Inverters 107 bezeichnet und das Bezugszeichen 118 den Pull-Down-Transistor des zweiten Inverters 108 bezeichnet.
-
Die Pull-Up-Transistoren 115, 116 können P-Kanal-Transistoren sein, die aus einem Ein-Zustand, in dem sie eine relativ hohe Leitfähigkeit haben, in einen Aus-Zustand, in dem nur eine relativ geringe Leckleitfähigkeit vorhanden ist, geschaltet werden können, indem an ihre Gate-Elektroden die hohe Spannung angelegt wird. Die Pull-Down-Transistoren 117, 118 können N-Kanal-Transistoren sein, die von einem Aus-Zustand, in dem nur eine relativ geringe Leckleitfähigkeit vorhanden ist, in einen Ein-Zustand, in dem sie eine relativ hohe Leitfähigkeit haben, geschaltet werden können, indem die hohe Spannung an ihre Gate-Elektroden angelegt wird.
-
Die SRAM-Zelle 101 umfasst außerdem Zugriffstransistoren 109, 110. Der Zugriffstransistor 109 ist elektrisch zwischen der inversen Bitleitung 103 und dem Ausgang 111 des ersten Inverters verbunden und der zweite Zugriffstransistor 110 ist elektrisch zwischen der Bitleitung 102 und dem Ausgang 112 des zweiten Inverters 108 verbunden. Gate-Elektroden der Zugriffstransistoren 109, 110 sind elektrisch mit der Wortleitung 104 verbunden. Die Zugriffstransistoren 109, 110 können N-Kanal-Transistoren sein, die durch Anlegen der hohen Spannung an ihre Gate-Elektroden von einem Aus-Zustand in einen Ein-Zustand geschaltet werden können. Wenn die hohe Spannung an der Wortleitung 104 anliegt, wird somit eine elektrische Verbindung zwischen der inversen Bitleitung 103 und dem Ausgang 111 des ersten Inverters sowie zwischen der Bitleitung 102 und dem Ausgang 112 des zweiten Inverters 108 hergestellt.
-
Die Vorrichtung 100 kann mehrere SRAM-Zellen mit einer Struktur, die der Struktur der SRAM-Zelle 101 entspricht, umfassen, und sie kann auch mehrere Stromversorgungsleitungen für die niedrige Spannung ähnlich den Stromversorgungsleitungen 105, 106, mehrere Wortleitungen ähnlich der Wortleitung 104 und mehrere Bitleitungen und inverse Bitleitungen ähnlich der Bitleitung 102 und der inversen Bitleitung 103 umfassen. Üblicherweise ist eine Anordnung 120 von SRAM-Zellen mit Zeilen und Spalten von SRAM-Zellen vorhanden, in der sich die Stromversorgungsleitungen und die Wortleitungen entlang der Zeilen der Anordnung erstrecken und sich die Bitleitungen und die inversen Bitleitungen entlang der Spalten der Anordnung erstrecken. Auf einzelne SRAM-Zellen der Vorrichtung 100 kann zugegriffen werden, indem die hohe Spannung an die Wortleitung, mit der die SRAM-Zelle verbunden ist, angelegt wird, um die Zugriffstransistoren der entsprechenden Zelle in den Ein-Zustand zu schalten und Spannungen an die Bitleitung und die inverse Bitleitung, mit der die SRAM-Zelle verbunden ist, angelegt werden oder von diesen gelesen werden. Die anderen Wortleitungen können auf der niedrigen Spannung gehalten werden. Die Bitleitungen und die inversen Bitleitungen werden im Standby-Modus üblicherweise auf der hohen Spannung gehalten und während des Lesens elektrisch schwebend gehalten.
-
Im Standby-Modus ist die Spannung der Wortleitung 104 niedrig, so dass sich die Zugriffstransistoren 109, 110 im Aus-Zustand befinden und die Inverter 107, 108 elektrisch von der Bitleitung 102 und der inversen Bitleitung 103 getrennt sind. Da der Ausgang 111 des ersten Inverters 107 elektrisch mit dem Eingang 114 des zweiten Inverters 108 verbunden ist und der Ausgang 112 des zweiten Inverters 108 elektrisch mit dem Eingang 113 des ersten Inverters 107 verbunden ist, können sich die Inverter 107, 108 gegenseitig verstärken, so dass sie im Wesentlichen ihren jeweiligen Zustand beibehalten. Somit gibt es einen ersten Zustand der SRAM-Zelle 101, in dem am Ausgang 111 des ersten Inverters 107 im Wesentlichen die niedrige Spannung anliegt und am Ausgang 112 des zweiten Inverters 108 im Wesentlichen die hohe Spannung anliegt und einen zweiten Zustand, in dem am Ausgang 111 des ersten Inverters 107 im Wesentlichen die hohe Spannung anliegt und am Ausgang 112 des zweiten Inverters 108 im Wesentlichen die niedrige Spannung anliegt. Diese zwei Zustände können verwendet werden, um ein Bit an Information zu speichern.
-
Um das in der SRAM-Zelle 101 gespeicherte Bit an Information auszulesen, können die Bitleitung 102 und die inverse Bitleitung 103 auf die hohe Spannung voraufgeladen werden. Dann werden die Bitleitung 102 und die inverse Bitleitung 103 elektrisch schwebend gelassen und die Wortleitung 104 wird von der niedrigen Spannung auf die hohe Spannung umgeschaltet, so dass die Zugriffstransistoren 109, 110 eine elektrische Verbindung zwischen der Bitleitung 102 und dem Ausgang 112 des zweiten Inverters 108 und eine elektrische Verbindung zwischen der inversen Bitleitung 103 und dem Ausgang 111 des ersten Inverters 107 herstellen. Abhängig vom Zustand der SRAM-Zelle 101 entsteht eine Spannungsdifferenz zwischen der Bitleitung 102 und der inversen Bitleitung 103, die durch einen Leseverstärker (nicht gezeigt) erfasst werden kann, um den Zustand der SRAM-Zelle 101 zu bestimmen.
-
Beim Lesen von Daten aus der SRAM-Zelle 101 kann das Problem auftreten, eine Lesestörung zu vermeiden, bei der der Zustand der SRAM-Zelle 101 während des Lesevorgangs unbeabsichtigt kippt. Die Stabilität der SRAM-Zelle 101 gegenüber einer Lesestörung kann von dem sogenannten Beta-Verhältnis zwischen der Leitfähigkeit der Pull-Down-Transistoren 117, 118 im Ein-Zustand und der Leitfähigkeit der Zugriffstransistoren 109, 110 im Ein-Zustand abhängen. Ein größeres Beta-Verhältnis kann dabei helfen, die Stabilität der SRAM-Zelle 101 gegenüber Lesestörungen zu erhöhen. Da die Leitfähigkeit des Kanals eines Feldeffekttransistors im Ein-Zustand üblicherweise mit zunehmender Breite des Kanals des Transistors zunimmt, kann es unter dem Gesichtspunkt der Stabilität während des Lesevorgangs vorteilhaft sein, wenn eine Breite der Kanalgebiete der Zugriffstransistoren 109, 110 im Vergleich zu einer Breite der Kanalgebiete der Pull-Down-Transistoren 117, 118 relativ klein ist.
-
Zum Schreiben von Daten in die SRAM-Zelle 101 kann die hohe Spannung an eine von der Bitleitung 102 und der inversen Bitleitung 103 angelegt werden und die niedrige Spannung an die andere von der Bitleitung 102 und der inversen Bitleitung 103 angelegt werden, je nach dem Zustand der SRAM-Zelle 101, den man nach dem Schreibvorgang erhalten möchte. Danach kann die Spannung der Wortleitung 104 von niedrig auf hoch geschaltet werden, um die Zugriffstransistoren 109, 110 in den Ein-Zustand zu schalten. Dadurch werden die Spannungen, die an der Bitleitung 102 und der inversen Bitleitung 103 anliegen, an die Eingänge 113, 114 der Inverter 107, 108 angelegt. Wenn sich der Ausgangszustand der SRAM-Zelle 101 von dem Zustand, der in die SRAM-Zelle 101 geschrieben werden soll, unterscheidet, führt dies üblicherweise dazu, dass die Inverter 107, 108 ihren Zustand ändern.
-
Beim Schreiben von Daten in die SRAM-Zelle 101 kann das Problem auftreten, einen Schreibfehler zu vermeiden, bei dem die SRAM-Zelle 101 ihren Zustand nicht ändert, obwohl sich der Zustand, der in die SRAM-Zelle 101 geschrieben werden soll, von dem Ausgangszustand unterscheidet. Die Wahrscheinlichkeit, dass ein Schreibfehler auftritt, kann von einem Verhältnis zwischen einer Leitfähigkeit der Zugriffstransistoren 109, 110 im Ein-Zustand und einer Leitfähigkeit der Pull-Up-Transistoren 115, 116 im Ein-Zustand abhängen, das als ”Gamma-Verhältnis” bezeichnet wird. Im Allgemeinen kann ein größeres Gamma-Verhältnis die Wahrscheinlichkeit, dass ein Schreibfehler auftritt, verringern.
-
Somit kann es zur Vermeidung von Schreibfehlern vorteilhaft sein, wenn die Leitfähigkeiten der Zugriffstransistoren 109, 110 im Ein-Zustand (und somit eine Breite der Kanalgebiete dieser Transistoren) im Vergleich zu den Leitfähigkeiten der Pull-Up-Transistoren 115, 116 im Ein-Zustand (und somit einer Breite der Kanalgebiete dieser Transistoren) relativ groß sind.
-
Deshalb kann ein Kompromiss zwischen der Stabilität der SRAM-Zelle 101 gegenüber Lesestörungen und einer Beschreibbarkeit der SRAM-Zelle 101, die mit der Wahrscheinlichkeit, dass Schreibfehler auftreten, verknüpft ist, erforderlich sein. Eine größere Leitfähigkeit der Zugriffstransistoren 109, 110 im Ein-Zustand kann zwar dabei helfen, die Wahrscheinlichkeit, dass Schreibfehler auftreten, zu verringern, aber gleichzeitig die Wahrscheinlichkeit von Lesestörungen erhöhen.
-
Um diese Probleme zu vermeiden, wurde vorgeschlagen, die Konstruktion der SRAM-Zellen abzuwandeln, indem mit Hilfe eines zusätzlichen Anschlusses der Schreibpfad und der Lesepfad voneinander getrennt werden. Solche Lösungen erfordern jedoch üblicherweise zwei zusätzliche Transistoren in jeder SRAM-Zelle, eine zusätzliche Lese-Wortleitung in jeder Zeile der Vorrichtung 100 und eine zusätzliche Lese-Bitleitung in jeder Spalte der Vorrichtung 100. Das kann die zum Speichern von einem Bit an Information erforderliche Fläche der Vorrichtung 100 wesentlich vergrößern.
-
Angesichts der oben beschriebenen Situation ist eine Aufgabe der Erfindung, ein Verfahren zum Schreiben von Daten in ein oder mehr SRAM-Zellen und eine Vorrichtung mit mehreren SRAM-Zellen, die das Erreichen einer relativ großen Stabilität gegenüber Lesestörungen und einer relativ geringen Wahrscheinlichkeit für das Auftreten von Schreibfehlern ermöglichen, bereitzustellen, wobei eine Zunahme der zum Speichern von einem Bit an Information erforderlichen Fläche der Vorrichtung im Wesentlichen vermieden oder zumindest reduziert wird.
-
Erfindungsgemäß wird die Aufgabe durch ein Verfahren gemäß Anspruch 1 und eine Vorrichtung gemäß Anspruch 11 gelöst. Ausführungsformen der Erfindung können die in den abhängigen Ansprüchen definierten Merkmale aufweisen.
-
Im Folgenden werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen, und in denen:
-
1 eine SRAM-Vorrichtung schematisch darstellt;
-
2 eine Vorrichtung gemäß einer Ausführungsform schematisch darstellt;
-
3 eine SRAM-Zelle der in 2 gezeigten Vorrichtung schematisch darstellt;
-
4a Signale, die bei einem Verfahren zum Betreiben der Vorrichtung aus 2 gemäß einer Ausführungsform angelegt werden, schematisch darstellt; und
-
4b Signale, die bei einem Verfahren zum Betreiben der Vorrichtung aus 2 gemäß einer anderen Ausführungsform angelegt werden, schematisch darstellt.
-
Ein hierin angegebenes erfindungsgemäßes Verfahren umfasst ein Schreiben von Daten in ein oder mehr statische Direktzugriffsspeicherzellen (SRAM-Zellen). Das Schreiben von Daten in die ein oder mehr SRAM-Zellen umfasst ein Anlegen eines Datensignals an mindestens eine Bitleitung, die elektrisch mit den ein oder mehr SRAM-Zellen verbunden ist, ein elektrisches Trennen von mindestens einem von einem ersten Stromversorgungsanschluss und einem zweiten Stromversorgungsanschluss von jeder der ein oder mehr SRAM-Zellen von einer Stromversorgung und ein Anlegen eines Wortleitungssignals an eine Wortleitung, die mit den ein oder mehr SRAM-Zellen verbunden ist. Danach wird der mindestens eine von dem ersten Stromversorgungsanschluss und dem zweiten Stromversorgungsanschluss von jeder der ein oder mehr SRAM-Zellen elektrisch mit der Stromquelle verbunden.
-
Eine hierin angegebene erfindungsgemäße Vorrichtung umfasst mehrere Bitleitungen, mehrere Wortleitungen, mehrere statische Direktzugriffsspeicherzellen (SRAM-Zellen), mehrere erste Schaltvorrichtungen und einen Datenschreibschaltkreis. Jede SRAM-Zelle ist elektrisch mit einer der Bitleitungen und einer der Wortleitungen verbunden. Außerdem hat jede SRAM-Zelle einen ersten Stromversorgungsanschluss und einen zweiten Stromversorgungsanschluss. Jede erste Schaltvorrichtung ist elektrisch zwischen dem ersten Stromversorgungsanschluss von mindestens einer der SRAM-Zellen und einer Stromquelle verbunden. Der Datenschreibschaltkreis ist dafür ausgelegt, an jede Bitleitung, die mit der mindestens einen der SRAM-Zellen verbunden ist, ein Datensignal anzulegen, auf mindestens eine der ersten Schaltvorrichtungen einzuwirken, um den ersten Stromversorgungsanschluss von mindestens einer der mehreren SRAM-Zellen von der Stromquelle zu trennen und an eine Wortleitung, die mit der mindestens einen der SRAM-Zellen verbunden ist, ein Wortleitungssignal anzulegen.
-
Ausführungsformen stellen Vorrichtungen mit SRAM-Zellen und Verfahren zum Betreiben von Vorrichtung mit SRAM-Zellen zur Verfügung, die eine Aktivierungsfunktion aufweisen, die es ermöglicht, eine hohe Spannung (manchmal als ”VDDA” bezeichnet), die von einer Stromversorgung bereitgestellt wird, und/oder eine niedrige Spannung (manchmal als ”VSS” bezeichnet), die von der Stromversorgung bereitgestellt wird, während eines Schreibvorgangs von den SRAM-Zellen zu trennen. So muss der Datenschreibschaltkreis nicht die Pull-Up-Transistoren und die Pull-Down-Transistoren der SRAM-Zellen überwinden. Während eines Lesevorgangs, bei dem Daten von der Vorrichtung gelesen werden, kann die Stromversorgung mit den SRAM-Zellen verbunden bleiben.
-
In Ausführungsformen kann eine Segmentierung von VDDA und/oder VSS entlang der Wortleitungen der Vorrichtungen verwendet werden. So können alle Zellen, die entlang einer aktivierten Wortleitung angeordnet sind, gleichzeitig beschrieben werden, während die anderen Zellen der Vorrichtung im Standby-Modus bleiben können. Das Ausschalten von VDDA und/oder VSS kann mit einem einzigen Transistor pro Wortleitungsdomäne (wenn entweder VDDA oder VSS während des Schreibvorgangs ausgeschaltet wird) oder zwei Transistoren pro Wortleitungsdomäne (wenn sowohl VDDA als auch VSS während des Schreibvorgangs ausgeschaltet wird) erreicht werden. Zum Ausschalten von VDDA kann ein P-Kanal-Transistor verwendet werden und zum Ausschalten von VSS kann ein N-Kanal-Transistor verwendet werden. Da P-Kanal-Transistoren aus einem elektrisch leitfähigen Ein-Zustand in einen im Wesentlichen nichtleitenden Aus-Zustand geschaltet werden können, indem an ihre Gate-Elektrode eine hohe Spannung angelegt wird, und N-Kanal-Transistoren aus einem im Wesentlichen nichtleitenden Aus-Zustand in einen Ein-Zustand geschaltet werden können, indem an ihre Gate-Elektrode eine hohe Spannung angelegt wird, können die Signale, die an die Gate-Elektroden der P-Kanal-Transistoren angelegt werden, invers zu den Signalen, die an die Gate-Elektroden der N-Kanal-Transistoren angelegt werden, sein, so dass an die Gate-Elektrode des P-Kanal-Transistors, der einer bestimmten Wortleitungsdomäne zugeordnet ist, eine niedrige Spannung angelegt wird, wenn an die Gate-Elektrode des N-Kanal-Transistors der Wortleitungsdomäne ein Signal mit hoher Spannung angelegt wird und umgekehrt.
-
Durch Trennen der SRAM-Zellen von VDDA und/oder VSS während des Schreibvorgangs kann der Einfluss von Maßgaben für die Vorrichtungen auf die Beschreibbarkeit der SRAM-Zellen beseitigt oder zumindest verringert werden. Somit können die SRAM-Zellen auf Stabilität gegenüber Lesestörungen optimiert werden, während ein nachteiliger Einfluss auf die Beschreibbarkeit der SRAM-Zellen im Wesentlichen vermieden oder zumindest verringert werden kann. Da dafür keine zusätzlichen Transistoren in den einzelnen SRAM-Zellen benötigt werden, wird für die einzelnen SRAM-Zellen im Wesentlichen keine zusätzliche Fläche benötigt.
-
In manchen Ausführungsformen können das Aktivierungssignal zum Trennen der SRAM-Zellen von VDDA und VSS und ein Wortleitungssignal zum Schalten der Zugriffstransistoren der SRAM-Zellen in den Ein-Zustand im Wesentlichen gleichzeitig angelegt werden. In anderen Ausführungsformen können für das Aktivierungssignal und das Wortleitungssignal getrennte Zeitsteuerungen verwendet werden, wobei das Wortleitungssignal später als das Aktivierungssignal angelegt werden kann. Das kann dabei helfen, die Beschreibbarkeit der SRAM-Zellen weiter zu verbessern, da die Spannungsdifferenz zwischen der Seite der SRAM-Zellen, an der die hohe Spannung angelegt wird und der Seite, an der die niedrige Spannung angelegt wird, in dem Zeitintervall zwischen dem Zeitpunkt, an dem das Aktivierungssignal angelegt wird, und dem Zeitpunkt, an dem das Wortleitungssignal angelegt wird, abfallen kann.
-
Weitere Ausführungsformen werden mit Bezug auf die 2, 3, 4a und 4b beschrieben. 2 stellt schematisch eine Vorrichtung 200 gemäß einer Ausführungsform dar, die eine Anordnung 220 von SRAM-Zellen 201a, 201b, 201c und 201d umfasst.
-
Die Anordnung 220 umfasst mehrere Reihen 221a, 221b, wobei die Reihe 221a die SRAM-Zellen 201a, 201b umfasst und die Reihe 221b die SRAM-Zellen 201c, 201d umfasst. Außerdem umfasst die Anordnung 220 mehrere Spalten 222a, 222b, wobei sich die SRAM-Zellen 201a, 201c in Spalte 222a befinden und sich die SRAM-Zellen 201b, 201d in Spalte 222b befinden. Somit befindet sich jede der SRAM-Zellen 201a–201d in einer Zeile der Anordnung 220 und in einer Spalte der Anordnung 220.
-
Die Vorrichtung 200 muss nicht vier SRAM-Zellen umfassen, wie in 2 gezeigt. In Ausführungsformen kann eine größere Anzahl von SRAM-Zellen vorhanden sein und die Anordnung 220 kann mehr als zwei Zeilen und mehr als zwei Spalten umfassen.
-
Die Vorrichtung 200 umfasst mehrere Wortleitungen 204a, 204b, wobei jede Wortleitung einer der Zeilen 221a, 221b der Anordnung 220 zugeordnet ist. Insbesondere ist die Wortleitung 204a der Zeile 221a zugeordnet und die Wortleitung 204b ist der Zeile 221b zugeordnet. Jede der SRAM-Zellen 201a–201d ist elektrisch mit der Wortleitung verbunden, die der Zeile, in der sich die SRAM-Zelle befindet, zugeordnet ist. Insbesondere sind die SRAM-Zellen 201a, 201b durch Wortleitungsanschlüsse 207a bzw. 207b mit der Wortleitung 204a, die der Zeile 221a zugeordnet ist, verbunden und die SRAM-Zellen 201c, 201d sind durch Wortleitungsanschlüsse 207c, 207d elektrisch mit der Wortleitung 204b, die der Zeile 221b zugeordnet ist, verbunden.
-
Die Vorrichtung 200 umfasst außerdem mehrere Stromversorgungsleitungen 205a, 205b für die hohe Spannung. Jede Stromversorgungsleitung für die hohe Spannung ist einer der Zeilen 221a, 221b der Anordnung 220 zugeordnet. Insbesondere ist die Stromversorgungsleitung 205a für die hohe Spannung der Zeile 221a zugeordnet und die Stromversorgungsleitung 205b für die hohe Spannung ist der Zeile 221b zugeordnet. Jede der SRAM-Zellen 201a–201d ist elektrisch mit der Stromversorgungsleitung für die hohe Spannung, die der Zeile, in der sich die SRAM-Zelle befindet, zugeordnet ist, verbunden. Insbesondere sind die SRAM-Zellen 201a, 201b durch erste Stromversorgungsanschlüsse 208a bzw. 208b mit der Stromversorgungsleitung 205a für die hohe Spannung elektrisch verbunden und die SRAM-Zellen 201c, 201d sind durch erste Stromversorgungsanschlüsse 208c bzw. 208d mit der Stromversorgungsleitung 205b für die hohe Spannung verbunden.
-
Die Vorrichtung 200 umfasst außerdem mehrere Stromversorgungsleitungen 206a, 206b für die niedrige Spannung. Jede Stromversorgungsleitung für die niedrige Spannung ist einer der Zeilen 221a, 221b zugeordnet. Insbesondere ist die Stromversorgungsleitung 206a für die niedrige Spannung der Zeile 221a zugeordnet und die Stromversorgungsleitung 206b für die niedrige Spannung ist der Zeile 221b zugeordnet.
-
Jede der SRAM-Zellen 201a–201d ist elektrisch mit einer der Stromversorgungsleitungen 206a, 206b für die niedrige Spannung, die der Zeile, in der sich die SRAM-Zelle befindet, zugeordnet ist, elektrisch verbunden. Insbesondere sind die SRAM-Zellen 201a, 201b durch zweite Stromversorgungsanschlüsse 209a und 209b elektrisch mit der Stromversorgungsleitung 206a für die niedrige Spannung, die der Zeile 221a zugeordnet ist, verbunden und die SRAM-Zellen 201c, 201d sind durch zweite Stromversorgungsanschlüsse 209c bzw. 209d elektrisch mit der Stromversorgungsleitung 206b für die niedrige Spannung verbunden.
-
Die Vorrichtung 200 umfasst außerdem mehrere Bitleitungen 202a, 202b und mehrere inverse Bitleitungen 203a, 203b, wobei jede Bitleitung und jede inverse Bitleitung einer der Spalten 222a, 222b der Anordnung 220 zugeordnet ist. Insbesondere sind die Bitleitung 202a und die inverse Bitleitung 203a der Spalte 222a zugeordnet und die Bitleitung 202b und die inverse Bitleitung 203b sind der Spalte 222b zugeordnet. Jede der SRAM-Zellen 201a–201d ist elektrisch mit einer der Bitleitungen, die der Spalte, in der sich die SRAM-Zelle befindet, zugeordnet ist und einer der inversen Bitleitungen, die der Spalte, in der sich die SRAM-Zelle befindet, zugeordnet ist, elektrisch verbunden. Insbesondere sind die SRAM-Zellen 201a und 201c durch Bitleitungsanschlüsse 211a bzw. 211c elektrisch mit der Bitleitung 202a, die der Spalte 222a zugeordnet ist, verbunden und durch inverse Bitleitungsanschlüsse 210a bzw. 210c elektrisch mit der inversen Bitleitung 203a verbunden. Die SRAM-Zellen 201b und 201d sind durch Bitleitungsanschlüsse 211b bzw. 211d elektrisch mit der Bitleitung 202b verbunden und durch inverse Bitleitungsanschlüsse 210b bzw. 210d elektrisch mit der inversen Bitleitung 203b verbunden.
-
Die Vorrichtung 200 umfasst außerdem mehrere Schaltvorrichtungen 212a, 212b für die hohe Spannung. Jede der Schaltvorrichtungen 212a, 212b für die hohe Spannung ist elektrisch zwischen einer der Stromversorgungsleitungen 205a, 205b für die hohe Spannung und einem Anschluss einer Stromquelle 214 für die hohe Spannung verbunden. Insbesondere ist die Schaltvorrichtung 212a für die hohe Spannung elektrisch zwischen dem Anschluss 215 für die hohe Spannung und der Stromversorgungsleitung 205a für die hohe Spannung verbunden und die Schaltvorrichtung 212b für die hohe Spannung ist elektrisch zwischen dem Anschluss 215 für die hohe Spannung und der Stromversorgungsleitung 205b für die hohe Spannung verbunden. Somit ist jeder der Zeilen 221a, 221b der Anordnung 220 eine Schaltvorrichtung für die hohe Spannung zugeordnet. In Ausführungsformen können die Schaltvorrichtungen 212a, 212b für die hohe Spannung P-Kanal-Feldeffekttransistoren sein.
-
Die Vorrichtung 200 umfasst außerdem mehrere Schaltvorrichtungen 213a, 213b für die niedrige Spannung, die in Ausführungsformen N-Kanal-Feldeffekttransistoren sein können. Jede der Schaltvorrichtungen 213a, 213b für die niedrige Spannung ist elektrisch zwischen einem Anschluss 216 der Stromquelle 214 für die niedrige Spannung und einer der Stromversorgungsleitungen 206a, 206b für die niedrige Spannung verbunden. Insbesondere ist die Schaltvorrichtung 213a für die niedrige Spannung elektrisch zwischen dem Anschluss 216 für die niedrige Spannung und der Stromversorgungsleitung 206a für die niedrige Spannung verbunden und die Schaltvorrichtung 213b für die niedrige Spannung ist elektrisch zwischen dem Anschluss 216 für die niedrige Spannung und der Stromversorgungsleitung 206b für die niedrige Spannung verbunden. Somit ist jede der Schaltvorrichtungen für die niedrige Spannung einer der Zeilen 221a, 221b der Anordnung 220 zugeordnet.
-
Weitere Schaltvorrichtungen für die hohe Spannung und Schaltvorrichtungen für die niedrige Spannung können anderen Zeilen der Anordnung 220, die in 2 nicht gezeigt sind, zugeordnet sein.
-
Die Vorrichtung 200 umfasst außerdem einen Steuerschaltkreis 217, der elektrisch mit den Wortleitungen 204a, 204b, den Bitleitungen 202a, 202b und den inversen Bitleitungen 203a, 203b verbunden und dafür ausgelegt ist, Spannungen, die an diese angelegt werden, zu steuern. Außerdem ist der Steuerschaltkreis elektrisch mit den Schaltvorrichtungen 212a, 212b für die hohe Spannung und den Schaltvorrichtungen 213a, 213b für die niedrige Spannung verbunden, um die Schaltvorrichtungen 212a, 212b für die hohe Spannung und die Schaltvorrichtungen 213a, 213b für die niedrige Spannung zwischen einem elektrisch leitfähigen Ein-Zustand und einem im Wesentlichen nicht leitenden Aus-Zustand umzuschalten. Somit kann der Steuerschaltkreis 217 dafür ausgelegt sein, eine elektrische Verbindung zwischen den Stromversorgungsleitungen 205a, 205b für die hohe Spannung und dem Anschluss 215 der Stromversorgung 214 für die hohe Spannung durch Einwirken auf die Schaltvorrichtungen 212a, 212b für die hohe Spannung herzustellen und zu trennen, wobei jede der Stromversorgungsleitungen 205a, 205b für die hohe Spannung einzeln durch Einwirken auf die entsprechende Schaltvorrichtung für die hohe Spannung elektrisch von dem Anschluss 215 für die hohe Spannung getrennt werden kann.
-
Entsprechend kann der Steuerschaltkreis 217 dafür ausgelegt sein, auf die Schaltvorrichtungen 213a, 213b für die niedrige Spannung einzuwirken, um eine elektrische Verbindung zwischen den Stromversorgungsleitungen 206a, 206b für die niedrige Spannung und dem Anschluss 216 der Stromquelle 214 für die niedrige Spannung herzustellen und zu trennen, wobei jede der Stromversorgungsleitungen 206a, 206b für die niedrige Spannung einzeln durch Einwirken auf die entsprechende Schaltvorrichtung für die niedrige Spannung elektrisch von dem Anschluss 216 für die niedrige Spannung getrennt werden kann.
-
In Ausführungsformen, in denen die Schaltvorrichtungen 212a, 212b für die hohe Spannung P-Kanal-Feldeffekttransistoren umfassen, und die Schaltvorrichtungen 213a, 213b für die niedrige Spannung N-Kanal-Feldeffekttransistoren umfassen, kann der Steuerschaltkreis 217 mit den Gate-Elektroden der Schaltvorrichtungen 212a, 212b, 213a, 213b verbunden sein. Die Schaltvorrichtungen 212a, 212b für die hohe Spannung können durch Erhöhen der an die Gate-Elektrode angelegten Spannung von dem Ein-Zustand in den Aus-Zustand geschaltet werden, beispielsweise indem die an die Gate-Elektrode angelegte Spannung von der von der Stromquelle 214 bereitgestellten niedrigen Spannung auf die von der Stromquelle 214 bereitgestellte hohe Spannung umgeschaltet wird. Die N-Kanal-Transistoren der Schaltvorrichtungen 213a, 213b für die niedrige Spannung können aus dem Ein-Zustand in den Aus-Zustand geschaltet werden, indem die an ihre Gate-Elektrode angelegte Spannung verringert wird, beispielsweise indem sie von der von der Stromversorgung 214 bereitgestellten hohen Spannung auf die von der Stromversorgung 214 bereitgestellte niedrige Spannung umgeschaltet wird.
-
Der Steuerschaltkreis 217 kann einen Schreibsteuerschaltkreis 218 und einen Lesesteuerschaltkreis 219 umfassen, wie in 2 schematisch gezeigt. In Ausführungsformen können der Lesesteuerschaltkreis 218 und der Schreibsteuerschaltkreis 219 und wahlweise weitere Elemente des Steuerschaltkreises einige Komponenten des Steuerschaltkreises 217 teilen.
-
In Ausführungsformen kann die von der Stromversorgung 214 bereitgestellte hohe Spannung in einem Bereich von ungefähr 0,5–2,0 V liegen und die von der Stromversorgung 214 bereitgestellte niedrige Spannung kann ungefähr 0 V sein. In manchen Ausführungsformen können die Spannungswerte an einen Betriebszustand angepasst werden, beispielsweise aufgrund von Anforderungen hinsichtlich der Temperatur und/oder eines Verringerung des Stromverbrauchs. Der Aufbau der SRAM-Zelle 201a gemäß einer Ausführungsform wird mit Bezug auf 3 beschrieben.
-
Die SRAM-Zelle 201a hat einen Stromversorgungsanschluss 208a für die hohe Spannung und einen Stromversorgungsanschluss 209a für die niedrige Spannung. Außerdem umfasst die SRAM-Zelle 201a einen ersten Inverter 307 und einen zweiten Inverter 308. Der Stromversorgungsanschluss 208a für die hohe Spannung befindet sich auf einer Seite der Inverter 307, 308, an der die hohe Spannung angelegt wird, und der Stromversorgungsanschluss 209a für die niedrige Spannung befindet sich auf einer Seite der Inverter 307, 308, an der die niedrige Spannung angelegt wird.
-
In Ausführungsformen kann der Stromversorgungsanschluss 208a für die hohe Spannung in Form von zwei getrennten elektrisch leitfähigen Strukturelementen bereitgestellt werden, die beispielsweise elektrisch leitfähige Leitungen in einem integrierten Schaltkreis sein können, wie schematisch in 3 dargestellt, wobei ein elektrisch leitfähiges Strukturelement den ersten Inverter 307 mit der Stromversorgungsleitung 205a für die hohe Spannung verbindet und das andere elektrisch leitfähige Strukturelement den zweiten Inverter 308 mit der Stromversorgungsleitung 205a für die hohe Spannung verbindet.
-
Entsprechend kann in Ausführungsformen der Stromversorgungsanschluss 209a für die niedrige Spannung in Form von zwei getrennten elektrisch leitfähigen Strukturelementen, beispielsweise elektrisch leitfähigen Leitungen in einem integrierten Schaltkreis, bereitgestellt werden, die die Seiten der Inverter 307, 308, an denen die niedrige Spannung angelegt wird, mit der Stromversorgungsleitung 206a für die niedrige Spannung verbinden.
-
In anderen Ausführungsformen kann der Stromversorgungsanschluss 208a für die hohe Spannung in Form eines einzigen elektrisch leitfähigen Strukturelements bereitgestellt werden und/oder kann der Stromversorgungsanschluss 209a für die niedrige Spannung in Form eines einzigen elektrisch leitfähigen Strukturelements bereitgestellt werden.
-
Der erste Inverter 307 umfasst einen Pull-Up-Transistor 315, der ein P-Kanal-Feldeffekttransistor sein kann, und einen Pull-Down-Transistor 317, der ein N-Kanal-Feldeffekttransistor sein kann. Der erste Inverter 307 umfasst einen Ausgang 311. Ein Zugriffstransistor 309 ist elektrisch zwischen dem inversen Bitleitungsanschluss 210a und dem Ausgang 311 des ersten Inverters 307 verbunden. Das Gate des Zugriffstransistors 309 ist elektrisch mit dem Wortleitungsanschluss 207a verbunden.
-
Entsprechend umfasst der zweite Inverter 308 einen Ausgang 312, einen Eingang 314, einen Pull-Up-Transistor 316 und einen Pull-Down-Transistor 318. Ein Zugriffstransistor 310 ist elektrisch zwischen dem Ausgang 312 und dem Bitleitungsanschluss 211a verbunden, wobei eine Gate-Elektrode des Zugriffstransistors 310 elektrisch mit dem Wortleitungsanschluss 207a verbunden ist.
-
Ähnlich wie die Stromversorgungsanschlüsse 208a, 209a kann der Wortleitungsanschluss 207a zwei getrennte elektrisch leitfähige Strukturelemente umfassen, die eine elektrische Verbindung zwischen den Gate-Elektroden der Zugriffstransistoren 309, 310 und der Wortleitung 204a herstellen, oder der Wortleitungsanschluss 207a kann in Form eines einzigen elektrisch leitfähigen Strukturelements bereitgestellt werden.
-
Der Ausgang 311 des ersten Inverters 307 ist elektrisch mit einem Eingang 314 des zweiten Inverters 308 verbunden und der Ausgang 312 des zweiten Inverters 208 ist elektrisch mit einem Eingang 313 des ersten Inverters 307 verbunden.
-
Die SRAM-Zelle 201a wird durch sechs Transistoren (zwei Pull-Up-Transistoren 315, 316, zwei Pull-Down-Transistoren 317, 318 und zwei Zugriffstransistoren 309, 310) gebildet. Somit ist die SRAM-Zelle 201a eine Sechs-Transistor-SRAM-Zelle.
-
Weitere Merkmale der SRAM-Zelle 201a können denen der oben mit Bezug auf 1 beschriebenen SRAM-Zelle 101 entsprechen.
-
Die SRAM-Zellen 201b, 201c, 201d und optionale weitere SRAM-Zellen der Vorrichtung 200 können einen dem Aufbau der SRAM-Zelle 201a entsprechenden Aufbau haben.
-
Im Folgenden wird der Betrieb der Vorrichtung 200 gemäß einer Ausführungsform mit Bezug auf 4a beschrieben.
-
4a ist eine Grafik, die Signale darstellt, die in der Vorrichtung 200 angelegt werden, wenn Daten in SRAM-Zellen geschrieben werden. Eine erste Koordinatenachse 401 bezeichnet die Zeit und eine zweite Koordinatenachse 402 bezeichnet die Spannung der Signale. Der Einfachheit halber wurden in 4a Kurven, die die Spannung von Signalen zeigen, in der vertikalen Richtung verschoben, damit sich die Kurven nicht überlappen. Jedes der in 4a gezeigten Signale kann eine Spannung haben, die im Wesentlichen gleich der von der Stromquelle 214 bereitgestellten niedrigen Spannung ist oder eine Spannung, die im Wesentlichen gleich der von der Stromquelle 214 bereitgestellten hohen Spannung ist, und es kann wahlweise zwischen der niedrigen Spannung und der hohen Spannung umgeschaltet werden.
-
Somit bezeichnet in 4a eine ansteigende Flanke eines Signals einen Übergang von der niedrigen Spannung zur hohen Spannung und eine fallende Flanke bezeichnet einen Übergang von der hohen Spannung zur niedrigen Spannung.
-
4a zeigt eine veranschaulichende Ausführungsform, in der Daten in die SRAM-Zellen 201a, 201b in der Zeile 221a der Anordnung 220 von SRAM-Zellen geschrieben werden.
-
Während eines Zeitintervalls zwischen einem Zeitpunkt 403 und einem Zeitpunkt 406 wird an die Bitleitung 202a ein Datensignal 407 angelegt und an die Bitleitung 202b ein Datensignal 409 angelegt. Die Signale 407, 409 entsprechen Daten, die in die SRAM-Zellen 201a, 201b geschrieben werden sollen.
-
In 4a ist eine Situation gezeigt, in der der Zustand der SRAM-Zelle 201a, der durch den Schreibvorgang erhalten werden soll, ein Zustand ist, in dem am Ausgang des zweiten Inverters der SRAM-Zelle 201a (die elektrisch mit der Bitleitung 202a verbunden ist) die hohe Spannung anliegt und der Zustand der SRAM-Zelle 201b, der erhalten werden soll, ein Zustand ist, in dem am Ausgang des zweiten Inverters der SRAM-Zelle 201b (die elektrisch mit der Bitleitung 202b verbunden ist) die niedrige Spannung anliegt.
-
Vor dem Zeitpunkt 403 und nach dem Zeitpunkt 406 kann an den Bitleitungen 202a, 202b die hohe Spannung anliegen. Die an den Bitleitungen 202a, 202b im Zeitintervall zwischen den Zeitpunkten 403, 406 anliegenden Spannungen entsprechen den Spannungen der Ausgänge der zweiten Inverter der SRAM-Zellen 201a, 201b, die nach dem Schreibvorgang erhalten werden sollen. Somit bleibt in dem in 4a gezeigten Beispiel das Datensignal 407 auf der hohen Spannung und das Datensignal 409 wird während des Zeitintervalls von der hohen Spannung auf die niedrige Spannung umgeschaltet.
-
Wenn der Zustand der SRAM-Zelle 201a, der nach dem Schreiben von Daten in die SRAM-Zelle 201a erhalten werden soll, ein Zustand wäre, in dem am Ausgang des zweiten Inverters der SRAM-Zelle 201a die niedrige Spannung anliegt, würde die Bitleitung 202a während des Zeitintervalls zwischen dem Zeitpunkt 403 und dem Zeitpunkt 406 auf die niedrige Spannung umgeschaltet werden, und wenn der Zustand der SRAM-Zelle 201b, der nach dem Schreibvorgang erhalten werden soll, ein Zustand wäre, in dem am Ausgang des zweiten Inverters der SRAM-Zelle 201b die hohe Spannung anliegt, würde die Bitleitung 202b während des Zeitintervalls auf der hohen Spannung gehalten werden.
-
Während des Zeitintervalls vom Zeitpunkt 403 bis zum Zeitpunkt 406 kann an die inverse Bitleitung 203a ein inverses Datensignal 408 angelegt werden und an die inverse Bitleitung 203b kann ein inverses Datensignal 410 angelegt werden. Das inverse Datensignal 408 ist invers zum Datensignal 407, wobei das inverse Datensignal 408 niedrig ist, wenn das Datensignal 407 hoch ist und das inverse Datensignal 408 hoch ist, wenn das Datensignal 407 niedrig ist. Das inverse Datensignal 410 ist invers zum Datensignal 409, wobei das inverse Datensignal 410 niedrig ist, wenn das Datensignal 409 hoch ist und das inverse Datensignal 410 hoch ist, wenn das Datensignal 409 niedrig ist. Vor dem Zeitpunkt 403 und nach dem Zeitpunkt 406 können die inversen Bitleitungen 203a, 203b auf der hohen Spannung gehalten werden.
-
Während des Zeitintervalls vom Zeitpunkt 403 bis zum Zeitpunkt 406 können an Bitleitungen und inversen Bitleitungen, die mit anderen SRAM-Zellen in der Zeile 221a der Anordnung 220 als den SRAM-Zellen 201a, 201b, die in 2 nicht gezeigt sind, verbunden sind, weitere Datensignale und inverse Datensignale angelegt werden, um in alle SRAM-Zellen in der Zeile 221a Daten zu schreiben.
-
An dem Zeitpunkt 404, der nach dem Zeitpunkt 403 und vor dem Zeitpunkt 406 liegen kann, kann an die Schaltvorrichtung 213a für die niedrige Spannung ein Aktivierungssignal 412 angelegt werden, um die Stromversorgungsleitung 206a für die niedrige Spannung von dem Anschluss 216 der Stromversorgung 214 für die niedrige Spannung elektrisch zu trennen. In Ausführungsformen, in denen die Schaltvorrichtung 213a für die niedrige Spannung einen N-Kanal-Feldeffekttransistor umfasst, kann das Aktivierungssignal 412 angelegt werden, indem eine an der Gate-Elektrode des N-Kanal-Feldeffekttransistors anliegende Spannung von der hohen Spannung auf die niedrige Spannung umgeschaltet wird.
-
An im Wesentlichen dem gleichen Zeitpunkt 404 kann ein inverses Aktivierungssignal 413 an die Schaltvorrichtung 212a für die hohe Spannung angelegt werden, um die Stromversorgungsleitung 205a für die hohe Spannung elektrisch von dem Anschluss 215 der Stromversorgung 214 für die hohe Spannung zu trennen. In Ausführungsformen, in denen die Schaltvorrichtung 212a für die hohe Spannung einen P-Kanal-Feldeffekttransistor umfasst, kann das inverse Aktivierungssignal angelegt werden, indem eine an die Gate-Elektrode des P-Kanal-Feldeffekttransistors angelegte Spannung von der niedrigen Spannung auf die hohe Spannung umgeschaltet wird.
-
Durch Anlegen des Aktivierungssignals 412 an die Schaltvorrichtung 213a für die niedrige Spannung und Anlegen des inversen Aktivierungssignals 413 an die Schaltvorrichtung 212a für die hohe Spannung werden die Stromversorgungsleitung 205a für die hohe Spannung und die Stromversorgungsleitung 206a für die niedrige Spannung elektrisch von der Stromquelle 214 getrennt. Da die Stromversorgungsanschlüsse 208a, 208b für die hohe Spannung der SRAM-Zellen 201a, 201b in der Zeile 221a durch die Stromversorgungsleitung 205a für die hohe Spannung elektrisch mit der Stromquelle 214 verbunden sind, werden dadurch die Stromversorgungsanschlüsse 208a, 208b für die hohe Spannung elektrisch von der Stromquelle 214 getrennt. Entsprechend werden die Stromversorgungsanschlüsse 209a, 209b der SRAM-Zellen 201a, 201b elektrisch von der Stromquelle 214 getrennt.
-
An die Wortleitung 204a, die der Zeile 221a der Anordnung 220, in der sich die SRAM-Zellen 201a, 201b befinden, zugeordnet ist, kann ein Wortleitungssignal 411 angelegt werden. Das kann geschehen, indem die Spannung, die an der Wortleitung 204a anliegt, von niedrig auf hoch umgeschaltet wird. In Ausführungsformen kann das Wortleitungssignal 411 am gleichen Zeitpunkt 404 angelegt werden, an dem die Stromversorgungsleitung 205a für die hohe Spannung und die Stromversorgungsleitung 206a für die niedrige Spannung elektrisch von der Stromquelle 214 getrennt werden.
-
Durch Anlegen des Wortleitungssignals 411 an die Wortleitung 204a werden die Zugriffstransistoren der SRAM-Zellen 201a, 201b in den elektrisch leitfähigen Ein-Zustand geschaltet, so dass die Spannung, die an jeder der elektrisch mit den SRAM-Zellen in der Zeile 221a verbundenen Bitleitungen anliegt, an den Eingang von einem der Inverter der jeweiligen SRAM-Zelle angelegt wird und die Spannung, die an jeder der inversen Bitleitungen anliegt, die mit den SRAM-Zellen verbunden sind, an den Eingang des jeweiligen anderen Inverters angelegt wird.
-
Insbesondere wird durch Anlegen des Wortleitungssignals 411 die an der Bitleitung 202a angelegte Spannung an den Eingang 313 des ersten Inverters 307 der SRAM-Zelle 201a angelegt und die an der inversen Bitleitung 203a angelegte Spannung wird an den Eingang 314 des zweiten Inverters 308 der SRAM-Zelle 201a angelegt. Außerdem wird, wie aus dem in 3 gezeigten Schaltplan ersichtlich, die Spannung der Bitleitung 202a an den Ausgang 312 des zweiten Inverters 308 angelegt und die Spannung der inversen Bitleitung 303a wird an den Ausgang 311 des ersten Inverters 307 angelegt.
-
Da die SRAM-Zellen 201a, 201b durch Anlegen des Aktivierungssignals 412 und des inversen Aktivierungssignals 413 elektrisch von der Stromquelle 214 getrennt wurden, besteht im Wesentlichen keine elektrische Verbindung zwischen den Eingängen und Ausgängen der Inverter der SRAM-Zellen 201a, 201b und der Stromquelle 214 der Vorrichtung 200, wenn das Wortleitungssignal 411 angelegt wird. Somit müssen die an die Bitleitungen 202a, 202b und die inversen Bitleitungen 203a, 203b angelegten Spannungen nicht die über die Pull-Up-Transistoren und Pull-Down-Transistoren an den Eingängen und Ausgängen der Inverter anliegende Spannung der Stromquelle 214 überwinden.
-
Folglich kann im Vergleich mit der oben mit Bezug auf die 1 beschriebenen Vorrichtung die Beschreibbarkeit der Vorrichtung 200 verbessert werden. Im Gegensatz zu Vorschlägen nach dem Stand der Technik, in denen in jeder SRAM-Zelle mehr als sechs Transistoren vorgesehen sind, kann in Ausführungsformen der vorliegenden Erfindung eine verbesserte Beschreibbarkeit erhalten werden, obwohl jede der SRAM-Zellen 201a–201d eine Sechs-Transistor-SRAM-Zelle ist, wie oben mit Bezug auf die 2 und 3 beschrieben.
-
Die Struktur der SRAM-Zellen ist jedoch nicht auf die oben mit Bezug auf die 2 und 3 beschriebene Anordnung von sechs Transistoren beschränkt. In anderen Ausführungsformen können andere Arten von SRAM-Zellen, die wahlweise mehr als sechs Transistoren enthalten können, verwendet werden.
-
Was die Schaltvorrichtungen 212a, 212b für die hohe Spannung und die Schaltvorrichtungen 213a, 213b für die niedrige Schaltung betrifft, kann, wie oben beschrieben, in Ausführungsformen für jede der Zeilen 221a, 221b der Anordnung 220 von SRAM-Zellen eine einzige Schaltvorrichtung für die hohe Spannung und eine einzige Schaltvorrichtung für die niedrige Spannung vorgesehen sein und jede Zeile 221a, 221b kann eine relativ große Anzahl einzelner SRAM-Zellen umfassen. Dadurch vergrößern die Schaltvorrichtungen 212a, 212b für die hohe Spannung und die Schaltvorrichtungen 213a, 213b für die niedrige Spannung die von der Vorrichtung 200 auf einem Substrat belegte Fläche im Wesentlichen nicht, oder sie vergrößern die Fläche der Vorrichtung 200 nur in einem relativ geringen Ausmaß.
-
An einem Zeitpunkt 405, der nach dem Zeitpunkt 404 und vor dem Zeitpunkt 406 liegt, werden das Aktivierungssignal 412 und das inverse Aktivierungssignal 413 nicht mehr an die Schaltvorrichtung 212a für die hohe Spannung und die Schaltvorrichtung 213a für die niedrige Spannung angelegt und stattdessen wird so auf die Schaltvorrichtung 212a für die hohe Spannung und die Schaltvorrichtung 213a für die niedrige Spannung eingewirkt, dass die Stromversorgungsleitung 205a für die hohe Spannung elektrisch mit dem Anschluss 215 der Stromquelle 214 für die hohe Spannung zu verbunden wird und die Stromversorgungsleitung 206a für die niedrige Spannung elektrisch mit dem Anschluss 216 der Stromquelle 214 für die niedrige Spannung verbunden wird. In Ausführungsformen, in denen die Schaltvorrichtung 212a für die hohe Spannung einen P-Kanal-Feldeffekttransistor umfasst, und die Schaltvorrichtung 213a für die niedrige Spannung einen N-Kanal-Feldeffekttransistor umfasst, kann dies geschehen, indem die hohe Spannung an den N-Kanal-Feldeffekttransistor angelegt wird und die niedrige Spannung an den P-Kanal-Feldeffekttransistor angelegt wird.
-
Außerdem wird das Wortleitungssignal 411 nicht mehr an die Wortleitung 204a angelegt, so dass die Zugriffstransistoren der SRAM-Zellen 201a, 201b in der Zeile 221a der Anordnung 202 die Eingänge und Ausgänge der Inverter der SRAM-Zellen elektrisch von den Bitleitungen 202a, 202b und den inversen Bitleitungen 203a trennen. Dadurch werden die SRAM-Zellen 201a, 201b in den Standby-Modus geschaltet, in dem die SRAM-Zellen 201a, 201b den Zustand, in den sie während des Schreibvorgangs versetzt wurden, beibehalten.
-
4b zeigt eine Grafik, die Signale darstellt, die in einer Ausführungsform bei einem Verfahren zum Schreiben von Daten in SRAM-Zellen der Vorrichtung 200 angelegt werden.
-
Anders als in der Ausführungsform der 4a wird in der Ausführungsform der 4b das Wortleitungssignal (in 4b durch das Bezugszeichen 416 bezeichnet) an einem Zeitpunkt 414 angelegt, der nach dem Zeitpunkt 404 liegt, an dem das Aktivierungssignal 412 und das inverse Aktivierungssignal 413 angelegt werden. Außerdem kann das Wortleitungssignal 416 bis zu einem Zeitpunkt 415 angelegt werden, der zwischen dem Zeitpunkt 405, an dem das Aktivierungssignal 412 und das inverse Signal 413 nicht mehr angelegt werden und dem Zeitpunkt 406, an dem die Datensignale und die inversen Datensignale nicht mehr angelegt werden, liegt. Somit werden in der Ausführungsform der 4b das Anlegen des Aktivierungssignals 412 und des inversen Aktivierungssignals 413 einerseits und das Anlegen des Wortleitungssignals 416 andererseits nicht im Wesentlichen gleichzeitig durchgeführt.
-
Weitere Merkmale der Ausführungsform der 4b können denen der oben mit Bezug auf 4a beschriebenen Ausführungsform entsprechen.
-
Wegen der Kapazität der Stromversorgungsleitung 205a für die hohe Spannung und der Stromversorgungsleitung 206a für die niedrige Spannung kann die Spannung an den Stromversorgungsanschlüssen 208a, 208b der SRAM-Zellen 201a, 201b für die hohe Spannung eine gewisse Zeit brauchen, bis sie auf eine Spannung, die deutlich niedriger als die von der Stromversorgung 214 bereitgestellte hohe Spannung ist, abgenommen hat. Das Anlegen des Wortleitungssignals 416 an dem Zeitpunkt 414, der nach dem Zeitpunkt 404 liegt, an dem das Aktivierungssignal 412 und das inverse Aktivierungssignal 413 angelegt werden, kann dabei helfen, sicherzustellen, dass das Wortleitungssignal 416 an einem Zeitpunkt angelegt wird, an dem die Spannungsdifferenz zwischen den Stromversorgungsanschlüssen 208a, 208b für die hohe Spannung und den Stromversorgungsanschlüssen 209a, 209b für die niedrige Spannung genügend weit abgenommen hat. Das kann dabei helfen, die Beschreibbarkeit der SRAM-Zellen weiter zu verbessern.
-
In Ausführungsformen kann das Zeitintervall zwischen dem Zeitpunkt 404 und dem Zeitpunkt 415 eine Dauer haben, die entsprechend der Taktgeschwindigkeit der Vorrichtung 200 gewählt ist, welche sich im Bereich von ungefähr 1 MHz bis ungefähr 10 GHz befinden kann.
-
Dass das Wortleitungssignal 416 länger als das Aktivierungssignal 412 und das inverse Aktivierungssignal 413 angelegt wird, und zwar bis zum Zeitpunkt 415, kann dabei helfen, sicherzustellen, dass sich die SRAM-Zellen 201a, 201b im gewünschten Zustand befinden, wenn die SRAM-Zellen 201a, 201b am Zeitpunkt 415 elektrisch mit der Stromversorgung 214 verbunden werden. Es könnte vorkommen, dass dann, wenn die SRAM-Zellen 201a, 201b gleichzeitig mit dem Abschalten des Wortleitungssignals 416 elektrisch mit der Stromquelle 214 verbunden würden, der Zustand der SRAM-Zellen 201a, 201b durch Leckströme beeinflusst würde, und sich schneller ändern würde, als die Inverter der SRAM-Zellen 201a, 201b mit Strom versorgt werden können. Obwohl die Wahrscheinlichkeit, dass so etwas vorkommt, relativ gering ist, kann ein längeres Aufrechterhalten des Wortleitungssignals 416 dabei helfen, das Problem zu beseitigen.
-
Mit dem oben mit Bezug auf 4a beschriebenen Verfahren und mit dem oben mit Bezug auf 4b beschriebenen Verfahren können Daten in die SRAM-Zellen in einer anderen Zeile der Anordnung 220 von SRAM-Zellen als der Zeile 221a geschrieben werden, indem das Aktivierungssignal 412 an die der jeweiligen Zeile zugeordnete Schaltvorrichtung für die niedrige Spannung angelegt wird, das inverse Aktivierungssignal an die Schaltvorrichtung für die hohe Spannung, die der jeweiligen Zeile zugeordnet ist, angelegt wird, und das Wortleitungssignal 411 bzw. 416 an die der jeweiligen Zeile der Anordnung 220 zugeordnete Wortleitung angelegt wird.
-
Der Steuerschaltkreis 217 kann dafür ausgelegt sein, die oben beschriebenen Verfahren zum Schreiben von Daten in SRAM-Zellen der Vorrichtung 200 auszuführen. Insbesondere kann der Schreibsteuerschaltkreis 218 dafür ausgelegt sein, die Datensignale, die inversen Datensignale, das Aktivierungssignal, das inverse Aktivierungssignal und das Wortleitungssignal anzulegen.
-
Zum Lesen von Daten aus einer oder mehreren der SRAM-Zellen 201a–201d der Vorrichtung 200 können die mit der SRAM-Zelle verbundene Bitleitung und die mit der SRAM-Zelle verbundene inverse Bitleitung auf die hohe Spannung voraufgeladen werden. Beispielsweise können zum Lesen von Daten aus der SRAM-Zelle 201a die Bitleitung 202a und die inverse Bitleitung 203a auf die hohe Spannung voraufgeladen werden.
-
Danach können die Bitleitung 202a und die inverse Bitleitung 203a elektrisch schwebend gehalten werden und ein Wortleitungssignal ähnlich dem oben mit Bezug auf 4a beschriebenen Wortleitungssignal 411 kann an die Wortleitung 204a angelegt werden. Dadurch werden die Zugriffstransistoren 309, 310 in einen elektrisch leitfähigen Ein-Zustand geschaltet, so dass die Bitleitung 202a elektrisch mit dem Ausgang 312 des zweiten Inverters 308 verbunden wird und die inverse Bitleitung 203a elektrisch mit dem Ausgang 311 des ersten Inverters 307 verbunden wird. Das führt zu einem Spannungsunterschied zwischen der Bitleitung 202a und der inversen Bitleitung 203a, der vom Zustand der SRAM-Zelle 201a abhängt. Der Spannungsunterschied kann von einem Leseverstärker (nicht gezeigt) im Steuerschaltkreis 217 erfasst werden, um den Zustand der SRAM-Zelle 201a zu bestimmen.
-
Zum Lesen des Zustands einer anderen SRAM-Zelle in der Vorrichtung 200 können ähnliche Schritte durchgeführt werden, wobei die Bitleitung, die inverse Bitleitung und die Wortleitung, die mit der jeweiligen SRAM-Zelle verbunden sind, verwendet werden. In Ausführungsformen können alle SRAM-Zellen in einer der Zeilen 221a, 221b der Anordnung 220 gleichzeitig gelesen werden.
-
In Ausführungsformen wird während des Lesevorgangs nicht auf die Schaltvorrichtungen 212a, 212b für die hohe Spannung und die Schaltvorrichtungen 213a, 213b für niedrige Spannung eingewirkt, so dass die SRAM-Zellen, aus denen Daten ausgelesen werden sollen, elektrisch mit der Stromquelle 214 verbunden bleiben.
-
Weitere Merkmale von Verfahren zum Lesen von Daten aus den SRAM-Zellen 201a–201d der Vorrichtung 200 können Merkmalen des Verfahrens zum Lesen von Daten aus der Vorrichtung 100, das oben mit Bezug auf 1 beschrieben wurde, entsprechen.
-
Der Lesesteuerschaltkreis 219 kann dafür ausgelegt sein, das oben beschriebene Verfahren zum Lesen von Daten durchzuführen.
-
In Ausführungsformen können die SRAM-Zellen 201a–201d der Vorrichtung 200 auf Stabilität optimiert sein. Wie oben beschrieben kann die Vorrichtung 200 im Vergleich mit beispielsweise der oben mit Bezug auf 1 beschriebenen Vorrichtung eine verbesserte Beschreibbarkeit aufweisen. Deshalb ist das Gamma-Verhältnis, das ein Verhältnis zwischen einer Leitfähigkeit der Zugriffstransistoren 309, 310 im Ein-Zustand und einer Leitfähigkeit der Pull-Up-Transistoren 315, 316 im Ein-Zustand ist, und das bei einem Schreibvorgang wie dem oben mit Bezug auf 1 beschriebenen entscheidend ist, in der Vorrichtung 200 nicht mehr entscheidend oder zumindest weniger wichtig sein. Folglich können die SRAM-Zellen 201a–201d mit einem relativ großen Beta-Verhältnis, das ein Verhältnis zwischen der Leitfähigkeit ihrer Pull-Down-Transistoren 317, 318 im Ein-Zustand und der Leitfähigkeit ihrer Zugriffstransistoren 309, 310 im Ein-Zustand ist, ausgestattet werden, was dabei helfen kann, die Stabilität der SRAM-Zellen 201a–201d im Hinblick auf Lesestörungen zu verbessern. Außerdem kann ein Alpha-Verhältnis der SRAM-Zellen 201a–201d, das ein Verhältnis zwischen einer Leitfähigkeit ihrer Pull-Up-Transistoren 315, 316 im Ein-Zustand und einer Leitfähigkeit ihrer Pull-Down-Transistoren 317, 318 im Ein-Zustand ist, frei optimiert werden, um ein gewünschtes Signal-Rausch-Verhältnis zu erreichen. Die Leitfähigkeiten der Transistoren 201a–201d können angepasst werden, indem die Breite der Kanalgebiete der Transistoren angepasst wird.
-
Die vorliegende Erfindung ist nicht auf Ausführungsformen beschränkt, in denen sowohl eine Stromversorgungsleitung für die hohe Spannung als auch eine Stromversorgungsleitung für die niedrige Spannung elektrisch von der Stromquelle 214 getrennt wird, wenn Daten in SRAM-Zellen geschrieben werden. In anderen Ausführungsformen können die Schaltvorrichtungen 213a, 213b für die niedrige Spannung weggelassen werden und die Stromversorgungsleitungen 206a, 206b für die niedrige Spannung können elektrisch mit dem Anschluss 216 der Stromversorgung 214 für die niedrige Spannung verbunden bleiben, wenn Daten in SRAM-Zellen geschrieben werden. In solchen Ausführungsformen können die Schaltvorrichtungen 212a, 212b für die hohe Spannung dafür verwendet werden, die Stromversorgungsleitungen 205a, 205b für die hohe Spannung von dem Anschluss 215 der Stromquelle 214 für die hohe Spannung zu trennen, wenn Daten in SRAM-Zellen geschrieben werden.
-
In weiteren Ausführungsformen können die Schaltvorrichtungen 212a, 212b für die hohe Spannung weggelassen werden, und die Stromversorgungsleitungen 205a, 205b für die hohe Spannung können elektrisch mit dem Anschluss 215 der Stromversorgung 214 für die hohe Spannung verbunden bleiben, wenn Daten in SRAM-Zellen geschrieben werden. In solchen Ausführungsformen können die Schaltvorrichtungen 213a, 213b für die niedrige Spannung dazu verwendet werden, die Stromversorgungsleitungen 206a, 206b für die niedrige Spannung elektrisch von dem Anschluss 216 der Stromquelle 214 für die niedrige Spannung zu trennen, wenn Daten in SRAM-Zellen geschrieben werden.
-
Außerdem ist die vorliegende Erfindung nicht auf Ausführungsformen beschränkt, in denen die Vorrichtung 200 so wie oben mit Bezug auf die 4a und 4b beschrieben betrieben wird. In anderen Ausführungsformen kann das Wortleitungssignal 416 vor dem Anlegen des Aktivierungssignals 412 und des inversen Aktivierungssignals 413 angelegt werden, wobei das Aktivierungssignal 412 und das inverse Aktivierungssignal 413 länger angelegt werden als das Wortleitungssignal 416. In weiteren Ausführungsformen kann das Wortleitungssignal 416 angelegt werden, bevor das Aktivierungssignal 412 und das inverse Aktivierungssignal 413 angelegt werden, wobei das Wortleitungssignal 416 länger als das Aktivierungssignal 412 und das inverse Aktivierungssignal 413 angelegt wird. In weiteren Ausführungsformen kann das Wortleitungssignal 416 nach dem Anlegen des Aktivierungssignals 412 und des inversen Aktivierungssignals 413 angelegt werden, wobei das Aktivierungssignal 412 und das inverse Aktivierungssignal 413 länger angelegt werden als das Wortleitungssignal 416.
