DE102011109359B4 - Verfahren zur Herstellung von resistiven RAMs (ReRAMs) und entsprechende integrierte Schaltung - Google Patents

Verfahren zur Herstellung von resistiven RAMs (ReRAMs) und entsprechende integrierte Schaltung Download PDF

Info

Publication number
DE102011109359B4
DE102011109359B4 DE102011109359.5A DE102011109359A DE102011109359B4 DE 102011109359 B4 DE102011109359 B4 DE 102011109359B4 DE 102011109359 A DE102011109359 A DE 102011109359A DE 102011109359 B4 DE102011109359 B4 DE 102011109359B4
Authority
DE
Germany
Prior art keywords
array
base
fuse
trenches
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011109359.5A
Other languages
English (en)
Other versions
DE102011109359A1 (de
Inventor
Andrea Redaelli
Agostino Pirovano
Umberto M. Meotto
Giorgio Servalli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE102011109359A1 publication Critical patent/DE102011109359A1/de
Application granted granted Critical
Publication of DE102011109359B4 publication Critical patent/DE102011109359B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren umfassend:Gleichzeitiges Bilden eines chalkogeniden Speicherarrays und eines Schmelzverbindungsarrays auf dem gleichen Substrat (70), unter Verwendung der folgenden Schritte:Anordnen eines Kollektors (72) auf dem Substrat (70);Anordnen einer Basis (74) über dem Kollektor (72);Anordnen von Emittern (80) und von Basiskontakten (78) über der Basis (74) in dem chalkogeniden Speicherarray, wobei die Basiskontakte (78) jeweils Sätze aus den Emittern (80) trennen;Bilden von Auswahleinheiten für Speicherzellen in dem Speicherarray durch Bilden von zwei Sätzen paralleler Gräben auf dem Substrat (70), wobei die zwei Sätze paralleler Gräben zueinander orthogonal angeordnet sind, so dass an dem Schnittpunkt zwischen zwei in Nähe angeordneten parallelen Gräben eines Satzes und zwischen zwei in Nähe angeordneten parallelen Gräben des anderen Satzes jeweils eine Auswahleinheit definiert ist, wobei die Auswahleinheiten den Kollektor, die Basis und die Emitter umfassen und jede Speicherzelle des Speicherarrays ihre eigene Auswahleinheit umfasst;Anordnen von Schmelzverbindungskontakten (86) über der Basis (74) in dem Schmelzverbindungsarray, wobei nur ein Satz der Gräben in dem Schmelzverbindungsarray gebildet wird, so dass sich zwischen in Nähe angeordneten Gräben Leitungen durchgehend erstrecken,wobei die Schmelzverbindungskontakte (86) und die Basiskontakte (78) gleich dotiert werden und im gleichen Verarbeitungsschritt ausgebildet werden.

Description

  • Hintergrund
  • Die Erfindung bezieht sich im Allgemeinen auf resistive Schreib-Lese-Speicher bzw. RAM-Speicher (nachfolgend ReRAM genannt).
  • Ein ReRAM beruht auf der Verwendung von Materialien, die elektrisch zwischen einem höher leitenden Zustand und einem niedriger leitenden Zustand mehrfach geschaltet werden können. Eine Art von ReRAM, d.h. ein Phasenwechselspeicher, verwendet Phasenwechselmaterialien, d.h. Materialien, die elektrisch zwischen einem allgemein amorphen und einem allgemein kristallinen Zustand geschaltet werden können. Eine Art von Phasenwechsel-Speicherelement verwendet ein Phasenwechselmaterial, das in einer Anwendung elektrisch zwischen einem Strukturzustand von allgemein amorpher und allgemein kristalliner lokaler Ordnung oder zwischen verschiedenen erfassbaren Zuständen von lokaler Ordnung über das gesamte Spektrum zwischen vollständig amorphen und vollständig kristallinen Zuständen geschaltet werden kann.
  • Einmal programmierbare Schmelzverbindungen (programmable fuses) können in Verbindung mit einem Phasenwechsel-Speicherarray verwendet werden. Z.B. können Schmelzverbindungen dauerhaft programmiert werden, um Information zu speichern, die nicht verändert werden soll. Diese Information kann Einstellwerte umfassen, die während einer Herstellung festgesetzt wurden, Microcode und Redundanzadressen, um defekte Speicherelemente mit Ersatzspeicherelementen zu ersetzen, um einige Beispiele zu nennen.
  • Die einfachste Lösung zum Heizen von Schmelzverbindungen in Verbindung mit dem Phasenwechsel-Speicherarray ist, ein Phasenwechsel-Speicherelement permanent durchzubrennen. Dies kann mit hohen Stormimpulsen durchgeführt werden, die an der Phasenwechel-Speicherzelle in umgekehrter Polarität angelegt werden.
  • Da es anders arbeitet, muss das Schmelzverbindungsarray strukturelle Unterschiede zu den Phasenwechsel-Speicherelementen umfassen. Insbesondere ergeben die umgekehrte Polarität und der hohe Strom zum Durchbrennen von Schmelzverbindungen bestimmte Treiber und ein bestimmtes Layout. Im Ergebnis kann sich die Herstellungskomplexität durch den Einbezug eines Schmelzverbindungsarrays auf dem gleichen Chip mit einem Speicherarray erhöhen.
  • Die Erfindung möchte hier Abhilfe schaffen.
  • EP 2 045 814 A1 beschreibt einen nicht-flüchtigen Speicher, in dem Daten einer Speicherzelle zugeordnet werden, die schaltbar oder nicht-schaltbar zwischen einem ersten und einem zweiten Zustand sind. Zur irreversiblen Programmierung wird ein entsprechendes Programmiersignal angelegt, das die Speicherzelle zu einer nicht-schaltbaren Speicherzelle macht. US 2008/0007986 A1 beschreibt ein Phasenwechsel-Speicherarray mit einem redundanten Speicherbereich und einer Redundanz-Reparaturschaltung. Die Redundanz-Reparaturschaltung kann eine Schmelzsicherung umfassen. US 7 985 959 B2 beschreibt vertikale Bipolartransistoren als Auswahleinheiten für einen Phasenwechsel-Speicher. Für das chalkogenide Speicherarray werden Gräben ausgebildet, die zueinander senkrecht verlaufen.
  • Kurzbeschreibung der Erfindung
  • Nach einem ersten Aspekt stellt die Erfindung ein Verfahren nach dem Gegenstand des unabhängigen Anspruchs 1 bereit. Nach einem weiteren Aspekt stellt die Erfindung eine integrierte Schaltung nach dem Gegenstand des unabhängigen Anspruchs 7 bereit. Weitere Aspekte und Merkmale der Erfindung ergeben sich aus den abhängigen Ansprüchen, der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele und der beigefügten Zeichnung.
  • Figurenliste
    • 1 ist eine vergrößerte perspektivische Ansicht eines Hauptarrays in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung;
    • 2 ist eine vergrößerte perspektivische Ansicht eines Schmelzverbindungsarrays in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung;
    • 3 ist eine Querschnittsansicht durch das Hauptarray allgemein entlang der Linie 3-3 entlang der Reihen- oder Wortzeile in 1;
    • 4 ist eine vergrößerte Querschnittsansicht allgemein entlang der Linie 4-4 in 1;
    • 5 ist eine vergrößerte Querschnittsansicht in einer folgenden Stufe zu der in 3 gezeigten in Übereinstimmung mit einem Ausführungsbeispiel;
    • 6 ist eine vergrößerte Querschnittsansicht, die der in 4 folgenden Stufe entspricht, in Übereinstimmung mit einem Ausführungsbeispiel;
    • 7 ist eine vergrößerte Querschnittsansicht in einer folgenden Stufe entsprechend 5 in Übereinstimmung mit einem Ausführungsbeispiel;
    • 8 ist eine vergrößerte Querschnittsansicht in einer folgenden Stufe entsprechend 6 in Übereinstimmung mit einem Ausführungsbeispiel;
    • 9 ist eine vergrößerte Querschnittsansicht in einer folgenden Stufe zu der in 7 gezeigten in Übereinstimmung mit einem Ausführungsbeispiel;
    • 10 ist eine vergrößerte Querschnittsansicht in einer folgenden Stufe zu der in 8 gezeigten in Übereinstimmung mit einem Ausführungsbeispiel;
    • 11 ist eine vergrößerte Querschnittsansicht in einer folgenden Stufe zu der in 9 gezeigten in einem Ausführungsbeispiel;
    • 12 ist eine vergrößerte Querschnittsansicht in einer folgenden Stufe zu der in 10 gezeigten in einem Ausführungsbeispiel;
    • 13 ist eine perspektivische Ansicht in einer folgenden Stufe zu der in 1 gezeigten in Übereinstimmung mit einem Ausführungsbeispiel;
    • 14 ist eine vergrößerte perspektivische Ansicht in einer folgenden Stufe zu der in 2 gezeigten in Übereinstimmung mit einem Ausführungsbeispiel;
    • 15 ist eine vergrößerte Querschnittsansicht in einer folgenden Stufe zu der in 9 gezeigten in Übereinstimmung mit einem Ausführungsbeispiel;
    • 16 ist eine vergrößerte Querschnittsansicht in einer folgenden Stufe zu der in 12 in einem Ausführungsbeispiel gezeigten;
    • 17 ist eine vergrößerte Querschnittsansicht in einer folgenden Stufe zu der in 15 gezeigten in Übereinstimmung mit einem Ausführungsbeispiel;
    • 18 ist eine vergrößerte Querschnittsansicht entsprechend einer folgenden Stufe von 16 in Übereinstimmung mit einem Ausführungsbeispiel;
    • 19 ist eine vergrößerte, perspektivische Ansicht des Hauptarrays in Übereinstimmung mit einem Ausführungsbeispiel in einer folgenden Stufe zu der in 14 gezeigten;
    • 20 ist eine vergrößerte perspektivische Ansicht zu der folgenden Stufe zu der in 14 gezeigten in Übereinstimmung mit einem Ausführungsbeispiel;
    • 21 ist eine vergrößerte Ansicht von oben der Isolationsstrukturen für das Hauptarray (zur Linken) und das Schmelzverbindungsarray (zur Rechten) in Übereinstimmung mit einem Ausführungsbeispiel;
    • 22 ist eine vergrößerte Querschnittsansicht, die die Heizeranordnung in Übereinstimmung mit einem Ausführungsbeispiel zeigt;
    • 23 ist eine vergrößerte Querschnittsansicht, die das Ätzen des Heizers in Übereinstimmung mit einem Ausführungsbeispiel zeigt;
    • 24 ist eine weiter vergrößerte teilweise Ansicht von oben des Hauptarrays in Übereinstimmung mit einem Ausführungsbeispiel in einer frühen Stufe der Herstellung;
    • 25 ist eine weiter vergrößerte Ansicht von oben, die Streifen zeigt, die so gestaltet sein können, dass sie letztendlich Heizer des Hauptarrays in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung bilden in einer folgenden Stufe zu der in 24 gezeigten;
    • 26 ist eine vergrößerte Ansicht von oben des Schmelzverbindungsarrays in der Stufe der Herstellung, die auch in 25 gezeigt ist, in Übereinstimmung mit einem Ausführungsbeispiel;
    • 27 ist eine stark vergrößerte perspektivische Ansicht des Hauptarrays in einer folgenden Stufe in Übereinstimmung mit einem Ausführungsbeispiel;
    • 28 ist eine stark vergrößerte perspektivische Ansicht des Schmelzverbindungsarrays in Übereinstimmung mit einigen Ausführungsbeispielen der vorliegenden Erfindung; und
    • 29 ist eine schematische Darstellung für ein Ausführungsbeispiel der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Ein resistives RAM (Random Access Memory) Speicher-Hauptarray (1) und ein Schmelzverbindungsarray (2) können unter Verwendung der gleichen oder im Wesentlichen der gleichen Schritte auf dem gleichen Halbleitersubstrat gebildet werden. Bezug nehmend auf 1 weist das Halbleitersubstrat 70 erfindungsgemäß einen P-dotierten Kollektor 72 auf. Über dem P-dotierten Kollektor 72 ist eine Basis oder Wortzeile 74. sein. Somit verlaufen die Wortzeilen in der Figur von links nach rechts. Die Bitzeilen verlaufen in die Seite und umfassen mehrere P-dotierte Emitter 80. Basiskontakte 78 trennen Sätze aus vier Emittern in der Reihenrichtung in einem Ausführungsbeispiel. Somit erstrecken sich tiefere Grabenisolationen 82 in der Reihenrichtung, während flachere Grabenisolationen 84 sich in der Bitzeilenrichtung erstrecken. Auch wenn nicht in 1 dargestellt, können die tieferen und flacheren Grabenisolationen 82 und 84 mit einem Dielektrikum gefüllt werden, wie z.B. Siliziumdioxid.
  • Die Emitterkontakte 80 und die Basiskontakte 78 können durch Ionenimplantation mit einer geeigneten Maske in einem Ausführungsbeispiel gebildet werden. Die Maske kann so geöffnet werden, dass sie geeignete Leitungstypen in den geeigneten Orten bildet. Leitungstypen, die sich von den hierin beschriebenen unterscheiden, können verwendet werden. Andere Grabentiefen und -ausrichtungen sind in anderen Ausführungsbeispielen möglich.
  • Bezug nehmend auf 2 kann in einem Ausführungsbeispiel das Schmelzverbindungsarray die gleiche Anordnung von Grabenisolationen 82 und 84 aufweisen, die zur gleichen Zeit gebildet werden, wobei die gleiche Abfolge von Halbleiterverarbeitungsarbeitsgängen verwendet wird, wie sie verwendet wird, um die entsprechenden Gräben für das Hauptarray, das in 1 gezeigt ist, zu bilden. Wie in dem Hauptarray kann das Schmelzverbindungsarray auch Basiskontakte 78 umfassen. Allerdings kann das Schmelzverbindungsarray Schmelzverbindungskontakte 86 anstelle von Emittern umfassen. In einem Ausführungsbeispiel sind die Basiskontakte 78 und die Schmelzverbindungskontakte 86 N+-dotiert und können im gleichen Verarbeitungsschritt ausgebildet werden.
  • 3-12 und 15-18 zeigen die Herstellung des Hauptarrays, wobei die ungeradzahligen Figuren Reihenrichtungsquerschnitte sind und die geradzahligen Figuren Querschnitte in der Bitzeilenrichtung sind. In dem dargestellten Ausführungsbeispiel ist das Hauptarray ein Phasenwechselspeicher, aber auch andere resistive RAM-Speicher können verwendet werden.
  • In 3 und 4 füllt ein Dielektrikum 88 die tieferen und die flacheren Gräben 82 und 84. Eine Siliziumnitridschicht 90 kann unter einer Siliziumoxidschicht 92 gebildet werden. Allerdings können auch andere Dielektrika verwendet werden. In einem Ausführungsbeispiel können Silizid-Wolfram-Anschlüsse 94 über den Siliziumgebieten 78, 80 und 86 und unter der Siliziumnitridschicht 90 gebildet werden. Es ist zu beachten, dass die gleichen Anschlüsse in dem Hauptarray und in dem Schmelzverbindungsarray verwendet werden können. Somit sind, während die dielektrischen Schichten 90 und 92 durchgehend in der Reihenrichtung sind, sie in einem Ausführungsbeispiel mit Gräben versehen, wie in der Bitzeilenrichtung in 4. Die Gräben 96 können nämlich in der Reihenrichtung verlaufen, was eine dielektrische Schicht lässt, die jedes Paar von zwei Emittern 80 überspannt.
  • Jetzt Bezug nehmend auf 5 und 6 können die Strukturen von einem Material bedeckt werden, das verwendet wird, um Heizer 98 zu bilden. Z.B. können Titannitrid-Zusammensetzungen zu diesem Zweck verwendet werden. Die Heizer 98 können das dielektrische Material und die Gräben zwischen dem dielektrischen Material abdecken, wie in den 5 und 6 gezeigt.
  • Dann wird wie in den 7 und 8 gezeigt das Heizermaterial 98 von den Oberseiten der dielektrischen Schichten 90 und 92 entfernt, so dass nur die aufrechten vertikalen Bereiche übrig bleiben, wie mit 98 in 8 angezeigt. Somit verlaufen die L-förmigen Reste 98 in die Reihenrichtung. Ein Nitridmaterial 100 kann über der resultierenden Struktur angeordnet werden und dann wie angezeigt mit Gräben versehen werden, so dass es Seitenwandabstandsstücke bildet, wie in 8 gezeigt.
  • Dann kann die Struktur, die in 8 gezeigt wird, durch noch eine weitere dielektrische Schicht 102 abgedeckt werden, die in einem Ausführungsbeispiel Siliziumdioxid sein kann, wie in den 9 und 10 gezeigt.
  • Bezug nehmend auf 11, kann die Struktur eingeebnet werden, um den oberen Teil der dielektrischen Schicht 102 zu entfernen, was eine ebene Struktur, wie in 12 gezeigt, erzeugt. Die Einebnung kann in einem Ausführungsbeispiel hinunter bis zur Nitridschicht 90 gehen.
  • Bezug nehmend auf 13 können die resultierenden Heizer 98 L-förmig sein und in der Reihenrichtung verlaufen. In der Nähe angeordnete Reihen können L-förmige Heizer 98 aufweisen, die in entgegengesetzte Richtungen zeigen. Die Heizer 98 sind des Weiteren als Resultat einer folgenden selbstausrichtenden Ätzung einer chalkogeniden Bitzeile definiert, die tatsächlich danach in dem Verarbeitungsfluss stattfindet, aber die Heizer sind hier so gezeigt, dass sie die L-Form vor dem Ätzschritt der chalkogeniden Bitzeilen darstellen. Die Heizer 98 sind in dem Hauptarray auf den Emittern 80 angeordnet.
  • 14 zeigt die Heizer 98 für das Schmelzverbindungsarray. In diesem Fall sind die Heizer 98 auf den Schmelzverbindungskontakten 86 angeordnet mit keinem Unterschied bezüglich der Schritte, die für die Heizerbildung in dem Hauptarray eingesetzt werden, wie in den in 3-12 beschrieben. In diesem Fall ist kein Bipolartransistor unter dem Heizer vorhanden und die Unterseite des Heizelements ist in direktem elektrischem Kontakt mit den N-dotierten Siliziumsäulen der Basis 74.
  • Fortfahrend mit 15 ist eine Reihe von Schichten hinzugefügt, die im Fall eines Ausführungsbeispiels mit Phasenwechselspeicher eine chalkogenide Schicht 104 umfassen. Die chalkogenide Schicht 104 kann irgendein passendes Material sein, um einen Phasenwechselspeicher zu bilden, einschließlich sog. GST (Germanium, Antimon, Tellur) - Material. In einigen Ausführungsbeispielen kann in einem Ausführungsbeispiel eine metallische Kappe 106 über der Phasenwechsel- oder chalkogeniden Schicht 104 sein, die aus Titannitrid sein kann. Des Weiteren kann eine weitere Metallschicht angeordnet werden, wie bei 108 angezeigt. Die Schicht 108 kann in einem Ausführungsbeispiel Wolfram sein, um die Bitzeilenleitfähigkeit zu erhöhen.
  • Bezug nehmend auf 16 stellt die chalkogenide Schicht 104 Kontakt mit den Heizern 98 an seinen oberen Enden her.
  • Die Bitzeilendefinition umfasst ein Ätzen, um die Bitzeilen zu definieren, wie in der Wortzeilenrichtung von 17 gezeigt. Die resultierenden Gräben 110 verlaufen in der Bitzeilenrichtung und definieren Bitzeilen 112, die in die Seite in 17 verlaufen und über die Seite in 18, welches die Bitzeilenrichtung ist. Dies ist die selbstausrichtende Ätzung der Bitzeile hinunter bis zu den Wolframanschlüssen 94. Eine größere Öffnung 114 wird über den Basiskontakten 78 gebildet.
  • Bezug nehmend auf 19 sind in der perspektivischen Darstellung überlappende Schichten entfernt worden, um die Anordnung der chalkogeniden Schichten 104 zu zeigen. Wie dort gezeigt, erstrecken sich die chalkogeniden Schichten nur über die Emitter 80 und kontaktieren die jetzt vereinzelten Heizer 98. Es ist zu beachten, dass die Heizer während der selbstausrichtenden Bitzeilenätzung vereinzelt worden sind. Somit verlaufen die chalkogeniden Schichten in der Bitzeilenrichtung, wie in 19 gezeigt.
  • 20 zeigt die entsprechenden Strukturen in dem Schmelzverbindungsarray. Zu beachten ist, dass es in dem Schmelzverbindungsarray eine teilweise selbstausrichtende Bitzeilenätzung gibt, die nur Bereiche der chalkogeniden Schicht 104 entlang einer ersten Wortzeile an der Kante des Arrays belässt.
  • Danach können gewöhnliche Schritte verwendet werden, um Kupfer-Damascene-Leitungen in der Reihen- und Bitzeilenrichtung auf den Schmelzverbindungs- und den Hauptarrays in einigen Ausführungsbeispielen zu bilden.
  • In Übereinstimmung mit einem weiteren Ausführungsbeispiel können ein resistives RAM-Speicher-(ReRAM)-Hauptarray und ein Schmelzverbindungsarray auf dem gleichen Siliziumsubstrat hergestellt werden. In einigen Ausführungsbeispielen kann die Verarbeitungskomplexität verringert werden und Effizienzen können durch Verwendung ähnlicher Verarbeitungstechniken für sowohl das Schmelzverbindungsarray als auch das Hauptarray erreicht werden, trotz der strukturellen Unterschiede zwischen den beiden Arrays. Zusätzlich ist es vorteilhaft, nur eine Schmelzverbindung pro Bitzeile in Übereinstimmung mit einigen Ausführungsbeispielen zu bilden, wobei der auswählende Transistor an der Arraykante ausgeführt ist. Die fehlenden Schmelzverbindungen auf jeder Bitzeile bieten dann eine Beabstandung zwischen in Nähe angeordneten Schmelzverbindungen, was in einigen Ausführungsbeispielen Kurzschlüsse oder Beschädigungen reduziert, wenn Schmelzverbindungen durchbrennen.
  • In einigen Fällen können die Wortzeilen untereinander verknüpft sein. Eine Vektoranordnung kann gewöhnliche Wortzeilen verwenden, mit Schmelzverbindungen, die durch Treiber entlang der Kante des Schmelzverbindungsarrays anstatt von Treibern unter den Schmelzverbindungen betrieben werden. Als Ergebnis kann der reihenparasitäre Widerstand jeder Schmelzverbindung reduziert werden, was die Leistungsfähigkeit in einigen Ausführungsbeispielen verbessert.
  • Bezug nehmend auf 21 kann das Hauptarray einschließlich der ReRAM-Zellen beabstandete parallele flachere Grabenisolationen 14 und rechtwinklig beabstandete parallele tiefere Isolationen 16a umfassen. Die Isolationen 14 oder 16a können in der Form von Gräben in einem Halbleitersubstrat sein, wobei die Gräben mit einem Dielektrikum gefüllt sind. Ein aktives Zellgebiet 23 kann an dem Schnittpunkt zwischen zwei in Nähe angeordneten tieferen Grabenisolationen 16a und zwischen zwei in Nähe angeordneten flacheren Grabenisolationen 14 definiert werden. Unter jedem aktiven Zellgebiet 23 kann in einem Ausführungsbeispiel ein Auswahltransistor (nicht in 21 gezeigt) in der Form eines Bipolartransistors sein. Ein resistives RAM-Speicher-Element kann in einigen Ausführungsbeispielen direkt über dem Auswahltransistor gebildet sein. Das heißt, in einigen Ausführungsbeispielen umfasst jede ReRAM-Zelle ihren eigenen unterlagernden Auswahltransistor. Andere Hauptarraykonfigurationen können auch verwendet werden.
  • In dem Schmelzverbindungsarray 12, das auf der rechten Seite in 21 gezeigt ist, gibt es nur einen Satz beabstandeter, paralleler Grabenisolationen 16b. Die Grabenisolationen 16b entsprechen den flacheren Grabenisolationen 16a in dem Hauptarray. Allerdings können die rechtwinkligen Grabenisolationen 14 in dem Schmelzverbindungsarray vermieden werden und stattdessen kann das Schmelzverbindungsarray Wortzeilen 18 umfassen, die sich durchgehend zwischen in der Nähe angeordneten Grabenisolationen 16b erstrecken. Somit verwendet im Gegensatz zu dem Hauptarray das Schmelzverbindungsarray durchgehende Wortzeilen, die z.B. gleichzeitig viele Schmelzverbindungszellen entlang einer Reihe betreiben, während in einigen Ausführungsbeispielen das Hauptarray eine Reihe von einzelnen Bipolartransistoren umfasst, die jede Zeile betreiben.
  • Vorteilhafterweise kann in einigen Ausführungsbeispielen die Verwendung von durchgehenden Niedrigwiderstands-Wortzeilen den parasitären Widerstand des Schmelzverbindungsarrays reduzieren. Der Widerstand kann in dem Schmelzverbindungsarray wichtig sein, aufgrund des Bedürfnisses relativ hoher Ströme um die Schmelzverbindungen in dem Schmelzverbindungsarray destruktiv zu programmieren. In einigen Ausführungsbeispielen können die Schmelzverbindungen programmiert werden, indem entgegengesetzt polarisierter hoher Strom durch sie geleitet wird, was einen destruktiven Ausfall bewirkt. Somit sind die Schmelzverbindungen entweder unprogrammiert oder werden programmiert indem die Schmelzverbindungen veranlasst werden, durch das Durchtreten von relativ hohem Strom auszufallen. In einem Ausführungsbeispiel können die Wortzeilen 14 aus Silicid, wie etwa Kobaltsilicid, gebildet werden, das auf dem gleichen Halbleitersubstrat gebildet wird, in dem die Gräben gebildet wurden.
  • Jetzt werden in 22 eine Heizerschicht 20 und wahlweise eine dielektrische Hüllschicht 126, die beide eine sublithografische Dicke aufweisen, konform auf dem Wafer 100 angeordnet. Die Heizerschicht 20 kann mehrere parallele, beabstandete Streifen bilden, die in der Bitzeilenrichtung verlaufen, die in 22 mit „Y“ bezeichnet ist. In einem Ausführungsbeispiel mit Phasenwechselspeicher können die Streifen 20 aus einem Heizermaterial gebildet sein. Z. B. kann das Heizermaterial Joulesche Wärme in Reaktion auf Stromfluss erzeugen. In Ausführungsbeispielen, die nicht-phasenändernde resistive RAM-Speicher verwenden, und in einigen Phasenwechselspeicher-Ausführungsbeispielen kann das Heizermaterial durch entsprechende Streifen von leitendem Material ersetzt werden und in einigen Fällen braucht kein Heizer verwendet zu werden. Die gleichen Maskierungen können verwendet werden, um die Streifen 20 in dem Schmelzverbindungsarray und in dem Hauptarray zu erzeugen. Die Dicke der Heizerschichten 20 kann in einigen Ausführungsbeispielen in dem Bereich von 5-20 nm liegen. Die Heizerschicht 20 kann über einer dielektrischen Schicht 18 gebildet werden, in der Kontakte 24 gebildet sind, die in einigen Ausführungsbeispielen entweder Basiskontakte oder Emitterkontakte eines bipolaren Auswahltransistors sein können. Der Graben 124 in überlagernden dielektrischen Schichten 121 und 122 gestattet Heizern eine elektrische Verbindung zu den Kontakten 24 herzustellen.
  • Die Heizerschicht 20 und die Hüllschicht 126 sind zurückgeätzt und flache Bereiche davon sind von der Unterseite des Heizergrabens 124 entfernt, wie bei 127 in 3 dargestellt. In der Praxis werden vertikale Bereiche der Heizerschicht 20 und der Hüllschicht 126, die an Seiten der Heizergräben 124 haften, von einander getrennt und definieren Heizerstreifen 20' bzw. Hüllbereiche 126', die sich in der Reihenrichtung erstrecken. Deshalb sind die zweite dielektrische Schicht 122 außerhalb der Heizergräben 124 und die erste dielektrische Schicht 18, die Basiskontakte 24a und die Emitterkontakte 24b in den Heizergräben 124 wieder exponiert. Die Heizerstreifen 20' sind in der Form von geradlinigen vertikalen Wänden, die rechtwinklig zu der Spaltenrichtung Y verlaufen und kleine seitliche Vorsprünge an der Unterseite aufweisen. In der Praxis werden zwei getrennte Heizerstreifen 20' von der Heizerschicht 20 in jedem Heizergraben 124 erhalten; jeder der Heizerstreifen 20' erstreckt sich in eine jeweilige Reihe von Auswahltransistoren und ist von allen anderen Heizerstreifen 20' des Wafer 52 isoliert. Eine Füllschicht (nicht gezeigt) wird auf dem Wafer 52 angeordnet und von außerhalb der Heizergräben 124 durch chemisch-mechanische Einebnung entfernt. Somit sind die Heizergräben 124 durch Füllbereiche 127 der Füllschicht gefüllt, was durch eine gestrichelte Line in 23 dargestellt ist.
  • Als nächstes Bezug nehmend auf 24, wird ein Bereich des Haupt- oder Schmelzverbindungsarrays in einer frühen Herstellungsstufe gezeigt. In jedem Array bildet eine Ätzmaske (nicht gezeigt), die sich in gleicher Richtung erstreckt wie die flachen Grabenisolationen 16a, mehrere parallele getrennte Heizerstreifen 20'.
  • Als nächstes können mehrere Schichten über den Streifen 20' aufgebaut werden. Für einen Phasenwechselspeicher kann ein Phasenwechselmaterial, wie z.B. GST, als eine der Schichten angeordnet werden, gefolgt von anderen passenden Schichten, einschließlich einer leitenden Kappe und, in einigen Ausführungsbeispielen, einer Metallleitung, so wie einer Kupfermetallleitung. In anderen resistiven Speichern kann ein anderes Schaltmaterial verwendet werden, so wie Nickeloxid, Titandioxid, Siliziumdioxid oder MnOx, um einige Beispiele zu nennen.
  • Dann kann eine Maske (nicht gezeigt) verwendet werden, die sich rechtwinklig zu der Maske erstreckt, die verwendet wurde, um die Streifen 20' (in 24 gezeigt) zu bilden, um die parallelen beabstandeten Leitungen 22 zu bilden, die in 25 gezeigt sind. Somit wird der Stapel von angeordneten Schichten, umfassend ein Schaltmaterial, geätzt, was die darunter liegenden oder maskierten Bereiche 20a der Streifen 20' hinterlässt und auch Leitungen 22 definiert, die tatsächlich das Schaltmaterial für die Schmelzverbindungs- und Hauptarrayzellen umfassen. Die Leitungen 22 erstrecken sich rechtwinklig zu den Originallängen von Streifen 20', die jetzt in getrennte Heizer 20a segmentiert worden sind, die jeder mit einem externen Auswahltransistor (nicht in 23 gezeigt), einem darunter liegenden Heizer 20a in einer Phasenwechselspeicheranwendung und einer überlagernden ReRAM-Zelle (nicht in 23 gezeigt) gekoppelt sind. Die Hauptarrayzellen 27 können ein Chalkogenid umfassen im Fall eines Phasenwechselspeichers oder eines resistiven Schaltmaterials im Fall eines resistiven RAM-Speichers, das kein Phasenwechsel- speicher ist. Somit kann in dem Hauptarray die reguläre Matrix von Zellen 27 gebildet werden, wobei in einigen Ausführungsbeispielen jede Zelle äquidistant beabstandet von ihren Nachbarzellen in einem Gittermuster angeordnet ist.
  • Bezug nehmend auf 26, wobei gleichzeitig die gleiche Maske verwendet wird, die in 23 verwendet wird, wird eine andere Struktur in dem Schmelzverbindungsarray erreicht. In dem Schmelzverbindungsarray werden die gleichen Abscheidungen angelegt, um den gleichen Stapel wie in dem Hauptarray zu bilden, aber die Abscheidungen sind in einer Richtung quer zu der Länge der Leitungen 22, die in 23 gezeigt sind, anders gestaltet. Als Ergebnis haben die Leitungen 22 unterschiedliche Längen und werden durch einen Spalt G in vertikaler Richtung in 26 unterbrochen.
  • Das heißt, jede zweite Leitung 22a ist länger in der vertikalen oder Bitzeilenrichtung als die in Nähe angeordneten Leitungen 22b auf dem Spalt G. Unter dem Spalt G führen die Leitungen 22c die Leitungen 22a weiter und die Leitungen 22d führen die Leitungen 22b weiter. Somit fluchtet jede längere Leitung 22a oberhalb mit einer kürzeren Leitung 22c unterhalb des Spalts G. Ebenso fluchtet jede kürzere Leitung 22b oberhalb mit einer längeren Leitung 22d unterhalb des Spalts G.
  • Als Ergebnis sind Zellen 26 nur dort gebildet, wo die längeren Leitungen 22a oder 22d die Heizer 20a überlagern. Ein vollständiges Gittermuster von Zellen wird nicht in dem Schmelzverbindungsarray erreicht, da Schmelzverbindungszellen auf abwechselnden Leitungen 22b und 22c nicht gebildet werden. Dies stellt eine Beabstandung zwischen den in Nähe angeordneten Schmelzverbindungen bereit, was die Zuverlässigkeit in einem Ausführungsbeispiel verbessern kann. Das heißt, die in Nähe angeordneten Nachbarn von jeder vorhandenen Schmelzverbindung werden so entfernt, dass es eine größere Beabstandung von einer Schmelzverbindung zu der nächsten gibt.
  • Darüber hinaus wird für jede Leitung 22, die sich in vertikaler oder Bitzeilenrichtung erstreckt, nur eine Schmelzverbindung 26 in einem Ausführungsbeispiel gebildet. Insbesondere wird, wie anschließend detaillierter erklärt werden wird, für jede der Leitungen 22b oder 22c keine Schmelzverbindung gebildet, eine Schmelzverbindung wird aber an der entgegengesetzten Seite des Spalts G auf der entgegengesetzten Seite des Schmelzverbindungsarrays auf den Leitungen 22a und 22d gebildet. Im Ergebnis wird in einigen Ausführungsbeispielen nur eine Schmelzverbindung pro vertikaler Leitung 22a/22c oder 22b/22d gebildet. Jede Leitung 22a/22c und 22b/22d kann in einigen Ausführungsbeispielen einer Bitzeile entsprechen.
  • Bezug nehmend auf 27 umfasst das Hauptarray die tieferen Isolationen 16a, die von der linken Seite nach innen verlaufen, während die flacheren Isolationen 14 von der rechten Seite in die Seite verlaufen. Mehrere säulenförmige Kontakte 24, die Wolframkontakte sein können, können mit silizidierten Gebieten 50 verbunden sein, segmentiert durch die flacheren Isolationen 14.
  • Über den Kontakten 24 können in einem Phasenwechselspeicher-Ausführungsbeispiel die Heizer 20a sein. Das Schaltmaterial 26 kann im Fall eines Phasenwechselspeicher-Ausführungsbeispiels ein Chalkogenid plus eine überlagernde leitfähige Kappe in einigen Ausführungsbeispielen sein. Das Schaltmaterial 26 überlagernd ist die erste Metallisierungsschicht 30, die in einigen Ausführungsbeispielen aus Kupfer sein kann, das in einigen Ausführungsbeispielen metallene Bitzeilen bildet.
  • Als Ergebnis kann jede Hauptspeicherzelle 27 durch einen Auswahltransistor ausgewählt werden, umfassend ein Gebiet 50, das in dem Substrat 52 gebildet ist. Das bedeutet, dass jede Speicherzelle 27 in dem Hauptarray einzeln adressiert und von unten auf sie zugegriffen werden kann. Allerdings sind die Zellen in jeder Bitzeile durchgehend gebildet, so dass sie unsegmentiert sind, während eine Segmentierung zwischen in Nähe angeordneten Zellen nur in der Wortzeilenrichtung stattfindet.
  • Brücken 28 in der Form von vertikalen Vias können die Auswahltransistoren in dem Substrat 52 mit der Metallisierung (M2) 32 in einigen Ausführungsbeispielen verwenden. Die M2-Leitungen 32 sind daher von dem Array entfernt und können daher breiter sein (oder können durch mehrere Leitungen gebildet sein), was ihren Widerstand reduziert.
  • Die Heizer 20a sind in einigen Ausführungsbeispielen auf jede Zelle 27 selbstausgerichtet, da die Heizer 20a durch die gleiche Ätzung segmentiert werden, die verwendet wird, um die Bitzeilen zu segmentieren.
  • Unter den Kontakten 24 können die Bipolarauswahltransistoren durch die rechtwinkligen Gräben 14 und 16a in dem Substrat 52 segmentiert werden. Die Bipolarauswahltransistoren umfassen jeweils ein Gebiet 50, das aus Silizid gebildet sein kann.
  • Bezug nehmend auf 28 werden in dem Schmelzverbindungsarray Schmelzverbindungszellen 26a und 26b über Heizern 20a definiert. Zwischen den zwei Zellen 26a und 26b, wie durch 34 angezeigt, fehlen ein Heizer und der überlagernde Bereich der Zelle. Das heißt, eine Schmelzverbindung fehlt zwischen zwei benachbarten Schmelzverbindungen 26a und 26b. Diese fehlende Schmelzverbindung und dieser fehlende Heizer wurden durch die Ätzung entfernt, die die verkürzten Leitungen 22b und 22c gebildet hat, die in 26 gezeigt sind. Die Schmelzverbindungen 26a und 26b werden dort gebildet, wo die längeren Leitungen 22a die Heizer 20a überlagern, wie in 24 und 26 gezeigt. Gleichermaßen fehlt eine weitere Schmelzverbindung zur Rechten der Schmelzverbindung 26b in diesem Ausführungsbeispiel, entsprechend der gekürzten Leitung 22b in 26.
  • In einigen Ausführungsbeispielen kann die Länge des Schaltmaterials 26 und der Bitzeile 30 gleich sein. In einem anderen Ausführungsbeispiel kann die Bitzeile 30 durchgehend sein (im Gegensatz zu dem, was in 8 gezeigt ist), während das Schaltmaterial diskontinuierlich ist, wie in 8 gezeigt.
  • In einigen Ausführungsbeispielen bildet die Silizidierung, die die Kontakte 50 in dem Hauptarray bildet, auch die Wortzeile 18 in dem Schmelzverbindungsarray.
  • Eine alternative Anordnung von Schmelzverbindungen ist in 29 gezeigt, wo nur eine Schmelzverbindung 26 in jeder Leitung 22 gebildet ist. In einigen Ausführungsbeispielen ist ein Auswahltransistor 40 für jede Schmelzverbindung entlang der Kante des Schmelzverbindungsarrays vorgesehen. Das bedeutet, dass ein Auswahltransistor 40 für jede Leitung 22a oder 22d auf der einen oder der anderen Seiten des Schmelzverbindungsarrays vorgesehen ist. Im Allgemeinen können in einigen Ausführungsbeispielen eine Schmelzverbindung und ein Transistor 40 für diese Schmelzverbindung an der gleichen Seite des Schmelzverbindungsarrays sein. Im Ergebnis ist der Widerstand aufgrund der Leitungslänge in einigen Ausführungsbeispielen reduziert.
  • Jede Schmelzverbindungszelle 26 ist in einem Ausführungsbeispiel mit einer Leitung 22 gekoppelt und jede Leitung 22 hat nur eine Schmelzverbindung 26 pro Leitung 22. Alle Wortzeilen 18 in dem Schmelzverbindungsarray sind in einem Ausführungsbeispiel mit einer gemeinsamen Vorspannung (COMMON) verbunden und umfassen keinen Dekodierer. Jeder der Auswahltransistoren 40 kann in einem Ausführungsbeispiel ein NMOS-Transistor sein. Die Gates der Transistoren 40 können mit einem Dekodierer gekoppelt sein.
  • In einigen Ausführungsbeispielen können NMOS-Transistorwähler 40 in dem Schmelzverbindungsarray entlang den Kanten des Schmelzverbindungsarrays gebildet sein. Dies gestattet die Verwendung von NMOS-Wählern 40 in dem Schmelzverbindungsarray, da sie unter den Schmelzverbindungen heraus gebildet werden können. Gleichzeitig können Bipolarauswahltransistoren unter jeder Hauptarrayzelle gebildet werden.
  • In einigen Ausführungsbeispielen ist das Schmelzverbindungsarray sehr viel kleiner bezüglich des Hauptarrays, auch wenn die Zelldichte der Schmelzverbindungsarrays geringer ist. Eine Vergrößerung des Schmelzverbindungsarrays kann Reproduzierbarkeit in einigen Ausführungsbeispielen verbessern.
  • Programmieren zum Ändern des Zustands oder der Phase des Materials kann durch Anlegen eines Spannungspotentials an unteren und oberen Elektroden erreicht werden, wodurch ein Spannungspotential über ein Speicherelement erzeugt wird, das ein resistives Schaltmaterial umfasst. Unter Beachtung des Falls von Phasenwechselspeichern kann, wenn das Spannungspotential größer ist als die Schwellspannungen von irgend einem Auswahlgerät und Speicherelement, elektrischer Strom durch einen Heizer und das Schaltmaterial in Reaktion auf die angelegten Spannungspotentiale fließen und kann zum Erhitzen des Schaltmaterials führen.
  • Dieses Erhitzen kann in einem Phasenwechselspeicher-Ausführungsbeispiel den Speicherzustand oder die Phase des Schaltmaterials verändern. Veränderung der Phase oder des Zustands des Materials 16 kann die elektrische Eigenschaft des Speichermaterials verändern, z.B. der Widerstand oder die Schwellspannung des Materials kann verändert werden, indem die Phase des Speichermaterials geändert wird.
  • Im „Reset“-Zustand kann Speichermaterial in einem amorphen oder halbamorphen Zustand sein und in dem „Set“-Zustand kann Speichermaterial in einem kristallinen oder halbkristallinen Zustand sein. Der Widerstand von Speichermaterial in dem amorphen oder halbamorphen Zustand kann größer sein als der Widerstand von Speichermaterial im kristallinen oder halbkristallinen Zustand. Es versteht sich, dass die Verbindung von „Reset“ und „Set“ mit amorphen bzw. kristallinen Zuständen eine Konvention ist und dass wenigstens eine entgegengesetzte Konvention angenommen werden kann.
  • Unter Verwendung von elektrischem Strom kann Speichermaterial auf eine verhältnismäßig höhere Temperatur erhitzt werden um zu schmelzen und dann abgeschreckt werden, um Speichermaterial zu verglasen und in einem amorphen Zustand zu „resetten“ (z.B. Programmspeichermaterial auf einen logischen „0“-Wert). Erhitzen des Volumens von Speichermaterial auf eine verhältnismäßig niedrigere Kristallisationstemperatur kann Speichermaterial kristallisieren oder entglasen und Speichermaterial „setten“ (z.B. Programmspeichermaterial auf einen logischen „1“-Wert). Verschiedene Widerstände von Speichermaterial können erhalten werden, um Information durch Verändern der Menge von Stromfluss und -dauer durch das Volumen von Speichermaterial zu speichern.
  • Bezüge in dieser Spezifikation auf „ein Ausführungsbeispiel“ bedeuten, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, die in Verbindung mit dem Ausführungsbeispiel beschrieben wurden, in wenigstens einer Implementierung umfasst ist, die von der vorliegenden Erfindung erfasst ist. Daher beziehen sich Auftritte der Bezeichnung „ein Ausführungsbeispiel“ oder „in einem Ausführungsbeispiel“ nicht notwendigerweise auf das gleiche Ausführungsbeispiel. Des Weiteren können bestimmte Merkmale, bestimmte Strukturen oder Eigenschaften in anderen passenden Formen eingerichtet sein, die sich von den bestimmten dargestellten Ausführungsbeispielen unterscheiden.

Claims (13)

  1. Verfahren umfassend: Gleichzeitiges Bilden eines chalkogeniden Speicherarrays und eines Schmelzverbindungsarrays auf dem gleichen Substrat (70), unter Verwendung der folgenden Schritte: Anordnen eines Kollektors (72) auf dem Substrat (70); Anordnen einer Basis (74) über dem Kollektor (72); Anordnen von Emittern (80) und von Basiskontakten (78) über der Basis (74) in dem chalkogeniden Speicherarray, wobei die Basiskontakte (78) jeweils Sätze aus den Emittern (80) trennen; Bilden von Auswahleinheiten für Speicherzellen in dem Speicherarray durch Bilden von zwei Sätzen paralleler Gräben auf dem Substrat (70), wobei die zwei Sätze paralleler Gräben zueinander orthogonal angeordnet sind, so dass an dem Schnittpunkt zwischen zwei in Nähe angeordneten parallelen Gräben eines Satzes und zwischen zwei in Nähe angeordneten parallelen Gräben des anderen Satzes jeweils eine Auswahleinheit definiert ist, wobei die Auswahleinheiten den Kollektor, die Basis und die Emitter umfassen und jede Speicherzelle des Speicherarrays ihre eigene Auswahleinheit umfasst; Anordnen von Schmelzverbindungskontakten (86) über der Basis (74) in dem Schmelzverbindungsarray, wobei nur ein Satz der Gräben in dem Schmelzverbindungsarray gebildet wird, so dass sich zwischen in Nähe angeordneten Gräben Leitungen durchgehend erstrecken, wobei die Schmelzverbindungskontakte (86) und die Basiskontakte (78) gleich dotiert werden und im gleichen Verarbeitungsschritt ausgebildet werden.
  2. Verfahren nach Anspruch 1, bei welchem eine Auswahleinheit für eine Schmelzverbindung in dem Schmelzverbindungsarray an einer Kante des Schmelzverbindungsarrays ausgeführt wird.
  3. Verfahren nach einem der Ansprüche 1 bis 2, umfassend ein Bilden von Adressleitungen quer zu den Leitungen, wobei die Adressleitungen nur eine Schmelzverbindung pro Leitung umfassen.
  4. Verfahren nach Anspruch 3, umfassend ein Bilden von unterbrochenen Adressleitungen, wobei die Adressleitungen durch einen Spalt so unterbrochen sind, dass jede Adressleitung einen ersten Bereich auf einer Seite des Spalts und einen zweiten Bereich auf der entgegengesetzten Seite des Spalts umfasst.
  5. Verfahren nach Anspruch 4, umfassend ein Bilden von Schmelzverbindungen nur auf dem ersten oder dem zweiten Bereich der Adressleitungen.
  6. Verfahren nach Anspruch 5, umfassend ein Bilden einer Schmelzverbindung an dem Schnittpunkt einer Adressleitung und einer Leitung und ein Bilden von einigen der Adressleitungsbereiche, so dass sie kürzer sind als andere, so dass einige der Adressleitungsbereiche eine Leitung nicht überlagern.
  7. Integrierte Schaltung, umfassend: ein Halbleitersubstrat; ein chalkogenides Speicherarray auf dem Substrat; und ein Schmelzverbindungsarray auf dem Substrat; wobei das Speicherarray und das Schmelzverbindungsarray jeweils einen Kollektor und eine Basis über dem Kollektor umfassen; wobei das Speicherarray Sätze aus Emittern (80) und Basiskontakte (78) umfasst, die jeweils über der Basis angeordnet sind, wobei die Basiskontakte (78) jeweils Sätze aus den Emittern (80) trennen; wobei der Kollektor, die Basis und die Emitter Auswahleinheiten in dem Speicherarray bilden und jede Speicherzelle des Speicherarrays ihre eigene Auswahleinheit umfasst, wobei die Auswahleinheiten durch zwei Sätze paralleler Gräben auf dem Substrat (70) gebildet sind, wobei die zwei Sätze paralleler Gräben zueinander orthogonal angeordnet sind, so dass an den Schnittpunkten zwischen zwei in Nähe angeordneten parallelen Gräben eines Satzes und zwischen zwei in Nähe angeordneten parallelen Gräben des anderen Satzes jeweils eine Auswahleinheit definiert ist; und wobei das Schmelzverbindungsarray Schmelzverbindungskontakte (86) über der Basis (74) umfasst und nur einen Satz der Gräben aufweist, so dass sich zwischen in Nähe angeordneten Gräben Leitungen durchgehend erstrecken; dadurch gekennzeichnet, dass die Schmelzverbindungskontakte (86) und die Basiskontakte (78) gleich dotiert sind.
  8. Schaltung nach Anspruch 7, bei welcher eine Auswahleinheit für eine Schmelzverbindung in dem Schmelzverbindungsarray an einer Kante des Schmelzverbindungsarrays ausgeführt ist.
  9. Schaltung nach einem der Ansprüche 7 bis 8, wobei das Schmelzverbindungsarray Adressleitungen umfasst und nur eine Schmelzverbindung pro Adressleitung umfasst.
  10. Schaltung nach Anspruch 9, umfassend die Adressleitungen, die Spalten umfassen, wobei die Adressleitungen einen ersten Bereich auf der einen Seite des Spalts und einen zweiten Bereich auf der entgegengesetzten Seite des Spalts umfassen.
  11. Schaltung nach Anspruch 10, umfassend die Schmelzverbindungen, die nur auf dem ersten oder dem zweiten Bereich der Adressleitungen angeordnet sind.
  12. Schaltung nach Anspruch 11, bei welcher die Schmelzverbindungen an dem Schnittpunkt einer Adressleitung und einer Leitung gebildet sind, und einige der Adressleitungsbereiche kürzer sind als andere, so dass einige der Adressleitungsbereiche eine Leitung nicht überlagern.
  13. Schaltung nach Anspruch 11, bei welcher die Schaltung ein Phasenwechselspeicher ist.
DE102011109359.5A 2010-08-04 2011-08-03 Verfahren zur Herstellung von resistiven RAMs (ReRAMs) und entsprechende integrierte Schaltung Active DE102011109359B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/849,864 US8569734B2 (en) 2010-08-04 2010-08-04 Forming resistive random access memories together with fuse arrays
US12/849,864 2010-08-04

Publications (2)

Publication Number Publication Date
DE102011109359A1 DE102011109359A1 (de) 2012-02-09
DE102011109359B4 true DE102011109359B4 (de) 2020-10-01

Family

ID=45495205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011109359.5A Active DE102011109359B4 (de) 2010-08-04 2011-08-03 Verfahren zur Herstellung von resistiven RAMs (ReRAMs) und entsprechende integrierte Schaltung

Country Status (6)

Country Link
US (4) US8569734B2 (de)
JP (1) JP5582416B2 (de)
KR (1) KR101296027B1 (de)
CN (1) CN102376888B (de)
DE (1) DE102011109359B4 (de)
SG (1) SG178660A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10244793B2 (en) 2005-07-19 2019-04-02 Juul Labs, Inc. Devices for vaporization of a substance
US8569734B2 (en) * 2010-08-04 2013-10-29 Micron Technology, Inc. Forming resistive random access memories together with fuse arrays
US8607210B2 (en) * 2010-11-30 2013-12-10 Micron Technology, Inc. Code patching for non-volatile memory
FR2972849A1 (fr) * 2011-03-15 2012-09-21 Commissariat Energie Atomique Cellule memoire
KR20120139082A (ko) * 2011-06-16 2012-12-27 삼성전자주식회사 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
US20130058158A1 (en) 2011-09-01 2013-03-07 Micron Technology, Inc. Method, system, and device for l-shaped memory component
US8599599B2 (en) * 2011-09-01 2013-12-03 Micron Technology, Inc. Method, system, and device for phase change memory switch wall cell with approximately horizontal electrode contact
US8803118B2 (en) 2012-05-29 2014-08-12 Micron Technology, Inc. Semiconductor constructions and memory arrays
US9112150B2 (en) 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays
US10058129B2 (en) 2013-12-23 2018-08-28 Juul Labs, Inc. Vaporization device systems and methods
US9324665B2 (en) * 2013-12-27 2016-04-26 Intel Corporation Metal fuse by topology
CN105098066B (zh) * 2014-05-15 2017-05-10 中芯国际集成电路制造(上海)有限公司 一种相变存储器及其制造方法和电子装置
US9627440B2 (en) 2014-05-22 2017-04-18 Micron Technology, Inc. Phase change memory apparatuses
FR3027450B1 (fr) * 2014-10-20 2016-11-04 Commissariat Energie Atomique Dispositif memoire non volatile hybride et procede de fabrication d'un tel dispositif
US9786595B1 (en) * 2016-05-25 2017-10-10 International Business Machines Corporation Antifuse having comb-like top electrode
KR20180087801A (ko) * 2017-01-25 2018-08-02 에스케이하이닉스 주식회사 전도성 퓨즈 물질층을 구비하는 크로스 포인트 어레이 장치
KR102476354B1 (ko) * 2018-04-23 2022-12-09 삼성전자주식회사 반도체 소자의 제조 방법
US10910279B2 (en) 2019-01-25 2021-02-02 Samsung Electronics Co., Ltd. Variable resistance memory devices
US11211120B2 (en) 2020-03-17 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bit line and word line connection for memory array

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006031503A1 (en) * 2004-09-10 2006-03-23 Intel Corporation One time programmable phase change memory
US20070189053A1 (en) * 2006-01-20 2007-08-16 Stmicroelectronics S.R.L. Electrical fuse device based on a phase-change memory element and corresponding programming method
US20080007986A1 (en) * 2006-07-04 2008-01-10 Samsung Electronics Co., Ltd. One-time programmable devices including chalcogenide material, electronic systems including the same and methods of operating the same
US20090065761A1 (en) * 2007-09-06 2009-03-12 International Business Machine Corporation Programmable fuse/non-volatile memory structures in beol regions using externally heated phase change material
EP2045814A1 (de) * 2007-10-03 2009-04-08 STMicroelectronics S.r.l. Verfahren und Vorrichtung zur irreversiblen Programmierung und Auslesung nichtflüchtiger Speicherzellen
US20100163833A1 (en) * 2008-12-31 2010-07-01 Stmicroelectronics S.R.I. Electrical fuse device based on a phase-change memory element and corresponding programming method
US7985959B2 (en) * 2008-07-11 2011-07-26 Intel Corporation Self-aligned vertical bipolar junction transistor for phase change memories

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3619152A (en) 1969-09-16 1971-11-09 Tetrahedron Associates Cutting tool with boron filament composite
JPS58110053A (ja) 1981-12-24 1983-06-30 Fujitsu Ltd 半導体装置とその製造方法
JP4148995B2 (ja) * 1996-06-05 2008-09-10 エヌエックスピー ビー ヴィ 書き込み可能な不揮発性メモリデバイス及びこのデバイスの製造方法
JP2001052495A (ja) * 1999-06-03 2001-02-23 Toshiba Corp 半導体メモリ
US7070342B2 (en) 2003-03-24 2006-07-04 Aurora Instruments, Inc. Low profile system for joining optical fiber waveguides
US7554873B2 (en) * 2005-03-21 2009-06-30 Macronix International Co., Ltd. Three-dimensional memory devices and methods of manufacturing and operating the same
US8237140B2 (en) * 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
JP2009506577A (ja) 2005-08-31 2009-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション ランダム・アクセス電気的プログラム可能なｅヒューズｒｏｍ
US7521950B2 (en) 2005-10-07 2009-04-21 International Business Machines Corporation Wafer level I/O test and repair enabled by I/O layer
JP4940144B2 (ja) * 2005-10-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7763932B2 (en) 2006-06-29 2010-07-27 International Business Machines Corporation Multi-bit high-density memory device and architecture and method of fabricating multi-bit high-density memory devices
JP2009010264A (ja) 2007-06-29 2009-01-15 Toshiba Corp 抵抗変化メモリ装置及び集積回路装置
US7838341B2 (en) * 2008-03-14 2010-11-23 Ovonyx, Inc. Self-aligned memory cells and method for forming
KR101424138B1 (ko) * 2008-09-19 2014-08-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP4987927B2 (ja) * 2009-09-24 2012-08-01 株式会社東芝 半導体記憶装置
JP2010123987A (ja) 2010-01-14 2010-06-03 Hitachi Ltd 半導体装置
US8569734B2 (en) 2010-08-04 2013-10-29 Micron Technology, Inc. Forming resistive random access memories together with fuse arrays

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006031503A1 (en) * 2004-09-10 2006-03-23 Intel Corporation One time programmable phase change memory
US20070189053A1 (en) * 2006-01-20 2007-08-16 Stmicroelectronics S.R.L. Electrical fuse device based on a phase-change memory element and corresponding programming method
US20080007986A1 (en) * 2006-07-04 2008-01-10 Samsung Electronics Co., Ltd. One-time programmable devices including chalcogenide material, electronic systems including the same and methods of operating the same
US20090065761A1 (en) * 2007-09-06 2009-03-12 International Business Machine Corporation Programmable fuse/non-volatile memory structures in beol regions using externally heated phase change material
EP2045814A1 (de) * 2007-10-03 2009-04-08 STMicroelectronics S.r.l. Verfahren und Vorrichtung zur irreversiblen Programmierung und Auslesung nichtflüchtiger Speicherzellen
US7985959B2 (en) * 2008-07-11 2011-07-26 Intel Corporation Self-aligned vertical bipolar junction transistor for phase change memories
US20100163833A1 (en) * 2008-12-31 2010-07-01 Stmicroelectronics S.R.I. Electrical fuse device based on a phase-change memory element and corresponding programming method

Also Published As

Publication number Publication date
US9356237B2 (en) 2016-05-31
US20150280123A1 (en) 2015-10-01
US8569734B2 (en) 2013-10-29
DE102011109359A1 (de) 2012-02-09
JP5582416B2 (ja) 2014-09-03
US20120032136A1 (en) 2012-02-09
SG178660A1 (en) 2012-03-29
US20160260897A1 (en) 2016-09-08
US9136471B2 (en) 2015-09-15
JP2012049521A (ja) 2012-03-08
US9735354B2 (en) 2017-08-15
US20140048763A1 (en) 2014-02-20
CN102376888A (zh) 2012-03-14
KR20120013200A (ko) 2012-02-14
KR101296027B1 (ko) 2013-08-12
CN102376888B (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
DE102011109359B4 (de) Verfahren zur Herstellung von resistiven RAMs (ReRAMs) und entsprechende integrierte Schaltung
DE60224622T2 (de) Einmal programmierbarer Speicher
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE102006028971B4 (de) Integriertes Schaltkreisbauelement mit einer vertikalen Diode und Herstellungsverfahren
DE2300847C3 (de) Halbleiterfestwertspeicher
DE102004020575B3 (de) Halbleiterspeicherbauelement in Cross-Point-Architektur
DE10128482A1 (de) Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE102013102719B4 (de) Halbleiterspeichervorrichtungen
DE102007015540A1 (de) Speicherzelle, Speichervorrichtung und Verfahren zu deren Betätigung
DE102016101764A1 (de) Antifuse-Zellenstruktur
DE10352399A1 (de) Speicherarray
DE102007037888A1 (de) Speicherzellen-Array mit Tunnel-FET als Zugriffstransistor
DE60218685T2 (de) Herstellungsverfahren für Zellenanordnung mit bipolaren Auswahltransistoren und zugehörige Zellenanordnung
DE102008031070A1 (de) Phasenänderungsspeicher und Verfahren zum Herstellen derselben
DE60217120T2 (de) Zellenanordnung mit einem darin enthaltenen Auswähl-Bipolartransistor sowie Verfahren zum Herstellen derselben
DE102019114219A1 (de) Einmal programmierbare (OTP) Implementierung unter Verwendung magnetischer Übergänge
DE102008027012A1 (de) Integrierte Schaltung mit Logikteil und Speicherteil
DE112008001618B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines solchen
DE102008027025A1 (de) Speicher mit gemeinsam genutztem Speichermaterial
DE102006040238A1 (de) Transistor, Speicherzellenanordnung und Verfahren zum Herstellen und Betreiben eines Speicherelements mit mindestens einer Speicherzelle, insbesondere einer resistiv schaltenden Speicherzelle und Speicherelement
WO2006029594A1 (de) Halbleiterspeicherbauelement
DE102008026860A1 (de) Speicher mit gemeinsam genutztem Speichermaterial
DE102007019825A1 (de) Integrierte Schaltung, Verfahren zum Lesen von Daten aus einer Speichervorrichtung einer integrierten Schaltung, Verfahren zum Schreiben von Daten in eine Speichervorrichtung einer integrierten Schaltung, Speichermodul sowie Computerprogramm
EP0864177A2 (de) Festwert-speicherzellenanordnung und verfahren zu deren herstellung
US8860223B1 (en) Resistive random access memory

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, 80538 MUENCHEN,

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: MICRON TECHNOLOGY, INC., BOISE, US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120523

R082 Change of representative

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

Effective date: 20120523

Representative=s name: SAMSON & PARTNER PATENTANWAELTE MBB, DE

Effective date: 20120523

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0045000000

Ipc: H10N0070000000