CN102376888A - 与熔丝阵列一起形成电阻式随机存取存储器 - Google Patents

与熔丝阵列一起形成电阻式随机存取存储器 Download PDF

Info

Publication number
CN102376888A
CN102376888A CN2011102256606A CN201110225660A CN102376888A CN 102376888 A CN102376888 A CN 102376888A CN 2011102256606 A CN2011102256606 A CN 2011102256606A CN 201110225660 A CN201110225660 A CN 201110225660A CN 102376888 A CN102376888 A CN 102376888A
Authority
CN
China
Prior art keywords
array
address wire
fuse
fuses
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102256606A
Other languages
English (en)
Other versions
CN102376888B (zh
Inventor
安德烈亚·雷达埃利
阿戈斯蒂诺·皮罗瓦诺
翁贝托·M·梅奥托
乔治·塞尔瓦利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102376888A publication Critical patent/CN102376888A/zh
Application granted granted Critical
Publication of CN102376888B publication Critical patent/CN102376888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

可在具有熔丝阵列的同一衬底上形成电阻式随机存取存储器阵列。所述随机存取存储器与所述熔丝阵列可使用同一活性材料。举例来说，所述熔丝阵列及所述存储器阵列两者均可使用硫属化物材料作为活性切换材料。主要阵列可使用若干组垂直沟槽隔离部的图案，且所述熔丝阵列可仅使用一组平行沟槽隔离部。因此，所述熔丝阵列可具有在邻近沟槽隔离部之间连续延伸的导电线。在一些实施例中，此连续线可减小穿过所述熔丝的导电路径的电阻。

Description

与熔丝阵列一起形成电阻式随机存取存储器
技术领域
本发明大体来说涉及电阻式随机存取存储器(ReRAM)。
背景技术
ReRAM依赖于可数次在较高导电状态与较低导电状态之间电切换的材料。一种类型的ReRAM相变存储器使用相变材料，即，可在大体非晶状态与大体结晶状态之间电切换的材料。在一个应用中，一种类型的相变存储器元件利用可在大体非晶局部次序与大体结晶局部次序的结构状态之间或在跨越完全非晶状态与完全结晶状态之间的整个谱的局部次序的不同可检测状态之间电切换的相变材料。
可结合相变存储器阵列使用一次可编程熔丝。举例来说，可永久地编程熔丝以存储不应改变的信息。此信息可包含在制造期间设定的修整值、微码及用替换存储器元件替换有缺陷存储器元件的冗余地址，此处仅举几个实例。
结合相变存储器阵列加热熔丝的最容易解决方案是永久地熔断相变存储元件。此可借助以相反极性递送到相变存储器单元的高电流脉冲来完成。
由于其不同地操作，因此熔丝阵列必须包含相变存储器元件内的结构差异。特定来说，用于熔断熔丝的相反极性及高电流产生特定驱动器及布局。因此，制作复杂性可因在具有存储器阵列的同一裸片上包含熔丝阵列而增加。
附图说明
图1是根据本发明的一个实施例的主要阵列的放大透视图；
图2是根据本发明的一个实施例的熔丝阵列的放大透视图；
图3是大体沿着图1中的线3-3截取的贯穿主要阵列的横截面(沿着行或字线截取)；
图4是大体沿着图1中的线4-4截取的放大横截面图；
图5是根据一个实施例在图3中所示的阶段的后续阶段处的放大横截面图；
图6是根据一个实施例在对应于图4的后续阶段处的放大横截面图；
图7是根据一个实施例在对应于图5的后续阶段处的放大横截面图；
图8是根据一个实施例在对应于图6的后续阶段处的放大横截面图；
图9是根据一个实施例在图7中所示的阶段的后续阶段处的放大横截面图；
图10是根据一个实施例在图8中所示的阶段的后续阶段处的放大横截面图；
图11是在一个实施例中在图9中所示的阶段的后续阶段处的放大横截面图；
图12是在一个实施例中在图10中所示的阶段的后续阶段处的放大横截面图；
图13是根据一个实施例在图1中所示的阶段的后续阶段处的透视图；
图14是根据一个实施例在图2中所示的阶段的后续阶段处的放大透视图；
图15是根据一个实施例在图9中所示的阶段之后的阶段处的放大横截面图；
图16是根据一个实施例在图12中所示的阶段之后的阶段处的放大横截面图；
图17是根据一个实施例在图15中所示的阶段之后的阶段处的放大横截面图；
图18是根据一个实施例在对应于图16的后续阶段处的放大横截面图；
图19是根据一个实施例在图14中所示的阶段之后的阶段处的主要阵列的放大透视图；
图20是根据一个实施例在图14中所示的阶段之后的阶段处的放大透视图；
图21是根据一个实施例的主要阵列(在左边)及熔丝阵列(在右边)的隔离结构的放大俯视平面图；
图22是展示根据一个实施例的加热器沉积的放大横截面图；
图23是展示根据一个实施例的加热器蚀刻的放大横截面图；
图24是根据一个实施例在早期制造阶段主要阵列处的更放大局部俯视平面图；
图25是展示根据一个实施例在图24中所示的阶段的后续阶段处可经图案化以最终形成主要阵列的加热器的条带的更放大俯视平面图；
图26是根据一个实施例还展示于图25中的制造阶段处熔丝阵列的放大俯视平面图；
图27是根据一个实施例在后续阶段处主要阵列的大程度上放大的透视图；
图28是根据本发明的一些实施例的熔丝阵列的大程度上放大的透视图；且
图29是本发明的一个实施例的示意性描绘。
具体实施方式
可使用相同或大致相同的步骤在同一半导体衬底上形成主要电阻式随机存取存储器阵列(图1)及熔丝阵列(图2)。参考图1，在一个实施例中，半导体衬底70可具有P型集电极72。在一个实施例中，在P型集电极72上方的可为N型基极或字线74。因此，在所述图中字线从左向右延续。位线向页面中延续且包含多个P型发射极80。在一个实施例中，基极触点78沿行方向分离含四个发射极的集合。因此，较深的沟槽隔离部82沿行方向延伸，而较浅的沟槽隔离部84沿位线方向延伸。尽管图1中未描绘，但较深及较浅的沟槽隔离部82及84可填充有电介质，例如二氧化硅。
在一个实施例中，发射极80及基极触点78可通过借助适当掩蔽进行离子植入来形成。掩模可经打通以在适当位置处形成适当导电性类型。可使用除本文中所描述的导电性类型以外的导电性类型。在其它实施例中，可能有其它沟槽深度及定向。
参考图2，在一个实施例中，熔丝阵列可具有沟槽隔离部82及84的相同布置，所述沟槽隔离部是同时地使用与用于形成图1中所示的主要阵列的对应沟槽的相同的半导体处理操作序列形成的。如同在主要阵列中，所述熔丝阵列也可包含基极触点78。然而，所述熔丝阵列可包含熔丝触点86而非发射极。在一个实施例中，基极触点78及熔丝触点86经N+掺杂且可在同一过程步骤处形成。
图3到图12及图15到18展示主要阵列的制作，其中奇数编号的图为行方向横截面且偶数编号的图为沿位线方向的横截面。在所图解说明的实施例中，主要阵列为相变存储器，但也可使用其它电阻式随机存取存储器。
在图3及图4中，电介质88填充较深及较浅的沟槽82及84。可在氧化硅层92下方形成氮化硅层90。然而，也可使用其它电介质。在一个实施例中，可在硅区域78、80及86上面以及氮化硅层90下方形成硅化物外加钨柱塞94。注意可在主要阵列与熔丝阵列中使用相同柱塞。因此，在一个实施例中，尽管电介质层90与92沿行方向为连续的，但其被开槽，如在图4中沿位线方向所见。即，沟槽96可沿行方向延续，从而使得电介质层横跨每一对的两个发射极80。
接着，参考图5及图6，可由用于形成加热器98的材料覆盖所述结构。举例来说，可将氮化钛复合物用于此目的。加热器98可覆盖电介质材料及所述电介质材料之间的沟槽，如图5及图6中所示。
接着，如图7及图8中所示，从电介质层90及92的顶部移除加热器98材料，使得仅保留竖立的垂直部分，如图8中98处所指示。因此，L形剩余物98沿行方向延续。如所指示，可在所得结构上方沉积氮化物材料100并接着对其进行开槽，以形成图8中所示的侧壁间隔物。
接着，可由又一电介质层102覆盖图8中所示的结构，在一个实施例中，所述又一电介质层可为二氧化硅，如图9及图10中所示。
移到图11，可对所述结构进行平面化以移除电介质层102的上部部分，从而形成图12中所示的平面结构。在一个实施例中，所述平面化可一直向下进行到氮化物层90。
参考图13，所得加热器98可为L形且可沿行方向延续。邻近行可具有面向相反方向的L形加热器98。作为对硫属化物位线的接着发生的自对准蚀刻(在工艺流程中所述蚀刻实际上是随后发生)的结果而进一步界定加热器98，但此处展示加热器是为了图解说明在硫属化物位线蚀刻步骤之前是L形状。加热器98被定位于主要阵列中发射极80上。
图14展示熔丝阵列的加热器98。在此情况下，在熔丝触点86的顶部上定位加热器98，其中相对于如图3到图12中所描述用于主要阵列中的加热器形成的步骤不具有差异。在此情况下，加热器下面不存在双极型晶体管且加热器元件的底部与基极74的经N-掺杂硅柱直接电接触。
继续图15，添加一系列层，在相变存储器实施例的情况下包含硫属化物层104。硫属化物层104可为适合于形成相变存储器的任何材料，包含所谓的GST(锗、锑、碲)材料。在一些实施例中，在相变或硫属化物层104上方的可为金属帽106，在一个实施例中，所述金属帽可为氮化钛。接下来，可沉积又一金属层，如108处所指示。在一个实施例中，层108可为钨以增加位线导电性。
参考图16，硫属化物层104在加热器98的上部端处与其进行接触。
位线界定步骤涉及进行蚀刻来界定位线，如沿图17的字线方向所示。所得沟槽110沿位线方向延续且界定向图17中的页面中且跨越图18(其为位线方向)中的页面延续的位线112。此为对位线的向下到钨柱塞94的自对准蚀刻。在基极触点78上方形成较大开口114。
参考图19，为展示硫属化物层104的布置而已在透视描绘中移除上覆层。如在那里所示，所述硫属化物层仅在发射极80上方延伸且与现已单个化的加热器98进行接触。注意，所述加热器是在自对准位线蚀刻期间单个化的。因此，硫属化物层沿位线方向延续，如图19中所指示。
图20展示熔丝阵列中的对应结构。注意，在熔丝阵列中，存在部分自对准位线蚀刻，其仅留下硫属化物层104的沿着第一字线在阵列的边缘处的部分。
在一些实施例中，此后，可利用常规步骤在熔丝阵列及主要阵列上沿行方向及位线方向形成铜镶嵌线。
根据另一实施例，可在同一硅衬底上制作电阻式随机存取存储器(ReRAM)主要阵列与熔丝阵列。在一些实施例中，通过对熔丝阵列及主要阵列两者使用类似的处理技术而不论两个阵列之间的结构差异如何，可降低工艺复杂性且可实现效率。另外，根据其中在阵列边缘处实现选择晶体管的一些实施例，每位线仅形成一个熔丝为有利的。在一些实施例中，每一位线上熔丝的缺失则提供邻近熔丝之间的间隔，此可减少在熔丝被熔断时的短路或损坏。
在一些情况下，可将字线连系在一起。向量布置可使用共用字线，其中熔丝由沿着熔丝阵列的边缘的驱动器而非熔丝下方的驱动器驱动。因此，在一些实施例中，可减小每一熔丝的行寄生电阻，从而改进性能。
参考图21，包含ReRAM单元的主要阵列可包含间隔开的平行较浅沟槽隔离部14及垂直的间隔开的平行较深隔离部16a。隔离部14或16a在半导体衬底中可呈沟槽的形式，那些沟槽填充有电介质。单元有效区域23可界定于两个邻近较深沟槽隔离部16a之间及两个邻近较浅沟槽隔离部14之间的相交点处。在一个实施例中，在每一单元有效区域23下面的可为呈双极型结晶体管形式的选择晶体管(图21中未展示)。在一些实施例中，可在选择晶体管正上方形成电阻式随机存取存储器元件。也就是说，在一些实施例中，每一ReRAM单元包含其自身的下伏选择晶体管。还可使用其它主要阵列配置。
在图21中右侧上所示的熔丝阵列12中，仅存在一组间隔开的平行沟槽隔离部16b。沟槽隔离部16b对应于主要阵列中的较浅沟槽隔离部16a。然而，可在熔丝阵列中省略垂直沟槽隔离部14，且代替地熔丝阵列可包含在邻近沟槽隔离部16b之间连续延伸的字线18。因此，在一些实施例中，与主要阵列形成对比，熔丝阵列使用同时驱动沿着一行(举例来说)的许多熔丝单元的连续字线，而主要阵列包含驱动每一单元的一系列个别双极型结晶体管。
有利地，在一些实施例中，连续的低电阻字线的使用可减小熔丝阵列的寄生电阻。由于需要相对高的电流以破坏性地编程熔丝阵列中的熔丝，因此在熔丝阵列中电阻可为重要的。在一些实施例中，可通过使反向偏置高电流穿过熔丝从而造成破坏性故障来编程所述熔丝。因此，所述熔丝未经编程或因通过传递相对高的电流致使熔丝出故障而经编程。在一个实施例中，字线14可由形成于其中形成有沟槽的同一半导体衬底的顶部上的硅化物(例如硅化钴)形成。
接着，在图22中，在晶片100上保形地沉积加热器层20及任选地电介质鞘层126(两者均具有亚光刻厚度)。加热器层20可构成沿图22中指示为“Y”的位线方向延续的多个平行的间隔开的条带。在相变存储器实施例中，条带20可由加热器材料形成。举例来说，所述加热器材料可响应于电流而产生焦耳(Joule)热。在使用非相变电阻式随机存取存储器的实施例中及在一些相变存储器实施例中，可由对应导电材料条带替换加热器材料，且在一些情况下，可不使用加热器。可使用相同掩模在熔丝阵列与主要阵列中产生条带20。在一些实施例中，加热器层20的厚度可介于5nm到20nm的范围中。加热器层20可形成于其中形成有触点24的电介质层18上方，在一些实施例中，触点24可为双极型选择晶体管的基极触点或发射极触点。上覆电介质层121及122中的沟槽124使得加热器能够进行到触点24的电连接。
对加热器层20及鞘层126进行回蚀且从加热器沟槽124的底部移除其平坦部分，如图3中127处所图解说明。实际上，加热器层20与鞘层126的粘附到加热器沟槽124的侧的垂直部分彼此分离且分别界定沿行方向延伸的加热器条带20′及鞘部分126′。因此，再次暴露加热器沟槽124外侧的第二电介质层122以及加热器沟槽124内侧的第一电介质层18、基极触点24a及发射极触点24b。加热器条带20′呈垂直于列方向Y延续且在底部处具有小的横向突出部的直线性垂直壁的形式。实际上，两个单独的加热器条带20′是从每一加热器沟槽124中的加热器层20获得的；加热器条带20′中的每一者在相应的选择晶体管行上延伸且与晶片52的任何其它加热器条带20′隔离。在晶片52上沉积填充层(未展示)且通过化学机械平面化从加热器沟槽124外侧移除所述填充层。因此，加热器沟槽124由所述填充层的填充部分127填充，如图23中的虚线所图解说明。
接下来参考图24，展示在早期制作阶段处主要阵列或熔丝阵列的一部分。在每一阵列中，沿与浅沟槽隔离部16a相同的方向延伸的蚀刻掩模(未展示)形成多个平行间隔开的加热器条带20′。
接下来，可在条带20′上方建造多个层。对于相变存储器，可沉积例如GST的相变材料作为那些层中的一者，之后沉积其它适合层，包含导电帽且在一些实施例中包含金属线(例如铜金属线)。在其它电阻式存储器中，可使用不同的切换材料，例如氧化镍、二氧化钛、二氧化硅或MnOx，此处仅举几个实例。
接着，可使用垂直于用于形成条带20′(展示于图24中)的掩模延伸的掩模(未展示)来形成图25中所示的平行间隔开的线22。因此，蚀刻所沉积层堆叠(包含切换材料)，从而留下条带20′的下伏或经掩蔽部分20a且还界定实际上包含用于熔丝阵列单元及主要阵列单元的切换材料的线22。线22垂直于条带20′的原始长度延伸，条带20′现在已被分段成若干离散加热器20a，每一离散加热器20a耦合到外部选择晶体管(图23中未展示)、相变存储器应用中的下伏加热器20a及上覆ReRAM单元(图23中未展示)。主要阵列单元27可在相变存储器的情况下包含硫属化物或在除相变存储器以外的电阻式随机存取存储器的情况下包含电阻式切换材料。因此，在一些实施例中，在主要阵列中，可形成规则的单元27矩阵，每一单元以栅格图案与其邻近单元等距地间隔开。
参考图26，同时，使用图23中所使用的相同掩模，在熔丝阵列中实现不同的结构。在熔丝阵列中，施加相同的沉积物以形成与在主要阵列中相同的堆叠，但沿横切于图23中所示的线22的长度的方向不同地对所述沉积物进行图案化。因此，在图26中，线22具有不同的长度且沿垂直方向由间隙G中断。
也就是说，在间隙G的顶部上，每隔一个的线22a沿垂直或位线方向比邻近线22b长。在间隙G下面，线22c接续线22a且线22d接续线22b。因此，顶部上的每一较长线22a与间隙G下面的较短线22c对准。同样地，顶部上的每一较短线22b与间隙G下面的较长线22d对准。
因此，单元26仅形成于较长线22a或22d与加热器20a重叠的地方。在熔丝阵列中未实现完整的单元栅格图案，这是因为在交替的线22b及22c上，不形成熔丝单元。在一些实施例中，此提供邻近熔丝之间的某一间隔，其可改进可靠性。也就是说，移除了每一现有熔丝的邻近相邻者，使得存在从一个熔丝到下一熔丝的较大间隔。
此外，在一些实施例中，针对沿垂直或位线方向延伸的每一线22，仅形成一个熔丝26。特定来说，如下文更详细地解释，针对线22b或22c中的每一者，不形成熔丝，而是在熔丝阵列的相对侧上间隙G的相对侧上于线22a及22d上形成熔丝。因此，在一些实施例中，每垂直线22a/22c或22b/22d仅形成一个熔丝。在一些实施例中，每一线22a/22c及22b/22d可对应于一位线。
移到图27，主要阵列包含从左侧向内延续的较深隔离部16a，而较浅隔离部14从右侧向页面中延续。多个柱形触点24(其可为钨触点)可连接到通过较浅隔离部14分段的经硅化区域50。
在相变存储器实施例中，在触点24上面的可为加热器20a。在一些实施例中，于相变存储器实施例的情况下，切换材料26可为硫属化物外加上覆导电帽。上覆在切换材料26上的为在一些实施例中可为铜的第一敷金属层30，在一些实施例中，其形成金属位线。
因此，每一主要存储器单元27可由形成于衬底52中的包含区域50的选择晶体管选择。此意味着可从下面个别地寻址及存取主要阵列中的每一存储器单元27。然而，每一位线中的单元是连续形成的，因此其未经分段，而邻近单元之间的分段仅沿字线方向发生。
在一些实施例中，呈垂直通孔形式的狭带28可将衬底52中的选择晶体管连接到敷金属(M2)32。因此，从阵列移除M2线32，且因此，其可更宽(或可由多个线形成)，从而减小其电阻。
在一些实施例中，加热器20a与每一单元27自对准，因为通过用于将位线分段的同一蚀刻来将加热器20a分段。
在触点24下面，双极型选择晶体管可通过衬底52中的垂直沟槽14及16a分段。所述双极型选择晶体管各自包含可由硅化物形成的区域50。
参考图28，在熔丝阵列中，于加热器20a上方界定熔丝单元26a及26b。在两个单元26a与26b中间，如34所指示，加热器及单元的上覆部分缺失。也就是说，在两个邻近熔丝26a与26b之间缺失一熔丝。此缺失的熔丝及加热器是通过形成图26中所示的缩短的线22b及22c的蚀刻而移除的。熔丝26a及26b形成于较长线22a与加热器20a重叠的地方，如图24及图26中所示。类似地，在熔丝26b的右边(在此实施例中，对应于图26中的缩短的线22b)缺失另一熔丝。
在一些实施例中，切换材料26与位线30的长度可相同。在另一实施例中，位线30可为连续的(不同于图8中所示的情形)，而切换材料为不连续的，如图8中所示。
在一些实施例中，形成主要阵列中的触点50的硅化还形成熔丝阵列中的字线18。
图29中展示交替的熔丝布置，其中在每一线22上仅形成一个熔丝26。在一些实施例中，沿着熔丝阵列的边缘针对每一熔丝提供一选择晶体管40。此意味着在熔丝阵列的一侧或另一侧上针对每一线22a或22d提供一选择晶体管40。一般来说，在一些实施例中，熔丝与所述熔丝的晶体管40可位于熔丝阵列的同一侧上。因此，在一些实施例中，减小由于线长度所致的电阻。
在一个实施例中，每一熔丝单元26耦合到一个线22且每一线22仅具有每线22一个熔丝26。在一个实施例中，熔丝阵列中的所有字线18均连接到共用偏压且不包含解码器。在一个实施例中，选择晶体管40中的每一者可为NMOS晶体管。晶体管40的栅极可耦合到解码器。
在一些实施例中，NMOS晶体管选择器40可沿着熔丝阵列的边缘形成于熔丝阵列中。此使得能够在熔丝阵列中使用NMOS选择器40，这是因为可在熔丝下方形成所述NMOS选择器。同时，可在每一主要阵列单元下方形成双极型结选择晶体管。
在一些实施例中，即使熔丝阵列的单元密度较低，熔丝阵列相对于主要阵列来说也小得多。在一些实施例中，放大熔丝阵列的大小可改进再现性。
可通过向底部及顶部电极施加电压电位借此跨越包含电阻式切换材料的存储器元件产生电压电位来实现编程以更改材料的状态或相。考虑相变存储器的情况，当所述电压电位大于任何选择装置及存储器元件的阈值电压时，则电流可响应于所施加的电压电位而流过加热器及切换材料且可导致切换材料的加热。
在一个相变存储器实施例中，此加热可更改切换材料的存储器状态或相。更改材料16的相或状态可更改存储器材料的电特性，例如，可通过更改存储器材料的相来更改所述材料的电阻或阈值电压。
在“复位”状态中，存储器材料可处于非晶或半非晶状态中，且在“设定”状态中，存储器材料可处于结晶或半结晶状态中。存储器材料在非晶或半非晶状态中的电阻可大于存储器材料在结晶或半结晶状态中的电阻。将了解，使复位及设定分别与非晶及结晶状态相关联为惯例且可采用至少一相反惯例。
使用电流，可将存储器材料加热到相对较高的温度而熔化且接着对其进行淬火以使存储器材料玻璃化并“复位”于非晶状态中(例如，将存储器材料编程为逻辑“0”值)。将一定体积的存储器材料加热到相对较低的结晶温度可使存储器材料结晶或去玻璃化并“设定”存储器材料(例如，将存储器材料编程为逻辑“1”值)。可通过改变穿过所述一定体积的存储器材料的电流量及持续时间来实现存储器材料的各种电阻以存储信息。
本说明书通篇所提及的“一个实施例”或“一实施例”意指结合所述实施例所描述的特定特征、结构或特性包含于本发明内所涵盖的至少一个实施方案中。因此，出现的短语“一个实施例”或“在一实施例中”未必是指同一实施例。此外，可以不同于所图解说明的特定实施例的其它适合形式来制定特定特征、结构或特性，且所有此些形式可涵盖于本发明的权利要求书内。
尽管已关于有限数目个实施例描述了本发明，但所属领域的技术人员将了解本发明的众多修改及变化形式。所附权利要求书打算涵盖归属于本发明真实精神及范围内的所有此些修改及变化形式。

Claims (20)

1.一种方法，其包括：
同时地在同一衬底上形成硫属化物存储器阵列及熔丝阵列；及
仅使用所述存储器阵列所需要的步骤来形成所述熔丝阵列。
2.根据权利要求1所述的方法，其包含在所述存储器阵列中形成选择装置。
3.根据权利要求1所述的方法，其包含形成相变存储器元件的所述熔丝阵列。
4.根据权利要求3所述的方法，其包含通过形成两组正交沟槽来形成选择装置。
5.根据权利要求4所述的方法，其包含在所述熔丝阵列中仅形成一组所述沟槽以形成导电线。
6.根据权利要求5所述的方法，其包含横切于所述导电线形成地址线，所述地址线包含每线仅一个熔丝。
7.根据权利要求6所述的方法，其包含形成中断的地址线，其中所述地址线包含间隙，每一地址线包含位于所述间隙的一侧上的第一部分及位于所述间隙的相对侧上的第二部分。
8.根据权利要求7所述的方法，其包含仅在所述地址线的所述第一或第二部分中的一者上形成熔丝。
9.根据权利要求8所述的方法，其包含在地址线与导电线的相交点处形成熔丝且将所述地址线部分中的一些部分形成为比其它部分短，使得所述地址线部分中的一些部分不与导电线重叠。
10.一种方法，其包括：
形成硫属化物存储器阵列，所述硫属化物存储器阵列具有第一组平行沟槽及垂直于所述第一组平行沟槽的第二组平行沟槽；及
在具有所述硫属化物存储器阵列的同一衬底上形成熔丝阵列，且将所述第一组平行沟槽形成为延伸到所述熔丝阵列中。
11.根据权利要求10所述的方法，其包含形成地址线，所述地址线包含每线仅一个熔丝。
12.根据权利要求11所述的方法，其包含形成中断的地址线，其中所述地址线包含间隙，每一地址线包含位于所述间隙的一侧上的第一部分及位于所述间隙的相对侧上的第二部分。
13.根据权利要求12所述的方法，其包含仅在所述地址线的所述第一或第二部分中的一者上形成熔丝。
14.根据权利要求13所述的方法，其包含在地址线与导电线的相交点处形成熔丝且将所述地址线部分中的一些部分形成为比所述地址线的其它部分短，使得所述地址线部分中的一些部分不与导电线重叠。
15.一种集成电路，其包括：
半导体衬底；
硫属化物存储器阵列，其形成于所述衬底上，所述硫属化物存储器阵列包含第一组平行沟槽及垂直于所述第一组平行沟槽的第二组平行沟槽；及
熔丝阵列，其位于所述衬底上，所述第一组平行沟槽延伸到所述熔丝阵列中。
16.根据权利要求15所述的电路，所述熔丝阵列包含地址线且包含每地址线仅一个熔丝。
17.根据权利要求16所述的电路，其包含包括间隙的所述地址线，其中所述地址线包含位于所述间隙的一侧上的第一部分及位于所述间隙的相对侧上的第二部分。
18.根据权利要求17所述的电路，其包含仅被定位于所述地址线的所述第一或第二部分中的一者上的所述熔丝。
19.根据权利要求18所述的电路，其中所述熔丝形成于地址线与导电线的相交点处，且所述地址线部分中的一些部分比其它部分短，使得所述地址线部分中的一些部分不与导电线重叠。
20.根据权利要求18所述的电路，其中所述电路为相变存储器。
CN201110225660.6A 2010-08-04 2011-08-03 与熔丝阵列一起形成电阻式随机存取存储器 Active CN102376888B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/849,864 US8569734B2 (en) 2010-08-04 2010-08-04 Forming resistive random access memories together with fuse arrays
US12/849,864 2010-08-04

Publications (2)

Publication Number Publication Date
CN102376888A true CN102376888A (zh) 2012-03-14
CN102376888B CN102376888B (zh) 2014-09-10

Family

ID=45495205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110225660.6A Active CN102376888B (zh) 2010-08-04 2011-08-03 与熔丝阵列一起形成电阻式随机存取存储器

Country Status (6)

Country Link
US (4) US8569734B2 (zh)
JP (1) JP5582416B2 (zh)
KR (1) KR101296027B1 (zh)
CN (1) CN102376888B (zh)
DE (1) DE102011109359B4 (zh)
SG (1) SG178660A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105793984A (zh) * 2013-12-27 2016-07-20 英特尔公司 根据拓扑结构形成的金属熔断器
CN108461518A (zh) * 2017-01-25 2018-08-28 爱思开海力士有限公司 包括导电熔丝材料层的交叉点阵列器件

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10244793B2 (en) 2005-07-19 2019-04-02 Juul Labs, Inc. Devices for vaporization of a substance
US8569734B2 (en) * 2010-08-04 2013-10-29 Micron Technology, Inc. Forming resistive random access memories together with fuse arrays
US8607210B2 (en) * 2010-11-30 2013-12-10 Micron Technology, Inc. Code patching for non-volatile memory
FR2972849A1 (fr) * 2011-03-15 2012-09-21 Commissariat Energie Atomique Cellule memoire
KR20120139082A (ko) * 2011-06-16 2012-12-27 삼성전자주식회사 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
US8599599B2 (en) * 2011-09-01 2013-12-03 Micron Technology, Inc. Method, system, and device for phase change memory switch wall cell with approximately horizontal electrode contact
US20130058158A1 (en) 2011-09-01 2013-03-07 Micron Technology, Inc. Method, system, and device for l-shaped memory component
US8803118B2 (en) 2012-05-29 2014-08-12 Micron Technology, Inc. Semiconductor constructions and memory arrays
US9112150B2 (en) 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays
US10058129B2 (en) 2013-12-23 2018-08-28 Juul Labs, Inc. Vaporization device systems and methods
CN105098066B (zh) * 2014-05-15 2017-05-10 中芯国际集成电路制造(上海)有限公司 一种相变存储器及其制造方法和电子装置
US9627440B2 (en) 2014-05-22 2017-04-18 Micron Technology, Inc. Phase change memory apparatuses
FR3027450B1 (fr) * 2014-10-20 2016-11-04 Commissariat Energie Atomique Dispositif memoire non volatile hybride et procede de fabrication d'un tel dispositif
US9786595B1 (en) * 2016-05-25 2017-10-10 International Business Machines Corporation Antifuse having comb-like top electrode
KR102476354B1 (ko) * 2018-04-23 2022-12-09 삼성전자주식회사 반도체 소자의 제조 방법
KR20200092759A (ko) 2019-01-25 2020-08-04 삼성전자주식회사 가변 저항 메모리 장치
US11211120B2 (en) 2020-03-17 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bit line and word line connection for memory array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001176A1 (en) * 2006-06-29 2008-01-03 Kailash Gopalakrishnan Multi-bit high-density memory device and architecture and method of fabricating multi-bit high-density memory devices
CN101292350A (zh) * 2005-10-17 2008-10-22 株式会社瑞萨科技 半导体器件及其制造方法
US20090230505A1 (en) * 2008-03-14 2009-09-17 Ovonyx, Inc. Self-aligned memory cells and method for forming
US20100006816A1 (en) * 2008-07-11 2010-01-14 Michele Magistretti Self-aligned vertical bipolar junction transistor for phase change memories
CN101677108A (zh) * 2008-09-19 2010-03-24 三星电子株式会社 非易失性存储装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3619152A (en) 1969-09-16 1971-11-09 Tetrahedron Associates Cutting tool with boron filament composite
JPS58110053A (ja) 1981-12-24 1983-06-30 Fujitsu Ltd 半導体装置とその製造方法
WO1997047041A2 (en) * 1996-06-05 1997-12-11 Philips Electronics N.V. Programmable, non-volatile memory device, and method of manufacturing such a device
JP2001052495A (ja) * 1999-06-03 2001-02-23 Toshiba Corp 半導体メモリ
US7070342B2 (en) 2003-03-24 2006-07-04 Aurora Instruments, Inc. Low profile system for joining optical fiber waveguides
US20060056227A1 (en) 2004-09-10 2006-03-16 Parkinson Ward D One time programmable phase change memory
CN100505268C (zh) * 2005-03-21 2009-06-24 旺宏电子股份有限公司 存储装置以及访问存储器单元的方法
US8237140B2 (en) * 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
JP2009506577A (ja) 2005-08-31 2009-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション ランダム・アクセス電気的プログラム可能なｅヒューズｒｏｍ
US7521950B2 (en) 2005-10-07 2009-04-21 International Business Machines Corporation Wafer level I/O test and repair enabled by I/O layer
EP1811564B1 (en) 2006-01-20 2010-03-10 STMicroelectronics S.r.l. Electrical fuse device based on a phase-change memory element and corresponding programming method
KR100791071B1 (ko) 2006-07-04 2008-01-02 삼성전자주식회사 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법
JP2009010264A (ja) 2007-06-29 2009-01-15 Toshiba Corp 抵抗変化メモリ装置及び集積回路装置
US7633079B2 (en) 2007-09-06 2009-12-15 International Business Machines Corporation Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material
EP2045814A1 (en) 2007-10-03 2009-04-08 STMicroelectronics S.r.l. Method and device for irreversibly programming and reading nonvolatile memory cells
US20100163833A1 (en) 2008-12-31 2010-07-01 Stmicroelectronics S.R.I. Electrical fuse device based on a phase-change memory element and corresponding programming method
JP4987927B2 (ja) * 2009-09-24 2012-08-01 株式会社東芝 半導体記憶装置
JP2010123987A (ja) 2010-01-14 2010-06-03 Hitachi Ltd 半導体装置
US8569734B2 (en) * 2010-08-04 2013-10-29 Micron Technology, Inc. Forming resistive random access memories together with fuse arrays

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101292350A (zh) * 2005-10-17 2008-10-22 株式会社瑞萨科技 半导体器件及其制造方法
US20080001176A1 (en) * 2006-06-29 2008-01-03 Kailash Gopalakrishnan Multi-bit high-density memory device and architecture and method of fabricating multi-bit high-density memory devices
US20090230505A1 (en) * 2008-03-14 2009-09-17 Ovonyx, Inc. Self-aligned memory cells and method for forming
US20100006816A1 (en) * 2008-07-11 2010-01-14 Michele Magistretti Self-aligned vertical bipolar junction transistor for phase change memories
CN101677108A (zh) * 2008-09-19 2010-03-24 三星电子株式会社 非易失性存储装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105793984A (zh) * 2013-12-27 2016-07-20 英特尔公司 根据拓扑结构形成的金属熔断器
CN105793984B (zh) * 2013-12-27 2019-02-19 英特尔公司 根据拓扑结构形成的金属熔断器
CN108461518A (zh) * 2017-01-25 2018-08-28 爱思开海力士有限公司 包括导电熔丝材料层的交叉点阵列器件

Also Published As

Publication number Publication date
US9735354B2 (en) 2017-08-15
JP5582416B2 (ja) 2014-09-03
CN102376888B (zh) 2014-09-10
US9356237B2 (en) 2016-05-31
US20160260897A1 (en) 2016-09-08
KR101296027B1 (ko) 2013-08-12
US20120032136A1 (en) 2012-02-09
US8569734B2 (en) 2013-10-29
DE102011109359B4 (de) 2020-10-01
US9136471B2 (en) 2015-09-15
US20150280123A1 (en) 2015-10-01
JP2012049521A (ja) 2012-03-08
DE102011109359A1 (de) 2012-02-09
KR20120013200A (ko) 2012-02-14
SG178660A1 (en) 2012-03-29
US20140048763A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
CN102376888B (zh) 与熔丝阵列一起形成电阻式随机存取存储器
US9705080B2 (en) Forming self-aligned conductive lines for resistive random access memories
CN101840928B (zh) 带有自对准存储元件的多晶硅柱双极晶体管
CN101252167B (zh) 具有自我形成间隙的可程序化电阻存储单元
US20170154925A1 (en) Method of fabricating memory array having divided apart bit lines and partially divided bit line selector switches
US8773881B2 (en) Vertical switch three-dimensional memory array
KR100772904B1 (ko) 가변저항 메모리 장치 및 그 제조 방법
KR101033468B1 (ko) 워드 라인의 저항을 개선할 수 있는 상변화 메모리 장치, 그것의 배열 구조, 및 그것의 제조방법
US11476304B2 (en) Phase change memory device with voltage control elements
CN104662659A (zh) 三维存储器阵列架构
WO2013101499A2 (en) Low forming voltage non-volatile storage device
US20100163833A1 (en) Electrical fuse device based on a phase-change memory element and corresponding programming method
KR20140077499A (ko) 저항 변화 메모리 장치 및 그 제조방법
US10622557B2 (en) Cross-point array device and method of manufacturing the same
CN104464816B (zh) 单次可编程记忆体及其操作方法和编程方法以及电子系统
US9570681B2 (en) Resistive random access memory
KR102357987B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법
US11856879B2 (en) MIEC and tunnel-based selectors with improved rectification characteristics and tunability
TWI473235B (zh) 應用單極可程式金屬化晶胞之記憶體裝置、積體電路與其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant