DE102009050745A1 - Verfahren zum Zugreifen auf eine Phasenwechselspeichervorrichtung und Phasenwechselspeichervorrichtung - Google Patents

Verfahren zum Zugreifen auf eine Phasenwechselspeichervorrichtung und Phasenwechselspeichervorrichtung Download PDF

Info

Publication number
DE102009050745A1
DE102009050745A1 DE102009050745A DE102009050745A DE102009050745A1 DE 102009050745 A1 DE102009050745 A1 DE 102009050745A1 DE 102009050745 A DE102009050745 A DE 102009050745A DE 102009050745 A DE102009050745 A DE 102009050745A DE 102009050745 A1 DE102009050745 A1 DE 102009050745A1
Authority
DE
Germany
Prior art keywords
group
bit line
phase change
change memory
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009050745A
Other languages
English (en)
Other versions
DE102009050745B4 (de
Inventor
Claudio Resta
Ferdinando Biassono Bedeschi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Numonyx BV Amsterdam Rolle Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Numonyx BV Amsterdam Rolle Branch filed Critical Numonyx BV Amsterdam Rolle Branch
Publication of DE102009050745A1 publication Critical patent/DE102009050745A1/de
Application granted granted Critical
Publication of DE102009050745B4 publication Critical patent/DE102009050745B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/24Bit-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/10Decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0078Write using current through the cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Ein Verfahren zum Zugreifen auf ein Phasenwechsel-Speichergerät, bei dem eine erste Untermenge von Bitleitungen in eine erste Gruppe gruppiert ist und eine zweite Untergruppe von Bitleitungen in eine zweite Gruppe gruppiert ist. Wenigstens eine Bitleitung in der ersten und zweiten Gruppe wird ausgewählt; Ströme werden an den ausgewählten Bitleitungen bereitgestellt; und eine ausgewählte Wortleitung wird vorgespannt. Die Bitleitungen werden ausgewählt, indem eine erste Bitleitung in der ersten Gruppe und, während die erste Bitleitung ausgewählt ist, eine zweite Bitleitung in der zweiten Gruppe, die an der ausgewählten Wortleitung symmetrisch zur ersten Bitleitung in der ersten Gruppe angeordnet ist, ausgewählt werden.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1) Gebiet der Erfindung
  • Ausführungsformen der vorliegenden Erfindung betreffen ein Verfahren zum Zugreifen auf ein Phasenwechsel-Speichergerät bei niedrigem Strom.
  • 2) Beschreibung von verwandtem Stand der Technik
  • Wie bekannt ist, werden Phasenwechselspeicher aus Speicherzellen gebildet, die an Kreuzungen von Bitleitungen und Wortleitungen angeschlossen sind, und die jeweils ein Speicherelement und ein Auswahlelement umfassen. Ein Speicherelement umfasst einen Phasenwechselbereich, der aus einem Phasenwechselmaterial hergestellt ist, das heißt, aus einem Material, das zwischen einem im Wesentlichen amorphen und einem im Wesentlichen kristallinen Zustand über das gesamte Spektrum zwischen vollständig amorphen und vollständig kristallinen Zuständen hinweg elektrisch geschaltet werden kann.
  • Typische, für den Phasenwechselbereich des Speicherelements geeignete Materialien umfassen verschiedene Chalcogenid-Elemente. Der Zustand des Phasenwechselmaterials ist nicht-flüchtig, solange keine überhöhten Temperaturen, beispielsweise solche über 150°C, über ausgedehnte Zeiträume hinweg angewendet werden. Wenn ein Speicherelement daher entweder in einen kristallinen, semikristallinen, amorphen oder semiamorphen Zustand versetzt wird, die jeweils mit einem unterschiedlichen Widerstandswert verbunden sind, wird dieser Wert sogar bei einem Wegnehmen des Stroms bis zu einer Neuprogrammierung beibehalten. Daher können Datenelemente in Form entsprechender Widerstandslevel, die zu verschiedenen Phasen des Phasenwechselmaterials gehören, in den Speicherelementen gespeichert werden.
  • Auswahlelemente können gemäß verschiedenen Technologien ausgebildet werden, beispielsweise können sie durch Dioden, durch MOS-Transistoren oder Bipolartransistoren implementiert werden.
  • In Bezug auf 1 umfasst ein Phasenwechsel-Speichergerät 1 einen Array 2 von PWS-Zellen 3, die in Reihen und Spalten angeordnet sind und mit einem Spaltendekodierer 5 und einer Reihendekodierstufe 6 verbunden sind; eine Schreib-/Leseauswahleinheit 8 verbindet den Spaltendekodierer 5 entweder mit einer Lesestufe 9 oder einer Schreibstufe 10, wie durch (nicht gezeigte) Steuersignale vorgegeben, deren Werte von der Betriebsphase des Phasenwechsel-Speichergeräts 1 abhängen.
  • 1 zeigt auch eine beispielhafte PWS-Zelle 3 des Arrays 1. Alle PWS-Zellen 3 sind identisch und umfassen ein Phasenwechsel-Speicherelement 11 und eine Zellen-Auswahleinheit 12, die in Reihe geschaltet sind. In 1 ist das Phasenwechsel-Speicherelement 11 als ein Widerstand mit einem variablen Widerstandslevel dargestellt. In der gezeigten Ausführungsform ist die Zellenauswahleinheit 12 ein PNP-Bipolartransistor, der gesteuert wird, um das Fließen von Strom durch das jeweilige Phasenwechsel-Speicherelement 11 während Lese- und Programmier-/Verifizieroperationen zu ermöglichen. Jedes Phasenwechsel-Speicherelement 11 ist direkt mit einer entsprechenden Bitleitung 15 verbunden, und ist mit einer entsprechenden Wortleitung 16 durch die Zellenauswahleinheit 12 verbunden.
  • Gruppen von PWS-Zellen 3 sind selektiv adressierbar durch den Spaltendekodierer 5 und die Reihendekodierstufe 6. Insbesondere verbindet die Reihendekodierstufe 6 ausgewählte Wortleitungen 16 mit einer niedrigen Spannung (so dicht wie möglich an Vss) und nicht ausgewählte Wortleitungen 16 mit einer relativ hohen Spannung (typischerweise 1,3 Volt während eines Lesevorgangs und 3,8 Volt während eines Schreibvorgangs).
  • 2 zeigt ein detaillierteres Diagramm des Speicherarrays 2. In dieser Ausführungsform ist der Speicherarray 2 in eine Vielzahl von Kacheln (tiles) 20 geteilt (von denen in 2 aus Klarheitsgründen nur zwei gezeigt sind), die jeweils beispielsweise 1024 Wortleitungen umfassen. Jede Kachel 20 ist mit einem eigenen lokalen Reihendekodierer 21 verbunden, der zur Reihendekodierstufe 6 gehört. Ein globaler Reihendekodierer 22 ist weiter entfernt von den Kacheln 20 ausgebildet und erzeugt Adresssignale für die lokalen Reihendekodierer 21. Jede Bitleitung 15 wird, wenn sie deselektiert ist, über einen eigenen Pulldown-Transistor 23, der durch den jeweiligen lokalen Reihendekodierer 21 gesteuert wird, mit einer niedrigen Spannung Vss verbunden.
  • Wie in 3 gezeigt, kann jede Kachel 20 mehrere Datenelemente für jede Wortleitung 16 speichern. Im gezeigten Beispiel werden zwei Datenelemente (D0, D1) für jede Wortleitung 16 gespeichert, und jedes Datenelement wird in n Zellen 3 gespeichert, die mit n Bitleitungen 15 verbunden sind. Insbesondere gehören in dem Beispiel Bitleitungen BL<0> bis BL<n – 1> zu D0 und Bitleitungen BL<n> bis BL<2n1> zu D1 jeder Wortleitung. Es wird beispielsweise aus Gründen der Einfachheit angenommen, dass jede Zelle 3 ein Bit speichert; dies bedeutet, dass die Bitleitungen BL<0> bis BL<n – 1> mit Bit(0) bis Bit(n – 1) von D0 und die Bitleitungen BL<n> bis BL<2n – 1> mit Bit(0) bis Bit(n – 1) von D1 verknüpft sind.
  • In einer solchen Situation kann das parallele Schreiben von D0, D1 auf einer Wortleitung einen hohen Schreibstrom erfordern und einen hohen Spannungsabfall an der ausgewählten Wortleitung verursachen. Tatsächlich wird das Schreiben eines Bits durch Zuführen eines Schreibstroms an die ausgewählte Bitleitung 15 durchgeführt; dieser Strom fließt, geteilt durch die Verstärkung der Auswahleinheit 12 der Zelle, auf die zugegriffen wird, durch die ausgewählte Wortleitung 16. Da die Verstärkung der Zellenauswahleinheit 12 gering ist (in der Größenordnung von 2 bis 3), ist der durch die ausgewählte Wortleitung fließende Strom ein nicht vernachlässigbarer Bruchteil des Schreibstroms, und ist daher ziemlich hoch. Dieser Wortleitungsstrom verursacht einen Spannungsabfall an der Wortleitung 16, der von der Position der ausgewählten Zelle abhängt; daher ist die Spannung am Steueranschluss der adressierten Auswahleinheit gleich der Summe der Ansteuerspannung Vdr, die der ausgewählten Wortleitung 16 durch den lokalen Reihendekodierer 21 zugeführt wird, plus dem Spannungsabfall an der ausgewählten Wortleitung 16.
  • Wenn beide Datenelemente gleichzeitig geschrieben werden, summieren sich die Wortleitungsströme an der ausgewählten Wortleitung auf, was den Spannungsabfall, wie unten diskutiert, weiter erhöht.
  • Beispielhaft wird angenommen, dass, wie in 3 gezeigt, gleichzeitig Bit(0) von sowohl D0 als auch D1 auf Wortleitung WL<0> geschrieben wird. Daher werden Schreibströme an die Bitleitungen BL<0> und BL<n> zugeführt.
  • In einer solchen Situation ist die Spannung am Steueranschluss von Zelle 30 , die mit Bitleitung BL<0> verbunden ist, gleich der Ansteuerspannung Vdr, da diese Zelle sehr nahe am lokalen Reihendekodierer 21 liegt, während die Spannung V1 am Steueranschluss von Zelle 31 , die mit Bitleitung BL<n> verbunden ist, ist: V1 = Vdr + ½R·Iw/β,wobei R der Widerstand der Wortleitung 16 ist, Iw der Schreibstrom, welcher der ausgewählten Bitleitung 15 zugeführt wird, und β die Verstärkung des Transistors, der die Zellenauswahleinheit 12 bildet.
  • Nun wird davon ausgegangen, dass Bits(n – 1) sowohl von D0 als auch von D1 gleichzeitig geschrieben werden, wie in 4 gezeigt. In einer solchen Situation ist der auf der Wortleitung WL<0> von Bitleitung BL<n – 1> zum lokalen Reihendekodierer 21 fließende Strom die Summe der Ströme, die von beiden der Bitleitungen BL<n – 1> und BL<2n – 1> injiziert werden, geteilt durch die Verstärkung β (2Iw/β). In einer solchen Situation ergibt sich die Spannung V2 am Steueranschluss von Zelle 32 , die mit Bitleitung BL<n – 1> verbunden ist, aus der Ansteuerspannung Vdr plus dem Spannungsabfall über dem Teil der Wortleitung, der zwischen dem lokalen Reihendekodierer und Bitleitung BL<n – 1> umfasst ist, daher: V2 = Vdr + ½R(2Iw/β) = Vdr + R·Iw/β.
  • Die Spannung V3 an dem Steueranschluss von Zelle 33 , die mit Bitleitung BL<2n – 1> verbunden ist, ist gleich V2 plus dem Spannungsabfall wegen des Stroms Iw/β über dem Teil der ausgewählten Wortleitung WL<0>, der zwischen Bitleitung BL<2n – 1> und Bitleitung BL<n – 1> umfasst ist. Daher: V3 = Vdr + R·Iw/β + ½R·Iw/β = Vdr + (3/2)R·Iw/β.
  • Daher kann im eben diskutierten schlimmsten Fall, in dem die zu beschreibenden Zellen 3 an den für jedes Datenelement vom lokalen Reihendekodierer 21 am weitesten entfernten Positionen liegen, der entlang der ausgewählten Wortleitung fließende Strom einen sehr hohen Spannungsabfall an der ausgewählten Wortleitung erzeugen.
  • Daher kann das parallele Schreiben von zwei Datenelementen eine unakzeptable Verlustleitung im Speicherarray verursachen, was in der Praxis das parallele Schreiben von mehr als einem Datenelement verhindert.
  • Das Ziel der Erfindung ist es daher, das oben skizzierte Problem zu lösen, und insbesondere jedes Mal das parallele Schreiben von mehr als einem Datenelement zu ermöglichen.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung werden Verfahren zum Zugreifen auf ein Phasenwechsel-Speichergerät sowie ein Phasenwechsel-Speichergerät bereitgestellt.
  • Kurze Beschreibung der Zeichnungen
  • Für das Verständnis der vorliegenden Erfindung werden nunmehr, ausschließlich als nicht beschränkende Beispiele, Ausführungsformen davon in Bezug auf die beigefügten Zeichnungen beschrieben, in denen:
  • 1 die allgemeine Struktur eines Phasenwechsel-Speichergeräts zeigt;
  • 2 die Struktur eines Speicherarrays des Speichergeräts aus 1 zeigt;
  • 3 und 4 Diagramme eines Teils des Speicherarrays aus 2 sind, die eine Auswahl verschiedener Zellen während eines Schreibvorgangs zeigen;
  • 5 und 6 Diagramme eines Teils des Speicherarrays aus 2 sind, die eine Auswahl verschiedener Zellen während eines Schreibvorgangs gemäß einer Ausführungsform des vorliegenden Verfahrens zeigen;
  • 7 ein Diagramm eines Teils eines unterschiedlichen Speicherarrays ist, das eine Auswahl verschiedener Zellen während eines Schreibvorgangs gemäß einer Ausführungsform des vorliegenden Verfahrens zeigt;
  • 8 ein Flussdiagramm ist, das die grundlegenden Schritte für ein Adressieren von zu beschreibenden Zellen gemäß einer Ausführungsform des vorliegenden Verfahrens für den Fall des zeitgleichen Schreibens von zwei Datenelementen zeigt;
  • 9 und 10 schematische Darstellungen eines Speicherarrays in zwei verschiedenen Betriebszuständen sind; und
  • 11 eine Systemdarstellung für eine andere Ausführungsform der Erfindung ist.
  • Detaillierte Beschreibung der Erfindung
  • Gemäß 5 und 6 basiert das vorliegende Verfahren eines parallelen Zugriffs auf Speicherzellen 3 in einem Array 2 auf dem Variieren der relativen Position der adressierten Zellen für jedes Datenelement, um den im schlimmsten Fall in der ausgewählten Wortleitung fließenden Strom zu minimieren.
  • Insbesondere wird, anstatt auf Zellen in derselben relativen Position innerhalb des jeweiligen Datenelements gleichzeitig zuzugreifen, die Reihenfolge umgekehrt, so dass, wenn auf die am nächsten liegende Zelle 30 von D0 (verbunden mit Bitleitung BL<0>) zugegriffen wird, auf die entfernteste Zelle 33 von D1 (verbunden mit Bitleitung BL<2n + 1>) zugegriffen wird, wie in 5 gezeigt.
  • Außerdem wird, wenn auf die entfernteste Zelle 32 von D0 (verbunden mit Bitleitung BL<n – 1>) zugegriffen wird, auf die am nächsten liegende Zelle 31 von D1 zugegriffen, wie in 6 gezeigt.
  • In einem solchen Fall ist die Spannung am Steueranschluss von Zelle 30 , die mit Bitleitung BL<0> verbunden ist, wiederum gleich der Ansteuerspannung Vdr. Die Spannung V4 am Steueranschluss von Zelle 33 , die mit Bitleitung BL<2n – 1> verbunden ist, ergibt sich hier nur aus der Summe der Ansteuerspannung Vdr und dem Spannungsabfall aufgrund des einzelnen Stroms Iw/β, der auf der Wortleitung WL<0> von Bitleitung BL<2n – 1> zum lokalen Reihendekodierer 21 fließt, wie durch Zelle 33 injiziert. Daher: V4 = Vdr + R·Iw/β = V2.
  • Die Spannung V5 an den Steueranschlüssen der Zellen 32 und 33 , die mit Bitleitungen BL<n – 1> und BL<n> verbunden sind, ergibt sich aus der Summe der beiden Ströme Iw/β, die lediglich entlang der Hälfte der Wortleitung WL<0> fließen. Daher: V5 = Vdr + ½R(2Iw/β) = Vdr + R·Iw/β = V4 < V3.
  • Allgemein gesprochen, kann das Schreiben des Bitleitung BL<i> zugeordneten Bits gleichzeitig mit dem Schreiben des Bitleitung BL<2n – 1 – i> zugeordneten Bits durchgeführt werden. In der Praxis wird auf Zellen, die in Bezug auf einen Mittelpunkt der Wortleitung symmetrisch angeordnet sind, gleichzeitig zugegriffen.
  • 8 zeigt ein Flussdiagramm, das die Schritte darstellt, die zum Schreiben aller Bits von zwei Datenelementen in einer Kachel gemäß dem oben diskutierten Verfahren verwendet werden können.
  • Während eines Lesevorgangs wird auf die Speicherzellen 3 vorzugsweise unter Verwendung desselben Verfahrens zum Auswählen symmetrischer Zellen 3 zugegriffen.
  • Mit einer solchen Lösung ist die Spannung auf der ausgewählten Wortleitung im schlimmsten Fall kleiner als bei der Schreibtechnik aus 3 und 4. Im Einzelnen ist die Spannungsreduktion DV: DV = V3 – V4 = Vdr + (3/2)R·Iw/β – (Vdr + R·Iw/β) = ½R·Iw/β.
  • Wenn beispielsweise Vdr = 0,3 V, R = 1000 Ω, Iw = 500 μA und β = 2, ist die erhaltbare Spannungsreduktion DV 0,125 mV.
  • Dieselbe Lösung kann bei Speichergeräten mit zwei lokalen Reihendekodierern 21a, 21b, die, wie in 7 gezeigt, auf jeder Seite der Kachel 20 angeordnet sind, angewendet werden.
  • In dieser Situation sind die Spannungen an den Steueranschlüssen der Zellen 30 und 33 jeweils gleich Vdr, und die Spannungen V6 an den Steueranschlüssen der Zellen 32 und 31 sind: V6 = Vdr + ½R·Iw/β < V4.
  • In diesem Fall ist die Spannungsreduktion DV: DV = RIw/β.
  • Dieselbe Technik kann auch beim Schreiben von drei oder mehreren Datenelementen auf derselben Wortleitung angewendet werden. Beispielsweise können für das Schreiben von drei Datenelementen D0, D1 und D2, wenn das mit Bitleitung BL<i> von D0 verknüpfte Bit geschrieben wird, die mit Bitleitungen BL<2n – 1 – i> von D1 und BL<3n – 1 – i> von D2 verknüpften Bits gleichzeitig geschrieben werden. Alternativ können, wenn das mit Bitleitung BL<i> von D0 verknüpfte Bit geschrieben wird, die mit Bitleitungen BL<2n – 1 – i> von D1 und BL<2n + i> von D2 verknüpften Bits (oder die mit Bitleitungen BL<n + i> von D1 und BL<3n – 1 – i> von D2 verknüpften Bits) gleichzeitig geschrieben werden, was wiederum den maximalen Spannungsabfall an der ausgewählten Wortleitung reduziert.
  • Wie oben gezeigt, ermöglicht das vorliegende Zugriffsverfahren eine Verringerung des entlang der ausgewählten Wortleitungen fließenden Stroms und dadurch des Spannungsabfalls über solche Wortleitungen. Dementsprechend hat das vorliegende Speichergerät eine geringe Verlustleistung.
  • 9 und 10 zeigen mögliche Wege des Adressierens verschiedener Kacheln 20 eines Phasenwechsel-Speichergeräts 1 unter Verwendung desselben Ansatzes, der oben für die Bitleitungen diskutiert wurde. Hier sind die lokalen Reihendekodierer 21 nicht gezeigt, und ein Peripherieblock 25 repräsentiert die anderen für den Betrieb des Phasenwechsel-Speichergeräts 1 notwendigen Schaltungen, einschließlich der Reihen- und Spaltendekodierer. Paare von Kacheln 20 sind an derselben horizontalen Leitung angeordnet, und etliche Paare von Kacheln 20 sind übereinander gelegt. Hier kann jede Kachel 20 jede Anzahl von Wortleitungen umfassen, wobei eine Wortleitung in jedem Paar von Kacheln 21 nach der anderen angesprochen wird.
  • Im Einzelnen wird in 9, wenn auf das Paar von Kacheln 20, das am nächsten am Peripherieblock 25 liegt, zugegriffen wird, auch auf das Paar von Kacheln 20 zugegriffen, das am weitesten vom Peripherieblock 25 entfernt liegt. Wenn stattdessen auf das zweinächste Paar von Kacheln 20 zugegriffen wird, 10, wird auch auf das andere mittlere Paar von Kacheln (dritte Leitung vom Peripherieblock 25) zugegriffen. Allgemein wird, wenn m Paare von Kacheln 20 bereitgestellt sind, bei einem Zugriff auf das i-te Paar (in der Reihenfolge vom Peripherieblock 25) auch auf das (m – i + 1)-te Paar zugegriffen.
  • Dadurch kann der Spannungsabfall entlang der Bitleitungen reduziert werden, wenn es aufgrund der erforderlichen Leistung oder aus anderen Gründen nicht möglich ist, auf alle Kacheln gleichzeitig zuzugreifen.
  • Nun in Bezug auf 11, ist ein Teil eines Systems 500 gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben. Das System 500 kann in schnurlosen Geräten wie beispielsweise einem persönlichen digitalen Assistenten (PDA), einem Laptop oder tragbaren Computer mit schnurloser Funktionalität, einem Internet-Tablet, einem schnurlosen Telefon, einem Pager, einem Instant Messaging-Gerät, einem digitalen Musikspieler, einer Digitalkamera oder anderen Geräten verwendet werden, die zum schnurlosen Senden und/oder Empfangen von Information ausgelegt sein können. Das System 500 kann in jedem der folgenden Systeme verwendet werden: einem drahtlosen lokalen Netzwerk(WLAN)-System, einem drahtlosen persönlichen Netzwerk(WPAN)-System, einem Mobilfunknetz, obwohl der Bereich der vorliegenden Erfindung in dieser Beziehung nicht beschränkt ist.
  • Das System 500 umfasst eine Steuerung 510, ein Eingabe-/Ausgabe(I/O)-Gerät 520 (beispielsweise eine Tastatur, ein Display), einen statischen Speicher mit wahlfreiem Zugriff (SRAM) 560, einen Speicher 530 und eine schnurlose Schnittstelle 540, die über einen Bus 550 miteinander verbunden sind. Eine Batterie 580 wird in einigen Ausführungsformen verwendet. Es ist zu beachten, dass der Bereich der vorliegenden Erfindung nicht auf Ausführungsformen mit einer oder allen dieser Komponenten beschränkt ist.
  • Die Steuerung 510 umfasst beispielsweise einen oder mehrere Mikroprozessoren, digitale Signalverarbeitungseinheiten, Mikrocontroller o. ä. Der Speicher 530 kann zum Speichern von Nachrichten verwendet werden, die zu oder vom System 500 gesendet werden. Der Speicher 530 kann optional auch dazu verwendet werden, Befehle zu speichern, die von der Steuerung 510 während des Betriebs des Systems 500 ausgeführt werden, und er kann verwendet werden, um Bedienerdaten zu speichern. Der Speicher 530 kann durch einen oder mehrere verschiedene Speichertypen bereitgestellt werden. Beispielsweise kann der Speicher 530 jeden Typ von Speicher mit wahlfreiem Zugriff, einen flüchtigen Speicher, einen nicht-flüchtigen Speicher, wie beispielsweise einen Flash-Speicher und/oder einen Phasenwechselspeicher einschließlich des Speicherarrays 1, der hierin diskutiert wurde, umfassen.
  • Das I/O-Gerät 520 kann von einem Bediener zum Erzeugen einer Nachricht verwendet werden. Das System 500 verwendet die schnurlose Schnittstelle 540, um Nachrichten an und von einem schnurlosen Kommunikationsnetz mit einem Funkfrequenz(RF)-Signal zu senden und zu empfangen. Beispiele einer schnurlosen Schnittstelle 540 können eine Antenne oder einen schnurlosen Transceiver umfassen, obwohl der Bereich der vorliegenden Erfindung in dieser Beziehung nicht beschränkt ist.
  • Schließlich ist es klar, dass zahlreiche Variationen und Modifikationen an der bzw. dem hierin beschriebenen und dargestellten Phasenwechsel-Speicherzelle und Schreibverfahren vorgenommen werden können, die alle in den Bereich der Erfindung fallen, wie sie in den beigefügten Ansprüchen definiert ist. Insbesondere wird betont, dass der Begriff „gleichzeitiges Auswählen” hierin auch eine Situation umfassen soll, in der eine zweite Bitleitung oder eine zweite Leitung von Kacheln ausgewählt wird, während eine erste Bitleitung oder eine erste Leitung von Kacheln immer noch ausgewählt ist, wobei es nicht notwendig ist, dass die Auswahl exakt zum selben Zeitpunkt erfolgt.

Claims (13)

  1. Verfahren zum Zugreifen auf ein Phasenwechsel-Speichergerät, umfassend: Bereitstellen mehrerer Phasenwechsel-Speicherzellen, die an Kreuzungen mehrerer Bitleitungen und mehrerer Wortleitungen verbunden sind; Gruppieren einer ersten Untermenge von Bitleitungen in eine erste Gruppe und einer zweiten Untermenge von Bitleitungen in eine zweite Gruppe; Auswählen wenigstens einer Bitleitung in der ersten und der zweiten Gruppe; Zuführen von Strömen an die ausgewählten Bitleitungen; Vorspannen einer ausgewählten Wortleitung, wobei das Auswählen wenigstens einer Bitleitung in der ersten und der zweiten Gruppe das Auswählen einer ersten Bitleitung in der ersten Gruppe und, während die erste Bitleitung ausgewählt ist, das Auswählen einer zweiten Bitleitung in der zweiten Gruppe umfasst, die an der ausgewählten Wortleitung symmetrisch zur ersten Bitleitung in der ersten Gruppe angeordnet ist.
  2. Verfahren gemäß Anspruch 1, bei dem das Gruppieren einer ersten Untermenge und das Gruppieren einer zweiten Untermenge das Gruppieren von n Bitleitungen in jede Untermenge umfasst, das Auswählen der ersten Bitleitung in der ersten Gruppe das Auswählen einer Bitleitung BL<i> in der ersten Gruppe umfasst und das Auswählen der zweiten Bitleitung das Auswählen einer Bitleitung BL<2n – 1 – i> in der zweiten Gruppe umfasst.
  3. Verfahren nach Anspruch 1, das außerdem das Deselektieren der ersten und der zweiten Bitleitung umfasst, das Auswählen einer dritten Bitleitung in der ersten Gruppe, die nicht die erste Bitleitung ist, und, während die dritte Bitleitung immer noch ausgewählt ist, das Auswählen einer vierten Bitleitung in der zweiten Gruppe, die symmetrisch zu der dritten Bitleitung in der ersten Gruppe angeordnet ist.
  4. Verfahren nach Anspruch 1, bei dem das Gruppieren einer ersten Untergruppe und das Gruppieren einer zweiten Untergruppe das Gruppieren von n Bitleitungen in jede Untergruppe umfasst, wobei das Verfahren außerdem das Wiederholen des Schritts des Auswählen symmetrischer Bitleitungen in der ersten und zweiten Untergruppe umfasst, bis eine n-te Bitleitung in der ersten Gruppe erreicht ist.
  5. Verfahren nach Anspruch 1, das außerdem das Gruppieren einer dritten Untergruppe von Bitleitungen in eine dritte, an die erste und zweite Gruppe angrenzende Gruppe umfasst, wobei, wenn die erste und zweite Bitleitung immer noch ausgewählt sind, eine Bitleitung in der dritten Gruppe ausgewählt wird, wobei die Bitleitung in der dritten Gruppe symmetrisch zu einer Bitleitung in der ersten oder der zweiten Gruppe angeordnet ist.
  6. Verfahren nach Anspruch 1, das außerdem das Beschreiben von Phasenwechsel-Speicherzellen umfasst, die mit den ausgewählten Bitleitungen verbunden sind.
  7. Verfahren nach Anspruch 1, das außerdem das Lesen von Phasenwechsel-Speicherzellen umfasst, die mit den ausgewählten Bitleitungen verbunden sind.
  8. Verfahren nach Anspruch 1, das außerdem umfasst: Bereitstellen mehrerer Kacheln, die entlang einer Richtung ausgerichtet und mit einer Peripherieschaltung verbunden sind, wobei jede Kachel wenigstens eine Wortleitung umfasst, Adressieren einer ersten Kachel und, während die erste Kachel immer noch ausgewählt ist, Auswählen einer zweiten Kachel, die entlang der Richtung symmetrisch zur ersten Kachel angeordnet sind.
  9. Phasenwechsel-Speichergerät, umfassend: mehrere Bitleitungen (BL), umfassend eine erste Gruppe von Bitleitungen und eine zweite Gruppe von Bitleitungen; mehrere Wortleitungen (WL), welche die Bitleitungen kreuzen; mehrere Phasenwechsel-Speicherzellen, die an Kreuzungen der Bitleitungen und der Wortleitungen verbunden sind; eine Auswahlstufe zum Auswählen wenigstens einer Bitleitung in der ersten und in der zweiten Gruppe; einen Stromgenerator zum Zuführen eines Zugriffsstroms an die ausgewählten Bitleitungen; eine Vorspannstufe zum Vorspannen einer ausgewählten Wortleitung, wobei die Auswahlstufe Mittel zum Auswählen einer ersten Bitleitung in der ersten Gruppe und, während die erste Bitleitung immer noch ausgewählt ist, zum Auswählen einer zweiten Bitleitung in der zweiten Gruppe umfasst, welche symmetrisch zur ersten Bitleitung in der ersten Gruppe angeordnet ist.
  10. Phasenwechsel-Speicher gemäß Anspruch 9, bei dem die erste und die zweite Gruppe jeweils n Bitleitungen umfassen, wobei die Auswahlstufe Mittel zum aufeinanderfolgenden Auswählen einer Bitleitung BL<i> in der ersten Gruppe und einer Bitleitung BL<2n – 1 – i> in der zweiten Gruppe umfasst.
  11. Phasenwechsel-Speicher gemäß Anspruch 9, bei dem der Stromgenerator eine Schreibstufe umfasst.
  12. Phasenwechsel-Speicher gemäß Anspruch 9, bei dem der Stromgenerator eine Lesestufe umfasst.
  13. Phasenwechsel-Speicher gemäß einem der Ansprüche 9, bei dem die Wortleitungen in mehrere Kacheln gruppiert sind, die entlang einer Richtung ausgerichtet und mit einer Peripherieschaltung verbunden sind, wobei der Speicher Mittel umfasst zum Adressieren einer ersten Kachel und zum Adressieren einer zweiten Kachel, die symmetrisch entlang der Richtung angeordnet ist, während die erste Kachel immer noch angesprochen wird.
DE102009050745.0A 2008-12-29 2009-10-27 Verfahren zum Zugreifen auf eine Phasenwechselspeichervorrichtung und Phasenwechselspeichervorrichtung Active DE102009050745B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/345,411 US7869267B2 (en) 2008-12-29 2008-12-29 Method for low power accessing a phase change memory device
US12/345,411 2008-12-29

Publications (2)

Publication Number Publication Date
DE102009050745A1 true DE102009050745A1 (de) 2010-07-01
DE102009050745B4 DE102009050745B4 (de) 2015-06-03

Family

ID=42221044

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009050745.0A Active DE102009050745B4 (de) 2008-12-29 2009-10-27 Verfahren zum Zugreifen auf eine Phasenwechselspeichervorrichtung und Phasenwechselspeichervorrichtung

Country Status (6)

Country Link
US (1) US7869267B2 (de)
JP (1) JP5518441B2 (de)
KR (1) KR101273979B1 (de)
CN (1) CN101923894B (de)
DE (1) DE102009050745B4 (de)
TW (1) TWI456574B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120118356A (ko) 2011-04-18 2012-10-26 삼성전자주식회사 반도체 메모리 장치
ITTO20120412A1 (it) * 2012-05-08 2013-11-09 St Microelectronics Srl Circuito decodificatore di riga per un dispositivo di memoria non volatile a cambiamento di fase
KR102151176B1 (ko) * 2014-08-22 2020-09-02 삼성전자 주식회사 크로스 포인트 어레이 구조의 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
IT201900010419A1 (it) * 2019-06-28 2020-12-28 St Microelectronics Srl Metodo di programmazione di un dispositivo di memoria a cambiamento di fase di tipo differenziale, dispositivo di memoria, e sistema elettronico
US11508436B2 (en) * 2020-09-29 2022-11-22 Sharp Semiconductor Innovation Corporation Memory device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60217120T2 (de) * 2002-10-08 2007-10-25 Stmicroelectronics S.R.L., Agrate Brianza Zellenanordnung mit einem darin enthaltenen Auswähl-Bipolartransistor sowie Verfahren zum Herstellen derselben
US7459715B2 (en) * 2003-04-03 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
EP1548744A1 (de) * 2003-12-23 2005-06-29 STMicroelectronics S.r.l. Speicheranordnung mit schneller Leseoperation und niedrigerem Stromverbrauch sowie entsprechendes Leseverfahren
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
KR100674992B1 (ko) * 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100745761B1 (ko) * 2006-02-07 2007-08-02 삼성전자주식회사 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법
TWI304586B (en) * 2006-03-20 2008-12-21 Univ Nat Yunlin Sci & Tech System for reducing critical current of magnetic random access memory
KR100719383B1 (ko) * 2006-04-12 2007-05-18 삼성전자주식회사 멀티 프로그램 방법을 사용하는 상 변화 메모리 장치
KR100809334B1 (ko) * 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치
JP4958244B2 (ja) * 2006-09-15 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置
KR101258983B1 (ko) * 2006-09-19 2013-04-29 삼성전자주식회사 가변저항 소자를 이용한 반도체 메모리 장치 및 그 동작방법
US7440316B1 (en) * 2007-04-30 2008-10-21 Super Talent Electronics, Inc 8/9 and 8/10-bit encoding to reduce peak surge currents when writing phase-change memory
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
JP2008252112A (ja) * 2008-05-15 2008-10-16 Renesas Technology Corp 不揮発性半導体記憶装置および不揮発性メモリセル
CN101329905A (zh) * 2008-07-24 2008-12-24 复旦大学 一种新型不挥发动态存储器及其存储操作方法
JP2010061727A (ja) * 2008-09-02 2010-03-18 Renesas Technology Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US7869267B2 (en) 2011-01-11
CN101923894B (zh) 2013-07-10
KR20100080349A (ko) 2010-07-08
JP5518441B2 (ja) 2014-06-11
DE102009050745B4 (de) 2015-06-03
US20100165713A1 (en) 2010-07-01
TWI456574B (zh) 2014-10-11
CN101923894A (zh) 2010-12-22
JP2010157305A (ja) 2010-07-15
TW201027537A (en) 2010-07-16
KR101273979B1 (ko) 2013-06-12

Similar Documents

Publication Publication Date Title
DE102009050746B4 (de) Verfahren zum Mehrebenen-Auslesen einer Phasenwechselspeicherzelle sowie Phasenwechselspeicher
DE602004007173T2 (de) Nichtflüchtiger Halbleiterspeicher
DE2313917C3 (de) Speicher mit redundanten Speicherstellen
DE60206230T2 (de) Festzustandspeicher
DE112014002532T5 (de) Leseverstärker mit lokaler Rückkopplung zur Steuerung einer Bitleitungsspannung
DE102019118054B4 (de) Rram-spannungskompensation
DE102018105755A1 (de) Vertikale Auswahleinrichtung für dreidimensionalen Speicher mit planaren Speicherzellen
DE102005017012B4 (de) NOR-Flashspeicherbauelement, zugehöriges Speichersystem und Programmierverfahren
DE102005004338A1 (de) Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
DE102008030859A1 (de) Konditionierungsvorgänge für Speicherzellen
DE102009035340A1 (de) Verfahren zum Programmieren eines nichtflüchtigen Speicherelements, Halbleiterbauelement, Karte und System
DE102006030749A1 (de) Phasenänderungsspeicherbauelement mit Wortleitungstreibern
DE102007012781A1 (de) Speicherarray mit hoher Dichte zur Niedrigenergie-Anwendung
DE10297767T5 (de) Verfahren zum Lesen eines Speichers mit einer strukturellen Phasenänderung
DE102009050745B4 (de) Verfahren zum Zugreifen auf eine Phasenwechselspeichervorrichtung und Phasenwechselspeichervorrichtung
DE112014004781B4 (de) Umgruppieren und Überspringen von Zyklen in einem nichtflüchtigen Speicher
DE102006007023B3 (de) Halbleiterspeicher-Vorrichtung mit einer Wortleitungsansteuerung
DE60306782T2 (de) Vorrichtung und verfahren zum beschreiben eines kippspeichers
DE2925925C2 (de) Informationsspeicher
DE602004010134T2 (de) Kompensation einer langen lesezeit einer speichervorrichtung in datenvergleichs- und schreiboperationen
DE102011075811B4 (de) Wortleitungstreiber für Speicher
DE102018128329A1 (de) Speichervorrichtung und Verfahren zum Betreiben derselben
DE10038228A1 (de) Zellenblockstruktur eines nichtflüchtigen ferroelektrischen Speichers
DE112020007189T5 (de) Zählerbasierte verfahren und systeme zum zugreifen auf speicherzellen
DE102011054749A1 (de) Speichervorrichtung und Verfahren zum elektrischen Isolieren von Speicherzellen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R082 Change of representative

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, 80538 MUENCHEN,

R081 Change of applicant/patentee

Owner name: MICRON TECHNOLOGY, INC., BOISE, US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

Owner name: MICRON TECHNOLOGY, INC., US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

R082 Change of representative

Representative=s name: SAMSON & PARTNER PATENTANWAELTE MBB, DE

Effective date: 20120521

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

Effective date: 20120521

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final