CN101329905A - 一种新型不挥发动态存储器及其存储操作方法 - Google Patents
一种新型不挥发动态存储器及其存储操作方法 Download PDFInfo
- Publication number
- CN101329905A CN101329905A CN 200810040938 CN200810040938A CN101329905A CN 101329905 A CN101329905 A CN 101329905A CN 200810040938 CN200810040938 CN 200810040938 CN 200810040938 A CN200810040938 A CN 200810040938A CN 101329905 A CN101329905 A CN 101329905A
- Authority
- CN
- China
- Prior art keywords
- write
- phase
- memory
- lines
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明属于集成电路技术领域,具体为一种新型双端口动态随机存储器及其存储操作方法,其特征在于包括数条字线,数条位线,以及数个存储单元,每个存储单元位于两条字线与两条位线的各个交叉区。每个存储单元包括一个相变存储单元、两个选通管、一条写字线,一条读字线、一条写位线、一条读位线,其中第一选通器件与读字线和读位线相连,第二选通器件与写字线和写位线相连。此种相变存储器可以起到节约操作时间,提高读写效率的作用。
Description
技术领域
本发明属于微电子技术领域,具体涉及一种双端口相变随机存储器及其操作方法。
背景技术
相变存储器的基本存储单元为采用了相变材料的存储器件。相变材料是指可以在一般非晶体和一般晶体状态之间电切换的材料,适用于这样的应用的典型材料包括各种硫属元素化合物。通过在器件上施加一定数值的持续电激励,相变材料便会因为温度的变化而在晶体和非晶体的状态间转变。如图1所示,处于晶体和非晶体状态下的相变材料具有相当不同的I/V特性,依据此特性便可以在编程时将相变材料存储器的状态区分为“0”和“1”。我们将处于高阻态的非晶体状态定义为逻辑“0”,将处于低阻状态的晶体状态定义为逻辑“1”。
而且,在没有施加过温(比如持续超过150℃)的情况下,相变材料的物理状态不会改变。因此在实际应用中,将所编程的值实际上是与相应的物理状态一一对应。由于相变材料物理状态的稳定性,在掉电后编程的值会随稳定的物理状态一起得到维持,不需要持续的刷新。这也是相变材料存储器的一个重要优势。
相变材料进行物理状态转变的规律如图2所示。相变材料的相位变化是通过升高材料的温度来进行的。当低于150℃时,相变材料的物理状态会保持稳定。当温度高于200℃(图2中所示的Tx)时,相变材料会迅速的发生晶体化,并在一段时间后完全的从非晶体态转变为晶体态(图2中所示的时间t2),即完成所谓的相变,实现从“0”向“1”的变化。如果要实现“1”到“0”的变化,即晶体到非晶体的转变,则需要将相变材料加热到可以令晶体融化的温度Tm之上(大概在600℃),然后迅速冷却(图2所示的时间t1)。
以上是基于相变材料基于温度而产生的相变。具体涉及到电学操作时,因为相变材料总归具有一定的电阻,通过加上适当的电流并维持适当的时间,通过形成的焦耳热便可以完成相位变化。
存储器中,相变材料构成的器件通常会与一个开关器件一起构成一个基本单元,如附图1所示。实际的电路设计中,开关器件可以选择MOSFET、二极管或者双极型晶体管,附图3中是以一个NPN双极型晶体管为例。通过在位线WL上施加一定的电压Vw使双极型晶体管010导通,再在字线BL上通上适当的写电流并持续一定的时间,因为持续的过温,相变材料的物理状态便会发生改变。如果事先获得了相变材料的物理变化和字线BL上写电流的关系,并规定两种物理状态为相应的“0”和“1”,便可以通过电流对存储器进行编程,这便是所谓的存储器的写操作。我们将写“0”称为reset,写“1”称为set,两种操作和温度的关系如图2所示。
读操作时,同样是通过位线WL选中一个单元,再在字线BL上施加一个瞬态的电流或者电压脉冲,通过相变材料器件后,在器件两端形成一个对应的压降或者在字线BL上形成相应的电流。将这个电压信号或者电流信号送入一个比较器(因为瞬态激励很小,必要的话可以先经过放大器放大)。而在比较器的另一个输入一个合适的参考电压,通过与来自存储器的电压或者电流进行比较,从而判断读到的是逻辑电平0还是逻辑电平1,再将这个判断结果从比较器的输出端输出,于是便实现了读操作。因为读操作只有一个很小的瞬态电流,所以并不会改变相变材料存储器的状态。
从上述描述我们也可以看出,写操作时需要一个持续的相对较大的电流来形成过温以改变相变材料的物理状态,而在读操作时为了不对相变材料的物理状态产生影响,同时基于静态功耗等考虑而采用了瞬态的小信号。因为所加激励的区别以及实现原理的区别,以传统的存储器单元,即1B1R或者1T1R的结构为基础的存储器,要想同时对相变材料实现读操作和写操作是不可能实现的,读操作和写操作的时间也是存储器中无法消除也无法重叠的时间消耗。即使可以通过工艺手段来提高器件性能,以实现读写时间的缩减,但是随着工艺瓶颈的出现,继续通过新工艺来提高存储速度变得越来越困难,有所成果也往往伴随着高昂的研发费用,而回报却相当有限。相比之下,通过新的设计思路来缩减读写时间会是更加现实,至少是更加简单的方法。
而且我们注意到,相比读操作来说,写操作所需要消耗的时间更加的长。也就是说,如果能让写操作和读操作并行的话,在进行一次写操作的过程中,可以实现复数次的读操作过程,从而节省很大的时间。如果能寻求一种设计方面的解决方案以实现这个目标,对节约整个存储器的存储时间是相当有利的。
发明内容
本发明提出了一种基于相变材料存储器的存储器基本单元构架。此构架与传统的一个存储器和一个与之相应的存储器晶体管的1B1R结构有所不同,采用了2B1R的结构——即一个存储器单元中包括一个相变存储器和两个与之对应的存储器晶体管。以此结构构成相变存储器阵列,配上合适的外围电路,可以实现缩短存储时间的功能。
本发明提出了一种基于2B1R结构的嵌入式相变存储器设计方案,包括数个2B1R结构的存储器单元和相应数目的位线和字线。假设存储单元的数目是n×n,那么与之相应的位线和字线的数目均是2n。这其中包括n条读字线、n条写字线、n条读位线、n条写位线,并且在存储阵列外围,有与之相应的行译码器和列译码器,分别是行读操作译码器、行写操作译码器、列读操作译码器、列写操作译码器。
本发明针对以上嵌入式相变存储器的结构设计了一套用于实现读写操作的方案。可以通过与存储单元中位于写字线上的晶体管的b端相连的写位线选中某个单元,并通过写字线对此单元进行写0和写1的操作。或者通过与存储单元中位于读字线上的晶体管的b端相连的读位线选中某个单元,并通过读位线对此单元进行读操作。
本发明针对以上嵌入式相变存储器的设计结构设计了一套操作方式。通过独立的行读译码器和行写译码器,以及同样独立的列读译码器和列写译码器,可以同时进行读译码和写译码,并对不同的存储器单元同时进行写和读的操作。两种操作可以并行进行,不会互相影响。
附图说明
图1:相变材料在晶体与非晶体状态下的I/V特性曲线及对应的逻辑电平。
图2:相变材料随温度发生物理状态改变的规律,即写操作中set和reset随温度变化的关系,间接表示了两种操作与电流的关系。
图3:传统的由一个双极型晶体管和一个相变材料存储器构成的存储器基本单元。
图4:为了实现读、写操作同时进行而改进的基本存储单元结构,由两个双极型晶体管和一个相变材料存储器构成,简写为2B1R。
图5:以2B1R基本存储单元为基础,设想的芯片阵列。图示的阵列为一个4×4的芯片阵列,同时加上了行和列的译码器以及读操作中需要用到的比较器和参考电压。
图中标号
CRYSTALLINE“1”为处于晶体状态的相变的材料的I/V特性曲线,AMORPHOUS“0”为处于非晶体状态的相变材料的I/V特性曲线。Vr为一个给定的读电压,具体数值根据实际情况来决定。A为reset操作时相变材料的温度随时间的变化曲线,Tm为此时的要求的过温。B为set操作时相变材料的温度随时间变化的曲线,Tx为此时要求的过温。时间t1为reset操作中过温后急速冷却的时间,时间t2为set操作中整个过温时间。BL和Vb分别是位线和加在位线上的操作电压,WL和Vw分别是字线和加在字线上的操作电压。011是一个相变材料存储器,010是与之相应的存储晶体管。001是一个相变存储器,002和003是两个双极型晶体管。WWL01和WBL01分别是写操作的字线和位线,RWL01和RBL02分别是读操作的字线和位线。WBL01~WBL04是4条写位线,RBL01~RBL04是4条读位线,WWL01~WWL04是4条写字线,RWL01~RWL04是4条读字线。004所示的是写操作列译码器,WBLIN是其译码信号的输入;006所示是读操作列译码器,RBLIN是其译码信号的输入。005所示的是写操作行译码器,WWLIN是其译码信号的输入;007所示是读操作行译码器,RWLIN是其译码信号的输入。009是一个比较器,008是一个事先设定的生成参考电平的电路。
具体实施方式
在下文中结合图示在参考实施例中更完全地描述本发明,本发明提供优选实施例,但不应该被认为仅限于在此阐述的实施例。相反,提供这些实施例以便此公开是彻底的和完全的,将本发明的范围完全传递给相关领域的技术人员。
在此参考图是本发明的理想化实施例的示意图,本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。
本发明涉及一种嵌入式相变存储器结构,其特点在于拥有独立的读、写译码器,从而可以实现在对一个单元进行写操作的同时,可以同时对另外的单元进行读操作。
附图的1~3已经在背景技术里进行了说明。
图4是本发明提出的嵌入式相变存储器的基本存储单元,即存储器的关键路径。如图所示,图4中,001是一个相变存储器,因为其工作原理是以物理状态的改变来实现电阻的变化,从而实现编程上0和1的区别,所以在这里以一个变阻器来表示。002是位于写字线上的一个PNP型双极型晶体管,这条写字线标号为WBL01,连接在002的发射极上。从图中可以看见,标号WWL01的写位线连到了002的基极上。003是位于读字线上的一个PNP型双极型晶体管,这条字线的标号为RBL01,链接在003的发射极上。从图中可以看见,标号RWL01的读位线连接在003的基极上。然后002和003的集电极均与001的同一端相连,001的另一端接地。
具体操作时,如果要进行写1操作,则在写位线WWL01上加一个相对的低电压,比如使之接地。然后在写字线WBL01上加一个合适的高电压,比如1.5V(具体电路中的电压值应该要根据电路条件来选取,即能使相变材料存储器001上形成一个足以让其达到200℃过温的电流),此时PNP型双极型晶体管002就会导通。又因为相变材料存储器001的上端是接地的,所以在相变材料001上便会流过一个电流。合理控制加在WBL01上的写电压,便可以让这个电流产生的焦耳热使相变存储器001达到200℃左右的过温。根据相变材料的特性,在此过温下维持适当的时间,对相变材料存储器001写1的写操作便可以完成。而如果是要写0的话,同样要在在写位线WWL01上加一个相对的低电压,比如使之接地。然后在写字线WBL01上加一个合适的高电压,比如3V(具体电路中的电压值应该要根据电路条件来选取,即能使相变材料存储器001上形成一个足以让其达到600℃过温的电流),此时PNP型双极型晶体管002就会导通。又因为相变材料存储器001的上端是接地的,所以在相变材料001上便会流过一个电流。合理控制加在WBL01上的写电压,便可以让这个电流产生的焦耳热使相变存储器001达到600℃左右的过温。根据相变材料的特性,在此过温下维持适当的时间,对相变材料存储器001写0的写操作便可以完成。
在进行读操作时,在读位线RWL01上加一个相对的低电压,比如接地,然后在读字线上加一个瞬间的小电压脉冲,此脉冲只要能让双极型晶体管003导通一瞬间,能让001上形成一个瞬态电流并流过003的集电极和发射极即可。因此脉冲的宽度可以很短,大小只要能高于双极型晶体管的开启电压即可,比如0.7V。然后由此脉冲在003上产生的响应电流便会流过读字线RBL01,只要将其流入一个比较器,并和事先预设的参考值进行比较便可以得到读出的数值是0还是1了,从而完成读操作。
图5是本发明中基于图4中所描述的相变存储器存储单元所构成的嵌入式相变存储器。图中所描述的嵌入式相变存储器的芯片阵列是一个4×4的芯片阵列。WBL01~WBL04是4条写位线,RBL01~RBL04是4条读位线,WWL01~WWL04是4条写字线,RWL01~RWL04是4条读字线。图中的行和列译码器均包含两个独立的部分。004所示的是写操作列译码器,WBLIN是其译码信号的输入;006所示是读操作列译码器,RBLIN是其译码信号的输入。005所示的是写操作行译码器,WWLIN是其译码信号的输入;007所示是读操作行译码器,RWLIN是其译码信号的输入。009是一个比较器,其“+”端字读字线相连。图5所示的芯片一次一次只能对一个相变存储器单元进行读操作,因此最后读到的电流信号只会有一个,所以比较器也只有一个。比较器的“-”端与一个事先设定的生成参考电平的电路相连,在图中用008来表示。通过将读到的电流信号与参考电平进行比较,最后得以在比较器009的输出端输出0或者1。
具体操作时,在行和列译码器中,读操作行译码器007和写操作行译码器005、读操作列译码器006和写操作列译码器004,这两对译码器都是相对独立的——包括独立的结构和独立的输入以及输出,因此可以互不干扰的工作,并对本来就独立的读、写位线和读、写字线提供经过译码器处理的选址信号和操作信号。因为这种结构的存在,当我们在对由相变存储器001和双极型晶体管002、003构成的2B1R基本存储单元进行写操作的时候,此时写操作行译码器005和写操作列译码器004都处于被占用的状态。但是与之相互独立的读操作行译码器007和读操作列译码器006还处于空闲的状态,所以如果此时有读操作的动作经过RWLIN和RBLIN输入进行译码并要求进行读操作的话,读操作的译码可以顺利进行并生成相应的选址信号和读操作信号。而如果选择的需要进行读操作的单元不是由相变存储器001和双极型晶体管002、003构成的2B1R基本存储单元的时候(因为不可能同时对同一个相变存储器进行读和写操作),比如是由相变存储器012和双极型晶体管013、014构成的2B1R基本存储单元时,由于写操作的位线WBL01~WBL04和字线WWL01~WWL04与读操作的位线RWL01~RWL04与字线RBL01~RBL04是相互独立的,此时对由相变存储器001和双极型晶体管002、003构成的2B1R基本存储单元进行的写操作虽然占用了写操作的位线WBL01~WBL04和字线WWL01~WWL04,但是读操作的位线RWL01~RWL04与字线RBL01~RBL04仍然是空闲的,所以由读操作行译码器007和读操作列译码器006生成的选址信号和操作信号仍可以通过空闲的读操作的位线RWL01~RWL04与字线RBL01~RBL04选中空闲的相变存储器单元,比如由相变存储器012和双极型晶体管013、014构成的2B1R基本存储单元,对其进行读操作。而且需要注意的是,由于写操作需要消耗的时间比起读操作来说要长很多,所以在一次写操作的过程中,可以对多个其他的单元进行读操作。所以如果能合理的安排读写的顺序,此种布局的相变存储器便可以起到节约操作时间,提高读写效率的作用。
Claims (4)
1、一种双端口动态随机存储器,其特征在于包括:
数条字线,
数条位线,以及
数个存储单元,每个存储单元位于两条字线与两条位线的各个交叉区。每个存储单元包括一个相变存储单元、两个选通管、一条写字线,一条读字线、一条写位线、一条读位线,其中第一选通器件与读字线与读位线相连,第二选通器件与写字线与写位线相连。
2.根据权利要求1所述的双端口动态随机存储器,其特征在于所述的选通器件是双极型晶体管。
3.根据权利要求1所述的双端口动态随机存储器,其特征在于写字线与读字线连向不同的行译码器,写位线与读位线连向不同的列译码器及多路选择器。
4.根据权利要求1所述的双端口动态随机存储器,对其操作方法的特征为:在对双端口动态随机存储器中某一存储单元进行写操作的时候,可以对另一存储单元进行读操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810040938 CN101329905A (zh) | 2008-07-24 | 2008-07-24 | 一种新型不挥发动态存储器及其存储操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810040938 CN101329905A (zh) | 2008-07-24 | 2008-07-24 | 一种新型不挥发动态存储器及其存储操作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101329905A true CN101329905A (zh) | 2008-12-24 |
Family
ID=40205654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810040938 Pending CN101329905A (zh) | 2008-07-24 | 2008-07-24 | 一种新型不挥发动态存储器及其存储操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101329905A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101923894B (zh) * | 2008-12-29 | 2013-07-10 | 恒忆公司 | 用于低能地访问相变存储器设备的方法 |
CN103443861A (zh) * | 2011-03-11 | 2013-12-11 | 美光科技公司 | 用以编程存储器单元的装置和方法 |
-
2008
- 2008-07-24 CN CN 200810040938 patent/CN101329905A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101923894B (zh) * | 2008-12-29 | 2013-07-10 | 恒忆公司 | 用于低能地访问相变存储器设备的方法 |
CN103443861A (zh) * | 2011-03-11 | 2013-12-11 | 美光科技公司 | 用以编程存储器单元的装置和方法 |
CN103443861B (zh) * | 2011-03-11 | 2016-02-17 | 美光科技公司 | 用以编程存储器单元的装置和方法 |
US9496035B2 (en) | 2011-03-11 | 2016-11-15 | Ovonyx Memory Technology, Llc | Devices and methods to program a memory cell |
US9887005B2 (en) | 2011-03-11 | 2018-02-06 | Ovonyx Memory Technology, Llc | Devices and methods to program a memory cell |
US10262735B2 (en) | 2011-03-11 | 2019-04-16 | Ovonyx Memory Technology, Inc. | Devices and methods to program a memory cell |
US10706926B2 (en) | 2011-03-11 | 2020-07-07 | Ovonyx Memory Technology, Llc | Devices and methods to program a memory cell |
US11120873B2 (en) | 2011-03-11 | 2021-09-14 | Ovonyx Memory Technology, Llc | Devices and methods to program a memory cell |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1897156B (zh) | 具有可变驱动电压的相变随机存取存储器 | |
US7417887B2 (en) | Phase change memory device and method of driving word line thereof | |
US7280391B2 (en) | Phase change memory device for use in a burst read operation and a data reading method thereof | |
US7869269B2 (en) | Phase-change memory device with error correction capability | |
CN1959846B (zh) | 随机存取存储器、升压电荷泵和产生写驱动电压的方法 | |
CN101359504B (zh) | 高速写入相变存储器及其高速写入方法 | |
US7787316B2 (en) | Semiconductor memory device and write control method thereof | |
WO2008032394A1 (fr) | Dispositif semi-conducteur | |
CN103310841B (zh) | 非易失fpga编程点电路 | |
JPWO2010147029A1 (ja) | 半導体デバイス | |
US7848133B2 (en) | Phase change memory with bipolar junction transistor select device | |
US8947906B2 (en) | High-efficiency driving stage for phase change non-volatile memory devices | |
CN1825480B (zh) | 具有信号延迟控制器的半导体存储器件及其方法 | |
JP2006503387A5 (zh) | ||
US20120137058A1 (en) | Semiconductor device | |
CN101329905A (zh) | 一种新型不挥发动态存储器及其存储操作方法 | |
KR20090105737A (ko) | 저항 가변 메모리 장치 | |
CN101354910A (zh) | 一种新型的相变存储器的读操作方法 | |
CN104778968B (zh) | 一种rram电压产生系统 | |
CN101335046A (zh) | 相变存储器 | |
US20090109729A1 (en) | Resistance change memory device and method for erasing the same | |
CN1811988B (zh) | 存储单元阵列偏置方法以及半导体存储器件 | |
US11328768B2 (en) | Phase change memory device, system including the memory device, and method for operating the memory device | |
EP3758000B1 (en) | Method for programming a phase-change-memory device of a differential type, memory device, and electronic system | |
CN102750980A (zh) | 一种具有配置电路的相变存储器芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20081224 |